JP7040608B2 - Semiconductor wafer evaluation method and semiconductor wafer manufacturing method - Google Patents
Semiconductor wafer evaluation method and semiconductor wafer manufacturing method Download PDFInfo
- Publication number
- JP7040608B2 JP7040608B2 JP2020513156A JP2020513156A JP7040608B2 JP 7040608 B2 JP7040608 B2 JP 7040608B2 JP 2020513156 A JP2020513156 A JP 2020513156A JP 2020513156 A JP2020513156 A JP 2020513156A JP 7040608 B2 JP7040608 B2 JP 7040608B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- value
- axis
- evaluated
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
- G01B11/00—Measuring arrangements characterised by the use of optical techniques
- G01B11/24—Measuring arrangements characterised by the use of optical techniques for measuring contours or curvatures
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
- G01B11/00—Measuring arrangements characterised by the use of optical techniques
- G01B11/24—Measuring arrangements characterised by the use of optical techniques for measuring contours or curvatures
- G01B11/255—Measuring arrangements characterised by the use of optical techniques for measuring contours or curvatures for measuring radius of curvature
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
- H01L21/02005—Preparing bulk and homogeneous wafers
- H01L21/02008—Multistep processes
- H01L21/0201—Specific process step
- H01L21/02021—Edge treatment, chamfering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
- G01B2210/00—Aspects not specifically covered by any group under G01B, e.g. of wheel alignment, caliper-like sensors
- G01B2210/56—Measuring geometric parameters of semiconductor structures, e.g. profile, critical dimensions or trench depth
Description
本発明は、半導体ウェーハの評価方法および半導体ウェーハの製造方法に関する。 The present invention relates to a method for evaluating a semiconductor wafer and a method for manufacturing a semiconductor wafer.
近年、半導体ウェーハについて、ウェーハ外周縁部の形状を評価することが行われている（例えば特許文献１参照）。 In recent years, with respect to a semiconductor wafer, the shape of the outer peripheral edge portion of the wafer has been evaluated (see, for example, Patent Document 1).
半導体ウェーハは、一般に、インゴットから切り出したウェーハに各種加工を施して製造される。インゴットから切り出したウェーハの外周縁部は、そのままでは角部を有するため割れや欠けが生じやすい。そこで、半導体ウェーハのデバイス形成面側となる表面（おもて面）側およびおもて面とは反対側の表面（裏面）側の少なくとも一方の外周縁部に面取り加工を施して面取り面を形成すことが、通常行われる。この面取り面に関して、特許文献１には、面取り面が白色で表示されるように画像を取得し、この画像の幅寸法から面取り面の幅寸法を算出することが提案されている（特許文献１の段落００６０～００６２参照）。以下において、半導体ウェーハの「表面」とは、特記しない限り、上記のおもて面および裏面のいずれか一方または両方を言うものする。
A semiconductor wafer is generally manufactured by subjecting a wafer cut out from an ingot to various processes. Since the outer peripheral edge of the wafer cut out from the ingot has corners as it is, cracks and chips are likely to occur. Therefore, chamfering is performed on at least one outer peripheral edge portion of the front surface (front surface) side of the semiconductor wafer, which is the device forming surface side, and the front surface (back surface) side opposite to the front surface to obtain the chamfered surface. Forming is usually done. Regarding this chamfered surface,
半導体ウェーハの表面において、おもて面側の主面は、その上にデバイスが形成される平面であり、その裏側の平面が裏面側の主面である。ウェーハ外周縁部に形成された面取り面は、隣接する主面に対して傾斜した面形状を有する。したがって、半導体ウェーハの厚み方向の断面形状を見ると、主面とこの主面と隣接する面取り面との境界部において、形状が大きく変化する。この主面と面取り面との境界部の形状は、半導体デバイスの製造工程における欠け、キズの発生のし易さ等を予測するための指標とすることができる。例えば、半導体デバイスの製造工程において、熱処理時にウェーハを支持するウェーハサポートの形状に合わせてウェーハ表面（例えば裏面）と面取り面との境界部の形状を適切に設定することによって、接触による境界部の欠けやキズが発生し難くなるため、欠けやキズを原因とする転位（スリップ）や発塵の発生率を低減することができる。
しかし、特許文献１に記載の方法は、面取り面の幅寸法を求める方法であって、特許文献１に記載の方法では、面取り面と主面との境界部の形状を評価することはできない。On the surface of the semiconductor wafer, the main surface on the front surface side is a plane on which the device is formed, and the plane on the back side thereof is the main surface on the back surface side. The chamfered surface formed on the outer peripheral edge of the wafer has a surface shape inclined with respect to the adjacent main surface. Therefore, when looking at the cross-sectional shape of the semiconductor wafer in the thickness direction, the shape changes significantly at the boundary between the main surface and the chamfered surface adjacent to the main surface. The shape of the boundary portion between the main surface and the chamfered surface can be used as an index for predicting chipping, susceptibility to scratches, etc. in the manufacturing process of the semiconductor device. For example, in the manufacturing process of a semiconductor device, by appropriately setting the shape of the boundary portion between the wafer surface (for example, the back surface) and the chamfered surface according to the shape of the wafer support that supports the wafer during heat treatment, the boundary portion due to contact is formed. Since chipping and scratches are less likely to occur, the rate of occurrence of dislocations (slip) and dust generation due to chipping and scratches can be reduced.
However, the method described in
そこで本発明の目的は、半導体ウェーハの面取り面と主面との境界部の形状を評価するための新たな方法を提供することにある。 Therefore, an object of the present invention is to provide a new method for evaluating the shape of the boundary portion between the chamfered surface and the main surface of the semiconductor wafer.
本発明の一態様は、
評価対象の半導体ウェーハの厚み方向の断面輪郭を示す輪郭曲線を作成すること、および、
上記輪郭曲線を二次微分すること、
を含み、
評価対象の半導体ウェーハは、ウェーハ外周縁部に面取り面が形成された半導体ウェーハであり、
上記輪郭曲線は、Ｘ軸の値が水平方向位置座標に対応し、Ｙ軸の値が垂直方向位置座標に対応し、かつ評価対象の半導体ウェーハの一方の表面側の主面の外周縁部側部分から外周縁部の上記主面側部分までの領域の断面輪郭を示す曲線部分を含み、
上記二次微分により得られた二次微分曲線から定められる指標に基づき、上記主面とこの主面と隣接する面取り面との境界部の形状を評価することを更に含む、半導体ウェーハの評価方法（以下、単に「評価方法」とも記載する。）、
に関する。One aspect of the present invention is
Creating a contour curve showing the cross-sectional contour of the semiconductor wafer to be evaluated in the thickness direction, and
The second derivative of the contour curve,
Including
The semiconductor wafer to be evaluated is a semiconductor wafer having a chamfered surface formed on the outer peripheral edge of the wafer.
In the contour curve, the value on the X-axis corresponds to the horizontal position coordinate, the value on the Y-axis corresponds to the vertical position coordinate, and the outer peripheral edge side of the main surface on one surface side of the semiconductor wafer to be evaluated. Includes a curved portion showing the cross-sectional contour of the region from the portion to the main surface side portion of the outer peripheral edge portion.
A method for evaluating a semiconductor wafer, further including evaluating the shape of a boundary portion between the main surface and the chamfered surface adjacent to the main surface based on an index determined from the quadratic differential curve obtained by the second derivative. (Hereinafter, it is also simply referred to as "evaluation method".),
Regarding.
一態様では、上記評価方法は、
上記二次微分により得られた二次微分曲線のピーク領域の曲線上にあるＹ軸の値が同じ２点のＸ軸の値を特定すること、
上記二次微分前の輪郭曲線の上記曲線部分において、Ｘ軸の値が上記特定された値である２点間の領域を、円フィッティング領域として特定すること、
上記円フィッティング領域の輪郭形状に円をフィッティングさせて円を作成すること、および、
上記作成された円のサイズを上記指標とすること、
を含むことができる。本発明者らは鋭意検討を重ねた結果、上記円のサイズについて、面取り面と主面との境界部の形状がよりなだらかであるほど円のサイズはより大きく、面取り面と主面との境界部の形状がより急峻であるほど円のサイズはより小さくなることを新たに見出した。したがって、かかる円のサイズに基づけば、主面と面取り面との境界部の形状のなだらかさ／急峻さを評価することが可能となる。In one aspect, the above evaluation method
To specify the value of the X-axis of two points having the same value of the Y-axis on the curve of the peak region of the quadratic derivative obtained by the above-mentioned derivative.
In the curve portion of the contour curve before the second derivative, the region between the two points where the value of the X-axis is the specified value is specified as the circle fitting region.
Creating a circle by fitting a circle to the contour shape of the above circle fitting area, and
Using the size of the created circle as the above index,
Can be included. As a result of diligent studies, the present inventors have made that the size of the circle is larger as the shape of the boundary between the chamfered surface and the main surface is gentler, and the boundary between the chamfered surface and the main surface is larger. We newly found that the steeper the shape of the part, the smaller the size of the circle. Therefore, based on the size of such a circle, it is possible to evaluate the smoothness / steepness of the shape of the boundary portion between the main surface and the chamfered surface.
一態様では、上記評価方法は、評価対象の半導体ウェーハの複数の異なる箇所においてそれぞれ上記円のサイズを求めることを含むことができ、上記複数の異なる箇所において求められた複数の円のサイズの代表値を指標として上記境界部の形状を評価することができる。 In one aspect, the evaluation method can include obtaining the size of the circle at each of a plurality of different parts of the semiconductor wafer to be evaluated, and is representative of the size of the plurality of circles obtained at the plurality of different parts. The shape of the boundary portion can be evaluated using the value as an index.
一態様では、上記代表値は、上記複数の円のサイズの平均値であることができる。 In one aspect, the representative value can be the average value of the sizes of the plurality of circles.
一態様では、上記評価方法は、上記二次微分により得られた二次微分曲線のピーク領域の曲線上にあるＹ軸の値が同じ２点のＸ軸の値を特定し、この特定された２点間のＸ軸方向の距離を上記指標とすることを含むことができる。本発明者らは鋭意検討を重ねた結果、面取り面と主面との境界部の形状がよりなだらかであるほど上記距離の値はより大きくなり、面取り面と主面との境界部の形状がより急峻であるほど上記距離の値はより小さくなることを新たに見出した。したがって、かかる距離の値に基づけば、主面と面取り面との境界部の形状のなだらかさ／急峻さを評価することが可能となる。 In one aspect, the evaluation method identifies and identifies two X-axis values having the same Y-axis value on the curve in the peak region of the quadratic derivative obtained by the quadratic derivative. It can include using the distance between two points in the X-axis direction as the above index. As a result of diligent studies, the present inventors have made that the value of the above distance becomes larger as the shape of the boundary portion between the chamfered surface and the main surface becomes gentler, and the shape of the boundary portion between the chamfered surface and the main surface becomes larger. It was newly found that the steeper the distance, the smaller the value of the above distance. Therefore, based on the value of such a distance, it is possible to evaluate the smoothness / steepness of the shape of the boundary portion between the main surface and the chamfered surface.
一態様では、上記２点のＸ軸の値が特定されるＹ軸の値は、Ｙ軸の値が０の位置を０％とし、上記ピーク領域のピーク深さまたはピーク高さを１００％として、深さまたは高さが４０～８０％の位置のＹ軸の値であることができる。 In one aspect, the value of the Y-axis in which the value of the X-axis of the above two points is specified is 0% at the position where the value of the Y-axis is 0, and the peak depth or the peak height of the peak region is 100%. , Can be the Y-axis value at a position where the depth or height is 40-80%.
一態様では、上記評価方法は、上記輪郭曲線を、評価対象の半導体ウェーハを上記一方の表面側の上方から顕微鏡観察して取得された位置座標情報を用いて作成することを含むことができる。 In one aspect, the evaluation method can include creating the contour curve by using the position coordinate information obtained by observing the semiconductor wafer to be evaluated under a microscope from above one of the surface sides.
一態様では、上記評価方法は、上記顕微鏡観察をレーザー顕微鏡によって行うことを含むことができる。 In one aspect, the evaluation method can include performing the microscopic observation with a laser microscope.
本発明の更なる態様は、
製品として出荷する候補の半導体ウェーハを製造すること、
上記候補の半導体ウェーハを上記評価方法によって評価すること、および、
評価の結果、良品と判定された半導体ウェーハを、製品半導体ウェーハとして出荷するための準備に付すこと、
を含む半導体ウェーハの製造方法、
に関する。A further aspect of the present invention is
Manufacture of candidate semiconductor wafers to be shipped as products,
Evaluating the candidate semiconductor wafer by the above evaluation method, and
Preparing to ship semiconductor wafers judged to be non-defective as product semiconductor wafers as a result of evaluation,
Manufacturing method of semiconductor wafer including
Regarding.
本発明の更なる態様は、
複数の半導体ウェーハを含む半導体ウェーハロットを製造すること、
上記半導体ウェーハロットから少なくとも１つの半導体ウェーハを抽出すること、
上記抽出された半導体ウェーハを上記評価方法によって評価すること、および、
上記評価の結果、良品と判定された半導体ウェーハと同じ半導体ウェーハロットの半導体ウェーハを製品半導体ウェーハとして出荷するための準備に付すこと、
を含む半導体ウェーハの製造方法、
に関する。A further aspect of the present invention is
Manufacturing semiconductor wafer lots containing multiple semiconductor wafers,
Extracting at least one semiconductor wafer from the above semiconductor wafer lot,
Evaluating the extracted semiconductor wafer by the above evaluation method, and
As a result of the above evaluation, a semiconductor wafer of the same semiconductor wafer lot as the semiconductor wafer judged to be a non-defective product should be prepared for shipment as a product semiconductor wafer.
Manufacturing method of semiconductor wafer including
Regarding.
本発明の更なる態様は、
テスト製造条件下で評価用半導体ウェーハを製造すること、
上記製造された評価用半導体ウェーハを上記評価方法によって評価すること、
上記評価の結果に基づき、上記テスト製造条件に変更を加えた製造条件を実製造条件として決定するか、または上記テスト製造条件を実製造条件として決定すること、および、
上記決定された実製造条件下で半導体ウェーハを製造すること、
を含む半導体ウェーハの製造方法、
に関する。A further aspect of the present invention is
Manufacturing semiconductor wafers for evaluation under test manufacturing conditions,
To evaluate the manufactured semiconductor wafer for evaluation by the above evaluation method,
Based on the result of the above evaluation, the manufacturing conditions obtained by modifying the test manufacturing conditions are determined as the actual manufacturing conditions, or the test manufacturing conditions are determined as the actual manufacturing conditions, and
Manufacturing semiconductor wafers under the above-determined actual manufacturing conditions,
Manufacturing method of semiconductor wafer including
Regarding.
一態様では、上記変更が加えられる製造条件は、半導体ウェーハ表面の研磨処理条件および面取り加工条件の少なくとも一方であることができる。 In one aspect, the manufacturing conditions to which the above modifications are made can be at least one of a semiconductor wafer surface polishing condition and a chamfering condition.
本発明の一態様によれば、半導体ウェーハの面取り面と主面との境界部の形状を評価するための新たな方法を提供することができる。 According to one aspect of the present invention, it is possible to provide a new method for evaluating the shape of the boundary portion between the chamfered surface and the main surface of the semiconductor wafer.
［半導体ウェーハの評価方法］
本発明の一態様は、評価対象の半導体ウェーハの厚み方向の断面輪郭を示す輪郭曲線を作成することおよび上記輪郭曲線を二次微分することを含み、評価対象の半導体ウェーハはウェーハ外周縁部に面取り面が形成された半導体ウェーハであり、上記輪郭曲線はＸ軸の値が水平方向位置座標に対応し、Ｙ軸の値が垂直方向位置座標に対応し、かつ評価対象の半導体ウェーハの一方の表面側の主面の外周縁部側部分から外周縁部の上記主面側部分までの領域の断面輪郭を示す曲線部分を含み、上記二次微分により得られた二次微分曲線から定められる指標に基づき、上記主面とこの主面と隣接する面取り面との境界部の形状を評価することを更に含む半導体ウェーハの評価方法に関する。
以下、上記評価方法について、更に詳細に説明する。[Evaluation method for semiconductor wafers]
One aspect of the present invention includes creating a contour curve showing a cross-sectional contour of the semiconductor wafer to be evaluated in the thickness direction and quadratic differentiation of the contour curve, and the semiconductor wafer to be evaluated is located on the outer peripheral edge of the wafer. It is a semiconductor wafer on which a chamfered surface is formed, and in the contour curve, the value on the X-axis corresponds to the horizontal position coordinate, the value on the Y-axis corresponds to the vertical position coordinate, and one of the semiconductor wafers to be evaluated. An index determined from a quadratic differential curve obtained by the quadratic differentiation, including a curved portion showing a cross-sectional contour of a region from the outer peripheral edge side portion of the main surface on the surface side to the main surface side portion of the outer peripheral edge portion. The present invention relates to a method for evaluating a semiconductor wafer, further comprising evaluating the shape of a boundary portion between the main surface and a chamfered surface adjacent to the main surface.
Hereinafter, the above evaluation method will be described in more detail.
＜評価対象の半導体ウェーハ＞
上記評価方法の評価対象の半導体ウェーハは、ウェーハの外周縁部に面取り加工が施されて面取り面が形成された半導体ウェーハであればよい。評価対象の半導体ウェーハは、一般に半導体基板として使用される各種半導体ウェーハであることができる。例えば、半導体ウェーハの具体例としては、各種シリコンウェーハを挙げることができる。シリコンウェーハは、例えば、シリコン単結晶インゴットから切り出された後に面取り加工等の各種加工を経たシリコン単結晶ウェーハであることができる。かかるシリコン単結晶ウェーハの具体例としては、例えば、研磨が施されて表面に研磨面を有するポリッシュドウェーハを挙げることができる。また、シリコンウェーハは、シリコン単結晶ウェーハ上にエピタキシャル層を有するエピタキシャルウェーハ、シリコン単結晶ウェーハにアニール処理により改質層を形成したアニールウェーハ等の各種シリコンウェーハであることもできる。<Semiconductor wafer to be evaluated>
The semiconductor wafer to be evaluated by the above evaluation method may be a semiconductor wafer in which the outer peripheral edge portion of the wafer is chamfered to form a chamfered surface. The semiconductor wafer to be evaluated can be various semiconductor wafers generally used as a semiconductor substrate. For example, as a specific example of the semiconductor wafer, various silicon wafers can be mentioned. The silicon wafer can be, for example, a silicon single crystal wafer that has been cut out from a silicon single crystal ingot and then subjected to various processing such as chamfering. Specific examples of such a silicon single crystal wafer include a polished wafer that has been polished and has a polished surface on the surface. Further, the silicon wafer can be various silicon wafers such as an epitaxial wafer having an epitaxial layer on a silicon single crystal wafer and an annealed wafer in which a modified layer is formed on a silicon single crystal wafer by an annealing treatment.
以下に、上記評価方法の各工程について、図面を参照しながら説明する。ただし、図面に示されている態様は例示であって、上記評価方法は図面に示す態様に限定されるものではない。 Hereinafter, each step of the above evaluation method will be described with reference to the drawings. However, the embodiments shown in the drawings are examples, and the evaluation method is not limited to the embodiments shown in the drawings.
＜輪郭曲線の作成＞
上記評価方法は、評価対象の半導体ウェーハの厚み方向の断面輪郭を示す輪郭（profile）曲線（一般に「断面プロファイル」と呼ばれることもある。）を作成することを含む。上記輪郭曲線は、Ｘ軸（横軸）の値が水平方向位置座標に対応し、Ｙ軸（縦軸）の値が垂直方向位置座標に対応し、かつ評価対象の半導体ウェーハの一方の表面側の主面の外周縁部側部分から外周縁部の上記主面側部分までの領域の断面輪郭を示す曲線部分を含む輪郭曲線である。そのような輪郭曲線の一例を、図１に示す。図１は、半導体ウェーハのおもて面側の主面の外周縁部側部分から外周縁部の上記主面側部分までの領域の断面輪郭を示す曲線部分を含む輪郭曲線である。Ｘ軸の値の単位およびＹ軸の値の単位は、いずれもμｍ（ミクロン）である。Ｘ軸の値は、半導体ウェーハの厚み方向の断面輪郭上の各位置の水平方向、即ち主面と平行な方向の位置座標に対応し、Ｙ軸の値は、半導体ウェーハの厚み方向の断面輪郭上の各位置の垂直方向、即ち厚み方向の位置座標に対応する。なお図１中、Ｘ軸の値が約２３０以上の領域にはノイズが現れているが、この領域は、断面輪郭上で境界部とは離れた領域に対応し境界部形状評価には影響を与えない。<Creation of contour curve>
The evaluation method includes creating a profile curve (generally also referred to as a "section profile") showing a cross-sectional contour of the semiconductor wafer to be evaluated in the thickness direction. In the contour curve, the value on the X axis (horizontal axis) corresponds to the horizontal position coordinate, the value on the Y axis (vertical axis) corresponds to the vertical position coordinate, and one surface side of the semiconductor wafer to be evaluated. It is a contour curve including a curved portion which shows the cross-sectional contour of the region from the outer peripheral edge side portion of the main surface of the surface to the main surface side portion of the outer peripheral edge portion. An example of such a contour curve is shown in FIG. FIG. 1 is a contour curve including a curved portion showing a cross-sectional contour of a region from a portion on the outer peripheral edge portion of the main surface on the front surface side of the semiconductor wafer to the portion on the main surface side of the outer peripheral edge portion. The unit of the value on the X-axis and the unit of the value on the Y-axis are both μm (micron). The X-axis value corresponds to the horizontal direction of each position on the cross-sectional contour in the thickness direction of the semiconductor wafer, that is, the position coordinates in the direction parallel to the main surface, and the Y-axis value corresponds to the cross-sectional contour in the thickness direction of the semiconductor wafer. Corresponds to the vertical direction of each of the above positions, that is, the position coordinates in the thickness direction. In FIG. 1, noise appears in a region where the value of the X-axis is about 230 or more, but this region corresponds to a region distant from the boundary portion on the cross-sectional contour and affects the boundary portion shape evaluation. Do not give.
上記輪郭曲線は、評価対象の半導体ウェーハの形状を評価すべき境界部を含む断面輪郭を示す輪郭曲線を作成可能な各種評価装置を用いて作成することができる。輪郭曲線の作成は、一態様では評価対象の半導体ウェーハからの試料の切り出しなしに所謂非破壊法で行うことができ、他の一態様では評価対象の半導体ウェーハから試料を切り出して（例えばへき開して）断面を露出させて行うこと（所謂破壊法）もできる。評価の容易性の観点からは、輪郭曲線の作成は非破壊法で行うことが好ましい。また、評価対象の半導体ウェーハの複数の異なる箇所において境界部の形状を評価することの容易性の観点からも、輪郭曲線の作成は非破壊法で行うことが好ましい。
非破壊法で輪郭曲線を作成するためには、評価対象の半導体ウェーハを一方の表面側の上方から観察することにより、半導体ウェーハの厚み方向の断面輪郭上の各位置の位置座標情報を取得可能な各種顕微鏡を用いることが好ましい。そのような顕微鏡としては、レーザー顕微鏡、白色干渉顕微鏡等、ならびに走査型トンネル顕微鏡（ＳＴＭ）および原子間力顕微鏡（ＡＦＭ）等の走査型プローブ顕微鏡（ＳＰＭ）等を挙げることができ、分解能等の観点からはレーザー顕微鏡および白色干渉顕微鏡が好ましく、レーザー顕微鏡がより好ましい。The contour curve can be created by using various evaluation devices capable of creating a contour curve showing a cross-sectional contour including a boundary portion for evaluating the shape of the semiconductor wafer to be evaluated. The contour curve can be created by the so-called non-destructive method without cutting out the sample from the semiconductor wafer to be evaluated in one embodiment, and the sample is cut out from the semiconductor wafer to be evaluated in another embodiment (for example, cleavage). It is also possible to expose the cross section (so-called destruction method). From the viewpoint of ease of evaluation, it is preferable to create the contour curve by a non-destructive method. Further, from the viewpoint of ease of evaluating the shape of the boundary portion at a plurality of different points of the semiconductor wafer to be evaluated, it is preferable to create the contour curve by a non-destructive method.
In order to create a contour curve by the non-destructive method, it is possible to acquire the position coordinate information of each position on the cross-sectional contour in the thickness direction of the semiconductor wafer by observing the semiconductor wafer to be evaluated from above on one surface side. It is preferable to use various microscopes. Examples of such a microscope include a laser microscope, a white interference microscope, and a scanning probe microscope (SPM) such as a scanning tunnel microscope (STM) and an interatomic force microscope (AFM). From the viewpoint, a laser microscope and a white interference microscope are preferable, and a laser microscope is more preferable.
＜二次微分曲線の作成＞
上記輪郭曲線の作成後、作成された輪郭曲線を二次微分することにより二次微分曲線を作成する。図２は、図１に示されている輪郭曲線を二次微分して作成された二次微分曲線である。二次微分は、市販の解析ソフトの使用等の公知の方法により行うことができる。<Creation of quadratic derivative curve>
After creating the contour curve, a quadratic differential curve is created by quadratic differentiation of the created contour curve. FIG. 2 is a quadratic derivative curve created by quadratic differentiation of the contour curve shown in FIG. The second derivative can be performed by a known method such as using commercially available analysis software.
半導体ウェーハの厚み方向の断面形状を見ると、主面とこの主面と隣接する面取り面との境界部において形状が大きく変化する。半導体ウェーハの厚み方向の断面輪郭を示す輪郭曲線上では、Ｘ軸方向の座標変化に対してＹ軸方向の座標変化が大きい変曲領域が、境界部に対応する領域である。上記評価方法の一態様では、この変曲領域の形状変化の程度を、以下のように作成される円のサイズとして数値化することができる。 Looking at the cross-sectional shape of the semiconductor wafer in the thickness direction, the shape changes significantly at the boundary between the main surface and the chamfered surface adjacent to the main surface. On the contour curve showing the cross-sectional contour in the thickness direction of the semiconductor wafer, the variable region in which the coordinate change in the Y-axis direction is large with respect to the coordinate change in the X-axis direction is the region corresponding to the boundary portion. In one aspect of the above evaluation method, the degree of shape change of this inflection region can be quantified as the size of a circle created as follows.
＜円フィッティング領域の特定＞
図３および図４は、円フィッティング領域を特定する手順の説明図である。
図３は、図２に示されている二次微分曲線に、説明のための楕円および破線を追加した図である。楕円で囲まれた部分はピーク領域である。このピーク領域において、曲線上にあるＹ軸の値が同じ２点とは、ピーク領域の曲線上の破線との交点２点である。本発明者らの検討によれば、円のサイズによる評価の精度をより高める観点からは、上記２点のＸ軸の値が特定されるＹ軸の値は、Ｙ軸の値が０の位置を基準（０％）とし、ピーク領域が谷型のピーク形状を有するならばピーク深さを１００％とし、ピーク領域が山型のピーク形状を有するならばピーク高さを１００％として、深さまたは高さが４０～８０％の位置のＹ軸の値であることが好ましく、５０～７０％の位置のＹ軸の値であることがより好ましく、５５％～６５％の位置のＹ軸の値であることが更に好ましく、６０％の位置のＹ軸の値であることが最も好ましい。また、二次微分曲線に存在するピーク領域の数は、１つの場合もあり、２つ以上の場合もある。二次微分曲線に複数のピーク領域が存在する場合には、複数の谷型のピーク領域については、それらピーク領域の中で最も深いピーク深さを１００％とすることができる。複数の山形のピーク領域については、それらピーク領域の中で最も高いピーク高さを１００％とすることができる。そして、Ｙ軸の値が同じ２点のＸ軸の値としては、複数のピーク領域の中で最も離れた２点を採用することができる。一例として、二次微分曲線に２つのピーク領域（第１のピーク領域、第２のピーク領域）が存在する場合、Ｙ軸の値が同じＸ軸の値としては、第１のピーク領域における２点（Ｘ１、Ｘ２）と第２のピーク領域における２点（Ｘ３、Ｘ４）の合計４点が存在する。ここでＸ軸の値は、Ｘ１＜Ｘ２＜Ｘ３＜Ｘ４とする。この場合、円フィッティング領域を定めるためのＹ軸の値が同じ２点のＸ軸の値としては、最も離れた２点であるＸ１とＸ４を採用することができる。<Specification of circle fitting area>
3 and 4 are explanatory views of a procedure for specifying a circle fitting region.
FIG. 3 is a diagram in which an ellipse and a broken line for explanation are added to the quadratic derivative curve shown in FIG. The part surrounded by the ellipse is the peak region. In this peak region, the two points on the curve having the same Y-axis value are the two points of intersection with the broken line on the curve in the peak region. According to the study by the present inventors, from the viewpoint of further improving the accuracy of evaluation based on the size of the circle, the Y-axis value in which the X-axis values of the above two points are specified is the position where the Y-axis value is 0. As a reference (0%), if the peak region has a valley-shaped peak shape, the peak depth is set to 100%, and if the peak region has a mountain-shaped peak shape, the peak height is set to 100%. Alternatively, it is preferably the value of the Y-axis at the position of 40 to 80% in height, more preferably the value of the Y-axis at the position of 50 to 70%, and the value of the Y-axis at the position of 55% to 65%. It is more preferably a value, and most preferably a value on the Y-axis at the 60% position. Further, the number of peak regions existing in the quadratic differential curve may be one or two or more. When there are a plurality of peak regions in the quadratic differential curve, the deepest peak depth among the peak regions of the plurality of valleys can be set to 100%. For the peak regions of a plurality of chevrons, the highest peak height among those peak regions can be set to 100%. As the two X-axis values having the same Y-axis value, the two most distant points in the plurality of peak regions can be adopted. As an example, when there are two peak regions (first peak region and second peak region) on the quadratic differential curve, the value on the X axis with the same value on the Y axis is 2 in the first peak region. There are a total of four points, a point (X1, X2) and two points (X3, X4) in the second peak region. Here, the value of the X axis is X1 <X2 <X3 <X4. In this case, X1 and X4, which are the two farthest points, can be adopted as the values of the two X-axis points having the same Y-axis value for defining the circle fitting region.
また、上記評価方法の一態様では、円フィッティングを行うことなく、こうして特定される２点間のＸ軸方向の距離を指標として、境界部の形状を評価することもできる。例えば、上記の距離とは、図３中、楕円で囲まれたピーク領域の曲線上の破線との交点２点の間のＸ軸方向の距離であることができる。かかる態様においても、上記２点のＸ軸の値が特定されるＹ軸の値は、Ｙ軸の値が０の位置を基準（０％）とし、ピーク領域が谷型のピーク形状を有するならばピーク深さを１００％とし、ピーク領域が山型のピーク形状を有するならばピーク高さを１００％として、深さまたは高さが４０～８０％の位置のＹ軸の値であることが好ましく、５０～７０％の位置のＹ軸の値であることがより好ましく、５５％～６５％の位置のＹ軸の値であることが更に好ましく、６０％の位置のＹ軸の値であることが最も好ましい。 Further, in one aspect of the above evaluation method, the shape of the boundary portion can be evaluated using the distance in the X-axis direction between the two points thus specified as an index without performing the circle fitting. For example, the above distance can be the distance in the X-axis direction between two points of intersection with the broken line on the curve of the peak region surrounded by the ellipse in FIG. Also in this embodiment, if the Y-axis value in which the X-axis values of the above two points are specified is based on the position where the Y-axis value is 0 (0%), and the peak region has a valley-shaped peak shape. For example, the peak depth is 100%, and if the peak region has a mountain-shaped peak shape, the peak height is 100%, and the value is the Y-axis value at the position where the depth or height is 40 to 80%. It is more preferably the value of the Y-axis at the position of 50 to 70%, further preferably the value of the Y-axis at the position of 55% to 65%, and the value of the Y-axis at the position of 60%. Is most preferable.
図４中、上図は図１に示されている輪郭曲線であり、下図は図２に示されている二次微分曲線であり、下図では図３に示されているように説明のための破線が付されている。図４中の一点破線は、上図と下図とでＸ軸の値が同じ位置を示している。そして図４には、上記二次微分曲線のピーク領域の曲線上において、図３に示されているように特定されたＹ軸の値が同じ２点と同じＸ軸の値を有する２点（２本の一点破線のそれぞれと輪郭曲線との交点）を、上記輪郭曲線上で特定することにより特定された円フィッティング領域が示されている。なお図４では説明のためのみに一点破線を示したが、二次微分曲線において特定された２点のＸ軸の値と同じＸ軸の値を有する２点として、輪郭曲線上の２点を特定すればよい。 In FIG. 4, the upper figure is the contour curve shown in FIG. 1, the lower figure is the quadratic differential curve shown in FIG. 2, and the lower figure is for explanation as shown in FIG. A broken line is attached. The alternate long and short dash line in FIG. 4 indicates the position where the value on the X axis is the same in the upper figure and the lower figure. And in FIG. 4, on the curve of the peak region of the quadratic differential curve, two points having the same Y-axis value and the same X-axis value as shown in FIG. 3 ( The circle fitting region specified by specifying the intersection of each of the two alternate long and short dash lines and the contour curve on the contour curve is shown. Although a one-dot dashed line is shown in FIG. 4 for the sake of explanation, two points on the contour curve are defined as two points having the same X-axis value as the two X-axis values specified in the quadratic differential curve. You just have to specify.
＜円の作成＞
以上のように円フィッティング領域が特定されたならば、円フィッティング領域の輪郭形状（曲線形状）に円をフィッティングさせて円を作成する。フィッティングは、市販の解析ソフトの使用等の公知の方法で行うことができる。図５には、図１に示されている輪郭曲線上で作成された円の一例が示されている。図１のＸ軸およびＹ軸の単位はμｍ（ミクロン）であるため、円の大きさは、単位μｍ（ミクロン単位）で表すことができる。<Creating a circle>
When the circle fitting region is specified as described above, the circle is created by fitting the circle to the contour shape (curve shape) of the circle fitting region. The fitting can be performed by a known method such as the use of commercially available analysis software. FIG. 5 shows an example of a circle created on the contour curve shown in FIG. Since the unit of the X-axis and the Y-axis in FIG. 1 is μm (micron), the size of the circle can be expressed in the unit μm (micron unit).
＜境界部の形状評価＞
境界部の形状評価は、一態様では、上記円のサイズに基づき行うことができる。詳しくは、円のサイズがより小さいほど境界部の形状はより急峻であると判断することができ、円のサイズがより大きいほど境界部の形状はよりなだらかであると判断することができる。このように円のサイズを用いて境界部の形状を評価できることは、数値に基づき客観的に評価を行うことができるため評価の信頼性の観点から好ましい。また、円のサイズという数値に基づき評価を行うことができることは、過去の評価結果との対比が容易である点からも好ましい。
上記の円のサイズは、例えば、評価対象の半導体ウェーハのある一箇所における円の直径または半径であることができる。または、上記評価方法は、評価対象の半導体ウェーハの複数の異なる箇所においてそれぞれ上記円のサイズを求めることを含むことができる。こうして複数の異なる箇所において求められた複数の円のサイズの代表値を指標として、上記境界部の形状を評価することができる。例えば代表値としては、複数の円の直径または半径の平均値（例えば算術平均）、最小値、最大値等であることができる。<Boundary shape evaluation>
In one aspect, the shape evaluation of the boundary portion can be performed based on the size of the circle. Specifically, it can be determined that the smaller the size of the circle, the steeper the shape of the boundary portion, and the larger the size of the circle, the smoother the shape of the boundary portion. It is preferable from the viewpoint of reliability of evaluation that the shape of the boundary portion can be evaluated using the size of the circle in this way because the evaluation can be objectively performed based on the numerical value. Further, it is preferable that the evaluation can be performed based on the numerical value of the size of the circle because it is easy to compare with the past evaluation results.
The size of the circle can be, for example, the diameter or radius of the circle at one location on the semiconductor wafer to be evaluated. Alternatively, the evaluation method can include obtaining the size of the circle at each of a plurality of different parts of the semiconductor wafer to be evaluated. The shape of the boundary portion can be evaluated using the representative values of the sizes of the plurality of circles obtained at the plurality of different locations as an index. For example, the representative value may be an average value (for example, an arithmetic mean), a minimum value, a maximum value, or the like of the diameters or radii of a plurality of circles.
また、境界部の形状評価は、一態様では、円フィッティングを行うことなく、上記のように特定された２点間のＸ軸方向の距離を指標として行うことができる。詳しくは、上記距離の値がより小さいほど境界部の形状はより急峻であると判断することができ、上記距離の値がより大きいほど境界部の形状はよりなだらかであると判断することができる。このように距離の値を用いて境界部の形状を評価できることは、数値に基づき客観的に評価を行うことができるため評価の信頼性の観点から好ましい。また、このように数値に基づき評価を行うことができることは、過去の評価結果との対比が容易である点からも好ましい。
上記の距離の値は、例えば、評価対象の半導体ウェーハのある一箇所において上記のように求められた距離の値であることができる。または、上記評価方法は、評価対象の半導体ウェーハの複数の異なる箇所においてそれぞれ上記の距離を求めることを含むことができる。こうして複数の異なる箇所において上記のように求められた距離の値の代表値を指標として、上記境界部の形状を評価することができる。例えば代表値としては、複数の距離の値の平均値（例えば算術平均）、最小値、最大値等であることができる。Further, in one aspect, the shape evaluation of the boundary portion can be performed using the distance in the X-axis direction between the two points specified as described above as an index without performing circular fitting. Specifically, it can be determined that the smaller the value of the distance, the steeper the shape of the boundary portion, and the larger the value of the distance, the smoother the shape of the boundary portion. .. It is preferable from the viewpoint of reliability of evaluation that the shape of the boundary portion can be evaluated by using the value of the distance in this way because the evaluation can be objectively performed based on the numerical value. Further, it is preferable that the evaluation can be performed based on the numerical values in this way because it is easy to compare with the past evaluation results.
The above-mentioned distance value can be, for example, the value of the distance obtained as described above at a certain location of the semiconductor wafer to be evaluated. Alternatively, the evaluation method can include obtaining the above distances at a plurality of different points of the semiconductor wafer to be evaluated. In this way, the shape of the boundary portion can be evaluated using the representative value of the distance value obtained as described above at a plurality of different points as an index. For example, the representative value may be an average value (for example, an arithmetic mean), a minimum value, a maximum value, or the like of a plurality of distance values.
以上の通り、上記評価方法によれば、半導体ウェーハのウェーハ表面（おもて面または裏面）において、主面とこの主面と隣接する面取り面との境界部の形状を評価することができる。 As described above, according to the above evaluation method, it is possible to evaluate the shape of the boundary portion between the main surface and the chamfered surface adjacent to the main surface on the wafer surface (front surface or back surface) of the semiconductor wafer.
［半導体ウェーハの製造方法］
本発明の一態様にかかる半導体ウェーハの製造方法（第一の製造方法）は、
製品として出荷する候補の半導体ウェーハを製造すること、
上記候補の半導体ウェーハを上記評価方法によって評価すること、および、
評価の結果、良品と判定された半導体ウェーハを、製品半導体ウェーハとして出荷するための準備に付すこと、
を含む半導体ウェーハの製造方法、
である。[Manufacturing method of semiconductor wafer]
The method for manufacturing a semiconductor wafer (first manufacturing method) according to one aspect of the present invention is as follows.
Manufacture of candidate semiconductor wafers to be shipped as products,
Evaluating the candidate semiconductor wafer by the above evaluation method, and
Preparing to ship semiconductor wafers judged to be non-defective as product semiconductor wafers as a result of evaluation,
Manufacturing method of semiconductor wafer including
Is.
本発明の他の一態様にかかる半導体ウェーハの製造方法（第二の製造方法）は、
複数の半導体ウェーハを含む半導体ウェーハロットを製造すること、
上記半導体ウェーハロットから少なくとも１つの半導体ウェーハを抽出すること、
上記抽出された半導体ウェーハを上記評価方法によって評価すること、および、
上記評価の結果、良品と判定された半導体ウェーハと同じ半導体ウェーハロットの半導体ウェーハを製品半導体ウェーハとして出荷するための準備に付すこと、
を含む半導体ウェーハの製造方法、
である。The method for manufacturing a semiconductor wafer (second manufacturing method) according to another aspect of the present invention is as follows.
Manufacturing semiconductor wafer lots containing multiple semiconductor wafers,
Extracting at least one semiconductor wafer from the above semiconductor wafer lot,
Evaluating the extracted semiconductor wafer by the above evaluation method, and
As a result of the above evaluation, a semiconductor wafer of the same semiconductor wafer lot as the semiconductor wafer judged to be a non-defective product should be prepared for shipment as a product semiconductor wafer.
Manufacturing method of semiconductor wafer including
Is.
本発明の他の一態様にかかる半導体ウェーハの製造方法（第三の製造方法）は、
テスト製造条件下で評価用半導体ウェーハを製造すること、
上記製造された評価用半導体ウェーハを上記評価方法によって評価すること、
上記評価の結果に基づき、上記テスト製造条件に変更を加えた製造条件を実製造条件として決定するか、または上記テスト製造条件を実製造条件として決定すること、および、
上記決定された実製造条件下で半導体ウェーハを製造すること、
を含む半導体ウェーハの製造方法、
である。The method for manufacturing a semiconductor wafer (third manufacturing method) according to another aspect of the present invention is as follows.
Manufacturing semiconductor wafers for evaluation under test manufacturing conditions,
To evaluate the manufactured semiconductor wafer for evaluation by the above evaluation method,
Based on the result of the above evaluation, the manufacturing conditions obtained by modifying the test manufacturing conditions are determined as the actual manufacturing conditions, or the test manufacturing conditions are determined as the actual manufacturing conditions, and
Manufacturing semiconductor wafers under the above-determined actual manufacturing conditions,
Manufacturing method of semiconductor wafer including
Is.
第一の製造方法は、いわゆる出荷前検査として上記評価方法による評価を実施する。また、第二の製造方法では、いわゆる抜き取り検査を行った結果、良品と判定された半導体ウェーハと同じロットの半導体ウェーハを製品半導体ウェーハとして出荷するための準備に付す。第三の製造方法では、テスト製造条件下で製造された半導体ウェーハを評価し、この評価結果に基づき実製造条件を決定する。第一の製造方法、第二の製造方法および第三の製造方法のいずれにおいても、半導体ウェーハの評価は、先に説明した本発明の一態様にかかる評価方法によって行われる。 In the first manufacturing method, evaluation by the above evaluation method is carried out as a so-called pre-shipment inspection. In the second manufacturing method, a semiconductor wafer of the same lot as the semiconductor wafer determined to be non-defective as a result of so-called sampling inspection is prepared for shipment as a product semiconductor wafer. In the third manufacturing method, the semiconductor wafer manufactured under the test manufacturing conditions is evaluated, and the actual manufacturing conditions are determined based on the evaluation result. In any of the first manufacturing method, the second manufacturing method and the third manufacturing method, the evaluation of the semiconductor wafer is performed by the evaluation method according to one aspect of the present invention described above.
＜第一の製造方法＞
第一の製造方法において、製品として出荷する候補の半導体ウェーハロットの製造は、一般的な半導体ウェーハの製造方法と同様に行うことができる。例えば、シリコンウェーハの一態様であるポリッシュドウェーハは、チョクラルスキー法（ＣＺ法）等により育成されたシリコン単結晶インゴットからのシリコンウェーハの切断（スライシング）、面取り加工、粗研磨（例えばラッピング）、エッチング、鏡面研磨（仕上げ研磨）、上記加工工程間または加工工程後に行われる洗浄を含む製造工程により製造することができる。また、アニールウェーハは、上記のように製造されたポリッシュドウェーハにアニール処理を施して製造することができる。エピタキシャルウェーハは、上記のように製造されたポリッシュドウェーハの表面にエピタキシャル層を気相成長（エピタキシャル成長）させることにより製造することができる。<First manufacturing method>
In the first manufacturing method, the candidate semiconductor wafer lot to be shipped as a product can be manufactured in the same manner as the general semiconductor wafer manufacturing method. For example, a polished wafer, which is one aspect of a silicon wafer, is obtained by cutting (slicing), chamfering, and rough polishing (for example, wrapping) a silicon wafer from a silicon single crystal ingot grown by the Czochralski method (CZ method) or the like. It can be manufactured by a manufacturing process including etching, mirror polishing (finish polishing), and cleaning performed during or after the above-mentioned processing steps. Further, the annealed wafer can be manufactured by subjecting the polished wafer manufactured as described above to an annealing treatment. The epitaxial wafer can be manufactured by vapor-phase growing (epitaxial growing) an epitaxial layer on the surface of the polished wafer manufactured as described above.
製造された半導体ウェーハは、本発明の一態様にかかる評価方法によって、主面とこの主面と隣接する面取り面との境界部の形状が評価される。評価方法の詳細は、先に記載した通りである。そして評価の結果、良品と判定された半導体ウェーハは、製品半導体ウェーハとして出荷するための準備に付される。良品と判定するための基準は、製品半導体ウェーハに求められる品質に応じて決定すればよい。例えば一態様では、求められた円のサイズまたは先に記載した２点間のＸ軸方向の距離がある値以上（即ち閾値以上）であることを、良品と判定するための基準とすることができる。また、円のサイズまたは上記の距離の値としては、同一半導体ウェーハの異なる箇所における評価により求められた複数の円のサイズまたは複数の距離の値の代表値（例えば平均値（例えば算術平均）、最小値、最大値等）を用いることもできる。この点は、第二の製造方法および第三の製造方法についても同様である。製品半導体ウェーハとして出荷するための準備としては、例えば梱包等を挙げることができる。こうして第一の製造方法によれば、主面と面取り面との境界部の形状が製品半導体ウェーハに望まれる形状である半導体ウェーハを、安定的に市場に供給することが可能となる。 In the manufactured semiconductor wafer, the shape of the boundary portion between the main surface and the chamfered surface adjacent to the main surface is evaluated by the evaluation method according to one aspect of the present invention. The details of the evaluation method are as described above. Then, as a result of the evaluation, the semiconductor wafer determined to be a non-defective product is prepared for shipment as a product semiconductor wafer. The criteria for determining a non-defective product may be determined according to the quality required for the product semiconductor wafer. For example, in one embodiment, the size of the obtained circle or the distance in the X-axis direction between the two points described above is set to a certain value or more (that is, a threshold value or more) as a criterion for determining a good product. can. Further, as the circle size or the above distance value, a representative value (for example, an average value (for example, an arithmetic mean)) of a plurality of circle sizes or a plurality of distance values obtained by evaluation at different points of the same semiconductor wafer. Minimum value, maximum value, etc.) can also be used. This point is the same for the second manufacturing method and the third manufacturing method. Preparations for shipping as a product semiconductor wafer include, for example, packaging. In this way, according to the first manufacturing method, it is possible to stably supply a semiconductor wafer in which the shape of the boundary portion between the main surface and the chamfered surface is the shape desired for the product semiconductor wafer to the market.
＜第二の製造方法＞
第二の製造方法における半導体ウェーハロットの製造も、例えば先に第一の製造方法について記載したように、一般的な半導体ウェーハの製造方法と同様に行うことができる。半導体ウェーハロットに含まれる半導体ウェーハの総数は特に限定されるものではない。製造された半導体ウェーハロットから抜き出し、いわゆる抜き取り検査に付す半導体ウェーハの数は少なくとも１つであり、２つ以上であってもよく、その数は特に限定されるものではない。<Second manufacturing method>
The semiconductor wafer lot can be manufactured in the second manufacturing method in the same manner as the general semiconductor wafer manufacturing method, for example, as described above for the first manufacturing method. The total number of semiconductor wafers included in the semiconductor wafer lot is not particularly limited. The number of semiconductor wafers extracted from the manufactured semiconductor wafer lot and subjected to so-called sampling inspection is at least one, and may be two or more, and the number is not particularly limited.
半導体ウェーハロットから抽出された半導体ウェーハは、本発明の一態様にかかる評価方法によって、主面とこの主面と隣接する面取り面との境界部の形状が評価される。評価方法の詳細は、先に記載した通りである。そして評価の結果、良品と判定された半導体ウェーハと同じ半導体ウェーハロットの半導体ウェーハを、製品半導体ウェーハとして出荷するための準備に付す。良品と判定するための基準は、製品半導体ウェーハに求められる品質に応じて決定すればよい。例えば一態様では、求められた円のサイズまたは先に記載した２点間のＸ軸方向の距離がある値以上（即ち閾値以上）であることを、良品と判定するための基準とすることができる。製品半導体ウェーハとして出荷するための準備については、例えば先に第一の製造方法について記載した通りである。第二の製造方法によれば、主面と面取り面との境界部の形状が製品半導体ウェーハに望まれる形状である半導体ウェーハを、安定的に市場に供給することが可能となる。また、本発明の一態様にかかる評価方法は非破壊での評価が可能であるため、第二の製造方法の一態様では、半導体ウェーハロットから抽出されて評価に付された半導体ウェーハも、評価の結果、良品と判定されたものであれば、製品半導体ウェーハとして出荷するための準備に付し、準備の後に製品半導体ウェーハとして出荷することができる。 In the semiconductor wafer extracted from the semiconductor wafer lot, the shape of the boundary portion between the main surface and the chamfered surface adjacent to the main surface is evaluated by the evaluation method according to one aspect of the present invention. The details of the evaluation method are as described above. Then, as a result of the evaluation, a semiconductor wafer having the same semiconductor wafer lot as the semiconductor wafer judged to be a non-defective product is prepared for shipment as a product semiconductor wafer. The criteria for determining a non-defective product may be determined according to the quality required for the product semiconductor wafer. For example, in one embodiment, the size of the obtained circle or the distance in the X-axis direction between the two points described above is set to a certain value or more (that is, a threshold value or more) as a criterion for determining a good product. can. The preparation for shipping as a product semiconductor wafer is, for example, as described above for the first manufacturing method. According to the second manufacturing method, it is possible to stably supply a semiconductor wafer in which the shape of the boundary portion between the main surface and the chamfered surface is a shape desired for a product semiconductor wafer to the market. Further, since the evaluation method according to one aspect of the present invention can be evaluated non-destructively, in one aspect of the second manufacturing method, the semiconductor wafer extracted from the semiconductor wafer lot and subjected to the evaluation is also evaluated. As a result, if it is determined to be a non-defective product, it can be prepared for shipment as a product semiconductor wafer, and after the preparation, it can be shipped as a product semiconductor wafer.
＜第三の製造方法＞
第三の製造方法について、テスト製造条件および実製造条件としては、半導体ウェーハの製造のための各種工程における各種条件を挙げることができる。半導体ウェーハの製造のための各種工程については、先に第一の製造方法について記載した通りである。なお、「実製造条件」とは、製品半導体ウェーハの製造条件を意味するものとする。<Third manufacturing method>
Regarding the third manufacturing method, as test manufacturing conditions and actual manufacturing conditions, various conditions in various processes for manufacturing semiconductor wafers can be mentioned. The various processes for manufacturing the semiconductor wafer are as described above for the first manufacturing method. The "actual manufacturing conditions" shall mean the manufacturing conditions of the product semiconductor wafer.
第三の製造方法では、実製造条件を決定するための前段階として、テスト製造条件を設定し、このテスト製造条件下で評価用半導体ウェーハを製造する。製造された半導体ウェーハは、本発明の一態様にかかる評価方法によって、主面とこの主面と隣接する面取り面との境界部の形状が評価される。評価方法の詳細は、先に記載した通りである。評価用半導体ウェーハは、少なくとも１つであり、２つ以上であってもよく、その数は特に限定されるものではない。評価の結果、評価用半導体ウェーハの境界部の形状が、製品半導体ウェーハに望まれる形状であれば、このテスト製造条件を実製造条件として製品半導体ウェーハを製造して出荷することにより、境界部の形状が所望の形状である製品半導体ウェーハを、安定的に市場に供給することができる。他方、評価の結果、評価用半導体ウェーハの境界部の形状が、製品半導体ウェーハに望まれる形状とは異なる場合には、テスト製造条件に変更を加えた製造条件を実製造条件として決定する。変更を加える製造条件は、境界部の形状に影響を及ぼすと考えられる製造条件であることが好ましい。そのような製造条件の一例としては、半導体ウェーハの表面（おもて面および／または裏面）の研磨条件を挙げることができる。かかる研磨条件の具体例としては、粗研磨条件および鏡面研磨条件を挙げることができ、より詳しくは、研磨液の種類、研磨液の砥粒濃度、研磨パッドの種類（例えば硬さ等）等を挙げることができる。また、製造条件の一例としては、面取り加工条件を挙げることもでき、詳しくは、面取り加工における研削、研磨等の機械加工条件を挙げることができ、より詳しくは、面取り加工に用いる研磨テープの種類等を挙げることができる。こうしてテスト製造条件に変更を加えた製造条件を実製造条件として決定し、この実製造条件下で製品半導体ウェーハを製造し出荷することにより、境界部の形状が所望の形状である製品半導体ウェーハを、安定的に市場に供給することができる。なおテスト製造条件に変更を加えた製造条件下で改めて評価用半導体ウェーハを製造し、この評価用半導体ウェーハを本発明の一態様にかかる評価方法により評価して、この製造条件を実製造条件とするか更に変更を加えるかを判定することを、１回または２回以上繰り返してもよい。
以上の第三の製造方法において、評価用半導体ウェーハの境界部の形状が製品半導体ウェーハに望まれる形状であるか否かの判定方法については、先に第一の製造方法および第二の製造方法の良品の判定に関する記載を参照できる。
In the third manufacturing method, test manufacturing conditions are set as a preliminary step for determining the actual manufacturing conditions, and the evaluation semiconductor wafer is manufactured under these test manufacturing conditions. In the manufactured semiconductor wafer, the shape of the boundary portion between the main surface and the chamfered surface adjacent to the main surface is evaluated by the evaluation method according to one aspect of the present invention. The details of the evaluation method are as described above. The number of evaluation semiconductor wafers is at least one, and may be two or more, and the number thereof is not particularly limited. As a result of the evaluation, if the shape of the boundary portion of the evaluation semiconductor wafer is the shape desired for the product semiconductor wafer, the product semiconductor wafer is manufactured and shipped using this test manufacturing condition as the actual manufacturing condition. Product semiconductor wafers having a desired shape can be stably supplied to the market. On the other hand, if the shape of the boundary portion of the evaluation semiconductor wafer is different from the shape desired for the product semiconductor wafer as a result of the evaluation, the manufacturing conditions obtained by changing the test manufacturing conditions are determined as the actual manufacturing conditions. The manufacturing conditions to be changed are preferably manufacturing conditions that are considered to affect the shape of the boundary portion. As an example of such manufacturing conditions, polishing conditions for the front surface (front surface and / or back surface) of the semiconductor wafer can be mentioned. Specific examples of such polishing conditions include rough polishing conditions and mirror polishing conditions. More specifically, the type of polishing liquid, the concentration of abrasive grains of the polishing liquid, the type of polishing pad (for example, hardness, etc.) and the like. Can be mentioned. Further, as an example of the manufacturing conditions, chamfering conditions can be mentioned, and more specifically, machining conditions such as grinding and polishing in chamfering can be mentioned. More specifically, the type of polishing tape used for chamfering. And so on. By determining the manufacturing conditions obtained by changing the test manufacturing conditions as the actual manufacturing conditions and manufacturing and shipping the product semiconductor wafer under these actual manufacturing conditions, the product semiconductor wafer having the desired shape of the boundary portion can be obtained. , Can be stably supplied to the market. It should be noted that the evaluation semiconductor wafer is manufactured again under the manufacturing conditions in which the test manufacturing conditions are changed, the evaluation semiconductor wafer is evaluated by the evaluation method according to one aspect of the present invention, and the manufacturing conditions are referred to as the actual manufacturing conditions. It may be repeated once or twice or more to determine whether to make further changes.
In the above third manufacturing method, regarding the method for determining whether or not the shape of the boundary portion of the evaluation semiconductor wafer is the shape desired for the product semiconductor wafer, the first manufacturing method and the second manufacturing method are described first. You can refer to the description regarding the judgment of non-defective products.
第一の製造方法、第二の製造方法および第三の製造方法のその他の詳細については、半導体ウェーハの製造方法に関する公知技術を適用することができる。 For other details of the first manufacturing method, the second manufacturing method, and the third manufacturing method, known techniques for manufacturing semiconductor wafers can be applied.
以下に、本発明を実施例に基づき更に説明する。ただし、本発明は実施例に示す態様に限定されるものではない。 Hereinafter, the present invention will be further described based on examples. However, the present invention is not limited to the embodiments shown in the examples.
１．半導体ウェーハの評価
（１）輪郭曲線の作成
ウェーハ表面の研磨条件および面取り加工条件が異なる四種類の半導体ウェーハ（直径３００ｍｍの表面が（１００）面のシリコン単結晶ウェーハ（ポリッシュドウェーハ））を準備した。これら半導体ウェーハを、おもて面側からレーザー顕微鏡（キーエンス社製ＶＫ－Ｘ２００）を用いて顕微鏡観察し、ノッチ部を０°として、左回りに、４５°、９０°、１３５°、１８０°、２２５°、２７０°および３１５°の各箇所において、おもて面側の主面の外周縁部側部分から外周縁部の上記主面側部分までの領域の断面輪郭を示す曲線部分を含む輪郭曲線を得た。1. 1. Evaluation of semiconductor wafers (1) Creation of contour curves Four types of semiconductor wafers (silicon single crystal wafers (polished wafers) with a diameter of 300 mm and a surface of (100) planes) with different polishing conditions and chamfering conditions for the wafer surface are prepared. did. Observe these semiconductor wafers from the front surface side using a laser microscope (VK-X200 manufactured by KEYENCE), and set the notch to 0 ° and turn counterclockwise at 45 °, 90 °, 135 °, and 180 °. , 225 °, 270 °, and 315 °, including a curved portion showing the cross-sectional contour of the region from the outer peripheral edge side portion of the main surface on the front surface side to the main surface side portion of the outer peripheral edge portion. A contour curve was obtained.
（２）円フィッティング領域の特定および円の作成
解析ソフトを使用して、上記輪郭曲線を二次微分して二次微分曲線を得た。得られた二次微分曲線のピーク領域（谷型）において、Ｙ軸の値が０の位置を０％とし、ピーク深さを１００％として、深さ６０％の位置のＹ軸の値が同じ２点のＸ軸の値を特定した。
こうして特定されたＸ軸の値を持つ２点を上記輪郭曲線上で特定し、この２点間の領域を円フィッティング領域として特定した。
次いで、こうして特定された円フィッティング領域の輪郭形状（曲線形状）に円をフィッティングさせて円を作成し、作成された円の直径を求めた。上記四種類の半導体ウェーハ（以下、「ウェーハ１」、「ウェーハ２」、「ウェーハ３」、「ウェーハ４」と呼ぶ。）について、上記各箇所において求められた円の直径の算術平均を、表１に示す。(2) Identification of circle fitting region and creation of circle Using analysis software, the contour curve was quadratic differentiated to obtain a quadratic differential curve. In the peak region (valley shape) of the obtained quadratic differential curve, the position where the value on the Y axis is 0 is 0%, the peak depth is 100%, and the value on the Y axis at the position where the depth is 60% is the same. Two X-axis values were identified.
Two points having the value of the X-axis specified in this way were specified on the contour curve, and the area between these two points was specified as a circle fitting area.
Next, a circle was created by fitting a circle to the contour shape (curve shape) of the circle fitting region thus specified, and the diameter of the created circle was obtained. The table shows the arithmetic mean of the diameters of the circles obtained at each of the above four types of semiconductor wafers (hereinafter referred to as "
２．参照値取得のための評価方法の説明
本発明の一態様にかかる評価方法において得られる円のサイズが境界部の形状の指標となり得る値であることは、例えば、以下の評価方法により取得される参照値と、本発明の一態様にかかる評価方法により得られる円のサイズとが、良好な相関性を示すことにより確認することができる。
まず半導体ウェーハについて、評価すべき境界部を含む断面像を得る。断面像は、例えば、半導体ウェーハをへき開面でへき開して露出させた断面を顕微鏡で撮像することにより取得することができる。
取得された断面像を、ウェーハ厚み方向のみに拡大した拡大像を作成する。ウェーハ厚み方向のみに拡大することにより、断面形状の輪郭において、境界部の形状を主面（いわゆる水平面）に対して強調することができるため、拡大像を用いることにより、拡大していない断面像を用いるよりも境界部のなだらかさ／急峻さを精度よく評価することができる。更に拡大像を二値化処理することにより、断面形状の輪郭をより鮮明に表示させることができるため、境界部のなだらかさ／急峻さを一層精度よく評価することができる。
こうして得られた二値化処理済像において、ウェーハ断面形状の輪郭では、通常、主面と面取り面との境界部の形状は曲線形状となる。そこで、この輪郭上で、主面と面取り面との境界部の曲線の形状に、この曲線の形状に近似するか一致する円弧形状を有する円をフィッティングさせる。こうして得られた円（曲率円）のサイズ、例えば直径または半径がより大きいほど、境界部の形状はよりなだらかであると判断することができ、上記円のサイズがより小さいほど境界部の形状はより急峻であると判断することができる。例示として、図９に、異なる二種類の半導体ウェーハについて、上記方法により得られた二値化処理済像（ウェーハ厚み方向のみに１０倍拡大した後に二値化処理して得られた像）を示す。図９には境界部の曲線の形状とほぼ一致する円弧を有する円も示されている。円の中に示されている数値は、円の直径である。図９中、サンプル１とサンプル２の断面形状を対比すると、サンプル２の境界部の形状はサンプル１の境界部の形状と比べてなだらかである。円のサイズについてサンプル１とサンプル２とを対比すると、サンプル２について得られた円の直径はサンプル１について得られた円の直径より大きい。以上の通り参照値取得のための評価方法により求められる円のサイズと境界部の形状とは相関している。2. 2. Description of Evaluation Method for Obtaining Reference Value The fact that the size of the circle obtained in the evaluation method according to one aspect of the present invention is a value that can be an index of the shape of the boundary portion is obtained by, for example, the following evaluation method. It can be confirmed by showing a good correlation between the reference value and the size of the circle obtained by the evaluation method according to one aspect of the present invention.
First, for a semiconductor wafer, a cross-sectional image including a boundary portion to be evaluated is obtained. The cross-sectional image can be obtained, for example, by taking an image of a cross-section of a semiconductor wafer cleaved on an open surface and exposed with a microscope.
An enlarged image of the acquired cross-sectional image is created by enlarging it only in the wafer thickness direction. By enlarging only in the wafer thickness direction, the shape of the boundary portion can be emphasized with respect to the main surface (so-called horizontal plane) in the contour of the cross-sectional shape. It is possible to evaluate the smoothness / steepness of the boundary more accurately than using. Further, by binarizing the enlarged image, the outline of the cross-sectional shape can be displayed more clearly, so that the smoothness / steepness of the boundary portion can be evaluated more accurately.
In the binarized image thus obtained, in the contour of the wafer cross-sectional shape, the shape of the boundary portion between the main surface and the chamfered surface is usually curved. Therefore, on this contour, a circle having an arc shape that approximates or matches the shape of this curve is fitted to the shape of the curve at the boundary between the main surface and the chamfered surface. It can be determined that the larger the size of the circle (curvature circle) thus obtained, for example, the diameter or the radius, the smoother the shape of the boundary portion, and the smaller the size of the circle, the smaller the shape of the boundary portion. It can be judged that it is steeper. As an example, FIG. 9 shows a binarized image (an image obtained by binarizing after enlarging 10 times only in the wafer thickness direction) obtained by the above method for two different types of semiconductor wafers. show. FIG. 9 also shows a circle having an arc that substantially matches the shape of the curve at the boundary. The number shown inside the circle is the diameter of the circle. In FIG. 9, when the cross-sectional shapes of the
３．参照値の取得
上記１．で評価した四種類の半導体ウェーハを、それぞれ（１１０）面でへき開して断面観察用試料を作製した。
作製した断面観察用試料を、微分干渉顕微鏡を用いて、明るさやコントラストを調整して、上記１．で評価した境界部を含む断面像（撮像倍率：５００倍）を取得した。
取得した断面像を画像処理ソフト（Ａｄｏｂｅ社製ソフト名Ｐｈｏｔｏｓｈｏｐ ＣＳ５）に取り込み、ウェーハ厚み方向のみに１０倍に拡大した後、二値化処理を行った。
上記二値化処理を行って得られた二値化処理済像をソフト（マイクロソフト社製パワーポイント）に取り込み、同ソフトの図形描画ツールを用いて、断面形状の輪郭上、境界部の曲線の形状と円弧の形状がほぼ一致する円を描画した。曲線の形状と円弧の形状がほぼ一致することは、目視で判断した。図８に、上記方法により得られた二値化処理済像（ウェーハ厚み方向のみに１０倍拡大した後に二値化処理して得られた像）を示す。図８には境界部の曲線の形状とほぼ一致する円弧を有する円も示されている。図８中、円の中に示されている数値は円の直径（単位：任意単位）であり、これらの値を参照値とする。
3. 3. Acquisition of
Adjust the brightness and contrast of the prepared cross-section observation sample using a differential interference microscope. A cross-sectional image (imaging magnification: 500 times) including the boundary portion evaluated in 1 was obtained.
The acquired cross-sectional image was taken into an image processing software (software name Photoshop CS5 manufactured by Adobe), enlarged 10 times only in the thickness direction of the wafer, and then binarized.
The binarized image obtained by performing the above binarization process is imported into software (PowerPoint manufactured by Microsoft Corporation), and using the graphic drawing tool of the software, the shape of the curve at the boundary on the contour of the cross-sectional shape. I drew a circle whose shape of the arc is almost the same as that of the arc. It was visually judged that the shape of the curve and the shape of the arc were almost the same. FIG. 8 shows a binarized image obtained by the above method (an image obtained by binarizing after magnifying 10 times only in the wafer thickness direction). FIG. 8 also shows a circle having an arc that substantially matches the shape of the curve at the boundary. In FIG. 8, the numerical value shown in the circle is the diameter of the circle (unit: arbitrary unit), and these values are used as reference values.
４．評価結果
上記四種類の半導体ウェーハについて、それぞれ、上記１．で得られた円の直径（算術平均）を、上記３．で得られた参照値に対してプロットしたグラフを、図６に示す。図６中、４つのプロットについて最小二乗法により求められた近似直線も示す。近似直線の相関係数の二乗Ｒ２は０．９９超であり、きわめて良好な相関性を示している。この結果から、上記１．で得られた円のサイズが境界部の形状評価のための指標となり得ることが示された。円のサイズという数値に基づく評価によれば、例えば、過去の経験から良品と判定可能な閾値（円のサイズ）を定めることにより、良品判定を容易に行うことができる。
上記のように得られる円のサイズは、先に記載したように出荷前検査に用いることができ、ロットからの抜き取り検査に用いることができ、半導体ウェーハの実製造条件の決定のために用いることもできる。4. Evaluation Results For each of the above four types of semiconductor wafers, the above 1. The diameter of the circle (arithmetic mean) obtained in
The size of the circle obtained as described above can be used for pre-shipment inspection as described above, for sampling inspection from lots, and for determining the actual manufacturing conditions of semiconductor wafers. You can also.
５．円フィッティング領域の検討
（１）輪郭曲線の作成
直径３００ｍｍのエピタキシャルウェーハを用意し、おもて面側からレーザー顕微鏡（キーエンス社製ＶＫ－Ｘ２００）を用いてノッチ部と逆側を顕微鏡観察して、おもて面側の主面の外周縁部側部分から外周縁部の上記主面側部分までの領域の断面輪郭を示す曲線部分を含む輪郭曲線を得た。
上記操作を１０回実施した。5. Examination of circular fitting area (1) Creation of contour curve Prepare an epitaxial wafer with a diameter of 300 mm, and observe the notch and the opposite side with a microscope from the front surface side using a laser microscope (VK-X200 manufactured by KEYENCE). , A contour curve including a curved portion showing a cross-sectional contour of a region from the outer peripheral edge side portion of the main surface on the front surface side to the main surface side portion of the outer peripheral edge portion was obtained.
The above operation was performed 10 times.
（２）円フィッティング領域の特定および円の作成
解析ソフトを使用して、上記１０回の操作によりそれぞれ得られた輪郭曲線を二次微分して二次微分曲線を得た。得られた二次微分曲線のピーク領域（谷型）において、Ｙ軸の値が０の位置を０％とし、ピーク深さを１００％として、深さ４０％、５０％、６０％、７０％、８０％の位置のＹ軸の値が同じ２点のＸ軸の値を特定し、これら２点の間の領域を円フィッティング領域として円をフィッティングさせた。こうして作成された円の半径を表２に示す。(2) Specifying the circle fitting region and creating the circle Using the analysis software, the contour curves obtained by the above 10 operations were quadratic differentiated to obtain a quadratic differential curve. In the peak region (valley shape) of the obtained quadratic differential curve, the position where the value of the Y axis is 0 is 0%, the peak depth is 100%, and the depths are 40%, 50%, 60%, and 70%. , The value of the X-axis of two points having the same value of the Y-axis at the 80% position was specified, and the area between these two points was used as the circle fitting area to fit the circle. Table 2 shows the radius of the circle thus created.
先に記載した通り、上記２点のＸ軸の値が特定されるＹ軸の値は、Ｙ軸の値が０の位置を０％とし、ピーク領域のピーク深さまたはピーク高さを１００％として、深さまたは高さが４０～８０％の位置のＹ軸の値であることが好ましい。上記のように求められる標準偏差の値が小さいほど円のサイズによる評価の精度向上の観点からは好ましいため、表２に示す標準偏差の値から、上記２点のＸ軸の値が特定されるＹ軸の値は、Ｙ軸の値が０の位置を０％とし、ピーク領域のピーク深さまたはピーク高さを１００％として、深さまたは高さが５０～７０％の位置のＹ軸の値であることがより好ましく、６０％程度（例えば５５～６５％）が更に好ましく、６０％が一層好ましいと言うことができる。 As described above, the Y-axis value for which the X-axis values of the above two points are specified is 0% at the position where the Y-axis value is 0, and the peak depth or peak height of the peak region is 100%. It is preferable that the value is on the Y-axis at a position where the depth or height is 40 to 80%. The smaller the value of the standard deviation obtained as described above is, the more preferable it is from the viewpoint of improving the accuracy of evaluation by the size of the circle. Therefore, the values of the X-axis of the above two points are specified from the values of the standard deviation shown in Table 2. The value of the Y-axis is the position of the Y-axis at the position where the depth or height is 50 to 70%, where the position where the value of the Y-axis is 0 is 0% and the peak depth or peak height of the peak region is 100%. It is more preferably a value, more preferably about 60% (for example, 55 to 65%), and even more preferably 60%.
図７は、ウェーハ表面の研磨条件および面取り加工条件が異なる複数の半導体ウェーハ（直径３００ｍｍの表面が（１００）面のシリコン単結晶ウェーハ（ポリッシュドウェーハ））について、上記と同様に求められた円の半径と、この円を円フィッティングにより作成するために特定した二次微分曲線のピーク領域の曲線上にあるＹ軸の値が同じ２点間のＸ軸方向の距離の値との関係を示すグラフである。ここでは、得られた二次微分曲線のピーク領域（谷型）において、Ｙ軸の値が０の位置を０％とし、ピーク深さを１００％として、深さ６０％の位置のＹ軸の値が同じ２点のＸ軸の値を特定した。図７中、各種プロットについて最小二乗法により求められた近似直線も示す。近似直線の相関係数の二乗Ｒ２は０．７超であり、良好な相関性を示している。上記の通り、円のサイズは境界部の形状評価のための指標となり得る。かかる円のサイズと上記の距離の値が良好な相関性を示していることから、上記の距離の値も境界部の形状評価のための指標となり得ることが確認できる。FIG. 7 shows a circle obtained in the same manner as above for a plurality of semiconductor wafers (silicon single crystal wafer (polished wafer) having a diameter of 300 mm and a surface of (100) planes) having different polishing conditions and chamfering conditions on the wafer surface. Shows the relationship between the radius of and the value of the distance in the X-axis direction between the same two points on the Y-axis value on the curve of the peak region of the quadratic differential curve specified to create this circle by circle fitting. It is a graph. Here, in the peak region (valley shape) of the obtained quadratic differential curve, the position where the value of the Y-axis is 0 is 0%, the peak depth is 100%, and the position of the Y-axis at the depth of 60%. Two X-axis values with the same value were identified. In FIG. 7, approximate straight lines obtained by the least squares method for various plots are also shown. The square R 2 of the correlation coefficient of the approximate straight line is more than 0.7, indicating good correlation. As mentioned above, the size of the circle can be an index for evaluating the shape of the boundary portion. Since the size of the circle and the value of the above distance show a good correlation, it can be confirmed that the value of the above distance can also be an index for evaluating the shape of the boundary portion.
本発明は、シリコンウェーハ等の各種半導体ウェーハの製造分野において有用である。 The present invention is useful in the field of manufacturing various semiconductor wafers such as silicon wafers.
Claims (11)
前記輪郭曲線を二次微分すること、
を含み、
評価対象の半導体ウェーハは、ウェーハ外周縁部に面取り面が形成された半導体ウェーハであり、
前記輪郭曲線は、Ｘ軸の値が水平方向位置座標に対応し、Ｙ軸の値が垂直方向位置座標に対応し、かつ評価対象の半導体ウェーハの一方の表面側の主面の外周縁部側部分から外周縁部の前記主面側部分までの領域の断面輪郭を示す曲線部分を含み、
前記二次微分により得られた二次微分曲線から定められる指標に基づき、前記主面と該主面と隣接する面取り面との境界部の形状を評価することを更に含み、
前記二次微分により得られた二次微分曲線のピーク領域の曲線上にあるＹ軸の値が同じ２点のＸ軸の値を特定すること、
前記二次微分前の輪郭曲線の前記曲線部分において、Ｘ軸の値が前記特定された値である２点間の領域を、円フィッティング領域として特定すること、
前記円フィッティング領域の輪郭形状に円をフィッティングさせて円を作成すること、および、
前記作成された円のサイズを前記指標とすることを含む、半導体ウェーハの評価方法。 Creating a contour curve showing the cross-sectional contour of the semiconductor wafer to be evaluated in the thickness direction, and
The second derivative of the contour curve,
Including
The semiconductor wafer to be evaluated is a semiconductor wafer having a chamfered surface formed on the outer peripheral edge of the wafer.
In the contour curve, the value on the X-axis corresponds to the horizontal position coordinate, the value on the Y-axis corresponds to the vertical position coordinate, and the outer peripheral edge side of the main surface on one surface side of the semiconductor wafer to be evaluated. Includes a curved portion showing the cross-sectional contour of the region from the portion to the main surface side portion of the outer peripheral edge portion.
Further including evaluating the shape of the boundary portion between the main surface and the chamfered surface adjacent to the main surface based on the index determined from the quadratic derivative curve obtained by the second derivative.
To specify the value of the X-axis of two points having the same value of the Y-axis on the curve of the peak region of the quadratic derivative obtained by the quadratic derivative.
In the curve portion of the contour curve before the second derivative, the region between two points where the value on the X-axis is the specified value is specified as a circle fitting region.
Creating a circle by fitting a circle to the contour shape of the circle fitting area, and
A method for evaluating a semiconductor wafer, which comprises using the size of the created circle as the index .
前記複数の異なる箇所において求められた複数の円のサイズの代表値を指標として、前記主面と該主面と隣接する面取り面との境界部の形状を評価する、請求項１に記載の半導体ウェーハの評価方法。 Including finding the size of the circle at a plurality of different points of the semiconductor wafer to be evaluated.
The semiconductor according to claim 1 , wherein the shape of the boundary portion between the main surface and the chamfered surface adjacent to the main surface is evaluated using the representative value of the sizes of the plurality of circles obtained at the plurality of different places as an index. Wafer evaluation method.
前記輪郭曲線を二次微分すること、
を含み、
評価対象の半導体ウェーハは、ウェーハ外周縁部に面取り面が形成された半導体ウェーハであり、
前記輪郭曲線は、Ｘ軸の値が水平方向位置座標に対応し、Ｙ軸の値が垂直方向位置座標に対応し、かつ評価対象の半導体ウェーハの一方の表面側の主面の外周縁部側部分から外周縁部の前記主面側部分までの領域の断面輪郭を示す曲線部分を含み、
前記二次微分により得られた二次微分曲線から定められる指標に基づき、前記主面と該主面と隣接する面取り面との境界部の形状を評価することを更に含み、
前記二次微分により得られた二次微分曲線のピーク領域の曲線上にあるＹ軸の値が同じ２点のＸ軸の値を特定し、該特定された２点間のＸ軸方向の距離を前記指標とすることを含む、半導体ウェーハの評価方法。 Creating a contour curve showing the cross-sectional contour of the semiconductor wafer to be evaluated in the thickness direction, and
The second derivative of the contour curve,
Including
The semiconductor wafer to be evaluated is a semiconductor wafer having a chamfered surface formed on the outer peripheral edge of the wafer.
In the contour curve, the value on the X-axis corresponds to the horizontal position coordinate, the value on the Y-axis corresponds to the vertical position coordinate, and the outer peripheral edge side of the main surface on one surface side of the semiconductor wafer to be evaluated. Includes a curved portion showing the cross-sectional contour of the region from the portion to the main surface side portion of the outer peripheral edge portion.
Further including evaluating the shape of the boundary portion between the main surface and the chamfered surface adjacent to the main surface based on the index determined from the quadratic derivative curve obtained by the second derivative.
The X-axis values of two points having the same Y-axis value on the curve of the peak region of the quadratic derivative obtained by the quadratic differentiation are specified, and the distance in the X-axis direction between the specified two points. A method for evaluating a semiconductor wafer, which comprises using the above index as an index.
前記候補の半導体ウェーハを請求項１～７のいずれか１項に記載の評価方法によって評価すること、および、
評価の結果、良品と判定された半導体ウェーハを、製品半導体ウェーハとして出荷するための準備に付すこと、
を含む半導体ウェーハの製造方法。 Manufacture of candidate semiconductor wafers to be shipped as products,
The candidate semiconductor wafer is evaluated by the evaluation method according to any one of claims 1 to 7 , and the candidate semiconductor wafer is evaluated by the evaluation method.
Preparing to ship semiconductor wafers judged to be non-defective as product semiconductor wafers as a result of evaluation,
A method for manufacturing a semiconductor wafer including.
前記半導体ウェーハロットから少なくとも１つの半導体ウェーハを抽出すること、
前記抽出された半導体ウェーハを請求項１～７のいずれか１項に記載の評価方法によって評価すること、および、
前記評価の結果、良品と判定された半導体ウェーハと同じ半導体ウェーハロットの半導体ウェーハを製品半導体ウェーハとして出荷するための準備に付すこと、
を含む半導体ウェーハの製造方法。 Manufacturing semiconductor wafer lots containing multiple semiconductor wafers,
Extracting at least one semiconductor wafer from the semiconductor wafer lot,
The extracted semiconductor wafer is evaluated by the evaluation method according to any one of claims 1 to 7 , and the extracted semiconductor wafer is evaluated by the evaluation method.
Preparations for shipping semiconductor wafers of the same semiconductor wafer lot as semiconductor wafers judged to be non-defective as product semiconductor wafers as a result of the above evaluation.
A method for manufacturing a semiconductor wafer including.
前記製造された評価用半導体ウェーハを請求項１～７のいずれか１項に記載の評価方法によって評価すること、
前記評価の結果に基づき、前記テスト製造条件に変更を加えた製造条件を実製造条件として決定するか、または前記テスト製造条件を実製造条件として決定すること、および、
前記決定された実製造条件下で半導体ウェーハを製造すること、
を含む半導体ウェーハの製造方法。 Manufacturing semiconductor wafers for evaluation under test manufacturing conditions,
To evaluate the manufactured semiconductor wafer for evaluation by the evaluation method according to any one of claims 1 to 7 .
Based on the result of the evaluation, the manufacturing conditions obtained by modifying the test manufacturing conditions are determined as the actual manufacturing conditions, or the test manufacturing conditions are determined as the actual manufacturing conditions, and
Manufacturing semiconductor wafers under the determined actual manufacturing conditions,
A method for manufacturing a semiconductor wafer including.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018077370 | 2018-04-13 | ||
| JP2018077370 | 2018-04-13 | ||
| PCT/JP2019/011954 WO2019198458A1 (en) | 2018-04-13 | 2019-03-22 | Method for evaluating semiconductor wafer, and method for manufacturing semiconductor wafer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2019198458A1 JPWO2019198458A1 (en) | 2021-05-13 |
| JP7040608B2 true JP7040608B2 (en) | 2022-03-23 |
Family
ID=68163216
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020513156A Active JP7040608B2 (en) | 2018-04-13 | 2019-03-22 | Semiconductor wafer evaluation method and semiconductor wafer manufacturing method |
Country Status (6)
| Country | Link |
|---|---|
| JP (1) | JP7040608B2 (en) |
| KR (1) | KR102518971B1 (en) |
| CN (1) | CN112020764B (en) |
| DE (1) | DE112019001948T5 (en) |
| TW (1) | TWI695156B (en) |
| WO (1) | WO2019198458A1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110993537A (en) * | 2019-12-20 | 2020-04-10 | 徐州鑫晶半导体科技有限公司 | Method for determining edge polishing shape of semiconductor wafer |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008537316A (en) | 2005-04-19 | 2008-09-11 | 株式会社荏原製作所 | Substrate processing equipment |
| JP2012231005A (en) | 2011-04-26 | 2012-11-22 | Shin Etsu Handotai Co Ltd | Semiconductor wafer and method of manufacturing the same |
| JP2013137295A (en) | 2011-12-02 | 2013-07-11 | Kobe Steel Ltd | Rotational misalignment measuring device of bonded substrate, rotational misalignment measuring method of bonded substrate, and method of manufacturing bonded substrate |
| JP2016130738A (en) | 2016-02-12 | 2016-07-21 | 株式会社東京精密 | Device and method of measuring shape of wafer |
| JP2017503164A (en) | 2013-12-24 | 2017-01-26 | エルジー・シルトロン・インコーポレーテッド | Wafer shape analysis method and apparatus |
| JP2016517631A5 (en) | 2014-03-11 | 2017-04-13 | ||
| WO2018061337A1 (en) | 2016-09-29 | 2018-04-05 | 株式会社Sumco | Silicon wafer evaluation method, silicon wafer manufacturing process evaluation method, silicon wafer manufacturing method, and silicon wafer |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100339969C (en) * | 2000-11-16 | 2007-09-26 | 信越半导体株式会社 | Wafer shape evaluating method and device and device producing method, wafer and wafer selecting method |
| JP3838341B2 (en) * | 2001-09-14 | 2006-10-25 | 信越半導体株式会社 | Wafer shape evaluation method, wafer and wafer sorting method |
| JP2004022677A (en) * | 2002-06-13 | 2004-01-22 | Shin Etsu Handotai Co Ltd | Semiconductor wafer |
| JP2007205864A (en) * | 2006-02-01 | 2007-08-16 | Reitetsukusu:Kk | Substrate inspecting apparatus and substrate inspecting method |
| WO2008103994A2 (en) * | 2007-02-23 | 2008-08-28 | Rudolph Technologies, Inc. | Wafer fabrication monitoring systems and methods, including edge bead removal processing |
| KR101202883B1 (en) * | 2007-10-23 | 2012-11-19 | 시바우라 메카트로닉스 가부시키가이샤 | Inspection device for disk-shaped substrate |
| US9052190B2 (en) * | 2013-03-12 | 2015-06-09 | Kla-Tencor Corporation | Bright-field differential interference contrast system with scanning beams of round and elliptical cross-sections |
-
2019
- 2019-03-22 CN CN201980025203.7A patent/CN112020764B/en active Active
- 2019-03-22 KR KR1020207032385A patent/KR102518971B1/en active IP Right Grant
- 2019-03-22 DE DE112019001948.1T patent/DE112019001948T5/en active Pending
- 2019-03-22 JP JP2020513156A patent/JP7040608B2/en active Active
- 2019-03-22 WO PCT/JP2019/011954 patent/WO2019198458A1/en active Application Filing
- 2019-04-09 TW TW108112293A patent/TWI695156B/en active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008537316A (en) | 2005-04-19 | 2008-09-11 | 株式会社荏原製作所 | Substrate processing equipment |
| JP2012231005A (en) | 2011-04-26 | 2012-11-22 | Shin Etsu Handotai Co Ltd | Semiconductor wafer and method of manufacturing the same |
| JP2013137295A (en) | 2011-12-02 | 2013-07-11 | Kobe Steel Ltd | Rotational misalignment measuring device of bonded substrate, rotational misalignment measuring method of bonded substrate, and method of manufacturing bonded substrate |
| JP2017503164A (en) | 2013-12-24 | 2017-01-26 | エルジー・シルトロン・インコーポレーテッド | Wafer shape analysis method and apparatus |
| JP2016517631A5 (en) | 2014-03-11 | 2017-04-13 | ||
| JP2016130738A (en) | 2016-02-12 | 2016-07-21 | 株式会社東京精密 | Device and method of measuring shape of wafer |
| WO2018061337A1 (en) | 2016-09-29 | 2018-04-05 | 株式会社Sumco | Silicon wafer evaluation method, silicon wafer manufacturing process evaluation method, silicon wafer manufacturing method, and silicon wafer |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112020764A (en) | 2020-12-01 |
| JPWO2019198458A1 (en) | 2021-05-13 |
| KR102518971B1 (en) | 2023-04-05 |
| DE112019001948T5 (en) | 2021-01-21 |
| TWI695156B (en) | 2020-06-01 |
| CN112020764B (en) | 2024-02-20 |
| TW202004125A (en) | 2020-01-16 |
| WO2019198458A1 (en) | 2019-10-17 |
| KR20200140893A (en) | 2020-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3904825B1 (en) | Semiconductor wafer evaluation method and semiconductor wafer production method | |
| US11948819B2 (en) | Method of evaluating silicon wafer, method of evaluating silicon wafer manufacturing process, method of manufacturing silicon wafer, and silicon wafer | |
| JP7040608B2 (en) | Semiconductor wafer evaluation method and semiconductor wafer manufacturing method | |
| CN110223929A (en) | The method for determining wafer defect source | |
| JP6841202B2 (en) | Semiconductor wafer evaluation method and semiconductor wafer manufacturing method | |
| KR102436876B1 (en) | Evaluation method of semiconductor wafer and manufacturing method of semiconductor wafer | |
| CN110333251A (en) | A kind of calculation method and device of edge damage depth | |
| JP7327575B1 (en) | Evaluation Method of Polishing Margin During Mirror-Face Chamfering of Semiconductor Wafers | |
| CN117280083A (en) | Method for evaluating silicon single crystal ingot, method for evaluating silicon epitaxial wafer, method for producing silicon epitaxial wafer, and method for evaluating silicon mirror wafer | |
| JP6390577B2 (en) | Evaluation method of silicon single crystal substrate | |
| JP2022012543A (en) | Evaluation method of semiconductor wafer and manufacturing method of semiconductor wafer | |
| Huo et al. | A Method for Grinding Mode Identification in Grinding of Silicon Wafers |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201020 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20201020 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211214 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220128 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220208 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220221 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7040608 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |