JP7034984B2 - 演算装置 - Google Patents
演算装置 Download PDFInfo
- Publication number
- JP7034984B2 JP7034984B2 JP2019101692A JP2019101692A JP7034984B2 JP 7034984 B2 JP7034984 B2 JP 7034984B2 JP 2019101692 A JP2019101692 A JP 2019101692A JP 2019101692 A JP2019101692 A JP 2019101692A JP 7034984 B2 JP7034984 B2 JP 7034984B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- memristor
- input
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
- G06F7/5443—Sum of products
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/52—Multiplying; Dividing
- G06F7/523—Multiplying only
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/16—Matrix or vector computation, e.g. matrix-matrix or matrix-vector multiplication, matrix factorization
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
- G06F7/556—Logarithmic or exponential functions
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/54—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using elements simulating biological cells, e.g. neuron
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/38—Indexing scheme relating to groups G06F7/38 - G06F7/575
- G06F2207/48—Indexing scheme relating to groups G06F7/48 - G06F7/575
- G06F2207/4802—Special implementations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/38—Indexing scheme relating to groups G06F7/38 - G06F7/575
- G06F2207/48—Indexing scheme relating to groups G06F7/48 - G06F7/575
- G06F2207/4802—Special implementations
- G06F2207/4818—Threshold devices
- G06F2207/4824—Neural networks
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/38—Indexing scheme relating to groups G06F7/38 - G06F7/575
- G06F2207/48—Indexing scheme relating to groups G06F7/48 - G06F7/575
- G06F2207/4802—Special implementations
- G06F2207/4828—Negative resistance devices, e.g. tunnel diodes, gunn effect devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/10—Resistive cells; Technology aspects
- G11C2213/15—Current-voltage curve
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/50—Resistive cell structure aspects
- G11C2213/54—Structure including a tunneling barrier layer, the memory effect implying the modification of tunnel barrier conductivity
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Analysis (AREA)
- Pure & Applied Mathematics (AREA)
- Computational Mathematics (AREA)
- Mathematical Optimization (AREA)
- General Engineering & Computer Science (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Data Mining & Analysis (AREA)
- Algebra (AREA)
- Databases & Information Systems (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- Neurology (AREA)
- Molecular Biology (AREA)
- General Health & Medical Sciences (AREA)
- Biomedical Technology (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Complex Calculations (AREA)
- Amplifiers (AREA)
Description
図1は、メモリスタ20を示す図である。メモリスタ20は、電圧-電流特性(I-Vカーブ)を変更可能であり、電圧-電流特性を保持(記憶)することが可能な可変抵抗素子である。
I=A(V+BV3)…(1)
I=aebV…(2)
a=IREAD×s+c…(3)
つぎに、第1実施形態について説明する。
Vy=g(Iw)=RyIw…(14)
Vy=RyakVx…(17)
a=w×s×IREAD_1…(21)
Vy=wVx…(27)
Id=Vx/Rx…(32)
Vw=-HVd…(33)
Vy=RyIw…(35)
a=s×w×IREAD_1…(41)
Vy=wVx…(47)
つぎに、第2実施形態について説明する。第2実施形態に係る積和演算装置60は、第1実施形態に係る演算装置10と同一の構成要素を含む。積和演算装置60の説明については、第1実施形態の演算装置10と同一の構成要素については、同一の符号を付けて、共通点については詳細な説明を省略する。
Vy=Ry×k×(a1×Vx1+a2×Vx2+…+an×Vxn)…(61)
Vy=w1×Vx1+w2×Vx2+…+wn×Vxn…(62)
つぎに、第3実施形態について説明する。第3実施形態に係る行列演算装置70は、第1実施形態に係る演算装置10および第2実施形態に係る積和演算装置60と同一の構成要素を含む。行列演算装置70の説明については、第1実施形態の演算装置10および第2実施形態に係る積和演算装置60と同一の構成要素については、同一の符号を付けて、共通点については詳細な説明を省略する。
図20は、変形例に係る対数変換回路24を示す図である。第1実施形態、第2実施形態および第3実施形態において、対数変換回路24は、D-A(デジタル-アナログ)コンバータにより実現されてもよい。この場合、対数変換回路24は、デジタル演算により自然対数演算を実行した後、デジタル-アナログ変換を実行する。従って、変形例に係る対数変換回路24は、デジタル値で表された入力値(Vx)を受け取り、アナログ電圧の中間電圧(Vw)を出力する。
20 メモリスタ
22 設定部
24 対数変換回路
26 電流電圧変換回路
32 第1演算増幅器
34 入力抵抗
36 ダイオード
38 第1反転増幅回路
40 電圧入力端子
42 第2演算増幅器
44 帰還抵抗
46 第2反転増幅回路
50 電圧出力端子
60 積和演算装置
70 行列演算装置
72 列ライン
74 行ライン
Claims (14)
- 重み値と入力値とを乗算した乗算値を出力する演算装置であって、
電圧-電流特性を変更可能な素子であり、前記重み値に応じた電圧-電流特性に予め設定されるメモリスタと、
自然対数関数に予め設定された係数を乗じた対数変換関数に従って前記入力値に応じた入力電圧を対数変換した中間電圧を、前記メモリスタに印加する対数変換回路と、
予め設定された線形関数に従って前記メモリスタに流れる電流を電流電圧変換した出力電圧を、前記乗算値として出力する電流電圧変換回路と、
を備える演算装置。 - 複数の重み値と複数の入力値とを積和演算した積和演算値を出力する演算装置であって、
前記複数の重み値に対応して設けられた複数のメモリスタと、
前記複数の入力値に対応して設けられた複数の対数変換回路と、
電流電圧変換回路と、
を備え、
前記複数のメモリスタのそれぞれは、電圧-電流特性を変更可能な素子であり、前記複数の重み値のうちの対応する重み値に応じた電圧-電流特性に予め設定され、
前記複数の対数変換回路のそれぞれは、自然対数関数に予め設定された係数を乗じた対数変換関数に従って、前記複数の入力値のうち対応する入力値に応じた入力電圧を対数変換した中間電圧を、前記複数のメモリスタのうちの対応する1つのメモリスタに印加し、
前記電流電圧変換回路は、予め設定された線形関数に従って、前記複数のメモリスタに流れる電流を加算した合計電流を電流電圧変換した出力電圧を、前記積和演算値として出力する
演算装置。 - m行(mは1以上の整数)×n列(nは1以上の整数)に行列配置されたm×n個の重み値と、n個の入力値とを行列演算することにより、m個の出力値を出力する演算装置であって、
n列に対応して配置されたn本の列ラインと、
m行に対応して配置されたm本の行ラインと、
m行×n列に対応して配置されたm×n個のメモリスタと、
n列に対応して配置されたn個の対数変換回路と、
m行に対応して配置されたm個の電流電圧変換回路と、
を備え、
前記m×n個のメモリスタのそれぞれは、
電圧-電流特性を変更可能な素子であり、前記m×n個の重み値のうちの対応する行列位置の重み値に応じた電圧-電流特性に予め設定され、
入力端子が、前記n本の列ラインのうち対応する列の列ラインに接続され、出力端子が、前記m本の行ラインのうち対応する行の行ラインに接続され、
前記n個の対数変換回路のそれぞれは、自然対数関数に予め設定された係数を乗じた対数変換関数に従って、前記n個の入力値のうち対応する入力値に応じた入力電圧を対数変換した中間電圧を、前記n本の列ラインのうちの対応する列ラインに接続されたm個のメモリスタに印加し、
前記m個の電流電圧変換回路のそれぞれは、予め設定された線形関数に従って、前記m本の行ラインのうちの対応する行ラインに接続されたn個のメモリスタに流れる合計電流を電流電圧変換した出力電圧を、前記m個の出力値のうちの対応する出力値として出力する
演算装置。 - 前記m×n個のメモリスタのそれぞれは、前記入力端子から前記出力端子へ向かう順方向へ電流を流し、逆方向に電流を流さない自己整流性を有する
請求項3に記載の演算装置。 - 前記係数は、前記メモリスタの読出電圧範囲のうちの高電圧側の一部の領域であるフィッティング領域の電圧-電流特性に対してフィッティングされた自然指数関数に含まれる、電圧を表す変数に乗じられる素子パラメータの逆数である
請求項1から4の何れか1項に記載の演算装置。 - 前記フィッティング領域は、前記読出電圧範囲のうちの、電圧-電流特性の変化に関わらず、フィッティングされた前記自然指数関数に含まれる前記素子パラメータが一定となる領域である
請求項5に記載の演算装置。 - 前記メモリスタは、電荷または正孔をトンネル効果により通過させるトンネリング素子である
請求項5または6に記載の演算装置。 - 前記メモリスタは、強誘電体を含む材料をトンネル絶縁膜として有する強誘電体トンネル接合素子である
請求項7に記載の演算装置。 - 前記メモリスタは、閾値電圧以上の電圧が印加された場合に、電圧-電流特性を変更し、前記閾値電圧より低い電圧が印加された場合に、電圧-電流特性を変更せず、
前記読出電圧範囲は、前記閾値電圧より低い電圧の範囲である
請求項5から8の何れか1項に記載の演算装置。 - 前記メモリスタは、所定値に応じた電圧が印加された場合に前記重み値と前記所定値とを乗じた値に対応する電流を流す電圧-電流特性に予め設定されている
請求項5から9の何れか1項に記載の演算装置。 - 前記入力電圧をVxとし、前記中間電圧をVwとし、前記係数を(1/b)とし、kを定数とした場合、前記対数変換関数は、Vw=(1/b)×ln(k×Vx)により表され、
前記メモリスタを通過する電流をIとし、前記メモリスタを横断する電圧をVと表し、オイラー数をeとした場合、前記自然指数関数は、I=a×e(b×V)により表され、
前記フィッティング領域の電圧-電流特性に対して前記自然指数関数をフィッティングすることにより、前記自然指数関数における、電圧-電流特性の傾きを表すコンダクタンスパラメータであるa、および、前記素子パラメータであるbが抽出される
請求項5から10の何れか1項に記載の演算装置。 - 演算に先だって前記重み値を受け取り、前記重み値と前記コンダクタンスパラメータとの対応関係を表す対応情報に基づき、前記重み値に対応する前記コンダクタンスパラメータを特定し、特定した前記コンダクタンスパラメータに対応した電圧-電流特性となるように前記メモリスタの状態を変更する設定部をさらに備える
請求項11に記載の演算装置。 - 前記対数変換回路は、
非反転入力端子が基準電位に接続される第1演算増幅器と、
前記入力電圧が印加される入力端子と前記第1演算増幅器の反転入力端子との間に接続される入力抵抗と、
アノードが前記第1演算増幅器の反転入力端子に接続され、カソードが前記第1演算増幅器の出力端子に接続されるダイオードと、
前記第1演算増幅器から出力された電圧を線形に反転増幅した電圧を、前記メモリスタの入力端子に前記中間電圧として印加する第1反転増幅回路と、
を有する
請求項1から12の何れか1項に記載の演算装置。 - 前記電流電圧変換回路は、
非反転入力端子が基準電位に接続され、反転入力端子が前記メモリスタの出力端子に接続される第2演算増幅器と、
前記第2演算増幅器の反転入力端子と、前記第2演算増幅器の出力端子との間に接続される帰還抵抗と、
前記第2演算増幅器から出力された電圧を線形に反転増幅した電圧を前記出力電圧として出力する第2反転増幅回路と、
請求項13に記載の演算装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019101692A JP7034984B2 (ja) | 2019-05-30 | 2019-05-30 | 演算装置 |
US16/801,252 US11150873B2 (en) | 2019-05-30 | 2020-02-26 | Arithmetic apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019101692A JP7034984B2 (ja) | 2019-05-30 | 2019-05-30 | 演算装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020197761A JP2020197761A (ja) | 2020-12-10 |
JP7034984B2 true JP7034984B2 (ja) | 2022-03-14 |
Family
ID=73551510
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019101692A Active JP7034984B2 (ja) | 2019-05-30 | 2019-05-30 | 演算装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11150873B2 (ja) |
JP (1) | JP7034984B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7132196B2 (ja) | 2019-09-17 | 2022-09-06 | 株式会社東芝 | 処理装置および推論システム |
JP2021111142A (ja) | 2020-01-10 | 2021-08-02 | 株式会社東芝 | 演算装置 |
JP7358312B2 (ja) | 2020-08-25 | 2023-10-10 | 株式会社東芝 | 記憶装置およびニューラルネットワーク装置 |
JP2022129104A (ja) | 2021-02-24 | 2022-09-05 | 株式会社東芝 | 不揮発性メモリデバイス |
CN112951995B (zh) * | 2021-04-09 | 2023-04-07 | 华中科技大学 | 一种自整流忆阻器电路的存算一体化操作方法及应用 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015141626A1 (ja) | 2014-03-17 | 2015-09-24 | 株式会社 東芝 | 半導体装置、半導体装置の製造方法、および、強誘電体膜 |
US20180095722A1 (en) | 2016-09-30 | 2018-04-05 | Hewlett Packard Enterprise Development Lp | Multiply-Accumulate Circuits |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6556768B2 (ja) | 2017-01-25 | 2019-08-07 | 株式会社東芝 | 積和演算器、ネットワークユニットおよびネットワーク装置 |
JP6724869B2 (ja) * | 2017-06-19 | 2020-07-15 | 株式会社デンソー | 多層ニューラルネットワークのニューロンの出力レベル調整方法 |
JP6773621B2 (ja) | 2017-09-15 | 2020-10-21 | 株式会社東芝 | 演算装置 |
JP6970058B2 (ja) | 2018-07-19 | 2021-11-24 | 株式会社東芝 | 演算装置 |
JP2020155183A (ja) * | 2019-03-20 | 2020-09-24 | キオクシア株式会社 | 記憶装置 |
US11829729B2 (en) * | 2019-09-05 | 2023-11-28 | Micron Technology, Inc. | Spatiotemporal fused-multiply-add, and related systems, methods and devices |
-
2019
- 2019-05-30 JP JP2019101692A patent/JP7034984B2/ja active Active
-
2020
- 2020-02-26 US US16/801,252 patent/US11150873B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015141626A1 (ja) | 2014-03-17 | 2015-09-24 | 株式会社 東芝 | 半導体装置、半導体装置の製造方法、および、強誘電体膜 |
US20180095722A1 (en) | 2016-09-30 | 2018-04-05 | Hewlett Packard Enterprise Development Lp | Multiply-Accumulate Circuits |
Also Published As
Publication number | Publication date |
---|---|
US11150873B2 (en) | 2021-10-19 |
US20200379733A1 (en) | 2020-12-03 |
JP2020197761A (ja) | 2020-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7034984B2 (ja) | 演算装置 | |
CN107533668B (zh) | 用于计算神经网络的节点值的硬件加速器和方法 | |
CN108780492B (zh) | 模拟协处理器 | |
US9910827B2 (en) | Vector-matrix multiplications involving negative values | |
JP5160304B2 (ja) | 抵抗変化型可変抵抗素子を備えた積演算装置、及び積和演算装置、これらの装置を各ニューロン素子に備えるニューラルネットワーク、並びに積演算方法 | |
US20230113231A1 (en) | Methods and systems of operating a neural circuit in a non-volatile memory based neural-array | |
CN111801693A (zh) | 神经网络装置、信号生成方法及程序 | |
US10042819B2 (en) | Convolution accelerators | |
US20200042287A1 (en) | Adjustable Precision for Multi-Stage Compute Processes | |
CN111460365B (zh) | 一种基于忆阻线性神经网络的方程组求解器及其操作方法 | |
JP2019046072A (ja) | ニューロモルフィック素子を含むアレイの制御装置、離散化ステップサイズの演算方法およびプログラム | |
CN107251090A (zh) | 尖峰域卷积电路 | |
CN111125616B (zh) | 一种二维离散傅里叶变换运算电路及运算方法 | |
CN114282478B (zh) | 一种修正可变电阻器件阵列点乘误差的方法 | |
CN112215344A (zh) | 神经网络电路的校正方法以及设计方法 | |
US11461640B2 (en) | Mitigation of conductance drift in neural network resistive processing units | |
US20210033648A1 (en) | Current sensor | |
GB2601415A (en) | Method for designing an initialization function for programming a memory element | |
CN116384246A (zh) | 用于矩阵运算的存算一体装置及其操作方法 | |
TW202236170A (zh) | 用於人工神經網路中之類比神經記憶體之精確資料調校方法及裝置 | |
Halawani et al. | A re-configurable memristor array structure for in-memory computing applications | |
KR102547775B1 (ko) | 아날로그 대 확률 신호 변환기의 정규화 방법 | |
US20220138579A1 (en) | Weight repetition on rpu crossbar arrays | |
CN116563616B (zh) | 一种基于神经网络的图像识别方法、计算机设备及介质 | |
Martinez-Nieto et al. | A CMOS mixed mode non-linear processing unit for adaptive sensor conditioning in portable smart systems |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210311 |
|
TRDD | Decision of grant or rejection written | ||
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220128 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220201 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220302 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7034984 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |