JP7012527B2 - Feedback circuit - Google Patents
Feedback circuit Download PDFInfo
- Publication number
- JP7012527B2 JP7012527B2 JP2017244827A JP2017244827A JP7012527B2 JP 7012527 B2 JP7012527 B2 JP 7012527B2 JP 2017244827 A JP2017244827 A JP 2017244827A JP 2017244827 A JP2017244827 A JP 2017244827A JP 7012527 B2 JP7012527 B2 JP 7012527B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- feedback
- voltage
- input
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
本願明細書に開示される技術は、トランスを有するフィードバック回路に関するものである。 The technique disclosed herein relates to a feedback circuit having a transformer.
従来から、絶縁電源（すなわち、トランス）を用いる回路において、出力電圧Ｖｏｕｔの変動に応じたフィードバック信号を、受光素子と発光素子とを組み合わせたフォトカプラなどを用いて制御用ＩＣへ絶縁伝送し、出力電圧Ｖｏｕｔの安定化を図るフィードバック制御が用いられている。 Conventionally, in a circuit using an isolated power supply (that is, a transformer), a feedback signal corresponding to a fluctuation of an output voltage V out is isolated and transmitted to a control IC by using a photocoupler or the like that combines a light receiving element and a light emitting element. , Feedback control is used to stabilize the output voltage V out .
しかしながら、出力電圧Ｖｏｕｔの変動に対し生成されるフィードバック信号が歪む、すなわち、クローズドループゲインの線形性（すなわち、リニアリティ）が保てなくなる場合があった。それを防ぐためには、出力側回路における出力部のコンデンサ容量を大きくしなければならないという設計上の制約などがあった。 However, there are cases where the feedback signal generated due to fluctuations in the output voltage V out is distorted, that is, the linearity of the closed loop gain (that is, linearity) cannot be maintained. In order to prevent this, there was a design restriction that the capacitor capacity of the output section in the output side circuit had to be increased.
本願明細書に開示される技術は、以上に記載されたような問題を解決するためになされたものであり、出力電圧の変動に応じて適切にフィードバック制御を行うための技術を提供することを目的とするものである。 The technique disclosed in the present specification has been made to solve the above-mentioned problems, and it is intended to provide a technique for appropriately performing feedback control in response to fluctuations in the output voltage. It is the purpose.
本願明細書に開示される技術の第１の態様は、トランスを備えるフィードバック回路であり、前記トランスの入力側に接続される入力側回路と、前記トランスの出力側に接続される出力側回路とを備え、前記出力側回路は、前記入力側回路からの入力に基づいて第１の電圧を出力し、前記入力側回路は、前記トランスを介して前記出力側回路へ入力を行う入力部を備え、前記フィードバック回路は、前記第１の電圧に応じて生成されるフィードバック信号を、前記第１の電圧の変動に対する線形性を保つように補正する補正部をさらに備え、前記入力側回路は、前記入力部の動作を、前記補正部によって補正されたフィードバック信号に基づいて制御する制御部をさらに備え、前記補正部は、前記出力側回路と電気的に接続され、前記フィードバック回路は、前記補正部によって補正された前記フィードバック信号を、前記出力側回路から前記入力側回路へ絶縁伝送する一対の伝送部をさらに備える。 A first aspect of the technique disclosed herein is a feedback circuit comprising a transformer, the input side circuit connected to the input side of the transformer and the output side circuit connected to the output side of the transformer. The output-side circuit includes an input unit that outputs a first voltage based on an input from the input-side circuit, and the input-side circuit inputs an input to the output-side circuit via the transformer. The feedback circuit further includes a correction unit that corrects the feedback signal generated in response to the first voltage so as to maintain linearity with respect to the fluctuation of the first voltage. A control unit that controls the operation of the input unit based on the feedback signal corrected by the correction unit is further provided , the correction unit is electrically connected to the output side circuit, and the feedback circuit is the correction unit. The feedback signal corrected by the unit is further provided with a pair of transmission units for insulatingly transmitting the feedback signal from the output side circuit to the input side circuit.
本願明細書に開示される技術の第１の態様によれば、制御部に入力されるフィードバック信号の、第１の電圧の変動に対する線形性が保たれるため、制御部が、入力されるフィードバック信号に基づいて入力部を制御することによって、出力側回路の第１の電圧を適切に制御することができる。 According to the first aspect of the technique disclosed in the present specification, the control unit is input because the linearity of the feedback signal input to the control unit with respect to the fluctuation of the first voltage is maintained. By controlling the input unit based on the feedback signal, the first voltage of the output side circuit can be appropriately controlled.
本願明細書に開示される技術に関する目的と、特徴と、局面と、利点とは、以下に示される詳細な説明と添付図面とによって、さらに明白となる。 The objectives, features, aspects and advantages of the technology disclosed herein will be further clarified by the detailed description and accompanying drawings set forth below.
以下、添付される図面を参照しながら実施の形態について説明する。 Hereinafter, embodiments will be described with reference to the attached drawings.
なお、図面は概略的に示されるものであり、説明の便宜のため、適宜、構成の省略、または、構成の簡略化がなされるものである。また、異なる図面にそれぞれ示される構成などの大きさおよび位置の相互関係は、必ずしも正確に記載されるものではなく、適宜変更され得るものである。 It should be noted that the drawings are shown schematically, and for convenience of explanation, the configuration is omitted or the configuration is simplified as appropriate. Further, the interrelationship between the sizes and positions of the configurations and the like shown in different drawings is not always accurately described and can be changed as appropriate.
また、以下に示される説明では、同様の構成要素には同じ符号を付して図示し、それらの名称と機能とについても同様のものとする。したがって、それらについての詳細な説明を、重複を避けるために省略する場合がある。 Further, in the description shown below, similar components are illustrated with the same reference numerals, and their names and functions are the same. Therefore, detailed description of them may be omitted to avoid duplication.
また、以下に記載される説明において、「上」、「下」、「左」、「右」、「側」、「底」、「表」または「裏」などの特定の位置と方向とを意味する用語が用いられる場合があっても、これらの用語は、実施の形態の内容を理解することを容易にするために便宜上用いられるものであり、実際に実施される際の方向とは関係しないものである。 Also, in the description described below, a specific position and direction such as "top", "bottom", "left", "right", "side", "bottom", "front" or "back". Even if terms that mean are used, these terms are used for convenience to facilitate understanding of the content of the embodiments and have nothing to do with the direction in which they are actually implemented. It doesn't.
また、以下に記載される説明において、「第１の」、または、「第２の」などの序数が用いられる場合があっても、これらの用語は、実施の形態の内容を理解することを容易にするために便宜上用いられるものであり、これらの序数によって生じ得る順序などに限定されるものではない。 Also, even if ordinal numbers such as "first" or "second" may be used in the description described below, these terms should be used to understand the content of the embodiment. It is used for convenience for the sake of facilitation, and is not limited to the order that can occur due to these ordinal numbers.
＜第１の実施の形態＞
以下、本実施の形態に関するフィードバック回路について説明する。
<First Embodiment>
Hereinafter, the feedback circuit related to this embodiment will be described.
＜フィードバック回路の構成について＞
図１は、本実施の形態に関する、絶縁電源のフィードバック回路を例示する図である。
<About the configuration of the feedback circuit>
FIG. 1 is a diagram illustrating an isolated power supply feedback circuit according to the present embodiment.
入力端子１および入力端子２は、直流入力電圧Ｖｉｎを供給する入力電源（ここでは、図示しない）を接続する端子である。入力端子１と入力端子２との間には、一次側の回路と二次側の回路とを絶縁するトランス３の一次巻線３Ａと、ＭＯＳ型ＦＥＴからなるスイッチング素子４との直列回路が接続される。
The input terminal 1 and the
さらに、一次巻線３Ａの両端には、ダイオード１００と、コンデンサ１０１および抵抗１０２の並列回路との直列回路が接続される。また、一次巻線３Ａの両端には、出力コンデンサ１０３と抵抗１０４との直列回路が接続される。
Further, a series circuit of the
また、トランス３のバイアス巻線３Ｃには、ダイオード１９および出力コンデンサ２３などで構成される整流平滑回路が接続される。
Further, a rectifying smoothing circuit composed of a
トランス３のバイアス巻線３Ｃの一方の端部にはダイオード１９が接続され、ダイオード１９は、さらに制御用ＩＣ９のＶｃｃ端子に接続される。トランス３のバイアス巻線３Ｃの他方の端部には、フォトカプラ１０の受光素子であるフォトトランジスタ１０Ｂが接続され、フォトトランジスタ１０Ｂは、さらに制御用ＩＣ９のＦ／Ｂ端子と接地ラインとの間に接続される。フォトトランジスタ１０Ｂを介して、制御用ＩＣ９にフィードバック信号が供給される。また、バイアス巻線３Ｃの両端には、出力コンデンサ２３が接続される。
A
また、一次巻線３Ａの一方の端部に接続される抵抗１０５は、ダイオード１９とともに制御用ＩＣのＶｃｃ端子に接続される。
Further, the
また、スイッチング素子４は、抵抗１０６および抵抗１０７の直列回路とも接続される。抵抗１０６と抵抗１０７との間の接続点は、制御用ＩＣ９のＣＬＭ端子に接続される。また、制御用ＩＣ９のＣＬＭ端子と制御用ＩＣ９のＧＮＤ端子との間には、コンデンサ１０８が接続される。
The
一方、トランス３の二次巻線３Ｂには、ダイオード５および出力コンデンサ６などで構成される整流平滑回路が接続される。
On the other hand, a rectifying smoothing circuit composed of a
トランス３の二次巻線３Ｂの一方の端部にはダイオード５が接続される。トランス３の二次巻線３Ｂの両端には、出力コンデンサ６と、分圧抵抗１２および分圧抵抗１３の直列回路とが並列に接続される。分圧抵抗１２および分圧抵抗１３は、出力電圧Ｖｏｕｔを分圧する。
A
二次巻線３Ｂの一方の端部と分圧抵抗１２との間の接続点には、抵抗１５が接続され、さらに抵抗１５と直列に、フォトカプラ１０の発光素子であるフォトダイオード１０Ａと抵抗１６との並列回路が接続される。すなわち、抵抗１５と、フォトダイオード１０Ａおよび抵抗１６の並列回路との直列回路が、出力電圧Ｖｏｕｔとシャントレギュレータ１１のＫ端子との間に接続される。
A
なお、抵抗１５および抵抗１６は、シャントレギュレータ１１内部のオペアンプの増幅率を設定するものである。
The
フォトダイオード１０Ａおよび抵抗１６の並列回路と、分圧抵抗１３とは、シャントレギュレータ１１および位相補償回路１４を介して接続される。
The parallel circuit of the
シャントレギュレータ１１のＲＥＦ端子は、分圧抵抗１２と分圧抵抗１３との間の接続点に接続される。また、位相補償回路１４も、分圧抵抗１２と分圧抵抗１３との間の接続点に接続される。
The REF terminal of the
シャントレギュレータ１１は、分圧抵抗１２と分圧抵抗１３との間の接続点から得られる出力電圧Ｖｏｕｔの検出信号を、内部の基準電源と比較して増幅するコンパレータとして機能する。
The
フォトカプラ１０は、シャントレギュレータ１１で得られた出力電圧Ｖｏｕｔの変動に応じた二次側のフィードバック信号を、電気的に絶縁しつつトランス３の一次側に絶縁伝送する。
The
位相補償回路１４は、シャントレギュレータ１１内部のオペアンプの異常発振を防止するための回路である。位相補償回路１４は、抵抗１４Ａとコンデンサ１４Ｂとの直列回路、および、コンデンサ１４Ｃが、シャントレギュレータ１１のＲＥＦ端子とＫ端子との間に並列に接続される。
The
ここで、分圧抵抗１２と、分圧抵抗１３と、シャントレギュレータ１１と、フォトカプラ１０と、制御用ＩＣ９とを備える回路を、フィードバック回路２４とする。フィードバック回路２４は、主なコンバータ回路からの直流電圧Ｖｏｕｔを安定化させる回路である。
Here, the circuit including the
上記の回路において、制御用ＩＣ９がスイッチング素子４のスイッチング動作を制御することによって、トランス３の一次巻線３Ａに直流入力電圧Ｖｉｎが断続的に印加される。具体的には、制御用ＩＣ９は、フォトカプラ１０によって一次側に絶縁伝送されたフィードバック信号に基づいて、Ｖｏｕｔ端子から抵抗１０９を介してスイッチング素子４へ入力されるパルス駆動信号の導通幅を制御する。これによって、トランス３の二次巻線３Ｂとバイアス巻線３Ｃとに電圧が誘起される。
In the above circuit, the
誘起された当該電圧を整流平滑回路で整流平滑することによって、出力端子７と出力端子８との間に所望の直流出力電圧Ｖｏｕｔを得ることができる。
By rectifying and smoothing the induced voltage with a rectifying and smoothing circuit, a desired DC output voltage V out can be obtained between the
そして、スイッチング素子４のスイッチング動作中に、たとえば、出力電圧Ｖｏｕｔが上昇すると、分圧抵抗１２と分圧抵抗１３との間の接続点から得られる検出信号の電圧レベルも上昇し、シャントレギュレータ１１内部の基準電源１１Ｂの電圧との比較結果であるシャントレギュレータ１１のＫ端子電圧が低下する。
Then, for example, when the output voltage V out rises during the switching operation of the
これによって、フォトダイオード１０Ａに流れる二次側のフィードバック信号の電流ＩＫＡ、さらには、フォトダイオード１０Ａの発光量が増加する。それに伴って、フォトトランジスタ１０Ｂを流れる一次側のフィードバック信号の電流も増加する。
As a result, the current IKA of the feedback signal on the secondary side flowing through the
制御用ＩＣ９は出力電圧Ｖｏｕｔを低下させるために、スイッチング素子４へのパルス駆動信号の導通幅を狭める制御を行う。
The
これに対して、出力電圧Ｖｏｕｔが低下した場合は、分圧抵抗１２と分圧抵抗１３との間の接続点から得られる検出信号の電圧レベルが低下し、シャントレギュレータ１１内部の基準電源１１Ｂの電圧との比較結果であるシャントレギュレータ１１のＫ端子電圧が上昇する。
On the other hand, when the output voltage V out decreases, the voltage level of the detection signal obtained from the connection point between the
これによって、フォトダイオード１０Ａに流れる二次側のフィードバック信号の電流ＩＫＡ、さらには、フォトダイオード１０Ａの発光量が減少する。それに伴って、フォトトランジスタ１０Ｂを流れる一次側のフィードバック信号の電流も減少する。
As a result, the current IKA of the feedback signal on the secondary side flowing through the
制御用ＩＣ９は出力電圧Ｖｏｕｔを上昇させるために、スイッチング素子４へのパルス駆動信号の導通幅を広げる制御を行う。
The
図２は、シャントレギュレータの具体的な構成を例示する図である。図２に例示されるように、シャントレギュレータ１１は、オペアンプ１１Ａと、オペアンプ１１Ａに入力される基準電源１１Ｂと、オペアンプ１１Ａに並列に接続されるトランジスタ１１Ｃおよびダイオード１１Ｄとを備える。
FIG. 2 is a diagram illustrating a specific configuration of a shunt regulator. As illustrated in FIG. 2, the
また、図３は、シャントレギュレータにおける入力電圧とフィードバック信号との関係を例示する図である。図３に例示されるように、シャントレギュレータ１１において、出力電圧Ｖｏｕｔの変動に応じた二次側の電圧信号を、フォトカプラ１０さらにはシャントレギュレータ１１内部のトランジスタ１１Ｃを流れる電流ＩＫＡに変換する際に、シャントレギュレータ１１の入力電圧（すなわち、ＲＥＦ電圧）と出力電流（すなわち、Ｋ－Ａ間に流れるフィードバック信号である電流ＩＫＡ）との間の関係は、非線形的な特性（理想的には、指数関数的特性）となる。
Further, FIG. 3 is a diagram illustrating the relationship between the input voltage and the feedback signal in the shunt regulator. As illustrated in FIG. 3, in the
その結果、出力電圧Ｖｏｕｔが低下した場合に比べ、出力電圧Ｖｏｕｔが上昇した場合のフィードバック信号の感度が鈍くなる。したがって、フィードバック回路２４のクローズドループゲインのリニアリティが保てなくなる。
As a result, the sensitivity of the feedback signal when the output voltage V out rises becomes dull as compared with the case where the output voltage V out drops. Therefore, the linearity of the closed loop gain of the
上記の場合、たとえば、６Ｖ／４Ａ出力の絶縁電源で出力電圧を安定化させるためには、出力コンデンサ６として数１００ｕＦ以上、かつ、数１０００ｕＦ以下の静電容量を有するアルミ液体電解コンデンサを使用しなければならない、というような制約が生じる。このような制約は、出力コンデンサ６がプリント基板上において占める実装面積を大きくしてしまう。
In the above case, for example, in order to stabilize the output voltage with an isolated power supply having a 6V / 4A output, an aluminum liquid electrolytic capacitor having a capacitance of several hundred uF or more and several thousand uF or less is used as the
図４は、本実施の形態に関する、絶縁電源のフィードバック回路を例示する図である。図４に例示される構成では、図１に例示された構成に対し、さらに、信号歪み補正回路２２が接続されている。
FIG. 4 is a diagram illustrating an isolated power supply feedback circuit according to the present embodiment. In the configuration exemplified in FIG. 4, the signal
信号歪み補正回路２２は、分圧抵抗１２と分圧抵抗１３との間の接続点に接続される。シャントレギュレータ１１のＲＥＦ端子および位相補償回路１４は、信号歪み補正回路２２に接続される。信号歪み補正回路２２は、二次巻線３Ｂと電気的に接続される。信号歪み補正回路２２には、二次巻線３Ｂの出力電圧に基づくフィードバック信号が入力される。
The signal
信号歪み補正回路２２は、シャントレギュレータ１１で生じる入力電圧と出力電流との間の非線形的な変換を補正する回路である。
The signal
図５は、図４に例示された絶縁電源のフィードバック回路の一部を例示する図である。図５に例示されるように、信号歪み補正回路２２は、出力電圧Ｖｏｕｔを分圧抵抗１２と分圧抵抗１３とで分圧した後段に接続される。
FIG. 5 is a diagram illustrating a part of the feedback circuit of the isolated power supply exemplified in FIG. As illustrated in FIG. 5, the signal
図５における信号歪み補正回路２２は、オペアンプ２２Ａとトランジスタ２２Ｂと抵抗２２Ｃとで構成される対数変換回路と、正負反転インバータ２２Ｄとの直列回路である。トランジスタ２２Ｂは、たとえば、ＭＯＳ型ＦＥＴからなるスイッチング素子である。
The signal
対数変換回路は、オペアンプ２２Ａとトランジスタ２２Ｂとが並列に接続される並列回路と、並列回路と直列に接続される抵抗２２Ｃとを備える。
The logarithmic conversion circuit includes a parallel circuit in which the
このように構成された信号歪み補正回路２２を備えることによって、シャントレギュレータ１１で生じる入力電圧と出力電流との間の非線形的な変換（理想的には指数関数的変換）を、たとえば、図３において点線で示されるように補正することができる。
By providing the signal
したがって、フィードバック回路２４のクローズドループゲインのリニアリティを改善することができる。そのため、従来は非線形的な特性によってクローズドループゲインがほとんどなかった領域でのフィードバック制御を行うことができる。よって、より大きなダイナミックレンジで、高速な制御が可能となる。
Therefore, the linearity of the closed loop gain of the
また、出力部（たとえば、出力コンデンサ６）のコンデンサ容量を大きくしなければならないという設計上の制約が緩和される。そのため、たとえば、出力コンデンサ６として、アルミ液体電解コンデンサではなく、導電性高分子アルミ固体電解コンデンサ、または、セラミックコンデンサを採用することができる。したがって、絶縁電源の小型化または長寿命化が実現する。
Further, the design restriction that the capacitor capacity of the output unit (for example, the output capacitor 6) must be increased is relaxed. Therefore, for example, as the
上記の、シャントレギュレータ１１で生じる入力電圧ＶＲＥＦ’と出力電流ＩＫＡとの間の非線形的な変換に対する補正は、たとえば、以下の簡易的な式（１）で示すことができる。
The above-mentioned correction for the non-linear conversion between the input voltage V REF'generated by the
なお、ＩＫＡ０およびＶＴ’は、それぞれ回路構成で決まる定数とする。 Note that IKA0 and VT'are constants determined by the circuit configuration, respectively.
ここで、シャントレギュレータ１１前段の対数変換回路によって、以下の式（２）のように変換することができる。
Here, the logarithmic conversion circuit in the previous stage of the
そうすると、以下の式（３）を導くことができる。 Then, the following equation (3) can be derived.
式（３）によれば、入力電圧ＶＲＥＦ’と出力電流ＩＫＡとの間で線形性が保たれることが分かる。 According to the equation (3), it can be seen that the linearity is maintained between the input voltage V REF'and the output current I KA .
さらに、本実施の形態においては、絶縁電源の回路トポロジーとしてフライバックコンバータが例示されたが、フォワードコンバータなどのその他の絶縁電源に変更した場合であっても、同様にフィードバック回路のクローズドループゲインのリニアリティを改善する効果がある。 Further, in the present embodiment, the flyback converter is exemplified as the circuit topology of the isolated power supply, but even when the circuit topology is changed to another isolated power supply such as a forward converter, the closed loop gain of the feedback circuit is similarly obtained. It has the effect of improving linearity.
＜第２の実施の形態＞
本実施の形態に関するフィードバック回路について説明する。以下の説明においては、以上に記載された実施の形態で説明された構成要素と同様の構成要素については同じ符号を付して図示し、その詳細な説明については適宜省略するものとする。
<Second embodiment>
A feedback circuit related to this embodiment will be described. In the following description, components similar to the components described in the above-described embodiments will be illustrated with the same reference numerals, and detailed description thereof will be omitted as appropriate.
＜フィードバック回路の構成について＞
図６は、本実施の形態に関する、絶縁電源のフィードバック回路を例示する図である。
<About the configuration of the feedback circuit>
FIG. 6 is a diagram illustrating an isolated power supply feedback circuit according to the present embodiment.
入力端子１および入力端子２は、直流入力電圧Ｖｉｎを供給する入力電源（ここでは、図示しない）を接続する端子である。入力端子１と入力端子２との間には、一次側の回路と二次側の回路とを絶縁するトランス３の一次巻線３Ａと、ＭＯＳ型ＦＥＴからなるスイッチング素子４との直列回路が接続される。
The input terminal 1 and the
さらに、一次巻線３Ａの両端には、ダイオード１００と、コンデンサ１０１および抵抗１０２の並列回路との直列回路が接続される。また、一次巻線３Ａの両端には、出力コンデンサ１０３と抵抗１０４との直列回路が接続される。
Further, a series circuit of the
また、トランス３のバイアス巻線３Ｃには、ダイオード１９および出力コンデンサ２５などで構成される整流平滑回路が接続される。
Further, a rectifying smoothing circuit composed of a
トランス３のバイアス巻線３Ｃの一方の端部にはダイオード１９が接続され、ダイオード１９は、さらにダイオード２１を介して制御用ＩＣ９ＡのＶｃｃ端子に接続される。トランス３のバイアス巻線３Ｃの他方の端部は、分圧抵抗１２および分圧抵抗１３の直列回路を介して、制御用ＩＣ９Ａの接地ラインに接続される。また、バイアス巻線３Ｃの両端には、出力コンデンサ２３および出力コンデンサ２５が並列に接続される。
A
分圧抵抗１２と分圧抵抗１３との間の接続点の１つは、直接、制御用ＩＣ９ＡのＤＥＴ端子に接続される。分圧抵抗１２と分圧抵抗１３との間の接続点の他の１つは、位相補償回路１４を介して、制御用ＩＣ９ＡのＦ／Ｂ端子に接続される。
One of the connection points between the
ここで、図７は、制御用ＩＣのＤＥＴ端子およびＦ／Ｂ端子における内部接続構成を例示する図である。図７に例示されるように、当該構成においては、オペアンプ９Ｃに対し、ＤＥＴ端子および基準電源９Ｂがそれぞれが接続されている。
Here, FIG. 7 is a diagram illustrating an internal connection configuration in the DET terminal and the F / B terminal of the control IC. As illustrated in FIG. 7, in this configuration, the DET terminal and the
位相補償回路１４は、制御用ＩＣ９Ａ内部のオペアンプ９Ｃ（図７を参照）の異常発振を防止するための回路である。位相補償回路１４は、抵抗１４Ａとコンデンサ１４Ｂとの直列回路、および、コンデンサ１４Ｃから構成される。位相補償回路１４を介して、制御用ＩＣ９Ａにフィードバック信号が供給される。
The
ここで、分圧抵抗１２と、分圧抵抗１３と、制御用ＩＣ９Ａとを備える回路を、フィードバック回路２４Ａとする。フィードバック回路２４Ａは、主なコンバータ回路からの直流電圧Ｖｏｕｔを安定化させる回路である。
Here, the circuit including the
制御用ＩＣ９ＡのＤＥＴ端子は、分圧抵抗１２と分圧抵抗１３との間の接続点から得られる出力電圧Ｖｏｕｔの検出信号を、制御用ＩＣ９Ａ内部の基準電源９Ｂ（図７を参照）の電圧と比較して増幅するコンパレータとして機能する。
The DET terminal of the
制御用ＩＣ９Ａは、トランス３のバイアス巻線３Ｃのバイアス巻線電圧を整流することによって得られる出力電圧Ｖｏｕｔの変動に応じた一次側のフィードバック信号に基づき、スイッチング素子４へのパルス駆動信号の導通幅を制御する。
The
また、一次巻線３Ａの一方の端部に接続される抵抗１０５は、ダイオード１９およびダイオード２１とともに制御用ＩＣのＶｃｃ端子に接続される。
Further, the
また、スイッチング素子４は、抵抗１０６および抵抗１０７の直列回路とも接続される。抵抗１０６と抵抗１０７との間の接続点は、制御用ＩＣ９ＡのＣＬＭ端子に接続される。また、制御用ＩＣ９ＡのＣＬＭ端子と制御用ＩＣ９ＡのＧＮＤ端子との間には、コンデンサ１０８が接続される。
The switching
一方、トランス３の二次巻線３Ｂには、ダイオード５および出力コンデンサ６などで構成される整流平滑回路が接続される。
On the other hand, a rectifying smoothing circuit composed of a
上記の回路において、制御用ＩＣ９Ａがスイッチング素子４のスイッチング動作を制御することによって、トランス３の一次巻線３Ａに直流入力電圧Ｖｉｎが断続的に印加される。具体的には、制御用ＩＣ９Ａは、フィードバック信号に基づいて、Ｖｏｕｔ端子から抵抗１０９を介してスイッチング素子４へ入力されるパルス駆動信号の導通幅を制御する。これによって、トランス３の二次巻線３Ｂとバイアス巻線３Ｃとに電圧が誘起される。
In the above circuit, the
誘起された当該電圧を整流平滑回路で整流平滑することによって、出力端子７と出力端子８との間に所望の直流出力電圧Ｖｏｕｔを得ることができる。
By rectifying and smoothing the induced voltage with a rectifying and smoothing circuit, a desired DC output voltage V out can be obtained between the
そして、スイッチング素子４のスイッチング動作中に、たとえば、出力電圧Ｖｏｕｔが上昇すると、分圧抵抗１２と分圧抵抗１３との間の接続点から得られる検出信号の電圧レベルも上昇し、制御用ＩＣ９Ａ内部の基準電源９Ｂ（図７を参照）の電圧との比較結果であるオペアンプ９Ｃの誤差信号出力電圧が低下する。
Then, for example, when the output voltage V out rises during the switching operation of the
これによって、制御用ＩＣ９ＡのＦ／Ｂ端子から出力される一次側のフィードバック信号の電流が増加する。
As a result, the current of the feedback signal on the primary side output from the F / B terminal of the
制御用ＩＣ９Ａは出力電圧Ｖｏｕｔを低下させるために、スイッチング素子４へのパルス駆動信号の導通幅を狭める制御を行う。
The
これに対して、出力電圧Ｖｏｕｔが低下した場合は、分圧抵抗１２と分圧抵抗１３との間の接続点から得られる検出信号の電圧レベルが低下し、制御用ＩＣ９Ａ内部の基準電源９Ｂ（図７を参照）の電圧との比較結果であるオペアンプ９Ｃの誤差信号出力電圧が上昇する。
On the other hand, when the output voltage V out decreases, the voltage level of the detection signal obtained from the connection point between the
これによって、制御用ＩＣ９ＡのＦ／Ｂ端子から出力される一次側のフィードバック信号の電流が減少する。
As a result, the current of the feedback signal on the primary side output from the F / B terminal of the
制御用ＩＣ９Ａは出力電圧Ｖｏｕｔを上昇させるために、スイッチング素子４へのパルス駆動信号の導通幅を広げる制御を行う。
The
ここで、図８は、トランスにおける二次巻線の出力電圧とバイアス巻線の出力電圧との関係を例示する図である。図８に例示されるように、トランス３において、二次巻線３Ｂの出力電圧Ｖｏｕｔの変動に応じた二次側のフィードバック信号を、バイアス巻線３Ｃで平滑された一次側のフィードバック信号に変換する際に、二次巻線３Ｂの出力電圧とバイアス巻線３Ｃの出力電圧（すなわち、フィードバック信号）との間の関係は、非線形的な特性（理想的には、指数関数的特性）となる。
Here, FIG. 8 is a diagram illustrating the relationship between the output voltage of the secondary winding and the output voltage of the bias winding in the transformer. As illustrated in FIG. 8, in the
その結果、出力電圧Ｖｏｕｔが上昇した場合に比べ、出力電圧Ｖｏｕｔが低下した場合のフィードバック信号の感度が高くなる。したがって、フィードバック回路２４Ａのクローズドループゲインのリニアリティが保てなくなる。
As a result, the sensitivity of the feedback signal when the output voltage V out decreases is higher than that when the output voltage V out increases. Therefore, the linearity of the closed loop gain of the
上記の場合、たとえば、６Ｖ／４Ａ出力の絶縁電源で出力電圧を安定化させるためには、出力コンデンサ６として数１００ｕＦ以上、かつ、数１０００ｕＦ以下の静電容量を有するアルミ液体電解コンデンサを使用しなければならない、というような制約が生じる。このような制約は、出力コンデンサ６がプリント基板上において占める実装面積を大きくしてしまう。
In the above case, for example, in order to stabilize the output voltage with an isolated power supply having a 6V / 4A output, an aluminum liquid electrolytic capacitor having a capacitance of several hundred uF or more and several thousand uF or less is used as the
図９は、本実施の形態に関する、絶縁電源のフィードバック回路を例示する図である。図９に例示される構成では、図６に例示された構成に対し、さらに、信号歪み補正回路２２が接続されている。
FIG. 9 is a diagram illustrating an isolated power supply feedback circuit according to the present embodiment. In the configuration exemplified in FIG. 9, the signal
信号歪み補正回路２２は、分圧抵抗１２と分圧抵抗１３との間の接続点に接続される。位相補償回路１４および制御用ＩＣ９ＡのＤＥＴ端子は、信号歪み補正回路２２に接続される。信号歪み補正回路２２は、バイアス巻線３Ｃおよび制御用ＩＣ９Ａと電気的に接続される。信号歪み補正回路２２には、バイアス巻線３Ｃの出力電圧に基づくフィードバック信号が入力される。
The signal
信号歪み補正回路２２は、トランス３で生じる二次巻線３Ｂの出力電圧とバイアス巻線３Ｃの出力電圧との間の非線形的な変換を補正する回路である。
The signal
図１０は、図９に例示された絶縁電源のフィードバック回路の一部を例示する図である。図１０に例示されるように、信号歪み補正回路２２は、出力電圧Ｖｏｕｔを分圧抵抗１２と分圧抵抗１３とで分圧した後段に接続される。
FIG. 10 is a diagram illustrating a part of the feedback circuit of the isolated power supply exemplified in FIG. As illustrated in FIG. 10, the signal
図１０における信号歪み補正回路２２は、オペアンプ２２Ａとトランジスタ２２Ｂと抵抗２２Ｃとで構成される対数変換回路と、正負反転インバータ２２Ｄとの直列回路である。
The signal
このように構成された信号歪み補正回路２２を備えることによって、トランス３で生じる二次巻線３Ｂの出力電圧とバイアス巻線３Ｃの出力電圧との間の非線形的な変換（理想的には指数関数的変換）を、たとえば、図８において点線で示されるように補正することができる。
By providing the signal
したがって、フィードバック回路２４Ａのクローズドループゲインのリニアリティを改善することができる。そのため、従来は非線形的な特性によってクローズドループゲインがほとんどなかった領域でのフィードバック制御を行うことができる。よって、より大きなダイナミックレンジで、高速な制御が可能となる。
Therefore, the linearity of the closed loop gain of the
また、出力部（たとえば、出力コンデンサ６）のコンデンサ容量を大きくしなければならないという設計上の制約が緩和される。そのため、たとえば、出力コンデンサ６として、アルミ液体電解コンデンサではなく、導電性高分子アルミ固体電解コンデンサ、または、セラミックコンデンサを採用することができる。したがって、絶縁電源の小型化または長寿命化が実現する。
Further, the design restriction that the capacitor capacity of the output unit (for example, the output capacitor 6) must be increased is relaxed. Therefore, for example, as the
トランス３で生じる、電源出力電圧Ｖｏｕｔと、分圧抵抗１２と分圧抵抗１３とで分圧された後の電圧ＶＲＥＦ’との間の非線形的な変換の補正は、たとえば、以下の簡易的な式（４）で示すことができる。
The correction of the non-linear conversion between the power supply output voltage V out and the voltage V REF'after being divided by the
なお、ＶＲＥＦ’０およびＶＴ’は、それぞれ回路構成で決まる定数とする。 Note that V REF ' 0 and VT ' are constants determined by the circuit configuration, respectively.
ここで、「分圧抵抗１２および分圧抵抗１３」の後段の対数変換回路によって、以下の式（５）のように自然対数変換することができる。
Here, the natural logarithm conversion can be performed as shown in the following equation (5) by the logarithmic conversion circuit in the subsequent stage of the "
式（５）によれば、「Ｖｏｕｔに比例した線形的なフィードバック信号」を制御用ＩＣ９のＦ／Ｂ端子に供給することができる。
According to the equation (5), a “linear feedback signal proportional to V out ” can be supplied to the F / B terminal of the
さらに、本実施の形態においては、絶縁電源の回路トポロジーとしてフライバックコンバータが例示されたが、フォワードコンバータなどのその他の絶縁電源に変更した場合であっても、同様にフィードバック回路のクローズドループゲインのリニアリティを改善する効果がある。 Further, in the present embodiment, the flyback converter is exemplified as the circuit topology of the isolated power supply, but even when the circuit topology is changed to another isolated power supply such as a forward converter, the closed loop gain of the feedback circuit is similarly obtained. It has the effect of improving linearity.
＜以上に記載された実施の形態によって生じる効果について＞
次に、以上に記載された実施の形態によって生じる効果を例示する。なお、以下の説明においては、以上に記載された実施の形態に例示された具体的な構成に基づいて当該効果が記載されるが、同様の効果が生じる範囲で、本願明細書に例示される他の具体的な構成と置き換えられてもよい。
<Effects caused by the above-described embodiments>
Next, the effects produced by the above-described embodiments will be illustrated. In the following description, the effect is described based on the specific configuration exemplified in the above-described embodiment, but the effect is exemplified in the present specification to the extent that the same effect occurs. It may be replaced with other concrete configurations.
また、当該置き換えは、複数の実施の形態に跨ってなされてもよい。すなわち、異なる実施の形態において例示されたそれぞれの構成が組み合わされて、同様の効果が生じる場合であってもよい。 Further, the replacement may be made across a plurality of embodiments. That is, it may be the case that the respective configurations exemplified in different embodiments are combined to produce the same effect.
以上に記載された実施の形態によれば、フィードバック回路は、一次側の回路と二次側の回路とを絶縁するトランス３と、トランス３の入力側に接続される入力側回路と、トランス３の出力側に接続される出力側回路と、補正部とを備える。ここで、補正部は、たとえば、信号歪み補正回路２２に対応するものである。出力側回路は、入力側回路からの入力に基づいて第１の電圧を出力する。ここで、第１の電圧は、たとえば、出力電圧Ｖｏｕｔに対応するものである。入力側回路は、入力部と、制御部とを備える。ここで、入力部は、たとえば、スイッチング素子４に対応するものである。また、制御部は、たとえば、制御用ＩＣ９に対応するものである。スイッチング素子４のスイッチング動作によって、トランス３を介して出力側回路へ入力がなされる。制御用ＩＣ９は、スイッチング素子４の動作を、出力電圧Ｖｏｕｔに応じて生成されるフィードバック信号に基づいて制御する。信号歪み補正回路２２は、制御用ＩＣ９に入力されるフィードバック信号が、出力電圧Ｖｏｕｔの変動に対する線形性を保つように、フィードバック信号を補正する。
According to the embodiment described above, the feedback circuit includes a
このような構成によれば、制御用ＩＣ９に入力されるフィードバック信号の、出力電圧Ｖｏｕｔの変動に対する線形性が保たれるため、制御用ＩＣ９が、入力されるフィードバック信号に基づいてスイッチング素子４を制御することによって、出力側回路の出力電圧Ｖｏｕｔを適切に制御することができる。
According to such a configuration, the linearity of the feedback signal input to the
また、クローズドループゲインのリニアリティをほぼ一定に保つことができるため、従来は非線形的な特性によってクローズドループゲインがほとんどなかった領域でのフィードバック制御を行うことによって、入力電圧または出力電流が広範囲に変化する場合であっても、より大きなダイナミックレンジで、拘束な制御が可能となる。 In addition, since the linearity of the closed loop gain can be kept almost constant, the input voltage or output current changes over a wide range by performing feedback control in the region where there was almost no closed loop gain due to the non-linear characteristics in the past. Even if this is the case, constrained control is possible with a larger dynamic range.
なお、これらの構成以外の本願明細書に例示される他の構成については適宜省略することができる。すなわち、少なくともこれらの構成を備えていれば、以上に記載された効果を生じさせることができる。 In addition to these configurations, other configurations exemplified in the present specification may be omitted as appropriate. That is, at least if these configurations are provided, the effects described above can be produced.
しかしながら、本願明細書に例示される他の構成のうちの少なくとも１つを以上に記載された構成に適宜追加した場合、すなわち、以上に記載された構成としては言及されなかった本願明細書に例示される他の構成が適宜追加された場合であっても、同様の効果を生じさせることができる。 However, when at least one of the other configurations exemplified in the present specification is appropriately added to the above-described configurations, that is, the above-described configurations are exemplified in the present specification. Similar effects can be produced even if other configurations are added as appropriate.
また、以上に記載された実施の形態によれば、信号歪み補正回路２２は、出力側回路と電気的に接続される。そして、フィードバック回路は、信号歪み補正回路２２によって補正されたフィードバック信号を、出力側回路から入力側回路へ絶縁伝送する一対の伝送部を備える。ここで、伝送部は、たとえば、フォトカプラ１０に対応するものである。このような構成によれば、フォトカプラ１０を流れる電流ＩＫＡに変換する際の非線形な特性は信号歪み補正回路２２によってあらかじめ補正されることとなるため、出力側回路の出力電圧の変動に対して線形性を保つフィードバック信号を、出力側回路から入力側回路へ絶縁伝送することができる。
Further, according to the embodiment described above, the signal
また、以上に記載された実施の形態によれば、伝送部が、受光素子と発光素子とを備えるフォトカプラ１０である。このような構成によれば、二次側のフィードバック信号を、電気的に絶縁しつつトランス３の一次側へ絶縁伝送することができる。
Further, according to the embodiment described above, the transmission unit is a
また、以上に記載された実施の形態によれば、トランス３の出力側に接続され、かつ、入力側回路と電気的に接続されるバイアス回路を備える。ここで、バイアス回路は、たとえば、バイアス巻線３Ｃに電気的に接続される回路に対応するものである。そして、信号歪み補正回路２２は、入力側回路およびバイアス回路と電気的に接続される。そして、フィードバック信号は、出力電圧Ｖｏｕｔに応じてバイアス回路から出力される第２の電圧に基づいて生成される。このような構成によれば、二次巻線３Ｂの出力電圧Ｖｏｕｔの変動に応じた二次側のフィードバック信号を、バイアス巻線３Ｃで平滑された一次側のフィードバック信号に変換する際の非線形な特性は信号歪み補正回路２２によって補正されるため、出力側回路の出力電圧の変動に対して線形性を保つフィードバック信号を、出力側回路から入力側回路へ伝送することができる。
Further, according to the embodiment described above, the bias circuit is provided which is connected to the output side of the
また、以上に記載された実施の形態によれば、直列に接続される第１の抵抗および第２の抵抗と、位相補償回路１４とを備える。ここで、第１の抵抗は、たとえば、分圧抵抗１２に対応するものである。また、第２の抵抗は、たとえば、分圧抵抗１３に対応するものである。位相補償回路１４は、分圧抵抗１２と分圧抵抗１３との間の接続点に、信号歪み補正回路２２を介して接続される。このような構成によれば、制御用ＩＣ９に入力されるフィードバック信号の、出力電圧Ｖｏｕｔの変動に対する線形性が保たれるため、制御用ＩＣ９が、入力されるフィードバック信号に基づいてスイッチング素子４を制御することによって、出力側回路の出力電圧Ｖｏｕｔを適切に制御することができる。
Further, according to the embodiment described above, the first resistance and the second resistance connected in series and the
また、以上に記載された実施の形態によれば、信号歪み補正回路２２は、対数変換回路と、対数変換回路に直列に接続される正負反転インバータ２２Ｄとを備える。また、対数変換回路は、オペアンプ２２Ａとトランジスタ２２Ｂとが並列に接続される並列回路と、並列回路と直列に接続される抵抗２２Ｃとを備える。このような構成によれば、制御用ＩＣ９に入力されるフィードバック信号の、出力電圧Ｖｏｕｔの変動に対する線形性が保たれるように、フィードバック信号を補正することができる。
Further, according to the embodiment described above, the signal
また、以上に記載された実施の形態によれば、対数変換回路におけるトランジスタ２２Ｂが、ＭＯＳ型ＦＥＴからなるスイッチング素子である。このような構成によれば、制御用ＩＣ９に入力されるフィードバック信号の、出力電圧Ｖｏｕｔの変動に対する線形性が保たれるように、フィードバック信号を補正することができる。
Further, according to the embodiment described above, the
＜以上に記載された実施の形態における変形例について＞
以上に記載された実施の形態では、それぞれの構成要素の材質、材料、寸法、形状、相対的配置関係または実施の条件などについても記載する場合があるが、これらはすべての局面において例示であって、本願明細書に記載されたものに限られることはないものとする。
<About the modified example in the embodiment described above>
In the embodiments described above, the materials, materials, dimensions, shapes, relative arrangement relationships, implementation conditions, etc. of each component may also be described, but these are examples in all aspects. Therefore, the present invention is not limited to those described in the present specification.
したがって、例示されていない無数の変形例、および、均等物が、本願明細書に開示される技術の範囲内において想定される。たとえば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの実施の形態における少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。 Therefore, innumerable variations and equivalents not exemplified are envisioned within the scope of the techniques disclosed herein. For example, transforming, adding or omitting at least one component, or extracting at least one component in at least one embodiment and combining it with the components of another embodiment. Shall be included.
また、矛盾が生じない限り、以上に記載された実施の形態において「１つ」備えられるものとして記載された構成要素は、「１つ以上」備えられていてもよいものとする。 Further, as long as there is no contradiction, the components described as being provided with "one" in the above-described embodiment may be provided with "one or more".
さらに、以上に記載された実施の形態におけるそれぞれの構成要素は概念的な単位であって、本願明細書に開示される技術の範囲内には、１つの構成要素が複数の構造物から成る場合と、１つの構成要素がある構造物の一部に対応する場合と、さらには、複数の構成要素が１つの構造物に備えられる場合とを含むものとする。 Furthermore, each component in the embodiments described above is a conceptual unit, and within the scope of the technique disclosed herein, one component comprises a plurality of structures. It is assumed that one component corresponds to a part of a structure, and further, a case where a plurality of components are provided in one structure is included.
また、以上に記載された実施の形態におけるそれぞれの構成要素には、同一の機能を発揮する限り、他の構造または形状を有する構造物が含まれるものとする。 In addition, each component in the above-described embodiment shall include a structure having another structure or shape as long as it exhibits the same function.
また、本願明細書における説明は、本技術に関するすべての目的のために参照され、いずれも、従来技術であると認めるものではない。 In addition, the description in the present specification is referred to for all purposes relating to the present technology, and none of them is recognized as a prior art.
１，２ 入力端子、３ トランス、３Ａ 一次巻線、３Ｂ 二次巻線、３Ｃ バイアス巻線、４ スイッチング素子、５，１００，１１Ｄ，１９，２１ ダイオード、６，２３，２５，１０３ 出力コンデンサ、７，８ 出力端子、９，９Ａ 制御用ＩＣ、９Ｃ，１１Ａ，２２Ａ オペアンプ、９Ｂ，１１Ｂ 基準電源、１０ フォトカプラ、１０Ａ フォトダイオード、１０Ｂ フォトトランジスタ、１１ シャントレギュレータ、１１Ｃ，２２Ｂ トランジスタ、１２，１３ 分圧抵抗、１４ 位相補償回路、１４Ｂ，１４Ｃ，１０１，１０８ コンデンサ、１４Ａ，１５，１６，２２Ｃ，１０２，１０４，１０５，１０６，１０７，１０９ 抵抗、２２ 信号歪み補正回路、２２Ｄ 正負反転インバータ、２４，２４Ａ フィードバック回路。 1,2 input terminals, 3 transformers, 3A primary windings, 3B secondary windings, 3C bias windings, 4 switching elements, 5,100,11D, 19,21 diodes, 6,23,25,103 output capacitors, 7,8 output terminal, 9,9A control IC, 9C, 11A, 22A operational amplifier, 9B, 11B reference power supply, 10 photocoupler, 10A photodiode, 10B phototransistor, 11 shunt regulator, 11C, 22B transistor, 12,13 Voltage dividing resistor, 14 phase compensation circuit, 14B, 14C, 101, 108 capacitor, 14A, 15, 16, 22C, 102, 104, 105, 106, 107, 109 resistor, 22 signal distortion correction circuit, 22D positive / negative inverting inverter, 24,24A feedback circuit.
Claims (7)
前記トランスの入力側に接続される入力側回路と、
前記トランスの出力側に接続される出力側回路とを備え、
前記出力側回路は、前記入力側回路からの入力に基づいて第１の電圧を出力し、
前記入力側回路は、前記トランスを介して前記出力側回路へ入力を行う入力部を備え、
前記フィードバック回路は、前記第１の電圧に応じて生成されるフィードバック信号を、前記第１の電圧の変動に対する線形性を保つように補正する補正部をさらに備え、
前記入力側回路は、前記入力部の動作を、前記補正部によって補正されたフィードバック信号に基づいて制御する制御部をさらに備え、
前記補正部は、前記出力側回路と電気的に接続され、
前記フィードバック回路は、前記補正部によって補正された前記フィードバック信号を、前記出力側回路から前記入力側回路へ絶縁伝送する一対の伝送部をさらに備える、
フィードバック回路。 It is a feedback circuit equipped with a transformer.
The input side circuit connected to the input side of the transformer and
A circuit on the output side connected to the output side of the transformer is provided.
The output side circuit outputs a first voltage based on the input from the input side circuit.
The input side circuit includes an input unit that inputs to the output side circuit via the transformer.
The feedback circuit further includes a correction unit that corrects the feedback signal generated in response to the first voltage so as to maintain linearity with respect to the fluctuation of the first voltage.
The input side circuit further includes a control unit that controls the operation of the input unit based on the feedback signal corrected by the correction unit .
The correction unit is electrically connected to the output side circuit and is connected to the output side circuit.
The feedback circuit further includes a pair of transmission units for insulatingly transmitting the feedback signal corrected by the correction unit from the output side circuit to the input side circuit.
Feedback circuit.
請求項１に記載のフィードバック回路。 The transmission unit is a photocoupler including a light receiving element and a light emitting element.
The feedback circuit according to claim 1.
前記第１の抵抗と前記第２の抵抗との間の接続点に、前記補正部を介して接続される位相補償回路と、
前記第１の抵抗と前記第２の抵抗との間の接続点に、前記補正部を介して接続されるコンパレータとをさらに備え、
前記第１の抵抗の前記第２の抵抗と接続される端部である第１の端部と反対側の端部である第２の端部は、前記出力側回路に接続され、
前記第２の抵抗の前記第１の抵抗と接続される端部である第３の端部と反対側の端部である第４の端部は、接地ラインに接続され、
前記位相補償回路は、前記コンパレータと接続され、かつ、前記コンパレータにおけるアンプの異常発振を抑制し、
前記コンパレータは、前記補正部によって補正された前記フィードバック信号を増幅する、
請求項１または２に記載のフィードバック回路。 The first and second resistances connected in series,
A phase compensation circuit connected to a connection point between the first resistance and the second resistance via the correction unit, and a phase compensation circuit .
A comparator connected via the correction unit is further provided at the connection point between the first resistance and the second resistance.
The second end, which is the end opposite to the first end, which is the end connected to the second resistance of the first resistance, is connected to the output side circuit.
The fourth end, which is the end opposite to the third end, which is the end connected to the first resistance of the second resistance, is connected to the ground line.
The phase compensation circuit is connected to the comparator and suppresses abnormal oscillation of the amplifier in the comparator.
The comparator amplifies the feedback signal corrected by the correction unit.
The feedback circuit according to claim 1 or 2 .
前記トランスの入力側に接続される入力側回路と、
前記トランスの出力側に接続される出力側回路とを備え、
前記出力側回路は、前記入力側回路からの入力に基づいて第１の電圧を出力し、
前記入力側回路は、前記トランスを介して前記出力側回路へ入力を行う入力部を備え、
前記フィードバック回路は、前記第１の電圧に応じて生成されるフィードバック信号を、前記第１の電圧の変動に対する線形性を保つように補正する補正部をさらに備え、
前記入力側回路は、前記入力部の動作を、前記補正部によって補正されたフィードバック信号に基づいて制御する制御部をさらに備え、
前記フィードバック回路は、前記トランスの出力側に接続され、前記出力側回路とは接続されず、かつ、前記入力側回路と電気的に接続されるバイアス回路をさらに備え、
前記補正部は、前記入力側回路および前記バイアス回路と電気的に接続され、
前記フィードバック信号は、前記第１の電圧に応じて前記バイアス回路から出力される第２の電圧に基づいて生成される、
フィードバック回路。 It is a feedback circuit equipped with a transformer.
The input side circuit connected to the input side of the transformer and
A circuit on the output side connected to the output side of the transformer is provided.
The output side circuit outputs a first voltage based on the input from the input side circuit.
The input side circuit includes an input unit that inputs to the output side circuit via the transformer.
The feedback circuit further includes a correction unit that corrects the feedback signal generated in response to the first voltage so as to maintain linearity with respect to the fluctuation of the first voltage.
The input side circuit further includes a control unit that controls the operation of the input unit based on the feedback signal corrected by the correction unit .
The feedback circuit further comprises a bias circuit connected to the output side of the transformer, not connected to the output side circuit, and electrically connected to the input side circuit.
The correction unit is electrically connected to the input side circuit and the bias circuit.
The feedback signal is generated based on a second voltage output from the bias circuit in response to the first voltage.
Feedback circuit.
前記第１の抵抗と前記第２の抵抗との間の接続点に、前記補正部を介して接続される位相補償回路とをさらに備え、
前記第１の抵抗の前記第２の抵抗と接続される端部である第１の端部と反対側の端部である第２の端部は、前記バイアス回路に接続され、
前記第２の抵抗の前記第１の抵抗と接続される端部である第３の端部と反対側の端部である第４の端部は、接地ラインに接続され、
前記位相補償回路は、前記制御部と接続され、かつ、前記制御部におけるアンプの異常発振を抑制する、
請求項４に記載のフィードバック回路。 The first and second resistances connected in series,
A phase compensation circuit connected via the correction unit is further provided at the connection point between the first resistance and the second resistance.
The second end, which is the end opposite to the first end, which is the end connected to the second resistance of the first resistance, is connected to the bias circuit.
The fourth end, which is the end opposite to the third end, which is the end connected to the first resistance of the second resistance, is connected to the ground line.
The phase compensation circuit is connected to the control unit and suppresses abnormal oscillation of the amplifier in the control unit.
The feedback circuit according to claim 4 .
対数変換回路と、前記対数変換回路に直列に接続される正負反転インバータとを備え、
前記対数変換回路は、
オペアンプとトランジスタとが並列に接続される並列回路と、
前記並列回路と直列に接続される抵抗とを備える、
請求項１から請求項５のうちのいずれか１項に記載のフィードバック回路。 The correction unit
A logarithmic conversion circuit and a positive / negative inverting inverter connected in series to the logarithmic conversion circuit are provided.
The logarithmic conversion circuit is
A parallel circuit in which an operational amplifier and a transistor are connected in parallel,
A resistor connected in series with the parallel circuit.
The feedback circuit according to any one of claims 1 to 5 .
請求項６に記載のフィードバック回路。 The transistor in the logarithmic conversion circuit is a switching element composed of a MOS type FET.
The feedback circuit according to claim 6 .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017244827A JP7012527B2 (en) | 2017-12-21 | 2017-12-21 | Feedback circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017244827A JP7012527B2 (en) | 2017-12-21 | 2017-12-21 | Feedback circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019115098A JP2019115098A (en) | 2019-07-11 |
| JP7012527B2 true JP7012527B2 (en) | 2022-01-28 |
Family
ID=67223330
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017244827A Active JP7012527B2 (en) | 2017-12-21 | 2017-12-21 | Feedback circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7012527B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117310411A (en) * | 2023-10-08 | 2023-12-29 | 保定市安科电气有限公司 | Switch cabinet fault detection system |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012244878A (en) | 2011-05-24 | 2012-12-10 | Canon Inc | Switching power supply |
| JP2017158291A (en) | 2016-03-01 | 2017-09-07 | 東芝ライテック株式会社 | Power supply unit and illumination device |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2842891B2 (en) * | 1989-06-05 | 1999-01-06 | ティーディーケイ株式会社 | Switching power supply |
| JP2877945B2 (en) * | 1990-11-26 | 1999-04-05 | 埼玉日本電気株式会社 | Transmitter with transmission power control function |
-
2017
- 2017-12-21 JP JP2017244827A patent/JP7012527B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012244878A (en) | 2011-05-24 | 2012-12-10 | Canon Inc | Switching power supply |
| JP2017158291A (en) | 2016-03-01 | 2017-09-07 | 東芝ライテック株式会社 | Power supply unit and illumination device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2019115098A (en) | 2019-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7936159B2 (en) | Method and apparatus for a high voltage power supply circuit | |
| US9281751B2 (en) | Power converter with primary-side feedback control and voltage control method thereof | |
| US20190013737A1 (en) | Flyback power converter circuit and primary side controller circuit thereof | |
| CN110492733B (en) | Variable frequency modulation scheme based on current sensing technique for switched capacitor DC-DC converter | |
| JP2000156975A (en) | Dc-to-dc converter | |
| JP7012527B2 (en) | Feedback circuit | |
| CN108900082B (en) | Switching power supply conversion system | |
| JP2008509649A (en) | Power converter, integrated circuit including power converter, device including power converter, and power conversion method | |
| JPS58213522A (en) | Triangular wave generator | |
| JP6395318B2 (en) | Switching power supply | |
| JP5287205B2 (en) | Power supply circuit and operation control method thereof | |
| JP6479607B2 (en) | DC stabilized power supply | |
| JP6948981B2 (en) | Negative input positive output switching converter | |
| US20210391802A1 (en) | Dc-dc converter | |
| US7298121B2 (en) | Circuit and method for increasing the stability of switch-mode power supplies | |
| TWI406486B (en) | Systems and methods of primary-side sensing and regulation for flyback power converter with high stability | |
| JP2005039975A (en) | Current resonant converter | |
| JP2020089063A (en) | Switching power supply device | |
| JP4024732B2 (en) | Switching power supply control circuit | |
| JP2003061352A (en) | Dc-dc converter | |
| US20230063861A1 (en) | Control circuit, control chip and power supply device | |
| US10439567B2 (en) | Switching power supply and amplification device | |
| JP6897296B2 (en) | Power factor improvement circuit | |
| JP2022095331A (en) | Switching power source device | |
| TW201543792A (en) | Dual-path error amplifier and DC-DC converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200907 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210730 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210810 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20211007 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211202 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211221 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220118 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7012527 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |