JP2022095331A - Switching power source device - Google Patents

Switching power source device Download PDF

Info

Publication number
JP2022095331A
JP2022095331A JP2020208600A JP2020208600A JP2022095331A JP 2022095331 A JP2022095331 A JP 2022095331A JP 2020208600 A JP2020208600 A JP 2020208600A JP 2020208600 A JP2020208600 A JP 2020208600A JP 2022095331 A JP2022095331 A JP 2022095331A
Authority
JP
Japan
Prior art keywords
voltage
current
output voltage
photocoupler
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020208600A
Other languages
Japanese (ja)
Inventor
公義 三添
Kimiyoshi Mizoe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nisshinbo Micro Devices Inc
Original Assignee
Nisshinbo Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nisshinbo Micro Devices Inc filed Critical Nisshinbo Micro Devices Inc
Priority to JP2020208600A priority Critical patent/JP2022095331A/en
Publication of JP2022095331A publication Critical patent/JP2022095331A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

To suppress the occurrence of overshoot in output voltage at power source start, in an insulated type switching power source device.SOLUTION: A switching power source device according to an embodiment is an insulated type switching power source device having a switching transistor, a sense resistor, a transformer, a photocoupler, an output voltage feedback circuit, a current source, a voltage detection circuit, and a control circuit. The output voltage feedback circuit generates a photocoupler current corresponding to an output voltage higher than a target voltage. The voltage detection circuit, when the output voltage is lower than the target voltage, makes the current source connected with a cathode of the photodiode generate a current to generate a photocoupler current corresponding to an output voltage lower than the target voltage, and when the output voltage reaches a predetermined detection voltage, stops generation of the current by the current source. The control circuit controls an ON/OFF operation of the switching transistor on the basis of a sense voltage of the sense resistor and the photocoupler current.SELECTED DRAWING: Figure 1

Description

本明細書の実施形態は、スイッチング電源装置に関する。 Embodiments of the present specification relate to a switching power supply device.

従来、トランスとフォトカプラとを使用した、DC/DCコンバータとしての絶縁型のスイッチング電源装置が知られている。このスイッチング電源装置においては、2次側の出力電圧が設定値に達したことに応じてフォトカプラ電流が流れ始め、1次側の制御回路によるスイッチング制御が開始される。 Conventionally, an isolated switching power supply device as a DC / DC converter using a transformer and a photocoupler is known. In this switching power supply device, the photocoupler current starts to flow when the output voltage on the secondary side reaches the set value, and switching control by the control circuit on the primary side is started.

特開平6-046560号公報Japanese Unexamined Patent Publication No. 6-046560

しかしながら、出力電圧の設定値への到達に応じて発生するフォトカプラ電流によりスイッチング制御を開始する構成では、電源起動時に出力電圧が急激に上昇すると、制御開始時点で出力電圧が設定値を超えてしまい、出力電圧にオーバーシュートが発生する場合があった。 However, in a configuration in which switching control is started by the photocoupler current generated when the output voltage reaches the set value, if the output voltage rises sharply when the power supply is started, the output voltage exceeds the set value at the control start time. As a result, overshoot may occur in the output voltage.

本発明の目的は、上記に鑑みてなされたものであって、絶縁型のスイッチング電源装置において、電源起動時の出力電圧のオーバーシュートの発生を抑制することである。 An object of the present invention has been made in view of the above, and is to suppress the occurrence of overshoot of the output voltage at the time of starting the power supply in the isolated switching power supply device.

上述した課題を解決し、目的を達成するために、実施形態に係るスイッチング電源装置は、スイッチングトランジスタと、センス抵抗と、トランスと、フォトカプラと、出力電圧フィードバック回路と、電流源と、電圧検出回路と、制御回路とを備える絶縁型のスイッチング電源装置である。前記センス抵抗は、前記スイッチングトランジスタがONしたときに流れる電流に応じたセンス電圧を生成する。前記トランスは、前記スイッチングトランジスタがONすることで入力電圧が印加する1次巻線と、負荷が接続される2次巻線とを有する。前記フォトカプラは、1次側に設けられるフォトトランジスタと、2次側に設けられるフォトダイオードとを有し、前記フォトダイオードに流れる電流に応じて前記フォトトランジスタにおいてフォトカプラ電流を発生する。前記出力電圧フィードバック回路は、前記2次巻線に発生する電圧を整流平滑した出力電圧が予め定められた目標電圧を超えたとき、前記出力電圧及び前記目標電圧の差分に応じた前記フォトカプラ電流を前記フォトダイオードに発生させる。前記電流源は、前記フォトカプラのフォトダイオードのカソードに接続されている。前記電圧検出回路は、前記出力電圧が前記目標電圧より低いとき、前記電流源に電流を発生させることにより、前記目標電圧より低い前記出力電圧に応じた前記フォトカプラ電流を前記フォトダイオードに発生させ、前記出力電圧が予め定められた検出電圧に達したとき、前記電流源による電流の発生を停止する。前記制御回路は、前記センス電圧及び前記フォトカプラ電流に基づいて前記スイッチングトランジスタのON/OFF動作を制御する。 In order to solve the above-mentioned problems and achieve the object, the switching power supply device according to the embodiment includes a switching transistor, a sense resistor, a transformer, a photocoupler, an output voltage feedback circuit, a current source, and a voltage detection. It is an isolated switching power supply device including a circuit and a control circuit. The sense resistor generates a sense voltage according to the current flowing when the switching transistor is turned on. The transformer has a primary winding to which an input voltage is applied when the switching transistor is turned on, and a secondary winding to which a load is connected. The photocoupler has a phototransistor provided on the primary side and a photodiode provided on the secondary side, and a photocoupler current is generated in the phototransistor according to the current flowing through the photodiode. In the output voltage feedback circuit, when the output voltage obtained by rectifying and smoothing the voltage generated in the secondary winding exceeds a predetermined target voltage, the photocoupler current according to the difference between the output voltage and the target voltage. Is generated in the photodiode. The current source is connected to the cathode of the photodiode of the photocoupler. When the output voltage is lower than the target voltage, the voltage detection circuit generates a current in the current source to generate the photocoupler current corresponding to the output voltage lower than the target voltage in the photodiode. When the output voltage reaches a predetermined detection voltage, the generation of current by the current source is stopped. The control circuit controls the ON / OFF operation of the switching transistor based on the sense voltage and the photocoupler current.

本発明によれば、絶縁型のスイッチング電源装置において、電源起動時の出力電圧のオーバーシュートの発生を抑制することができる。 According to the present invention, in an isolated switching power supply device, it is possible to suppress the occurrence of overshoot of the output voltage when the power supply is started.

図1は、実施形態に係るスイッチング電源装置の構成の一例を示す図である。FIG. 1 is a diagram showing an example of a configuration of a switching power supply device according to an embodiment. 図2は、実施形態に係る出力電圧検出回路の構成の一例を示す図である。FIG. 2 is a diagram showing an example of the configuration of the output voltage detection circuit according to the embodiment. 図3は、実施形態に係るスイッチング電源装置とは異なり、フォトカプラ電流調整回路が搭載されていないスイッチング電源装置の構成の一例を示す図である。FIG. 3 is a diagram showing an example of the configuration of a switching power supply device not equipped with a photocoupler current adjusting circuit, unlike the switching power supply device according to the embodiment. 図4は、図3のスイッチング電源装置における電源起動時の各信号の動作波形の一例を示す図である。FIG. 4 is a diagram showing an example of an operation waveform of each signal when the power supply is started in the switching power supply device of FIG. 図5は、実施形態に係る出力電圧検出回路における電源起動時の各信号の動作波形の一例を示す図である。FIG. 5 is a diagram showing an example of an operation waveform of each signal when the power supply is started in the output voltage detection circuit according to the embodiment. 図6は、実施形態に係るスイッチング電源装置における電源起動時の各信号の動作波形の一例を示す図である。FIG. 6 is a diagram showing an example of an operation waveform of each signal when the power supply is started in the switching power supply device according to the embodiment. 図7は、実施形態に係る出力電圧検出回路の構成の別の一例を示す図である。FIG. 7 is a diagram showing another example of the configuration of the output voltage detection circuit according to the embodiment. 図8は、実施形態に係るスイッチング電源装置の構成の別の一例を示す図である。FIG. 8 is a diagram showing another example of the configuration of the switching power supply device according to the embodiment.

以下、図面を参照しながら、スイッチング電源装置の実施形態について詳細に説明する。以下の実施形態では、同一の参照符号を付した部分は同様の動作を行うものとして、重複する説明は適宜省略する。なお、以下の実施形態において、「接続」とは、「電気的な接続」を意味するとする。 Hereinafter, embodiments of the switching power supply device will be described in detail with reference to the drawings. In the following embodiments, the parts with the same reference numerals perform the same operation, and duplicate description will be omitted as appropriate. In the following embodiments, "connection" means "electrical connection".

図1は、実施形態に係るスイッチング電源装置1の構成の一例を示す図である。スイッチング電源装置1は、DC/DCコンバータとしての絶縁型のスイッチング電源回路である。スイッチング電源装置1は、1次側の一対の入力端子から供給される直流電圧の入力電圧VINを用いて、2次側の一対の出力端子に接続される負荷に応じて設定された直流電圧の出力電圧VOUTを供給するように構成される。負荷としては、任意の回路素子又は回路構成が適宜利用可能である。 FIG. 1 is a diagram showing an example of the configuration of the switching power supply device 1 according to the embodiment. The switching power supply device 1 is an isolated switching power supply circuit as a DC / DC converter. The switching power supply device 1 uses the input voltage VIN of the DC voltage supplied from the pair of input terminals on the primary side, and the DC voltage set according to the load connected to the pair of output terminals on the secondary side. Is configured to supply the output voltage V OUT of. As the load, any circuit element or circuit configuration can be appropriately used.

スイッチング電源装置1は、図1に示すように、キャパシタCIN、トランス11、ダイオードD、キャパシタCOUT、NMOSスイッチングトランジスタMPW、センス抵抗R、制御回路13、出力電圧フィードバック(FB)回路15、フォトカプラPC及びフォトカプラ電流調整回路17を有する。 As shown in FIG. 1, the switching power supply device 1 includes a capacitor C IN , a transformer 11, a diode D 1 , a capacitor C OUT , an µ switching transistor MPW , a sense resistor RS , a control circuit 13, and an output voltage feedback (FB) circuit. 15. It has a photocoupler PC 1 and a photocoupler current adjusting circuit 17.

1次側の一対の入力端子には、キャパシタCINが、並列に接続される。キャパシタCINは、1次側の一対の入力端子から供給される電荷を蓄える容量素子である。1次側の一対の入力端子のマイナス側の入力端子は、グランド電位に接続される。1次側の一対の入力端子のプラス側の入力端子は、トランス11の1次巻線Tの一端及び制御回路13に接続される。 Capacitors C IN are connected in parallel to the pair of input terminals on the primary side. The capacitor C IN is a capacitive element that stores electric charges supplied from a pair of input terminals on the primary side. The negative input terminals of the pair of primary input terminals are connected to the ground potential. The positive input terminals of the pair of primary input terminals are connected to one end of the primary winding T1 of the transformer 11 and the control circuit 13.

1次巻線Tのプラス側の入力端子とは反対側の一端は、NMOSスイッチングトランジスタMPWのドレインに接続される。つまり、1次巻線Tは、NMOSスイッチングトランジスタMPWがONすることで入力電圧VINが印加する。トランス11の2次巻線Tには、ダイオードD及びキャパシタCOUTによる整流平滑回路が接続される。具体的には、2次巻線Tの一端には、ダイオードDのアノードが接続される。2次巻線Tの他の一端とダイオードDのカソードとの間には、キャパシタCOUTが接続される。キャパシタCOUTは、2次巻線Tから供給される電荷を蓄える容量素子である。 One end of the primary winding T1 opposite to the positive input terminal is connected to the drain of the MIMO switching transistor MPW . That is, the input voltage VIN is applied to the primary winding T 1 when the MIMO switching transistor MPW is turned on. A rectifying smoothing circuit using a diode D 1 and a capacitor C OUT is connected to the secondary winding T 2 of the transformer 11. Specifically, the anode of the diode D 1 is connected to one end of the secondary winding T 2 . A capacitor C OUT is connected between the other end of the secondary winding T 2 and the cathode of the diode D 1 . The capacitor C OUT is a capacitive element that stores the electric charge supplied from the secondary winding T 2 .

2次側の一対の出力端子は、キャパシタCOUTに並列に接続される。つまり、2次側の一対の出力端子は、ダイオードD及びキャパシタCOUTによる整流平滑回路に接続される。2次側の一対の出力端子のマイナス側の出力端子は、グランド電位に接続される。2次側の一対の出力端子は、スイッチング電源装置1の外部の負荷に接続される。換言すれば、スイッチング電源装置1の外部の負荷は、2次側の一対の出力端子を介して2次巻線Tに接続される。 The pair of output terminals on the secondary side are connected in parallel to the capacitor C OUT . That is, the pair of output terminals on the secondary side are connected to the rectifying smoothing circuit by the diode D 1 and the capacitor C OUT . The negative output terminals of the pair of secondary output terminals are connected to the ground potential. The pair of output terminals on the secondary side are connected to an external load of the switching power supply device 1. In other words, the external load of the switching power supply 1 is connected to the secondary winding T2 via the pair of output terminals on the secondary side.

NMOSスイッチングトランジスタMPWは、制御回路13からのPWM(Pulse Width Modulation)信号に応じて動作するスイッチング素子である。 The IGMP switching transistor MPW is a switching element that operates in response to a PWM (Pulse Width Modulation) signal from the control circuit 13.

センス抵抗Rは、NMOSスイッチングトランジスタMPWに流れるドレイン電流を検出する抵抗素子である。換言すれば、センス抵抗Rは、NMOSスイッチングトランジスタMPWがONしたときに流れる電流に応じたセンス電圧を生成する抵抗素子である。センス抵抗Rは、一端がNMOSスイッチングトランジスタMPWのソースに接続され、他の一端がグランド電位に接続される。 The sense resistor RS is a resistance element that detects the drain current flowing through the MIMO switching transistor MPW . In other words, the sense resistor RS is a resistance element that generates a sense voltage according to the current flowing when the MIMO switching transistor MPW is turned on. One end of the sense resistor RS is connected to the source of the MIMO switching transistor MPW , and the other end is connected to the ground potential.

制御回路13は、センス抵抗Rからのセンス電圧と、フォトカプラPCからのフォトカプラ電流とに基づいて、NMOSスイッチングトランジスタMPWのON/OFF動作を制御する回路である。制御回路13は、NMOSスイッチングトランジスタMPWのゲート及びソースにそれぞれ接続される。また、制御回路13は、フォトカプラPCのフォトトランジスタのコレクタに接続される。制御回路13は、センス抵抗Rに発生するセンス電圧と、フォトカプラPCのフォトトランジスタからのフォトカプラ電流とに基づいてPWM信号を生成し、生成されたPWM信号をNMOSスイッチングトランジスタMPWのゲートに出力するように構成された回路である。つまり、制御回路13は、PWM信号の変調により、出力電圧制御時のデューティDを変更することができる。 The control circuit 13 is a circuit that controls the ON / OFF operation of the IGMP switching transistor MPW based on the sense voltage from the sense resistance RS and the photocoupler current from the photocoupler PC 1 . The control circuit 13 is connected to the gate and source of the IGMP switching transistor MPW , respectively. Further, the control circuit 13 is connected to the collector of the phototransistor of the photocoupler PC 1 . The control circuit 13 generates a PWM signal based on the sense voltage generated in the sense resistor RS and the photocoupler current from the phototransistor of the photocoupler PC 1 , and the generated PWM signal is used in the MIMO switching transistor MPW . It is a circuit configured to output to the gate. That is, the control circuit 13 can change the duty D at the time of output voltage control by modulating the PWM signal.

ここで、フライバック方式のスイッチング電源装置1における出力電圧制御時のデューティDは、以下の式(1)により表現することができる。ここで、N及びNは、それぞれ、トランス11の1次巻線T及び2次巻線Tの巻線数である。 Here, the duty D at the time of output voltage control in the flyback type switching power supply device 1 can be expressed by the following equation (1). Here, N 1 and N 2 are the number of windings of the primary winding T 1 and the secondary winding T 2 of the transformer 11, respectively.

Figure 2022095331000002
Figure 2022095331000002

出力電圧FB回路15は、2次巻線Tに発生する電圧を整流平滑した出力電圧VOUTが予め定められた目標電圧値VOUT1を超えたとき、出力電圧VOUTと、目標電圧値VOUT1(図5参照)との差分に応じた電流をフォトカプラPCのフォトダイオードに発生するように構成された回路である。出力電圧FB回路15は、図1に示すように、抵抗R、抵抗R、抵抗R、抵抗R、抵抗RNF、キャパシタCNF及びシャントレギュレータICを有する。 The output voltage FB circuit 15 rectifies and smoothes the voltage generated in the secondary winding T2, and when the output voltage V OUT exceeds a predetermined target voltage value V OUT 1, the output voltage V OUT and the target voltage value V This circuit is configured to generate a current corresponding to the difference from OUT 1 (see FIG. 5) in the photodiode of the photocoupler PC 1 . As shown in FIG. 1, the output voltage FB circuit 15 includes a resistor R 1 , a resistor R 2 , a resistor R 3 , a resistor R 4 , a resistor R NF , a capacitor C NF , and a shunt regulator IC.

抵抗R及び抵抗Rは、直列に接続される。抵抗Rの一端はプラス側の出力端子に接続され、抵抗Rの他端は抵抗Rの一端に接続される。抵抗Rの他端はグランド電位に接続される。抵抗R及び抵抗Rは、直列に接続される。抵抗Rの一端はプラス側の出力端子に接続され、抵抗Rの他端は抵抗Rの一端に接続される。抵抗RNF及びキャパシタCNFは、直列に接続される。抵抗RNFの一端は抵抗R及び抵抗Rの間に接続され、抵抗RNFの他端はキャパシタCNFの一端に接続され、キャパシタCNFの他端は抵抗Rの他端に接続される。 The resistance R 1 and the resistance R 2 are connected in series. One end of the resistance R 2 is connected to the output terminal on the positive side, and the other end of the resistance R 2 is connected to one end of the resistance R 1 . The other end of the resistor R 1 is connected to the ground potential. The resistance R 3 and the resistance R 4 are connected in series. One end of the resistance R 3 is connected to the output terminal on the positive side, and the other end of the resistance R 3 is connected to one end of the resistance R 4 . The resistor R NF and the capacitor C NF are connected in series. One end of the resistor R NF is connected between the resistors R 1 and R 2 , the other end of the resistor R NF is connected to one end of the capacitor C NF , and the other end of the capacitor C NF is connected to the other end of the resistor R 4 . Will be done.

シャントレギュレータICのアノードは、グランド電位に接続される。シャントレギュレータICのカソードは、抵抗Rの他端に接続される。シャントレギュレータICのリファレンスは、抵抗R及び抵抗Rの間に接続される。 The anode of the shunt regulator IC is connected to the ground potential. The cathode of the shunt regulator IC is connected to the other end of the resistor R4 . The reference of the shunt regulator IC is connected between the resistors R1 and R2 .

フォトカプラPCは、フォトダイオード及びフォトトランジスタを有する。フォトカプラPCは、フォトダイオードに流れる電流に応じてフォトトランジスタにおいてフォトカプラ電流を発生する回路素子である。フォトダイオードは、2次側に設けられ、抵抗Rに並列に接続される。具体的には、フォトダイオードのアノードは、抵抗R及び抵抗Rの間に接続される。フォトダイオードのカソードは、抵抗R及びシャントレギュレータICのカソードの間に接続される。フォトトランジスタは、1次側に設けられる。フォトトランジスタのベースは、フォトダイオードからの光を入力するように構成される。フォトトランジスタのエミッタは、グランド電位に接続される。 The photocoupler PC 1 has a photodiode and a phototransistor. The photocoupler PC 1 is a circuit element that generates a photocoupler current in a phototransistor according to a current flowing through a photodiode. The photodiode is provided on the secondary side and is connected in parallel with the resistor R4 . Specifically , the anode of the photodiode is connected between the resistors R3 and R4 . The cathode of the photodiode is connected between the resistor R4 and the cathode of the shunt regulator IC. The phototransistor is provided on the primary side. The base of the phototransistor is configured to input light from the photodiode. The emitter of the phototransistor is connected to the ground potential.

フォトカプラ電流調整回路17は、目標電圧値VOUT1より低い出力電圧VOUTに応じて、フォトカプラPCにフォトカプラ電流を発生させるように構成された回路である。フォトカプラ電流調整回路17は、電流源及び出力電圧検出回路19(電圧検出回路)を有する。 The photocoupler current adjusting circuit 17 is a circuit configured to generate a photocoupler current in the photocoupler PC 1 according to an output voltage V OUT lower than the target voltage value V OUT 1. The optocoupler current adjusting circuit 17 has a current source and an output voltage detecting circuit 19 (voltage detecting circuit).

電流源は、NMOSトランジスタMSF及び抵抗RSFを有する。電流源は、NMOSトランジスタMSFがONされると、抵抗RSFに電流を発生する。電流源の一端は、フォトカプラPCのフォトダイオードのカソードに接続される。具体的には、NMOSトランジスタMSFのドレインは、フォトカプラPCのフォトダイオードのカソードに接続される。NMOSトランジスタMSFのソースは、抵抗RSFの一端に接続される。抵抗RSFの他端は、グランド電位に接続される。つまり、電流源の他端(フォトダイオードのカソードとは反対側の一端)は、グランド電位に接続される。 The current source has an µtransistor MSF and a resistor RSF . The current source generates a current in the resistor RSF when the Now's transistor MSF is turned on. One end of the current source is connected to the cathode of the photodiode of the photocoupler PC 1 . Specifically, the drain of the MIMO transistor MSF is connected to the cathode of the photodiode of the photocoupler PC 1 . The source of the MIMO transistor MSF is connected to one end of the resistor RSF . The other end of the resistor RSF is connected to the ground potential. That is, the other end of the current source (one end opposite to the cathode of the photodiode) is connected to the ground potential.

なお、本実施形態では、NMOSトランジスタMSF及び抵抗RSFを有する電流源を例示するが、これに限らない。例えば、NMOSトランジスタMSFに代えて、バイポーラトランジスタを用いることもできる。この場合、実施形態の説明において、NMOSトランジスタMSFのゲート、ソース及びドレインは、それぞれ、バイポーラトランジスタのベース、エミッタ及びコレクタに読み替えることができる。 In this embodiment, a current source having an µtransistor MSF and a resistance RSF is exemplified, but the present invention is not limited to this. For example, a bipolar transistor may be used instead of the NOTE transistor MSF . In this case, in the description of the embodiment, the gate, source, and drain of the MIMO transistor MSF can be read as the base, emitter, and collector of the bipolar transistor, respectively.

出力電圧検出回路19は、目標電圧値VOUT1より低い出力電圧VOUTに応じて、電流源のNMOSトランジスタMSFのON/OFF動作を制御するように構成された回路である。具体的には、出力電圧検出回路19は、予め定められた出力電圧に関する検出電圧値VOUT2(図5及び図6参照)より出力電圧VOUTが低いとき、NMOSトランジスタMSFをONにするように構成された回路である。後述するように、検出電圧値VOUT2は、目標電圧値VOUT1より小さいとする。また、出力電圧検出回路19は、出力電圧VOUTが検出電圧値VOUT2に達したとき、NMOSトランジスタMSFをOFF状態にするように構成された回路である。 The output voltage detection circuit 19 is a circuit configured to control the ON / OFF operation of the NOTE transistor MSF of the current source according to the output voltage V OUT lower than the target voltage value V OUT 1. Specifically, the output voltage detection circuit 19 turns on the NOTE transistor MSF when the output voltage V OUT 2 (see FIGS. 5 and 6) is lower than the detection voltage value V OUT 2 (see FIGS. 5 and 6) relating to the predetermined output voltage. It is a circuit configured in. As will be described later, the detected voltage value V OUT2 is smaller than the target voltage value V OUT1 . Further, the output voltage detection circuit 19 is a circuit configured to turn off the nanotube transistor MSF when the output voltage V OUT reaches the detection voltage value V OUT 2 .

図2は、実施形態に係る出力電圧検出回路19の構成の一例を示す図である。図2に示すように、出力電圧検出回路19は、NMOSトランジスタMS11、抵抗RS11、抵抗RS12及び抵抗RS13を有する。NMOSトランジスタMS11のドレインは、抵抗RS11を介して、プラス側の出力端子に接続される。NMOSトランジスタMS11のドレイン及びゲートの間には、抵抗RS12が接続される。NMOSトランジスタMS11のゲート及びソースの間には、抵抗RS13が接続される。NMOSトランジスタMS11のソースは、グランド電位に接続される。また、NMOSトランジスタMS11のドレインは、NMOSトランジスタMSFのゲートに接続される。 FIG. 2 is a diagram showing an example of the configuration of the output voltage detection circuit 19 according to the embodiment. As shown in FIG. 2, the output voltage detection circuit 19 includes an NaCl transistor M S11 , a resistance R S11 , a resistance R S12 , and a resistance R S13 . The drain of the MIMO transistor M S11 is connected to the output terminal on the positive side via the resistor R S11 . A resistor R S12 is connected between the drain and the gate of the MIMO transistor M S11 . A resistor RS13 is connected between the gate and the source of the MIMO transistor MS11 . The source of the nanotube transistor M S11 is connected to the ground potential. Further, the drain of the HCl transistor M S11 is connected to the gate of the nanotube transistor MSF .

ここで、本実施形態に係るスイッチング電源装置1とは異なり、フォトカプラ電流調整回路17が搭載されていないスイッチング電源装置3について、図3及び図4を参照しつつ説明する。 Here, unlike the switching power supply device 1 according to the present embodiment, the switching power supply device 3 not equipped with the photocoupler current adjusting circuit 17 will be described with reference to FIGS. 3 and 4.

図3は、実施形態に係るスイッチング電源装置1とは異なり、フォトカプラ電流調整回路17が搭載されていないスイッチング電源装置3の構成の一例を示す図である。図3に示すように、スイッチング電源装置3には、図1に示す実施形態に係るスイッチング電源装置1とは異なり、フォトカプラ電流調整回路17が搭載されていない。一方で、図3のスイッチング電源装置3は、フォトカプラ電流調整回路17が搭載されていないこと以外、図1に示す実施形態に係るスイッチング電源装置1と同一の構成を有する。 FIG. 3 is a diagram showing an example of the configuration of a switching power supply device 3 in which the photocoupler current adjusting circuit 17 is not mounted, unlike the switching power supply device 1 according to the embodiment. As shown in FIG. 3, unlike the switching power supply device 1 according to the embodiment shown in FIG. 1, the switching power supply device 3 does not include the photocoupler current adjusting circuit 17. On the other hand, the switching power supply device 3 of FIG. 3 has the same configuration as the switching power supply device 1 according to the embodiment shown in FIG. 1, except that the photocoupler current adjusting circuit 17 is not mounted.

図4は、図3のスイッチング電源装置3における電源起動時の各信号の動作波形の一例を示す図である。 FIG. 4 is a diagram showing an example of an operation waveform of each signal when the power supply is started in the switching power supply device 3 of FIG.

スイッチング電源装置3が起動されたとき、1次側の一対の入力端子への入力電圧VINの供給が開始される。 When the switching power supply device 3 is started, the supply of the input voltage VIN to the pair of input terminals on the primary side is started.

制御回路13は、キャパシタCINで安定化された入力電圧VINを入力し、入力電圧VINを電源電圧として用いて動作を開始する。制御回路13は、センス抵抗Rに発生するセンス電圧を入力し、センス電圧に基づいてPWM信号を生成し、生成されたPWM信号をNMOSスイッチングトランジスタMPWのゲートに出力する。また、1次巻線Tは、キャパシタCINで安定化された入力電圧VINを入力し、NMOSスイッチングトランジスタMPWのON/OFF動作により生じる励磁エネルギーを、2次巻線Tに伝達する。2次側の一対の出力端子は、2次巻線Tに接続されたダイオードD及びキャパシタCOUTによる整流平滑回路からの出力電圧VOUTを出力する。 The control circuit 13 inputs an input voltage V IN stabilized by the capacitor C IN , and starts operation using the input voltage V IN as a power supply voltage. The control circuit 13 inputs a sense voltage generated in the sense resistor RS , generates a PWM signal based on the sense voltage, and outputs the generated PWM signal to the gate of the MIMO switching transistor MPW . Further, the primary winding T 1 inputs an input voltage V IN stabilized by the capacitor C IN , and transmits the excitation energy generated by the ON / OFF operation of the MIMO switching transistor MPW to the secondary winding T 2 . do. The pair of output terminals on the secondary side output the output voltage V OUT from the rectification smoothing circuit by the diode D 1 connected to the secondary winding T 2 and the capacitor C OUT .

出力電圧FB回路15は、出力電圧VOUTと、目標電圧値VOUT1との差分に応じた電流を発生する。例えばシャントレギュレータICは、出力電圧VOUTの抵抗R及び抵抗Rによる分圧と、目標電圧値VOUT1に応じて設定された基準電圧との差分に応じた吸込電流を発生する。したがって、シャントレギュレータICからの吸込電流の大きさは、出力電圧VOUTの増加に伴い増加する。 The output voltage FB circuit 15 generates a current according to the difference between the output voltage V OUT and the target voltage value V OUT 1. For example, the shunt regulator IC generates a suction current according to the difference between the voltage division by the resistance R 1 and the resistance R 2 of the output voltage V OUT and the reference voltage set according to the target voltage value V OUT 1. Therefore, the magnitude of the suction current from the shunt regulator IC increases as the output voltage V OUT increases.

なお、シャントレギュレータICからの吸込電流により発生する抵抗Rの電圧降下がフォトカプラPCのフォトダイオードの順方向電圧より小さいとき、フォトトランジスタからのフォトカプラ電流は発生しない。このとき、式(1)により規定されるスイッチング電源装置3の出力電圧制御時のデューティDは、フォトカプラ電流ゼロによるデューティD1(最大)となる。 When the voltage drop of the resistor R4 generated by the suction current from the shunt regulator IC is smaller than the forward voltage of the photodiode of the photocoupler PC 1 , the photocoupler current from the phototransistor is not generated. At this time, the duty D at the time of output voltage control of the switching power supply device 3 defined by the equation (1) becomes the duty D1 (maximum) due to the photocoupler current zero.

その後、スイッチング電源装置3において出力電圧VOUTが目標電圧値VOUT1に達したとき、シャントレギュレータICからの吸込電流に応じた抵抗Rの電圧降下がフォトカプラPCのフォトダイオードの順方向電圧を超える。これにより、フォトカプラPCのフォトダイオードは、抵抗Rの電圧降下に応じた光量で発光する。また、フォトカプラPCのフォトトランジスタは、ベース入力電流をフォトダイオードの光で入力し、その発光量に比例したフォトカプラ電流を発生する。なお、フォトトランジスタは、出力電圧VOUTが目標電圧値VOUT1に対して大きくなるほど、大きなフォトカプラ電流を発生する。 After that, when the output voltage V OUT reaches the target voltage value V OUT 1 in the switching power supply device 3, the voltage drop of the resistor R 4 according to the suction current from the shunt regulator IC is the forward voltage of the photodiode of the photocoupler PC 1 . Exceeds. As a result, the photodiode of the photocoupler PC 1 emits light with an amount of light corresponding to the voltage drop of the resistor R4 . Further, the phototransistor of the photocoupler PC 1 inputs the base input current with the light of the photodiode, and generates a photocoupler current proportional to the amount of light emitted thereof. The phototransistor generates a larger photocoupler current as the output voltage V OUT becomes larger than the target voltage value V OUT 1.

制御回路13は、センス抵抗Rに発生するセンス電圧と、フォトカプラPCのフォトトランジスタから吸込電流として出力されるフォトカプラ電流とを入力する。制御回路13は、センス電圧と、フォトカプラ電流に応じた電圧とに基づいてPWM信号を生成し、生成されたPWM信号をNMOSスイッチングトランジスタMPWのゲートに出力する。ここで、制御回路13は、フォトカプラ電流が大きいほど、NMOSスイッチングトランジスタMPWがONしている期間が短くなるように制御する。一例として、式(1)により規定されるスイッチング電源装置3の出力電圧制御時のデューティDは、シャントレギュレータICによる出力電圧制御によるデューティD3となる。シャントレギュレータICによる出力電圧制御によるデューティD3は、フォトカプラ電流ゼロによるデューティD1より小さい。 The control circuit 13 inputs the sense voltage generated in the sense resistor RS and the photocoupler current output as a suction current from the phototransistor of the photocoupler PC 1 . The control circuit 13 generates a PWM signal based on the sense voltage and the voltage corresponding to the photocoupler current, and outputs the generated PWM signal to the gate of the MIMO switching transistor MPW . Here, the control circuit 13 controls so that the larger the photocoupler current is, the shorter the period during which the MIMO switching transistor MPW is ON. As an example, the duty D at the time of output voltage control of the switching power supply device 3 defined by the equation (1) is the duty D3 by the output voltage control by the shunt regulator IC. The duty D3 due to the output voltage control by the shunt regulator IC is smaller than the duty D1 due to the zero photocoupler current.

このようにして、スイッチング電源装置3は、出力電圧VOUTが目標電圧値VOUT1に達したとき、フォトカプラ電流に基づくスイッチング制御を開始し、出力電圧VOUTが目標電圧値VOUT1になるように出力電圧制御を行う。 In this way, when the output voltage V OUT reaches the target voltage value V OUT 1, the switching power supply device 3 starts switching control based on the photocoupler current so that the output voltage V OUT becomes the target voltage value V OUT 1. Output voltage control is performed.

しかしながら、出力電圧VOUTが目標電圧値VOUT1に達してからフォトカプラ電流による出力制御が開始されるまでには時間を要する。このフォトカプラPCの動作遅延に伴い、スイッチング電源装置3では、図4に示すように、フォトカプラ電流による出力制御の開始は、出力電圧VOUTが目標電圧値VOUT1を超えた時点となり、出力電圧におけるオーバーシュートOSが発生する。 However, it takes time from the time when the output voltage V OUT reaches the target voltage value V OUT 1 until the output control by the photocoupler current is started. Due to the operation delay of the photocoupler PC 1 , in the switching power supply device 3, as shown in FIG. 4, the output control by the photocoupler current starts when the output voltage V OUT exceeds the target voltage value V OUT 1. Overshoot OS at the output voltage occurs.

そこで、本実施形態に係るスイッチング電源装置1は、図1及び図2を参照して上述したように、フォトカプラ電流調整回路17を搭載する。なお、以下の説明では、主として図4を参照して説明した図3のスイッチング電源装置3との相違点を説明する。 Therefore, the switching power supply device 1 according to the present embodiment is equipped with the photocoupler current adjusting circuit 17 as described above with reference to FIGS. 1 and 2. In the following description, the differences from the switching power supply device 3 of FIG. 3 described mainly with reference to FIG. 4 will be described.

図5は、実施形態に係る出力電圧検出回路19における電源起動時の各信号の動作波形の一例を示す図である。図6は、実施形態に係るスイッチング電源装置1における電源起動時の各信号の動作波形の一例を示す図である。 FIG. 5 is a diagram showing an example of an operation waveform of each signal when the power supply is started in the output voltage detection circuit 19 according to the embodiment. FIG. 6 is a diagram showing an example of an operation waveform of each signal when the power supply is started in the switching power supply device 1 according to the embodiment.

図5の上段は、出力電圧VOUT及びNMOSトランジスタMSFのゲート電圧の動作波形を例示する。図5の上段において、縦軸及び横軸は、それぞれ電圧[V]及び時間[s]を示す。図5の下段は、NMOSトランジスタMSFのドレイン電流及びシャントレギュレータICのカソード電流の動作波形を例示する。図5の下段において、縦軸及び横軸は、それぞれ電流[mA]及び時間[s]を示す。 The upper part of FIG. 5 illustrates the operation waveforms of the output voltage V OUT and the gate voltage of the HCl transistor MSF . In the upper part of FIG. 5, the vertical axis and the horizontal axis indicate voltage [V] and time [s], respectively. The lower part of FIG. 5 exemplifies the operation waveforms of the drain current of the NOTE transistor MSF and the cathode current of the shunt regulator IC. In the lower part of FIG. 5, the vertical axis and the horizontal axis indicate the current [mA] and the time [s], respectively.

出力電圧検出回路19は、目標電圧値VOUT1より低い出力電圧VOUTに応じて、NMOSトランジスタMSFのON/OFF動作を制御する。具体的には、図2に示すように、NMOSトランジスタMSFのゲート電圧は、出力電圧VOUTの増加に伴い、抵抗RS11及び(抵抗RS12+抵抗RS13)の分圧により徐々に増加する。したがって、図5に示すように、目標電圧値VOUT1より低い出力電圧VOUTであっても、その増加に伴いNMOSトランジスタMSFのゲート電圧が増加する。また、NMOSトランジスタMSFのソース側には抵抗RSFが設けられているため、NMOSトランジスタMSFのドレイン電流もまた、出力電圧VOUTの増加に伴い(線形比例して)増加する。このように、出力電圧検出回路19は、出力電圧VOUTが検出電圧値VOUT2より低いとき、NMOSトランジスタMSFをONにして、抵抗RSFに電流を発生させる。NMOSトランジスタMSFのドレインがフォトカプラPCのフォトダイオードのカソードに接続されているので、NMOSトランジスタMSF及び抵抗RSFを含む電流源で発生する電流により、抵抗Rの電圧降下を発生する。つまり、出力電圧検出回路19は、目標電圧値VOUT1より低い出力電圧VOUTであっても、図6に示すように、出力電圧VOUTに応じてフォトカプラ電流をフォトカプラPCのフォトダイオードに発生することができる。 The output voltage detection circuit 19 controls the ON / OFF operation of the NOTE transistor MSF according to the output voltage V OUT lower than the target voltage value V OUT 1. Specifically, as shown in FIG. 2, the gate voltage of the NOTE transistor MSF gradually increases due to the voltage division of the resistors R S11 and (resistance R S12 + resistance R S13 ) as the output voltage V OUT increases. do. Therefore, as shown in FIG. 5, even if the output voltage V OUT is lower than the target voltage value V OUT 1, the gate voltage of the nanotube transistor MSF increases as the output voltage V OUT increases. Further, since the resistor R SF is provided on the source side of the NOTE transistor M SF , the drain current of the NOTE transistor M SF also increases (in linear proportion) with the increase of the output voltage V OUT . As described above, when the output voltage V OUT is lower than the detected voltage value V OUT 2, the output voltage detection circuit 19 turns on the nanotube transistor MSF to generate a current in the resistance R SF . Since the drain of the IGMP transistor M SF is connected to the cathode of the photodiode of the photocoupler PC 1 , the voltage drop of the resistor R 4 is generated by the current generated by the current source including the Now's transistor M SF and the resistor R SF . .. That is, even if the output voltage detection circuit 19 has an output voltage V OUT lower than the target voltage value V OUT 1, as shown in FIG. 6, the output voltage detection circuit 19 converts the photocoupler current according to the output voltage V OUT 1 to the photodiode of the photocoupler PC 1 . Can occur in.

制御回路13は、センス抵抗Rに発生するセンス電圧と、フォトカプラPCのフォトトランジスタから吸込電流として出力されるフォトカプラ電流に応じた電圧とに基づいてPWM信号を生成し、生成されたPWM信号をNMOSスイッチングトランジスタMPWのゲートに出力する。このとき、出力電圧VOUTの増加に伴いフォトカプラ電流が徐々に増加するように、式(1)により規定されるスイッチング電源装置1の出力電圧制御時のデューティDは、出力電圧検出によるデューティD2となる。出力電圧検出によるデューティD2は、フォトカプラ電流ゼロによるデューティD1より小さく、かつ、シャントレギュレータICによる出力電圧制御によるデューティD3より大きい。これにより、出力電圧VOUTは、なだらかに増加するようになる。 The control circuit 13 generates a PWM signal based on the sense voltage generated in the sense resistor RS and the voltage corresponding to the photocoupler current output as the suction current from the phototransistor of the photocoupler PC 1 , and is generated. The PWM signal is output to the gate of the MIMO switching transistor MPW . At this time, the duty D at the time of output voltage control of the switching power supply device 1 defined by the equation (1) is the duty D2 by the output voltage detection so that the photocoupler current gradually increases as the output voltage V OUT increases. It becomes. The duty D2 due to the output voltage detection is smaller than the duty D1 due to the zero photocoupler current, and is larger than the duty D3 due to the output voltage control by the shunt regulator IC. As a result, the output voltage V OUT gradually increases.

また、出力電圧VOUTがさらに増加して検出電圧値VOUT2に達すると、出力電圧検出回路19において、抵抗RS12及び抵抗RS13の分圧によりNMOSトランジスタMS11のゲート-ソース間の電圧が増加する。これにより、NMOSトランジスタMS11がONされ、NMOSトランジスタMS11のドレイン電流によりNMOSトランジスタMSFがOFFされる。 Further, when the output voltage V OUT further increases and reaches the detected voltage value V OUT 2, in the output voltage detection circuit 19, the voltage between the gate and the source of the MIMO transistor M S 11 is increased by the divided voltage of the resistors RS 12 and the resistors RS 13 . To increase. As a result, the norm transistor M S11 is turned on, and the nanotube transistor M SF is turned off by the drain current of the nanotube transistor M S11 .

このようにして、出力電圧VOUTが検出電圧値VOUT2に達すると、NMOSトランジスタMSFはOFF状態になる。つまり、出力電圧VOUTが検出電圧値VOUT2に達すると、フォトカプラ電流調整回路17は、電流源による電流の発生を停止する。これにより、フォトカプラPCのフォトダイオードにおけるフォトカプラ電流の発生が終了する。その後、図3及び図4を参照して説明したように、スイッチング電源装置1において、シャントレギュレータICによる出力電圧制御が開始される。 In this way, when the output voltage V OUT reaches the detected voltage value V OUT 2 , the NOTE transistor MSF is turned off. That is, when the output voltage V OUT reaches the detected voltage value V OUT 2 , the photocoupler current adjusting circuit 17 stops the generation of current by the current source. As a result, the generation of the photocoupler current in the photodiode of the photocoupler PC 1 ends. After that, as described with reference to FIGS. 3 and 4, the output voltage control by the shunt regulator IC is started in the switching power supply device 1.

なお、シャントレギュレータICの動作開始後にNMOSトランジスタMSFがON状態である場合、フォトカプラ電流は、シャントレギュレータICの動作により発生する電流と、フォトカプラ電流調整回路17により発生する電流とを含む。つまり、シャントレギュレータICの動作開始後にNMOSトランジスタMSFがON状態である場合、フォトカプラ電流の増加に伴いNMOSスイッチングトランジスタMPWのOFF時間が増加し、出力電圧VOUTが低下する場合がある。 When the MIMO transistor MSF is in the ON state after the operation of the shunt regulator IC is started, the photocoupler current includes a current generated by the operation of the shunt regulator IC and a current generated by the photocoupler current adjusting circuit 17. That is, when the IGMP transistor MSF is in the ON state after the operation of the shunt regulator IC is started, the OFF time of the MIMO switching transistor MPW may increase as the photocoupler current increases, and the output voltage V OUT may decrease.

そこで、本実施形態に係るスイッチング電源装置1において、検出電圧値VOUT2は、目標電圧値VOUT1以下である。好ましくは、検出電圧値VOUT2は、目標電圧値VOUT1より小さい。具体的には、検出電圧値VOUT2は、シャントレギュレータICが出力電圧VOUTの上昇に伴い動作し始める前に、出力電圧検出回路19がNMOSトランジスタMSFをOFF状態にできるように設定されることが好ましい。 Therefore, in the switching power supply device 1 according to the present embodiment, the detected voltage value V OUT 2 is equal to or less than the target voltage value V OUT 1. Preferably, the detected voltage value V OUT2 is smaller than the target voltage value V OUT1 . Specifically, the detection voltage value V OUT 2 is set so that the output voltage detection circuit 19 can turn off the SOI transistor MSF before the shunt regulator IC starts operating as the output voltage V OUT rises. Is preferable.

以上説明したように、実施形態に係るスイッチング電源装置1は、フォトカプラ電流調整回路17を搭載する。フォトカプラ電流調整回路17は、フォトカプラPCのフォトダイオードのカソードにドレインが接続されるNMOSトランジスタMSFと、NMOSトランジスタMSFのソースに接続される抵抗RSFとを有する。また、フォトカプラ電流調整回路17は、スイッチング電源装置1の2次側において、目標電圧値VOUT1以下の出力電圧VOUTを検出し、NMOSトランジスタMSFのON/OFF動作を制御する出力電圧検出回路19をさらに有する。 As described above, the switching power supply device 1 according to the embodiment is equipped with a photocoupler current adjusting circuit 17. The optocoupler current adjusting circuit 17 has an µtransistor MSF in which a drain is connected to the cathode of the photodiode of the optocoupler PC 1 and a resistor RSF connected to the source of the µtransistor MSF . Further, the photocoupler current adjusting circuit 17 detects an output voltage V OUT of the target voltage value V OUT 1 or less on the secondary side of the switching power supply device 1, and outputs voltage detection that controls the ON / OFF operation of the NOTE transistor MSF . It further has a circuit 19.

この構成によれば、目標電圧値VOUT1より低い出力電圧VOUTに応じて、フォトカプラPCにフォトカプラ電流を発生させることができる。したがって、実施形態に係る技術によれば、出力電圧VOUTが目標電圧値VOUT1以下の時点でフォトカプラ電流によるスイッチング制御を開始することができるため、電源起動時の出力電圧におけるオーバーシュートの発生を抑制することができる。 According to this configuration, the photocoupler current can be generated in the photocoupler PC 1 according to the output voltage V OUT lower than the target voltage value V OUT 1. Therefore, according to the technique according to the embodiment, switching control by the photocoupler current can be started when the output voltage V OUT is equal to or less than the target voltage value V OUT 1, so that overshoot occurs in the output voltage when the power supply is started. Can be suppressed.

(出力電圧検出回路の変形例)
なお、実施形態に係る出力電圧検出回路19は、図2の構成に限らず、他の構成とすることもできる。図7は、実施形態に係る出力電圧検出回路19の構成の別の一例を示す図である。図7の出力電圧検出回路19は、抵抗RS21、抵抗RS22、抵抗RS23、抵抗RS24、抵抗RS25、シャントレギュレータICS1及びコンパレータCOMPS1を有する。
(Modification example of output voltage detection circuit)
The output voltage detection circuit 19 according to the embodiment is not limited to the configuration shown in FIG. 2, and may have other configurations. FIG. 7 is a diagram showing another example of the configuration of the output voltage detection circuit 19 according to the embodiment. The output voltage detection circuit 19 of FIG. 7 has a resistance R S21 , a resistance R S22 , a resistance R S23 , a resistance R S24 , a resistance R S25 , a shunt regulator IC S1 and a comparator COMP S1 .

コンパレータCOMPS1は、反転入力端子(-)と非反転入力端子(+)との間の電位差に応じた比較結果を出力する差動増幅回路(比較回路)である。コンパレータCOMPS1の電源端子の一方は、プラス側の出力端子に接続される。コンパレータCOMPS1の電源端子の他の一方は、グランド電位に接続される。コンパレータCOMPS1の反転入力端子(-)は、抵抗RS21を介して、プラス側の出力端子に接続される。また、コンパレータCOMPS1の反転入力端子(-)は、抵抗RS22を介して、グランド電位に接続される。コンパレータCOMPS1の非反転入力端子(+)は、シャントレギュレータICS1のカソード及びリファレンスに接続される。シャントレギュレータICS1のカソードとプラス側の出力端子との間には、抵抗RS23が接続される。シャントレギュレータICS1のアノードは、グランド電位に接続される。コンパレータCOMPS1の出力端子は、抵抗RS24を介して、NMOSトランジスタMSFのゲートに接続される。また、コンパレータCOMPS1の出力端子は、抵抗RS24及び抵抗RS25を介して、グランド電位に接続される。 The comparator COMP S1 is a differential amplifier circuit (comparison circuit) that outputs a comparison result according to the potential difference between the inverting input terminal (−) and the non-inverting input terminal (+). One of the power supply terminals of the comparator COMP S1 is connected to the output terminal on the positive side. The other end of the power supply terminal of the comparator COMP S1 is connected to the ground potential. The inverting input terminal (-) of the comparator COMP S1 is connected to the output terminal on the positive side via the resistor RS21 . Further, the inverting input terminal (-) of the comparator COMP S1 is connected to the ground potential via the resistor RS22 . The non-inverting input terminal (+) of the comparator COMP S1 is connected to the cathode and reference of the shunt regulator IC S1 . A resistor RS23 is connected between the cathode of the shunt regulator IC S1 and the output terminal on the positive side. The anode of the shunt regulator IC S1 is connected to the ground potential. The output terminal of the comparator COMP S1 is connected to the gate of the comparator transistor MSF via the resistor RS24 . Further, the output terminal of the comparator COMP S1 is connected to the ground potential via the resistance R S24 and the resistance R S25 .

この構成によれば、コンパレータCOMPS1の出力が出力電圧VOUTの増加に伴い「H」になり、コンパレータCOMPS1の出力端子に抵抗RS24を介して接続されたNMOSトランジスタMSFをONすることができる。これにより、NMOSトランジスタMSFのドレイン電流を出力電圧VOUTに応じて増加させて、出力電圧VOUTが目標電圧値VOUT1以下の時点でフォトカプラ電流によるスイッチング制御を開始することができる。 According to this configuration, the output of the comparator COMP S1 becomes “H” as the output voltage V OUT increases, and the MIMO transistor MSF connected to the output terminal of the comparator COMP S1 via the resistor RS24 is turned on. Can be done. As a result, the drain current of the NOTE transistor MSF can be increased according to the output voltage V OUT , and switching control by the photocoupler current can be started when the output voltage V OUT is equal to or less than the target voltage value V OUT 1.

また、出力電圧VOUTが検出電圧値VOUT2まで増加したとき、抵抗RS21及び抵抗RS22の分圧により反転入力端子(-)の電位が増加する。一方で、非反転入力端子(+)の電位はシャントレギュレータICS1により一定電圧となっており、出力電圧VOUTが検出電圧値VOUT2まで増加したとき、反転入力端子(-)の電位が非反転入力端子(+)の電位を超えてコンパレータCOMPS1の出力は「L」になり、NMOSトランジスタMSFをOFFすることができる。これにより、出力電圧検出回路19は、目標電圧値VOUT1より低い出力電圧VOUTに応じてNMOSトランジスタMSFをONしつつ、シャントレギュレータICが出力電圧VOUTの上昇に伴い動作し始める前に、NMOSトランジスタMSFをOFFすることができる。 Further, when the output voltage V OUT increases to the detected voltage value V OUT 2, the potential of the inverting input terminal (−) increases due to the voltage division of the resistors R S21 and the resistors R S22 . On the other hand, the potential of the non-inverting input terminal (+) is a constant voltage due to the shunt regulator IC S1 , and when the output voltage V OUT increases to the detected voltage value V OUT 2, the potential of the inverting input terminal (-) is non-inverting. The output of the comparator COMP S1 becomes “L” beyond the potential of the inverting input terminal (+), and the comparator transistor MSF can be turned off. As a result, the output voltage detection circuit 19 turns on the thought transistor MSF in response to the output voltage V OUT lower than the target voltage value V OUT 1, and before the shunt regulator IC starts operating as the output voltage V OUT rises. , Immuno transistor MSF can be turned off.

(スイッチング電源装置の変形例)
なお、上述の実施形態では、PWM方式によりデューティDを変更する場合を例示したが、これに限らない。図8は、実施形態に係るスイッチング電源装置1の構成の別の一例を示す図である。
(Modification example of switching power supply)
In the above-described embodiment, the case where the duty D is changed by the PWM method is illustrated, but the present invention is not limited to this. FIG. 8 is a diagram showing another example of the configuration of the switching power supply device 1 according to the embodiment.

図8のスイッチング電源装置1において、トランス11は、補助巻線Tをさらに有する。また、図8のスイッチング電源装置1は、抵抗RSUB、ダイオードDSUB1、キャパシタCSUB1及び抵抗RST1をさらに有する。 In the switching power supply device 1 of FIG. 8, the transformer 11 further includes an auxiliary winding T3. Further, the switching power supply device 1 of FIG. 8 further includes a resistor R SUB , a diode D SUB 1, a capacitor C SUB 1, and a resistor R ST1 .

補助巻線Tは、トランス11の1次側に設けられる。補助巻線Tには、ダイオードDSUB1及びキャパシタCSUB1による整流平滑回路が、抵抗RSUBを介して接続される。具体的には、補助巻線Tは、一端がグランド電位に接続され、他の一端が抵抗RSUBに接続される。抵抗RSUBの補助巻線Tとは反対側の一端は、ダイオードDSUB1のアノードに接続される。ダイオードDSUB1のカソードとグランド電位との間には、キャパシタCSUB1が接続される。キャパシタCSUB1は、補助巻線Tから供給される電荷を蓄える容量素子である。ダイオードDSUB1のカソードは、抵抗RST1と制御回路13との間に接続される。抵抗RST1は、プラス側の入力端子と、制御回路13との間に接続される。 The auxiliary winding T 3 is provided on the primary side of the transformer 11. A rectifying smoothing circuit with a diode D SUB 1 and a capacitor C SUB 1 is connected to the auxiliary winding T 3 via a resistor R SUB . Specifically, one end of the auxiliary winding T 3 is connected to the ground potential, and the other end is connected to the resistor R SUB . One end of the resistor R SUB opposite to the auxiliary winding T 3 is connected to the anode of the diode D SUB 1. A capacitor C SUB1 is connected between the cathode of the diode D SUB1 and the ground potential. The capacitor C SUB 1 is a capacitive element that stores the electric charge supplied from the auxiliary winding T 3 . The cathode of the diode D SUB 1 is connected between the resistor R ST1 and the control circuit 13. The resistor R ST1 is connected between the input terminal on the positive side and the control circuit 13.

補助巻線Tには、1次巻線Tに流れる電流に対応して発生する電圧が発生する。制御回路13の電源端子へは、補助巻線Tに接続されたダイオードDSUB1及びキャパシタCSUB1による整流平滑回路からの電源電圧VDDが供給される。 In the auxiliary winding T 3 , a voltage generated corresponding to the current flowing in the primary winding T 1 is generated. To the power supply terminal of the control circuit 13, the power supply voltage VDD from the rectifying smoothing circuit by the diode D SUB1 and the capacitor C SUB1 connected to the auxiliary winding T3 is supplied.

この構成であっても、上述の実施形態と同様にして、目標電圧値VOUT1より低い出力電圧VOUTに応じて、フォトカプラPCにフォトカプラ電流を発生させることができる。したがって、上述の実施形態と同様にして、出力電圧VOUTが目標電圧値VOUT1以下の時点でフォトカプラ電流によるスイッチング制御を開始することができるため、電源起動時の出力電圧におけるオーバーシュートの発生を抑制することができる。 Even with this configuration, the photocoupler current can be generated in the photocoupler PC 1 according to the output voltage V OUT lower than the target voltage value V OUT 1 in the same manner as in the above-described embodiment. Therefore, similarly to the above-described embodiment, switching control by the photocoupler current can be started when the output voltage V OUT is equal to or less than the target voltage value V OUT 1, so that overshoot occurs at the output voltage when the power supply is started. Can be suppressed.

また、図8に示すスイッチング電源装置1においては、制御回路13の電源電圧VDDは、補助巻線Tから供給されている。また、制御回路13はリンギングチョークコンバータ(RCC)のフォトカプラによる出力電圧制御のように、フォトカプラ電流が大きくなる出力の負荷電流が小さい時の不連続モードでスイッチング周波数が低く、フォトカプラ電流が小さくなる出力の負荷電流が大きく臨界モードでスイッチング周波数が高くなる出力電圧制御を行うとする。図8に示すスイッチング電源装置1にフォトカプラ電流調整回路17が設けられていない場合、図3に示すスイッチング電源装置3と同様に、電源起動時の出力電圧VOUTの立ち上がりにオーバーシュートが発生する。シャントレギュレータICによる出力電圧制御においては、オーバーシュートによる高い出力電圧VOUTが保持されてフォトカプラ電流が大きくなると、制御回路13によるNMOSスイッチングトランジスタMPWへの信号のデューティDが小さく、さらにスイッチング周波数は低くなる。このため、NMOSスイッチングトランジスタMPWのOFF時間が長くなり、スイッチング停止に伴いキャパシタCSUB1に補助巻線Tからの電荷が供給されなくなり、電源電圧VDDの低下が発生する。 Further, in the switching power supply device 1 shown in FIG. 8, the power supply voltage VDD of the control circuit 13 is supplied from the auxiliary winding T3. Further, the control circuit 13 has a low switching frequency in a discontinuous mode when the load current of the output where the photocoupler current is large is small, as in the output voltage control by the photocoupler of the ringing choke converter (RCC), and the photocoupler current is high. It is assumed that the output voltage is controlled so that the load current of the output becomes smaller and the switching frequency becomes higher in the critical mode. When the switching power supply device 1 shown in FIG. 8 is not provided with the photocoupler current adjusting circuit 17, overshoot occurs at the rising edge of the output voltage V OUT when the power supply is started, as in the switching power supply device 3 shown in FIG. .. In the output voltage control by the shunt regulator IC, when the high output voltage V OUT due to overshoot is maintained and the photocoupler current becomes large, the duty D of the signal to the µ switching transistor MPW by the control circuit 13 becomes small, and the switching frequency is further increased. Will be low. Therefore, the OFF time of the MIMO switching transistor MPW becomes long, the electric charge from the auxiliary winding T3 is not supplied to the capacitor CSUB1 as the switching is stopped , and the power supply voltage VDD drops.

このような中、図8に示すスイッチング電源装置1によれば、電源起動時の出力電圧におけるオーバーシュートの発生を抑制することができるため、NMOSスイッチングトランジスタMPWのOFF時間の増加を防ぎ、スイッチング停止に伴う電源電圧VDDの低下の発生も抑制することができる。 Under these circumstances, according to the switching power supply device 1 shown in FIG. 8, since the occurrence of overshoot in the output voltage at the time of starting the power supply can be suppressed, it is possible to prevent an increase in the OFF time of the IGMP switching transistor MPW and switch. It is also possible to suppress the occurrence of a decrease in the power supply voltage VDD due to the stoppage.

以上、本発明の実施形態を説明したが、上記実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。上記新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。 Although the embodiments of the present invention have been described above, the above embodiments are presented as examples and are not intended to limit the scope of the invention. The above-mentioned novel embodiment can be implemented in various other embodiments, and various omissions, replacements, and changes can be made without departing from the gist of the invention. These embodiments are included in the scope and gist of the invention, and are also included in the scope of the invention described in the claims and the equivalent scope thereof.

1 スイッチング電源装置
11 トランス
13 制御回路
15 出力電圧フィードバック(FB)回路
17 フォトカプラ電流調整回路
19 出力電圧検出回路(電圧検出回路)
IN,CNF,COUT,CSUB1 キャパシタ
COMPS1 コンパレータ
,DSUB1 ダイオード
IC,ICS1 シャントレギュレータ
PW NMOSスイッチングトランジスタ
S11,MSF NMOSトランジスタ
PC フォトカプラ
,R,R,R,RNF,RS11,RS12,RS13,RS21,RS22,RS23,RS24,RS25,RSF,RST1,RSUB 抵抗
センス抵抗
1次巻線
2次巻線
補助巻線
1 Switching power supply 11 Transformer 13 Control circuit 15 Output voltage feedback (FB) circuit 17 Photocoupler current adjustment circuit 19 Output voltage detection circuit (voltage detection circuit)
C IN , C NF , C OUT , C SUB1 Capacitor COMP S1 Comparator D 1 , D SUB1 Diode IC, IC S1 Shunt Regulator M PW CICS Switching Transistor M S11 , M SF NMOS Transistor PC 1 Photocoupler R1 , R2 , R 3 , R 4 , R NF , R S11 , R S12 , R S13 , R S21 , R S22 , R S23 , R S24 , R S25 , R SF , R ST1 , R SUB resistance R S sense resistance T 1 1st volume Wire T 2 Secondary winding T 3 Auxiliary winding

Claims (4)

スイッチングトランジスタと、
前記スイッチングトランジスタがONしたときに流れる電流に応じたセンス電圧を生成するセンス抵抗と、
前記スイッチングトランジスタがONすることで入力電圧が印加する1次巻線と、負荷が接続される2次巻線とを有するトランスと、
1次側に設けられるフォトトランジスタと、2次側に設けられるフォトダイオードとを有し、前記フォトダイオードに流れる電流に応じて前記フォトトランジスタにおいてフォトカプラ電流を発生するフォトカプラと、
前記2次巻線に発生する電圧を整流平滑した出力電圧が予め定められた目標電圧より高いとき、前記出力電圧及び前記目標電圧の差分に応じた前記フォトカプラ電流を前記フォトダイオードに発生させる出力電圧フィードバック回路と
を有する絶縁型のスイッチング電源装置において、
前記フォトカプラのフォトダイオードのカソードに接続された電流源と、
前記出力電圧が前記目標電圧より低いとき、前記電流源に電流を発生させることにより、前記目標電圧より低い前記出力電圧に応じた前記フォトカプラ電流を前記フォトダイオードに発生させ、前記出力電圧が予め定められた検出電圧に達したとき、前記電流源による電流の発生を停止する電圧検出回路と、
前記センス電圧及び前記フォトカプラ電流に基づいて前記スイッチングトランジスタのON/OFF動作を制御する制御回路と
を具備する絶縁型のスイッチング電源装置。
Switching transistor and
A sense resistor that generates a sense voltage according to the current that flows when the switching transistor is turned on,
A transformer having a primary winding to which an input voltage is applied by turning on the switching transistor and a secondary winding to which a load is connected.
A photocoupler having a phototransistor provided on the primary side and a photodiode provided on the secondary side, and generating a photocoupler current in the phototransistor according to a current flowing through the photodiode.
When the output voltage obtained by rectifying and smoothing the voltage generated in the secondary winding is higher than the predetermined target voltage, the output that causes the photodiode to generate the photocoupler current according to the difference between the output voltage and the target voltage. In an isolated switching power supply with a voltage feedback circuit,
A current source connected to the cathode of the photodiode of the photocoupler,
When the output voltage is lower than the target voltage, a current is generated in the current source to generate the photocoupler current corresponding to the output voltage lower than the target voltage in the photodiode, and the output voltage is set in advance. A voltage detection circuit that stops the generation of current by the current source when the specified detection voltage is reached, and
An isolated switching power supply device including a control circuit that controls ON / OFF operation of the switching transistor based on the sense voltage and the photocoupler current.
前記電流源は、
ゲートが前記電圧検出回路の出力に接続され、ソースが前記2次側のマイナス側の電圧端に接続され、ドレインが前記フォトカプラのカソードに接続されるMOSトランジスタと、
ベースが前記電圧検出回路の出力に接続され、エミッタが前記2次側のマイナス側の電圧端に接続され、コレクタが前記フォトカプラのカソードに接続されるバイポーラトランジスタと
のうちいずれか一方を含む、請求項1に記載のスイッチング電源装置。
The current source is
A MOS transistor with a gate connected to the output of the voltage detection circuit, a source connected to the negative voltage end of the secondary side, and a drain connected to the cathode of the optocoupler.
A base is connected to the output of the voltage sensing circuit, an emitter is connected to the negative voltage end of the secondary side, and a collector is connected to the cathode of the optocoupler, including one of the bipolar transistors. The switching power supply device according to claim 1.
前記検出電圧は、前記目標電圧より小さい、請求項1又は請求項2に記載のスイッチング電源装置。 The switching power supply device according to claim 1 or 2, wherein the detected voltage is smaller than the target voltage. 前記電流源は、前記出力電圧の上昇に比例して増加する、請求項1又は請求項2に記載のスイッチング電源装置。 The switching power supply device according to claim 1 or 2, wherein the current source increases in proportion to an increase in the output voltage.
JP2020208600A 2020-12-16 2020-12-16 Switching power source device Pending JP2022095331A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020208600A JP2022095331A (en) 2020-12-16 2020-12-16 Switching power source device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020208600A JP2022095331A (en) 2020-12-16 2020-12-16 Switching power source device

Publications (1)

Publication Number Publication Date
JP2022095331A true JP2022095331A (en) 2022-06-28

Family

ID=82163188

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020208600A Pending JP2022095331A (en) 2020-12-16 2020-12-16 Switching power source device

Country Status (1)

Country Link
JP (1) JP2022095331A (en)

Similar Documents

Publication Publication Date Title
US10128762B2 (en) Semiconductor device for controlling power source
KR101677729B1 (en) Switch control device, power supply device comprising the same, and switch control method
JP2004282962A (en) Method and device for fixed-voltage output control in switching power circuit
WO2010021103A1 (en) Switching power supply circuit
US9001533B2 (en) Feedback circuit and power supply device including the same
JP2009153234A (en) Switching power supply device
US9318961B2 (en) Switching power-supply device
JP2011015557A (en) Switching power supply apparatus, and semiconductor device for control of the same
US11489448B2 (en) Isolated switching converter with high feedback accuracy and control method
CN110401347B (en) DC power supply device
JP6381963B2 (en) Switching power supply circuit
JP2019080433A (en) Synchronous rectification circuit and switching power unit
WO2019159551A1 (en) Switching power supply device
JP3876223B2 (en) Switching power supply circuit
JP2022095331A (en) Switching power source device
JP6487742B2 (en) Switching power supply
JP7051666B2 (en) Switching power supply
JP2022120992A (en) Power supply control device and flyback converter
JP2000209850A (en) Switching power source
JP6810150B2 (en) Switching power supply and semiconductor device
JP4525311B2 (en) Switching power supply
JP6093285B2 (en) Switching power supply
WO2018105252A1 (en) Output voltage detection circuit for switched-mode power supply
EP3079244B1 (en) Power supply system
JP2012125025A (en) Power converter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231011

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240705

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20241001