JP7002367B2 - 表示装置 - Google Patents

Description

本発明の実施形態の一つは、発光素子を有する表示装置に関する。

表示装置の一例として、有機ＥＬ（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置が挙げられる。有機ＥＬ表示装置は、基板上に形成された複数の有機発光素子（以下、発光素子）を有し、各発光素子は一対の電極（陰極、陽極）間に有機化合物を含む電界発光層（以下、ＥＬ層と記す）を基本構造として有している。一対の電極間に電位差を与えることで陽極と陰極からＥＬ層に対してそれぞれホールと電子が供給される。ホールと電子はＥＬ層内で再結合して有機化合物の励起状態を形成する。この励起状態が基底状態に輻射失活する際の発光を利用することで、発光素子としての機能が発現される。

発光素子の効率や発光色は、ＥＬ層の構造やＥＬ層に含まれる発光材料によって制御される。例えば、発光材料を適宜選択することによって種々の色の発光を得ることができる。また、発光素子内部、あるいは外部における光の干渉効果を利用することで、正面方向の発光強度を増大させるとともに発光スペクトルを狭線化することもできる。例えば特許文献１では、発光波長の異なる発光素子ごとにＥＬ層に含まれるホール輸送層の厚さを調整し、これによってＥＬ層と一対の電極によって形成される共振構造を制御することが開示されている。この方法により、発光素子ごとに発光強度や発光色を最適化することができる。

特開２０００－３２３２７７号公報

本発明の実施形態の一つは、色純度と発光効率に優れた発光素子を備え、色再現性に優れた低消費電力の表示装置を提供することを目的の一つとする。

本発明の実施形態の一つは表示装置である。この表示装置は、第１から第３の発光素子を有する。第１から第３の発光素子はそれぞれ、第１の電極、第１の電極上のホール輸送層、ホール輸送層上の発光層、発光層上に位置し、発光層と接するホールブロック層、ホールブロック層上に位置し、ホールブロック層と接する電子輸送層、および電子輸送層上の第２の電極を備える。第２の発光素子の発光波長は、第１の発光素子の発光波長よりも長く、第３の発光素子の発光波長よりも短い。第２の発光素子のホールブロック層と電子輸送層の総厚は、第１の発光素子のホールブロック層と電子輸送層の総厚よりも大きく、第３の発光素子のホールブロック層と電子輸送層の総厚より小さい。第１から第３の発光素子のそれぞれにおいて、ホールブロック層の厚さは電子輸送層の厚さよりも大きい。

本発明の実施形態の一つは、表示装置である。この表示装置は、第１から第３の画素電極、第１から第３の画素電極のそれぞれの上に位置する第１から第３のホール輸送層、第１から第３のホール輸送層のそれぞれの上に位置する第１から第３の発光層、第１から第３の発光層のそれぞれの上に位置する第１から第３のホールブロック層、第１から第３のホールブロック層のそれぞれの上に位置する第１から第３の電子輸送層、および第１から第３の電子輸送層上の対向電極を有する。第２の発光層の発光波長は、第１の発光層の発光波長よりも長く、第３の発光層の発光波長よりも短い。第２のホールブロック層と第２の電子輸送層の総厚は、第１のホールブロック層と第１の電子輸送層の総厚よりも大きく、第３のホールブロック層と第３の電子輸送層の総厚よりも小さい。第１から第３のホールブロック層の厚さは、それぞれ第１から第３の電子輸送層の厚さよりも大きい。

本発明の実施形態に係る表示装置の上面模式図。 本発明の実施形態に係る表示装置の表示素子の断面模式図。 本発明の実施形態に係る表示装置の表示素子の断面模式図。 本発明の実施形態に係る表示装置の表示素子の断面模式図。 本発明の実施形態に係る表示装置の表示素子の断面模式図。 本発明の実施形態に係る表示装置の表示素子の断面模式図。 本発明の実施形態に係る表示装置の画素の等価回路の一例。 本発明の実施形態に係る表示装置の断面模式図。 本発明の実施形態に係る表示装置の断面模式図。 本発明の実施形態に係る表示装置の断面模式図。

以下、本発明の実施形態について、図面等を参照しつつ説明する。但し、本発明は、その要旨を逸脱しない範囲において様々な態様で実施することができ、以下に例示する実施形態の記載内容に限定して解釈されるものではない。

図面は、説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。本明細書と各図において、既出の図に関して説明したものと同様の機能を備えた要素には、同一の符号を付して、重複する説明を省略することがある。複数の同様、あるいは類似する要素を区別する場合、符号とともに小文字のアルファベットを付し、これら複数の要素を総じて記述する場合には符号のみを用いる。

本発明において、ある一つの膜に対してエッチングや光照射を行って複数の膜を形成した場合、これら複数の膜は異なる機能、役割を有することがある。しかしながら、これら複数の膜は同一の工程で同一層として形成された膜に由来し、同一の層構造、同一の材料を有する。したがって、これら複数の膜は同一層に存在しているものと定義する。

本明細書および特許請求の範囲において、ある構造体の上に他の構造体を配置する態様を表現するにあたり、単に「上に」と表記する場合、特に断りの無い限りは、ある構造体に接するように、直上に他の構造体を配置する場合と、ある構造体の上方に、さらに別の構造体を介して他の構造体を配置する場合との両方を含むものとする。

本明細書および請求項において、「ある構造体が他の構造体から露出するという」という表現は、ある構造体の一部が他の構造体によって覆われていない態様を意味し、この他の構造体によって覆われていない部分は、さらに別の構造体によって覆われる態様も含む。

（第１実施形態）
本実施形態では、本発明の実施形態の一つである表示装置１００、および表示装置１００に含まれる発光素子１２０の構造を説明する。

［１．全体構造］
図１に表示装置１００の上面模式図を示す。表示装置１００は基板１０２を有し、その上にパターニングされた種々の絶縁膜、半導体膜、導電膜を有する。これらの絶縁膜、半導体膜、導電膜により、複数の画素１０４や画素１０４を駆動するための駆動回路（走査線側駆動回路１０８、信号線側駆動回路１１０）が形成される。複数の画素１０４によって表示領域１０６が定義される。後述するように、各画素１０４に発光素子１２０が配置される。

走査線側駆動回路１０８や信号線側駆動回路１１０は、表示領域１０６外（周辺領域、あるいは額縁領域）に配置される。表示領域１０６や走査線側駆動回路１０８、信号線側駆動回路１１０からはパターニングされた導電膜で形成される種々の配線１１２が基板１０２の一辺へ延び、配線１１２は基板１０２の端部付近で露出されて端子（図示せず）を形成する。これらの端子はフレキシブル印刷回路基板（ＦＰＣ）１１４と電気的に接続される。ここで示した例では、ＦＰＣ１１４上に、半導体基板上に形成された集積回路を有する駆動ＩＣ１１６がさらに搭載される。駆動ＩＣ１１６、ＦＰＣ１１４を介して外部回路（図示しない）から映像信号や電源が供給され、映像信号や電源は配線１１２を通して表示領域１０６、走査線側駆動回路１０８、信号線側駆動回路１１０へ与えられる。駆動回路や駆動ＩＣ１１６の態様については図１に示したそれに限られず、例えば駆動ＩＣ１１６は基板１０２上に実装されても良いし、信号線側駆動回路１１０の機能が駆動ＩＣ１１６に統合されていても良い。

［２．発光素子の構造］
表示装置１００には、異なる発光色を与える複数の発光素子１２０が設けられ、各画素１０４にこれらの発光素子１２０のいずれか一つが配置される。例えば各画素１０４には、青色発光、緑色発光、および赤色発光を与える発光素子１２０のいずれかが配置される。このように三原色の発光を与える複数の発光素子１２０を制御することで、フルカラー表示が可能となる。発光素子１２０の発光色には制約は無く、例えば白色発光を与える発光素子をさらに設けてもよい。

図２は、それぞれ三つの画素（第１の画素１０４ａ、第２の画素１０４ｂ、第３の画素１０４ｃ）に配置され、互いに異なる発光色を与える第１の発光素子１２０ａ、第２の発光素子１２０ｂ、第３の発光素子１２０ｃの断面構造を模式的に示す。ここに示した例では、第２の発光素子１２０ｂの発光波長は、第１の発光素子１２０ａのそれよりも長く、第３の発光素子１２０ｃのそれよりも短い。例えば第１の発光素子１２０ａ、第２の発光素子１２０ｂ、第３の発光素子１２０ｃはそれぞれ、青色発光、緑色発光、赤色発光を与えるよう、発光素子１２０を構成することができる。本明細書では、青色発光とは４００ｎｍ以上５００ｎｍ以下の範囲に発光ピーク波長を有する発光であり、緑色発光とは５００ｎｍ以上６００ｎｍ以下の範囲に発光ピーク波長を有する発光であり、赤色発光とは６００ｎｍ以上７８０ｎｍ以下の範囲に発光ピーク波長を有する発光である。

各発光素子１２０は画素電極（第１の電極）１２２を備える。ここでは便宜上、第１の発光素子１２０ａ、第２の発光素子１２０ｂ、第３の発光素子１２０ｃの画素電極１２２をそれぞれ第１の画素電極１２２ａ、第２の画素電極１２２ｂ、第３の画素電極１２２ｃと呼ぶ。画素電極１２２は陽極、および陰極のいずれか一方として機能することができるが、以下の説明では画素電極１２２は陽極として機能する場合を説明する。第１の画素電極１２２ａ、第２の画素電極１２２ｂ、第３の画素電極１２２ｃにはそれぞれ独立して電位が供給されるよう、画素１０４が構成される。

各発光素子１２０は、画素電極１２２と重なる対向電極（第２の電極）１３８を備える。対向電極１３８も陽極、および陰極の他方として機能することができるが、以下の説明では対向電極１３８が陰極として機能する場合を説明する。後述するように、対向電極１３８は第１の画素１０４ａ、第２の画素１０４ｂ、第３の画素１０４ｃにわたって延在する。すなわち、対向電極１３８は第１の画素１０４ａ、第２の画素１０４ｂ、第３の画素１０４ｃにわたって連続的に設けられ、複数の画素１０４に設けられるそれぞれの発光素子１２０によって共有される。したがって、複数の画素１０４において対向電極１３８には同一の電位が印加される。各発光素子１２０には、画素電極１２２と対向電極１３８の間に種々の機能層が設けられ、画素電極１２２と対向電極１３８から機能層に対してホールと電子がそれぞれ注入される。本明細書と請求項では、画素電極１２２と対向電極１３８に挟持される機能層の全体をＥＬ層１４０と呼ぶ。

図２に示すように、第１の画素１０４ａには、ＥＬ層１４０の機能層として、第１のホール輸送層１２６ａ、第１のホール輸送層１２６ａ上の第１の発光層１３０ａ、第１の発光層１３０ａの上に位置し、第１の発光層１３０ａと接する第１のホールブロック層１３２ａ、および第１のホールブロック層１３２ａ上に位置し、第１のホールブロック層１３２ａと接する第１の電子輸送層１３４ａが設けられる。任意の構成として、第１の画素１０４ａは、第１の画素電極１２２ａに接するホール注入層１２４、第１のホール輸送層１２６ａと第１の発光層１３０ａに挟まれる電子ブロック層１２８、第１の電子輸送層１３４ａ上の電子注入層１３６を有してもよい。

同様に、第２の画素１０４ｂには、第２のホール輸送層１２６ｂ、第２のホール輸送層１２６ｂ上の第２の発光層１３０ｂ、第２の発光層１３０ｂの上に位置し、第２の発光層１３０ｂと接する第２のホールブロック層１３２ｂ、および第２のホールブロック層１３２ｂ上に位置し、第２のホールブロック層１３２ｂと接する第２の電子輸送層１３４ｂが設けられる。第１の画素１０４ａと同様、任意の構成として、第２の画素１０４ｂは、第２の画素電極１２２ｂに接するホール注入層１２４、第２のホール輸送層１２６ｂと第２の発光層１３０ｂに挟まれる電子ブロック層１２８、第２の電子輸送層１３４ｂ上の電子注入層１３６を有してもよい。

同様に、第３の画素１０４ｃには、第３のホール輸送層１２６ｃ、第３のホール輸送層１２６ｃ上の第３の発光層１３０ｃ、第３の発光層１３０ｃの上に位置し、第３の発光層１３０ｃと接する第３のホールブロック層１３２ｃ、および第３のホールブロック層１３２ｃ上に位置し、第３のホールブロック層１３２ｃと接する第３の電子輸送層１３４ｃが設けられる。第１の画素１０４ａや第２の画素１０４ｂと同様、任意の構成として、第３の画素１０４ｃは、第３の画素電極１２２ｃに接するホール注入層１２４、第３のホール輸送層１２６ｃと第３の発光層１３０ｃに挟まれる電子ブロック層１２８、第３の電子輸送層１３４ｃ上の電子注入層１３６を有してもよい。

詳細は後述するが、第１から第３のホール輸送層１２６は、それぞれ独立した膜として対応する発光素子１２０に設けてもよく、あるいは一体化された一つの膜として第１から第３の発光素子１２０に共有されるように設けてもよい。同様に、第１から第３の電子輸送層１３４もそれぞれ独立した膜として対応する発光素子１２０に設けてもよく、あるいは一体化された一つの膜として第１から第３の発光素子１２０に共有されるように設けてもよい。ホール注入層１２４、電子ブロック層１２８、電子注入層１３６は一つの膜として第１から第３の発光素子１２０に共有されるように設けられる。

各発光素子１２０上には、任意の構成として、第１のキャップ層１８４、および第１のキャップ層１８４上の第２のキャップ層１８６を備える光学調整層を設けてもよい。光学調整層を設けることで、発光層１３０から対向電極１３８を介して出射される光を共振させることができ、これにより出射光の狭線化や正面方向の強度を向上させることができる。光学調整層も第１から第３の発光素子１２０に共有されるように設けられる。

以下、画素電極と対向電極、および各機能層について説明する。

２－１．画素電極
画素電極１２２は、ＥＬ層１４０にホールを注入するために設けられる電極であり、その表面が比較的高い仕事関数を有することが好ましい。画素電極１２２の具体的な材料としてはインジウム－スズ混合酸化物（ＩＴＯ）、インジウム－亜鉛混合酸化物（ＩＺＯ）などの可視光を透過可能な導電性酸化物が挙げられ、これらにはさらにケイ素が含まれていてもよい。このような材料を用いることにより、発光層１３０から得られる発光を画素電極１２２を通じて取り出すことができる。一方、発光層１３０から得られる発光を対向電極１３８を通して取り出す場合、画素電極１２２は銀やアルミニウムなどの可視光の反射率が高い金属を含む膜をさらに含んでもよい。例えば画素電極１２２は、導電性酸化物を含む第１の導電膜、銀、アルミニウムなどの金属を含む第２の導電膜、導電性酸化物を含む第３の導電膜がこの順に積層された構造を有することができる。この場合、第２の導電膜の上面は反射面として機能し、この反射面で発光層１３０からの光が反射する。

２－２．ホール注入層
ホール注入層１２４には画素電極１２２からホールが注入しやすい、すなわち酸化されやすい化合物（電子供与性化合物）を用いることができる。換言すると最高占有分子軌道（ＨＯＭＯ）準位の浅い化合物を用いることができる。例えばベンジジン誘導体やトリアリールアミンなどの芳香族アミン、カルバゾール誘導体、チオフェン誘導体、銅フタロシアニンなどのフタロシアニン誘導体などを用いることができる。あるいは、ポリチオフェンやポリアニリン誘導体を用いることができ、一例としてポリ（２，３－エチレンジオキシチオフェン）／ポリ（スチレンスルホン酸）が挙げられる。あるいは、上述した芳香族アミンやカルバゾール誘導体、あるいは芳香族炭化水素などの電子供与性化合物と電子受容体との混合物を用いてもよい。電子受容体としては、酸化バナジウムや酸化モリブデンなどの遷移金属酸化物や、含窒素ヘテロ芳香族化合物、シアノ基などの強い電子吸引基を有するヘキサアザトリフェニレンなどのヘテロ芳香族化合物などが挙げられる。これらの材料や混合物はイオン化ポテンシャルが小さいため、画素電極１２２からのホール注入障壁が小さく、表示装置１００の駆動電圧の低減に寄与する。

２－３．ホール輸送層
ホール輸送層１２６は、ホール注入層１２４に注入されたホールを発光層１３０側へ輸送する機能を有する。ホール輸送層１２６には、ホール注入層１２４で使用可能な材料と同様、あるいは類似する材料を用いることができる。例えば、ホール注入層１２４と比較して、ＨＯＭＯ準位が深いが、その差が約０．５ｅＶ、０．３ｅＶ、あるいはそれ以下の材料を用いることができる。上述した材料は電子輸送性よりもホール輸送性が高いため、ホールを効率よく発光層１３０側へ輸送することができ、表示装置１００を低い電圧で駆動することを可能にする。

２－４．電子ブロック層
電子ブロック層１２８は、対向電極１３８から注入された電子が再結合に寄与することなく発光層１３０を通過してホール輸送層１２６へ注入されることを防ぐことでホールを発光層１３０内に閉じ込めるとともに、発光層１３０で得られる励起エネルギーがホール輸送層１２６の分子に移動することを防ぐ機能を有する。これにより、発光効率の低下を防ぐことができる。

電子ブロック層１２８には、電子輸送性よりもホール輸送性が高い、あるいは同程度であり、発光層１３０内の分子よりも最低非占有分子軌道（ＬＵＭＯ）準位が浅く、かつバンドギャップが大きい材料を用いることが好ましい。具体的には、電子ブロック層１２８に含まれる分子のＬＵＭＯ準位と発光層１３０に含まれる分子のそれとの差は、０．２ｅＶ、０．３ｅＶ、あるいは０．５ｅＶ以上が好ましい。また、電子ブロック層１２８に含まれる分子のバンドギャップと発光層１３０に含まれる発光材料のそれとの差が０．２ｅＶ、０．３ｅＶ、あるいは０．５ｅＶ以上であることが好ましい。発光材料が燐光材料の場合、発光材料よりも０．２ｅＶ、０．３ｅＶ、あるいは０．５ｅＶ以上三重項準位（Ｔ１準位）の高い材料を用いることが好ましい。より具体的には、芳香族アミン誘導体、カルバゾール誘導体、９，１０－ジヒドロアクリジン誘導体、ベンゾフラン誘導体、ベンゾチオフェン誘導体などが挙げられる。

２－５．発光層
発光層１３０はホールと電子が再結合する空間を提供する層であり、この層に含まれる発光材料から発光が得られる。発光層１３０は単一の化合物で形成されていてもよく、あるいは、いわゆるホスト―ゲスト型の構成を有していもよい。ホスト―ゲスト型の場合、ホスト材料としては、例えばスチルベン誘導体、アントラセン誘導体などの縮合芳香族化合物、カルバゾール誘導体、キノリノール配位子を含む金属錯体、芳香族アミン、フェナントロリン誘導体などの含窒素ヘテロ芳香族化合物などを用いることができる。ゲストは発光材料として機能し、クマリン誘導体、ピラン誘導体、キノクリドン誘導体、テトラセン誘導体、ピレン誘導体、アントラセン誘導体などの蛍光材料、あるいはイリジウム系オルトメタル錯体、もしくはポルフィリン誘導体の白金錯体などの燐光材料をゲストとして用いることができる。発光層１３０を単一の化合物で構成する場合、上述したホスト材料を用いることができる。この場合、ホスト材料が発光材料として働く。

本実施形態の表示装置１００では、第２の発光素子１２０ｂの発光波長が第１の発光素子１２０ａの発光波長よりも長く、第３の発光素子１２０ｃの発光波長よりも短くなるよう、発光層１３０の材料が選択される。例えば、第１の発光層１３０ａの発光材料が４００ｎｍ以上５００ｎｍ以下の範囲に発光ピークを与え、第２の発光層１３０ｂの発光材料が５００ｎｍ以上６００ｎｍ以下の範囲に発光ピークを与え、第３の発光層１３０ｃの発光材料が６００ｎｍ以上７８０ｎｍ以下の範囲に発光ピークを与えるよう、発光材料が選択される。

２－６．ホールブロック層
ホールブロック層１３２は、画素電極１２２から注入されたホールが再結合に寄与することなく発光層１３０を通過して電子輸送層１３４へ注入されることを防ぐことでホールを発光層１３０内に閉じ込めるとともに、発光層１３０で得られる励起エネルギーが電子輸送層１３４内の分子に移動することを防ぐ機能を有する。これにより、発光効率の低下を防ぐことができる。

ホールブロック層１３２には、ホール輸送性よりも電子輸送性が高く、発光層１３０内の分子よりもＨＯＭＯ準位が深く、かつバンドギャップが大きい材料を用いることが好ましい。具体的には、ホールブロック層１３２に含まれる分子のＨＯＭＯ準位と発光層１３０に含まれる分子のそれとの差は、０．２ｅＶ、０．３ｅＶ、あるいは０．５ｅＶ以上が好ましい。また、ホールブロック層１３２に含まれる分子のバンドギャップと発光層１３０に含まれる分子のそれとの差は０．２ｅＶ、０．３ｅＶ、あるいは０．５ｅＶ以上が好ましい。発光材料が燐光材料の場合、発光材料よりも０．２ｅＶ、０．３ｅＶ、あるいは０．５ｅＶ以上Ｔ１準位の高い材料を用いることが好ましく、具体的には２．２ｅＶ以上のＴ１準位を有する材料が好ましい。例えば、フェナントロリン誘導体、オキサジアゾール誘導体、トリアゾール誘導体、ビス（２－メチル－８－キノリノラト）（４－ヒドロキシ－ビフェニリル）アルミニウムなどの比較的バンドギャップの大きい（例えば２．８ｅＶ以上）金属錯体などが挙げられる。

ここで、ホールブロック層１３２に含まれる分子のＬＵＭＯ準位と発光層１３０に含まれる分子のＬＵＭＯ準位の差が０ｅＶ以上０．２ｅＶ以下となるよう、それぞれの層を構成することが好ましい。これにより、対向電極１３８から注入された電子をより速やかに発光層１３０に輸送することが可能となり、また、発光層１３０における発光領域を画素電極１２２側へシフトさせることが可能となる。

表示装置１００では、ホールブロック層１３２は電子輸送層１３４よりも高い移動度を有し、電子移動度が１×１０^-4ｃｍ²／Ｖｓ以上１×１０^-2ｃｍ²／Ｖｓ以下、１×１０^-4ｃｍ²／Ｖｓ以上５×１０^-3ｃｍ²／Ｖｓ以下、あるいは１×１０^-4ｃｍ²／Ｖｓ以上１×１０^-3ｃｍ²／Ｖｓ以下の材料を用いて構成される。ホールブロック層１３２の高い電子移動度に起因し、ホールブロック層１３２の厚さ（ｔ₁）を大きくしても駆動電圧が増大せず、表示装置１００の消費電力の増大を抑制することができるだけでなく、電子をより速やかに発光層１３０に輸送することが可能となる。換言すると、ホールブロック層１３２の厚さを調整することで、駆動電圧の増大を招くことなく発光層１３０と対向電極１３８間の距離を任意に調整することができる。

ホールブロック層１３２は、各発光素子１２０において電子輸送層１３４より大きな厚さを有するように形成される。また、ホールブロック層１３２は、発光色の異なる発光素子１２０間で異なる厚さを有する。具体的には、最も短波長の発光を与える第１の発光素子１２０ａの第１のホールブロック層１３２ａの厚さが最も小さく、第２のホールブロック層１３２ｂの厚さよりも小さい。これに対し、最も長波長の発光を与える第３の発光素子１２０ｃの第３のホールブロック層１３２ｃの厚さが最も大きく、第２のホールブロック層１３２ｂの厚さよりも大きい。例えば、第１のホールブロック層１３２ａと第２のホールブロック層１３２ｂの厚さは共に１０ｎｍから３０ｎｍの範囲から選択され、典型的にはそれぞれ１０ｎ、１５ｎｍである。第３のホールブロック層１３２ｃの厚さは２５ｎｍから４０ｎｍの範囲から選択され、典型的には２５ｎｍ、あるいは３０ｎｍである。

２－７．電子輸送層
電子輸送層１３４は対向電極１３８から電子注入層１３６に注入された電子を発光層１３０側へ輸送する機能を有する。電子輸送層１３４はホール輸送性よりも電子輸送性い材料（電子輸送材料）を含む。具体的には、電子輸送層１３４の電子移動度が１×１０^-6ｃｍ²／Ｖｓ以上１×１０^-4ｃｍ²／Ｖｓ以下、１×１０^-6ｃｍ²／Ｖｓ以上５×１０^-5ｃｍ²／Ｖｓ以下、あるいは１×１０^-6ｃｍ²／Ｖｓ以上１×１０^-5ｃｍ²／Ｖｓ以下となるよう、材料が選択される。さらに、電子輸送層１３４のＬＵＭＯ準位とホールブロック層１３２のＬＵＭＯ準位の差が０ｅＶ以上０．２ｅＶ以下となるよう材料を選択することが好ましい。このような化合物としては、アルミニウム錯体、リチウム錯体、ベリリウムなどの金属錯体、オキサジアゾール誘導体、トリアゾール誘導体、シラシクロペンタジエン誘導体、アントラセン誘導体、ピレン誘導体、ぺリレン誘導体などの縮合芳香族化合物、フェナントロリン誘導体などの含窒素縮合ヘテロ芳香族化合物などが挙げられる。上記金属錯体としては、例えば８－キノリノラトリチウム（Ｌｉｑ）、トリス（８－キノリノラト）アルミニウム（Ａｌｑ）やビス（８－キノリノラト）ベリリウムなどの、８－キノリノール配位子を有する金属錯体が例示される。これらの化合物は置換基を有していてもよく、置換基としては炭素数１から４のアルキル基、あるいはフェニル基やナフチル基などのアリール基が挙げられる。

電子輸送層１３４の厚さは、１ｎｍ以上１０ｎｍ以下、あるいは１ｎｍ以上５ｎｍ以下の範囲から選択される。電子輸送層１３４の厚さは発光素子１２０間で同一でも良い。上述したように、各発光素子１２０では、電子輸送層１３４よりも高い電子移動度を有するホールブロック層１３２は、電子輸送層１３４よりも厚く形成される。このため、電子輸送層１３４の相対的に低い電子移動度はホールブロック層１３２の高い電子移動度によって補完され、表示装置１００を低い電圧で駆動することができる。

第２の発光素子１２０ｂの第２のホールブロック層１３２ｂと第２の電子輸送層１３４ｂの厚さの和（総厚）は、第１の発光素子１２０ａの第１のホールブロック層１３２ａと第１の電子輸送層１３４ａの厚さの和よりも大きく、第３の発光素子１２０ｃの第３のホールブロック層１３２ｃと第３の電子輸送層１３４ｃの厚さの和よりも小さくなるよう、発光素子１２０を構成することができる。具体的には、第１のホールブロック層１３２ａと第１の電子輸送層１３４ａの厚さの和は１５ｎｍから２５ｎｍ、典型的には２０ｎｍとすることができる。第２のホールブロック層１３２ｂと第２の電子輸送層１３４ｂの厚さの和は２０ｎｍから３０ｎｍ、典型的には２５ｎｍとすることができる。第３のホールブロック層１３２ｃと第３の電子輸送層１３４ｃの厚さの和は３０ｎｍから４０ｎｍ、典型的には３５ｎｍとすることができる。

２－８．電子注入層
電子注入層１３６は、対向電極１３８からの電子注入を促進する機能を有する。電子注入層１３６に用いることのできる材料としては、例えばフッ化リチウムやフッ化カルシウムなどの無機化合物が挙げられる。あるいは、電子輸送層１３４に用いることが可能な電子輸送性化合物と、リチウムなどの第１族金属やマグネシウム、カルシウムなどの第２族金属、あるいはイッテルビウムなどのランタノイド金属などに例示される電子供与性化合物との混合物を用いることができる。典型的には、ＡｌｑとＬｉの混合物やＬｉｑとＬｉの混合物が挙げられる。電子輸送性化合物と電子供与性化合物の混合層内には電子輸送性化合物のアニオンラジカルが存在するため、キャリアとしての電子の密度が高い。このため、電子輸送層１３４の電子輸送性が増大し、対向電極１３８から注入される電子を効率よく発光層１３０へ輸送することができ、その結果、表示装置１００の駆動電圧が低減する。電子注入層１３６の厚さは、０．５ｎｍから１０ｎｍ、あるいは１ｎｍから５ｎｍの範囲から選択することができる。

２－９．対向電極
対向電極１３８は、ＥＬ層１４０へ電子を注入する機能を有する。これと同時に、発光層１３０からの発光を画素電極１２２から取り出す場合には反射電極として、発光を対向電極１３８から取り出す場合には、発光の一部を反射し、一部を透過する半反射半透過電極として機能する。対向電極１３８を反射電極として用いる場合には、アルミニウムやマグネシウム、銀などの金属やこれらの合金を含み、可視光を効率よく反射する厚さを有する膜を対向電極１３８として用いる。一方、対向電極１３８を半反射半透過電極として用いる場合には、ＩＴＯやＩＺＯなどの透光性を有する導電性酸化物を含むよう、対向電極１３８が構成される。あるいは、上述した金属を含み、かつ、可視光が透過する程度の厚さを有する金属膜を用いてもよい。この場合、さらに透光性を有する導電性酸化物が積層された積層体を用いてもよい。

２－１０．キャップ層
第１のキャップ層１８４は、可視光領域における透過率が高く、かつ、屈折率が比較的高い材料を含むことができる。このような材料の一例として有機化合物が挙げられる。有機化合物としては高分子材料が代表例であり、たとえば硫黄、ハロゲン、リンを含む高分子材料が挙げられる。硫黄を含む高分子としては、主鎖や側鎖にチオエーテル、スルホン、チオフェンなどの置換基を有する高分子が挙げられる。リンを含む高分子材料としては、主鎖や側鎖に亜リン酸基、リン酸基などが含まれる高分子材料、あるいはポリフォスファゼンなどが挙げられる。ハロゲンを含む高分子材料としては、臭素やヨウ素、塩素を置換基として有する高分子材料が挙げられる。上記高分子材料は、分子間あるいは分子内で架橋していてもよい。他の例としては無機材料が挙げられ、酸化チタン、酸化ジリコニウム、酸化クロム、酸化アルミニウム、酸化インジウム、ＩＴＯ、ＩＺＯ、硫化鉛、硫化亜鉛、窒化ケイ素などが例示される。これらの無機材料と高分子材料の混合物を用いてもよい。

一方第２のキャップ層１８６は、可視光領域における透過率が高く、かつ、屈折率が比較的低い材料を含むことができる。一例としてフッ素を含有する高分子材料が挙げられる。フッ素を含有する高分子材料としては、例えばポリテトラフルオロエチレンやポリフッ化ビニリデン、これらの誘導体、主鎖あるいは側鎖にフッ素を有するポリビニルエーテルやポリイミド、ポリメタクリル酸エステル、ポリアクリル酸エステル、ポリシロキサンなどが挙げられる。これらの高分子は分子内あるいは分子間で架橋していてもよい。低い屈折率を有する無機材料としては、フッ化リチウム、フッ化マグネシウム、フッ化カルシウムなどの金属フッ化物、酸化ホウ素や酸化リンを含有する酸化ケイ素などが挙げられる。

［３．光学設計］
表示装置１００では、適切な光学設計をＥＬ層１４０に施すことにより、正面方向の発光効率を増大させ、かつ、発光の色純度を向上させることができる。上述したように、発光層１３０からの発光を対向電極１３８から取り出す場合（トップエミッション）、画素電極１２２は反射電極として機能し、対向電極１３８は半反射半透過電極として発光層１３０からの発光を一部を反射し、一部を透過する。一方、発光層１３０からの発光を画素電極１２２から取り出す場合には（ボトムエミッション）、画素電極１２２は可視光を透過し、対向電極１３８は反射電極として機能する。この場合、画素電極１２２とＥＬ層１４０との屈折率の差に起因して画素電極１２２とＥＬ層１４０との界面においてＥＬ層１４０からの光が一部反射する。すなわち、この界面が反射面として機能する。したがって、トップエミッションとボトムエミッションのいずれの場合でも画素電極１２２と対向電極１３８の反射面の間に微小共振器が形成され、発光層１３０で生成した光が干渉する。以下、図２に示した画素電極１２２の上面と対向電極１３８の底面がそれぞれの反射面として働き、この間で微小共振器が形成されるとして説明を行う。

微小共振器内における光の干渉効果は、画素電極１２２の上面と対向電極１３８の底面間の光学距離と発光層１３０からの発光のスペクトルによって決まる。この光学距離は、各機能層の屈折率と厚さの積の和である。トップエミッションの場合には光学距離が目的とする発光の波長の４分の１（λ／４）の奇数倍と一致するように、ボトムエミッションの場合には発光層１３０における発光中心と画素電極１２２の上面間の光学距離が目的とする発光の波長の２分の１（λ／２）の整数倍と一致するようにＥＬ層１４０を調整することで、発光が強め合うように光が干渉する。これにより、発光層１３０の正面方向の発光強度が増大し、発光スペクトルが狭線化される。

表示装置１００では、各発光素子１２０のホールブロック層１３２の厚さを制御することでＥＬ層１４０の光学距離の調整を容易に行うことができる。例えば第１の発光素子１２０ａにおいては、第１のホールブロック層１３２ａの厚さを制御することで光学調整が行われる。第２の発光層１３０ｂは第１の発光層１３０ａよりも長波長側に発光を与えるため、光学距離は第１の発光素子１２０ａよりも第２の発光素子１２０ｂの方が長い。このため、第２の発光素子１２０ｂでは、第２のホールブロック層１３２ｂを第１のホールブロック層１３２ａよりも厚く形成し、上述した干渉条件を満たすように光学調整が行われる。同様に、第３の発光層１３０ｃは第２の発光層１３０ｂよりも長波長側に発光を与えるため、光学距離は第３の発光素子１２０ｃの方が第２の発光素子１２０ｂよりも長い。このため、第３の発光素子１２０ｃでは、第２のホールブロック層１３２ｂの厚さよりも大きな厚さを有する第３のホールブロック層１３２ｃを上述した干渉条件を満たすように配置することで光学調整が行われる。

上述したように、ホールブロック層１３２は高い電子輸送性を示す。このため、光学調整を行うために厚いホールブロック層１３２を形成しても、駆動電圧の増大を防ぐことができる。また、高い電子輸送性に起因して、各発光層１３０において発光領域を画素電極１２２側にシフトさせることができる。このことは、特に発光波長が最も短い第１の発光素子１２０ａにおいて発光効率の増大に大きく寄与する。この理由は以下のとおりである。最も短い波長の発光を与える第１の発光素子１２０ａでは、発光材料として蛍光材料を使用することで、優れた色純度と高い信頼性を実現することができる。発光材料として蛍光材料を用いる場合、電子とホールの再結合によって約２５％の確率で励起一重項（Ｓ１）が形成され、７５％の確率で励起三重項（Ｔ１）が形成される。励起一重項は速やかに基底状態に輻射失活することで発光を与えるが、蛍光材料の励起三重項は非輻射失活過程を経由して基底状態へ失活するため、発光に寄与しない。

しかしながら、発光領域を画素電極１２２側にシフトさせて励起子密度を増大させることで、三重項励起状態同士の反応、すなわち三重項－三重項消滅（Ｔ－Ｔ消滅）過程を経て励起一重項を生成することができる。このため、再結合によって直接形成される励起一重項のみならず、Ｔ－Ｔ消滅過程によって生じる励起一重項をも発光に寄与させることができ、その結果、２０％を超える高い外部量子効率で第１の発光素子１２０ａを発光させることが可能となる。

［４．変形例］
表示装置１００は、発光素子１２０間において、ホールブロック層１３２に加え発光層１３０の厚さ（ｔ₂）が異なるよう構成してもよい。具体的には図３に示すように、第２の発光層１３０ｂの厚さが第１の発光層１３０ａの厚さよりも大きく、第３の発光層１３０ｃの厚さ以下となるよう、表示装置１００を構成することができる。このような構成を採用することで、ホールブロック層１３２と発光層１３０の両者を用いて光学調整を行うことが可能となる。

あるいは図４に示すように、発光素子１２０間において、ホールブロック層１３２に加え電子輸送層１３４の厚さ（ｔ₃）が異なるよう表示装置１００を構成してもよい。具体的には、第２の電子輸送層１３４ｂの厚さが第１の電子輸送層１３４ａの厚さよりも大きく、第３の電子輸送層１３４ｃの厚さよりも小さくなるよう、表示装置１００を構成することができる。このような構成を採用することで、ホールブロック層１３２と電子輸送層１３４の両者を用いて光学調整を行うことが可能となる。

あるいは図５に示すように、発光素子１２０間において、ホールブロック層１３２に加えホール輸送層１２６の厚さ（ｔ₄）が異なるよう表示装置１００を構成してもよい。具体的には、第２のホール輸送層１２６ｂの厚さが第１のホール輸送層１２６ａの厚さよりも大きく、第３の発光素子１２０ｃの第３のホール輸送層１２６ｃの厚さよりも小さくなるよう、表示装置１００を構成することができる。このような構成を採用することで、ホールブロック層１３２とホール輸送層１２６の両者を用いて光学調整を行うことが可能となる。

あるいは図６に示すように、発光素子１２０間において、ホールブロック層１３２の厚さのみならず、電子輸送層１３４の厚さとホール輸送層１２６の厚さが異なるよう表示装置１００構成してもよい。この場合、ホールブロック層１３２、電子輸送層１３４、およびホール輸送層１２６の厚さの関係は、図３、図４、および図５に示した発光素子のそれと同様である。

従来の発光素子では、光学調整は主に発光層よりも下に位置するホール輸送層１２６やホール注入層１２４を用いて行われる。これに対し表示装置１００では、ホールブロック層１３２を主に用いて各発光素子１２０で光学調整を行う。これにより、実施例でも示すように、従来の発光素子と比較して高い効率を有し、かつ、高い信頼性を示す発光素子１２０を提供できることが発明者によって見出された。また、ホールブロック層１３２の高い電子輸送性に起因し、ホールブロック層１３２を用いて光学調整を行っても駆動電圧の増大を抑制することができることが確認された。このことから、本実施形態を適用することにより、消費電力が低く、優れた色再現性と信頼性を示す表示装置を提供することが可能となる。

［５．画素の構造］
５－１．画素回路
各画素１０４には、パターニングされた種々の絶縁膜や半導体膜、導電膜によって発光素子１２０を含む画素回路が形成される。画素回路の構成は任意に選択することができ、その一例を等価回路として図７に示す。

図７の等価回路で示す画素回路は、発光素子１２０に加え、駆動トランジスタ２２２、発光制御トランジスタ２３０、補正トランジスタ２２８、初期化トランジスタ２２４、書込トランジスタ２２６、保持容量２３４、付加容量２３６を有している。容量２３８は独立した容量素子ではなく、発光素子１２０の寄生容量である。高電位電源線２００には高電位ＰＶＤＤが与えられ、この電位が電流供給線２０２を介して各列に接続される画素１０４に供給される。発光素子１２０、駆動トランジスタ２２２、発光制御トランジスタ２３０、補正トランジスタ２２８は、高電位電源線２００と低電位電源線２０４との間で直列に接続される。低電位電源線２０４には低電位ＰＶＳＳが与えられる。

駆動トランジスタ２２２の一方の端子は発光制御トランジスタ２３０と補正トランジスタ２２８を介して高電位電源線２００と電気的に接続され、他方の端子は発光素子１２０と電気的に接続される。駆動トランジスタ２２２のゲートは、初期化トランジスタ２２４を介して第１の信号線２０６と電気的に接続されるとともに、書込トランジスタ２２６を介して第２の信号線２０８と電気的に接続される。第１の信号線２０６には初期化信号Ｖｉｎｉが与えられ、第２の信号線２０８には映像信号Ｖｓｉｇが与えられる。初期化信号Ｖｉｎｉは一定レベルの初期化電位を与える信号である。書込トランジスタ２２６は、そのゲートに接続される書込制御走査線２１０に与えられる走査信号ＳＧによって動作（オン／オフ）が制御される。初期化トランジスタ２２４のゲートは、初期化制御信号ＩＧが与えられる初期化制御走査線２１２と接続され、初期化制御信号ＩＧにより動作が制御される。書込トランジスタ２２６がオン、初期化トランジスタ２２４がオフのとき、映像信号Ｖｓｉｇの電位が駆動トランジスタ２２２のゲートに与えられる。一方、書込トランジスタ２２６がオフ、初期化トランジスタ２２４がオンのとき、初期化信号Ｖｉｎｉの電位が駆動トランジスタ２２２のゲートに与えられる。

補正トランジスタ２２８と発光制御トランジスタ２３０のゲートにはそれぞれ、補正制御信号ＣＧが印加される補正制御走査線２１４、発光制御信号ＢＧが印加される発光制御走査線２１８が接続される。駆動トランジスタ２２２の一方の端子には、補正トランジスタ２２８を介し、リセット制御線２１６が接続される。リセット制御線２１６は、走査線側駆動回路１０８に設けられるリセットトランジスタ２３２と接続される。リセットトランジスタ２３２はリセット制御信号ＲＧによって制御され、これによりリセット信号線２２０に与えられるリセット電位Ｖｒｓｔを補正トランジスタ２２８を介して駆動トランジスタ２２２の一方の端子に印加することができる。

駆動トランジスタ２２２の他方の端子とゲートとの間には、保持容量２３４が設けられる。付加容量２３６の一方の端子は駆動トランジスタ２２２の他方の端子に接続され、他方の端子が高電位電源線２００に接続される。付加容量２３６は、他方の端子が低電位電源線２０４に接続されるように設けてもよい。保持容量２３４と付加容量２３６は、映像信号Ｖｓｉｇを駆動トランジスタ２２２のゲートに与えるとき、映像信号Ｖｓｉｇに応じたゲート－ソース間電圧Ｖｇｓを保持するために設けられる。

信号線側駆動回路１１０、もしくは駆動ＩＣ１１６は、第１の信号線２０６と第２の信号線２０８に初期化信号Ｖｉｎｉと映像信号Ｖｓｉｇをそれぞれ出力する。一方、走査線側駆動回路１０８は書込制御走査線２１０に走査信号ＳＧを出力し、初期化制御走査線２１２に初期化制御信号ＩＧを出力し、補正制御走査線２１４に補正制御信号ＣＧを出力し、発光制御走査線２１８に発光制御信号ＢＧを出力し、リセットトランジスタ２３２のゲートにリセット制御信号ＲＧを出力する。

５－２．断面構造
図８に表示装置１００の断面模式図を示す。図８は、基板１０２上に形成された隣接する三つの画素１０４（第１の画素１０４ａ、第２の画素１０４ｂ、第３の画素１０４ｃ）の断面模式図である。ここでは、各画素１０４に含まれる素子のうち、駆動トランジスタ２２２、保持容量２３４、付加容量２３６、発光素子１２０の断面構造が示されている。

画素回路に含まれる各素子はアンダーコート１５０を介し、基板１０２上に設けられる。基板１０２はガラスや石英、あるいはプラスチックを含むことができる。プラスチックを用いることで基板１０２に可撓性を付与することができる。プラスチックとしては、ポリイミドやポリアミド、ポリエステル、ポリカルボナートなどの高分子が挙げられ、中でも耐熱性の高いポリイミドが好適である。アンダーコート１５０は、単層構造を有していてもよく、図８に示すように複数の膜から構成されていてもよい。複数の膜を用いる場合、例えば酸化シリコンを含む膜１５０ａ、窒化シリコンを含む膜１５０ｂ、および酸化シリコンを含む膜１５０ｃを含む膜を順次基板１０２上に形成すればよい。

駆動トランジスタ２２２は、半導体膜１５２、ゲート絶縁膜１５４、ゲート電極１５６、ドレイン電極１６２、ソース電極１６４を含む。ゲート電極１５６は、ゲート絶縁膜１５４を介して半導体膜１５２の少なくとも一部と交差するように配置され、半導体膜１５２とゲート電極１５６が重なる領域にチャネル領域１５２ａが形成される。半導体膜１５２はさらに、チャネル領域１５２ａを挟持する低濃度不純物領域１５２ｃ、およびチャネル領域１５２ａと低濃度不純物領域１５２ｃを挟持する高濃度不純物領域１５２ｂを有する。

ゲート絶縁膜１５４を介し、ゲート電極１５６と同一の層に存在する容量電極１５８が高濃度不純物領域１５２ｂと重なるように設けられる。ゲート電極１５６、容量電極１５８の上には層間絶縁膜１６０が配置される。層間絶縁膜１６０とゲート絶縁膜１５４には、高濃度不純物領域１５２ｂに達する開口が形成され、この開口を覆うようにドレイン電極１６２、ソース電極１６４が配置される。ソース電極１６４の一部は、層間絶縁膜１６０を介して高濃度不純物領域１５２ｂの一部と容量電極１５８と重なり、高濃度不純物領域１５２ｂの一部、ゲート絶縁膜１５４、容量電極１５８、層間絶縁膜１６０、およびソース電極１６４の一部によって保持容量２３４が形成される。

駆動トランジスタ２２２や保持容量２３４の上にはさらに平坦化膜１６６が設けられる。平坦化膜１６６は、ソース電極１６４に達する開口を有し、この開口と平坦化膜１６６の上面の一部を覆う接続電極１６８がソース電極１６４と接するように形成される。平坦化膜１６６上にはさらに付加容量電極１７０が設けられる。接続電極１６８と付加容量電極１７０を覆うように容量絶縁膜１７２が配置される。容量絶縁膜１７２は、平坦化膜１６６の開口では接続電極１６８の一部を覆わず、接続電極１６８の上面を露出する。これにより、接続電極１６８を介し、その上に設けられる画素電極１２２とソース電極１６４間の電気的接続が可能となる。容量絶縁膜１７２には、その上に設けられる隔壁１７６と平坦化膜１６６の接触を許容するための開口１７４を設けてもよい。開口１７４を通して平坦化膜１６６中の不純物を除去することができ、これによって発光素子１２０の信頼性を向上させることができる。なお、接続電極１６８や開口１７４の形成は任意である。

容量絶縁膜１７２上には、接続電極１６８と付加容量電極１７０と重なる画素電極１２２が設けられる。容量絶縁膜１７２は付加容量電極１７０と画素電極１２２によって挟持され、この構造によって付加容量２３６が形成される。画素電極１２２は、付加容量２３６と発光素子１２０によって共有される。

画素電極１２２の上には、画素電極１２２の端部を覆う隔壁１７６が設けられる。画素電極１２２、隔壁１７６を覆うようにＥＬ層１４０、およびその上の対向電極１３８が設けられる。ＥＬ層１４０には上述した構造を適用することができ、ＥＬ層１４０を構成する各機能層や対向電極１３８は、インクジェット法やスピンコート法、印刷法、蒸着法、あるいはスパッタリング法を適宜適用して形成される。図８では、見やすさを考慮し、ＥＬ層１４０の詳細な構造は図示していない。

表示装置１００は、任意の構成として、発光素子１２０保護するためのパッシベーション膜１８０を備えてもよい。パッシベーション膜１８０の構造も任意に決定することができ、単層構造、積層構造のいずれを採用してもよい。積層構造を有する場合、図８に示すように、例えばケイ素含有無機化合物を含む第１の層１８０ａ、樹脂を含む第２の層１８０ｂ、ケイ素含有無機化合物を含む第３の層１８０ｃが順次積層した構造を採用することができる。ケイ素含有無機化合物としては窒化ケイ素や酸化ケイ素が挙げられる。樹脂としてはエポキシ樹脂やアクリル樹脂、ポリエステル、ポリカルボナートなどが挙げられる。

図９に図８で示した発光素子１２０の断面模式図を示す。図９では、図６に示した第１の発光素子１２０ａ、第２の発光素子１２０ｂ、および第３の発光素子１２０ｃがそれぞれ第１の画素１０４ａ、第２の画素１０４ｂ、および第３の画素１０４ｃに配置した例が示されている。すなわち、発光素子１２０間でホールブロック層１３２やホール輸送層１２６、発光層１３０の厚さが異なる例が示されている。図９に示すように、ホール注入層１２４や電子ブロック層１２８、電子輸送層１３４、電子注入層１３６、および対向電極１３８は複数の画素１０４にわたって連続的に設けられる。すなわち、これらの層や電極は複数の発光素子１２０によって共有される。したがって、電子輸送層１３４は、図６に示した第１の電子輸送層１３４ａ、第２の電子輸送層１３４ｂ、第３の電子輸送層１３４ｃが一体化された一つの膜である。これに対し、ホール輸送層１２６や発光層１３０、ホールブロック層１３２は、隣接する画素１０４間で離間するように設けられる。

図９に示した例では、ホール輸送層１２６は隣接する画素１０４間で離間するように設けられているが、図１０に示すように、ホール輸送層１２６は複数の画素１０４に共有されるよう、第１のホール輸送層１２６ａ、第２のホール輸送層１２６ｂ、第３のホール輸送層１２６ｃが一体化された膜として形成してもよい。この場合、一つのホール輸送層１２６ｄを第１の画素電極１２２ａ、第２の画素電極１２２ｂ、第３の画素電極１２２ｃの上に、第１の発光素子１２０ａから第３の発光素子１２０ｃにわたって形成した後、ホール輸送層１２６ｅを第２の画素電極１２２ｂと第３の画素電極１２２ｃの上に選択的に形成し、さらにホール輸送層１２６ｆを第３の画素電極１２２ｃの上に選択的に形成すればよい。この場合、第１の発光素子１２０ａにおいてはホール輸送層１２６ｄが第１のホール輸送層１２６ａに相当し、第２の発光素子１２０ｂにおいてはホール輸送層１２６ｄとホール輸送層１２６ｅの積層が第２のホール輸送層１２６ｂに相当する。同様に、第３の発光素子１２０ｃにおいてはホール輸送層１２６ｄとホール輸送層１２６ｆの積層が第３のホール輸送層１２６ｃに相当する。

これらの変形例においても、高い電子輸送性を示すホールブロック層１３２が電子輸送層１３４よりも厚く形成され、ホールブロック層１３２によって光学調整が行われる。また、異なる発光色を与える発光素子１２０間でホールブロック層１３２の厚さが異なる。したがって、駆動電圧の増大を伴うことなく各発光素子１２０で光学調整が可能であり、色純度に優れ、発光効率の高い発光素子１２０、およびそれを有する表示装置１００を提供することができる。

本実施例では、表示装置１００に備えられる発光素子１２０の特性を評価した結果を述べる。

実施例１の表示装置１００は図６に示した第１の発光素子１２０ａから第３の発光素子１２０ｃを備える。表１にこれらの発光素子１２０のホール輸送層１２６、ホールブロック層１３２、電子輸送層１３４の厚さを纏める。第１の発光素子１２０ａから第３の発光素子１２０ｃの発光層１３０の厚さは、それぞれ１５ｎｍ、４５ｎｍ、４０ｎｍであり、対向電極は１３８は銀とマグネシウムを共蒸着することで作製した（厚さ２０ｎｍ）。なお、比較の対象として従来の素子構造を有する三つの発光素子（第４から第６の発光素子）を有する表示装置（比較例１）も形成した。実施例１の第１の発光素子１２０ａから第３の発光素子１２０ｃの機能層で用いた材料は、第４から第６の発光素子の機能層で用いた材料とそれぞれ同一である。比較例１の第４から第６の発光素子のホール輸送層１２６、ホールブロック層１３２、電子輸送層１３４の厚さも表１に示す。表１から理解されるように、比較例１の発光素子では、ホールブロック層１３２の厚さは電子輸送層１３４の厚さよりも小さく、かつ、発光素子間で同一である。実施例１と比較例１の各発光素子では、光学調整はホール輸送層、ホールブロック層、および電子輸送層を用いて行った。

実施例１と比較例１の発光素子の特性を表２に纏める。

表２に示すように、実施例１の発光素子１２０はいずれも優れた色純度の青色、緑色、赤色発光することが確認された。実施例１と比較例１の各素子は、駆動電圧において大きな差はみられなかったものの、実施例１では正面方向から測定した場合の電流効率の顕著な向上が確認された。信頼性を表す５％輝度低下時間は、実施例１と比較例１では大きな差は見られないが、電流効率の増大を考慮すると、これらの結果は、より高い輝度で発光させても信頼性（５％輝度低下時間）が変わらないことを意味しており、実施例１の発光素子１２０では実質的に信頼性が向上していると結論付けることができる。

本実施例では、ホール輸送層１２６、ホールブロック層１３２、電子輸送層１３４の厚さが実施例１の発光素子１２０のそれらと異なる発光素子１２０を有する表示装置１００（実施例２）の特性を評価した結果を述べる。

実施例１と同様、実施例２の表示装置１００は図６に示した第１の発光素子１２０ａから第３の発光素子１２０ｃを有しており、表３にこれらの発光素子１２０のホール輸送層１２６、ホールブロック層１３２、電子輸送層１３４の厚さを纏める。第１の発光素子１２０ａから第３の発光素子１２０ｃの発光層１３０の厚さは、それぞれ１５ｎｍ、４５ｎｍ、４０ｎｍであり、対向電極１３８は銀とマグネシウムを共蒸着することで作製した（厚さ２０ｎｍ）。比較の対象として従来の素子構造を有する三つの発光素子（第７から第９の発光素子）を有する表示装置（比較例２）も形成した。第１の発光素子１２０ａから第３の発光素子１２０ｃの機能層で用いた材料は、第７から第９の発光素子の機能層で用いた材料とそれぞれ同一である。第７から第９の発光素子のホール輸送層１２６、ホールブロック層１３２、電子輸送層１３４の厚さも表３に示す。表３から理解されるように、比較例２の発光素子では、ホールブロック層１３２の厚さは電子輸送層１３４の厚さよりも小さく、かつ発光素子間で異なる。これに対し、比較例１の発光素子ではホールブロック層は電子輸送層よりも薄く、発光素子間で同一である。実施例１と比較例１と同様、実施例２と比較例２の各発光素子においても、光学調整はホール輸送層、ホールブロック層、および電子輸送層を用いて行った。

実施例２と比較例２の発光素子の特性を表４に纏める。

表４に示すように、実施例２の発光素子１２０はいずれも優れた色純度の青色、緑色、赤色発光することが確認された。実施例２の発光素子１２０の駆動電圧は、比較例２のそれらと比較してやや増大しているものの、顕著な差はみられなかった。しかしながら正面方向から測定した場合の電流効率、および信頼性は、第１の発光素子１２０ａから第３の発光素子１２０ｃのいずれにおいても大幅な向上が確認された。

このように、本発明の実施形態を適用することにより、色純度と発光効率に優れた高信頼性発光素子を提供することが確認された。このため、これらの発光素子を利用することで、色再現性に優れた低消費電力の表示装置を提供することが可能となる。

本発明の実施形態として上述した各実施形態は、相互に矛盾しない限りにおいて、適宜組み合わせて実施することができる。また、各実施形態の表示装置を基にして、当業者が適宜構成要素の追加、削除もしくは設計変更を行ったもの、又は、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。

上述した各実施形態の態様によりもたらされる作用効果とは異なる他の作用効果であっても、本明細書の記載から明らかなもの、又は、当業者において容易に予測し得るものについては、当然に本発明によりもたらされるものと解される。

１００：表示装置、１０２：基板、１０４：画素、１０４ａ：第１の画素、１０４ｂ：第２の画素、１０４ｃ：第３の画素、１０６：表示領域、１０８：走査線側駆動回路、１１０：信号線側駆動回路、１１２：配線、１１４：ＦＰＣ、１２０：発光素子、１２０ａ：第１の発光素子、１２０ｂ：第２の発光素子、１２０ｃ：第３の発光素子、１２２：画素電極、１２２ａ：第１の画素電極、１２２ｂ：第２の画素電極、１２２ｃ：第３の画素電極、１２４：ホール注入層、１２４ａ：第１のホール注入層、１２４ｂ：第２のホール注入層、１２４ｃ：第３のホール注入層、１２６：ホール輸送層、１２６ａ：第１のホール輸送層、１２６ｂ：第２のホール輸送層、１２６ｃ：第３のホール輸送層、１２６ｄ：ホール輸送層、１２６ｅ：ホール輸送層、１２６ｆ：ホール輸送層、１２８：電子ブロック層、１２８ａ：第１の電子ブロック層、１２８ｂ：第２の電子ブロック層、１２８ｃ：第３の電子ブロック層、１３０：発光層、１３０ａ：第１の発光層、１３０ｂ：第２の発光層、１３０ｃ：第３の発光層、１３２：ホールブロック層、１３２ａ：第１のホールブロック層、１３２ｂ：第２のホールブロック層、１３２ｃ：第３のホールブロック層、１３４：電子輸送層、１３４ａ：第１の電子輸送層、１３４ｂ：第２の電子輸送層、１３４ｃ：第３の電子輸送層、１３６：電子注入層、１３６ａ：第１の電子注入層、１３６ｂ：第２の電子注入層、１３６ｃ：第３の電子注入層、１３８：対向電極、１４０：ＥＬ層、１５０：アンダーコート、１５０ａ：酸化シリコンを含む膜、１５０ｂ：窒化シリコンを含む膜、１５０ｃ：酸化シリコンを含む膜、１５２：半導体膜、１５２ａ：チャネル領域、１５２ｂ：高濃度不純物領域、１５２ｃ：低濃度不純物領域、１５４：ゲート絶縁膜、１５６：ゲート電極、１５８：容量電極、１６０：層間絶縁膜、１６２：ドレイン電極、１６４：ソース電極、１６６：平坦化膜、１６８：接続電極、１７０：付加容量電極、１７２：容量絶縁膜、１７４：開口、１７６：隔壁、１８０：パッシベーション膜、１８０ａ：第１の層、１８０ｂ：第２の層、１８０ｃ：第３の層、１８４：第１のキャップ層、１８６：第２のキャップ層、２００：高電位電源線、２０２：電流供給線、２０４：低電位電源線、２０６：第１の信号線、２０８：第２の信号線、２１０：書込制御走査線、２１２：初期化制御走査線、２１４：補正制御走査線、２１６：リセット制御線、２１８：発光制御走査線、２２０：リセット信号線、２２２：駆動トランジスタ、２２４：初期化トランジスタ、２２６：書込トランジスタ、２２８：補正トランジスタ、２３０：発光制御トランジスタ、２３２：リセットトランジスタ、２３４：保持容量、２３６：付加容量、２３８：容量

Claims (20)

1. 第１の電極、
   前記第１の電極上のホール輸送層、
   前記ホール輸送層上の発光層、
   前記発光層上に位置し、前記発光層と接するホールブロック層、
   前記ホールブロック層上に位置し、前記ホールブロック層と接する電子輸送層、および
   前記電子輸送層上の第２の電極をそれぞれ備える第１から第３の発光素子を有し、
   前記第２の発光素子の発光波長は、前記第１の発光素子の発光波長よりも長く、前記第３の発光素子の発光波長よりも短く、
   前記第２の発光素子の前記ホールブロック層と前記電子輸送層の総厚は、前記第１の発光素子の前記ホールブロック層と前記電子輸送層の総厚よりも大きく、前記第３の発光素子の前記ホールブロック層と前記電子輸送層の総厚よりも小さく、
   前記第１から第３の発光素子のそれぞれにおいて、前記ホールブロック層の厚さは前記電子輸送層の厚さよりも大きい表示装置。
2. 前記第２の発光素子の前記ホールブロック層の前記厚さは、前記第１の発光素子の前記ホールブロック層の前記厚さより大きく、前記第３の発光素子の前記ホールブロック層の前記厚さよりも小さい、請求項１に記載の表示装置。
3. 前記第１から第３の発光素子の前記電子輸送層のそれぞれの厚さは１ｎｍ以上１０ｎｍ以下である、請求項１に記載の表示装置。
4. 前記第１から第３の発光素子の前記電子輸送層のそれぞれの厚さは互いに同一である、請求項１に記載の表示装置。
5. 前記第２の発光素子の前記ホール輸送層の厚さは、前記第１の発光素子の前記ホール輸送層の厚さよりも大きく、前記第３の発光素子の前記ホール輸送層の厚さよりも小さい、請求項１に記載の表示装置。
6. 前記第１から第３の発光素子の前記ホールブロック層の電子移動度はいずれも１×１０^-4ｃｍ²／Ｖｓ以上であり、
   前記第１から第３の発光素子の前記電子輸送層の電子移動度はいずれも１×１０^-6ｃｍ²／Ｖｓ以上である、請求項１に記載の表示装置。
7. 前記第１から第３の発光素子のそれぞれにおいて、前記ホールブロック層と前記電子輸送層のＬＵＭＯ準位の差、および前記ホールブロック層と前記発光層のＬＵＭＯ準位の差は、いずれも０．２ｅＶ以下である、請求項１に記載の表示装置。
8. 前記第１から第３の発光素子の前記第１の電極は、いずれも可視光を反射する反射面を有し、
   前記第１から第３の発光素子のそれぞれにおいて、前記反射面と前記第２の電極の底面間の光学距離は、前記発光波長の４分の１の奇数倍と実質的に同一である、請求項１に記載の表示装置。
9. 前記第３の発光素子の前記ホールブロック層の前記厚さは、２５ｎｍ以上である、請求項１に記載の表示装置。
10. 第１から第３の画素電極、
    前記第１から第３の画素電極のそれぞれの上に位置する第１から第３のホール輸送層、
    前記第１から第３のホール輸送層のそれぞれの上に位置する第１から第３の発光層、
    前記第１から第３の発光層のそれぞれの上に位置する第１から第３のホールブロック層、
    前記第１から第３のホールブロック層のそれぞれの上に位置する第１から第３の電子輸送層、および
    前記第１から第３の電子輸送層上の対向電極を有し、
    前記第２の発光層の発光波長は、前記第１の発光層の発光波長よりも長く、前記第３の発光層の発光波長よりも短く、
    前記第２のホールブロック層と前記第２の電子輸送層の総厚は、前記第１のホールブロック層と前記第１の電子輸送層の総厚よりも大きく、前記第３のホールブロック層と前記第３の電子輸送層の総厚よりも小さく、
    前記第１から第３のホールブロック層の厚さは、それぞれ前記第１から第３の電子輸送層の厚さよりも大きい表示装置。
11. 前記第１から第３の電子輸送層は一体化された膜である、請求項１０に記載の表示装置。
12. 前記第１から第３のホール輸送層は一体化された膜である、請求項１０に記載の表示装置。
13. 前記第２のホールブロック層の前記厚さは、前記第１のホールブロック層の前記厚さよりも大きく、前記第３のホールブロック層の前記厚さよりも小さい、請求項１０に記載の表示装置。
14. 前記第１から第３の電子輸送層のそれぞれの厚さは１ｎｍ以上１０ｎｍ以下である、請求項１０に記載の表示装置。
15. 前記第１から第３の電子輸送層のそれぞれの厚さは互いに同一である、請求項１０に記載の表示装置。
16. 前記第２のホール輸送層の厚さは、前記第１のホール輸送層の厚さよりも大きく、前記第３のホール輸送層の厚さよりも小さい、請求項１０に記載の表示装置。
17. 前記第１から第３のホールブロック層の電子移動度はいずれも１×１０^-4ｃｍ²／Ｖｓ以上であり、
    前記第１から第３の電子輸送層の電子移動度はいずれも１×１０^-6ｃｍ²／Ｖｓ以上である、請求項１０に記載の表示装置。
18. 前記第１のホールブロック層と前記第１の電子輸送層のＬＵＭＯ準位の差、および前記第１のホールブロック層と前記第１の発光層のＬＵＭＯ準位の差は、いずれも０．２ｅＶ以下であり、
    前記第２のホールブロック層と前記第２の電子輸送層のＬＵＭＯ準位の差、および前記第２のホールブロック層と前記第２の発光層のＬＵＭＯ準位の差は、いずれも０．２ｅＶ以下であり、
    前記第３のホールブロック層と前記第３の電子輸送層のＬＵＭＯ準位の差、および前記第３のホールブロック層と前記第３の発光層のＬＵＭＯ準位の差は、いずれも０．２ｅＶ以下である、請求項１０に記載の表示装置。
19. 前記第１から第３の画素電極は、いずれも可視光を反射する反射面を有し、
    前記第１の画素電極の前記反射面と前記対向電極の底面間の光学距離、前記第２の画素電極の前記反射面と前記対向電極の底面間の光学距離、および前記第３の画素電極の前記反射面と前記対向電極の底面間の光学距離は、それぞれ前記第１の発光層、前記第２の発光層、および前記第３の発光層の前記発光波長の４分の１の奇数倍と実質的に同一である、請求項１０に記載の表示装置。
20. 前記第３のホールブロック層の前記厚さは、２５ｎｍ以上である、請求項１０に記載の表示装置。

Images