JP6962029B2 - A method for manufacturing a semiconductor substrate and an optical circuit manufactured by that method. - Google Patents

A method for manufacturing a semiconductor substrate and an optical circuit manufactured by that method. Download PDF

Info

Publication number
JP6962029B2
JP6962029B2 JP2017126704A JP2017126704A JP6962029B2 JP 6962029 B2 JP6962029 B2 JP 6962029B2 JP 2017126704 A JP2017126704 A JP 2017126704A JP 2017126704 A JP2017126704 A JP 2017126704A JP 6962029 B2 JP6962029 B2 JP 6962029B2
Authority
JP
Japan
Prior art keywords
semiconductor
substrate
mask
manufacturing
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017126704A
Other languages
Japanese (ja)
Other versions
JP2019009398A (en
Inventor
悠太 上田
正樹 神徳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2017126704A priority Critical patent/JP6962029B2/en
Publication of JP2019009398A publication Critical patent/JP2019009398A/en
Application granted granted Critical
Publication of JP6962029B2 publication Critical patent/JP6962029B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)
  • Optical Integrated Circuits (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、半導体基板およびその作製方法に関する。より詳しくは、異なる物性値を持つ半導体を集積した半導体基板および半導体基板の作製方法に関する。 The present invention relates to a semiconductor substrate and a method for producing the same. More specifically, the present invention relates to a semiconductor substrate in which semiconductors having different physical characteristic values are integrated, and a method for manufacturing the semiconductor substrate.

有線通信・無線通信を問わず通信トラフィックは増え続けており、光通信用の光デバイスは、基幹系からアクセス系ネットワークまで幅広く利用されている。光通信用の光デバイスは、Siなどの単一組成(結晶)の半導体やInPなどの化合物半導体をベースとして半導体チップ上に構成される。半導体チップ上の光回路は、光源であるレーザ、レーザからの搬送波光に情報を符号化する変調器、光を導波させてレーザや変調器の要素間を接続する光導波路などの多くの要素から構成される。 Communication traffic continues to increase regardless of whether it is wired or wireless communication, and optical devices for optical communication are widely used from backbone systems to access systems. An optical device for optical communication is configured on a semiconductor chip based on a semiconductor having a single composition (crystal) such as Si or a compound semiconductor such as InP. An optical circuit on a semiconductor chip has many elements such as a laser as a light source, a modulator that encodes information into carrier light from the laser, and an optical waveguide that connects the elements of the laser and the modulator by waveguideing the light. Consists of.

一般に、光回路上の光レーザ、変調器、導波路等の各要素を形成するために求められる半導体の物性は、それぞれ異なることが多い。各要素を構成するために最適の半導体物性値は、その要素によって実現する機能ごとに異なってくるからである。したがって、同一の基板上に複数の光回路要素をモノリシックに集積する際には、半導体基板上に異なる物性値を持つ複数の半導体領域を形成する技術が必要となる。 In general, the physical characteristics of semiconductors required to form each element such as an optical laser, a modulator, and a waveguide on an optical circuit are often different. This is because the optimum semiconductor physical property value for constituting each element differs depending on the function to be realized by the element. Therefore, when a plurality of optical circuit elements are monolithically integrated on the same substrate, a technique for forming a plurality of semiconductor regions having different physical property values on the semiconductor substrate is required.

図5および図6は、それぞれ従来技術の半導体基板の作製工程を示した図である。各図では、矩形状のデバイスの基板上面図およびA−A´線を通って基板面に垂直に切った断面図を示している。図5の(a)は、基板101上に2つの層が形成された多層膜基板にマスクが形成された状態(Step1)を示している。多層膜基板は、例えば半導体基板101上にコア層102およびクラッド層103がこの順にエピタキシャル成長されたものである。多層膜基板上には、形成しようとする光回路の要素の形状に対応したマスク104が形成されている。次に図5の(b)に示したように、エッチング工程によってマスク104領域以外の領域でコア層102およびクラッド層103が除去される(Step2)。このように、多層膜基板に当初から含まれていた半導体領域は、マスク104の直下の“一部の領域”を残して、全てエッチング工程によって除去される。 5 and 6 are diagrams showing the manufacturing process of the semiconductor substrate of the prior art, respectively. Each figure shows a top view of the substrate of the rectangular device and a cross-sectional view cut perpendicular to the substrate surface through the AA'line. FIG. 5A shows a state (Step 1) in which a mask is formed on a multilayer film substrate having two layers formed on the substrate 101. The multilayer film substrate is, for example, a semiconductor substrate 101 in which a core layer 102 and a clad layer 103 are epitaxially grown in this order. A mask 104 corresponding to the shape of the element of the optical circuit to be formed is formed on the multilayer film substrate. Next, as shown in FIG. 5B, the core layer 102 and the clad layer 103 are removed in a region other than the mask 104 region by the etching step (Step 2). As described above, the semiconductor region originally included in the multilayer film substrate is completely removed by the etching process, leaving a "partial region" directly under the mask 104.

さらに図5の(c)に示すように、次の工程で、多層膜基板上の当初形成されたコア層102およびクラッド層103とはそれぞれ異なる物性値を持つ第2の半導体を、再度成長する(Step3)。この段階では、マスク104以外の領域で第2のコア層105および第2のクラッド層106が形成されており、基板101上には、コア層102およびクラッド層103からなる第1の半導体領域と、第2のコア層105および第2のクラッド層106からなる第2の半導体領域が構成されている。尚、図5の(c)の状態の後でマスク104は除去されて、2つの半導体領域が表面に現われた状態となって、引き続き各領域にそれぞれ光回路が作製される。図5の(a)〜(c)に示した各工程のように、当初形成された半導体の一部を残し、新たに第2の半導体を再成長させて、異なる物性値を持つ複数の半導体領域が形成された半導体基板が得られていた。 Further, as shown in FIG. 5 (c), in the next step, the second semiconductor having different physical property values from the initially formed core layer 102 and the clad layer 103 on the multilayer film substrate is grown again. (Step 3). At this stage, the second core layer 105 and the second clad layer 106 are formed in a region other than the mask 104, and the first semiconductor region composed of the core layer 102 and the clad layer 103 is formed on the substrate 101. , A second semiconductor region composed of a second core layer 105 and a second clad layer 106 is configured. After the state of (c) of FIG. 5, the mask 104 is removed so that two semiconductor regions appear on the surface, and optical circuits are continuously produced in each region. As in each step shown in FIGS. 5A to 5C, a plurality of semiconductors having different physical property values are obtained by leaving a part of the initially formed semiconductor and newly regrowth the second semiconductor. A semiconductor substrate in which a region was formed was obtained.

図6は、従来技術で2種類の半導体領域を持つ基板上で光回路を作製する工程を説明する図である。図5の(c)の状態の後に続く工程であって、図5の(c)のマスク104が除去された状態で始まる。図6の(a)に示したように、2種類のクラッド層103、106上の全面にさらに第3のクラッド層107を形成する。図5で説明したのと同様にマスクを使用して、第3のクラッド層107の一部のみ残してエッチング・除去することで、導波路107aを構成する。基板上には図6の(b)に示したように、A−A´線の断面のようなコア層102とクラッド層103とからなる第1の半導体領域で構成された導波路、並びに、B−B´線の断面のようなコア層105とクラッド層106とからなる第2の半導体領域で構成された導波路が作製される。第1の半導体領域および第2の半導体領域いずれの領域でも、第3のクラッド層によって伝搬する光はそれぞれコア層及びクラッド層の物性(屈折率差)を感じて、光が閉じ込められる。 FIG. 6 is a diagram illustrating a process of manufacturing an optical circuit on a substrate having two types of semiconductor regions by a conventional technique. The step following the state of (c) of FIG. 5 starts with the mask 104 of (c) of FIG. 5 being removed. As shown in FIG. 6A, a third clad layer 107 is further formed on the entire surface of the two types of clad layers 103 and 106. The waveguide 107a is formed by etching and removing only a part of the third clad layer 107 by using a mask in the same manner as described with reference to FIG. On the substrate, as shown in FIG. 6B, a waveguide composed of a first semiconductor region composed of a core layer 102 and a clad layer 103 as shown in the cross section of the AA'line, and a waveguide. A waveguide composed of a second semiconductor region composed of a core layer 105 and a clad layer 106, such as a cross section of a BB'line, is produced. In both the first semiconductor region and the second semiconductor region, the light propagated by the third clad layer feels the physical characteristics (refractive index difference) of the core layer and the clad layer, respectively, and the light is confined.

Hideki Yagi, Naoko Inoue, Ryuji Masuyama, Takehiko Kikuchi, Tomokazu Katsuyama, Yoshihiro Tateiwa, Katsumi Uesaka, Yoshihiro Yoneda, Masaru Takechi, and Hajime Shoji, “InP-Based p-i-n-Photodiode Array Integrated With 90°Hybrid Using Butt-Joint Regrowth for Compact 100 Gb/s Coherent Receiver”,2014年 IEEE JSTQE, VOL. 20, NO. 6, 3900107Hideki Yagi, Naoko Inoue, Ryuji Masuyama, Takehiko Kikuchi, Tomokazu Katsuyama, Yoshihiro Tateiwa, Katsumi Uesaka, Yoshihiro Yoneda, Masaru Takechi, and Hajime Shoji, “InP-Based pin-Photodiode Array Integrated With 90 ° Hybrid Using Butt-Joint Regrowth for Compact 100 Gb / s Coherent Receiver ”, 2014 IEEE JSTQE, VOL. 20, NO. 6, 3900107 Nobuhiro Kikuchi, Hiroaki Sanjoh, Yasuo Shibata, Ken Tsuzuki, Tomonari Sato, Eiichi Yamada, Tadao Ishibashi, and Hiroshi Yasaka, “80-Gbitls InP DQPSK modulator with an n-p-i-n structure”, 2007年 in Proc. of ECOC 2007, 10.3.1Nobuhiro Kikuchi, Hiroaki Sanjoh, Yasuo Shibata, Ken Tsuzuki, Tomonari Sato, Eiichi Yamada, Tadao Ishibashi, and Hiroshi Yasaka, “80-Gbitls InP DQPSK modulator with an n-p-i-n structure”, 2007 in Proc. Of ECOC 2007, 10.3.1 T. Tsuchiya, J. Shimizu 他, “InGaAlAs selective-area growth on an InP substrate by metalorganic vapor-phase epitaxy”, 2005年, Journal of Crystal Growth 276 (2005) 439-445T. Tsuchiya, J. Shimizu et al., “InGaAlAs selective-area growth on an InP substrate by metalorganic vapor-phase epitaxy”, 2005, Journal of Crystal Growth 276 (2005) 439-445 Yuta Ueda 他, “InP-based compact transversal filter for monolithically integrated light source array”, 2014年 Optical Society of AmericaYuta Ueda et al., “InP-based compact transversal filter for monolithically integrated light source array”, 2014 Optical Society of America

しかしながら、従来技術の異なる物性値を有する複数の半導体領域を基板上に作製する方法には、以下述べるような問題があった。 However, the method of forming a plurality of semiconductor regions having different physical property values in the prior art on a substrate has the following problems.

第1に、従来技術の作製方法では「当初半導体」において形成可能な第1の半導体領域の面積が制限される問題があった。図5〜図6で説明した工程では、最初に作製された半導体層に対してマスクを使用して所定の形状の第1の半導体領域を作製していた。以下の説明では、基板上に最初に作製されている半導体を、簡単ため「当初半導体」と呼ぶ。図5〜図6では、当初半導体はコア層102およびクラッド層103に対応する。 First, the manufacturing method of the prior art has a problem that the area of the first semiconductor region that can be formed in the "initial semiconductor" is limited. In the steps described with reference to FIGS. 5 to 6, a first semiconductor region having a predetermined shape was produced by using a mask on the initially produced semiconductor layer. In the following description, the semiconductor first formed on the substrate will be referred to as the "initial semiconductor" for the sake of simplicity. In FIGS. 5 to 6, the initial semiconductor corresponds to the core layer 102 and the clad layer 103.

当初半導体に加えて、別の物性値を持つ第2の半導体を基板上に追加して作製するためには、図5の(c)に示したように、当初半導体に該当する箇所は、第2の半導体(第2のコア層105、第2のクラッド層106)の成長前にマスク104によって覆われている。マスク104としては、例えばSiO2等の誘電体マスクが利用されている。半導体エピタキシャル成長においては、マスク104上には半導体は成長されない。したがって第2の半導体を成長中に、マスク104上にたどり着いた材料分子はマスク上で拡散し、マスク104に覆われていない基板101や形成済みの半導体層105の上にたどり着いて成長する。 In order to additionally manufacture a second semiconductor having a different physical property value on the substrate in addition to the initial semiconductor, as shown in FIG. 5 (c), the portion corresponding to the initial semiconductor is the first. The second semiconductor (second core layer 105, second clad layer 106) is covered with a mask 104 before growth. As the mask 104, for example, a dielectric mask such as SiO 2 is used. In semiconductor epitaxial growth, no semiconductor is grown on the mask 104. Therefore, during the growth of the second semiconductor, the material molecules that have reached the mask 104 diffuse on the mask, and reach and grow on the substrate 101 that is not covered by the mask 104 or the formed semiconductor layer 105.

図7は、従来技術の複数の半導体領域を作製する方法の問題を説明する図である。化合物半導体のエピタキシャル成長では、複数の半導体材料を用いて半導体を成長させる。また上述のエピタキシャル成長中の材料分子の拡散の度合は、半導体材料毎に異なっている。これらを考慮すると、誘電体マスク近傍に成長される半導体と、誘電体マスクから十分に離れた箇所に成長される半導体との間では、材料組成比が異なることを意味する。すなわち、図7のストライプ状のマスク104の近傍の領域110と、離れた領域111との間では、第2のコア層105、第2のクラッド層106の組成がそれぞれ異なることになる。各層における組成比の揺らぎは、モノリシック集積した半導体チップを作製するに当たり、光回路の様々な光学特性、電気特性などの揺らぎを引き起こす。化合物半導体では、構成する材料の組成比が異なれば、あらゆる物性値が異なる。したがって、半導体のバンドギャップ、移動度等が異なるのはもちろん、屈折率などの光学特性にも変化が生じる。例えば図6のように構成された導波路107aの長さ方向に沿って、両側の第2コア層105、第2クラッド層106の物性値に揺らぎが生じることで、伝播する光が感じる屈折率にも揺らぎが生じる。 FIG. 7 is a diagram illustrating a problem of a method of manufacturing a plurality of semiconductor regions in the prior art. In epitaxial growth of compound semiconductors, semiconductors are grown using a plurality of semiconductor materials. Further, the degree of diffusion of the material molecules during the above-mentioned epitaxial growth differs depending on the semiconductor material. Considering these, it means that the material composition ratio is different between the semiconductor grown in the vicinity of the dielectric mask and the semiconductor grown in a position sufficiently distant from the dielectric mask. That is, the compositions of the second core layer 105 and the second clad layer 106 are different between the region 110 in the vicinity of the striped mask 104 in FIG. 7 and the region 111 in the distance. Fluctuations in the composition ratio in each layer cause fluctuations in various optical characteristics, electrical characteristics, etc. of the optical circuit in manufacturing a monolithic integrated semiconductor chip. In compound semiconductors, all physical property values differ depending on the composition ratio of the constituent materials. Therefore, not only the band gap and mobility of the semiconductor are different, but also the optical characteristics such as the refractive index are changed. For example, the refractive index felt by the propagating light due to fluctuations in the physical property values of the second core layer 105 and the second clad layer 106 on both sides along the length direction of the waveguide 107a configured as shown in FIG. Also fluctuates.

第2に、2つの半導体領域を作製した後の基板表面の凹凸が大きくなる問題があった。上述の組成比のゆらぎの問題に加えてさらにより直接的な問題は、図7に示したように誘電体マスク104近傍領域110の半導体の成長レートが上がることで、2つの半導体領域を作製した後の基板表面の凹凸が大きくなることである。組成比および作製条件等によって、マスク104から離れた領域111と比べ、マスク104の近傍領域110では形成した層の膜厚が10〜20%も増える場合がある。これは、2つの半導体領域が作製された後の半導体基板に対して導波路など光回路要素を加工する際に、その精度を劣化させる原因となる。非特許文献3によれば、数十umのマスク幅の場合で、マスク脇の成長レートは1.3倍にも達することが報告されている。 Secondly, there is a problem that the unevenness of the substrate surface after producing the two semiconductor regions becomes large. In addition to the above-mentioned problem of composition ratio fluctuation, a more direct problem is that two semiconductor regions are produced by increasing the growth rate of the semiconductor in the region 110 near the dielectric mask 104 as shown in FIG. The unevenness on the surface of the substrate after that becomes large. Depending on the composition ratio, production conditions, and the like, the film thickness of the formed layer may increase by 10 to 20% in the region 110 near the mask 104 as compared with the region 111 away from the mask 104. This causes deterioration of the accuracy when processing an optical circuit element such as a waveguide with respect to the semiconductor substrate after the two semiconductor regions have been formed. According to Non-Patent Document 3, it is reported that the growth rate on the side of the mask reaches 1.3 times in the case of a mask width of several tens of um.

上述のような組成揺らぎや基板表面の凹凸の問題を回避する有効な手段の一つは、誘電体マスクの面積を極力小さくすることである。誘電体マスクの面積は、特定の光回路を作成するのに必要な当初半導体の領域面積で決まる。レーザなどの幾つかの光デバイスは細長いストライプ状の形状を持つ。誘電体マスクは、図6の(b)の上面図に示したように、実現する光回路の機能のための所定の設計仕様に応じて、必要な長さに任意に設定されなければならない。導波路方向に沿った、マスクの長さ方向については、マスクの面積を減らす上で調整する余地は少ない。結局多くの場合では、光回路の誘電体マスクの面積は、導波路の方向に垂直な、マスクの幅のみによって決定されると言って良い。 One of the effective means for avoiding the above-mentioned problems of composition fluctuation and unevenness of the substrate surface is to make the area of the dielectric mask as small as possible. The area of the dielectric mask is determined by the area of the initial semiconductor required to create a particular optical circuit. Some optical devices, such as lasers, have an elongated striped shape. As shown in the top view of FIG. 6B, the dielectric mask must be arbitrarily set to the required length according to the predetermined design specifications for the function of the optical circuit to be realized. There is little room for adjustment in reducing the area of the mask in the length direction of the mask along the direction of the waveguide. After all, in many cases, it can be said that the area of the dielectric mask of an optical circuit is determined only by the width of the mask, which is perpendicular to the direction of the waveguide.

基板上に最初に作製された当初半導体の領域をなるべく広く残しつつ、局所的に後から別の半導を再成長したい場合、マスク領域が非常に広くなるため、上述のような細長いストライプ状のマスクを用いた半導体基板の作製方法を適用できない問題もある。これは、従来技術の半導体基板の作製方法では、半導体種によって、半導体再成長を実施する順序に制約があることを意味している。 If you want to locally re-grow another semiconduct afterwards while leaving as wide an area as possible for the initially formed semiconductor on the substrate, the mask area will be very wide, so the elongated stripes as described above. There is also a problem that the method for manufacturing a semiconductor substrate using a mask cannot be applied. This means that in the conventional method for manufacturing a semiconductor substrate, the order in which semiconductor regrowth is performed is restricted depending on the semiconductor type.

異なる半導体の再成長の順序を決める要因として、1つに熱履歴の問題がある。半導体の再成長にだけ限らず、半導体作製工程では、工程を経るに従って工程温度を低くしていくのが理想である。例えば、最初に基板上に作製された当初半導体が高温に弱い場合には、その後の半導体の再成長を実施するときのその成長温度に制限がある。また、再成長の順序を決める別の要因として、半導体基板の入手性の問題もある。半導体の作製工程には、一般的に簡単に実施可能な汎用の工程で作製可能なものもあれば、ノウハウの必要な工程で作製が必要なものもある。図5の(a)のコア層102、クラッド層103を含む多層膜基板のように汎用の工程で作製可能なものは、外部からの入が容易な半導体ウェハーを利用できる。再成長させる半導体層がノウハウの必要な特殊な構造のものである場合は、製品としての光回路を作製する前段階として、既成の当初半導体が予め形成された多層膜基板を外部より低コストで入手する方が合理的である。このように従来技術の半導体基板の作製方法では、半導体作製工程の一定の順序の制約下で、マスク面積も決定される。 One of the factors that determines the order of regrowth of different semiconductors is the problem of thermal history. In the semiconductor manufacturing process, not only the regrowth of semiconductors, it is ideal that the process temperature is lowered as the process progresses. For example, when the initial semiconductor first formed on the substrate is vulnerable to high temperatures, there is a limit to the growth temperature when the semiconductor is subsequently regrown. Another factor that determines the order of regrowth is the availability of semiconductor substrates. Some semiconductor manufacturing processes can be manufactured by a general-purpose process that is generally easy to carry out, while others need to be manufactured by a process that requires know-how. A semiconductor wafer that can be easily inserted from the outside can be used as a multilayer substrate including the core layer 102 and the clad layer 103 of FIG. 5A that can be manufactured by a general-purpose process. When the semiconductor layer to be re-grown has a special structure that requires know-how, a multilayer film substrate on which a ready-made initial semiconductor is preformed is used at a lower cost than the outside as a preliminary step for manufacturing an optical circuit as a product. It is more rational to get it. As described above, in the conventional method for manufacturing a semiconductor substrate, the mask area is also determined under the constraint of a certain order in the semiconductor manufacturing process.

実際に、一般に誘電体マスクの幅は上述の組成揺らぎを考慮して10μmから100μm程度の範囲の幅が用いられることが多い。これは、当初半導体おいて半導体マスクによって形成される第1の半導体領域の光回路要素の幅が100μmを超える場合では、図5〜図6で示した半導体基板の作製工程が不適切なことを意味する。このように従来技術の方法では、異なる物性値を有する複数の半導体領域を持つ半導体基板を作製するにあたり、広い占有面積の光回路の要素素子を含む半導体領域の形成が難しく、複数の半導体領域に渡って光回路をモノリシックに集積するのが難しくなる。 In fact, in general, the width of the dielectric mask is often in the range of about 10 μm to 100 μm in consideration of the above-mentioned composition fluctuation. This is because the manufacturing process of the semiconductor substrate shown in FIGS. 5 to 6 is inappropriate when the width of the optical circuit element in the first semiconductor region formed by the semiconductor mask in the semiconductor initially exceeds 100 μm. means. As described above, in the method of the prior art, when manufacturing a semiconductor substrate having a plurality of semiconductor regions having different physical property values, it is difficult to form a semiconductor region including element elements of an optical circuit having a wide occupying area, and it is difficult to form a semiconductor region in a plurality of semiconductor regions. It becomes difficult to monolithically integrate optical circuits across the board.

本発明は、このような問題に鑑みてなされたものであって、その目的とするところは、より占有面積の広い半導体領域を含み、物性値の異なる複数の半導体領域を基板上に形成する方法を提供することにある。また、本発明の方法で作製された半導体基板を使用した光回路も提供される。 The present invention has been made in view of such a problem, and an object of the present invention is a method of forming a plurality of semiconductor regions having different physical property values on a substrate, including a semiconductor region having a wider occupied area. Is to provide. Further, an optical circuit using a semiconductor substrate manufactured by the method of the present invention is also provided.

本発明は、このような目的を達成するために、請求項1に記載の発明は、異なる物性値を有する2つ以上の半導体領域を含む半導体基板の作製方法であって、基板上に形成された当初半導体の一部を加工するマスク層を形成するステップと、前記マスク層に、1辺の長さが100μm以上の正方形、矩形または菱形である形状の開口部を形成するステップと、前記開口部を用いてエッチングを実施して、前記当初半導体に所定の形状の溝を形成するステップと、前記開口部の内周から幅GWを残して、前記マスク層を除去して、枠状のマスクを形成するステップであって、前記幅GWは0より大きく20μm以下であるステップと、前記当初半導体の前記溝内に、前記当初半導体とは異なる物性値を持つ半導体を成長させるステップと、前記当初半導体の前記溝の外に形成された前記異なる物性値を持つ半導体を除去するステップを備えることを特徴とする方法である。 In order to achieve such an object, the invention according to claim 1 is a method for manufacturing a semiconductor substrate including two or more semiconductor regions having different physical property values, and is formed on the substrate. Initially, a step of forming a mask layer for processing a part of a semiconductor, a step of forming an opening having a square, rectangular or diamond shape having a side length of 100 μm or more in the mask layer, and the opening. A frame-shaped mask is removed by removing the mask layer, leaving a width GW from the inner circumference of the opening and the step of forming a groove having a predetermined shape in the initial semiconductor by performing etching using the portion. and forming a, a step wherein the width GW is less than greater than 0 20 [mu] m, the initially semiconductor of the groove, a step of growing a semiconductor having different physical properties from the original semiconductor, the initial The method is characterized by comprising a step of removing the semiconductor having different physical property values formed outside the groove of the semiconductor.

請求項に記載の発明は、請求項1の方法であって、前記当初半導体の前記溝は矩形であって、前記当初半導体によって前記矩形の一辺に並行して複数の導波路を形成するステップをさらに備えることを特徴とする。 The invention according to claim 2 is the method of claim 1, wherein the groove of the initial semiconductor is rectangular, and the initial semiconductor forms a plurality of waveguides in parallel with one side of the rectangle. It is characterized by further providing.

請求項に記載の発明は、請求項1または2の方法であって前記2つ以上の半導体領域は、化合物半導体で構成されることを特徴とする。 The invention according to claim 3 is the method according to claim 1 or 2 , wherein the two or more semiconductor regions are composed of a compound semiconductor.

本発明によって、より占有面積の広い半導体領域を含み、物性値の異なる複数の半導体領域を基板上に形成することができる。 According to the present invention, it is possible to form a plurality of semiconductor regions having different physical property values on a substrate, including a semiconductor region having a wider occupied area.

図1は、本発明の半導体基板の作製方法の工程を説明する図である。FIG. 1 is a diagram illustrating a process of a method for manufacturing a semiconductor substrate of the present invention. 図2は、本発明の半導体基板の作製方法の工程の続きを説明する図である。FIG. 2 is a diagram illustrating a continuation of the process of the method for manufacturing a semiconductor substrate of the present invention. 図3は、本発明の半導体基板の作製方法の工程さらに説明する図である。FIG. 3 is a diagram further explaining the process of the method for manufacturing the semiconductor substrate of the present invention. 図4は、本発明のLDAを集積したIQ変調器の構成を示した図である。FIG. 4 is a diagram showing a configuration of an IQ modulator in which the LDA of the present invention is integrated. 図5は、従来技術の半導体基板の作製工程を示した図である。FIG. 5 is a diagram showing a manufacturing process of a semiconductor substrate of the prior art. 図6は、従来技術の半導体基板上で光回路の作製工程を示した図である。FIG. 6 is a diagram showing a manufacturing process of an optical circuit on a semiconductor substrate of the prior art. 図7は、従来技術の複数の半導体領域作製方法の問題を説明する図である。FIG. 7 is a diagram illustrating a problem of a plurality of semiconductor region manufacturing methods of the prior art.

本発明の半導体基板の作製方法では、対象とする光回路のために半導体基板上に当初半導体の一部だけを残して半導体領域とするのではなく、半導体基板の当初半導体の一部に溝を形成し、この溝内に当初半導体とは物性値の異なる追加の半導体を再成長によって形成する。当初半導体とは異なる物性値を持つ半導体による半導体領域が形成され、異なる物性値を有する複数の半導体領域が形成された半導体基板が作製される。 In the method for manufacturing a semiconductor substrate of the present invention, a groove is formed in a part of the initial semiconductor of the semiconductor substrate instead of leaving only a part of the initial semiconductor on the semiconductor substrate to form a semiconductor region for the target optical circuit. It is formed, and an additional semiconductor having a physical property value different from that of the initial semiconductor is formed in this groove by regrowth. Initially, a semiconductor region made of a semiconductor having a physical property value different from that of a semiconductor is formed, and a semiconductor substrate in which a plurality of semiconductor regions having different physical characteristic values are formed is manufactured.

従来技術の半導体基板の作製方法では、基板に最初に作成された当初半導体の一部だけを残してこれを第1の半導体領域とし、除去した当初半導体の代わりに当初半導体とは物性値の異なる半導体を基板全面に再成長させて第2の半導体領域を形成していた。基板に最初に形成された当初半導体の第1の半導体領域、再成長で形成された第2の半導体領域に、それぞれ所定の光回路または回路要素を構成していた。 In the method of manufacturing a semiconductor substrate of the prior art, only a part of the initial semiconductor first created on the substrate is left as the first semiconductor region, and the physical property value is different from that of the initial semiconductor instead of the removed initial semiconductor. The semiconductor was regrown over the entire surface of the substrate to form a second semiconductor region. A predetermined optical circuit or circuit element was formed in the first semiconductor region of the initial semiconductor first formed on the substrate and the second semiconductor region formed by regrowth, respectively.

本発明の半導体基板の作製方法では、半導体基板に最初に形成された当初半導体の一部を除去して溝を形成し、その溝内に、当初半導体とは物性値の異なる追加の半導体を再成長させ、第2の半導体領域を再成長させる。溝以外で大部分を残している当初半導体は、第1の半導体領域として利用される。従来技術で当初半導体の半導体領域に構成されていた光回路は、本発明では、溝内に再成長で構成された半導体領域に形成される。これによって、光回路を形成するための面積の制限が大幅に緩和され、物性値ゆらぎや基板表面の凸凹の問題を生じずに、より広い占有面積で、物性値の異なる半導体領域を形成することができる。また本発明は、上述の方法で作製された各半導体領域上に形成された光回路要素を含む集積化した光回路も提供する。 In the method for manufacturing a semiconductor substrate of the present invention, a part of the initially formed semiconductor initially formed on the semiconductor substrate is removed to form a groove, and an additional semiconductor having a physical property value different from that of the initially semiconductor is regenerated in the groove. Grow and regrow the second semiconductor domain. The initial semiconductor, which leaves most of the parts other than the groove, is used as the first semiconductor region. In the present invention, an optical circuit initially configured in the semiconductor region of a semiconductor in the prior art is formed in the semiconductor region formed by regrowth in the groove. As a result, the limitation of the area for forming the optical circuit is greatly relaxed, and the semiconductor region having different physical property values can be formed in a wider occupied area without causing the problem of the fluctuation of the physical characteristic values and the unevenness of the substrate surface. Can be done. The present invention also provides an integrated optical circuit including optical circuit elements formed on each semiconductor region produced by the above method.

以下、図面とともに、基板上に異なる物性値を有する複数の半導体領域を作製する方法のより具体的な作製手順を説明する。また、集積化した光回路の構成も説明される。 Hereinafter, a more specific manufacturing procedure of a method for manufacturing a plurality of semiconductor regions having different physical property values on a substrate will be described with reference to the drawings. The configuration of the integrated optical circuit will also be described.

図1〜図3は、それぞれ本発明の半導体基板の作製方法を説明する図である。各図では、半導体基板の上面図およびA−A´線を通り基板に垂直に切った断面図を示している。図4は、図1〜図3の工程を経て作製された半導体基板上に作製した光源をモノリシック集積したIQ変調器の構成を示す図である。後述するようにIQ変調器は、半導体レーザアレイ(LDA:Laser Diode Array)および2つのマッハツェンダ変調器(MZM:Mach-Zehnder Modulator)を組み合わせ単一の基板上にモノリシックに形成されている。本発明の半導体基板の作製方法により、溝内に半導体領域を部分的に成長させてLDAを形成する。LDAは、アレイ化するレーザ数に比例して占有面積が広くなる。例えば、レーザを構成する導波路の幅を2μm、隣接するレーザ同士の間隔を5μmとして、100本のレーザをアレイ化すれば、LDAのための回路領域として700μmもの幅が必要となる。IQ変調器も、他の光デバイスと比較して要求される面積が大きいことが1つの特徴である(非特許文献2)。 1 to 3 are diagrams for explaining the method for manufacturing the semiconductor substrate of the present invention, respectively. Each figure shows a top view of the semiconductor substrate and a cross-sectional view cut perpendicular to the substrate through the AA'line. FIG. 4 is a diagram showing a configuration of an IQ modulator in which a light source manufactured on a semiconductor substrate manufactured through the steps of FIGS. 1 to 3 is monolithically integrated. As will be described later, the IQ modulator is monolithically formed on a single substrate by combining a semiconductor laser diode array (LDA) and two Mach-Zehnder modulators (MZM). According to the method for manufacturing a semiconductor substrate of the present invention, a semiconductor region is partially grown in a groove to form an LDA. The LDA occupies a larger area in proportion to the number of lasers to be arrayed. For example, if 100 lasers are arrayed with the width of the waveguide constituting the laser being 2 μm and the distance between adjacent lasers being 5 μm, a width of 700 μm is required as a circuit region for LDA. One of the features of the IQ modulator is that it requires a large area as compared with other optical devices (Non-Patent Document 2).

図1は、本発明の半導体基板の作製方法の工程を説明する図である。図1の(a)は、多層膜基板上にマスクが構成された最初の状態(Step1)を示す。半導体基板としては、InP基板1上にIn、Al、Ga、AsのIII-V元系材料から形成された500nmの多重量子井戸(MQW:Multi-Quantum Well)構造によるコア層2と、コア層2の上に100nm程度のInPクラッド層3とが成長された多層膜基板を使用した。上述のMQW構造は光通信で重要である1.55μm帯の光に対しては透明である。一方、MQW構造による光導波路では、コア層2に電圧を印加すると量子閉じ込めシュタルク効果によってその屈折率が変化する。MQW構造によるコア層2は、この屈折率変化を利用してMZMとして利用できるようにその組成が調整されている。このような多層膜InP基板は、通常の化合物半導体層の形成方法によって作製をしても良いし、コア層2およびクラッド層3が既に完成された市販の多層膜InP基板を使用しも良い。 FIG. 1 is a diagram illustrating a process of a method for manufacturing a semiconductor substrate of the present invention. FIG. 1A shows the initial state (Step 1) in which the mask is formed on the multilayer film substrate. The semiconductor substrate includes a core layer 2 having a 500 nm Multi-Quantum Well (MQW) structure formed on an InP substrate 1 from III-V source materials of In, Al, Ga, and As, and a core layer. A multilayer film substrate in which an InP clad layer 3 having an InP cladding layer of about 100 nm was grown on the 2 was used. The MQW structure described above is transparent to light in the 1.55 μm band, which is important in optical communication. On the other hand, in the optical waveguide having an MQW structure, when a voltage is applied to the core layer 2, its refractive index changes due to the quantum confinement Stark effect. The composition of the core layer 2 having an MQW structure is adjusted so that it can be used as MZM by utilizing this change in the refractive index. Such a multilayer InP substrate may be produced by a usual method for forming a compound semiconductor layer, or a commercially available multilayer InP substrate in which the core layer 2 and the clad layer 3 have already been completed may be used.

図1の(a)のStep1では、多層膜基板のクラッド層3の上に、マスク層4を形成する。マスク層4の材料としては、例えばSiO2を使用できる。マスク材料は、フォトリソグラフィー工程および絶縁膜エッチング工程により開口させて、開口部5aを持つ所定の形状の開口マスクを形成する。 In Step 1 of FIG. 1A, the mask layer 4 is formed on the clad layer 3 of the multilayer film substrate. As the material of the mask layer 4, for example, SiO 2 can be used. The mask material is opened by a photolithography step and an insulating film etching step to form an opening mask having an opening 5a and having a predetermined shape.

図1の(b)のStep2では、開口マスクに加工されたマスク層4を用いて、基板上のInPクラッド層3およびMQWコア層2を半導体エッチング工程により除去して、半導体基板1の上に溝5bを形成する。溝5bは、上面図で長手方向がLDAのレーザ導波路の方向となっている。したがって、断面図における溝5bの幅はアレイ化した多数の導波路の幅方向に対応する。ここで用語「溝」は、ストライプ状や矩形状だけのものに限られず、任意の形状のものであって、半導体の一部がエッチングにより除去されてできた基板最上面より基板面に垂直方向に形成された凹部を言う。図1の(b)の例では、溝は2つの半導体層2、3を全て除去して、半導体基板のベースとなっている基板1の上面にまで達するものである。また「溝」は、基板面に垂直方向(溝の深さ方向)について、1つ以上の半導体層の途中までをエッチングにより除去したものであっても良い。 In Step 2 of FIG. 1 (b), the InP clad layer 3 and the MQW core layer 2 on the substrate are removed by a semiconductor etching step using the mask layer 4 processed into an aperture mask, and the mask layer 4 is placed on the semiconductor substrate 1. A groove 5b is formed. In the top view of the groove 5b, the longitudinal direction is the direction of the laser waveguide of the LDA. Therefore, the width of the groove 5b in the cross-sectional view corresponds to the width direction of a large number of guided waveguides arranged in an array. Here, the term "groove" is not limited to a striped shape or a rectangular shape, but has an arbitrary shape, and is perpendicular to the substrate surface from the top surface of the substrate formed by removing a part of the semiconductor by etching. Refers to the recess formed in. In the example of FIG. 1B, the groove removes all the two semiconductor layers 2 and 3 and reaches the upper surface of the substrate 1 which is the base of the semiconductor substrate. Further, the "groove" may be one in which the middle of one or more semiconductor layers is removed by etching in the direction perpendicular to the substrate surface (groove depth direction).

図2は、図1から引き続く工程を示しており、図2の(a)は本発明の半導体基板の作製方法に特徴的な再成長用のマスクを形成する工程(Step3)を示す。従来技術でも述べた通り、半導体成長の際は基板上のマスクとなる絶縁膜面積は小さい方が好ましい。したがって、溝を構成している開口部5aの端面を含む内周から幅GWを残して、マスク層4を除去する。SiO2マスクをフォトリソグラフィー工程および絶縁膜エッチング工程によりマスク層4を除去して、上述の溝5bの内部の基板面に垂直な側面に連続した側面を持つ枠状マスク6が形成され、図2の(a)のStep3の状態となる。 FIG. 2 shows a step following from FIG. 1, and FIG. 2A shows a step (Step 3) of forming a mask for regrowth, which is characteristic of the method for manufacturing a semiconductor substrate of the present invention. As described in the prior art, it is preferable that the area of the insulating film serving as a mask on the substrate is small during semiconductor growth. Therefore, the mask layer 4 is removed leaving the width GW from the inner circumference including the end face of the opening 5a forming the groove. The mask layer 4 is removed from the SiO 2 mask by a photolithography step and an insulating film etching step to form a frame-shaped mask 6 having a side surface perpendicular to the substrate surface inside the groove 5b and having a continuous side surface. It becomes the state of Step 3 of (a).

ここで枠状マスク6の幅GWには、一定の選択幅がある。枠状マスク6の幅GWが広すぎると、従来技術で説明したように、以後の半導体再成長において成長された半導体組成がSiO2マスク近傍で揺らいだり、再成長で得られた基板の凹凸が大きくなったりする問題が生じる。一方、溝5bを形成後にマスク層4を全て除去してしまうと(すなわちGW=0)、その後の再成長の条件によっては、次に説明する余剰半導体の除去工程が難しくなる可能性がある。上述の条件を考慮すると、枠状マスク6の幅GWは、0の場合も含み、0から概ね20μmの範囲が好ましい。この範囲であれば、誘電体マスクの幅は最大でも20μmに抑えられるため、マスク近傍の半導体組成が揺らいだり、再成長で得られた基板に凹凸を生じたりすることが無い。 Here, the width GW of the frame-shaped mask 6 has a certain selection width. If the width GW of the frame-shaped mask 6 is too wide, as described in the prior art, the semiconductor composition grown in the subsequent semiconductor regrowth fluctuates in the vicinity of the SiO 2 mask, or the unevenness of the substrate obtained by the regrowth becomes uneven. There is a problem of growing up. On the other hand, if all the mask layer 4 is removed after the groove 5b is formed (that is, GW = 0), the step of removing the surplus semiconductor described below may become difficult depending on the subsequent regrowth conditions. Considering the above conditions, the width GW of the frame-shaped mask 6 includes the case of 0, and is preferably in the range of 0 to approximately 20 μm. Within this range, the width of the dielectric mask can be suppressed to 20 μm at the maximum, so that the semiconductor composition in the vicinity of the mask does not fluctuate and the substrate obtained by regrowth does not have irregularities.

図2の(b)は引き続く工程を示しており、追加の半導体の再成長の工程(Step4)を示す。Step3で枠状マスク6を形成した後で、LDAを構成するのに適した物性値を持つ追加の半導体を再成長させる。具体的には、In、Al、Ga、AsのIII-V元系材料から形成されたMQWコア層7a、7bと、元の半導体基板の最上面の高さに合わせるために、MQWコア層の上にオーバクラッドとしてのInPクラッド層8a、8bを成長する。このMQWコア層は、電流を注入すると1.5μm帯の光を発光するようにその組成が調整されている。 FIG. 2B shows a subsequent step, showing an additional semiconductor regrowth step (Step 4). After forming the frame-shaped mask 6 in Step 3, an additional semiconductor having a physical property value suitable for forming the LDA is re-grown. Specifically, the MQW core layers 7a and 7b formed from the III-V source materials of In, Al, Ga, and As, and the MQW core layer in order to match the height of the uppermost surface of the original semiconductor substrate. InP clad layers 8a and 8b as overclads are grown on the top. The composition of this MQW core layer is adjusted so as to emit light in the 1.5 μm band when an electric current is injected.

図2の(b)の段階で、溝5bの内部および外部の両方に新たな半導体であるコア層、クラッド層が再成長された基板構造となっている。この半導体基板を実際の具体的な光回路の作製に応用する上で、溝5bの外部のコア層7a、クラッド層8aは例えばLDA用の半導体としては不要であって、余剰半導体である。そこでフォトリソグラフィー工程によって、光回路の作製に必要な再成長した半導体、すなわち溝5b内のコア層7b、クラッド8bを覆うような第2のマスクを形成し、余剰半導体であるコア層7a、クラッド8aを除去するのが好ましい。第2のマスクは、例えばレジストマスクを利用することができる。すなわち、図2の(b)の状態でレジストをウェハーに塗布して、溝5bだけにレジストが残るようにフォトリソグラフィー工程を実施すれば良い。その後、余剰半導体であるコア層7a、クラッド8aを除去する。 At the stage (b) of FIG. 2, a substrate structure in which a core layer and a clad layer, which are new semiconductors, are regrown both inside and outside the groove 5b. In applying this semiconductor substrate to the production of an actual concrete optical circuit, the core layer 7a and the clad layer 8a outside the groove 5b are unnecessary as semiconductors for LDA, for example, and are surplus semiconductors. Therefore, by a photolithography process, a second mask is formed so as to cover the regrown semiconductor necessary for manufacturing the optical circuit, that is, the core layer 7b and the clad 8b in the groove 5b, and the core layer 7a and the clad which are surplus semiconductors are formed. It is preferable to remove 8a. As the second mask, for example, a resist mask can be used. That is, the resist may be applied to the wafer in the state of FIG. 2B, and the photolithography step may be performed so that the resist remains only in the groove 5b. After that, the core layer 7a and the clad 8a, which are surplus semiconductors, are removed.

前述のように、この除去工程において枠状マスク6の幅GWが0であると、溝5bの外側の半導体、コア層7a、クラッド8aだけを選択的にエッチングするのが難しい場合がある。したがって、枠状マスク6の幅GWが0の場合も含み、幅GWは0から概ね20μmの範囲が好ましい。 As described above, if the width GW of the frame-shaped mask 6 is 0 in this removing step, it may be difficult to selectively etch only the semiconductor, the core layer 7a, and the clad 8a outside the groove 5b. Therefore, the width GW of the frame-shaped mask 6 includes the case where the width GW is 0, and the width GW is preferably in the range of 0 to approximately 20 μm.

図3は、引き続く工程を示しており、図3の(a)は溝の外部の余剰半導体が除去された状態(Step5)を示す。図3の(a)では、余剰半導体であるコア層7a、クラッド8a、および、この余剰半導体の除去のための第2のマスクが既に除去された後の状態を示している。したがって、枠状マスク6の内側には再成長した追加の半導体によってコア層7b、クラッド8b層が形成されており、基板面に沿ってこれらの2つの層に連続して、当初半導体であるコア層2、クラッド層3が構成された状態となる。図3の(a)の状態で枠状マスク6を除去すると、溝5bの内部のみにLDA用の再成長した追加の半導体が作製され、溝5bの外は全てMZM用の当初半導体となっている半導体基板が作製された状態になる。 FIG. 3 shows a subsequent step, and FIG. 3A shows a state (Step 5) in which the surplus semiconductor outside the groove is removed. FIG. 3A shows a state after the core layer 7a and the clad 8a, which are surplus semiconductors, and the second mask for removing the surplus semiconductor have already been removed. Therefore, the core layer 7b and the clad 8b layer are formed inside the frame-shaped mask 6 by the regrown additional semiconductor, and the core which is the initial semiconductor is continuously connected to these two layers along the substrate surface. The layer 2 and the clad layer 3 are configured. When the frame-shaped mask 6 is removed in the state of FIG. 3A, an additional regrown semiconductor for LDA is produced only inside the groove 5b, and the outside of the groove 5b becomes the initial semiconductor for MZM. The semiconductor substrate is in the manufactured state.

上述の図1〜図3の各工程では、開口部5aの形状は矩形であって、矩形状の溝5bが構成され、矩形の概形を持つ枠状マスク6が形成されたものとして説明した。追加の半導体を再成長させるための開口部5aの形状としては、他の工程においてデバイス作製上の問題が生じない限り任意の形状を取り得る。しかしながら、正方形、長方形(矩形)、菱形などの形状が、好ましい場合が多い。これは、一般に半導体は作製上の面方位性が強い材料であることに起因する。開口部5aの外周が、所定の面方位に平行であったり、特定の角度を持っていたりする方が、上述の余剰の半導体の除去工程に好都合であるからである。例えば、特に面方位の影響を受けやすい薬液によるウェットエッチングを実施する場合は、開口部5aの外周がその面方位と整合した関係にあれば、図3の(a)の状態に至るまでの余剰半導体の除去工程をより簡単に実施できる。 In each of the steps of FIGS. 1 to 3 described above, the opening 5a has a rectangular shape, a rectangular groove 5b is formed, and a frame-shaped mask 6 having a rectangular outline is formed. .. The shape of the opening 5a for regrowth of the additional semiconductor may be any shape as long as there is no problem in device fabrication in other steps. However, shapes such as squares, rectangles, and rhombuses are often preferred. This is because semiconductors are generally materials with strong plane orientation in fabrication. This is because it is more convenient for the above-mentioned step of removing the surplus semiconductor that the outer circumference of the opening 5a is parallel to a predetermined plane direction or has a specific angle. For example, in the case of performing wet etching with a chemical solution that is particularly susceptible to the plane orientation, if the outer circumference of the opening 5a has a relationship consistent with the plane orientation, the surplus up to the state of FIG. 3 (a) is reached. The semiconductor removal step can be carried out more easily.

本発明の半導体基板の作製方法では、特定の光回路を作製するための半導体領域に、マスク幅の制限に起因した従来技術のような制限(10μmから100μm)は無い。したがって、開口部5aの大きさについても、要求仕様に応じてより大きなサイズの任意の光回路が構成可能である。しかしながら、本発明では、単一の基板上に広い面積で異種の半導体に渡って光回路を集積すること考慮すると、正方形、長方形、菱形等の、開口部5aの形状を採用した場合、一辺当たりが100μm以上であるときに、本発明の半導体基板の作製方法の効果が発揮される。本実施例の場合を考えると、従来技術で当初半導体を残すことによって第1の半導体領域で形成していた矩形のLDA部は、マスク幅が最大で100μmに制限されていた。しかしながら、本発明の作製方法により、溝内に再成長させた追加の半導体による第1の半導体領域でLDA部を形成した場合には、マスク幅は100μmを越えることができるのはもちろん、700μmに至るものも作成可能である。 In the method for manufacturing a semiconductor substrate of the present invention, the semiconductor region for manufacturing a specific optical circuit is not limited (10 μm to 100 μm) as in the prior art due to the limitation of the mask width. Therefore, with respect to the size of the opening 5a, an arbitrary optical circuit having a larger size can be configured according to the required specifications. However, in the present invention, considering that optical circuits are integrated over different types of semiconductors over a wide area on a single substrate, when the shape of the opening 5a such as a square, a rectangle, or a rhombus is adopted, one side is per. When is 100 μm or more, the effect of the method for manufacturing a semiconductor substrate of the present invention is exhibited. Considering the case of this embodiment, the mask width of the rectangular LDA portion formed in the first semiconductor region by leaving the semiconductor initially in the prior art is limited to 100 μm at the maximum. However, when the LDA portion is formed in the first semiconductor region by the additional semiconductor regrown in the groove by the manufacturing method of the present invention, the mask width can exceed 100 μm, of course, and reaches 700 μm. Everything can be created.

図3の(b)は、本発明の半導体基板の作製方法の最後の工程であって、オーバクラッドを形成してデバイス化可能な半導体基板となった状態(Step6)を示す。異なる物性値を持つ2種類の半導体が作製された半導体基板上に、デバイスを構成するために必要な層を作製する。必要に応じてさらにオーバクラッドとしてのInP層9や、図示していない電極とのコンタクトをとるInGaAs等のコンタクト層を成長することで、デバイス化可能な半導体基板となる。 FIG. 3B shows the final step of the method for manufacturing a semiconductor substrate of the present invention, which is a state (Step 6) in which an overclad is formed to form a semiconductor substrate that can be made into a device. A layer necessary for forming a device is produced on a semiconductor substrate on which two types of semiconductors having different physical property values are produced. If necessary, an InP layer 9 as an overclad and a contact layer such as InGaAs that makes contact with an electrode (not shown) can be further grown to obtain a semiconductor substrate that can be made into a device.

したがって本発明は、異なる物性値を有する2つ以上の半導体領域を含む半導体基板の作製方法であって、基板上に形成された当初半導体の一部を加工するマスク層を形成するステップと、前記マスク層に、所定の形状の開口部を形成するステップと、前記開口部を用いてエッチングを実施して、前記当初半導体に所定の形状の溝を形成するステップと、前記開口部の内周から幅GWを残して、前記マスク層を除去して、枠状のマスクを形成するステップと、前記当初半導体の前記溝内に、前記当初半導体とは異なる物性値を持つ半導体を成長させるステップとを備えることを特徴とする方法として実施できる。 Therefore, the present invention is a method for manufacturing a semiconductor substrate including two or more semiconductor regions having different physical property values, the step of forming a mask layer for processing a part of the initial semiconductor formed on the substrate, and the above-mentioned step. From the step of forming an opening having a predetermined shape in the mask layer, the step of performing etching using the opening to form a groove having a predetermined shape in the initial semiconductor, and the inner circumference of the opening. A step of removing the mask layer to form a frame-shaped mask while leaving a width GW, and a step of growing a semiconductor having a physical property value different from that of the initial semiconductor in the groove of the initial semiconductor. It can be carried out as a method characterized by providing.

図4は、上述の図1〜図3の工程を経て作製された半導体基板上に作製したIQ変調器の構成を示す図である。基板面を見た上面図と、X−X´線およびY−Y´線を通り基板面に垂直に切った断面図をそれぞれ示している。複数光源をモノリシック集積したIQ変調器20は、LDA部21およびIQM部22からなる。LDA部21は、本発明の基板作製方法によって溝内に形成された再成長の半導体層による第1の半導体領域10(コア層7bおよびクラッド層8b)に作製された複数の半導体レーザアレイ25と合波部27とからなっている。X−X´線を通る断面からわかるように、半導体レーザアレイ25は、オーバクラッド層9のストライプ状の各電極によって規定されるコア層7bの導波路によって構成されている。 FIG. 4 is a diagram showing a configuration of an IQ modulator manufactured on a semiconductor substrate manufactured through the steps of FIGS. 1 to 3 described above. A top view of the substrate surface and a cross-sectional view taken through the XX'and YY'lines and perpendicular to the substrate surface are shown. The IQ modulator 20 in which a plurality of light sources are monolithically integrated is composed of an LDA unit 21 and an IQM unit 22. The LDA unit 21 includes a plurality of semiconductor laser arrays 25 formed in the first semiconductor region 10 (core layer 7b and clad layer 8b) formed by the regrowth semiconductor layer formed in the groove by the substrate manufacturing method of the present invention. It is composed of a wave portion 27. As can be seen from the cross section passing through the XX'wire, the semiconductor laser array 25 is composed of a waveguide of the core layer 7b defined by each of the striped electrodes of the overclad layer 9.

IQM部22は、第1のMZM23および第2のMZM24を含み、基板の端部から変調光28を出力する。IQMは、本発明の基板作製方法における当初半導体による第2の半導体領域に作製されたアーム導波路を含む干渉回路で構成されている。Y−Y´線を通る断面図からわかるように、各MZMのアーム導波路は、ストライプ状の各電極26a〜26dによって規定されるコア層2によって構成されている。本発明の作製方法によって得られた半導体基板では、溝内に再成長され、LDAに適した物性値を持つ追加の半導体(第2の半導体領域)を利用するとともに、物性値ゆらぎや表面の凸凹の問題を生じること無しに、より広い占有面積のLDAを作製できる。一方で、追加の半導体とは異なる物性値であって、MZMに適した物性値の当初半導体(第1の半導体領域)を利用して、占有面積の広い第2の半導体領域のLDAをモノリシック集積した光回路を実現できる。 The IQM unit 22 includes the first MZM23 and the second MZM24, and outputs the modulated light 28 from the end portion of the substrate. The IQM is composed of an interference circuit including an arm waveguide manufactured in a second semiconductor region made of a semiconductor initially by the substrate manufacturing method of the present invention. As can be seen from the cross-sectional view passing through the YY'line, the arm waveguide of each MZM is composed of the core layer 2 defined by the striped electrodes 26a to 26d. In the semiconductor substrate obtained by the manufacturing method of the present invention, an additional semiconductor (second semiconductor region) that is re-grown in the groove and has a physical property value suitable for LDA is used, and the physical property value fluctuates and the surface is uneven. LDA with a larger occupied area can be produced without causing the problem of. On the other hand, LDA in the second semiconductor region having a large occupied area is monolithically integrated by using the initial semiconductor (first semiconductor region) having a physical characteristic value different from that of the additional semiconductor and having a physical characteristic value suitable for MZM. It is possible to realize an optical circuit.

本発明の基板作製方法によって複数の半導体領域を持つ基板は、図4のような複数光源をモノリシック集積したIQ変調器の他に、複数の光源(LDアレイ)と合波回路(MMIによるトランスバーサルフィルタ)を組み合わせた光回路等にも適用できる(非特許文献4の図3)。 A substrate having a plurality of semiconductor regions according to the substrate manufacturing method of the present invention includes an IQ modulator in which a plurality of light sources are monolithically integrated as shown in FIG. 4, a plurality of light sources (LD array), and a combiner circuit (transversal by MMI). It can also be applied to an optical circuit or the like in which a filter) is combined (Fig. 3 of Non-Patent Document 4).

本発明は、モノリシック集積化された光回路の側面も持っており、異なる物性値を有する2つ以上の半導体領域を含む半導体基板上に作製された光回路であって、基板上に形成された当初半導体上に作製された第1の光回路と、前記当初半導体の一部を除去して形成された溝内に、当初半導体とは異なる物性値を持つ再成長された半導体上に作製された第2の光回路とを備え、前記溝の形状は、1辺の長さが100μm以上の正方形、矩形またはひし形であることを特徴とする光回路としても実施できる。好ましくは、第1の光回路は、2つのマッハツェンダ干渉計を含む光変調器を含み、第2の光回路は複数のレーザをアレイ化したLDAを含む。 The present invention also has an aspect of a monolithic integrated optical circuit, which is an optical circuit formed on a semiconductor substrate including two or more semiconductor regions having different physical property values, and is formed on the substrate. It was manufactured on a regrown semiconductor having a physical property value different from that of the initially semiconductor in the first optical circuit initially manufactured on the semiconductor and in the groove formed by removing a part of the initially semiconductor. It can also be implemented as an optical circuit including a second optical circuit, wherein the shape of the groove is a square, a rectangle, or a diamond having a side length of 100 μm or more. Preferably, the first optical circuit includes an optical modulator that includes two Mach-Zehnder interferometers, and the second optical circuit includes an LDA that is an array of multiple lasers.

実施例のような複数光源をモノリシック集積したIQ変調器の他、マッハツェンダ干渉計(MZI)を含む様々な光回路では、基板上に、非常に大きな占有面積の光回路が構成される半導体領域を含む、異なる物性値を持った複数の半導体領域が必要とされる。本発明の半導体基板の作製方法によれば、従来技術のマスク幅の制限を受けず、物性値ゆらぎや表面の凸凹の問題を生じることなしに、より広い面積の光回路要素を構成できる半導体領域を含む、異なる物性値を持つ複数の半導体領域を備えた半導体基板が得られる。この半導体基板上の複数の半導体領域に渡って、様々な機能の回路要素を組み合わせた光回路を構成できる。 In addition to the IQ modulator in which multiple light sources are monolithically integrated as in the embodiment, in various optical circuits including a Mach-Zehnder interferometer (MZI), a semiconductor region in which an optical circuit having a very large occupied area is formed is formed on a substrate. A plurality of semiconductor regions having different physical property values including the above are required. According to the method for manufacturing a semiconductor substrate of the present invention, a semiconductor region capable of forming an optical circuit element having a wider area without being limited by the mask width of the prior art and causing problems of fluctuations in physical characteristics and surface irregularities. A semiconductor substrate having a plurality of semiconductor regions having different physical property values including the above can be obtained. An optical circuit in which circuit elements having various functions can be combined can be configured over a plurality of semiconductor regions on the semiconductor substrate.

本発明の半導体基板の作製方法は、特定の光回路の作製のために、新たに再成長させて形成する半導体領域に大面積が必要であって、従来技術の方法によるマスクで形成できる領域にその光回路が収まり切らないような場合に非常に有効である。実施例に沿って言えば、従来技術の半導体基板の作製方法では、ストライプ状のマスクによって当初半導体の一部を残すことによって、LDA部を形成していた。しかしながら、物性値ゆらぎや表面の凸凹問題によるマスク幅の制限のために、LDA部を作製可能な面積は制限されていた。これと対照的に本発明の半導体基板の作製方法は、開口部を持つマスクによって当初半導体内に溝を形成し、その溝内に新たに追加の半導体を再成長させて、サイズの制限の無くLDA部を形成できる。 The method for manufacturing a semiconductor substrate of the present invention requires a large area in a semiconductor region to be newly regrown and formed in order to fabricate a specific optical circuit, and is a region that can be formed by a mask by a conventional method. It is very effective when the optical circuit does not fit. According to the embodiment, in the conventional method for manufacturing a semiconductor substrate, the LDA portion is formed by leaving a part of the semiconductor initially with a striped mask. However, the area where the LDA portion can be produced is limited due to the limitation of the mask width due to the fluctuation of the physical property value and the problem of surface unevenness. In contrast, in the method for manufacturing a semiconductor substrate of the present invention, a groove is initially formed in the semiconductor by a mask having an opening, and a new additional semiconductor is re-grown in the groove, so that there is no size limitation. The LDA portion can be formed.

従来技術でも述べたように、半導体基板上で異なる物性値を持つ複数の半導体領域を作製する際の半導体の再成長の順序の観点から、本発明の半導体基板の作製方法の適用がより好ましい例を考えることができる。低温での再成長による半導体上に作製する回路要素に広い面積が必要な場合は、物性値ゆらぎや表面の凸凹の問題のため、従来技術の半導体基板の作製方法を利用するのは困難である。本発明の半導体基板の作製方法は、再成長させる半導体領域に対してサイズの制限が無いため、低温での再成長による半導体上に作製する回路要素に広い面積が必要な場合に適している。また、再成長させる半導体に広い面積の回路要素を作成する必要があり、その再成長にノウハウの必要な特殊工程を必要な場合も、本発明の半導体基板の作製方法が適している。 As described in the prior art, the application of the method for manufacturing a semiconductor substrate of the present invention is more preferable from the viewpoint of the order of regrowth of semiconductors when manufacturing a plurality of semiconductor regions having different physical property values on a semiconductor substrate. Can be considered. When a large area is required for a circuit element to be manufactured on a semiconductor by regrowth at a low temperature, it is difficult to use a conventional method for manufacturing a semiconductor substrate due to problems of fluctuations in physical property values and surface irregularities. .. Since the method for manufacturing a semiconductor substrate of the present invention has no size limitation on the semiconductor region to be regrown, it is suitable when a large area is required for a circuit element to be manufactured on a semiconductor by regrowth at a low temperature. Further, the method for manufacturing a semiconductor substrate of the present invention is also suitable when it is necessary to prepare a circuit element having a large area in a semiconductor to be regrown and a special process requiring know-how is required for the regrowth.

図1〜図4で説明した実施例1の半導体基板の作製方法では、InP基板にコア層およびクラッド層を形成する場合を例に説明した。InPのような化合物半導体では、前述のような誘電体マスクの周辺における組成ゆらぎが発生するため、本発明の半導体基板の作製方法が非常に有効である。しかしながら、本発明は化合物半導体だけに限られず、Siのような単結晶基板に対しても適用可能である。例えばSiに溝を掘って、その溝の中にSiと相性の良いGeを成長する場合などに、本発明の半導体基板の作製方法を適用できる。Si基板のような単結晶基板の場合は、一般には化合物半導体と比べて物性の揺らぎは起きにくい。しかしながら異なる物性値を持つ半導体領域を形成する際にはマスクが存在し、そのマスク周辺の成長レートが変われば単結晶でも格子定数が歪んで成長する。したがって、Si基板の場合でもいわゆる欠陥のある異常成長が起きる可能性がある。さらに、基板の凹凸の問題は、単結晶基板であっても起こり得る。本発明の半導体基板の作製方法は、Siなどの単結晶基板に対しても適用可能である。 In the method for producing the semiconductor substrate of Example 1 described with reference to FIGS. 1 to 4, a case where a core layer and a clad layer are formed on the InP substrate has been described as an example. In a compound semiconductor such as InP, the composition fluctuation around the dielectric mask as described above occurs, so that the method for producing a semiconductor substrate of the present invention is very effective. However, the present invention is not limited to compound semiconductors, but is also applicable to single crystal substrates such as Si. For example, when a groove is dug in Si and Ge that is compatible with Si is grown in the groove, the method for producing a semiconductor substrate of the present invention can be applied. In the case of a single crystal substrate such as a Si substrate, fluctuations in physical properties are generally less likely to occur than in a compound semiconductor. However, a mask exists when forming a semiconductor region having different physical property values, and if the growth rate around the mask changes, the lattice constant of a single crystal is distorted and grows. Therefore, even in the case of a Si substrate, so-called defective abnormal growth may occur. Further, the problem of unevenness of the substrate can occur even in a single crystal substrate. The method for producing a semiconductor substrate of the present invention is also applicable to a single crystal substrate such as Si.

また、上述の実施例では、当初半導体および再成長される追加の半導体の2種類の半導体が作製され、基板上に2つの半導体領域が形成される場合を例として説明した。しかしながら、より複雑な異なる物性値を持つ3種類以上の半導体を基板上に形成する場合にも適用できる。すなわち、図3の(a)の状態で枠状マスク6を除去した後で、さらに基板上の新しい場所で、図1の(a)のStep1の工程から始め、Step5までの工程を実施することで、第3の半導体領域を形成することができる。 Further, in the above-described embodiment, a case where two types of semiconductors, an initial semiconductor and an additional semiconductor to be regrowth, are manufactured and two semiconductor regions are formed on the substrate has been described as an example. However, it can also be applied to the case of forming three or more kinds of semiconductors having more complicated and different physical characteristic values on a substrate. That is, after removing the frame-shaped mask 6 in the state of FIG. 3 (a), the steps from Step 1 of FIG. 1 (a) to Step 5 are further carried out at a new location on the substrate. Therefore, a third semiconductor region can be formed.

以上詳細に述べたように、本発明の半導体基板の作製方法によって、より占有面積の広い半導体領域を含み、物性値の異なる複数の半導体領域を基板上に形成できる。 As described in detail above, according to the method for manufacturing a semiconductor substrate of the present invention, a plurality of semiconductor regions including a semiconductor region having a wider occupied area and having different physical property values can be formed on the substrate.

本発明は、一般的に光通信デバイスに利用することができる。 The present invention can generally be used for optical communication devices.

1、101 基板
2、7a、7b、102、105 コア層
3、8a、8b、9、104、106 クラッド層
5a 開口部
5b 溝
6 枠状マスク
20 モノリシック集積IQ変調器
21 LDA
22 IQM部
23、24 MZM
27 合波部
1, 101 Substrate 2, 7a, 7b, 102, 105 Core layer 3, 8a, 8b, 9, 104, 106 Clad layer 5a Opening 5b Groove 6 Frame mask 20 Monolithic integrated IQ modulator 21 LDA
22 IQM section 23, 24 MZM
27 Wave section

Claims (3)

異なる物性値を有する2つ以上の半導体領域を含む半導体基板の作製方法であって、
基板上に形成された当初半導体の一部を加工するマスク層を形成するステップと、
前記マスク層に、1辺の長さが100μm以上の正方形、矩形または菱形である形状の開口部を形成するステップと、
前記開口部を用いてエッチングを実施して、前記当初半導体に所定の形状の溝を形成するステップと、
前記開口部の内周から幅GWを残して、前記マスク層を除去して、枠状のマスクを形成するステップであって、前記幅GWは0より大きく20μm以下であるステップと、
前記当初半導体の前記溝内に、前記当初半導体とは異なる物性値を持つ半導体を成長させるステップと
前記当初半導体の前記溝の外に形成された前記異なる物性値を持つ半導体を除去するステップ
を備えることを特徴とする方法。
A method for manufacturing a semiconductor substrate containing two or more semiconductor regions having different physical property values.
A step of forming a mask layer for processing a part of the initially semiconductor formed on the substrate, and
A step of forming an opening having a square, rectangular or rhombic shape having a side length of 100 μm or more in the mask layer.
A step of performing etching using the opening to form a groove having a predetermined shape in the initial semiconductor, and
A step of removing the mask layer while leaving a width GW from the inner circumference of the opening to form a frame-shaped mask, wherein the width GW is greater than 0 and 20 μm or less.
A step of growing a semiconductor having a physical characteristic value different from that of the initial semiconductor in the groove of the initial semiconductor ,
A method comprising: removing a semiconductor having different physical characteristic values formed outside the groove of the initially semiconductor .
前記当初半導体の前記溝は矩形であって、前記当初半導体によって前記矩形の一辺に並行して複数の導波路を形成するステップ
をさらに備えることを特徴とする請求項1に記載の方法。
The method according to claim 1, wherein the groove of the initial semiconductor is rectangular, and further comprises a step of forming a plurality of waveguides in parallel with one side of the rectangle by the initial semiconductor.
前記2つ以上の半導体領域は、化合物半導体で構成されることを特徴とする請求項1または2に記載の方法。 The method according to claim 1 or 2 , wherein the two or more semiconductor regions are composed of a compound semiconductor.
JP2017126704A 2017-06-28 2017-06-28 A method for manufacturing a semiconductor substrate and an optical circuit manufactured by that method. Active JP6962029B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017126704A JP6962029B2 (en) 2017-06-28 2017-06-28 A method for manufacturing a semiconductor substrate and an optical circuit manufactured by that method.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017126704A JP6962029B2 (en) 2017-06-28 2017-06-28 A method for manufacturing a semiconductor substrate and an optical circuit manufactured by that method.

Publications (2)

Publication Number Publication Date
JP2019009398A JP2019009398A (en) 2019-01-17
JP6962029B2 true JP6962029B2 (en) 2021-11-05

Family

ID=65029827

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017126704A Active JP6962029B2 (en) 2017-06-28 2017-06-28 A method for manufacturing a semiconductor substrate and an optical circuit manufactured by that method.

Country Status (1)

Country Link
JP (1) JP6962029B2 (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080242062A1 (en) * 2007-03-31 2008-10-02 Lucent Technologies Inc. Fabrication of diverse structures on a common substrate through the use of non-selective area growth techniques

Also Published As

Publication number Publication date
JP2019009398A (en) 2019-01-17

Similar Documents

Publication Publication Date Title
KR101252469B1 (en) Buried heterostructure device having integrated waveguide grating fabricated by single step mocvd
JP5038746B2 (en) Method for manufacturing optical semiconductor element
JP2005333144A (en) Photonic integrated device using reverse-mesa structure and method for fabricating same
US9246622B2 (en) Semiconductor optical element, optical module and method of manufacturing semiconductor optical element
JP2007533120A (en) Embedded heterostructure devices fabricated by single step MOCVD
JP4534985B2 (en) Waveguide type optical device and manufacturing method thereof
JP2006203204A (en) Semiconductor laser and method of manufacturing the same
US8383435B2 (en) Integrated photonic semiconductor devices and methods for making integrated photonic semiconductor devices
WO2007072807A1 (en) Semiconductor element and method for manufacturing semiconductor element
JP5314435B2 (en) Integrated optical device and manufacturing method thereof
US7711229B2 (en) Optical integrated device and manufacturing method thereof
JP6962029B2 (en) A method for manufacturing a semiconductor substrate and an optical circuit manufactured by that method.
JP5108270B2 (en) Modulator and laser integrated structure and manufacturing method thereof
JP2005142182A (en) Optical semiconductor device and its manufacturing method
WO2018211689A1 (en) Semiconductor device, and method for manufacturing semiconductor device
JPH08236856A (en) Manufacture of optical semiconductor element
JP2002057409A (en) Semiconductor laser and its fabricating method
JP4151043B2 (en) Manufacturing method of optical semiconductor device
JPH077232A (en) Optical semiconductor device
WO2009101892A1 (en) Method for manufacturing semiconductor device
Guo et al. A 1.3-μm four-channel directly modulated laser array fabricated by SAG-Upper-SCH technology
JP4534449B2 (en) MMI type semiconductor laser and manufacturing method thereof
JPWO2018185829A1 (en) Semiconductor device, method of manufacturing semiconductor device
JP2004349422A (en) Method of manufacturing semiconductor optical element and semiconductor optical element
JP2005520328A (en) Method for manufacturing optical communication device and optical communication device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190821

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200825

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210302

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210413

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210914

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210927

R150 Certificate of patent or registration of utility model

Ref document number: 6962029

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150