JP6951850B2 - インクジェットヘッド制御装置及びインクジェットプリンタ - Google Patents

Description

本発明の実施形態は、インクジェットヘッド制御装置及びインクジェットプリンタに関する。

印刷データに応じて画像を印刷するインクジェットプリンタが実用化されている。インクジェットプリンタは、例えば、インクジェットヘッドと、インクジェットヘッドを制御するインクジェットヘッド制御装置（インクジェットヘッド制御回路）とを備える。インクジェットヘッド制御装置は、ホストＰＣから入力された印刷データをページメモリに展開し、インクジェットヘッドに転送する。インクジェットヘッドは、インクジェットヘッド制御装置から入力された印刷データに基づいて、インクを吐出する為のアクチュエータを駆動し、印刷媒体上に画像を形成する。

また、インクの吐出量、インクの吐出位置、及びインクの吐出速度などを調整する微調機能を備えるインクジェットヘッドがある。インクジェットヘッド制御装置は、印刷する画像を示す画像データと、インクジェットヘッドにおけるインクの吐出量、インクの吐出位置、及びインクの吐出速度などを調整する為の微調データとを有する印刷データをホストＰＣから取得する。インクジェットヘッド制御装置は、画像データ及び微調データをそれぞれページメモリに展開し、画像データ及び微調データをそれぞれ個別にインクジェットヘッドに転送する。インクジェットヘッドは、微調データに基づいてインクの吐出量、インクの吐出位置、及びインクの吐出速度などを調整しつつ、画像データに基づいて印刷媒体上に画像を形成する。しかし、従来のように画像データと微調データとがそれぞれ独立したデータパスによって転送されるシステムにおいて、インクジェットヘッド制御装置は、画像データと微調データとを同一のタイミングで並列にインクジェットヘッドに転送する必要がある。この為、Direct Memory Access（ＤＭＡ）の制御を行う回路が、データパスの数だけ必要になるという課題がある。

特開２０１３−０５９９６１号公報

本発明が解決しようとする課題は、効率的にデータ転送を行うインクジェットヘッド制御装置及びインクジェットプリンタを提供することである。

一実施形態に係るインクジェットヘッド制御装置は、画像データと微調データとに基づいて印刷媒体に画像を形成するインクジェットヘッドを制御するインクジェットヘッド制御装置であって、前記画像データ及び前記微調データを有するバイトデータを複数取得する取得部と、取得した複数の前記バイトデータをパケット化してメモリ上に展開するデータ展開部と、前記メモリ上に展開された複数の前記バイトデータをパケット毎に前記インクジェットヘッドに転送するデータ出力部と、を具備する。

図１は、一実施形態に係るインクジェットプリンタの構成例について説明する為の図である。 図２は、一実施形態に係るインクジェットプリンタにおいて用いられるピクセル毎のバイトデータの例について説明する為の図である。 図３は、一実施形態に係るインクジェットプリンタにおいて用いられるパケットデータの例について説明する為の図である。 図４は、一実施形態に係るデータ出力部の構成例について説明する為の図である。 図５は、一実施形態に係るルックアップテーブルの例について説明する為の図である。 図６は、一実施形態に係るパケットカウンタの例について説明する為の図である。 図７は、一実施形態に係るバイトデータのページメモリへの展開の例について説明する為の図である。

以下、一実施形態に係るインクジェットヘッド制御装置及びインクジェットプリンタについて図面を参照して説明する。
まず、一実施形態に係るインクジェットプリンタ１について説明する。図１は、一実施形態に係るインクジェットプリンタ１の構成例を示す説明図である。インクジェットプリンタ１は、インクジェット記録装置の一例である。

インクジェットプリンタ１は、ホストＰＣ（personal computer）２から印刷データを受け取る。

ホストＰＣ２は、例えば印刷機能を有するプログラム（プリンタドライバ）を実装する電子機器である。ホストＰＣ２は、プリンタドライバを実行することにより、印刷データ、及びインクジェットプリンタ１の設定を変更する為のコマンドなどをインクジェットプリンタ１に入力する。

インクジェットプリンタ１は、紙などの印刷媒体を搬送しながら印刷媒体上に印刷データに応じた画像を形成する。インクジェットプリンタ１は、たとえばインクジェット方式によって印刷媒体に画像を形成するプリンタである。インクジェットプリンタは、ホストＰＣ２から入力される印刷データに基づいて、印刷媒体に画像を形成する印刷処理を行う。

インクジェットプリンタ１は、第１のシステムコントローラ１１、第２のシステムコントローラ１２、インクジェットヘッド１３、第１の半導体メモリ１４、及び第２の半導体メモリ１５を備える。

第１のシステムコントローラ１１は、インクジェットヘッド１３へのデータ転送の制御、及びホストＰＣ２との通信の制御などを行う。第１のシステムコントローラ１１は、インクジェットヘッド１３を制御するインクジェットヘッド制御装置として機能する。

第２のシステムコントローラ１２は、インクジェットヘッド１３への電源の供給の制御、及びインクジェットヘッド１３のステータスの管理などを行う。

インクジェットヘッド１３は、印刷媒体に画像を形成する為の画像形成部である。インクジェットヘッド１３は、第１のシステムコントローラ１１から入力された画像データ及び微調データに基づいて、アクチュエータ４１を駆動することにより、インクを吐出する。インクジェットヘッド１３は、図示されない搬送部材によって搬送された印刷媒体に対してインクを吐出することにより、印刷媒体に画像を形成する。インクジェットプリンタ１は、例えば、シアン、マゼンダ、イエロー、及びブラック等の各色にそれぞれ対応した複数のインクジェットヘッド１３を備えていてもよい。

第１の半導体メモリ１４は、第１のシステムコントローラ１１において実行されるプログラム、及び制御の為のデータを記憶する記憶装置である。第１の半導体メモリ１４は、例えば、Dynamic Random Access Memory（ＤＲＡＭ）として構成される。より具体的には、第１の半導体メモリ１４は、Double-Data-Rate3 Synchronous Dynamic Random Access Memory（ＤＤＲ３ ＳＤＲＡＭ）として構成される。

第２の半導体メモリ１５は、第１のシステムコントローラ１１において実行されるプログラム、及び制御の為のデータを記憶する記憶装置である。第２の半導体メモリ１５は、例えば、Dynamic Random Access Memory（ＤＲＡＭ）として構成される。より具体的には、第２の半導体メモリ１５は、Double-Data-Rate3 Synchronous Dynamic Random Access Memory（ＤＤＲ３ ＳＤＲＡＭ）として構成される。

さらに、インクジェットプリンタ１は、図示されない、給紙カセット、排紙トレイ、表示部、操作部、搬送モータ、モータ駆動回路、ポンプ、ポンプ駆動回路、及び電源回路を備える。

給紙カセットは、複数の印刷媒体を収容するカセットである。排紙トレイは、インクジェットプリンタ１によって画像形成されて排出された印刷媒体を収容する。

表示部は、第１のシステムコントローラ１１、または図示されないグラフィックコントローラなどの表示制御部から入力される映像信号に応じて画面を表示する表示装置である。例えば、表示部には、インクジェットプリンタ１の設定の為の画面が表示される。

操作部は、操作部材の操作に基づいて、操作信号を生成する。操作部材は、例えば、タッチセンサ、テンキー、電源キー、用紙フィードキー、種々のファンクションキー、またはキーボードなどである。タッチセンサは、例えば、抵抗膜式タッチセンサ、または静電容量式タッチセンサ等である。タッチセンサは、ある領域内において指定された位置を示す情報を取得する。タッチセンサは、上記の表示部と一体にタッチパネルとして構成されることにより、表示部に表示された画面上のタッチされた位置を示す信号を第１のシステムコントローラ１１に入力する。

搬送モータは、回転することによって、印刷媒体を搬送する為の図示されない搬送路の搬送部材を動作させる。搬送部材は、印刷媒体を搬送するベルト、ローラ、及びガイドなどである。搬送モータは、印刷媒体を保持するベルトと連動して動作するローラを駆動することによって印刷媒体をガイドに沿って搬送させる。

モータ駆動回路は、搬送モータを駆動する回路である。モータ駆動回路は、第１のシステムコントローラ１１から入力された搬送制御信号に従って搬送モータを駆動することにより、給紙カセットの印刷媒体をインクジェットヘッド１３を経由させて排紙トレイに搬送する。

ポンプは、例えばインクが保持されている図示されないインクタンクとインクジェットヘッド１３の共通液室とを連通するチューブを備える。

ポンプ駆動回路は、第１のシステムコントローラ１１から入力された制御信号に従ってポンプを駆動することによって、インクタンク内のインクをインクジェットヘッド１３の共通液室に供給させる。

また、図１に示されるように、第１のシステムコントローラ１１は、第１の通信部２１、第２の通信部２２、外部Ｉ／Ｆ制御回路２３、第１のＣＰＵ（Central Processing Unit）２４、第１のメモリコントローラ２５、第２のメモリコントローラ２６、データ出力部２７、及び基準信号出力部２８などを備える。

第１の通信部２１は、ホストＰＣ２と通信する為のインタフェースである。第１の通信部２１は、例えば、Universal Serial Bus（ＵＳＢ）、ＬＡＮ、Ｂｌｕｅｔｏｏｔｈ（登録商標）、またはＷｉ−Ｆｉ（登録商標）などの規格に応じて、ホストＰＣ２と通信を行う。

第２の通信部２２は、第２のシステムコントローラ１２と通信する為のインタフェースである。第２の通信部２２は、例えば、Universal Asynchronous Receiver Transmitter（ＵＡＲＴ）として構成される。なお、第２の通信部２２は、他の方式により第２のシステムコントローラ１２と通信する構成を備えるものであってもよい。

外部Ｉ／Ｆ制御回路２３は、例えばＵＳＢインタフェースに対応した機器との間でデータ通信を行う。

第１のＣＰＵ２４は、演算処理を実行する演算素子（たとえば、プロセッサ）を備える。第１のＣＰＵ２４は、第１の半導体メモリ１４、第２の半導体メモリ１５、または図示されないＲＯＭ（Read Only Memory）などに記憶されているプログラムを実行することにより、種々の処理を行う。例えば、第１のＣＰＵ２４は、第１の通信部２１を介してホストＰＣ２から印刷データを取得する。第１のＣＰＵ２４は、印刷データに基づいて、印刷する画像を示す画像データと、インクジェットヘッド１３におけるインクの吐出量、インクの吐出位置、及びインクの吐出速度などを調整する為の微調データとを生成する。

第１のメモリコントローラ２５は、第１の半導体メモリ１４に対するデータの読み出し、及びデータの書き込みを制御する。第１のメモリコントローラ２５は、画像データ及び微調データが展開されるページメモリ領域を第１の半導体メモリ１４の記憶領域上に構成する。第２のメモリコントローラ２６は、第２の半導体メモリ１５に対するデータの読み出し、及びデータの書き込みを制御する。第２のメモリコントローラ２６は、画像データ及び微調データが展開されるページメモリ領域を第２の半導体メモリ１５の記憶領域上に構成する。なお、ページメモリ領域は、第１の半導体メモリ１４と第２の半導体メモリとのいずれかに構成されていればよい。

データ出力部２７は、インクジェットヘッド１３へのデータ転送を制御する。データ出力部２７は、ページメモリ領域に展開された画像データ及び微調データをデータ転送パケット化し、パケット化した画像データ及び微調データをインクジェットヘッド１３に出力する。なお、データ出力部２７の詳細な構成については後述する。

基準信号出力部２８は、インクジェットヘッド１３において用いられる駆動信号の基準の信号（基準信号）をインクジェットヘッド１３に出力する。

また、図１に示されるように、第２のシステムコントローラ１２は、第３の通信部３１、第２のＣＰＵ３２、ステータスレジスタ３３、及び電源制御回路３４を備える。

第３の通信部３１は、第１のシステムコントローラ１１と通信する為のインタフェースである。第３の通信部３１は、例えば、ＵＡＲＴとして構成される。第３の通信部３１は、第１のシステムコントローラ１１の第１のＣＰＵ２４とコマンドを送受信することによりハンドリングを行う。なお、第３の通信部３１は、他の方式により第１のシステムコントローラ１１と通信する構成を備えるものであってもよい。

第２のＣＰＵ３２は、演算処理を実行する演算素子（たとえば、プロセッサ）を備える。第２のＣＰＵ３２は、プログラムを記憶した図示されないＲＯＭなどに記憶されているプログラムを実行することにより、種々の処理を行う。例えば、第２のＣＰＵ３２は、インクジェットヘッド１３の電源の制御、及びインクジェットヘッド１３のステータスの管理などを行う。第２のＣＰＵ３２は、インクジェットヘッド１３のステータスを取得し、ステータスレジスタ３３に書き込む。

ステータスレジスタ３３は、インクジェットヘッド１３及びインクジェットプリンタ１に係る種々のステータスを記憶する。ステータスは、例えばインクジェットヘッド１３の温度及び電圧、及び印刷制御ステータス等を含む。ステータスレジスタ３３により記憶されるステータスは、第２のＣＰＵ３２により読み取られる。

電源制御回路３４は、図示されない商用電源から供給された交流電力を直流電力に変換し、インクジェットプリンタ１内の各構成に供給する。

また、図１に示されるように、インクジェットヘッド１３は、インクを吐出する為のアクチュエータ４１、及びアクチュエータ４１を駆動するドライバＩＣ４２などを備える。

アクチュエータ４１は、印加された電圧に応じて変形することによって、インクが充填されるインク液室の圧力室の圧力を変える圧電素子である。アクチュエータ４１は、ドライバＩＣ４２から入力された電圧によって駆動される。アクチュエータ４１が駆動されて圧力室内の圧力が低くなると、インク液室の共通液室からインク液室の圧力室にインクが引きこまれる。また、アクチュエータ４１が駆動されてインク液室の圧力室内の圧力が高くなると、インク液室の圧力室内のインクが、インク液室に設けられた吐出ノズルから吐出される。

ドライバＩＣ４２は、第１のシステムコントローラ１１の制御に基づいて、アクチュエータ４１の電極に対して電位を与えることによって、アクチュエータ４１を駆動する。例えばドライバＩＣ４２は、第１のシステムコントローラ１１から送信されたデータに応じてアクチュエータ４１を駆動する為の駆動信号を生成し、生成した駆動信号をアクチュエータ４１に入力する。

具体的には、ドライバＩＣ４２は、第１のシフトレジスタ４３、第２のシフトレジスタ４４、及び複数の駆動信号生成部４５を備える。

第１のシフトレジスタ４３及び第２のシフトレジスタ４４は、第１のシステムコントローラ１１から入力されたデータを一時的に記憶するレジスタである。第１のシフトレジスタ４３は、画像データを一時的に記憶する。第２のシフトレジスタ４４は、微調データを一時的に記憶する。

駆動信号生成部４５は、アクチュエータ４１を駆動する為の駆動信号を生成する。駆動信号生成部４５は、第１のシフトレジスタ４３に記憶されている画像データと、第２のシフトレジスタ４４に記憶されている微調データと、第１のシステムコントローラ１１から供給された基準信号とに基づいて駆動信号を生成する。

（ページメモリ領域へのデータの展開について）
第１のシステムコントローラ１１の第１のＣＰＵ２４は、ホストＰＣ２から印刷データを取得する。第１のＣＰＵ２４は、印刷データに基づき画像データ及び微調データを生成し、画像データ及び微調データを第１の半導体メモリ１４または第２の半導体メモリ１５上のページメモリ領域に展開する。即ち、第１のＣＰＵ２４は、ページメモリ領域上における画像データ及び微調データのアドレスの管理を行う。なお、画像データ及び微調データをそれぞれ転送する場合、第１のＣＰＵ２４は、後述するDirect Memory Access（ＤＭＡ）等を用いて、インクジェットヘッド１３に転送する。

例えば、印刷データが８ビットのグレースケールＴｉｆｆである場合、第１のＣＰＵ２４は、８ビットのグレースケールＴｉｆｆをピクセル毎に４ビットの画像データと４ビットの微調データとに変換する。第１のＣＰＵ２４は、４ビットの画像データと４ビットの微調データとからなる８ビット（１バイト）のデータ（バイトデータ）をピクセル毎に取得する。即ち、第１のＣＰＵ２４は、画像データ及び微調データを有するバイトデータをピクセル毎に取得する取得部として機能する。

なお、微調データは、２ビット以上４ビット以下のデータで構成される。微調データは、インクの吐出量を調整する為の微調データＡ、インクの吐出位置を調整する為の微調データＢ、及びインクの吐出速度などを調整する為の微調データＣなどの種類がある。

バイトデータは、複数種類の微調データの内の１つまたは２つを備える。即ち、バイトデータは、微調データＡ、微調データＢ、及び微調データＣのうちの２つを備える構成であってもよいし、微調データＡ、微調データＢ、及び微調データＣのいずれかを備える構成であってもよい。図２は、ピクセル毎のデータ構造の例を示す。図２の例によると、バイトデータ５１は、４ビットの画像データと４ビットの微調データＡとを備える。バイトデータ５２は、４ビットの画像データと４ビットの微調データＢとを備える。バイトデータ５３は、４ビットの画像データと４ビットの微調データＣとを備える。バイトデータ５４は、４ビットの画像データと、２ビットの微調データＡと、２ビットの微調データＢとを備える。バイトデータ５５は、４ビットの画像データと、２ビットの微調データＡと、２ビットの微調データＣとを備える。

第１のＣＰＵ２４は、４ビットの画像データと４ビットの微調データとから構成されるバイトデータをページメモリ領域に展開する。即ち、ページメモリ領域上には、４ビットの画像データと４ビットの微調データとを備えるピクセル毎のバイトデータが展開される。

第１のＣＰＵ２４は、複数ピクセルのバイトデータをパケット化し、ＤＭＡ等を用いて、インクジェットヘッド１３に転送する。この為に、例えば、第１のＣＰＵ２４は、Ｎノズル（Ｎピクセル）分のバイトデータを用いてページメモリ領域上でパケット化して展開する。より具体的には、第１のＣＰＵ２４は、複数ピクセルのバイトデータを、ＤＭＡにおける転送アライメント単位（パケット単位）のデータになるようにパディングする。図３に示すように、第１のＣＰＵ２４は、ＤＭＡにおける転送アライメント単位のデータを１つのパケットとして扱う。即ち、第１のＣＰＵ２４は、Ｎノズル分のバイトデータとパディングデータとからなるパケット（例えば１２８バイト）を生成する。なお、転送アライメントの単位は、如何なるバイト数であってもよい。上記のように、第１のＣＰＵ２４は、取得した複数のバイトデータをパケット化してページメモリ領域上に展開するデータ展開部として機能する。

（データ出力部の構成について）
次に、データ出力部２７の構成について詳細に説明する。データ出力部２７は、上記のようにページメモリ領域上に展開された画像データ及び微調データをデータ転送パケット化してインクジェットヘッド１３に出力する。即ち、データ出力部２７は、ページメモリ上にパケット化されて展開されたバイトデータをデータ転送パケット毎にインクジェットヘッド１３に転送する。

図４は、データ出力部２７の構成例を示す説明図である。

データ出力部２７は、Direct Memory Access（ＤＭＡ）回路６１、第１のＤＰ−ＲＡＭ６２、第２のＤＰ−ＲＡＭ６３、第１のルックアップテーブル６４、第２のルックアップテーブル６５、第３のルックアップテーブル６６、第４のルックアップテーブル６７、第１のFirst In First Out（ＦＩＦＯ）回路６８、第２のＦＩＦＯ回路６９、第３のＦＩＦＯ回路７０、第４のＦＩＦＯ回路７１、第１の分割転送制御回路７２、第２の分割転送制御回路７３、第３の分割転送制御回路７４、第４の分割転送制御回路７５、及びセレクタ７６を備える。

ＤＭＡ回路６１は、ＤＭＡによりページメモリ領域上のデータをパケットごとに読み出し、読み出したデータをＤＰ−ＲＡＭに書き込む回路である。ＤＭＡ回路６１は、ページメモリ領域上の１パケット分のデータ（以下パケットデータと称する）を読み出し、パケットデータの画像データを第１のＤＰ−ＲＡＭ６２に書き込み、パケットデータの微調データを第２のＤＰ−ＲＡＭ６３に書き込む。なお、ＤＭＡ回路６１におけるページメモリ領域からのデータの読み出しのクロック（ＤＤＲクロック）は、インクジェットヘッド１３へのパケットデータの転送のクロック（転送クロック）に対して十分に余裕があることが条件になる。

第１のＤＰ−ＲＡＭ６２は、クロックに基づいてデータの入出力を行うバッファメモリである。第１のＤＰ−ＲＡＭ６２は、ページメモリから読み出されたパケットデータに含まれる画像データを一時的に保存する。第１のＤＰ−ＲＡＭ６２は、例えばラインバッファである。第１のＤＰ−ＲＡＭ６２は、ＤＭＡ回路６１により書き込まれた画像データを第１のルックアップテーブル６４を介して第１のＦＩＦＯ回路６８に供給する。これにより、第１のＤＰ−ＲＡＭ６２は、ページメモリ領域からのデータの読み出しと、第１のＦＩＦＯ回路６８へのデータの書き込みとの非同期を吸収する。

第１のルックアップテーブル６４は、４ビットで表現される１５階調のうちの４階調（値）と、２ビットで表現される論理値とが対応付けられたレジスタである。第１のルックアップテーブル６４は、２ビットの論理値が入力された場合、入力された論理値に対応付けられた４ビットの値を後段の回路に供給する。第１のルックアップテーブル６４において、２ビットの論理値に対応付けられる値は、任意で設定される。なお、第１のルックアップテーブル６４は、第１のＤＰ−ＲＡＭ６２から供給された画像データが４ビットのデータである場合、上記の変換を行わずに第１のＤＰ−ＲＡＭ６２から供給された画像データの値をそのまま後段の回路に供給する。

第１のＦＩＦＯ回路６８は、供給されたデータを順序付けて記憶するとともに、記憶しているデータを記憶した順序が古い順に出力する回路である。第１のＦＩＦＯ回路６８は、供給された画像データを順序付けて記憶する。また、第１のＦＩＦＯ回路６８は、記憶している画像データのうち最も古い画像データを第１の分割転送制御回路７２に供給する。

第１の分割転送制御回路７２は、第１のＦＩＦＯ回路６８から供給された画像データをインクジェットヘッド１３に転送する。第１の分割転送制御回路７２は、インクジェットヘッド１３における印字周波数に応じた転送レートでデータをインクジェットヘッド１３に転送する。

第２のＤＰ−ＲＡＭ６３は、クロックに基づいてデータの入出力を行うバッファメモリである。第２のＤＰ−ＲＡＭ６３は、ページメモリから読み出されたパケットデータに含まれる微調データを一時的に保存する。第２のＤＰ−ＲＡＭ６３は、例えばラインバッファである。第２のＤＰ−ＲＡＭ６３は、ＤＭＡ回路６１により書き込まれた微調データを後段の回路に供給する。例えば、第２のＤＰ−ＲＡＭ６３は、ＤＭＡ回路６１により書き込まれた微調データＡを第２のルックアップテーブル６５を介して第２のＦＩＦＯ回路６９に供給する。また、例えば、第２のＤＰ−ＲＡＭ６３は、ＤＭＡ回路６１により書き込まれた微調データＢを第３のルックアップテーブル６６を介して第３のＦＩＦＯ回路７０に供給する。また、例えば、第２のＤＰ−ＲＡＭ６３は、ＤＭＡ回路６１により書き込まれた微調データＣを第４のルックアップテーブル６７を介して第４のＦＩＦＯ回路７１に供給する。これにより、第２のＤＰ−ＲＡＭ６３は、ページメモリ領域からのデータの読み出しと、後段のＦＩＦＯ回路へのデータの書き込みとの非同期を吸収する。

第２のルックアップテーブル６５、第３のルックアップテーブル６６、及び第４のルックアップテーブル６７は、それぞれ４ビットで表現される１５階調のうちの４階調（値）と、２ビットで表現される論理値とが対応付けられたレジスタである。第２のルックアップテーブル６５、第３のルックアップテーブル６６、及び第４のルックアップテーブル６７は、２ビットの論理値が入力された場合、入力された論理値に対応付けられた４ビットの値を後段の回路に供給する。第２のルックアップテーブル６５、第３のルックアップテーブル６６、及び第４のルックアップテーブル６７において、２ビットの論理値に対応付けられる値は、任意で設定される。なお、第２のルックアップテーブル６５、第３のルックアップテーブル６６、及び第４のルックアップテーブル６７は、第２のＤＰ−ＲＡＭ６３から供給された微調データが４ビットのデータである場合、上記の変換を行わずに第２のＤＰ−ＲＡＭ６３から供給された微調データの値をそのまま後段の回路に供給する。

図５は、第１のルックアップテーブル６４、第２のルックアップテーブル６５、第３のルックアップテーブル６６、及び第４のルックアップテーブル６７の例について説明する為の説明図である。図５に示されるように、１５階調の内の４階調と、入力値２ビットとが各ルックアップテーブル毎に対応付けられている。

図５における「ＲＥＧ＿Ａ」は、微調データＡの値の変換を行う第２のルックアップテーブル６５に対応する。例えば、第２のルックアップテーブル６５に２ビットで論理値「００」の微調データＡが入力された場合、第２のルックアップテーブル６５は、４ビットで「９」の値の微調データＡを出力する。

図５における「ＲＥＧ＿Ｂ」は、微調データＢの値の変換を行う第３のルックアップテーブル６６に対応する。例えば、第３のルックアップテーブル６６に２ビットで論理値「００」の微調データＢが入力された場合、第３のルックアップテーブル６６は、４ビットで「１」の値の微調データＢを出力する。

図５における「ＲＥＧ＿Ｃ」は、微調データＣの値の変換を行う第４のルックアップテーブル６７に対応する。例えば、第４のルックアップテーブル６７に２ビットで論理値「００」の微調データＣが入力された場合、第４のルックアップテーブル６７は、４ビットで「８」の値の微調データＣを出力する。

図５における「ＲＥＳＥＴ」は、画像データの値の変換を行う第１のルックアップテーブル６４に対応する。第１のルックアップテーブル６４には、４ビットの画像データが入力される為、第１のルックアップテーブル６４は、入力された画像データをそのまま出力する。なお、第１のルックアップテーブル６４は、入力された４ビットの画像データに基づいて、さらに多階調のデータを出力する構成であってもよい。

第２のＦＩＦＯ回路６９、第３のＦＩＦＯ回路７０、及び第４のＦＩＦＯ回路７１は、供給されたデータを順序付けて記憶するとともに、記憶しているデータを記憶した順序が古い順に出力する回路である。

第２のＦＩＦＯ回路６９は、第２のルックアップテーブル６５から供給された微調データＡを順序付けて記憶する。また、第２のＦＩＦＯ回路６９は、記憶している微調データＡのうち最も古い微調データＡを第２の分割転送制御回路７３に供給する。

第３のＦＩＦＯ回路７０は、第３のルックアップテーブル６６から供給された微調データＢを順序付けて記憶する。また、第３のＦＩＦＯ回路７０は、記憶している微調データＢのうち最も古い微調データＢを第３の分割転送制御回路７４に供給する。

第４のＦＩＦＯ回路７１は、第４のルックアップテーブル６７から供給された微調データＣを順序付けて記憶する。また、第４のＦＩＦＯ回路７１は、記憶している微調データＣのうち最も古い微調データＣを第４の分割転送制御回路７５に供給する。

第２の分割転送制御回路７３、第３の分割転送制御回路７４、及び第４の分割転送制御回路７５は、前段のＦＩＦＯ回路から供給された微調データを後段のセレクタ７６に供給する。第２の分割転送制御回路７３、第３の分割転送制御回路７４、及び第４の分割転送制御回路７５は、インクジェットヘッド１３における印字周波数に応じた転送レートでデータをセレクタ７６に転送する。

セレクタ７６は、複数の入力のうち１の１つを選択して出力する回路である。セレクタ７６は、第２の分割転送制御回路７３、第３の分割転送制御回路７４、及び第４の分割転送制御回路７５のいずれかを選択し、選択した回路から供給された微調データをインクジェットヘッド１３に転送する。即ち、セレクタ７６は、インクジェットヘッド１３における印字周波数に応じた転送レートでデータをインクジェットヘッド１３に転送する。

（データ転送処理について）
次に、第１のシステムコントローラ１１が実行するデータ転送処理について説明する。
第１のＣＰＵ２４は、微調機能を有するインクジェットヘッド１３へのデータ転送の準備を開始する。まず第１のＣＰＵ２４は、データ転送に必要なパラメータをＤＭＡ回路６１のレジスタに設定し、ＤＭＡ回路６１を起動する。パラメータは、インクジェットヘッド１３に転送するデータの先頭を示すアドレス（転送開始アドレス）と、インクジェットヘッド１３に転送するデータの容量（転送バイト）とを設定する。転送開始アドレスは、ページメモリ上におけるアドレスである。また、第１のＣＰＵ２４は、第１の分割転送制御回路７２乃至第４の分割転送制御回路７５のうちデータ転送に必要な回路を起動する。

ＤＭＡ回路６１は、第１のＣＰＵ２４により設定された転送開始アドレスと、転送バイトとに基づいて、ページメモリ上のデータをインクジェットヘッド１３にバースト転送する。具体的には、ＤＭＡ回路６１は、第１のＣＰＵ２４により設定された転送開始アドレスから、転送バイトで指定されたバイト数だけページメモリ上のデータを読み出し、画像データを第１のＤＰ−ＲＡＭ６２に書き込み、微調データを第２のＤＰ−ＲＡＭ６３に書き込む。

第１のＣＰＵ２４は、ページメモリ領域にピクセル毎にバイトデータを展開する際に、パケット化するデータ量がＤＭＡのバースト転送に対応するデータ量となるようにパケット化して展開する。これにより、第１のＣＰＵ２４は、転送開始アドレスと、転送バイト数とを指定することにより、ＤＭＡ回路６１にバースト転送を行わせることができる。

なお、第１のＤＰ−ＲＡＭ６２及び第２のＤＰ−ＲＡＭ６３は、書き込まれたデータをポインタで管理する。第１のＤＰ−ＲＡＭ６２及び第２のＤＰ−ＲＡＭ６３は、図６に示されるパケットカウンタをそれぞれ備える。第１のＤＰ−ＲＡＭ６２及び第２のＤＰ−ＲＡＭ６３は、ページメモリ領域からパケット化されたデータが読み出される毎にパケットカウンタを更新する。例えば、第１のＤＰ−ＲＡＭ６２及び第２のＤＰ−ＲＡＭ６３は、ＤＭＡ回路６１によりデータが書き込まれた場合、パケットカウンタ上のポインタをインクリメントする。また、第１のＤＰ−ＲＡＭ６２及び第２のＤＰ−ＲＡＭ６３は、第１のＤＰ−ＲＡＭ６２及び第２のＤＰ−ＲＡＭ６３からデータが読み出された場合、即ち、後段の回路にデータを出力した場合、パケットカウンタ上のポインタをデクリメントする。 １つのパケットの中には、画像データと微調データとが含まれている為、第１のＤＰ−ＲＡＭ６２に書き込まれた画像データに付与されたポインタと、第２のＤＰ−ＲＡＭ６３に書き込まれた微調データに付与されたポインタとが一致する。即ち、第１のＤＰ−ＲＡＭ６２及び第２のＤＰ−ＲＡＭ６３は、同じパケットの画像データと微調データとに同じポインタを付加する。このように、第１のＤＰ−ＲＡＭ６２及び第２のＤＰ−ＲＡＭ６３は、記憶領域上のデータをポインタで区別することにより、ある程度のデータをストックすることができる。

このように第１のＤＰ−ＲＡＭ６２及び第２のＤＰ−ＲＡＭ６３にデータを書き込むことにより、インクジェットヘッド１３への転送制御の前段で画像データ量と同量の微調データが第１のＤＰ−ＲＡＭ６２及び第２のＤＰ−ＲＡＭ６３上に揃う状態になる。このような構成によると、第１のＤＰ−ＲＡＭ６２及び第２のＤＰ−ＲＡＭ６３の後段の回路がパイプライン処理を行うことにより、画像データ及び微調データの出力のタイミングの調整が容易になる。即ち、第１のＤＰ−ＲＡＭ６２及び第２のＤＰ−ＲＡＭ６３は、同じパケットの画像データと微調データとを同期した状態で容易に出力することができる。

さらに、後段のＦＩＦＯ回路及び分割転送制御回路は、第１のＤＰ−ＲＡＭ６２及び第２のＤＰ−ＲＡＭ６３から出力されたデータを印字周波数に応じた転送レートでインクジェットヘッド１３に転送する。

上記のように、第１のＣＰＵ２４は、ピクセル毎にパケット化されたパケットデータをページメモリ領域に展開する。データ出力部２７は、展開されたパケットデータをデータ転送パケット単位で読み出し、画像データと微調データとを異なるラインバッファに振り分けて記憶し、同じデータ転送パケットの画像データと微調データとに同じポインタをラインバッファ上で付与する。さらに、データ出力部２７は、それぞれのラインバッファから、同じポインタが付与されている画像データと微調データとを読み出し、インクジェットヘッド１３に転送する。

このような構成によると、データ出力部２７は、ページメモリ領域からのデータの読み出しと、インクジェットヘッド１３へのデータの転送とを非同期で行うことができる。即ち、データ出力部２７は、インクジェットヘッド１３にデータを転送する際の印字周波数の影響を受けることがなくなる。これにより、データ出力部２７は、ＤＭＡによるページメモリ領域からのデータの読み出しを、後段のＦＩＦＯの状態に応じて調整する必要がなくなる。この結果、１つのＤＭＡ回路により、同期した状態で画像データと微調データとを出力可能なインクジェットヘッド制御装置を提供することが可能になる。

また、従来の構成によると、インクジェットヘッド制御装置は、ＦＩＦＯの状態に応じてＤＭＡにおける読み出しのクロックを制御する必要があった。しかし上記の構成のデータ出力回路は、ページメモリ領域からのデータの読み出しと、インクジェットヘッド１３へのデータの転送とを非同期で行うことができる。この為、データ出力部２７における制御を簡易にすることが可能になる。

また、データ出力部２７は、ルックアップテーブルを介して２ビットの微調データを４ビットの微調データに変換することができる。

また、インクジェットヘッド１３が、１つのアクチュエータが２つのインク室で共用されるシェアードウォール型のインクジェットヘッドである場合、１ライン分の画像を形成するのに予め設定された規則に従ってパケットデータをインクジェットヘッドに転送する必要がある。この規則は、例えば、１ライン分のバイトデータをＸ、Ｙ、及びＺなどのグループに分割してインクジェットヘッドに転送するなどの規則である。このような場合、第１のシステムコントローラ１１は、バイトデータをグループ毎にインクジェットヘッドに転送する必要がある。

そこで、第１のＣＰＵ２４は、ページメモリ上にバイトデータのアドレスを、インクジェットヘッド１３にバイトデータを転送する順序に応じて制御する。より具体的には、第１のＣＰＵ２４は、インクジェットヘッド１３にバイトデータを転送する順序に応じて、ページメモリ上にバイトデータを展開する。

データ出力部２７は、第１のＣＰＵ２４がページメモリ領域上にバイトデータを展開した順序に従って、バイトデータをインクジェットヘッド１３に転送する。この為、第１のＣＰＵ２４がページメモリ領域上にバイトデータを展開する際に、予め設定された規則に従って展開することにより、第１のシステムコントローラ１１は、バイトデータの転送の手順を制御することができる。具体的には、図７に示されるように、第１のシステムコントローラ１１の第１のＣＰＵ２４は、１ライン分のバイトデータをグループ毎に分割してページメモリ領域上に展開する。これにより、第１のシステムコントローラ１１は、容易に、バイトデータをグループ毎にインクジェットヘッドに転送することができる。 なお、上述の各実施の形態で説明した機能は、ハードウエアを用いて構成するに留まらず、ソフトウエアを用いて各機能を記載したプログラムをコンピュータに読み込ませて実現することもできる。また、各機能は、適宜ソフトウエア、ハードウエアのいずれかを選択して構成するものであっても良い。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
以下、本願の出願当初の特許請求の範囲に記載された発明を付記する。
［Ｃ１］
画像データと微調データとに基づいて印刷媒体に画像を形成するインクジェットヘッドを制御するインクジェットヘッド制御装置であって、
前記画像データ及び前記微調データを有するバイトデータを複数取得する取得部と、
取得した複数の前記バイトデータをパケット化してメモリ上に展開するデータ展開部と、
前記メモリ上に展開された複数の前記バイトデータをパケット毎に前記インクジェットヘッドに転送するデータ出力部と、
を具備するインクジェットヘッド制御装置。
［Ｃ２］
前記データ展開部は、前記インクジェットヘッドに前記バイトデータを転送する順序に応じて前記メモリ上の前記バイトデータの展開するアドレスを制御するＣ１に記載のインクジェットヘッド制御装置。
［Ｃ３］
前記データ出力部は、前記メモリ上の指定されたアドレスから指定された容量だけ前記バイトデータを前記メモリから読み出し、前記インクジェットヘッドに転送するＣ１または２に記載のインクジェットヘッド制御装置。
［Ｃ４］
前記データ出力部は、
前記メモリから読み出したパケットに含まれる前記画像データを一時的に保存する第１のバッファと、
前記メモリから読み出したパケットに含まれる前記微調データを一時的に保存する第２のバッファと、
前記第１のバッファ及び前記第２のバッファから同じパケットの前記画像データ及び前記微調データを読み出し、前記インクジェットヘッドに転送する分割転送制御部と、
を備えるＣ１乃至３のいずれか１項に記載のインクジェットヘッド制御装置。
［Ｃ５］
画像データと微調データとに基づいて印刷媒体に画像を形成するインクジェットヘッドと、
前記画像データ及び前記微調データを有するバイトデータを複数取得する取得部と、
取得した複数の前記バイトデータをパケット化してメモリ上に展開するデータ展開部と、
前記メモリ上に展開された複数の前記バイトデータをパケット毎に前記インクジェットヘッドに転送するデータ出力部と、
を具備するインクジェットプリンタ。

１…インクジェットプリンタ、１１…第１のシステムコントローラ、１２…第２のシステムコントローラ、１３…インクジェットヘッド、１４…第１の半導体メモリ、１５…第２の半導体メモリ、２１…第１の通信部、２２…第２の通信部、２３…外部Ｉ／Ｆ制御回路、２４…第１のＣＰＵ、２５…第１のメモリコントローラ、２６…第２のメモリコントローラ、２７…データ出力部、２８…基準信号出力部、３１…第３の通信部、３２…第２のＣＰＵ、３３…ステータスレジスタ、３４…電源制御回路、４１…アクチュエータ、４２…ドライバＩＣ、４３…第１のシフトレジスタ、４４…第２のシフトレジスタ、４５…駆動信号生成部、６１…ＤＭＡ回路、６２…第１のＤＰ−ＲＡＭ、６３…第２のＤＰ−ＲＡＭ、６４…第１のルックアップテーブル、６５…第２のルックアップテーブル、６６…第４のルックアップテーブル、６７…第５のルックアップテーブル、６８…第１のＦＩＦＯ回路、６９…第２のＦＩＦＯ回路、７０…第３のＦＩＦＯ回路、７１…第４のＦＩＦＯ回路、７２…第１の分割転送制御回路、７３…第２の分割転送制御回路、７４…第４の分割転送制御回路、７５…第５の分割転送制御回路、７６…セレクタ。

Claims (4)

1. 画像データと微調データとに基づいて印刷媒体に画像を形成するインクジェットヘッドを制御するインクジェットヘッド制御装置であって、
   前記画像データ及び前記微調データを有するバイトデータを複数取得する取得部と、
   ここで、前記微調データは、インクの吐出量を調整するためのデータ、インクの吐出位置を調整するためのデータ、またはインクの吐出速度を調整するためのデータのうちの少なくとも１つを含み、
   取得した複数の前記バイトデータをＤＭＡにおける転送アライメント単位にデータ転送パケット化してページメモリ上に展開するデータ展開部と、
   前記ページメモリ上に展開された複数の前記バイトデータを前記データ転送パケット毎に前記インクジェットヘッドに転送するデータ出力部と、
   を具備し、
   前記データ出力部は、
   前記ページメモリからＤＭＡにより読み出したパケットに含まれる前記画像データを一時的に保存する第１のバッファと、
   前記ページメモリからＤＭＡにより読み出したパケットに含まれる前記微調データを一時的に保存する第２のバッファと、
   前記第１のバッファ及び前記第２のバッファから同じパケットの前記画像データ及び前記微調データを読み出し、前記インクジェットヘッドに転送する分割転送制御部と、
   を備える、
   インクジェットヘッド制御装置。
2. 前記データ展開部は、前記インクジェットヘッドに前記バイトデータを転送する順序に応じて前記ページメモリ上の前記バイトデータの展開するアドレスを制御する請求項１に記載のインクジェットヘッド制御装置。
3. 前記データ出力部は、前記ページメモリ上の指定されたアドレスから指定された容量だけ前記バイトデータを前記ページメモリから読み出し、前記インクジェットヘッドに転送する請求項１または２に記載のインクジェットヘッド制御装置。
4. 画像データと微調データとに基づいて印刷媒体に画像を形成するインクジェットヘッドと、
   前記画像データ及び前記微調データを有するバイトデータを複数取得する取得部と、
   ここで、前記微調データは、インクの吐出量を調整するためのデータ、インクの吐出位置を調整するためのデータ、またはインクの吐出速度を調整するためのデータのうちの少なくとも１つを含み、
   取得した複数の前記バイトデータをＤＭＡにおける転送アライメント単位にデータ転送パケット化してページメモリ上に展開するデータ展開部と、
   前記ページメモリ上に展開された複数の前記バイトデータを前記データ転送パケット毎に前記インクジェットヘッドに転送するデータ出力部と、
   を具備し、
   前記データ出力部は、
   前記ページメモリからＤＭＡにより読み出したパケットに含まれる前記画像データを一時的に保存する第１のバッファと、
   前記ページメモリからＤＭＡにより読み出したパケットに含まれる前記微調データを一時的に保存する第２のバッファと、
   前記第１のバッファ及び前記第２のバッファから同じパケットの前記画像データ及び前記微調データを読み出し、前記インクジェットヘッドに転送する分割転送制御部と、
   を備える、
   インクジェットプリンタ。

Images