JP6918235B2 - Ｄｃ／ｄｃコンバータ回路及び電気推進用電源 - Google Patents

Description

本発明は、直流電源からの直流電力供給時の直流電圧を変換するＤＣ−ＤＣコンバータ及び電気推進用電源に関する。

従来、人工衛星等の宇宙機には、電気エネルギーを使用して推力を得る電気推進機が搭載されている。推進剤の化学反応によるエネルギーを使用して、推力を得る化学推進機と比較すると、電気推進機は、電気エネルギーを使用することによって、推進剤の使用量を減らすことができる。従って、電気推進機を使用すれば、宇宙機の小型軽量化が可能となる。

電気推進機に適用される一例のホールスラスタは、プラズマ化した推進剤を電気エネルギーで加速することで推力を得る。ホールスラスタを動作させるために、主電源であるアノード電源は、アノード−カソード間に電圧を印加し、電力供給を行う。アノード電源の電圧は、宇宙機に用意されている電源電圧とは異なることが多い。従って、アノード電源としては、動作点に応じて電圧を可変する能力が求められる。このため、アノード電源には、ＤＣ／ＤＣコンバータ回路が使用されている。

また、ホールスラスタは、負荷の基準電位であるカソードと衛星構体との間に電位差が発生するため、非絶縁型ＤＣ／ＤＣコンバータ回路を使用することができない。このため、絶縁型ＤＣ／ＤＣコンバータ回路が使用される。

周知の絶縁型ＤＣ／ＤＣコンバータ回路では、直流電源からの直流電力を１次側回路のインバータ回路でパルス電圧に変換し、絶縁トランスでパルス電圧の絶縁及び変圧を行っている。この後、整流回路の複数の整流素子で変圧されたパルス電圧を整流し、平滑回路の平滑インダクタ及び平滑コンデンサで整流後の電圧を平滑化することにより、絶縁及び電圧変換を行っている。

既存の人工衛星では、小さな推力が要求される軌道保持（ＳＫ：Ｓｔａｔｉｏｎ Ｋｅｅｐｉｎｇ）時に、ホールスラスタが使用されている。ところが、人工衛星の小型軽量化のため、軌道上昇（ＯＲ：Ｏｒｂｉｔ Ｒａｉｓｉｎｇ）時も電気推進で行う、完全電気推進という手法がある。軌道保持と軌道上昇とのそれぞれのモードで要求される特性は、相違している。

具体的に云えば、軌道上昇のモードでは、速やかに軌道遷移を完了させるために、限られた電力で大推力を出力することが要求される。これに対し、軌道保持のモードでは、小さな推力で良いが、推進剤消費の少ない効率の良い動作が要求される。アノード電源のアノード電流値は、概ね推進剤流量に比例する。このため、軌道上昇のモードでは、低電圧大電流が要求され、軌道保持のモードでは、高電圧小電流が要求される。

ところで、このような低電圧大電流と高電圧小電流との動作点を有する絶縁型ＤＣ／ＤＣコンバータでは、最大出力電圧を出力できるように設計を行う必要がある。この結果、低電圧大電流の出力時に通流率（Ｄｕｔｙ）が低下し、素子利用率が低下してしまう。これに伴い、各部に流れる電流値が増大してしまう上、損失が増大する。このため、電力変換効率が低下し、発熱が大きくなってしまうという不具合を生じる。

そこで、係る不具合を解消する技術として、高効率、大出力の電源として、二次側整流回路が一次側フルブリッジ回路と同期制御される同期倍電流電源が提案されている（例えば、特許文献１参照）。

この特許文献１に係る技術では、同期倍電流電源用にカレントダブラ回路を構成している。このため、絶縁トランスに流れる電流と、単一のインダクタに流れる電流と、を出力電流の１／２にすることができる。この結果、低電圧大電流の出力時の損失を減少させることが可能となっている。

特許第３４７７０２号公報

しかしながら、このカレントダブラ回路は、低電圧大電流の出力時の損失を減少させることができる一方で、出力電圧の最大値も、１／２になってしまうことにより、高電圧を出力できなくなってしまうという問題がある。また、このカレントダブラ回路は、最大電圧の出力時にインダクタリップル電流が最大となる。このため、カレントダブラ回路は、高電圧小電流の出力動作に不向きである。ここで、最大出力電圧をアップさせるようにカレントダブラ回路の設計を行うと、絶縁トランスの２次巻線の巻数を２倍にする必要がある。こうした場合、巻線抵抗が増大し、低電圧大電流の出力時の損失が大きくなってしまうという不具合が生じてしまう。

このように、従来技術では、低電圧大電流と高電圧小電流とにおける出力時の高効率化を両立させることが困難となっている。

本発明は、このような問題点を解決するためになされたものであり、低電圧大電流と高電圧小電流とにおける出力時の高効率化を両立させることができるＤＣ／ＤＣコンバータ回路及び電気推進用電源を提供することを目的とする。

上記目的を達成するため、本発明に係るＤＣ／ＤＣコンバータは、直流電源からの直流電力をパルス電圧に変換する１次側回路と、パルス電圧を絶縁しながら変圧する絶縁トランスと、高電圧小電流の出力モード用の整流回路と低電圧大電流の出力モード用のカレントダブラ回路との何れかの一方に切り替え回路で切り替え接続可能な２次側回路と、目標とする供給電力に応じて、高電圧小電流の出力モードの時には、整流回路に接続し、低電圧大電流の出力モードの時には、カレントダブラ回路に接続するように、切り替え回路の接続の切り替え制御を行う制御回路と、を備える。

本発明によれば、上記構成により、低電圧大電流と高電圧小電流とにおける出力時の高効率化を両立させることができるようになる。

本発明の実施の形態１に係る絶縁型ＤＣ／ＤＣコンバータ回路の基本構成を例示した回路図である。 図１に示す絶縁型ＤＣ／ＤＣコンバータ回路におけるインバータ回路の通流率５０％の場合の高電圧小電流の出力モードでの動作を説明するためのデバイス相互間における波形のタイミングチャートである。 図１に示す絶縁型ＤＣ／ＤＣコンバータ回路におけるインバータ回路の通流率１００％の場合の高電圧小電流の出力モードでの動作を説明するためのデバイス相互間における波形のタイミングチャートである。 図１に示す絶縁型ＤＣ／ＤＣコンバータ回路におけるインバータ回路の通流率５０％の場合の低電圧大電流の出力モードでの動作を説明するためのデバイス相互間における波形のタイミングチャートである。 図１に示す絶縁型ＤＣ／ＤＣコンバータ回路におけるインバータ回路の通流率１００％の場合の低電圧大電流の出力モードでの動作を説明するためのデバイス相互間における波形のタイミングチャートである。 図１に示す絶縁型ＤＣ／ＤＣコンバータ回路に係る出力電力を一定とした条件下で出力電圧を変化させ、解析により求めた電力変換効率の特性を例示した図である。 本発明の実施の形態２に係る絶縁型ＤＣ／ＤＣコンバータ回路の基本構成を例示した回路図である。 図７に示す絶縁型ＤＣ／ＤＣコンバータ回路におけるインバータ回路の通流率５０％の場合の高電圧小電流の出力モードでの動作を説明するためのデバイス相互間における波形のタイミングチャートである。 図７に示す絶縁型ＤＣ／ＤＣコンバータ回路におけるインバータ回路の通流率１００％の場合の高電圧小電流の出力モードでの動作を説明するためのデバイス相互間における波形のタイミングチャートである。 図７に示す絶縁型ＤＣ／ＤＣコンバータ回路におけるインバータ回路の通流率５０％の場合の低電圧大電流の出力モードでの動作を説明するためのデバイス相互間における波形のタイミングチャートである。 図７に示す絶縁型ＤＣ／ＤＣコンバータ回路におけるインバータ回路の通流率１００％の場合の低電圧大電流の出力モードでの動作を説明するためのデバイス相互間における波形のタイミングチャートである。 本発明の実施の形態３に係る絶縁型ＤＣ／ＤＣコンバータ回路の基本構成を例示した回路図である。 周知の絶縁型ＤＣ／ＤＣコンバータ回路の基本構成を例示した回路図である。

以下、本発明のＤＣ／ＤＣコンバータ回路及び電気推進用電源に係る幾つかの実施の形態について、図面を参照して詳細に説明する。

最初に、本発明の理解を助けるため、周知のＤＣ／ＤＣコンバータ回路を説明する。図１３は、周知の絶縁型ＤＣ／ＤＣコンバータ回路Ｄの基本構成を例示した回路図である。

図１３を参照すれば、この絶縁型ＤＣ／ＤＣコンバータ回路１００Ｄは、基本機能として、外部の直流電源Ｖｃｃから直流電力の供給を受け、絶縁しながら電圧変換を行い、出力端子ＨＯＴ、ＲＴＮへ直流電力を供給する。この絶縁型ＤＣ／ＤＣコンバータ回路１００Ｄでは、制御回路２０Ｄの制御を受けたインバータ回路１０によって、直流電源Ｖｃｃからの直流電力をパルス電圧に変換する。更に、絶縁型ＤＣ／ＤＣコンバータ回路１００Ｄでは、このパルス電圧を絶縁トランスＴで絶縁しながら変圧する。

変圧後のパルス電圧は、整流回路を成す第１〜第４の整流素子Ｄ１〜Ｄ４で整流され、その後に平滑回路を成す平滑インダクタＬ１及び平滑コンデンサＣで整流後の電圧が平滑される。この結果、絶縁及び電圧変換が行われ、負荷が接続される出力端子ＨＯＴ、ＲＴＮに電圧変換された直流電力が供給される。尚、以下も同様であるが、出力端子ＨＯＴは、第１の出力端子に相当し、出力端子ＲＴＮは、第２の出力端子に相当する。

絶縁型ＤＣ／ＤＣコンバータ回路１００Ｄにおいて、インバータ回路１０は、絶縁トランスＴの１次巻線に出力端子が接続され、入力端子に直流電源Ｖｃｃが接続されている。このようなインバータ回路１０の構成は、１次側回路に相当する。また、絶縁トランスＴの２次巻線に接続される整流素子Ｄ１〜Ｄ４による整流回路と、平滑インダクタＬ１及び平滑コンデンサＣによる平滑回路と、出力端子ＨＯＴ、ＲＴＮと、を含む構成は、２次側回路に相当する。

この絶縁型ＤＣ／ＤＣコンバータ回路１００Ｄでは、低電圧出力時に通流率Ｄｕｔｙが低下し、出力電流が第１〜第４の整流素子Ｄ１〜Ｄ４の何れかを２回通過する。これにより、出力電力に対する導通損失の比率が高くなる。このため、電力変換効率の低下が避けられないという問題がある。そこで、本発明の絶縁型ＤＣ／ＤＣコンバータ回路は、低電圧大電流と高電圧小電流とにおける出力時の高効率化を両立させることを目的とする。

本発明の絶縁型ＤＣ／ＤＣコンバータ回路の技術的概要を、まず説明する。本発明の絶縁型ＤＣ／ＤＣコンバータ回路は、直流電源からの直流電力をパルス電圧に変換する１次側回路と、パルス電圧を絶縁しながら変圧する絶縁トランスと、を備える。また、本発明の絶縁型ＤＣ／ＤＣコンバータ回路は、高電圧小電流の出力モード用の整流回路と低電圧大電流の出力モード用のカレントダブラ回路との何れか一方に切り替え回路で切り替え接続可能な２次側回路を備える。更に、本発明の絶縁型ＤＣ／ＤＣコンバータ回路は、目標とする供給電力に応じて、高電圧小電流の出力モード時には、スイッチを整流回路に接続し、低電圧大電流の出力モード時には、スイッチをカレントダブラ回路に接続するように、切り替え回路の接続の切り替え制御を行う制御回路を備える。

本発明の絶縁型ＤＣ／ＤＣコンバータ回路において、制御回路は、目標とする供給電力が最大出力電圧の１／２以上のときに、高電圧小電流の出力モード時として、スイッチを整流回路に切り替え接続する。また、制御回路は、目標とする供給電力が最大出力電圧の１／２未満のときに、低電圧大電流の出力モード時として、スイッチをカレントダブラ回路に切り替え接続する。これにより、低電圧大電流の出力モードでは、１次側回路の通流率が高電圧小電流の出力モードと比較べて２倍に高まり、１次側回路と絶縁トランスとに流れる電流が１／２に低減される。この結果、上記目的が達成される。そこで、本発明の絶縁型ＤＣ／ＤＣコンバータ回路及び電気推進用電源の好適な実施の形態について、図面を用いて以下に説明する。

実施の形態１．
図１は、本発明の実施の形態１に係る絶縁型ＤＣ／ＤＣコンバータ回路１００Ａの基本構成を例示した回路図である。

図１を参照すれば、絶縁型ＤＣ／ＤＣコンバータ回路１００Ａの場合も、基本機能は、従来技術の場合と同様である。即ち、絶縁型ＤＣ／ＤＣコンバータ回路１００Ａは、直流電源Ｖｃｃから直流電力の供給を受け、絶縁しながら電圧変換を行い、出力端子ＨＯＴ、ＲＴＮへ直流電力を供給する。また、制御回路２０Ａから制御を受けたインバータ回路１０が直流電源Ｖｃｃからの直流電力をパルス電圧に変換する１次側回路の構成、並びに、パルス電圧を絶縁しながら変圧する絶縁トランスＴを備える構成も、従来技術と共通している。

絶縁型ＤＣ／ＤＣコンバータ回路１００Ａは、従来の絶縁型ＤＣ／ＤＣコンバータ回路１００Ｄと比べ、２次側回路の構成が相違している。２次側回路は、整流回路を成す第１〜第４の整流素子Ｄ１〜Ｄ４と、切り替え回路を成す２個の切り替えスイッチＳ１、Ｓ２と、カレントダブラ回路となる平滑回路を成す平滑インダクタＬ１、Ｌ２及び平滑コンデンサＣと、を備えている。

制御回路２０Ａは、目標とする供給電力に応じて、高電圧小電流の出力モード時には、スイッチＳ１、Ｓ２を整流回路に切り替え接続し、低電圧大電流の出力モード時には、スイッチＳ１、Ｓ２をカレントダブラ回路に切り替え接続する。このように、制御回路２０Ａは、切り替えスイッチＳ１、Ｓ２の接続の切り替え制御を行う。切り替えスイッチＳ１は、第１回路に相当し、切り替えスイッチＳ２は、第２回路に相当する。

切り替えスイッチＳ１、Ｓ２は、電気的な接続を切り替えるものであり、例えば、機械スイッチ、メカニカルリレー、半導体スイッチの何れか、或いは、それらの組み合わせによって構成されても良い。切り替えスイッチＳ１、Ｓ２について、図１に示される接片の接続位置を第１の接点とする。また、切り替えスイッチＳ１の接片が第１の接点から切り替えられて開放され、且つ切り替えスイッチＳ２の接片が第１の接点から切り替えられた接続位置を第２の接点とする。

図１に示される第１の接点の接続位置で動作するときが、カレントダブラ回路に切り替えられる低電圧大電流の出力モード時である。これに対し、第２の接点の接続位置で動作するときが、整流回路に切り替えられる高電圧小電流の出力モード時となる。

インバータ回路１０は、正負のパルス電圧波形を出力する回路であり、例えば、フルブリッジ回路、プッシュプル回路等から構成される。インバータ回路１０において、入力端子には、直流電源Ｖｃｃが接続され、出力端子には、絶縁トランスＴの１次巻線が接続されている。

絶縁トランスＴの２次巻線の一方の端子は、直列接続された第１の整流素子Ｄ１のアノード、第２の整流素子Ｄ２のカソード、及び切り替えスイッチＳ２の第１の接点の接続点に接続されている。絶縁トランスＴの２次巻線の他方の端子は、直列接続された第３の整流素子Ｄ３のアノード、第４の整流素子Ｄ４のカソード、及び切り替えスイッチＳ１の第１の接点の接続点に接続されている。

第１の整流素子Ｄ１及び第３の整流素子Ｄ３のカソードは、切り替えスイッチＳ２の第２の接点に接続されている。第２の整流素子Ｄ２及び第４の整流素子Ｄ４のアノードは、平滑コンデンサＣの一端及び出力端子ＲＴＮに接続されている。

点線で示す切り替えスイッチＳ１、Ｓ２の共通端子は、それぞれ平滑インダクタＬ１、Ｌ２の一方の端子に接続されている。平滑インダクタＬ１、Ｌ２の他方の端子は、平滑コンデンサＣの他端及び出力端子ＨＯＴに接続されている。

図２は、絶縁型ＤＣ／ＤＣコンバータ回路１００Ａにおけるインバータ回路１０の通流率Ｄｕｔｙ＝５０％の場合の高電圧小電流の出力モードでの動作を説明するためのデバイス相互間における波形のタイミングチャートである。図３は、絶縁型ＤＣ／ＤＣコンバータ回路１００Ａにおけるインバータ回路１０の通流率Ｄｕｔｙ＝１００％の場合の高電圧小電流の出力モードでの動作を説明するためのデバイス相互間における波形のタイミングチャートである。

図２及び図３を参照すれば、高電圧小電流の出力モードでは、第１の整流素子Ｄ１及び第３の整流素子Ｄ３のカソードが切り替えスイッチＳ２を介して平滑インダクタＬ１に接続される。このとき、平滑インダクタＬ２は、開放されて回路動作に関与しない。絶縁トランスＴの２次電圧が正電圧を出力するとき、第１の整流素子Ｄ１及び第４の整流素子Ｄ４が導通する。絶縁トランスＴの２次電圧が負電圧を出力するとき、第２の整流素子Ｄ２及び第３の整流素子Ｄ３が導通する。

絶縁トランスＴの２次電圧は、第１〜第４の整流素子Ｄ１〜Ｄ４により全波整流され、第１の整流素子Ｄ１及び第３の整流素子Ｄ３のカソードと第２の整流素子Ｄ２及び第４の整流素子Ｄ４のアノードとの間に絶対値波形の電圧が現れる。この電圧は、平滑インダクタＬ１及び平滑コンデンサＣにより平滑され、出力端子ＨＯＴ、ＲＴＮ間に直流電力が供給される。この直流電力の供給時に出力される直流電圧は、絶縁トランスＴの巻数比を１：ｎとすると、理論上、Ｖｃｃ・Ｄｕｔｙ・ｎとなる。実際に出力される直流電圧は、各部の損失によって、理論値よりも低くなる。絶縁トランスＴの２次巻線に流れる電流振幅の平均値は、出力電流と等しい。

図４は、絶縁型ＤＣ／ＤＣコンバータ回路１００Ａにおけるインバータ回路１０の通流率Ｄｕｔｙ＝５０％の場合の低電圧大電流の出力モードでの動作を説明するためのデバイス相互間における波形のタイミングチャートである。図５は、絶縁型ＤＣ／ＤＣコンバータ回路１００Ａにおけるインバータ回路１０の通流率Ｄｕｔｙ＝１００％の場合の低電圧大電流の出力モードでの動作を説明するためのデバイス相互間における波形のタイミングチャートである。

図４及び図５を参照すれば、低電圧大電流の出力モードでは、第１の整流素子Ｄ１及び第３の整流素子Ｄ３のカソードは開放され、回路動作に関与しない。絶縁トランスＴが正電圧を出力するとき、第４の整流素子Ｄ４が導通する。絶縁トランスＴが負電圧を出力するとき、第２の整流素子Ｄ２が導通する。

この結果、図４に示されるように、切り替えスイッチＳ１の第１の共通端子には、絶縁トランスＴの電圧の正の半波による電圧が現れる。これに対し、切り替えスイッチＳ２の第２の共通端子には、絶縁トランスＴの電圧の負の半波を反転した電圧が現れる。これらの電圧波形が平滑インダクタＬ１、Ｌ２の一方の端子に印加され、直流に三角波が重畳された形状の電流が流れる。

平滑インダクタＬ１、Ｌ２には、通流率Ｄｕｔｙが１／２となった電圧波形が印加される。平滑インダクタＬ１、Ｌ２のそれぞれには、絶縁トランスＴの電流振幅と同じ平均電流が流れることになる。こうした状態で出力端子ＨＯＴ、ＲＴＮ間に直流電力が供給される。直流電力の供給時に出力される直流電圧は、高電圧小電流の出力モードの１／２となり、絶縁トランスＴの巻数比を１：ｎとすると、理論上、Ｖｃｃ・Ｄｕｔｙ・ｎ／２となる。

実際に出力される直流電圧は、各部の損失によって、理論値よりも低くなる。絶縁トランスＴの２次側に流れる電流振幅の平均値は、出力電流の１／２となる。このため、高電圧小電流の出力モードの２倍の電流が出力可能となる。

図１３に示した従来の絶縁型ＤＣ／ＤＣコンバータ回路１００Ｄでは、上述した通り、低電圧出力時に出力電力に対する導通損失の比率が高くなるため、電力変換効率の低下が避けられなかった。これに対し、本実施の形態１に係る絶縁型ＤＣ／ＤＣコンバータ回路１００Ａでは、低電圧大電流の出力モードで使用した場合、通流率Ｄｕｔｙが従来の２倍に高まる。また、低電圧大電流の出力モードで使用した場合、出力電流については、第２の整流素子Ｄ２、第４の整流素子Ｄ４の何れかを１回通過し、各部（インバータ回路１０、絶縁トランスＴ）に流れる電流が半減する。このため、低電圧出力時の電力変換効率が向上されることになる。

図６は、実施の形態１に係る絶縁型ＤＣ／ＤＣコンバータ回路１００Ａに係る出力電力を一定とした条件下で出力電圧を変化させ、解析により求めた電力変換効率の特性を例示した図である。

図６を参照すれば、実線で示す特性Ｃ１は、高電圧小電流の出力モードの効率であり、絶縁型ＤＣ／ＤＣコンバータ回路１００Ｄの場合と共通している。この特性Ｃ１では、低電圧領域で電力変換効率が大きく低下している様子が判る。これに対し、点線で示す特性Ｃ２は、実施の形態１の絶縁型ＤＣ／ＤＣコンバータ回路１００Ａにおける、低電圧大電流の出力モードの効率である。即ち、低電圧大電流の出力モード時には、カレントダブラ回路に切り替え接続されることにより、電力変換効率を大きく改善できることが判る。

実施の形態２．
図７は、本発明の実施の形態２に係る絶縁型ＤＣ／ＤＣコンバータ回路１００Ｂの基本構成を例示した回路図である。

図７を参照すれば、絶縁型ＤＣ／ＤＣコンバータ回路１００Ｂの場合も、基本機能は、従来技術の場合と同様であり、直流電源Ｖｃｃから直流電力の供給を受け、絶縁しながら電圧変換を行い、出力端子ＨＯＴ、ＲＴＮへ直流電力を供給する。また、制御回路２０Ｂから制御を受けたインバータ回路１０が直流電源Ｖｃｃからの直流電力をパルス電圧に変換する１次側回路の構成、並びに、パルス電圧を絶縁しながら変圧する絶縁トランスＴを備える構成も、従来技術と共通している。

絶縁型ＤＣ／ＤＣコンバータ回路１００Ｂは、先の実施の形態１に係る絶縁型ＤＣ／ＤＣコンバータ回路１００Ａと比べ、２次側回路の構成が相違している。２次側回路は、整流回路を成す第１〜第５の整流素子Ｄ１〜Ｄ５と、切り替え回路を成す切り替えスイッチＳ３と、カレントダブラ回路となる平滑回路を成す平滑インダクタＬ１、Ｌ２及び平滑コンデンサＣと、を備えている。

制御回路２０Ｂは、目標とする供給電力に応じて、高電圧小電流の出力モード時には、スイッチＳ３を整流回路に切り替え接続し、低電圧大電流の出力モード時には、スイッチＳ３をカレントダブラ回路に切り替える。このように、制御回路２０Ｂは、切り替えスイッチＳ３の接続の切り替え制御を行う。

切り替えスイッチＳ３は、電気的な接続を切り替えるものであり、例えば、機械スイッチ、メカニカルリレー、半導体スイッチの何れか、或いは、それらの組み合わせで構成されても良い。切り替えスイッチＳ３について、図７に示される接片が開放された状態で動作するときが、カレントダブラ回路に切り替え接続される低電圧大電流の出力モード時である。また、切り替えスイッチＳ３の接片が接続された状態で動作するときが、整流回路に切り替え接続される高電圧小電流の出力モード時となる。

インバータ回路１０は、正負のパルス電圧波形を出力する回路であり、例えば、フルブリッジ回路、プッシュプル回路等から構成される。インバータ回路１０には、入力端子に直流電源Ｖｃｃが接続され、出力端子には、絶縁トランスＴの１次巻線が接続される。

絶縁トランスＴの２次巻線の一方の端子は、直列接続された第１の整流素子Ｄ１のアノードと第２の整流素子Ｄ２のカソードとに接続されている。絶縁トランスＴの２次巻線の他方の端子は、直列接続された第３の整流素子Ｄ３のアノード、第４の整流素子Ｄ４のカソード、及び第５の整流素子Ｄ５のアノードに接続されている。切り替えスイッチＳ３は、第１の整流素子Ｄ１のカソードと第５の整流素子Ｄ５のカソードとの間に挿入されている。

第２の整流素子Ｄ２及び第４の整流素子Ｄ４のアノードは、平滑コンデンサＣの一端及び出力端子ＲＴＮに接続されている。第１の整流素子Ｄ１及び第３の整流素子Ｄ３のカソードは、それぞれ平滑インダクタＬ１、Ｌ２の一方の端子に接続されている。平滑インダクタＬ１、Ｌ２の他方の端子は、平滑コンデンサＣの他端及び出力端子ＨＯＴに接続されている。

図８は、絶縁型ＤＣ／ＤＣコンバータ回路１００Ｂにおけるインバータ回路１０の通流率Ｄｕｔｙ＝５０％の場合の高電圧小電流の出力モードでの動作を説明するためのデバイス相互間における波形のタイミングチャートである。図９は、絶縁型ＤＣ／ＤＣコンバータ回路１００Ｂにおけるインバータ回路１０の通流率Ｄｕｔｙ＝１００％の場合の高電圧小電流の出力モードでの動作を説明するためのデバイス相互間における波形のタイミングチャートである。

図８及び図９を参照すれば、高電圧小電流の出力モードでは、第１の整流素子Ｄ１のカソード、及び切り替えスイッチＳ３を介して第５の整流素子Ｄ５のカソードが、平滑インダクタＬ１に接続される。このとき、第３の整流素子Ｄ３のカソードは、平滑インダクタＬ２に接続される。絶縁トランスＴの２次電圧が正電圧を出力するとき、第１の整流素子Ｄ１及び第４の整流素子Ｄ４が導通する。絶縁トランスＴの２次電圧が負電圧を出力するとき、第２の整流素子Ｄ２、第３の整流素子Ｄ３、及び第５の整流素子Ｄ５が導通する。

絶縁トランスＴの２次電圧は、第１の整流素子Ｄ１、第２の整流素子Ｄ２、第４の整流素子Ｄ４、第５の整流素子Ｄ５により全波整流され、絶対値波形の電圧が第１の整流素子Ｄ１及び第５の整流素子Ｄ５のカソードと第２の整流素子Ｄ２及び第４の整流素子Ｄ４のアノードとの間に現れる。この電圧は、平滑インダクタＬ１及び平滑コンデンサＣにより平滑され、出力端子ＨＯＴ、ＲＴＮ間に直流電力が供給される。

また、絶縁トランスＴの２次電圧の負の半波を反転した電圧が平滑インダクタＬ２に印加され、電流不連続モードで平滑コンデンサＣに平滑インダクタＬ１よりも小さな電流が供給される。直流電力の供給時に出力される直流電圧は、絶縁トランスＴの巻数比を１：ｎとすると、理論上、Ｖｃｃ・Ｄｕｔｙ・ｎとなる。実際に出力される直流電圧は、各部の損失によって、理論値よりも低くなる。絶縁トランスＴの２次巻線に流れる電流振幅の平均値は、出力電流と等しい。

図１０は、絶縁型ＤＣ／ＤＣコンバータ回路１００Ｂにおけるインバータ回路１０の通流率Ｄｕｔｙ＝５０％の場合の低電圧大電流の出力モードでの動作を説明するためのデバイス相互間における波形のタイミングチャートである。図１１は、絶縁型ＤＣ／ＤＣコンバータ回路１００Ｂにおけるインバータ回路１０の通流率Ｄｕｔｙ＝１００％の場合の低電圧大電流の出力モードでの動作を説明するためのデバイス相互間における波形のタイミングチャートである。

図１０及び図１１を参照すれば、低電圧大電流の出力モードでは、第５の整流素子Ｄ５のカソードは、開放されて回路動作に関与しない。絶縁トランスＴが正電圧を出力するとき、第４の整流素子Ｄ４が導通する。絶縁トランスＴが負電圧を出力するとき、第２の整流素子Ｄ２が導通する。このとき、第１の整流素子Ｄ１及び第３の整流素子Ｄ３は、平滑インダクタＬ１、Ｌ２に電流が流れている限り、常時導通している。

この結果、図１０に示されるように、第１の整流素子Ｄ１のアノードには、絶縁トランスＴの電圧の正の半波による電圧が現れる。これに対し、第３の整流素子Ｄ３のアノードには、絶縁トランスＴの電圧の負の半波を反転した電圧が現れる。これらの電圧波形が平滑インダクタＬ１、Ｌ２の一方の端子に印加され、直流に三角波が重畳された形状の電流が流れる。

平滑インダクタＬ１、Ｌ２には、通流率Ｄｕｔｙが１／２となった電圧波形が印加される。平滑インダクタＬ１、Ｌ２のそれぞれには、絶縁トランスＴの電流振幅と同じ平均電流が流れることになる。こうした状態で出力端子ＨＯＴ、ＲＴＮ間に直流電力が供給される。直流電力の供給時に出力される直流電圧は、高電圧小電流の出力モードの１／２となり、絶縁トランスＴの巻数比を１：ｎとすると、理論上、Ｖｃｃ・Ｄｕｔｙ・ｎ／２となる。

実際に出力される直流電圧は、各部の損失によって、理論値よりも低くなる。絶縁トランスＴの２次側に流れる電流振幅の平均値は、出力電流の１／２となる。このため、高電圧小電流の出力モードの２倍の電流が出力可能となる。

図１３に示した従来の絶縁型ＤＣ／ＤＣコンバータ回路１００Ｄでは、上述した通り、低電圧出力時に出力電力に対する導通損失の比率が高くなるため、電力変換効率の低下が避けられなかった。これに対し、本実施の形態２に係る絶縁型ＤＣ／ＤＣコンバータ回路１００Ｂでは、低電圧大電流の出力モードで使用した場合、通流率Ｄｕｔｙが従来の２倍に高まる。また、低電圧大電流の出力モードで使用した場合、出力電流については、各部（インバータ回路１０、絶縁トランスＴ）に流れる電流が半減する。このため、低電圧出力時の電力変換効率が向上されることになる。

実施の形態３．
図１２は、本発明の実施の形態３に係る絶縁型ＤＣ／ＤＣコンバータ回路１００Ｃの基本構成を例示した回路図である。

図１２を参照すれば、絶縁型ＤＣ／ＤＣコンバータ回路１００Ｃの場合も、基本機能は、従来技術の場合と同様であり、直流電源Ｖｃｃから直流電力の供給を受け、絶縁しながら電圧変換を行い、出力端子ＨＯＴ、ＲＴＮへ直流電力を供給する。また、制御回路２０Ｃから制御を受けたインバータ回路１０が直流電源Ｖｃｃからの直流電力をパルス電圧に変換する１次側回路の構成、並びに、パルス電圧を絶縁しながら変圧する絶縁トランスＴを備える構成も、従来技術と共通している。

絶縁型ＤＣ／ＤＣコンバータ回路１００Ｃは、実施の形態１に係る絶縁型ＤＣ／ＤＣコンバータ回路１００Ａと比べ、２次側回路の構成として、第１〜第４の整流素子Ｄ１〜Ｄ４をトランジスタ等から成る同期整流素子Ｑ１〜Ｑ４に置き換えた点が相違している。

図１２の場合の同期整流素子Ｑ１〜Ｑ４は、ＭＯＳＦＥＴである場合を例示している。同期整流素子Ｑ１〜Ｑ４は、その他のＢＪＴ、ＩＧＢＴ、ＦＥＴ等のデバイスを用いて同期整流を行うようにしても良い。この絶縁型ＤＣ／ＤＣコンバータ回路１００Ｃについても、先の実施の形態１に係る絶縁型ＤＣ／ＤＣコンバータ回路１００Ａの場合と同等な作用効果が得られる。

尚、上記各実施の形態１〜３で説明した構成は、制御回路２０Ａ、２０Ｂ、２０Ｃが予め設定された目標とする供給電力の一例として、出力電圧設定値に基づいて、高電圧小電流の出力モードと低電圧大電流の出力モードとの切り替えを行う場合を想定している。この場合、制御回路２０Ａ、２０Ｂ、２０Ｃのそれぞれは、出力電圧設定値が第１の閾値以上のとき、高電圧小電流の出力モードに切り替えを行い、第２の閾値未満のとき、低電圧大電流の出力モードに切り替えを行うことが好ましい。但し、第１の閾値は、最大出力電圧の１／２以下であり、且つ第２の閾値以上に設定すれば良い。

また、制御回路２０Ａ、２０Ｂ、２０Ｃは、アナログ回路又はディジタル回路、或いは、それらの組み合わせで構成することが可能である。ディジタル回路は、例えば、ＣＰＵ、ＤＳＰ、マイクロコントローラ、ＦＰＧＡ、ＣＰＬＤ等のプログラム可能な回路素子から構成され、何れの場合も、記憶素子に格納されたプログラム等のアプリケーションに従って、動作させることが可能である。但し、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）である。また、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）、ＣＰＬＤ（Ｃｏｍｐｌｅｘ Ｐｒｏｇｒａｍｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）である。

更に、上記各実施の形態１〜３で説明した構成は、それぞれ単独で適用されるものに限られず、矛盾が生じない限り、他の実施の形態の構成と組み合わせて適用することも可能である。例えば、実施の形態２に係る絶縁型ＤＣ／ＤＣコンバータ回路１００Ｂにおける２次側回路の整流回路に係る第１〜第５の整流素子Ｄ１〜Ｄ５を、同期整流素子に置き換える構成としても、同等な作用効果が得られる。

加えて、上記各実施の形態１〜３で説明した構成は、制御回路２０Ａ、２０Ｂ、２０Ｃが、出力電圧設定値の代わりに、予め設定された出力電流設定値に基づいて、高電圧小電流の出力モードと低電圧大電流の出力モードとの切り替えを行う構成にしても良い。この場合、出力電流設定値が第３の閾値以上のとき、低電圧大電流の出力モードに切り替えを行い、第４の閾値未満のとき、高電圧小電流の出力モードに切り替えを行うことが好ましい。但し、第３の閾値は、第４の閾値以上に設定すれば良い。

或いは、制御回路２０Ａ、２０Ｂ、２０Ｃは、これらの予め定められた出力電圧設定値及び出力電流設定値の両方を、予め定められた閾値と比較し、高電圧小電流の出力モードであるか、低電圧大電流の出力モードであるかを判定するようにしても良い。制御回路２０Ａ、２０Ｂ、２０Ｃは、判定の結果、低電圧大電流の出力モード時に切り替え回路を整流回路に切り替え接続し、高電圧小電流の出力モード時に切り替え回路をカレントダブラ回路に切り替え接続すれば良い。

一方、上記各実施の形態１〜３で説明した構成は、１次側回路のインバータ回路１０の半導体、並びに２次側回路のスイッチ素子及びダイオードの半導体のデバイスには、シリコン（Ｓｉ）の半導体を使用する場合を例示できる。しかしながら、これらの一部又は全部に、シリコン（Ｓｉ）よりも、バンドギャップが広いワイドギャップ半導体を使用するようにしても良い。ワイドギャップ半導体には、例えば、炭化ケイ素、窒化ガリウム系材料、酸化ガリウム、又はダイヤモンド等が用いられる。

他方、各実施の形態１〜３で説明した構成は、絶縁型ＤＣ／ＤＣコンバータ回路１００Ａ、１００Ｂ、１００Ｃについて、回生動作を行うように構成することもできる。この場合、２次側回路の整流回路を上記のように同期整流素子に置き換え、これらを駆動することで、出力端子ＨＯＴ、ＲＴＮに供給される直流電力をパルス電圧に変換する。そして、絶縁トランスＴを介して、変換後のパルス電圧を１次側回路のインバータ回路１０に伝送して直流に変換した後、直流電源Ｖｃｃに直流電力を戻すこともできる。この構成の場合には、絶縁型ＤＣ／ＤＣコンバータ回路１００Ａ、１００Ｂ、１００Ｃは、絶縁型双方向ＤＣ／ＤＣコンバータ回路となる。

実施の形態４．
上記各実施の形態に係る絶縁型ＤＣ／ＤＣコンバータ回路１００Ａ、１００Ｂ、１００Ｃにおける出力端子ＨＯＴ、ＲＴＮの間には、直流電力の供給を受ける負荷が接続される。本実施の形態４では、係る負荷をホールスラスタ等の電気推進機とする。この場合、各実施の形態１〜３で説明した絶縁型ＤＣ／ＤＣコンバータ回路１００Ａ、１００Ｂ、１００Ｃは、電気推進用電源とみなすことができる。

そこで、制御回路２０Ａ、２０Ｂ、２０Ｃは、電気推進機が軌道上昇時に、切り替え回路である切り替えスイッチＳ１、Ｓ２又は切り替えスイッチＳ３をカレントダブラ回路に接続して、低電圧大電流の出力モードで対応させると良い。また、制御回路２０Ａ、２０Ｂ、２０Ｃは、電気推進機が軌道保持時に、切り替え回路である切り替えスイッチＳ１、Ｓ２又は切り替えスイッチＳ３を整流回路に接続して、高電圧小電流の出力モードで対応させると良い。

これにより、高電圧小電流の出力モードと低電圧大電流の出力モードとの高効率化を両立させた電気推進用電源を、電流定格の小さい部品で構成しつつ、発熱低減及び小型軽量化を達成できるという効果を奏する。

１０ インバータ回路、２０Ａ、２０Ｂ、２０Ｃ、２０Ｄ 制御回路、１００Ａ、１００Ｂ、１００Ｃ 絶縁型ＤＣ／ＤＣコンバータ回路、Ｃ 平滑コンデンサ、Ｄ１〜Ｄ５ 整流素子、ＨＯＴ、ＲＴＮ 出力端子、Ｌ１、Ｌ２ 平滑インダクタ、Ｑ１〜Ｑ４ 同期整流素子、Ｖｃｃ 直流電源、Ｓ１、Ｓ２、Ｓ３ 切り替えスイッチ、Ｔ 絶縁トランス。

Claims (10)

1. 直流電源からの直流電力をパルス電圧に変換する１次側回路と、
   前記パルス電圧を絶縁しながら変圧する絶縁トランスと、
   高電圧小電流の出力モード用の整流回路と低電圧大電流の出力モード用のカレントダブラ回路との何れかの一方に切り替え回路で切り替え接続可能な２次側回路と、
   目標とする供給電力に応じて、前記高電圧小電流の出力モード時には、前記整流回路に接続し、前記低電圧大電流の出力モード時には、前記カレントダブラ回路に接続するように、前記切り替え回路の接続切り替え制御を行う制御回路と、を備える
   ＤＣ／ＤＣコンバータ回路。
2. 前記制御回路は、目標とする供給電力が最大出力電圧の１／２以上のときに、前記高電圧小電流の出力モード時として、前記切り替え回路を前記整流回路に切り替え接続し、当該目標とする供給電力が最大出力電圧の１／２未満のときに、前記低電圧大電流の出力モード時として、前記切り替え回路を前記カレントダブラ回路に切り替え接続する
   請求項１に記載のＤＣ／ＤＣコンバータ回路。
3. 前記制御回路は、前記目標とする供給電力として、予め定められた出力電圧設定値又は出力電流設定値、或いは、予め定められた当該出力電圧設定値及び当該出力電流設定値の両方を、予め定められた閾値と比較することにより、前記高電圧小電流の出力モードであるか、前記低電圧大電流の出力モードであるかを判定した結果、当該高電圧小電流の出力モード時には前記切り替え回路を前記整流回路に接続し、当該低電圧大電流の出力モード時に当該切り替え回路を前記カレントダブラ回路に接続する
   請求項１又は２に記載のＤＣ／ＤＣコンバータ回路。
4. 前記絶縁トランスは、前記１次側回路の出力端子に１次巻線が接続され、２次巻線に前記整流回路が接続され、
   前記整流回路は、複数の出力端子及び複数の整流素子を有し、
   前記カレントダブラ回路は、前記整流回路に接続された複数のインダクタを有し、
   前記２次側回路は、前記複数のインダクタのうちの少なくとも１つのインダクタと前記整流回路における前記複数の出力端子との接続関係を切り替える前記切り替え回路を有し、
   前記制御回路は、前記１次側回路及び前記切り替え回路を制御する
   請求項１〜３の何れか１項に記載のＤＣ／ＤＣコンバータ回路。
5. 前記整流回路は、前記複数の整流素子として、第１〜第４の整流素子を有し、
   前記切り替え回路は、第１回路及び第２回路を有し、
   前記絶縁トランスにおける前記２次巻線の第１端子は、前記第１の整流素子の第１端子、前記第２の整流素子の第２端子、及び前記第２回路の第１接点に接続され、当該２次巻線の第２端子は、前記第３の整流素子の第１端子、前記第４の整流素子の第２端子、及び前記第１回路の第１接点に接続され、
   前記第１の整流素子及び前記第３の整流素子の第２端子は、前記第２回路の第２接点に接続され、
   前記第１回路の共通端子は、第２のインダクタの一方の端子に接続され、
   前記第２回路の共通端子は、第１のインダクタの一方の端子に接続され、
   前記第１のインダクタの他方の端子及び前記第２のインダクタの他方の端子は、コンデンサの一方の端子及び第１の出力端子に接続され、
   前記第２の整流素子の第１端子及び前記第４の整流素子の第１端子は、前記コンデンサの一方の端子及び第２の出力端子に接続された
   請求項４に記載のＤＣ／ＤＣコンバータ回路。
6. 前記整流回路は、前記複数の整流素子として、第１〜第５の整流素子を有し、
   前記絶縁トランスにおける前記２次巻線の第１端子は、前記第１の整流素子の第１端子、及び前記第２の整流素子の第２端子に接続され、当該２次巻線の第２端子は、前記第３の整流素子の第１端子、前記第４の整流素子の第２端子、前記第５の整流素子の第１端子に接続され、
   前記切り替え回路は、前記第１の整流素子の第２端子と前記第５の整流素子の第２端子との間に接続され、
   前記第１の整流素子の第２端子は、第１のインダクタの一方の端子に接続され、
   前記第３の整流素子の第２端子は、第２のインダクタの一方の端子に接続され、
   前記第１のインダクタの他方の端子及び前記第２のインダクタの他方の端子は、コンデンサの一方の端子及び第１の出力端子に接続され、
   前記第２の整流素子の第１端子及び前記第４の整流素子の第１端子は、前記コンデンサの一方の端子及び第２の出力端子に接続された
   請求項４に記載のＤＣ／ＤＣコンバータ回路。
7. 前記複数の整流素子は、等価的にダイオードとトランジスタとの並列接続により構成されると共に、前記制御回路によって制御される
   請求項４〜６の何れか１項に記載のＤＣ／ＤＣコンバータ回路。
8. 前記１次側回路の半導体又は前記２次側回路における前記整流回路の前記複数の整流素子の半導体、或いは、当該１次側回路の半導体及び当該２次側回路における当該整流回路の当該複数の整流素子の半導体の両方に、ワイドギャップ半導体を使用した
   請求項４〜７の何れか１項に記載のＤＣ／ＤＣコンバータ回路。
9. 請求項５又は６に記載のＤＣ／ＤＣコンバータ回路における前記第１の出力端子と前記第２の出力端子との間に接続される負荷を電気推進機とした
   電気推進用電源。
10. 前記制御回路は、前記電気推進機が軌道上昇時に前記切り替え回路を前記カレントダブラ回路に接続して前記低電圧大電流の出力モードで対応させ、軌道保持時に当該切り替え回路を前記整流回路に接続して前記高電圧小電流の出力モードで対応させる
    請求項９に記載の電気推進用電源。

Images