JP6915032B2 - ソフトスタート回路を有するパワースイッチング回路 - Google Patents

Description

本発明は、概して、パワースイッチング回路に関し、具体的には、有効及び無効にすることができるソフトスタート機能を提供するパワースイッチング回路に関する。

電子デバイス（例えば、サーバ、デスクトップ、コンピュータ及びラップトップコンピュータ等）は、通常、動作モードに応じて、異なる電源によって選択的に電力を供給することができる。例えば、待機モード（standby mode）は、電子デバイスを待機モードで維持するのに必要な最小の電力のみを供給する待機電源を使用することができる。しかし、メインモード（main mode）は、待機モードよりも多くの電力を必要とする場合がある。よって、メインモードでの動作に必要な電力を供給するために、単独の主電源が必要とされ得る。パワースイッチング回路（power source switching circuit）は、待機電源と主電源との間を切り替えるのに用いられる。

また、主電源スイッチング回路は、起動時の電流の大量突入を防止するために、電子デバイスに供給される電力を０から待機電源の全量まで徐々に増加させるソフトスタート機能（soft-start functionality）を用いる。待機電力を徐々に増加させることによって、電子デバイスのコンポーネントが損傷するのを防止する。しかし、ソフトスタート機能の存在は、待機電力に切り替える場合に、電子デバイスに供給される電力を一時的に減少させることが多い。

よって、待機電力と主電力との間を効果的に切り替えることができるパワースイッチング回路が求められている。待機電力に最初に切り替えられる場合に、ソフトスタート機能を提供する。主電力から待機電力に切り替えられる場合に、一時的な電力低下又は電圧低下が発生するのを抑制する。

本発明は、待機電力と主電力との間を効果的に切り替えることができるパワースイッチング回路を提供することを目的とする。

本発明の様々な例は、電力を電子コンポーネントに供給するパワースイッチング回路を対象とする。本発明の第１実施形態では、パワースイッチング回路は、ソフトスタート回路（soft-start circuit）と、第１入力と、第２入力と、出力と、を備える。第１入力は、待機電源に接続されている。第２入力は、主電源に接続されている。出力は、（ｉ）パワースイッチング回路が待機モードである場合、第１入力及び待機電源に電気的に接続され、（ｉｉ）パワースイッチング回路がメインモードである場合、第２入力及び主電源に電気的に接続されるように構成されている。パワースイッチング回路が最初に待機モードでアクティブになった場合に、ソフトスタート回路が有効になる。その後、パワースイッチング回路がメインモードから待機モードに切り替わる場合に、ソフトスタート回路が無効になる。

第１実施形態のいくつかの例では、パワースイッチング回路は、ソフトスタート回路に接続されたバイパス回路をさらに備える。バイパス回路は、パワースイッチング回路が最初に待機モードでアクティブになった場合に、非アクティブ（inactive）になり、ソフトスタート回路が有効になる。その後、パワースイッチング回路がメインモードから待機モードに切り替わると、バイパス回路がアクティブになり、ソフトスタート回路が無効になる。

第１実施形態のいくつかの例では、バイパス回路は、出力が最初に電源に接続される前には非アクティブであり、出力が最初に待機電源に接続されたことに応じてアクティブになる。

第１実施形態のいくつかの例では、パワースイッチング回路が最初に待機モードでアクティブになった場合、ソフトスタート回路は、パワースイッチング回路の出力を待機電源に徐々に接続させ、出力が供給する電圧を待機電圧まで徐々に上昇させる。出力が供給する電圧は、待機アクティブ時間遅延（standby activation time delay）後に待機電圧に達する。

第１実施形態のいくつかの例では、パワースイッチング回路がメインモードから待機モードに切り替わった場合に、出力が供給する電圧は、実質的に遅延なく主電圧から待機電圧に切り替わる。

第１実施形態のいくつかの例では、パワースイッチング回路は、主電源トランジスタと、待機電力トランジスタと、制御信号と、をさらに備える。主電源トランジスタは、出力を、主電源に選択的に電気的に接続する。待機電力トランジスタは、出力を、待機電源に選択的に電気的に接続する。制御信号は、（ｉ）出力が待機電源に接続され主電源から切断された待機状態と、（ｉｉ）出力が主電源に接続され待機電源から切断されたメイン状態と、を有するように選択的に動作可能である。

第１実施形態のいくつかの例では、ソフトスタート回路は、制御トランジスタと、遅延トランジスタ（delay transistor）と、を含む。制御トランジスタのゲートは、制御信号に接続されており、制御トランジスタのドレインは、待機電源に接続されており、制御トランジスタのソースは、接地に接続されている。遅延トランジスタのゲートは、制御トランジスタのドレインと待機電源とに接続されており、遅延トランジスタのドレインは、待機電力トランジスタのゲートに接続されており、遅延トランジスタのソースは、ＲＣ回路に接続されている。

第１実施形態のいくつかの例では、制御信号が待機状態であることに応じて、制御トランジスタがオフになり、遅延トランジスタのゲートを待機電源に接続し、遅延トランジスタをオンにする。

第１実施形態のいくつかの例では、遅延トランジスタがオンになることによって、待機電力トランジスタのゲートを、遅延トランジスタのドレイン及びソースを介してＲＣ回路に接続し、ＲＣ回路は、待機電力トランジスタを徐々にオンにし、待機電源を出力に徐々に接続する。

第１実施形態のいくつかの例では、ＲＣ回路は、並列に接続されたレジスタとキャパシタとを含み、ＲＣ回路の時定数（time constant）は、待機アクティブ時間遅延とほぼ等しい。

第１実施形態のいくつかの例では、制御信号がメイン状態であることに応じて、制御トランジスタがオンになって、遅延トランジスタのゲートを接地に接続し、遅延トランジスタをオフにする。遅延トランジスタをオフにすることによって、実質的に遅延なく待機電力トランジスタをオフにする。

第１実施形態のいくつかの例では、パワースイッチング回路は、第１バイパストランジスタと、第２バイパストランジスタと、をさらに備える。第１バイパストランジスタは、制御信号に接続されたゲートを有しており、制御信号がメイン状態から待機状態に切り替わったことに応じてオンになる。第２バイパストランジスタは、第１バイパストランジスタのドレインとバイパス電源との両方に接続されたゲートを有する。バイパス電源は、論理的に高い電圧を選択的に供給する。

第１実施形態のいくつかの例では、第１バイパストランジスタのソースが接地に接続されており、第１バイパストランジスタのドレインが第２バイパストランジスタのゲートに接続されている。また、第２バイパストランジスタのソースが接地に接続されており、第２バイパストランジスタのドレインが待機電力トランジスタのゲートに接続されている。

第１実施形態のいくつかの例では、制御信号がメイン状態から待機状態に切り替わることと、第１バイパストランジスタをオフにしたことと、に応じて、第２バイパストランジスタのゲートが論理ハイにプルし、第２バイパストランジスタがオンになる。

第１実施形態のいくつかの例では、制御信号がメイン状態から待機状態に切り替わることに応じて、待機電力トランジスタのゲートを論理ローレベルにプルし、実質的に遅延なく待機電力トランジスタがオンになる。

第１実施形態のいくつかの例では、制御信号がメイン状態であることと、第１バイパストランジスタをオンにしたことと、に応じて、第２バイパストランジスタを論理ローレベルにプルし、第２バイパストランジスタがオフになる。

第１実施形態のいくつかの例では、制御信号がメイン状態であることに応じて、待機電力トランジスタのゲートを論理ハイレベルにプルし、待機電力トランジスタがオフになる。

第１実施形態のいくつかの例では、パワースイッチング回路が最初に待機モードでアクティブになった場合に、バイパス電源は、論理ハイ電圧を第１バイパストランジスタのドレイン及び第２バイパストランジスタのゲートに供給せず、これにより、ソフトスタート回路を有効にする。

第１実施形態のいくつかの例では、パワースイッチング回路がメインモードから待機モードに切り替わった場合に、バイパス電源は、論理ハイ電圧を第１バイパストランジスタのドレイン及び第２バイパストランジスタのゲートに供給することによって、ソフトスタート回路を無効にする。

第１実施形態のいくつかの例では、パワースイッチング回路は、入力と出力とを有する電力コンバータをさらに備える。電力コンバータの入力は、パワースイッチング回路の出力に接続されている。電力コンバータの出力は、バイパス電源を形成する。パワースイッチング回路が、最初に待機モードでアクティブになった後にメインモードから待機モードに切り替わった場合、電力コンバータの出力は、論理ハイ電圧を供給する。

上記の概要は、本発明のあらゆる実施形態又はあらゆる態様を表すことを意図していない。むしろ、上記の概要は、本明細書で説明するいくつかの新規な態様及び特徴の例を単に提供する。上記の特徴及び利点並びに本発明の他の特徴及び利点は、添付の図面及び添付の特許請求の範囲に関連して解釈される場合、本発明を実施するための代表的な実施形態及びモードの以下の詳細な説明から容易に明らかになるであろう。

本発明のパワースイッチング回路は、出力を介して、待機電力を電子コンポーネント又はシステムに供給することと、主（又は、動作）電力を電子コンポーネント又はシステムに供給することと、を切り替えることができる。パワースイッチング回路が主電力から待機電力に戻ると、出力が供給する電圧が一時的に低下するのを抑制するように、ソフトスタート機能を無効（disable）にする。

本発明は、添付の図面を参照して、例示的な実施形態の以下の説明からより良く理解することができる。

待機電源と主電源とを切り替えるパワースイッチング回路を示す図である。 図１のパワースイッチング回路のソフトスタート機能を示す電圧対時間を示す図である。 バイパス回路を設けない場合のパワースイッチング回路の動作を示す電圧対時間を示す図である。 バイパス回路を設けた場合のパワースイッチング回路の動作を示す電圧対時間を示す図である。

本発明は、様々な変更及び代替形態を受け入れることができる。いくつかの代表的な実施形態は、例として図面に示されており、本明細書で詳細に説明される。しかし、本発明は、開示された特定の形態に限定されることを意図していないことを理解されたい。むしろ、本発明は、添付の特許請求の範囲によって定義される本発明の趣旨及び範囲に含まれる全ての変更、均等物及び代替物を包含する。

本発明は、多くの異なる形態で具体化することができる。代表的な実施形態を図面に示し、本明細書で詳細に説明する。本開示は、本発明の原理の一例又は例示であり、本発明の広い態様を、図示した実施形態に限定することを意図していない。その範囲において、例えば、要約、概要及び詳細な説明に開示されているが、特許請求の範囲に明示的に記載されていない要素及び限定は、単独で又は集合的に、黙示、推論又は他の方法によって特許請求の範囲に組み込まれてはならない。本発明を詳細に説明する目的のために、特に否定しない限り、単数形は複数形を含み、その逆もまた同様である。「含む」という用語は、「制限なしに含む」ことを意味している。さらに、例えば、「約」、「殆ど」、「実質的に」、「およそ」等の近似語は、本明細書では、例えば、「〜に」、「〜に近い」、「大体」、「〜の３〜５％の範囲内」、「許容される製造公差内」、又は、これらの任意の論理的組み合わせを意味するものとして用いることができる。

本発明は、電力を電子コンポーネント又はシステムに供給するパワースイッチング回路に関する。パワースイッチング回路は、待機電源及び主電源に接続する入力と、電子コンポーネント又はシステムに接続する出力と、を有する。電子コンポーネント又はシステムが最初に起動（activate）すると、パワースイッチング回路は、電子コンポーネント又はシステムを待機電源に接続する。また、パワースイッチング回路は、電子コンポーネント又はシステムが最初に起動すると、パワースイッチング回路の出力で供給される電力を徐々に増加させるソフトスタート機能を提供する。パワースイッチング回路は、出力を待機電源に接続することと、出力を主電源に接続することと、を切り替えることができる。よって、パワースイッチング回路は、出力を介して、待機電力を電子コンポーネント又はシステムに供給することと、主（又は、動作）電力をシステムに供給することと、を切り替えることができる。パワースイッチング回路が主電力から待機電力に切り替わった場合、出力が供給する電圧が一時的に低下するのを抑制するように、ソフトスタート機能が無効（disable）になる。

図１は、電力を電子デバイスに供給するパワースイッチング回路１０を示す図である。電子デバイスは、サーバ、デスクトップコンピュータ、ラップトップコンピュータ又は他の任意の適切な電子デバイスとすることができる。パワースイッチング回路１０は、電源レール１２と、待機電源１４に接続された第１入力１３と、主電源１６に接続された第２入力１５と、を含む。第１入力１３又は第２入力１５を介してパワースイッチング回路１０に接続された電力又は電圧は、図１に示す実施形態では電源レール１２であるパワースイッチング回路１０の出力に送られる。

電源レール１２が待機電源１４に接続されると、電源レール１２は待機電圧（standby voltage）を供給する。これにより、パワースイッチング回路１０は待機モード（standby mode）になる。待機電源１４には、パワースイッチング回路１０のいくつかの異なるコンポーネントが接続されている。電源レール１２が主電源１６に接続されると、電源レール１２は主電圧（main voltage）を供給する。これにより、パワースイッチング回路１０はメインモード（main mode）になる。パワースイッチング回路１０は、待機状態とメイン状態とを切り替える１つ以上の制御信号を含む。制御信号によって、パワースイッチング回路が待機モードとメインモードとを切り替え、電源レール１２が待機電源１４及び主電源１６への接続を切り替える。

図１に示す実施形態では、パワースイッチング回路１０は、第１制御信号１８Ａと第２制御信号１８Ｂとを含む。第１制御信号１８Ａ及び第２制御信号１８Ｂは、待機状態とメイン状態とを切り替えることができる。第１制御信号１８Ａ及び第２制御信号１８Ｂが共に待機状態にある場合、パワースイッチング回路１０は待機モードであり、電源レール１２は待機電源１４に接続される。第１制御信号１８Ａ及び第２制御信号１８Ｂが共にメイン状態である場合、パワースイッチング回路１０はメインモードであり、電源レール１２は主電源１６に接続される。

パワースイッチング回路１０は、電源レール１２を待機電源１４又は主電源１６に選択的に電気的に接続するスイッチとして用いられる複数のトランジスタを含む。待機電力トランジスタ２０がオンになると、待機電力トランジスタ２０は、電源レール１２を待機電源１４に電気的に接続する。待機電力トランジスタ２０と電源レール１２との間にダイオード４２を接続して、待機電源から電源レール１２にのみ電流が流れるようにすることができる。主電源トランジスタ２２Ａ，２２Ｂがオンになると、主電源トランジスタ２２Ａ，２２Ｂは、電源レール１２を主電源１６に電気的に接続する。

主電源１６を電源レール１２に接続するのに用いられる主電源トランジスタの数は、主電源１６によって供給される最大電流に依存する。いくつかの実施形態（図示する実施形態を含む）では、主電源１６から電源レール１２に流れる電流を共有するために複数の主電源トランジスタが必要である。主電源１６を電源レール１２に接続するトランジスタを流れる電流の量が、何れかの主電源トランジスタが維持できる量よりも多い場合、主電源トランジスタが破壊し、電子コンポーネント又はシステムに供給される電力が遮断される。

パワースイッチング回路１０は、電源ユニット（ＰＳＵ）（図示省略）に電気的に接続されている。ＰＳＵは、主ＡＣ電源に接続された入力と、待機電源１４及び主電源１６として機能する２つの出力と、を有する。ＰＳＵの待機電源１４は、パワースイッチング回路１０の第１入力１３に接続されており、主電源１６は、パワースイッチング回路１０の第２入力１５に接続されている。そして、電源レール１２は、電力を電子コンポーネントに供給するための待機電力又は主電力を出力する。一般に、主電源１６から得られる電流ドロー（current draw）は、待機電源１４から得られる電流ドローよりも高い。

パワースイッチング回路１０は、パワースイッチング回路１０及び／又はＰＳＵが最初に起動して待機電力を供給する場合に、電子デバイスへの大量の電流突入（inrush）を抑制するためのソフトスタート機能を利用する。電子デバイス内のいくつかのコンポーネントは、適切に安定することができるように、十分な電力が供給される前にわずかな時間遅延を必要とする。例えば、キャパシタは充電される必要があり、インダクタは磁束（flux）を安定させる必要があり、アクティブコンポーネント（例えば、集積回路等）は、非アクティブ状態からアクティブ状態に変化する必要がある。

パワースイッチング回路１０は、ソフトスタート機能を提供するために、ソフトスタート回路を含む。パワースイッチング回路１０が最初に起動して、待機電力でパワーオンすると、ソフトスタート回路が有効になる。よって、電源レール１２の電圧は、０から待機電圧まで徐々に増加する。電源レール１２の電圧は、待機アクティブ化時間遅延（standby activation time delay）の後に待機電圧に達する。その結果、電圧及び電流がピーク値に達する前にコンポーネントが安定になる。

パワースイッチング回路１０が、入力電源の切り替えの間に主電源１６から待機電源１４に切り替わると、ソフトスタート回路が無効になる。よって、電源レール１２によって供給される電圧は、実質的に時間遅延なく主電圧から待機電圧に切り替わる。

ソフトスタート回路は、制御トランジスタ２４と、遅延トランジスタ２６と、接続トランジスタ２７と、ＲＣ回路２８と、を含む。図１に示す実施形態では、遅延トランジスタ２６及び接続トランジスタ２７は、単一のデュアルチャネル集積回路の一部であり、これにより、同じ集積回路パッケージの一部として示されている。しかし、別の実施形態では、遅延トランジスタ２６及び接続トランジスタ２７は、個別の異なる集積回路パッケージ内に配置される。

図１に示す実施形態では、ＲＣ回路２８は、レジスタ３０と、キャパシタ３２と、を含む。別の実施形態では、他のＲＣ回路２８を使用することができる。パワースイッチング回路１０が最初に起動すると、第１制御信号１８Ａ及び第２制御信号１８Ｂが待機状態に設定され（例えば、論理ロー電圧に設定され）、これにより、電源レール１２が待機電源１４に接続され、待機電圧を電子コンポーネント又はシステムに供給すべきであることが示される。

制御トランジスタ２４のゲートは、第１制御信号１８Ａに接続されている。よって、第１制御信号１８Ａは、制御トランジスタ２４の起動を制御する。制御トランジスタ２４のソースは、パワースイッチング回路１０の接地１１に接続されている。制御トランジスタ２４のドレインは、レジスタ３４を介して待機電源１４に接続されており、遅延トランジスタ２６のゲートに接続されている。遅延トランジスタ２６のソースは、ＲＣ回路２８のレジスタ３０及びキャパシタ３２の両方に接続されている。遅延トランジスタ２６のドレインは、待機電力トランジスタ２０のゲートに接続されており、待機電源１４にも接続されている。

パワースイッチング回路１０が最初に起動すると、第１制御信号１８Ａがロー（例えば、待機状態）に設定され、これにより、制御トランジスタ２４をオフにする。制御トランジスタ２４がオフであるため、遅延トランジスタ２６のゲートは、レジスタ３４を介して待機電源１４に接続され、遅延トランジスタ２６がオンになる。待機電力トランジスタ２０のゲート２１が待機電源１４に接続されているので、待機電力トランジスタ２０のゲート２１は、最初に論理ハイ値（logically high value）にプルされる。待機電力トランジスタ２０は、ｐ型トランジスタであるため、最初にオフになる。よって、パワースイッチング回路１０が起動するにもかかわらず、電源レール１２は、最初に電圧を供給しない。

パワースイッチング回路１０が起動すると、ＲＣ回路２８によって、キャパシタ３２がゆっくり充電される。キャパシタ３２がゆっくり充電されると、待機電力トランジスタ２０のゲート２１の電圧が徐々に減少し、次いで、待機電力トランジスタ２０が徐々にオンになる。よって、待機電源１４は、電源レール１２に徐々に接続され、これにより、電源レール１２によって供給される電圧が０から待機電圧レベルまで徐々に増加する。いくつかの実施形態では、ＲＣ回路２８の時定数は、待機アクティブ化時間遅延とほぼ等しい。

図２は、電源ユニットが最初にパワースイッチング回路１０（図１）に接続され、パワースイッチング回路１０が最初に起動して電力を電源レール１２に供給する場合の電源レール１２、待機電源１４及び待機電力トランジスタ２０のゲート２１（図１）の電圧対時間を示す図である。待機電源１４（図１）の電圧は、パワースイッチング回路１０に接続されると、一定である。しかし、ＲＣ回路２８（図１）のために、待機電力トランジスタ２０のゲート２１の電圧は最初高く、待機電力トランジスタ２０をオフにする。待機電力トランジスタ２０がオフの場合、電源レール１２は待機電源１４に接続されず、よって、電源レール１２の電圧は低いか０である。ＲＣ回路２８のキャパシタ３２（図１）が充電されると、待機電力トランジスタ２０のゲート２１の電圧が徐々に低下する。よって、待機電力トランジスタ２０が徐々にオンになり、電源レール１２の電圧が待機電圧まで徐々に増加する。電源ユニット（ＰＳＵ）が最初に起動する場合にＰＳＵからの主電源が未だオンになっていないので、主電源１６の電圧は低いままである。

図１に戻ると、パワースイッチング回路１０を主電力に切り替える必要がある場合、第１制御信号１８Ａ及び第２制御信号１８Ｂを共にメイン状態に切り替える（例えば、論理ハイ値に設定する）。制御トランジスタ２４のゲートが第１制御信号１８Ａに接続されているので、第１制御信号１８Ａを論理ハイ値に設定すると、制御トランジスタ２４のゲートが論理ハイ値に設定され、制御トランジスタ２４がオンになる。遅延トランジスタ２６のゲートは、制御トランジスタ２４のソース及びドレインを介して接地１１にプルされ、遅延トランジスタ２６がオフになる。遅延トランジスタ２６がオフになるので、待機電力トランジスタ２０のゲート２１は、レジスタ２３を介して論理ハイレベルにプルアップされる。待機電力トランジスタ２０は、ゲート２１の電圧がハイにプルされるのに応じてオフになり、これにより、待機電源１４が電源レール１２から切断（disconnect）される。

第２制御信号１８Ｂは、接続トランジスタ２７のゲートに接続されている。接続トランジスタ２７のソースは、接地１１に接続されている。接続トランジスタ２７のドレインは、レジスタ４６Ａの第１端子に接続されている。レジスタ４６Ｂの第１端子は、待機電源１４に接続されている。レジスタ４６Ａ，４６Ｂの第２端子は、互いに接続されており、主電源トランジスタ２２Ａのゲートと、主電源トランジスタ２２Ｂのゲートとに接続されている。レジスタ４６Ａ，４６Ｂは、分圧器（voltage divider）として作用する。

第２制御信号１８Ｂが待機状態である場合、接続トランジスタ２７のゲートが論理ロー値に設定されているので、接続トランジスタ２７はオフである。次に、レジスタ４６Ａの第１端子は、接続トランジスタ２７を介して接地１１に接続されていない。よって、主電源トランジスタ２２Ａ，２２Ｂのゲートは、レジスタ４６Ｂを介して、待機電源１４によって供給される論理ハイ値にプルアップされる。

第２制御信号１８Ｂが待機状態からメイン状態に切り替わり、論理ハイ値に設定されると、接続トランジスタ２７がオンになる。主電源トランジスタ２２Ａ，２２Ｂのゲートは、レジスタ４６Ａと接続トランジスタ２７のソース及びドレインとを介して、接地にプルされる。よって、主電源トランジスタ２２Ａ，２２Ｂは、電源レール１２を主電源１６に接続する第２制御信号１８Ｂが待機状態からメイン状態に切り替わることに応じて、オンになる。よって、電源レール１２は、主電圧を電子回路又はデバイスに供給し始めることができる。パワースイッチング回路１０は、主電源トランジスタ２２Ａ，２２Ｂのオンオフに要する時間を調整するために使用することができるキャパシタ４４Ａ及びレジスタ４４Ｂを含むこともできる。上述したように、図１に示す実施形態は、結果として得られるハイレベルの電流に耐えることができるように、２つの主電源トランジスタ２２Ａ，２２Ｂを使用する。他の実施形態は、単一の主電源トランジスタ、又は、３つ以上の主電源トランジスタを利用することができる。

主電源１６から待機電源１４に戻すために、第１制御信号１８Ａ及び第２制御信号１８Ｂを待機状態に戻す（例えば、第１制御信号１８Ａ及び第２制御信号１８Ｂを論理ロー値に設定する）。これにより、接続トランジスタ２７及び主電源トランジスタ２２Ａ，２２Ｂがオフになり、主電源１６が電源レール１２から切断される。制御トランジスタ２４もオフにされ、遅延トランジスタ２６のゲートが待機電源１４に再接続される。次に、待機電力トランジスタ２０のゲート２１は、遅延トランジスタ２６のソース及びドレインを介して、ＲＣ回路２８に再接続される。

パワースイッチング回路１０は、第１バイパストランジスタ３６Ａと、第２バイパストランジスタ３６Ｂと、プルアップレジスタ３８と、を含むバイパス回路を含む。第１バイパストランジスタ３６Ａのゲートは、第１制御信号１８Ａに接続されている。第１バイパストランジスタ３６Ａのソースは、接地１１に接続されている。第１バイパストランジスタ３６Ａのドレインは、プルアップレジスタ３８の一端に接続されており、第２バイパストランジスタ３６Ｂのゲートに接続されている。プルアップレジスタ３８の他端は、バイパス電源４０に接続されている。バイパス電源４０は論理ハイ電圧を供給し、第２バイパストランジスタ３６Ｂのゲートを論理ハイ値にプルアップするために用いられる。いくつかの実施形態では、バイパス電源４０は、５ボルト電源である。よって、第２バイパストランジスタ３６Ｂのゲートは、論理ハイ負荷（logically high load）に接続されている。第２バイパストランジスタ３６Ｂのソースは、接地１１に接続されている。第２バイパストランジスタ３６Ｂのドレインは、待機電力トランジスタ２０のゲート２１に接続されている。

第１制御信号１８Ａがメイン状態である場合、第１制御信号１８Ａは論理ハイ値を有し、第１バイパストランジスタ３６Ａをオンにする。電流が第１バイパストランジスタ３６Ａのドレイン及びソースを流れるので、第２バイパストランジスタ３６Ｂのゲートは、第１バイパストランジスタ３６Ａを介して、接地１１にプルされる。よって、第２バイパストランジスタ３６Ｂはオフになり、パワースイッチング回路１０が主電力を供給している場合には、待機電力トランジスタ２０のゲート２１の電圧に影響を与えない。

第１制御信号１８Ａは、待機状態に戻ると、第１バイパストランジスタ３６Ａをオフにする論理ロー値を有する。よって、第２バイパストランジスタ３６Ｂのゲートは、プルアップレジスタ３８及びバイパス電源４０を介して論理ハイ値にプルアップされ、第２バイパストランジスタ３６Ｂがオンになる。次に、待機電力トランジスタ２０のゲート２１は、第２バイパストランジスタ３６Ｂのドレイン及びソースを介して、直ちに接地１１にプルされる。待機電力トランジスタ２０のゲート２１を接地１１にプルダウンすると、待機電源１４を電源レール１２に接続する待機電力トランジスタ２０が直ちにオンになる。よって、電源レール１２は、電子コンポーネント又はシステムへの主電圧の供給と待機電圧の供給との間で円滑に遷移（transition）することができる。

バイパス回路を設けない場合には、パワースイッチング回路１０がメインモードから待機モードに切り替わったときに、待機電力トランジスタ２０のゲート２１の電圧レベルがＲＣ回路２８によって制御される。第１制御信号１８Ａがメイン状態である場合、待機電力トランジスタ２０のゲート２１の電圧が論理ハイ値にプルされ、これにより、待機電力トランジスタ２０がオフになる。バイパス回路がない場合には、第１制御信号１８Ａがメイン状態から待機状態に戻るときに、待機電力トランジスタ２０のゲート２１が直ちに論理ハイ値を維持し、その後、キャパシタ３２が充電されるにつれて徐々に減少する。よって、待機電力トランジスタ２０は、再度ゆっくりとオンになり、待機電源１４を電源レール１２にゆっくりと再接続する。

図３は、バイパス回路を設けない場合のパワースイッチング回路１０（図１）で発生する状況の電圧対時間を示す図である。電圧対時間図は、パワースイッチング回路１０が主電源１６から待機電源１４に切り替わる場合の電源レール１２、待機電源１４、主電源１６及び待機電力トランジスタ２０のゲート２１の電圧レベルを示している。図の領域Ａでは、パワースイッチング回路１０はメインモードのままである。領域Ｂは、パワースイッチング回路１０が最初にメインモードから待機モードに切り替わった後のパワースイッチング回路１０の動作を示している。

図から分かるように、待機電力トランジスタ２０のゲート２１（図１）の電圧は、最初、高いまま維持され、待機電源１４を電源レール１２に未接続のままにする。しかし、電源レール１２も主電源１６から切断されるので、電源レール１２によって供給される電圧は、一時的に減少し始める。ＲＣ回路２８のキャパシタ３２（図１）が充電されるにつれて、待機電力トランジスタ２０のゲート２１の電圧は、ゆっくりと減少する。領域Ｃでは、待機電力トランジスタ２０のゲート２１の電圧が十分に低下している。よって、待機電力トランジスタ２０が完全にオンになり、待機電源１４が電源レール１２に接続される。このようにして、電源レール１２の電圧が待機電圧まで増加する。

パワースイッチング回路１０内にバイパス回路が存在することによって、電源レール１２によって供給される電圧の一時的な減少を抑制することができる。図４は、バイパス回路を設けた場合のパワースイッチング回路１０（図１）の電圧対時間を示す図である。電源レール１２、待機電源１４及び主電源１６の電圧は、比較的一定のままである。パワースイッチング回路１０がメインモードから待機モードに切り替わると、待機電力トランジスタ２０のゲート２１（図１）の電圧は、直ちに論理ロー値に低下する。よって、第１制御信号１８Ａ（図１）が論理ハイ値から論理ロー値に切り替わった場合、電源レール１２は、直ちに待機電源１４に接続することができる。よって、電源レール１２の電圧は、図３に示すようにバイパス回路が存在しない場合に生じたであろう一時的な低下の影響を受けない。

図１に戻ると、バイパス回路は、バイパス電源４０を用いて非アクティブ化（deactivate）される。バイパス回路が非アクティブ化されない場合、パワースイッチング回路１０が最初に待機モードで起動すると、バイパス回路は、ソフトスタート回路をバイパスし、ソフトスタート回路が待機電源を出力に徐々に接続するのを抑制することになる。非アクティブ化される場合、パワースイッチング回路１０が最初に起動すると、バイパス回路は、ソフトスタート回路をバイパスしない。いくつかの実施形態では、パワースイッチング回路１０が最初に待機モードからメインモードに切り替わるときに、バイパス回路が起動する。よって、この実施形態では、パワースイッチング回路１０が最初に待機モードで起動すると、バイパス回路は非アクティブである。このように、パワースイッチング回路１０が最初に待機モードで起動すると、ソフトスタート回路が有効になり、その後の全てのメインモードから待機モードへの切り替えでは、ソフトスタート回路が無効になる。

上述したように、第１制御信号１８Ａは、待機状態では論理ロー値を有し、メイン状態では論理ハイ値を有する。第１制御信号１８Ａがメイン状態から待機状態に切り替わると、第２バイパストランジスタ３６Ｂのゲートがバイパス電源４０に接続され、これは、待機電力トランジスタのゲート２１が、ＲＣ回路２８を介して接地１１に徐々にプルされるのではなく、第２バイパストランジスタ３６Ｂを介して直ちに接地１１にプルされる。

しかし、パワースイッチング回路１０が最初に起動して、待機電力の供給を開始する場合、第１制御信号１８Ａは、論理ロー値を有する。パワースイッチング回路１０が起動したときに第２バイパストランジスタ３６Ｂのゲートがバイパス電源４０に接続された場合、待機電力トランジスタ２０のゲート２１は、ＲＣ回路２８を介して徐々に接地にプルされるのではなく、起動後に、第２バイパストランジスタ３６Ｂを介して直ちに接地にプルされる。よって、パワースイッチング回路１０のソフトスタート機能は存在しない。起動後でもソフトスタート機能を提供できるようにするために、バイパス電源４０を用いて、バイパス回路をアクティブ状態と非アクティブ状態との間で遷移させることができ、バイパス回路が、アクティブ状態と非アクティブ状態との間を遷移して、論理ハイ電圧をパワースイッチング回路１０に選択的に提供することができる。

パワースイッチング回路１０が最初に待機モードで起動すると、バイパス電源４０が非アクティブ状態に設定され、論理ハイ電圧をパワースイッチング回路１０に供給しない。よって、第１バイパストランジスタ３６Ａがオフになっても、第２バイパストランジスタ３６Ｂのゲートがハイにプルされず、第２バイパストランジスタ３６Ｂはオフになる。よって、第１制御信号１８Ａがローであっても、待機電力トランジスタのゲート２１は、ＲＣ回路２８を介して徐々に接地にプルされる。バイパス電源４０を非アクティブ状態に設定して、論理ハイ電圧をパワースイッチング回路１０に供給しないことにより、バイパス回路を非アクティブ状態に設定する。

第１制御信号１８Ａがメイン状態から待機状態に戻り、パワースイッチング回路１０がメインモードから待機モードに切り替わると、バイパス電源４０がアクティブ状態に設定され、バイパス回路を起動する。アクティブ状態において、バイパス電源４０は、論理ハイ電圧をパワースイッチング回路１０に供給する。よって、第１制御信号１８Ａを論理ロー値に戻すことによって、第１バイパストランジスタ３６Ａがオフになると、第２バイパストランジスタ３６Ｂのゲートがバイパス電源４０の論理ハイ電圧に接続され、これにより、第２バイパストランジスタ３６Ｂのゲートを論理ハイ値にプルし、第２バイパストランジスタ３６Ｂをオンにする。よって、待機電力トランジスタ２０のゲート２１は、ＲＣ回路２８を介して徐々に接地１１にプルされるのではなく、第１制御信号１８Ａがメイン状態から待機状態に切り替わると、第２バイパストランジスタ３６Ｂを介して直ちに接地１１にプルされる。

バイパス電源４０は、様々な異なる方法で、アクティブ状態と非アクティブ状態との間を遷移する。一実施形態において、個別の電源は、電力コンバータの出力であり、電源レール１２により供給される電圧を低下するために用いられる。様々な異なる電力コンバータ（例えば、バックコンバータ（buck converter）、又は、別のタイプのＤＣ−ＤＣコンバータ等）を用いることができる。この実施形態では、電力コンバータの入力が電源レール１２に接続されており、電力コンバータの出力がプルアップレジスタ３８に接続されている。パワースイッチング回路１０の起動前には、待機電源１４及び主電源１６の何れも電源レール１２に接続されていない。よって、電源レール１２は電圧を供給せず、電力コンバータの出力（プルアップレジスタ３８に接続されている間）は、第２バイパストランジスタ３６Ｂをオンにするのに必要な論理ハイ電圧を供給しない。

パワースイッチング回路１０が起動すると、電力コンバータの出力が論理ハイ電圧を第２バイパストランジスタ３６Ｂのゲートに供給しないので、第２バイパストランジスタ３６Ｂはオフになる。よって、待機電力トランジスタ２０のゲート２１は、ＲＣ回路２８を介してゆっくりと接地にプルされる。待機電力トランジスタ２０が完全にオンになり、待機電源１４が電源レール１２に接続されると、電力コンバータの出力が論理ハイ値に上昇する。よって、第１制御信号１８Ａがメイン状態から待機状態に切り替わると、第２バイパストランジスタ３６Ｂのゲートは、電力コンバータの出力によって論理ハイ値にプルされる。したがって、第２バイパストランジスタ３６Ｂがオンになり、待機電力トランジスタ２０のゲート２１を、ＲＣ回路２８を介して徐々にではなく、第２バイパストランジスタ３６Ｂを介して直ちに接地にプルする。

よって、この実施形態では、電源レール１２の電圧が、電力コンバータの出力の電圧が論理ハイ値に上昇するのに十分なレベルまで上昇したときにのみ、バイパス回路が起動する。したがって、パワースイッチング回路１０が最初に待機モードで起動すると、バイパス回路が非アクティブになり、パワースイッチング回路１０が最初に待機モードからメインモードに切り替わった後にのみ、バイパス回路がアクティブになる。その後、バイパス回路は、後続の全てのメインモードから待機モードへの切り替えに対してアクティブになる。

バイパス電源４０を状態間で遷移させる他の実施形態も使用可能である。例えば、バイパス電源４０は、スイッチによってプルアップレジスタ３８に接続される個別の電源である。スイッチは、ユーザによって位置間を物理的に移動可能な手動スイッチ（manual switch）であってもよい。スイッチは、ユーザによってリモートで位置間を移動可能なリモートスイッチ（remote switch）であってもよい。また、スイッチは、閾値電圧まで上昇する電源レールでの電圧レベルによってトリガされてもよい。スイッチが移動又はトリガされると、バイパス電源４０がプルアップレジスタ３８に接続され、これにより、論理ハイ電圧をパワースイッチング回路１０に供給する。一般に、パワースイッチング回路１０が最初に起動して電源レール１２で待機電力を供給する場合、バイパス電源４０が論理ハイ電圧を供給しない限り、バイパス電源４０を状態間で遷移させる任意の適切な方法を利用することができる。

本明細書で用いられる用語は、特定の実施形態のみを説明することを目的としており、本発明を限定することを意図していない。本明細書で使用されているように、「一」、「１つの」、「この」という単数形は、文脈が他のことを明確に示さない限り、複数形も含むことが意図されている。さらに、「含む」、「有する」やこれらの変化形が、詳細な説明及び／又は特許請求の範囲に用いられており、このような用語の意味は、「備える」という用語と同様に包括的であることを意図している。

特に定義されない限り、本明細書で使用される用語（技術用語及び科学用語）は、当業者によって一般に理解されるのと同じ意味を有する。さらに、一般的に使用される辞書において定義されるような用語は、関連技術の文脈におけるこれらの意味と一致する意味を有するものとして解釈されるべきであり、本明細書において明示的に定義されない限り、理想化された意味又は過度に形式的な意味で解釈されない。

以上、本発明の様々な実施形態について説明してきたが、これらの実施形態は例示的なものであり、限定的なものではないことを理解されたい。本発明の実施形態に基づく多くの変更は、本発明の趣旨及び範囲から逸脱することなく、本明細書の開示に従って行うことができる。よって、本発明の幅及び範囲は、上述した実施形態の何れによっても限定されるべきではない。むしろ、本発明の範囲は、以下の特許請求の範囲及びこれらの均等物に従って定義されるべきである。

本発明は、１つ以上の実施形態に関して例示及び説明されているが、当業者であれば、本明細書及び添付の図面を読んで理解すれば、同等の変更及び修正を行うことができるであろう。また、本発明の特徴は、複数の実施形態のうち１つのみに関連して述べられているが、このような特徴は、所定の又は特定の用途に必要で有利な１つ以上の他の実施形態の他の特徴と組み合わせることができる。

１０…パワースイッチング回路
１１…接地
１２…電源レール
１３…第１入力
１４…待機電源
１５…第２入力
１６…主電源
１８Ａ…第１制御信号
１８Ｂ…第２制御信号
２０…待機電力トランジスタ
２１…ゲート
２２Ａ…主電源トランジスタ
２２Ｂ…主電源トランジスタ
２３…レジスタ
２４…制御トランジスタ
２６…遅延トランジスタ
２７…接続トランジスタ
２８…ＲＣ回路
３０…レジスタ
３２…キャパシタ
３４…レジスタ
３６Ａ…第１バイパストランジスタ
３６Ｂ…第２バイパストランジスタ
３８…プルアップレジスタ
４０…バイパス電源
４２…ダイオード
４４Ａ…キャパシタ
４４Ｂ…レジスタ
４６Ａ…レジスタ
４６Ｂ…レジスタ
Ａ，Ｂ，Ｃ…領域

Claims (10)

1. 電力を電子コンポーネントに供給するパワースイッチング回路であって、
   ソフトスタート回路と、
   待機電源に接続された第１入力と、
   主電源に接続された第２入力と、
   電圧を前記電子コンポーネントに供給する出力であって、前記パワースイッチング回路が待機モードである場合に、前記第１入力及び前記待機電源に電気的に接続され、前記パワースイッチング回路がメインモードである場合に、前記第２入力及び前記主電源に電気的に接続されるように構成された出力と、
   前記ソフトスタート回路に接続されたバイパス回路と、を備え、
   前記パワースイッチング回路が最初に前記待機モードで起動した場合に、前記ソフトスタート回路は、前記出力によって供給される電圧が待機電圧まで徐々に上昇するように、前記出力を前記待機電源に徐々に接続し、前記出力によって供給される電圧が、待機アクティブ化時間遅延後に前記待機電圧に達し、
   前記パワースイッチング回路が後に前記メインモードから前記待機モードに切り替わった場合に、前記バイパス回路がアクティブになることによって前記ソフトスタート回路が無効になる、ことを特徴とするパワースイッチング回路。
2. 前記パワースイッチング回路が最初に前記待機モードで起動したときに、前記バイパス回路は非アクティブであり、これにより、前記ソフトスタート回路を有効にし、
   前記パワースイッチング回路が前記待機モードから前記メインモードに切り替わることに応じて、前記バイパス回路が起動し、前記パワースイッチング回路が最初に前記待機モードで起動した場合、前記バイパス回路が非アクティブになる、ことを特徴とする請求項１に記載のパワースイッチング回路。
3. 前記パワースイッチング回路は、さらに、
   前記出力を前記主電源に選択的に電気的に接続する主電源トランジスタと、
   前記出力を前記待機電源に選択的に電気的に接続する待機電力トランジスタと、
   （ｉ）前記出力が前記待機電源に接続され、前記主電源から切断された待機状態と、（ｉｉ）前記出力が前記主電源に接続され、前記待機電源から切断されたメイン状態と、を有するように選択的に動作可能な制御信号と、を備え、
   前記制御信号を前記待機状態と前記メイン状態との間で切り替えることによって、前記パワースイッチング回路を前記待機モードと前記メインモードとの間で切り替える、ことを特徴とする請求項１に記載のパワースイッチング回路。
4. 前記ソフトスタート回路は、さらに、
   制御トランジスタであって、前記制御トランジスタのゲートが前記制御信号に接続されており、前記制御トランジスタのドレインが前記待機電源に接続されており、前記制御トランジスタのソースが接地に接続されている、制御トランジスタと、
   遅延トランジスタであって、前記遅延トランジスタのゲートが前記制御トランジスタの前記ドレイン及び前記待機電源に接続されており、前記遅延トランジスタのドレインが前記待機電力トランジスタのゲートに接続されており、前記遅延トランジスタのソースがＲＣ回路に接続されている、遅延トランジスタと、
   を含む、ことを特徴とする請求項３に記載のパワースイッチング回路。
5. 前記制御信号が前記待機状態であることに応じて、前記制御トランジスタがオフになり、前記遅延トランジスタの前記ゲートを前記待機電源に接続して前記遅延トランジスタをオンにし、
   前記制御信号が前記メイン状態であることに応じて、前記制御トランジスタがオンになり、前記遅延トランジスタの前記ゲートを接地に接続して前記遅延トランジスタをオフにし、前記遅延トランジスタをオフにすることによって、実質的に時間遅延なく前記待機電力トランジスタをオフにし、
   前記遅延トランジスタをオンにすることによって、前記待機電力トランジスタの前記ゲートを、前記遅延トランジスタの前記ドレイン及び前記ソースを介して前記ＲＣ回路に接続し、前記ＲＣ回路は、前記待機電力トランジスタを徐々にオンにし、前記待機電源を前記出力に徐々に接続し、
   前記ＲＣ回路は、並列接続されたレジスタ及びキャパシタを含み、前記ＲＣ回路の時定数は、前記待機アクティブ化時間遅延とほぼ等しい、ことを特徴とする請求項４に記載のパワースイッチング回路。
6. 第１バイパストランジスタと、第２バイパストランジスタと、をさらに備え、前記第１バイパストランジスタは、前記制御信号が前記メイン状態から前記待機状態に切り替わることに応じてオフになるように、前記制御信号に接続されたゲートを有し、前記第２バイパストランジスタは、前記第１バイパストランジスタのドレインとバイパス電源とに接続されたゲートを有し、前記バイパス電源は、論理ハイ電圧を選択的に供給し、
   （ｉ）前記第１バイパストランジスタのソースが接地に接続されており、（ｉｉ）前記第１バイパストランジスタの前記ドレインが前記第２バイパストランジスタのゲートに接続されており、（ｉ）前記第２バイパストランジスタのソースが接地に接続されており、（ｉｉ）前記第２バイパストランジスタのドレインが前記待機電力トランジスタのゲートに接続されている、ことを特徴とする請求項３に記載のパワースイッチング回路。
7. 前記制御信号が前記メイン状態から前記待機状態に切り替わることと、前記第１バイパストランジスタをオフにしたことと、に応じて、前記第２バイパストランジスタの前記ゲートが論理ハイ値にプルされ、前記第２バイパストランジスタがオンになり、
   前記制御信号が前記メイン状態から前記待機状態に切り替わることに応じて、前記待機電力トランジスタの前記ゲートが論理ローレベルにプルされ、前記待機電力トランジスタが実質的に時間遅延なくオンになる、ことを特徴とする請求項６に記載のパワースイッチング回路。
8. 前記制御信号が前記メイン状態であることと、前記第１バイパストランジスタをオンにすることと、に応じて、前記第２バイパストランジスタの前記ゲートが論理ローレベルにプルされ、前記第２バイパストランジスタがオフになり、
   前記制御信号が前記メイン状態であることに応じて、前記待機電力トランジスタの前記ゲートが論理ハイレベルにプルされ、前記待機電力トランジスタがオフになる、ことを特徴とする請求項６に記載のパワースイッチング回路。
9. 前記パワースイッチング回路が最初に前記待機モードで起動した場合に、前記バイパス電源は、前記論理ハイ電圧を、前記第１バイパストランジスタの前記ドレイン及び前記第２バイパストランジスタの前記ゲートに供給せず、これにより、前記ソフトスタート回路を有効にし、
   前記パワースイッチング回路が前記メインモードから前記待機モードに切り替わる場合に、前記バイパス電源は、前記論理ハイ電圧を、前記第１バイパストランジスタの前記ドレイン及び前記第２バイパストランジスタの前記ゲートに供給し、これにより、前記ソフトスタート回路を無効にする、ことを特徴とする請求項６に記載のパワースイッチング回路。
10. 入力と出力とを有する電力コンバータをさらに備え、前記電力コンバータの入力は、前記パワースイッチング回路の出力に接続されており、前記電力コンバータの出力は、前記バイパス電源を形成し、前記パワースイッチング回路が最初に前記待機モードで起動した後に前記メインモードから前記待機モードに切り替わる場合に、前記電力コンバータの出力は、前記論理ハイ電圧を供給する、ことを特徴とする請求項６に記載のパワースイッチング回路。

Images