JP6907884B2 - Interference filters, optical filter devices, optical modules, and electronics - Google Patents
Interference filters, optical filter devices, optical modules, and electronics Download PDFInfo
- Publication number
- JP6907884B2 JP6907884B2 JP2017207919A JP2017207919A JP6907884B2 JP 6907884 B2 JP6907884 B2 JP 6907884B2 JP 2017207919 A JP2017207919 A JP 2017207919A JP 2017207919 A JP2017207919 A JP 2017207919A JP 6907884 B2 JP6907884 B2 JP 6907884B2
- Authority
- JP
- Japan
- Prior art keywords
- hole
- substrate
- interference filter
- electrode
- reflective film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、干渉フィルター、光学フィルターデバイス、光学モジュール、及び電子機器に関する。 The present invention relates to interference filters, optical filter devices, optical modules, and electronic devices.
従来、一対のミラーを対向配置し、入射光をミラー間で多重干渉させて目的波長の光を出射させる干渉フィルターが知られている。このような干渉フィルターでは、高い分解能で目的波長の光を出力させるためには、ターゲットとする波長域に対して高い反射特性を有するミラーを用いることが好ましい。このようなミラーとして、高屈折層と低屈折層とを交互に積層した誘電体多層膜を用いた干渉フィルターが従来知られている(例えば、特許文献1参照)。 Conventionally, there is known an interference filter in which a pair of mirrors are arranged so as to face each other, and incident light is multiplely interfered with each other to emit light having a target wavelength. In such an interference filter, in order to output light of a target wavelength with high resolution, it is preferable to use a mirror having high reflection characteristics with respect to the target wavelength range. As such a mirror, an interference filter using a dielectric multilayer film in which high refraction layers and low refraction layers are alternately laminated is conventionally known (see, for example, Patent Document 1).
特許文献1に記載の干渉フィルターは、対向配置された固定基板及び可動基板を有し、固定基板の可動基板に対向する面の全面に誘電体多層膜により構成された固定反射膜(ミラー)が形成され、及び可動基板の固定基板に対向する面の全面に誘電体多層膜により構成された可動反射膜(ミラー)が形成されている。このような干渉フィルターでは、固定基板の可動基板に対向する面の一部や、可動基板の固定基板に対向する面の一部に誘電体多層膜を形成する場合に比べて、誘電体多層膜をパターニングする工程(例えば、リフトオフ工程等)が不要となり、製造効率性が向上する。
また、リフトオフ工程等によって基板の一部の領域に誘電体多層膜を形成した後、誘電体多層膜上から基板に亘って電極を形成する場合では、誘電体多層膜の端面(側面)に電極が配置される。このような場合では、誘電体多層膜の端面への電極の形成が困難であり、電極の一部に断線が生じるおそれがある。これに対して、特許文献1のような干渉フィルターでは、誘電体多層膜の表面上に電極を形成すればよいので、電極の断線等の不都合が抑制される。
The interference filter described in Patent Document 1 has a fixed substrate and a movable substrate arranged to face each other, and a fixed reflective film (mirror) formed of a dielectric multilayer film is formed on the entire surface of the fixed substrate facing the movable substrate. A movable reflective film (mirror) formed of a dielectric multilayer film is formed on the entire surface of the movable substrate facing the fixed substrate. In such an interference filter, a dielectric multilayer film is used as compared with a case where a dielectric multilayer film is formed on a part of the surface of the fixed substrate facing the movable substrate or a part of the surface of the movable substrate facing the fixed substrate. (For example, a lift-off step, etc.) is not required, and the manufacturing efficiency is improved.
Further, in the case where the dielectric multilayer film is formed in a part of the substrate by a lift-off step or the like and then the electrode is formed from the dielectric multilayer film to the substrate, the electrode is formed on the end surface (side surface) of the dielectric multilayer film. Is placed. In such a case, it is difficult to form an electrode on the end face of the dielectric multilayer film, and a part of the electrode may be broken. On the other hand, in an interference filter as in Patent Document 1, since the electrode may be formed on the surface of the dielectric multilayer film, inconveniences such as disconnection of the electrode can be suppressed.
ところで、特許文献1に記載の干渉フィルターでは、固定基板と可動基板とのそれぞれに駆動電極を配置して静電アクチュエーターとして機能させる。ここで、誘電体多層膜として、一部に導電性を有する膜層が有る場合、当該導電性を有する膜層においても帯電が生じるとの課題があった。
例えば、導電性を有する膜層に帯電が発生すると、静電アクチュエーターとして機能させたい駆動電極以外の部分にも帯電が生じるので、見かけ上、静電アクチュエーターの面積が拡大したような作用が生じ、ミラー間のギャップ寸法が徐々に狭くなる。この場合、ミラー間のギャップ寸法を所定寸法に精度よく設定するための電圧制御が複雑となる。
By the way, in the interference filter described in Patent Document 1, drive electrodes are arranged on each of the fixed substrate and the movable substrate to function as an electrostatic actuator. Here, when the dielectric multilayer film has a film layer having conductivity in part, there is a problem that the film layer having conductivity also becomes charged.
For example, when the conductive film layer is charged, the portion other than the drive electrode that is desired to function as the electrostatic actuator is also charged, so that the area of the electrostatic actuator is apparently expanded. The gap size between the mirrors gradually narrows. In this case, the voltage control for accurately setting the gap dimension between the mirrors to a predetermined dimension becomes complicated.
本発明は、誘電体多層膜の帯電による影響を低減可能な干渉フィルター、光学フィルターデバイス、光学モジュール、及び電子機器を提供することを目的とする。 An object of the present invention is to provide an interference filter, an optical filter device, an optical module, and an electronic device capable of reducing the influence of charging of a dielectric multilayer film.
本発明に係る一適用例の干渉フィルターは、第一基板と、前記第一基板の一面に亘って設けられた第一反射膜と、前記第一基板を厚み方向から見た平面視において、少なくとも所定のミラー領域において前記第一反射膜と重なり、前記第一反射膜に対してギャップを介して配置される第二反射膜と、前記第一反射膜上に設けられた第一配線電極と、を備え、前記第一反射膜は、絶縁層及び導電層が交互に積層された積層体であり、当該第一反射膜の一部には、前記絶縁層及び前記導電層の積層方向に設けられ、かつ少なくとも1層の前記導電層が露出する第一スルーホールが設けられ、前記第一配線電極は、前記第一スルーホールに接続され、前記第一スルーホールから露出する前記導電層に導通することを特徴とする。 The interference filter of one application example according to the present invention includes a first substrate, a first reflective film provided over one surface of the first substrate, and at least a plan view of the first substrate when viewed from the thickness direction. A second reflective film that overlaps the first reflective film in a predetermined mirror region and is arranged with respect to the first reflective film through a gap, and a first wiring electrode provided on the first reflective film. The first reflective film is a laminated body in which insulating layers and conductive layers are alternately laminated, and a part of the first reflective film is provided in the stacking direction of the insulating layer and the conductive layer. A first through hole is provided in which at least one of the conductive layers is exposed, and the first wiring electrode is connected to the first through hole and conducts to the conductive layer exposed from the first through hole. It is characterized by that.
本適用例では、第一基板の一面に亘って、すなわち、第一基板の一面の略全面に、導電層及び絶縁層が交互に積層された積層体(誘電体多層膜)である第一反射膜が設けられている。このような構成では、リフトオフ工程等が不要であり、干渉フィルターの製造効率性が向上する。
一方、このような第一反射膜を第一基板の一面の略全面に設ける構成では、例えば駆動電極等を設けて電圧を印加すると、導電層に帯電が生じる。これに対して、本適用例では、第一反射膜に、導電層が露出する第一スルーホールが設けられており、当該第一スルーホールから露出する導電層が第一配線電極に接続されている。このため、導電層が帯電した場合でも、第一配線電極から電荷を逃がすことができ、帯電の影響を抑制することができる。
In this application example, the first reflection is a laminate (dielectric multilayer film) in which conductive layers and insulating layers are alternately laminated over one surface of the first substrate, that is, substantially the entire surface of one surface of the first substrate. A membrane is provided. With such a configuration, a lift-off step or the like is unnecessary, and the manufacturing efficiency of the interference filter is improved.
On the other hand, in such a configuration in which the first reflective film is provided on substantially the entire surface of one surface of the first substrate, for example, when a driving electrode or the like is provided and a voltage is applied, the conductive layer is charged. On the other hand, in this application example, the first reflective film is provided with a first through hole in which the conductive layer is exposed, and the conductive layer exposed from the first through hole is connected to the first wiring electrode. There is. Therefore, even when the conductive layer is charged, the charge can be released from the first wiring electrode, and the influence of the charge can be suppressed.
本適用例の干渉フィルターにおいて、前記第一スルーホールは、前記絶縁層に設けられた第一貫通孔と、前記絶縁層の前記第一基板側に接する前記導電層に設けられて前記第一貫通孔に連通する第二貫通孔とを含み、前記平面視において、前記第一貫通孔の内側に前記第二貫通孔が位置することが好ましい。 In the interference filter of this application example, the first through hole is provided in the first through hole provided in the insulating layer and the conductive layer in contact with the first substrate side of the insulating layer and is provided in the first through hole. It is preferable that the second through hole is located inside the first through hole in the plan view, including the second through hole communicating with the hole.
本適用例では、第一反射膜を構成する複数の絶縁層のうちの1つの絶縁層に第一スルーホールを構成する第一貫通孔が設けられる。また、その絶縁層の第一基板側に隣接する導電層に、第一スルーホールを構成する第二貫通孔が設けられる。そして、平面視において、第二貫通孔は、第一貫通孔の内側に配置されている。
つまり、第一スルーホールは、第一貫通孔が設けられた絶縁層と第二貫通孔が設けられた導電層との間で階段状となり、導電層の上面の一部が第一スルーホール内に露出する。このような構成では、例えば第一導電層の側面のみが第一スルーホール内に露出する構成に比べて、第一導電層に対して第一配線電極を接続しやすく、第一導電層の電荷を適切に逃がすことができる。
In this application example, the first through hole forming the first through hole is provided in one of the plurality of insulating layers constituting the first reflective film. Further, a second through hole forming the first through hole is provided in the conductive layer adjacent to the first substrate side of the insulating layer. Then, in a plan view, the second through hole is arranged inside the first through hole.
That is, the first through hole has a stepped shape between the insulating layer provided with the first through hole and the conductive layer provided with the second through hole, and a part of the upper surface of the conductive layer is inside the first through hole. Exposed to. In such a configuration, for example, as compared with a configuration in which only the side surface of the first conductive layer is exposed in the first through hole, it is easier to connect the first wiring electrode to the first conductive layer, and the charge of the first conductive layer is charged. Can be properly escaped.
本適用例の干渉フィルターにおいて、前記第一基板に対向する第二基板を備え、前記第二反射膜は、前記第二基板の前記第一基板に対向する面に亘って設けられ、かつ絶縁層及び導電層が積層された積層体であり、当該第二反射膜の一部には、前記絶縁層及び前記導電層の積層方向に沿って設けられ、少なくとも1層の前記導電層が露出する第二スルーホールが設けられ、前記第二反射膜上には、前記第二スルーホールに接続されて前記第二スルーホールから露出する前記導電層に導通する第二配線電極が設けられていることが好ましい。 The interference filter of this application example includes a second substrate facing the first substrate, the second reflective film is provided over the surface of the second substrate facing the first substrate, and an insulating layer. A first layer in which the conductive layer and the conductive layer are laminated, and a part of the second reflective film is provided along the stacking direction of the insulating layer and the conductive layer, and at least one of the conductive layers is exposed. The second through hole is provided, and the second through hole is provided with a second wiring electrode connected to the second through hole and conducting to the conductive layer exposed from the second through hole. preferable.
本適用例では、第一基板に対向する第二基板において、第一反射膜と同様に絶縁層と導電層との積層体である第二反射膜が設けられ、この第二反射膜は、導電層の一部が露出する第二スルーホールを備える。そして、第二反射膜上には、第二スルーホールと接続されて第二反射膜の導電層の一部に導通する第二配線電極が設けられている。
よって、上記適用例と同様に、第二反射膜の導電層が帯電した場合でも、第二配線電極から電荷を逃がすことができ、帯電の影響を抑制することができる。
In this application example, in the second substrate facing the first substrate, a second reflective film which is a laminate of an insulating layer and a conductive layer is provided as in the case of the first reflective film, and the second reflective film is conductive. A second through hole is provided in which a part of the layer is exposed. A second wiring electrode that is connected to the second through hole and conducts to a part of the conductive layer of the second reflective film is provided on the second reflective film.
Therefore, as in the above application example, even when the conductive layer of the second reflective film is charged, the charge can be released from the second wiring electrode, and the influence of the charge can be suppressed.
本適用例の干渉フィルターにおいて、前記平面視において、前記第二スルーホールと重なる位置で、前記第一基板から前記第二基板に向かって突出し、前記第二スルーホールに挿入される突出部を備え、前記第一配線電極は、前記第一反射膜上から前記突出部の突出先端面に亘って設けられ、前記第二配線電極の一部は、前記第二スルーホールの前記第一基板に対向する第二底面に延設され、前記突出先端面に設けられた前記第一配線電極に接することが好ましい。 The interference filter of the present application example includes a protruding portion that projects from the first substrate toward the second substrate and is inserted into the second through hole at a position overlapping the second through hole in the plan view. The first wiring electrode is provided from above the first reflective film to the protruding tip surface of the protruding portion, and a part of the second wiring electrode faces the first substrate of the second through hole. It is preferable that the first wiring electrode is extended to the second bottom surface and is provided on the protruding tip surface.
ところで、所定の距離をあけて対向配置される第一基板と第二基板とにおいて、第一配線電極と第二配線電極とを接続する場合、第一基板及び第二基板の少なくとも一方に他方に向かう突出部を設け、当該突出部上に電極を形成して他方の電極に接続することがある(所謂、バンプ接続)。しかしながら、突出部の先端に設けられた第一配線電極の一部を、第二反射膜上に設けられた第二配線電極に接続する場合、少なくとも積層体である第二反射膜の厚み寸法と突出部の突出寸法との合計だけ、第一基板と第二基板とが離れることになり、その分、干渉フィルターのサイズが大きくなる。
これに対して、本適用例では、第一基板から突出する突出部が第二スルーホール内に挿入されて、第二スルーホールの底面で第二配線電極と第一配線電極とが接触する。このため、第一基板と第二基板とを近接させることができ、干渉フィルターのサイズを小さくできる。特に、第二反射膜を貫通する第二スルーホールを設ける構成とすれば、第二スルーホールの底面が第二基板の基板表面と同一面となり、更なる干渉フィルターの小型化を図ることができる。
By the way, in the case where the first substrate and the second substrate are arranged to face each other with a predetermined distance, when the first wiring electrode and the second wiring electrode are connected, at least one of the first substrate and the second substrate is connected to the other. An facing protrusion may be provided, and an electrode may be formed on the protrusion to connect to the other electrode (so-called bump connection). However, when a part of the first wiring electrode provided at the tip of the protruding portion is connected to the second wiring electrode provided on the second reflective film, at least the thickness dimension of the second reflective film which is a laminated body The first substrate and the second substrate are separated by the total of the protruding dimensions of the protruding portion, and the size of the interference filter is increased by that amount.
On the other hand, in this application example, the protruding portion protruding from the first substrate is inserted into the second through hole, and the second wiring electrode and the first wiring electrode come into contact with each other on the bottom surface of the second through hole. Therefore, the first substrate and the second substrate can be brought close to each other, and the size of the interference filter can be reduced. In particular, if the second through hole penetrating the second reflective film is provided, the bottom surface of the second through hole becomes the same surface as the substrate surface of the second substrate, and the interference filter can be further miniaturized. ..
本適用例の干渉フィルターにおいて、前記突出部は、前記第一スルーホールの前記第二基板に対向する第一底面から前記第二基板に向かって突出することが好ましい。 In the interference filter of this application example, it is preferable that the protruding portion protrudes from the first bottom surface of the first through hole facing the second substrate toward the second substrate.
本適用例では、上述した突出部が、第一スルーホールの底面から第二基板に向かって突出する。積層体である第一反射膜上から第二基板に向かって突出する突出部を形成する場合、第一反射膜の厚み寸法分だけ第一基板と第二基板との距離が長くなる。これに対して、第一スルーホールの底面から突出部を突出させる構成とすることで、第一基板と第二基板との距離を短くできる。特に、第一反射膜を貫通する第一スルーホールを設ける構成とすれば、第一スルーホールの底面が第一基板の基板表面と同一面となり、更なる干渉フィルターの小型化を図ることができる。 In this application example, the above-mentioned protruding portion protrudes from the bottom surface of the first through hole toward the second substrate. When a protruding portion is formed so as to project from the first reflective film, which is a laminated body, toward the second substrate, the distance between the first substrate and the second substrate is increased by the thickness dimension of the first reflective film. On the other hand, the distance between the first substrate and the second substrate can be shortened by making the protruding portion protrude from the bottom surface of the first through hole. In particular, if the first through hole penetrating the first reflective film is provided, the bottom surface of the first through hole becomes the same surface as the substrate surface of the first substrate, and the interference filter can be further miniaturized. ..
本適用例の干渉フィルターにおいて、前記導電層の前記ミラー領域以外の領域には、前記導電層の電気抵抗値よりも小さい電気抵抗値を有する粒子がドープされていることが好ましい。 In the interference filter of this application example, it is preferable that the region other than the mirror region of the conductive layer is doped with particles having an electrical resistance value smaller than the electrical resistance value of the conductive layer.
本適用例では、ミラー領域以外の領域に、電気抵抗が小さい粒子(以降、低抵抗粒子と称する)がドープされている。例えば、導電層としてSi層を用いる場合、P粒子や、B粒子をドープする。このように、ミラー領域以外に低抵抗粒子がドープされていることで、導電層における帯電を抑制することができ、帯電による影響を低減することができる。また、ミラー領域には低抵抗粒子がドープされないので、第一反射膜における反射特性が低抵抗粒子により変動することがなく、干渉フィルターの性能低下も抑制できる。 In this application example, particles having a small electric resistance (hereinafter referred to as low resistance particles) are doped in a region other than the mirror region. For example, when a Si layer is used as the conductive layer, P particles and B particles are doped. By doping the low resistance particles other than the mirror region in this way, it is possible to suppress charging in the conductive layer and reduce the influence of charging. Further, since the low resistance particles are not doped in the mirror region, the reflection characteristics of the first reflective film are not changed by the low resistance particles, and the deterioration of the performance of the interference filter can be suppressed.
本発明に係る一適用例に係る光学フィルターデイバスは、上述したような干渉フィルターと、前記干渉フィルターを収納する筐体と、を備えることを特徴とする。
本適用例では、上述した適用例と同様、干渉フィルターにおける誘電体多層膜の帯電の影響を抑制できる。また、干渉フィルターが筐体内に収納されているため、例えば反射膜への異物の付着等を抑制でき、衝撃等から干渉フィルターを保護することもできる。
An optical filter device according to an application example according to the present invention is characterized by including an interference filter as described above and a housing for accommodating the interference filter.
In this application example, the influence of charging of the dielectric multilayer film in the interference filter can be suppressed as in the above-mentioned application example. Further, since the interference filter is housed in the housing, for example, it is possible to suppress the adhesion of foreign matter to the reflective film and protect the interference filter from impacts and the like.
本発明に係る一適用例の光学モジュールは、上述したような干渉フィルターと、前記干渉フィルターを駆動させる回路部と、を備えることを特徴とする。
本適用例では、上述した適用例と同様、干渉フィルターにおける誘電体多層膜の帯電の影響を抑制できる。したがって、回路部として、誘電体多層膜の帯電を考慮した複雑な制御を行う回路を組み込む必要がなく、回路部の構成を簡略化することができ、光学モジュールのコストダウンを図れる。
The optical module of one application example according to the present invention is characterized by including an interference filter as described above and a circuit unit for driving the interference filter.
In this application example, the influence of charging of the dielectric multilayer film in the interference filter can be suppressed as in the above-mentioned application example. Therefore, it is not necessary to incorporate a circuit that performs complicated control in consideration of charging of the dielectric multilayer film as the circuit unit, the configuration of the circuit unit can be simplified, and the cost of the optical module can be reduced.
本適用例の光学モジュールにおいて、前記回路部は、前記第一配線電極を所定の基準電位とするグラウンド回路を有することが好ましい。
本適用例では、回路部にグラウンド回路が含まれているので、導電層が帯電した場合では、第一配線電極からグラウンド回路に導電層の電荷を逃がすことができる。
In the optical module of this application example, it is preferable that the circuit unit has a ground circuit having the first wiring electrode as a predetermined reference potential.
In this application example, since the circuit portion includes the ground circuit, when the conductive layer is charged, the electric charge of the conductive layer can be released from the first wiring electrode to the ground circuit.
本発明の一適用例に係る電子機器は、上述したような干渉フィルターと、前記干渉フィルターを制御する制御部と、を備えることを特徴とする。
本適用例では、上述した適用例と同様、干渉フィルターにおいて誘電体多層膜での帯電の影響を除外でき、複雑な制御を実施せずとも、干渉フィルターから安定して所望波長の光を出力させることができる。したがって、電子機器における、当該干渉フィルターの制御も容易にできる。
An electronic device according to an application example of the present invention is characterized by including an interference filter as described above and a control unit that controls the interference filter.
In this application example, as in the application example described above, the influence of charging on the dielectric multilayer film can be excluded from the interference filter, and light of a desired wavelength can be stably output from the interference filter without performing complicated control. be able to. Therefore, it is possible to easily control the interference filter in the electronic device.
[第一実施形態]
以下、第一実施形態に係る光学モジュールについて説明する。
図1は、第一実施形態の波長可変干渉フィルター5の概略構成を示す平面図である。図2は、図1をA−A線で切断にした波長可変干渉フィルター5の概略構成を示す断面図である。
波長可変干渉フィルター5は、図1及び図2に示すように、第一基板51および第二基板52を備えている。これらの第一基板51及び第二基板52は、例えばシロキサンを主成分とするプラズマ重合膜等の接合膜53により接合されて、一体的に構成されている。
第一基板51には、第一反射膜54が設けられ、第二基板52には、第二反射膜55が設けられ、これらの第一反射膜54および第二反射膜55は、ミラーギャップGを介して対向配置されている。また、波長可変干渉フィルター5には、ミラーギャップGの寸法を変更する静電アクチュエーター56を備えている。
以下、各部の構成を詳細に説明する。
[First Embodiment]
Hereinafter, the optical module according to the first embodiment will be described.
FIG. 1 is a plan view showing a schematic configuration of the wavelength
As shown in FIGS. 1 and 2, the
The
Hereinafter, the configuration of each part will be described in detail.
(第一基板51の構成)
第一基板51は、図2に示すように、第二基板52に対向する面に、例えばエッチングにより形成された電極配置溝511及びギャップ形成部512を備える。この第一基板51は、例えば第二基板52に対して厚み寸法が大きく形成されており、静電アクチュエーター56により静電引力を作用させた際の第一基板51が抑制されている。
また、第一基板51の一端側(例えば、図1における辺C5−C6)は、第二基板52の一端側(辺C1−C2)よりも突出し、波長可変干渉フィルター5を例えばパッケージ筐体や基台等に固定する際の固定部として用いることができる。
(Structure of First Substrate 51)
As shown in FIG. 2, the
Further, one end side of the first substrate 51 (for example, sides C5-C6 in FIG. 1) protrudes from one end side (sides C1-C2) of the
電極配置溝511は、第一基板51を基板厚み方向から見た平面視(以降、単に平面視と称する)において、所定のフィルター中心軸Oを中心とした略環状に形成されている。また、第一基板51には、電極配置溝511から辺C3−C4に向かって、電極配置溝511と同一深さ寸法の引出溝511Aが延設されている。
The
ギャップ形成部512は、平面視において、電極配置溝511の内側(フィルター中心軸O側)に設けられ、図2に示すように、第二基板52側に突出して形成されている。このギャップ形成部512の突出先端面は平面であり、第二基板52の可動部521の可動面521Aに対して平行又は略平行に維持されている。
The
図3は、第一反射膜54及び第一スルーホール543の概略構成を示す図である。図4は、図1のB−B線を切断した際の概略断面図である。
第一反射膜54は、第一基板51の第二基板52に対向する面に亘って設けられている。すなわち、第一反射膜54は、第一基板51の第二基板52に対向する一面側の略全面(後述する第一スルーホール543が設けられる部分以外)を覆って形成されている。
この第一反射膜54は、所定波長域の光に対して反射特性及び透過特性を有する複数の膜材により構成されており、当該膜材は、前記光に対して互いに異なる屈折特性を有する誘電体多層膜である。具体的には、図3に示すように、第一反射膜54は、絶縁層である金属酸化膜(以降、酸化膜541と略す)と、導電層である金属膜542とが交互に積層されることで構成された積層体である。例えば、本実施形態では、高屈折層の酸化膜541としてSiO2、低屈折層の金属膜542として半金属であるSiが用いられる。このような誘電体多層膜の第一反射膜54では、近赤外から赤外域に対して高い反射特性を有する。
なお、第一反射膜54の第二基板52に対向する最表面を構成する層は、金属酸化膜541である。
FIG. 3 is a diagram showing a schematic configuration of the first
The first
The first
The layer forming the outermost surface of the first
また、第一反射膜54には、少なくとも一部に第一スルーホール543が、設けられている。第一スルーホール543は、第一反射膜54の最表面から第一基板51に向かう方向(第一反射膜54の厚み方向であり、金属酸化膜541及び金属膜542の積層方向)に沿って形成された孔である。本実施形態では、第一スルーホール543は、第一反射膜54を貫通して形成されており、第一基板51の基板面(第二基板52に対向する面)が第一スルーホール543から露出する。つまり、第一スルーホール543の底面543Bは、第一基板51である。
Further, the first
また、本実施形態では、第一スルーホール543は、各酸化膜541及び各金属膜542のそれぞれに形成される貫通孔が連通されることで構成される。ここで、第一反射膜54の最表面(第一基板51から最も遠い位置の酸化膜541)の貫通孔の孔径が最も大きく、直下の層に向かうに従って、貫通孔の孔径が順次小さくなる(階段状となる)。そして、厚み寸法から見た平面視において、各貫通孔が直上の層の貫通孔の内側に配置される。
例えば、最表面の酸化膜541に設けられる貫通孔(第一貫通孔541A)は、当該最表面の酸化膜541の直下(第一基板51側)に隣接して形成される金属膜542の貫通孔(第二貫通孔542A)に連通し、第一スルーホール543の一部を構成する。そして、第一貫通孔541Aの孔径L1は、第二貫通孔542Aの孔径L2よりも大きく、平面視で第一貫通孔541Aの内側に第二貫通孔542Aが配置されている。このため、最表面の酸化膜541の直下の金属膜542の上面(第二基板52側の面)の一部と、当該金属膜542の側面とが第一スルーホール543の内側に露出することになる。
他の金属膜542も同様であり、直上に配置された酸化膜541の第一貫通孔541Aの孔径よりも小さい孔径の第二貫通孔542Aが設けられることで、各金属膜542の上面の一部と側面とが第一スルーホール543に露出する。
また、第一スルーホール543が設けられる位置としては、ギャップ形成部512以外の領域であれば、何処に設けられていてもよく、本実施形態では、引出溝511A内に第一スルーホール543が設けられている。
Further, in the present embodiment, the first through
For example, the through hole (first through
The same applies to the
Further, the position where the first through
そして、第一基板51の第二基板52に対向する面の略全面に亘って形成された第一反射膜54上に、静電アクチュエーター56を構成する第一電極561が配置されている。
具体的には、第一電極561は、第一基板51の電極配置溝511の溝底面に形成された第一反射膜54上に配置されている。この第一電極561は、例えば電極配置溝511に沿った略環状に形成される。
なお、本実施形態では、1つの第一電極561が設けられる構成を示すが、例えば、フィルター中心軸Oを中心とした同心円となる2つ以上の電極が設けられる構成などとしてもよい。また、第一電極561の形状としては、例えば、一部に環内外を連通する切欠部が設けられる構成としてもよい。この場合、当該切欠部を通って、第一電極561から独立した他の電極(例えばギャップ形成部512上に配置された容量検出用電極等)を設けることもできる。
The
Specifically, the
In this embodiment, one
この第一電極561には、引出溝511Aに沿って辺C3−C4側に延設される第一引出電極563(図1参照)が接続されている。なお、本実施形態では、第一電極561は、グラウンド回路等に接続されて基準電位(例えば0V)に維持される電極であり、第一引出電極563は、本発明の第一配線電極に相当する。
この第一引出電極563は、引出溝511Aにおいて、第二基板52側に設けられた第一接続電極565に接続される。
A first lead electrode 563 (see FIG. 1) extending along the side C3-C4 side along the
The
ここで、図3に示すように、第一引出電極563は、引出溝511Aにおいて、第一スルーホール543に接続される。具体的には、第一引出電極563は、第一反射膜54の最表面を構成する酸化膜541上から、第一スルーホール543の孔内周面543A、第一スルーホール543の底面543Bに亘って形成され、第一スルーホール543の表面を覆う。なお、ここでは、第一スルーホール543の孔内周面543A、及び第一スルーホール543の底面543Bを覆う構成を例示するが、少なくとも第一スルーホール543の孔内周面543Aを覆っていればよい。また、第一引出電極563により第一スルーホール543の孔内部が埋められている(充填されている)構成としてもよく、第一基板51側の一部のみが第一引出電極563の電極材料により埋められている構成としてもよい。
これにより、第一スルーホール543から露出する金属膜542の上面の一部及び側面が第一引出電極563に被覆されて導通する。
Here, as shown in FIG. 3, the
As a result, a part of the upper surface and the side surface of the
図1及び図2に戻り、第一基板51の第二基板52に対向する面のうち、電極配置溝511、ギャップ形成部512及び引出溝511Aが形成されない面には第一接合部513が設けられる。第一接合部513は、接合膜53を介して第二基板52に接合される。
また、図1及び図4に示すように、第一引出電極563の一部(電極接続部563A)は、第一接合部513まで延設されており、第一接合部513において、第二基板52に設けられた第一接続電極565に接続される。
Returning to FIGS. 1 and 2, among the surfaces of the
Further, as shown in FIGS. 1 and 4, a part of the first extraction electrode 563 (
なお、本実施形態では、電極配置溝511よりもギャップ形成部512が第二基板52側に位置する例を示すが、例えば、波長可変干渉フィルター5を透過させる光の波長域によっては、電極配置溝511がギャップ形成部512より第二基板52側に位置する構成としてもよい。つまり、平面視における電極配置溝511の内側(フィルター中心軸O側)に凹部を形成し、当該凹部の底面に第一反射膜54を設けてもよい。
In this embodiment, an example is shown in which the
(第二基板52の構成)
第二基板52は、本発明の基板に相当する。第二基板52は、第二基板52の一端側(辺C3−C4側)は、第一基板51の辺C7−C8よりも外側に突出し、電装部560を構成する。また、第二基板52の第一基板51に対向する面には、第二反射膜55及び第二電極562が設けられている。
そして、第二基板52の第一基板51とは反対側の面には、第一基板51側に凹状となる例えば円環状の溝が形成されることで、可動部521と、可動部521の外周を囲う保持部522と、保持部522の外側に設けられる基板外周部523とが形成されている。
(Structure of Second Substrate 52)
The
Then, on the surface of the
可動部521は、保持部522よりも厚み寸法が大きく形成され、例えば、本実施形態では、基板外周部523の厚み寸法と同一寸法に形成されている。この可動部521は、平面視において、ギャップ形成部512に対向し、第一電極561の外周縁の径寸法よりも大きい径寸法に形成されている。
The
保持部522は、可動部521の周囲を囲うダイアフラムであり、可動部521よりも厚み寸法が小さく形成されている。このような保持部522は、可動部521よりも撓みやすく、僅かな静電引力により、可動部521を第一基板51側に変位させることが可能となる。この際、可動部521が保持部522よりも厚み寸法が大きく、剛性が大きくなるため、可動部521が静電引力により第一基板51側に引っ張られた場合でも、可動部521の形状変化をある程度抑制できる。
なお、本実施形態では、ダイアフラム状の保持部522を例示するが、これに限定されず、例えば、可動部521のフィルター中心軸Oを中心として、等角度間隔で配置された梁状の保持部が設けられる構成などとしてもよい。
The holding
In the present embodiment, the diaphragm-shaped
基板外周部523は、保持部522の外周側を保持する部分である。基板外周部523のうち、第一基板51の第一接合部513に対向する部分には、接合膜53が接合され、当該接合膜53を介して第一基板51に接合される。
The outer
そして、第二基板52の第一基板51に対向する面に亘って第二反射膜55が設けられる。つまり、第二反射膜55は、第二基板52の第一基板51に対向する面の略全面(後述する第二スルーホール553以外の部分)を覆って設けられている。
図5は、第二反射膜55及び第二スルーホール553の概略構成を示す図である。
この第二反射膜55は、第一反射膜54と同様に、所定波長の光に対する屈折率が高い高屈折層と、屈折率が低い低屈折層とが交互に積層された積層体(誘電体多層膜)であり、絶縁層である金属酸化膜(酸化膜551と称す)と、導電層である金属膜552とにより構成されている。本実施形態では、第一反射膜54と同様に、高屈折層として、酸化膜551(例えばSiO2)、低屈折層として金属膜552(例えばSi)が用いられている。
なお、第一反射膜54及び第二反射膜55のうち、ギャップ形成部512の先端面に対向する領域Mは、ミラー領域Mとなる。ミラー領域Mは、入射光が第一反射膜54及び第二反射膜55間で多重反射される領域であり、ミラーギャップGに応じた波長の光が干渉により強め合い、ミラー領域Mから出射される。
Then, the second
FIG. 5 is a diagram showing a schematic configuration of the second
Similar to the first
Of the first
また、第一反射膜54と同様にして、第二反射膜55には、少なくとも一部に第二スルーホール553が設けられている。第二スルーホール553は、第二反射膜55の最表面から第二基板52に向かう方向(第二反射膜55の厚み方向であり、酸化膜551及び金属膜552の積層方向)に沿って形成された孔である。また、第二スルーホール553は、第一スルーホール543と同様に、各層の貫通孔の孔径が第二基板52に向かうに従って小さくなる階段状に形成される。
したがって、各金属膜552の上面(第一基板51側の面)の一部と側面とが第二スルーホール553内に露出する。
また、第一スルーホール543と同様に、第二スルーホール553は、ギャップ形成部512以外の領域であれば、何処に設けられていてもよい。本実施形態では、引出溝511Aに対向する位置に第二スルーホール553が設けられている。
Further, similarly to the first
Therefore, a part of the upper surface (the surface on the
Further, similarly to the first through
そして、第二基板52の第二反射膜55上には、第二電極562が配置される。第二電極562は、例えば第一電極561と同一形状に形成され、第一電極561に対向する位置に設けられる。
また、第二電極562の外周縁からは、引出溝511Aに対向する領域を通り、電装部560まで延設される第二引出電極564(図1参照)が設けられている。
Then, the
Further, from the outer peripheral edge of the
さらに、第二基板52の第一基板51に対向する面には、引出溝511Aに対向する領域から電装部560に亘って設けられる第一接続電極565が設けられている。この第一接続電極565は、本発明の第二配線電極に相当し、第二スルーホール553にも接続されている。具体的には、第一スルーホール543に接続される第一引出電極563と同様に、第一接続電極565は、第二スルーホール553の孔内周面553Aから底面553Bに亘って形成されており、第二スルーホール553から露出する各金属膜552に導通する。
また、図1及び図4に示すように、この第一接続電極565の一部(電極接続部565A)は、第一接合部513の一部(第一引出電極563の電極接続部563Aに対向する位置)まで延設されており、第一基板51及び第二基板52を接合膜53により接合した際に、第一引出電極563に接触することで導通される。これにより、第一電極561、第一引出電極563、第一接続電極565、第一反射膜54の各金属膜542、及び第二反射膜55の各金属膜552が導通して同電位となる。
Further, on the surface of the
Further, as shown in FIGS. 1 and 4, a part of the first connection electrode 565 (
[波長可変干渉フィルター5の駆動時における各反射膜の帯電]
次に、以上のような波長可変干渉フィルター5を駆動した際の誘電体多層膜(第一反射膜54及び第二反射膜55)の帯電について説明する。
ここでは、静電アクチュエーター56に電圧を印加した際の第一反射膜54の帯電について説明し、第二反射膜55の帯電に関しては第一反射膜54と同様であるため、説明を省略する。
[Charging of each reflective film when driving the tunable interference filter 5]
Next, charging of the dielectric multilayer film (first
Here, the charging of the first
上述したような波長可変干渉フィルター5では、第二引出電極564と第一接続電極565とを、波長可変干渉フィルター5を駆動させる駆動回路(ドライバー回路)に接続し、当該駆動回路により、静電アクチュエーター56を構成する第一電極561及び第二電極562の間に印加する電圧を制御する。これにより、第一電極561及び第二電極562の間で静電引力が作用し、保持部522が変形して可動部521が第一基板51側に変位し、ミラーギャップGの寸法を変更することが可能となる。
In the variable
図6は、第一反射膜54に第一スルーホール543が形成されていない場合(従来の干渉フィルター)の第一反射膜54の帯電状態を説明するための図である。なお、図6は、説明の簡略化のため、酸化膜541及び金属膜542をそれぞれ層のみ表示している。
上述のように、静電アクチュエーター56を印加すると、第一電極561に、印加電圧に応じた電荷が蓄積(帯電)される。これによって、図6に示すように、第一電極561の直下に配置された第一反射膜54にも局所的な分極が発生する。図6に示す例では、電圧の印加によって、第一電極561が+に帯電され、これにより、直下の第一反射膜54の最表面に配置された酸化膜541には局所的な分極が発生し、酸化膜541のうち第一電極561の直下が−に帯電される。この場合、この酸化膜541の直下に配置された金属膜542には、+の電荷が蓄積されて帯電されることになる。
このような分極は、金属膜542を介して徐々に緩和されていくものの、帯電された金属膜542(特に第一反射膜54の最表面の近傍に配置される金属膜542)に蓄積された電荷による影響によって、ミラーギャップGが徐々に狭まる現象が生じる。すなわち、静電アクチュエーター56として機能する面積が見かけ上拡大する。
FIG. 6 is a diagram for explaining the charged state of the first
As described above, when the
Although such polarization is gradually relaxed via the
図7は、本実施形態における第一反射膜54の帯電状態を説明するための図である。なお、図7は、説明の簡略化のため、酸化膜541及び金属膜542をそれぞれ1層のみ表示している。
本実施形態では、駆動回路として、第一接続電極565を基準電位に設定する回路(例えば、第一接続電極565に0Vを印加するグラウンド回路)を用いることで、図7に示すように、金属膜542に蓄積された電荷を、第一スルーホール543及び第一接続電極565を介して、グラウンド回路に接続された第一接続電極565に逃がすことができる。これにより、各金属膜542における帯電が抑制されることになり、上記のような帯電による影響も抑制される。
FIG. 7 is a diagram for explaining the charged state of the first
In the present embodiment, as a drive circuit, a circuit that sets the
なお、図6及び図7では、第一反射膜54の帯電について説明したが第二反射膜55も同様である。すなわち、第二反射膜55の各金属膜552に電荷が蓄積された場合でも、当該電荷を第二スルーホール553から第一接続電極565に逃がすことができる。
Although the charging of the first
[波長可変干渉フィルター5の製造方法]
次に、上記のような波長可変干渉フィルター5の製造方法について説明する。
波長可変干渉フィルター5の製造では、第一基板51を形成するための第一ガラス基板M1(図8参照)、及び第二基板52を形成するための第二ガラス基板M2(図9参照)を用意し、第一基板形成工程、及び第二基板形成工程を実施する。この後、基板接合工程を実施し、第一基板形成工程により加工された第一ガラス基板M1と、第二基板形成工程により加工された第二ガラス基板M2とを接合する。更に、切断工程を実施し、第一ガラス基板M1及び第二ガラス基板M2を個片化して波長可変干渉フィルター5を形成する。
以下、各工程について、図面に基づいて説明する。
[Manufacturing method of tunable interference filter 5]
Next, a method for manufacturing the
In the manufacture of the variable
Hereinafter, each step will be described with reference to the drawings.
(第一基板形成工程)
図8は、第一基板形成工程の第一ガラス基板を示す図である。
基板形成工程では、まず、第一基板51の製造素材である第一ガラス基板M1の両面を、表面粗さRaが1nm以下となるまで精密研磨し、例えば500μmの厚み寸法にする。
(First substrate forming process)
FIG. 8 is a diagram showing a first glass substrate in the first substrate forming step.
In the substrate forming step, first, both sides of the first glass substrate M1 which is the manufacturing material of the
次に、図8の1番目に示すように、第一ガラス基板M1の基板表面をエッチングにより加工する。
具体的には、フォトリソグラフィ法によりパターニングされたレジストパターンをマスクに用いて、第一ガラス基板M1に対して、例えばフッ酸系(BHF等)を用いたウェットエッチングを繰り返し施す。まず、電極配置溝511、ギャップ形成部512、引出溝511A(図8では省略する)の形成位置を、ギャップ形成部512の突出先端の位置までエッチングする。この後、電極配置溝511及び引出溝511Aを、所望の深さ位置までエッチングする。
Next, as shown first in FIG. 8, the substrate surface of the first glass substrate M1 is processed by etching.
Specifically, using a resist pattern patterned by a photolithography method as a mask, wet etching using, for example, a hydrofluoric acid system (BHF or the like) is repeatedly applied to the first glass substrate M1. First, the forming positions of the
次に、図8の2番目に示すように、第一ガラス基板M1のうち、電極配置溝511、ギャップ形成部512、及び引出溝511Aを形成した一面側の全面に、第一反射膜54を形成する。
第一反射膜54の形成では、第一反射膜54を構成する酸化膜541及び金属膜542を、例えばスパッタリング法や蒸着法等により交互に積層形成する。
この際、第一ガラス基板M1に、ウェットエッチング等による急斜面やエッジを有する段差が存在する場合でも、誘電体多層膜の形成時に各誘電体層が積層されることで、段差部の傾斜が緩やかになる。したがって、第一反射膜54上に、各電極561,563を形成する際の破断が抑制される。
Next, as shown in the second part of FIG. 8, the first
In the formation of the first
At this time, even if the first glass substrate M1 has a step having a steep slope or an edge due to wet etching or the like, the inclination of the step portion is gentle because each dielectric layer is laminated when the dielectric multilayer film is formed. become. Therefore, breakage when forming each electrode 561,563 on the first
次に、図8の3番目に示すように、所定位置(本実施形態では、引出溝511A)の第一反射膜54に第一スルーホール543を形成する。
第一スルーホール543の形成では、先ず、第一反射膜54上にレジストを形成し、最表面に位置する酸化膜541に孔径L1の第一貫通孔541Aを形成するためのパターンを形成する。そして、直下の金属膜542をエッチングストッパーとして、最表面の酸化膜541をウェットエッチングする。
この後、レジストを除去し、再び第一反射膜54を覆うレジストを形成する。そして、先にエッチングにより形成された酸化膜541の第一貫通孔541A内に、孔径L2(L2<L1)の第二貫通孔542Aを形成するためのパターンを形成する。この後、最表面の酸化膜541の直下の金属膜542を、当該金属膜542の直下の酸化膜541をエッチングストッパーとしてエッチングする。
以降、同様に処理を繰り返し、各層の貫通孔の孔径を徐々に小さくしていくことで、各層の位置で階段状となる第一スルーホール543が形成される。
なお、ここでは、説明の簡略化のため、各酸化膜541や各金属膜542の側面が、厚み方向(酸化膜541及び金属膜542の積層方向)に対して略平行となる、即ち第一基板51の基板面に対して略垂直となる図を示している。しかしながら、実際には、ウェットエッチングによる貫通孔541A,542Aの形成では、サイドエッチングが発生するので、各酸化膜541や各金属膜542の側面は、積層方向に対して傾斜する。
Next, as shown in the third position of FIG. 8, the first through
In the formation of the first through
After that, the resist is removed to form a resist that covers the first
After that, the process is repeated in the same manner, and the hole diameter of the through hole of each layer is gradually reduced to form the first through
Here, for the sake of simplification of the description, the side surfaces of each
この後、第一ガラス基板M1に第一電極561、第一引出電極563の電極材料を、蒸着法やスパッタリング法等を用いて成膜する。そして、形成した電極材料をパターニングする。この際、第一スルーホール543内にも電極材料が成膜されることで、第一電極561、第一引出電極563、及び各金属膜542が電気的に導通される。
以上により、図8の4番目に示すように、第一反射膜54、第一電極561、及び第一引出電極563が設けられた第一基板51が複数アレイ状に配置された第一ガラス基板M1が形成される。
After that, the electrode materials of the
As a result, as shown in the fourth aspect of FIG. 8, the
(第二基板形成工程)
図9は、第二基板形成工程における第二ガラス基板M2の状態を示す図である。
第二基板形成工程では、まず、第二基板52の製造素材である第二ガラス基板M2の両面を、表面粗さRaが1nm以下となるまで精密研磨し、例えば500μmの厚み寸法にする。
(Second substrate forming process)
FIG. 9 is a diagram showing a state of the second glass substrate M2 in the second substrate forming step.
In the second substrate forming step, first, both sides of the second glass substrate M2, which is the manufacturing material of the
そして、第二ガラス基板M2の表面にCr/Au層を形成し、このCr/Au層をエッチングマスクとし、例えばフッ酸系(BHF等)を用いて、保持部522に相当する領域をエッチングする。この後、エッチングマスクとして使用したCr/Au層を除去することで図9の1番目に示すように、第二基板52の基板形状が形成される。
Then, a Cr / Au layer is formed on the surface of the second glass substrate M2, and the Cr / Au layer is used as an etching mask, and a region corresponding to the holding
次に、図9の2番目に示すように、第二反射膜55を形成する。この第二反射膜55の形成も、第一反射膜54と同様の方法により形成することができ、第二反射膜55を形成する酸化膜551及び金属膜552を交互にスパッタリング法又は蒸着法等により成膜して積層形成する。
Next, as shown in the second part of FIG. 9, the second
次に、図9の3番目に示すように、所定位置(本実施形態では、引出溝511Aに対向する位置)の第二反射膜55に第二スルーホール553を形成する。
第二スルーホール553の形成では、第一スルーホール543と同様であり、ここでの説明は省略する。
Next, as shown in the third position of FIG. 9, a second through
The formation of the second through
この後、第二ガラス基板M2に第二電極562、第二引出電極564、及び第一接続電極565を形成する。第二電極562、第二引出電極564、及び第一接続電極565の形成は、第一電極561の形成と同様の工程で行い、蒸着法やスパッタリング法等を用いて電極材料を成膜した後に、成膜された電極材料をパターニングする。この際、第二スルーホール553内にも電極材料が成膜されることで、第一接続電極565及び各金属膜552が電気的に導通される。
以上により、図9の4番目に示すように、第二反射膜55、第二電極562、第二引出電極564、及び第一接続電極565が設けられた第二基板52が複数アレイ状に配置された第二ガラス基板M2が形成される。
After that, the
As described above, as shown in the fourth aspect of FIG. 9, the
(基板接合工程)
次に、基板接合工程及び切断工程について説明する。
基板接合工程では、まず、第一ガラス基板M1の第一接合部513と、第二ガラス基板M2の基板外周部523のうち、第一接合部513と接合する部分とに、ポリオルガノシロキサンを主成分としたプラズマ重合膜を、プラズマCVD法等により成膜する。
そして、第一ガラス基板M1及び第二ガラス基板M2の各プラズマ重合膜に対して活性化エネルギーを付与するために、O2プラズマ処理又はUV処理を行う。O2プラズマ処理の場合は、O2流量1.8×10−3(m3/h)、圧力27Pa、RFパワー200Wの条件で30秒間実施する。また、UV処理の場合は、UV光源としてエキシマUV(波長172nm)を用いて3分間処理する。
プラズマ重合膜に活性化エネルギーを付与した後、これらの第一ガラス基板M1及び第二ガラス基板M2のアライメント調整を行い、プラズマ重合膜を介して第一ガラス基板M1及び第二ガラス基板M2を重ね合わせ、接合部分に例えば98(N)の荷重を10分間かける。これにより、第一ガラス基板M1及び第二ガラス基板M2同士が接合される。
この際、第一接合部513に配置されている、第一引出電極563の一部と、第一接続電極565の一部とが接触し、互いに近接する方向に押圧されることで、第一引出電極563と第一接続電極565とが接続される。
(Wafer bonding process)
Next, the substrate bonding step and the cutting step will be described.
In the substrate bonding step, first, polyorganosiloxane is mainly used in the
Then, O 2 plasma treatment or UV treatment is performed in order to impart activation energy to each plasma polymer film of the first glass substrate M1 and the second glass substrate M2. In the case of O 2 plasma treatment, it is carried out for 30 seconds under the conditions of O 2 flow rate 1.8 × 10 -3 (m 3 / h), pressure 27 Pa, and RF power 200 W. In the case of UV treatment, excimer UV (wavelength 172 nm) is used as a UV light source for 3 minutes.
After applying activation energy to the plasma polymerized film, the alignment of the first glass substrate M1 and the second glass substrate M2 is adjusted, and the first glass substrate M1 and the second glass substrate M2 are overlapped with each other via the plasma polymerized film. Together, a load of, for example, 98 (N) is applied to the joint for 10 minutes. As a result, the first glass substrate M1 and the second glass substrate M2 are joined to each other.
At this time, a part of the
(切断工程)
次に、切断工程について説明する。
切断工程では、第一基板51及び第二基板52をチップ単位で切り出し、図1及び図2に示すような波長可変干渉フィルター5を形成する。第一ガラス基板M1及び第二ガラス基板M2の切断には、例えばスクライブブレイクやレーザー切断等を利用することができる。
(Cutting process)
Next, the cutting process will be described.
In the cutting step, the
[本実施形態の作用効果]
本実施形態の波長可変干渉フィルター5は、第一基板51の第二基板52に対向する面の略全面に亘って、酸化膜541及び金属膜542を積層した積層体により構成された第一反射膜54が形成されている。このような第一反射膜54は、リフトオフ等によるパターニング工程が不要となり、製造効率性が高くなる。
そして、第一反射膜54には、金属膜542が露出する第一スルーホール543が設けられ、第一反射膜54の表面に設けられた第一引出電極563が、第一スルーホール543に接続されて、第一スルーホール543から露出する金属膜542に導通する。このため、静電アクチュエーター56に電圧を印加した際に、第一反射膜54の各金属膜542が帯電した場合でも、金属膜542の電荷を第一引出電極563に逃がすことができる。
これにより、例えば、ミラーギャップGが徐々に小さくなる等の、第一反射膜54の帯電による影響を抑制することができる。
[Action and effect of this embodiment]
The wavelength
Then, the first
Thereby, for example, the influence of charging of the first
第二基板52においても同様であり、第二基板52の第一基板51に対向する面の略全面に亘って、酸化膜551及び金属膜552を積層した積層体により構成された第二反射膜55が形成されている。したがって、リフトオフ等によるパターニング工程が不要となり、第二基板52の製造効率性を向上できる。
そして、第二反射膜55には、金属膜552が露出する第二スルーホール553が設けられ、第二反射膜55の表面に設けられた第一接続電極565が、第二スルーホール553に接続されて、第二スルーホール553から露出する金属膜552に導通する。このため、静電アクチュエーター56に電圧を印加した際に、第二反射膜55の各金属膜552が帯電した場合でも、金属膜552の電荷を第一接続電極565に逃がすことができる。
これにより、例えば、ミラーギャップGが徐々に小さくなる等の、第二反射膜55の帯電による影響を抑制することができる。
The same applies to the
Then, the second
Thereby, for example, the influence of charging of the second
本実施形態では、第一スルーホール543は、第一反射膜54を形成する酸化膜541に形成される第一貫通孔541Aと、当該酸化膜541の直下に形成される金属膜542の第二貫通孔542Aとを含み、平面視において、第二貫通孔542Aが第一貫通孔541Aの内側に位置する。したがって、金属膜542の上面の一部と、側面とが、第一スルーホール543に露出することになる。この場合、スパッタリング等の手法によって第一反射膜54から第一スルーホール543の孔内に亘る第一引出電極563を形成した際に、第一引出電極563が金属膜542の側面だけでなく、上面の一部にも接触することになる。よって、第一引出電極563と各金属膜542とが断線される不都合を抑制でき、金属膜542に蓄積された電荷を第一引出電極563に逃がすことができる。
第二スルーホール553においても同様であり、酸化膜551及び金属膜552の各層に貫通孔が設けられ、各層の貫通孔の孔径が第二基板52に向かうに従って小さくなる階段状に形成される。これにより、第一接続電極565と各金属膜552とが断線される不都合を抑制でき、金属膜552に蓄積された電荷を第一接続電極565に逃がすことができる。
In the present embodiment, the first through
The same applies to the second through
本実施形態では、第一スルーホール543に接続される第一引出電極563と、第二スルーホール553に接続される第一接続電極565とが接続される。
これにより、電装部560まで延設された第一接続電極565を、例えばグラウンド回路等に接続することで、第一反射膜54及び第二反射膜55の双方に蓄積された電荷を逃がすことができる。すなわち、第一反射膜54の電荷を逃がすための電極端子と、第二反射膜55に蓄積された電荷を逃がすための電極端子とをそれぞれ個別に設ける場合に比べて、波長可変干渉フィルター5の構成の簡略化を図ることができる。
In the present embodiment, the
As a result, by connecting the
[第二実施形態]
次に、第二実施形態について説明する。
上記第一実施形態では、第一接合部513の一部において、第一引出電極563の一部と、第一接続電極565の一部とを接触させる構成とした。
これに対して、第二実施形態では、引出溝511Aと第二基板52との間で、第一引出電極563と第一接続電極565とを接続する点で、上記第一実施形態と相違する。
なお、以降の説明にあたり、既に説明した構成については、同符号を付し、その説明を省略、又は簡略化する。
[Second Embodiment]
Next, the second embodiment will be described.
In the first embodiment, in a part of the first
On the other hand, the second embodiment is different from the first embodiment in that the
In the following description, the configurations already described will be designated by the same reference numerals, and the description thereof will be omitted or simplified.
図10は、第二実施形態における波長可変干渉フィルター5Aの平面図であり、図11は、図10のC−C線で切断した波長可変干渉フィルター5Aの一部の断面図である。
本実施形態の波長可変干渉フィルター5Aでは、第一実施形態と同様、第一基板51の第二基板52に対向する面の略全面に亘って、誘電体多層膜により構成された第一反射膜54が形成されている。
そして、第一実施形態と同様、引出溝511Aの一部において、第一反射膜54を貫通する第一スルーホール543が形成されている。
なお、図11では、第一スルーホール543の孔内周面543Aが、酸化膜541及び金属膜542の積層方向に平行となる例を示すが、第一実施形態と同様、各層で階段状となり、第一基板51に近づくに従って孔径が小さくなる第一スルーホール543であってもよい。
FIG. 10 is a plan view of the wavelength
In the wavelength
Then, as in the first embodiment, a first through
Note that FIG. 11 shows an example in which the inner
本実施形態では、第一基板51は、第一スルーホール543の底面543Bである引出溝511Aの第二基板52に対向する面から、第二基板52に向かって突出する突出部514を備えている。突出部514の突出先端面514Aは、第二基板52の第一基板51に対向する面と平行又は略平行となる。
そして、第一引出電極563は、第一実施形態と同様に、第一スルーホール543に接続されており、さらに、第一スルーホール543の孔内周面543Aから突出部514の突出先端面514Aを覆う。
In the present embodiment, the
Then, the
一方、第二基板52は、第一実施形態と同様、第一基板51に対向する面の略全面に亘って第二反射膜55が形成されている。
そして、本実施形態では、第二スルーホール553は、平面視において、第一スルーホール543と重なる位置に設けられる。また、平面視において、第二スルーホール553の底面553Bの外周縁は、突出部514の突出先端面514Aの外側に位置し、第二スルーホール553内に突出部514が挿入される。
また、第一接続電極565は、第一実施形態と同様に、第二スルーホール553に接続されており、第二スルーホール553の孔内周面553Aから底面553Bを覆う。
On the other hand, in the
Then, in the present embodiment, the second through
Further, the
ここで、本実施形態では、接合膜53により第一基板51及び第二基板52を接合した際に、突出部514の突出寸法、第一引出電極563の厚み寸法、及び第一接続電極565の厚み寸法の合計寸法が、引出溝511Aの第二基板52に対向する面から、第二基板52の引出溝511Aに対向する面までの寸法と等しくなるように形成される。
このため、接合膜53により第一基板51及び第二基板52を接合すると、第二スルーホール553の底面553Bに設けられた第一接続電極565と、突出部514の突出先端面514Aに設けられた第一引出電極563とが接する。これにより、第一反射膜54の各金属膜542、第二反射膜55の各金属膜552、第一引出電極563、及び第一接続電極565が導通される。
Here, in the present embodiment, when the
Therefore, when the
[第二実施形態の作用効果]
本実施形態の波長可変干渉フィルター5Aでは、第一基板51の第一スルーホール543の底面543B(本発明における第一底面に相当)から、第二基板52に向かって突出し、突出先端面514Aに第一引出電極563の一部が延設される突出部514が設けられている。また、第二スルーホール553は、平面視において突出部514と重なる位置に設けられ、第二スルーホールの底面553B(本発明における第二底面に相当)には、第一接続電極565の一部が延設される。そして、接合膜53により第一基板51及び第二基板52を接合した際に、突出部514が第二スルーホール553内に挿入されて、突出先端面514Aに設けられた第一引出電極563は、第二スルーホール553の底面553Bに設けられた第一接続電極565に接続される。
[Action and effect of the second embodiment]
In the
このような構成では、第一基板51と第二基板52とを近接させることができ、波長可変干渉フィルター5Aのサイズを小さくできる。
すなわち、突出部514の突出先端面514Aに設けられた第一引出電極563を、第二基板52の第一接続電極565に接続する構成において、誘電体多層膜である第二反射膜55上の第一接続電極565に突出部514の第一引出電極563を接続する構成にすることが考えられる。しかしながら、誘電体多層膜により構成される第一反射膜54や第二反射膜55は、1μmを超える厚み寸法となる。したがって、この場合、第一基板51と第二基板52との距離が、突出部514の突出寸法、第二反射膜55の厚み寸法、第一引出電極563の厚み寸法、第一接続電極565の厚み寸法の合計寸法だけ開くことになる。
これに対して、第二スルーホール553に突出部514を挿入して、第一引出電極563及び第一接続電極565を接続する構成では、上記構成に比べて、第二反射膜55の厚み寸法分、第一基板51と第二基板52との距離を小さくできる。
In such a configuration, the
That is, in a configuration in which the
On the other hand, in the configuration in which the protruding
また、本実施形態では、突出部514は、第一スルーホール543の底面543Bから第二基板52側に突出する。
したがって、突出部514を誘電体多層膜である第一反射膜54上に形成する場合に比べて、第一反射膜54の厚み寸法分、第一基板51と第二基板52との距離を小さくできる。
Further, in the present embodiment, the protruding
Therefore, the distance between the
[第三実施形態]
次に、第三実施形態について説明する。
上述した第一実施形態及び第二実施形態では、第一反射膜54の金属膜542及び第二反射膜55の金属膜552が、一様な電気抵抗を有する膜層である例を示した。これに対して、第三実施形態では、金属膜542,552の電気抵抗が一部において異なる点で、上記実施形態と相違する。
[Third Embodiment]
Next, the third embodiment will be described.
In the first embodiment and the second embodiment described above, an example is shown in which the
図12は、第三実施形態における波長可変干渉フィルター5Bの概略構成を示す断面図である。
本実施形態では、第一反射膜54及び第二反射膜55は、ミラー領域M内と、ミラー領域M以外の領域(外側領域N)とで、金属膜542,552における電気抵抗が異なっている。
具体的には、金属膜542,552のうち、外側領域Nには、電気抵抗が当該金属膜542,552を構成する金属又は半金属よりも高い電気抵抗値を有する粒子(低抵抗粒子)がドープされている。例えば、本実施形態では、金属膜542,552としてSiを用いる。この場合、外側領域Nにおいて、PやB等のSiよりも電気抵抗値が高い低抵抗粒子がドープされる。これらの低抵抗粒子のドープ方法としては、如何なる方法であってもよく、例えば、イオン打込みや、熱拡散等が挙げられる。
なお、ミラー領域Mの金属膜542,552には、上記のような低抵抗粒子はドープされない。したがって、第一反射膜54や第二反射膜55のミラー領域Mにおける反射特性は一様に維持され、ドープ粒子による特性低下は抑制される。
FIG. 12 is a cross-sectional view showing a schematic configuration of the wavelength
In the present embodiment, the first
Specifically, in the outer region N of the metal film 542,552, particles having an electric resistance higher than that of the metal or metalloid constituting the metal film 542,552 (low resistance particles) are present. It is doped. For example, in this embodiment, Si is used as the metal film 542,552. In this case, in the outer region N, low resistance particles having a higher electric resistance value than Si such as P and B are doped. Any method may be used as the doping method for these low resistance particles, and examples thereof include ion implantation and thermal diffusion.
The metal film 542,552 of the mirror region M is not doped with the low resistance particles as described above. Therefore, the reflection characteristics of the
[第三実施形態の作用効果]
本実施形態では、導電層である第一反射膜54の金属膜542及び第二反射膜55の金属膜552は、外側領域Nにおいて、Siよりも電気抵抗値が高いPやB等の低抵抗粒子がドープされている。このように、外側領域Nに低抵抗粒子がドープされていることで、金属膜542,552において電荷が移動しにくくなり、帯電が生じにくくなる。このため、第一反射膜54や第二反射膜55の帯電による影響を抑制することができる。
一方、ミラー領域Mにおいては、低抵抗粒子がドープされないので、第一反射膜54や第二反射膜55の反射特性が低抵抗粒子により変動することがない。したがって、波長可変干渉フィルター5Bの性能低下も抑制できる。
[Action and effect of the third embodiment]
In the present embodiment, the
On the other hand, in the mirror region M, since the low resistance particles are not doped, the reflection characteristics of the
[第四実施形態]
次に、第四実施形態として、上記第一実施形態から第三実施形態において示したような波長可変干渉フィルター5,5A,5Bを備えた光学フィルターデバイスについて説明する。
図13は、第四実施形態に係る光学フィルターデバイス600の概略構成を示す断面図である。
図13に示すように、光学フィルターデバイス600は、筐体610と、筐体610の内部に収納される波長可変干渉フィルター5を備えている。なお、ここでは、第一実施形態に示す波長可変干渉フィルター5を筐体610内に収納する例を示すが、第二実施形態の波長可変干渉フィルター5Bが収納されてもよい。
[Fourth Embodiment]
Next, as a fourth embodiment, an optical filter device including wavelength
FIG. 13 is a cross-sectional view showing a schematic configuration of the
As shown in FIG. 13, the
筐体610は、図13に示すように、ベース620と、リッド630と、を備えている。これらのベース620及びリッド630が接合されることで、内部に収容空間が形成され、この収容空間内に波長可変干渉フィルター5が収納される。なお、本実施形態では、第一実施形態にて示す波長可変干渉フィルター5が収納される光学フィルターデバイス600を例示するが、第二実施形態の波長可変干渉フィルター5Aや、第三実施形態の波長可変干渉フィルター5Bが収納されていてもよい。
As shown in FIG. 13, the
(ベースの構成)
ベース620は、例えばセラミック等により構成されている。このベース620は、台座部621と、側壁部622と、を備える。
台座部621は、フィルター平面視において例えば矩形状の外形を有する平板状に構成されており、この台座部621の外周部から筒状の側壁部622がリッド630に向かって立ち上がる。
(Base configuration)
The
The
台座部621は、厚み方向に貫通する開口部623を備えている。この開口部623は、台座部621に波長可変干渉フィルター5を収容した状態で、台座部621を厚み方向から見た平面視において、第一反射膜54及び第二反射膜55と重なる領域を含むように設けられている。
また、台座部621のリッド630とは反対側の面(ベース外側面621B)には、開口部623を覆うガラス部材627が接合されている。台座部621とガラス部材627との接合は、例えば、ガラス原料を高温で熔解し、急冷したガラスのかけらであるガラスフリット(低融点ガラス)を用いた低融点ガラス接合、エポキシ樹脂等による接着などを利用できる。本実施形態では、収容空間内が減圧下に維持された状態で気密に維持する。したがって、台座部621及びガラス部材627は、低融点ガラス接合を用いて接合されることが好ましい。
The
Further, a
また、台座部621のリッド630に対向する内面(ベース内側面621A)には、波長可変干渉フィルター5の第一接続電極565や第二引出電極564に接続される内側端子部624が設けられている。内側端子部624と、第一接続電極565及び第二引出電極564とは、例えばAu等のワイヤーを用いたワイヤーボンディングにより接続される。なお、本実施形態では、ワイヤーボンディングを例示するが、例えば、FPC(Flexible Printed Circuits)等を用いてもよい。
また、台座部621は、内側端子部624が設けられる位置に、貫通孔625が形成されている。内側端子部624は、貫通孔625を介して、台座部621のベース外側面621Bに設けられた外側端子部626に接続されている。
Further, on the inner surface (base
Further, the
側壁部622は、台座部621の縁部から立ち上がり、ベース内側面621Aの周囲を囲って設けられる側壁部622のリッド630に対向する面(端面622A)は、例えばベース内側面621Aに平行又は略平行な平坦面となる。
The
そして、ベース620には、例えば接着剤等の固定材64を用いて、波長可変干渉フィルター5が固定される。この際、波長可変干渉フィルター5は、台座部621に対して固定されていてもよく、側壁部622に対して固定されていてもよい。固定材64を設ける位置としては、複数個所であってもよいが、固定材64の応力が波長可変干渉フィルター5に伝達するのを抑制するべく、1か所で波長可変干渉フィルター5を固定することが好ましい。
Then, the wavelength
(リッドの構成)
リッド630は、平面視において矩形状の外形を有する透明部材であり、例えばガラス等により構成される。
リッド630は、図13に示すように、ベース620の側壁部622に接合されている。この接合方法としては、例えば、低融点ガラスを用いた接合等が例示できる。
(Lid configuration)
The
The
[第四実施形態の作用効果]
上述したような本実施形態の光学フィルターデバイス600では、筐体610により波長可変干渉フィルター5が保護されているため、外的要因による波長可変干渉フィルター5の破損を防止できる。
また、上述したように、波長可変干渉フィルター5は、第一反射膜54や第二反射膜55が帯電した場合であっても、導電層である各金属膜542,552の電荷を第一接続電極565から逃がすことができる。すなわち、光学フィルターデバイス600において、第一接続電極565に導通される外側端子部626を、例えばグラウンド回路等の基準電位を印加する回路に接続したり、電子機器における金属ケース等に接続したりすることで、波長可変干渉フィルター5の第一反射膜54や第二反射膜55の帯電を容易に抑制することができる。
[Action and effect of the fourth embodiment]
In the
Further, as described above, the wavelength
[第五実施形態]
次に、第五実施形態として、上記第一実施形態から第三実施形態の波長可変干渉フィルター5,5A,5B又は第四実施形態の光学フィルターデバイス600を備えた電子機器の一例として、印刷装置(プリンター)について説明する。
[Fifth Embodiment]
Next, as a fifth embodiment, as an example of an electronic device including the wavelength
[プリンターの概略構成]
図14は、第四実施形態のプリンター10の外観の構成例を示す図である。図15は、本実施形態のプリンター10の概略構成を示すブロック図である。
図14に示すように、プリンター10は、供給ユニット11、搬送ユニット12と、キャリッジ13と、キャリッジ移動ユニット14と、制御ユニット15(図15参照)と、を備えている。このプリンター10は、例えばパーソナルコンピューター等の外部機器20から入力された印刷データに基づいて、各ユニット11,12,14及びキャリッジ13を制御し、媒体A上に画像を印刷する。また、本実施形態のプリンター10は、予め設定された較正用印刷データに基づいて媒体A上の所定位置に測色用のカラーパッチを形成し、かつ当該カラーパッチに対する分光測定を行う。これにより、プリンター10は、カラーパッチに対する実測値と、較正用印刷データとを比較して、印刷されたカラーに色ずれがあるか否か判定し、色ずれがある場合は、実測値に基づいて色補正を行う。
以下、プリンター10の各構成について具体的に説明する。
[Outline configuration of printer]
FIG. 14 is a diagram showing a configuration example of the appearance of the
As shown in FIG. 14, the
Hereinafter, each configuration of the
供給ユニット11は、画像形成対象となる媒体Aを、画像形成位置に供給するユニットである。この供給ユニット11は、例えば媒体Aが巻装されたロール体111(図14参照)、ロール駆動モーター(図示略)、及びロール駆動輪列(図示略)等を備える。そして、制御ユニット15からの指令に基づいて、ロール駆動モーターが回転駆動され、ロール駆動モーターの回転力がロール駆動輪列を介してロール体111に伝達される。これにより、ロール体111が回転し、ロール体111に巻装された紙面がY方向(副走査方向)における下流側(+Y方向)に供給される。
なお、本実施形態では、ロール体111に巻装された紙面を供給する例を示すがこれに限定されない。例えば、トレイ等に積載された紙面等の媒体Aをローラー等によって例えば1枚ずつ供給する等、如何なる供給方法によって媒体Aが供給されてもよい。
The
In this embodiment, an example of supplying the paper surface wound around the
搬送ユニット12は、供給ユニット11から供給された媒体Aを、Y方向に沿って搬送する。この搬送ユニット12は、搬送ローラー121と、搬送ローラー121と媒体Aを挟んで配置され、搬送ローラー121に従動する従動ローラー(図示略)と、プラテン122と、を含んで構成されている。
搬送ローラー121は、図示略の搬送モーターからの駆動力が伝達され、制御ユニット15の制御により搬送モーターが駆動されると、その回転力により回転駆動されて、従動ローラーとの間に媒体Aを挟み込んだ状態でY方向に沿って搬送する。また、搬送ローラー121のY方向の下流側(+Y側)には、キャリッジ13に対向するプラテン122が設けられている。
The
When the drive force from the transfer motor (not shown) is transmitted to the
キャリッジ13は、媒体Aに対して画像を印刷する印刷部16と、媒体A上の所定の測定位置T(図13参照)の分光測定を行う分光器17と、を備えている。
このキャリッジ13は、キャリッジ移動ユニット14によって、Y方向と交差する主走査方向に沿って移動可能に設けられている。
また、キャリッジ13は、フレキシブル回路131により制御ユニット15に接続され、制御ユニット15からの指令に基づいて、印刷部16による印刷処理及び、分光器17による分光測定処理を実施する。
なお、キャリッジ13の詳細な構成については後述する。
The
The
Further, the
The detailed configuration of the
キャリッジ移動ユニット14は、本発明における移動機構を構成し、制御ユニット15からの指令に基づいて、キャリッジ13をX方向に沿って往復移動させる。
このキャリッジ移動ユニット14は、例えば、キャリッジガイド軸141と、キャリッジモーター142と、タイミングベルト143と、を含んで構成されている。
キャリッジガイド軸141は、X方向に沿って配置され、両端部がプリンター10の例えば筐体に固定されている。キャリッジモーター142は、タイミングベルト143を駆動させる。タイミングベルト143は、キャリッジガイド軸141と略平行に支持され、キャリッジ13の一部が固定されている。そして、制御ユニット15の指令に基づいてキャリッジモーター142が駆動されると、タイミングベルト143が正逆走行され、タイミングベルト143に固定されたキャリッジ13がキャリッジガイド軸141にガイドされて往復移動する。
The
The
The
次に、キャリッジ13に設けられる印刷部16及び分光器17の構成について、図面に基づいて説明する。
[印刷部16の構成]
印刷部16は、媒体Aと対向する部分に、インクを個別に媒体A上に吐出して、媒体A上に画像を形成する。
この印刷部16は、複数色のインクに対応したインクカートリッジ161が着脱自在に装着されており、各インクカートリッジ161からインクタンク(図示略)にチューブ(図示略)を介してインクが供給される。また、印刷部16の下面(媒体Aに対向する位置)には、インク滴を吐出するノズル(図示略)が、各色に対応して設けられている。これらのノズルには、例えばピエゾ素子が配置されており、ピエゾ素子を駆動させることで、インクタンクから供給されたインク滴が吐出されて媒体Aに着弾し、ドットが形成される。
Next, the configurations of the
[Structure of printing unit 16]
The
[分光器の構成]
図16は、分光器17の概略構成を示す図である。
分光器17は、本発明における光学モジュールであり、図16に示すように、光源部171と、光学フィルターデバイス600、受光部173と、導光部174と、回路部175と、を備えている。
この分光器17は、光源部171から媒体A上の測定位置Tに照明光を照射し、測定位置Tで反射された光成分を、導光部174により光学フィルターデバイス600に入射させる。そして、光学フィルターデバイス600は、第三実施形態の構成を有し、反射光から所定波長の光を出射(透過)させて、受光部173により受光させる。また、光学フィルターデバイス600は、制御ユニット15の制御に基づいて、透過波長を選択可能であり、可視光における各波長の光の光量を測定することで、媒体A上の測定位置Tの分光測定が可能となる。
[Spectroscope configuration]
FIG. 16 is a diagram showing a schematic configuration of the
The
The
[光源部の構成]
光源部171は、光源171Aと、集光部171Bとを備える。この光源部171は、光源171Aから出射された光を媒体Aの測定位置T内に、媒体Aの表面に対する法線方向から照射する。
光源171Aとしては、可視光域における各波長の光を出射可能な光源が好ましい。このような光源171Aとして、例えばハロゲンランプやキセノンランプ、白色LED等を例示でき、特に、キャリッジ13内の限られたスペース内で容易に設置可能な白色LEDが好ましい。集光部171Bは、例えば集光レンズ等により構成され、光源171Aからの光を測定位置Tに集光させる。なお、図16においては、集光部171Bでは、1つのレンズ(集光レンズ)のみを表示するが、複数のレンズを組み合わせて構成されていてもよい。
[Structure of light source unit]
The
As the
[受光部及び導光光学系の構成]
受光部173は、波長可変干渉フィルター5の光軸上に配置され、当該波長可変干渉フィルター5を透過した光を受光する。そして、受光部173は、制御ユニット15の制御に基づいて、受光量に応じた検出信号(電流値)を出力する。なお、受光部173により出力された検出信号は、I−V変換器(図示略)、増幅器(図示略)、及びAD変換器(図示略)を介して制御ユニット15に入力される。
導光部174は、反射鏡174Aと、バンドパスフィルター174Bとを備えている。
この導光部174は、測定位置Tで、媒体Aの表面に対して45°で反射された光を反射鏡174Aにより、波長可変干渉フィルター5の光軸上に反射させる。バンドパスフィルター174Bは、可視光域(例えば380nm〜720nm)の光を透過させ、紫外光及び赤外光の光をカットする。これにより、波長可変干渉フィルター5には、可視光域の光が入射されることになり、受光部173において、可視光域における波長可変干渉フィルター5により選択された波長の光が受光される。
[Structure of light receiving part and light guide optical system]
The
The
The
回路部175は、制御ユニット15に電気的に接続されており、制御ユニット15からの指令に基づいて波長可変干渉フィルター5を駆動させる回路である。
具体的には、回路部175は、第一接続電極565に接続された第一電極561と、第二引出電極564に接続された第二電極562との間に、ミラーギャップGを目標波長に応じたギャップ寸法に変更させる駆動電圧を印加する駆動回路175Aを備える。ここで、本実施形態では、この駆動回路175Aは、グラウンド回路175Bを有し、第一接続電極565が当該グラウンド回路175Bに電気的に接続されている。これにより、第一接続電極565に基準電位が印加されることになり、第一反射膜54や第二反射膜55の金属膜542,552の電荷を逃がすことが可能となる。
なお、回路部175としては、駆動回路175A以外の他の回路が設けられていてもよい。例えば、ミラー領域MにミラーギャップGの容量を検出する容量検出用電極が設けられている場合では、容量検出用電極間の静電容量を検出する容量検出回路が設けられていてもよい。また、容量検出回路により検出された容量に基づいて、駆動回路175Aから印加される駆動電圧をフィードバック制御するフィードバック回路等が設けられていてよい。
The
Specifically, the
The
[制御ユニットの構成]
制御ユニット15は、本発明の制御部であり、図15に示すように、I/F151と、ユニット制御回路152と、メモリー153と、CPU(Central Processing Unit)154と、を含んで構成されている。
I/F151は、外部機器20から入力される印刷データをCPU154に入力する。
ユニット制御回路152は、供給ユニット11、搬送ユニット12、印刷部16、光源171A、波長可変干渉フィルター5、受光部173、及びキャリッジ移動ユニット14をそれぞれ制御する制御回路を備えており、CPU154からの指令信号に基づいて、各ユニットの動作を制御する。なお、各ユニットの制御回路が、制御ユニット15とは別体に設けられ、制御ユニット15に接続されていてもよい。
[Control unit configuration]
The
The I /
The
メモリー153は、プリンター10の動作を制御する各種プログラムや各種データが記憶されている。
各種データとしては、例えば、波長可変干渉フィルター5を制御する際の、静電アクチュエーター56への印加電圧に対する、波長可変干渉フィルター5を透過する光の波長を示したV−λデータ、印刷データとして含まれる色データに対する各インクの吐出量を記憶した印刷プロファイルデータ等が挙げられる。また、光源171Aの各波長に対する発光特性(発光スペクトル)や、受光部173の各波長に対する受光特性(受光感度特性)等が記憶されていてもよい。
The
Various data include, for example, V-λ data showing the wavelength of light transmitted through the wavelength
CPU154は、メモリー153に記憶された各種プログラムを読み出し実行することで、各ユニット11,12,14の駆動制御、印刷部16の印刷制御、分光器17による測定制御(波長可変干渉フィルター5の静電アクチュエーター56の駆動制御等)、分光器17の分光測定結果に基づく測色処理や、印刷プロファイルデータの補正(更新)処理等を実施する。
The
[第五実施形態の作用効果]
本実施形態のプリンター10は、光学モジュールである分光器17を備え、この分光器17は、光学フィルターデバイス600(波長可変干渉フィルター5)と、波長可変干渉フィルター5を駆動させる回路部175とを備えている。また、回路部175には、第一接続電極565に基準電位を印加するグラウンド回路175Bが設けられている。
このため、波長可変干渉フィルター5の第一反射膜54や第二反射膜55に蓄積された電荷を第一接続電極565からグラウンド回路175Bに逃がすことができ、波長可変干渉フィルター5における帯電の影響を抑制することができる。よって、波長可変干渉フィルター5を駆動させる回路部175として、第一反射膜54や第二反射膜55の帯電を考慮した複雑な駆動制御を行う回路を組み込む必要がなく、構成の簡素化を図ることができ、分光器17のコストダウンを図れ、それゆえ、電子機器におけるコストダウンをも図れる。
[Action and effect of the fifth embodiment]
The
Therefore, the electric charge accumulated in the first
[変形例]
なお、本発明は前述の実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。
[Modification example]
The present invention is not limited to the above-described embodiment, and modifications, improvements, and the like within the range in which the object of the present invention can be achieved are included in the present invention.
[変形例1]
上述した第一実施形態において、第一スルーホール543や第二スルーホール553の形状として、各層において階段状となる構成を例示したが、これに限定されない。
図17から図20は、第一スルーホールの他の例を示す図である。なお、図17から図20において、第一反射膜54に設けられる第一スルーホールの例を示すが、第二反射膜55に形成される第二スルーホールにおいても同様であり、ここでの図示及び説明は省略する。
[Modification 1]
In the above-described first embodiment, as the shape of the first through
17 to 20 are views showing another example of the first through hole. Although an example of the first through hole provided in the first
例えば、図17に示すように、第一スルーホール544Aは、第一反射膜54を構成する酸化膜541及び金属膜542の積層方向に対して、略平行となる孔内周面を有する孔部であってもよい。このような第一スルーホール544Aは、例えばイオンミリング等によるドライエッチングにより形成することができる。また、このようなドライエッチングでは、第一反射膜54を構成する各層に対してそれぞれ個別にウェットエッチングを行う必要がないので、製造効率性をより向上させることができる。
For example, as shown in FIG. 17, the first through
また、図18に示す例では、第一スルーホール544Bは、第一基板51から離れるに従って拡開する傾斜面を有する(内周円錐状の)形状に形成されている。図17に示す例では、第一スルーホール544Aに露出する各酸化膜541及び各金属膜542の側面が積層方向と略平行となる。この場合、第一引出電極563を各酸化膜541及び各金属膜542の側面に形成しにくく、断線するおそれがある。これに対して、図18に示す第一スルーホール544Bでは、各酸化膜541及び各金属膜542の当該第一スルーホール544Bに露出する面が傾斜面となるので、第一引出電極563を形成しやすく、断線も発生しにくい。
なお、図17に示す第一スルーホール544Aであっても、孔内部を第一引出電極563の電極材料で埋める(充填する)ことで断線を抑制できる。
Further, in the example shown in FIG. 18, the first through
Even in the first through
さらに、図19に示す第一スルーホール544Cは、第一実施形態と略同様に、金属膜542に形成される第二貫通孔542Aの孔径L2が、当該金属膜542の直上(第一基板51から離れる側)に隣接する酸化膜541に形成される第一貫通孔541Aの孔径L1よりも小さく形成される。一方、金属膜542の直下(第一基板51に近接する側)に隣接する酸化膜541の第一貫通孔541Aは、直上に隣接する金属膜542の第二貫通孔542Aと同じ孔径L1となる。
このような構成では、上記第一実施形態と同様に、各金属膜542の上面(第二基板52に対向する面)の一部が第一スルーホール544C内に露出するので、好適に第一引出電極563と金属膜542とを接続できる。
Further, in the first through
In such a configuration, as in the first embodiment, a part of the upper surface (the surface facing the second substrate 52) of each
また、第一スルーホール543の形成において、複数回のレジストパターンの形成とウェットエッチングとを繰り返し実施する例を示したが、これに限定されない。
例えば、最表面に位置する酸化膜541に、第一スルーホール543の底面543Bに対応した孔径の開口を有するレジストを形成する。この後、直下の金属膜542をエッチングストッパーとして、最表面の酸化膜541をウェットエッチングする。この後、最表面の酸化膜541の直下の金属膜542を、当該金属膜542の直下の酸化膜541をエッチングストッパーとしてウェットエッチングする。この後、再び、最表面から2番目の酸化膜541をウェットエッチングする。この際、最表面の酸化膜541がサイドエッチングされることで、最表面の直下に位置する金属膜542の上面の一部が第一スルーホール543内に露出されることになる。上記処理を繰り返すことで、各層の位置で階段状となる第一スルーホール543を形成してもよい。
Further, in the formation of the first through
For example, a resist having an opening having a hole diameter corresponding to the
また、上記各実施形態や、図17から図19に示す例は、第一スルーホール543として、第一反射膜54を貫通し、第一基板51を第一スルーホール543の底面543Bとしたが、これに限定されない。例えば、図20に示すように、第一反射膜54のうちの少なくとも1層の導電層である金属膜542が露出する第一スルーホール544Dが形成されていればよい。すなわち、各金属膜542のうち、最も第一基板51から離れた位置にある金属膜542の帯電が除去されると、当該金属膜542より第一基板51側に配置される各層での分極や帯電を効果的に抑制することができる。
また、図20に示すように、表面に配置される酸化膜541のみに第一貫通孔541Aを設ける構成では、第一スルーホール544Dの形成時にウェットエッチングを1回のみ行えばよく、製造効率性が向上する。さらに、最表面の酸化膜541の直下の金属膜542上面が第一スルーホール544D上に露出されることで、第一引出電極563と金属膜542との断線も抑制され、金属膜542の電荷をより適切に逃がすことができる。
Further, in each of the above embodiments and the examples shown in FIGS. 17 to 19, the first through
Further, as shown in FIG. 20, in the configuration in which the first through
[変形例2]
上記各実施形態において、第一スルーホール543や第二スルーホール553の位置として、平面視において、引出溝511Aと重なる位置を例示したがこれに限定されない。
例えば、第一スルーホール543の形成位置として、電極配置溝511であってもよい。また、本発明の第一配線電極として第一引出電極563を例示したが、上記のように電極配置溝511に第一スルーホール543を設ける場合、第一電極561を第一スルーホール543に接続する第一配線電極としてもよい。第二スルーホール553としては、例えば、電装部560等に設けられていてもよい。
また、第一実施形態のように、第一接合部513の一部において、第一引出電極563と第一接続電極565とを接続する場合では、その接続位置に第一スルーホール543や第二スルーホール553を設けてもよい。
すなわち、第一スルーホール543や第二スルーホール553としては、ミラー領域M以外の領域であれば、如何なる位置に形成されていてもよい。
[Modification 2]
In each of the above embodiments, the positions of the first through
For example, the
Further, when the
That is, the first through
また、上記各実施形態では、第一スルーホール543や第二スルーホール553がそれぞれ1つ設けられる構成としたが、これに限定されない。例えば、複数の第一スルーホール543、複数の第二スルーホール553が設けられる構成としてもよい。この場合、複数の第一スルーホール543のうちの少なくとも1つ以上が第一引出電極563又は第一電極561に接続されていればよい。また、複数の第二スルーホール553のうちの少なくとも1つ以上が第一接続電極565に接続されていればよい。
Further, in each of the above embodiments, one first through
[変形例3]
上記各実施形態において、波長可変干渉フィルター5に静電アクチュエーター56を構成する第一電極561及び第二電極562が設けられる例を示したが、更に他の電極が設けられていてもよい。
例えば、第一反射膜54及び第二反射膜55のミラー領域M上に静電容量の検出用の電極(ミラー電極)を形成してもよい。この場合、当該ミラー電極への信号の入出力のための引出電極を形成する必要がある。ここで、リフトオフ等を用いてミラー領域Mのみに反射膜を設ける場合では、反射膜の側面と第一基板51(又は第二基板52)との間に段差が生じて引出電極が断線するおそれがある。これに対して、本実施形態のように、誘電体多層膜により構成された反射膜が基板(第一基板51や第二基板52)の一面側の略全面に設けられる構成では、反射膜の側面に電極を形成する必要がなく、電極の断線を抑制できる。
[Modification 3]
In each of the above embodiments, the
For example, an electrode (mirror electrode) for detecting capacitance may be formed on the mirror region M of the first
また、上記のように、第一基板51及び第二基板52のミラー領域Mの双方に静電容量検出用のミラー電極を設ける構成では、これらのミラー電極のいずれか一方の電位を基準電位(例えば0V)とする場合がある。このような場合では、当該基準電位に設定するミラー電極に接続されたミラー引出電極を、スルーホールに接続する第一配線電極(又は第二配線電極)とすればよい。
例えば、第一基板51のミラー領域Mに第一ミラー電極を配置し、第二基板52のミラー領域Mに第二ミラー電極を配置する場合、第一ミラー電極に接続された第一引出電極の一部を第一スルーホール543に接続する。また、第二基板52では、第二スルーホール553に接続され、第二ミラー電極や第二電極562や第二引出電極564に接続されない(独立した)第二配線電極を配置し、当該第二配線電極を電装部まで延設させる。そして、第一ミラー引出電極と第二配線電極とを、例えば第一実施形態のように接触させたり、第二実施形態のようにバンプ接続させたりすることで導通させる。
Further, as described above, in the configuration in which the mirror electrodes for capacitance detection are provided in both the mirror regions M of the
For example, when the first mirror electrode is arranged in the mirror region M of the
また、ミラー電極を、静電容量を検出するための電極ではなく、静電除去用の電極として機能させてもよい。この場合、例えば、第一ミラー電極に接続される第一ミラー引出電極を第一スルーホール543に接続する。また、第二ミラー電極に接続される第二ミラー引出電極を第二スルーホール553に接続する。そして、これらの第一ミラー引出電極と第二ミラー引出電極とを接続し、第二ミラー引出電極を電装部560まで延設させる。
このような構成とすることで、第一反射膜54及び第二反射膜55の金属膜542,552と、各ミラー電極とに蓄積された電荷を逃がすことができ、第一反射膜54や第二反射膜55の静電を好適に除去できる。
Further, the mirror electrode may function as an electrode for removing static electricity instead of an electrode for detecting capacitance. In this case, for example, the first mirror extraction electrode connected to the first mirror electrode is connected to the first through
With such a configuration, the electric charges accumulated in the
[変形例4]
上記第二実施形態において、突出部514の突出先端面514Aの第一引出電極563を、第二スルーホール553の底面553Bに配置された第一接続電極565に接続する構成を例示した。これに対して、例えば、突出部514の突出先端面514Aに連続する側面に形成された第一引出電極563を、第二スルーホール553の孔内周面553Aに形成された第一接続電極565に接触させることで導通させてもよい。
[Modification example 4]
In the second embodiment, the configuration in which the
[変形例5]
上記第二実施形態において、第一基板51と一体構成された突出部514を例示した。このような突出部514は、第一基板51の形状をエッチングにより形成する際に同時に形成することができる。これに対して、第一基板51と突出部514とが別体である構成としてもよい。
図21に示す例は、第二実施形態における第一引出電極及び第一接続電極の接続構成の他の例を示す断面図である。
図21に示す例では、第一基板51上に、例えば樹脂等の弾性部材により構成された突出部515を設け、当該突出部515を覆うように第一引出電極563を形成する。
この場合、第一基板51と第二基板52とを接合した際に、突出部515が弾性変形することで、第一引出電極563を第一接続電極565側に押圧させることができる。したがって、第一引出電極563と、第一接続電極565とを確実に導通させることができ、配線信頼性が高くなる。
また、第二実施形態では、第二基板52が突出部515により第一基板51から離れる方向に押されることで、第二基板52が傾斜するおそれがある。このため、突出部514の突出寸法と、第一引出電極563の厚み寸法と、第一接続電極565の厚み寸法との合計寸法が、引出溝511Aの深さ寸法と接合膜53の厚さ寸法との合計となるように、精度良く波長可変干渉フィルター5Aの各部の厚み寸法を制御する必要がある。これに対して、図21の例では、弾性部材である突出部515が弾性変形することで、突出部515による第二基板52の傾斜を抑制できる。
[Modification 5]
In the second embodiment, the
The example shown in FIG. 21 is a cross-sectional view showing another example of the connection configuration of the first extraction electrode and the first connection electrode in the second embodiment.
In the example shown in FIG. 21, a protruding
In this case, when the
Further, in the second embodiment, the
なお、配線信頼性を高める構成としては、図21の例に限定されない。図22は、第二実施形態における第一引出電極及び第一接続電極の接続構成のさらに他の例を示す断面図である。
図22に示す例では、第二実施形態と同様、第一基板51に突出部514が一体的に設けられている。そして、第二基板52の第一基板51とは反対側の面において、突出部514が形成される位置に凹部(ダイアフラム部524)が形成されている。このような構成では、突出部514により第一引出電極563が第一接続電極565に押圧された際に、ダイアフラム部524が変位することで、第一引出電極563と、第一接続電極565とを確実に導通させることができ、かつ、突出部514による第二基板52の傾斜をも抑制できる。なお、図22では、第二基板52にダイアフラム部524を設ける例であるが、第一基板51にダイアフラム部を設ける構成などとしてもよい。
The configuration for enhancing wiring reliability is not limited to the example of FIG. 21. FIG. 22 is a cross-sectional view showing still another example of the connection configuration of the first extraction electrode and the first connection electrode in the second embodiment.
In the example shown in FIG. 22, the projecting
また、第二実施形態では、第一基板51に突出部514を設ける構成を例示したが、第二基板52に突出部を設け、第一スルーホール543に挿入する構成としてもよい。本発明の突出部としては、第二基板52と一体構成であってもよい。この場合、突出部として、図21のように、弾性部材により構成されたものを用いてもよい。また、図22のようにダイアフラム部を設ける構成としてもよい。
さらには、第一基板51及び第二基板52の双方に突出部を設け、突出部同士を接触させることで、接触位置に設けられた電極同士を接続する構成などとしてもよい。
Further, in the second embodiment, the configuration in which the projecting
Further, the protrusions may be provided on both the
[変形例6]
上記実施形態において、第一反射膜54に第一スルーホール543を設け、第二反射膜55に第二スルーホール553を設ける構成としたが、いずれか一方のみであってもよい。この場合でも、双方にスルーホールが設けられず、帯電が抑制されない構成に比べて、帯電による影響を小さくできる。
[Modification 6]
In the above embodiment, the first through
[変形例7]
上記実施形態において、第一電極561を基準電位とし、第二電極562に駆動電位を印加する構成としたが、第二電極562を基準電位とし、第一電極561に駆動電位を印加する構成としてもよい。この場合、第一反射膜54上に、第一引出電極563から独立した(接続されていない)第一配線電極を別途形成し、第一スルーホール543の各金属膜542に接続させる。また、第二基板52においては、第二引出電極564又は第二電極562を第二スルーホール553に接続して、第一スルーホール543の各金属膜552に接続させる。そして、例えば第一実施形態のような電極同士の接触や、第二実施形態のようなバンプ接続を用いて、第一配線電極と第二引出電極564とを接続する。
[Modification 7]
In the above embodiment, the
[変形例8]
上記実施形態では、第一基板51の第一引出電極563を第二基板52の電装部560まで導通させるために、第二基板52に第一接続電極565を設けたが、第一基板51及び第二基板52のそれぞれに外部との接続を行うための電装部を設けてもよい。この場合、第一スルーホール543に接続された第一引出電極563を第一基板51の電装部まで延設させ、第二スルーホール553に接続された電極(第二配線電極)を第二基板52の電装部まで延設させればよい。
[Modification 8]
In the above embodiment, the
[変形例9]
第四実施形態において、光学フィルターデバイス600の構成を例示したが、光学フィルターデバイス600としては、第四実施形態の形状に限られない。例えば、筒状の筐体の筒内部に波長可変干渉フィルター5が保持される構成としてもよい。
また、第五実施形態において、電子機器の一例としてプリンター10を例示したが、これに限られない。波長可変干渉フィルター5を備えた電子機器としては、例えば、所望の波長の光を出力する光源装置(例えばレーザー光源装置)や、被測定物の含有成分を分析する分光分析装置等であってもよく、ウェアラブル装置等にこれらの光源装置や分析装置を搭載させてもよい。
[Modification 9]
Although the configuration of the
Further, in the fifth embodiment, the
その他、本発明の実施の際の具体的な構造は、本発明の目的を達成できる範囲で他の構造等に適宜変更できる。 In addition, the specific structure for carrying out the present invention can be appropriately changed to another structure or the like within the range in which the object of the present invention can be achieved.
5,5A,5B…波長可変干渉フィルター、10…プリンター(電子機器)、15…制御ユニット(制御部)、17…分光器(光学モジュール)、51…第一基板、52…第二基板、53…接合膜、54…第一反射膜、55…第二反射膜、56…静電アクチュエーター、514,515…突出部、514A…突出先端面、521…可動部、522…保持部、523…基板外周部、524…ダイアフラム部、541…酸化膜(金属酸化膜;絶縁層)、541A…第一貫通孔、542…金属膜(導電層)、542A…第二貫通孔、543,544A,544B,544C,544D…第一スルーホール、543A…孔内周面、543B…底面、551…酸化膜(金属酸化膜;絶縁層)、552…金属膜(導電層)、553…第二スルーホール、553A…孔内周面、553B…底面、561…第一電極、562…第二電極、563…第一引出電極(第一配線電極)、563A…電極接続部、564…第二引出電極、565…第一接続電極(第二配線電極)、565A…電極接続部、600…光学フィルターデバイス、610…筐体、G…ミラーギャップ、L1…第一貫通孔の孔径、L2…第二貫通孔の孔径、M…ミラー領域、N…外側領域。
5,5A, 5B ... Variable wavelength interference filter, 10 ... Printer (electronic device), 15 ... Control unit (control unit), 17 ... Spectrometer (optical module), 51 ... First substrate, 52 ... Second substrate, 53 ... Bonding film, 54 ... First reflective film, 55 ... Second reflective film, 56 ... Electrostatic actuator, 514,515 ... Protruding part, 514A ... Protruding tip surface, 521 ... Movable part, 522 ... Holding part, 523 ... Substrate Outer
Claims (10)
前記第一基板の一面に亘って設けられた第一反射膜と、
前記第一基板を厚み方向から見た平面視において、少なくとも所定のミラー領域において前記第一反射膜と重なり、前記第一反射膜に対してギャップを介して配置される第二反射膜と、
前記第一反射膜上に設けられた第一配線電極と、を備え、
前記第一反射膜は、絶縁層及び導電層が交互に積層された積層体であり、当該第一反射膜の一部には、前記絶縁層及び前記導電層の積層方向に設けられ、かつ少なくとも1層の前記導電層が露出する第一スルーホールが設けられ、
前記第一配線電極は、前記第一スルーホールに接続され、前記第一スルーホールから露出する前記導電層に導通する
ことを特徴とする干渉フィルター。 With the first board
The first reflective film provided over one surface of the first substrate and
In a plan view of the first substrate viewed from the thickness direction, a second reflective film that overlaps the first reflective film at least in a predetermined mirror region and is arranged with respect to the first reflective film through a gap.
The first wiring electrode provided on the first reflective film is provided.
The first reflective film is a laminated body in which insulating layers and conductive layers are alternately laminated, and a part of the first reflective film is provided in the stacking direction of the insulating layer and the conductive layer, and at least. A first through hole is provided to expose one of the conductive layers.
An interference filter characterized in that the first wiring electrode is connected to the first through hole and conducts to the conductive layer exposed from the first through hole.
前記第一スルーホールは、前記絶縁層に設けられた第一貫通孔と、前記絶縁層の前記第一基板側に接する前記導電層に設けられて前記第一貫通孔に連通する第二貫通孔とを含み、
前記平面視において、前記第一貫通孔の内側に前記第二貫通孔が位置する
ことを特徴とする干渉フィルター。 In the interference filter according to claim 1,
The first through hole is a first through hole provided in the insulating layer and a second through hole provided in the conductive layer in contact with the first substrate side of the insulating layer and communicating with the first through hole. Including and
An interference filter characterized in that the second through hole is located inside the first through hole in the plan view.
前記第一基板に対向する第二基板を備え、
前記第二反射膜は、前記第二基板の前記第一基板に対向する面に亘って設けられ、かつ絶縁層及び導電層が積層された積層体であり、当該第二反射膜の一部には、前記絶縁層及び前記導電層の積層方向に沿って設けられ、少なくとも1層の前記導電層が露出する第二スルーホールが設けられ、
前記第二反射膜上には、前記第二スルーホールに接続されて前記第二スルーホールから露出する前記導電層に導通する第二配線電極が設けられている
ことを特徴とする干渉フィルター。 In the interference filter according to claim 1 or 2.
A second substrate facing the first substrate is provided.
The second reflective film is a laminated body provided over a surface of the second substrate facing the first substrate and in which an insulating layer and a conductive layer are laminated, and is a part of the second reflective film. Is provided along the stacking direction of the insulating layer and the conductive layer, and is provided with a second through hole in which at least one of the conductive layers is exposed.
An interference filter characterized in that a second wiring electrode connected to the second through hole and conducting to the conductive layer exposed from the second through hole is provided on the second reflective film.
前記平面視において、前記第二スルーホールと重なる位置で、前記第一基板から前記第二基板に向かって突出し、前記第二スルーホールに挿入される突出部を備え、
前記第一配線電極は、前記第一反射膜上から前記突出部の突出先端面に亘って設けられ、
前記第二配線電極の一部は、前記第二スルーホールの前記第一基板に対向する第二底面に延設され、前記突出先端面に設けられた前記第一配線電極に接する
ことを特徴とする干渉フィルター。 In the interference filter according to claim 3,
In the plan view, a protruding portion that protrudes from the first substrate toward the second substrate and is inserted into the second through hole is provided at a position that overlaps with the second through hole.
The first wiring electrode is provided from above the first reflective film to the protruding tip surface of the protruding portion.
A part of the second wiring electrode is extended to the second bottom surface of the second through hole facing the first substrate and is in contact with the first wiring electrode provided on the protruding tip surface. Interference filter.
前記突出部は、前記第一スルーホールの前記第二基板に対向する第一底面から前記第二基板に向かって突出する
ことを特徴とする干渉フィルター。 In the interference filter according to claim 4,
The interference filter is characterized in that the protruding portion projects from the first bottom surface of the first through hole facing the second substrate toward the second substrate.
前記導電層の前記ミラー領域以外の領域には、前記導電層の電気抵抗値よりも小さい電気抵抗値を有する粒子がドープされている
ことを特徴とする干渉フィルター。 The interference filter according to any one of claims 1 to 5.
An interference filter characterized in that particles having an electric resistance value smaller than the electric resistance value of the conductive layer are doped in a region other than the mirror region of the conductive layer.
前記干渉フィルターを収納する筐体と、
を備えることを特徴とする光学フィルターデバイス。 The interference filter according to any one of claims 1 to 6,
A housing for storing the interference filter and
An optical filter device characterized by comprising.
前記干渉フィルターを駆動させる回路部と、
を備えることを特徴とする光学モジュール。 The interference filter according to any one of claims 1 to 6,
The circuit unit that drives the interference filter and
An optical module characterized by being equipped with.
前記回路部は、前記第一配線電極を所定の基準電位とするグラウンド回路を有する
ことを特徴とする光学モジュール。 In the optical module according to claim 8.
The circuit unit is an optical module having a ground circuit having the first wiring electrode as a predetermined reference potential.
前記干渉フィルターを制御する制御部と、
を備えることを特徴とする電子機器。 The interference filter according to any one of claims 1 to 6,
A control unit that controls the interference filter and
An electronic device characterized by being equipped with.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017207919A JP6907884B2 (en) | 2017-10-27 | 2017-10-27 | Interference filters, optical filter devices, optical modules, and electronics |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017207919A JP6907884B2 (en) | 2017-10-27 | 2017-10-27 | Interference filters, optical filter devices, optical modules, and electronics |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019078972A JP2019078972A (en) | 2019-05-23 |
JP6907884B2 true JP6907884B2 (en) | 2021-07-21 |
Family
ID=66627837
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017207919A Active JP6907884B2 (en) | 2017-10-27 | 2017-10-27 | Interference filters, optical filter devices, optical modules, and electronics |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6907884B2 (en) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2003083533A2 (en) * | 2002-03-29 | 2003-10-09 | Massachusetts Institute Of Technology | Low voltage tunable filtre with photonic crystal |
JP5842338B2 (en) * | 2011-02-17 | 2016-01-13 | セイコーエプソン株式会社 | Tunable interference filter, optical module, and electronic device |
JP5786424B2 (en) * | 2011-04-11 | 2015-09-30 | セイコーエプソン株式会社 | Wavelength variable interference filter, optical module, and electronic device |
JP6264810B2 (en) * | 2013-09-27 | 2018-01-24 | セイコーエプソン株式会社 | Interference filter, optical filter device, optical module, and electronic apparatus |
JP2015212752A (en) * | 2014-05-02 | 2015-11-26 | セイコーエプソン株式会社 | Interference filter, optical filter device, optical module, electronic device, and manufacturing method for interference filter |
-
2017
- 2017-10-27 JP JP2017207919A patent/JP6907884B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2019078972A (en) | 2019-05-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9739662B2 (en) | Spectrometry device and image forming apparatus | |
US9678259B2 (en) | Optical filter device and manufacturing method for the optical filter device | |
JP6686281B2 (en) | Spectroscopic measurement device, image forming device | |
US20090040616A1 (en) | Fabry-perot piezoelectric tunable filter | |
JP6264810B2 (en) | Interference filter, optical filter device, optical module, and electronic apparatus | |
JP6492838B2 (en) | Spectroscopic apparatus, image forming apparatus, and spectral measuring method | |
US9541752B2 (en) | Optical filter device, optical module, and electronic apparatus | |
US9753199B2 (en) | Variable wavelength interference filter, optical filter device, optical module, and electronic apparatus | |
JP2017009358A (en) | Spectrometric device, image forming apparatus, and spectrometric method | |
CN109814246B (en) | Variable wavelength interference filter, optical device, optical module, and electronic apparatus | |
JP2016180610A (en) | Colorimetric device, image formation device, electronic apparatus, color chart, and colorimetric method | |
AU2009316991B2 (en) | Mirror structure | |
JP6801400B2 (en) | Optical modules and electronic devices | |
JP6907884B2 (en) | Interference filters, optical filter devices, optical modules, and electronics | |
JP6070747B2 (en) | Spectroscopic apparatus, image forming apparatus, and spectral measuring method | |
JP2017111059A (en) | Measurement device, and printer | |
JP2017053805A (en) | Colorimeter and printer | |
JP2011113000A (en) | Tunable interference filter, method of manufacturing the same, colorimetric sensor, and colorimetric module | |
JP2019015865A (en) | Wavelength variable interference filter, optical device, electronic apparatus, and method for manufacturing wavelength variable interference filter | |
JP2017083313A (en) | Measuring apparatus and printer | |
JP2017125873A (en) | Wavelength variable interference filter, electronic component, manufacturing method for electronic component, and electronic apparatus | |
JP2017083680A (en) | Wavelength variable interference filter, manufacturing method for the same and electronic apparatus | |
JP2017015946A (en) | Interference filter, optical module, electronic apparatus, and method for manufacturing interference filter | |
US20230009008A1 (en) | Interference filter, and method of manufacturing interference filter | |
JP2017129602A (en) | Interference filter, optical module, electronic apparatus, and manufacturing method of interference filter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20180910 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20190920 |
|
RD07 | Notification of extinguishment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7427 Effective date: 20200803 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200806 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210526 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210601 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210614 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6907884 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |