JP6896305B2 - Semiconductor devices and their manufacturing methods - Google Patents
Semiconductor devices and their manufacturing methods Download PDFInfo
- Publication number
- JP6896305B2 JP6896305B2 JP2019552743A JP2019552743A JP6896305B2 JP 6896305 B2 JP6896305 B2 JP 6896305B2 JP 2019552743 A JP2019552743 A JP 2019552743A JP 2019552743 A JP2019552743 A JP 2019552743A JP 6896305 B2 JP6896305 B2 JP 6896305B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- tungsten
- layer
- silicide film
- laminated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 59
- 238000004519 manufacturing process Methods 0.000 title claims description 41
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 166
- 229910052710 silicon Inorganic materials 0.000 claims description 165
- 239000010703 silicon Substances 0.000 claims description 163
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 101
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 101
- 229910052721 tungsten Inorganic materials 0.000 claims description 84
- 239000010937 tungsten Substances 0.000 claims description 83
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 78
- 229910052751 metal Inorganic materials 0.000 claims description 75
- 239000002184 metal Substances 0.000 claims description 75
- 229910052732 germanium Inorganic materials 0.000 claims description 53
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 53
- 239000002994 raw material Substances 0.000 claims description 36
- 150000001875 compounds Chemical class 0.000 claims description 32
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 24
- 229910052799 carbon Inorganic materials 0.000 claims description 24
- 239000002243 precursor Substances 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 11
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 8
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 6
- 150000001722 carbon compounds Chemical class 0.000 claims description 6
- 239000010936 titanium Substances 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 6
- -1 tungsten nitride Chemical class 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- 229910052715 tantalum Inorganic materials 0.000 claims description 5
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 5
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 4
- 229910017052 cobalt Inorganic materials 0.000 claims description 4
- 239000010941 cobalt Substances 0.000 claims description 4
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 4
- 229910052750 molybdenum Inorganic materials 0.000 claims description 4
- 239000011733 molybdenum Substances 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 150000002291 germanium compounds Chemical class 0.000 claims description 2
- 239000010408 film Substances 0.000 description 126
- 230000004888 barrier function Effects 0.000 description 66
- 239000007789 gas Substances 0.000 description 60
- 238000010438 heat treatment Methods 0.000 description 28
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 23
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 23
- 230000000694 effects Effects 0.000 description 16
- 239000000463 material Substances 0.000 description 15
- 239000000758 substrate Substances 0.000 description 13
- 229910021350 transition metal silicide Inorganic materials 0.000 description 9
- 150000003624 transition metals Chemical class 0.000 description 9
- 229910052723 transition metal Inorganic materials 0.000 description 8
- 229910052731 fluorine Inorganic materials 0.000 description 7
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 6
- 229910000077 silane Inorganic materials 0.000 description 6
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 5
- 239000012298 atmosphere Substances 0.000 description 5
- 239000011737 fluorine Substances 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 229910021332 silicide Inorganic materials 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 239000012299 nitrogen atmosphere Substances 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- XRXPBLNWIMLYNO-UHFFFAOYSA-J tetrafluorotungsten Chemical compound F[W](F)(F)F XRXPBLNWIMLYNO-UHFFFAOYSA-J 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 238000001069 Raman spectroscopy Methods 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 229910052787 antimony Inorganic materials 0.000 description 2
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 2
- 125000004429 atom Chemical group 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 125000001153 fluoro group Chemical group F* 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- YOUIDGQAIILFBW-UHFFFAOYSA-J tetrachlorotungsten Chemical compound Cl[W](Cl)(Cl)Cl YOUIDGQAIILFBW-UHFFFAOYSA-J 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 150000003658 tungsten compounds Chemical class 0.000 description 2
- VXEGSRKPIUDPQT-UHFFFAOYSA-N 4-[4-(4-methoxyphenyl)piperazin-1-yl]aniline Chemical compound C1=CC(OC)=CC=C1N1CCN(C=2C=CC(N)=CC=2)CC1 VXEGSRKPIUDPQT-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000000370 acceptor Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000003795 desorption Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 1
- 230000005685 electric field effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000005049 silicon tetrachloride Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
- C23C16/42—Silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Inorganic Chemistry (AREA)
- Ceramic Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Chemical Vapour Deposition (AREA)
Description
本発明は、タングステンシリサイド膜を用いて電極部の接触抵抗低減を実現した半導体装置及びその製造方法に関する。 The present invention relates to a semiconductor device that realizes reduction of contact resistance of an electrode portion by using a tungsten silicide film and a method for manufacturing the same.
近年、ＬＳＩを構成するトランジスタとして、相補型金属酸化物半導体（Ｃｏｍｐｌｅｍｅｎｔａｌｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ（ＣＭＯＳ））の電界効果トランジスタが用いられている。ＭＯＳで用いられる酸化物は、ハフニウム酸化物などの金属酸化物、あるいはシリコン酸化物などの半導体酸化物であり、金属電極は、タングステン、窒化タングステン、チタン、窒化チタン、タンタル、窒化タンタル、ニッケル、コバルト、モリブデン、高キャリア濃度を有するシリコン、のうちの少なくとも一つ以上である。ＣＭＯＳは、Ｎｅｇａｔｉｖｅ（ｎ）型ＭＯＳとＰｏｓｉｔｉｖｅ（ｐ）型ＭＯＳから構成されている。ｎ型ＭＯＳでは、通常、ソース／ドレインにおいて、金属電極とｎ型半導体層が接合しており、ｐ型ＭＯＳでは、通常、ソース／ドレインにおいて、金属電極とｐ型半導体層が接合している。 In recent years, as a transistor constituting an LSI, a field effect transistor of a complementary metal oxide semiconductor (CMOS) has been used. The oxide used in MOS is a metal oxide such as hafnium oxide or a semiconductor oxide such as silicon oxide, and the metal electrodes are tungsten, tungsten nitride, titanium, titanium nitride, tantalum, tantalum nitride, nickel, At least one or more of cobalt, molybdenum, and silicon having a high carrier concentration. CMOS is composed of a Negative (n) type MOS and a Positive (p) type MOS. In the n-type MOS, the metal electrode and the n-type semiconductor layer are usually bonded at the source / drain, and in the p-type MOS, the metal electrode and the p-type semiconductor layer are usually bonded at the source / drain.
ところで、金属とシリコンからなる遷移金属シリサイド膜は、遷移金属珪素化合物又は遷移金属珪化物とも呼ばれ、近年に研究開発が進められている。金属としての特性を利用した遷移金属シリサイド膜は、金属性シリサイド又はメタリックシリサイドと呼ばれ、耐熱性、耐酸化性、耐食性、電気伝導特性等に優れ、電極、高温構造物、耐環境用コーティングなどの材料として期待される。半導体としての特性を利用した遷移金属シリサイド膜は、シリサイド半導体又はシリサイド系半導体又はセミコンダクティングシリサイドと呼ばれ、発光素子、太陽電池、熱電変換素子等の材料として期待される。また、半導体装置の技術分野では、遷移金属シリサイド膜は、シリコンを用いるＬＳＩ等のプロセスにマッチングのよい材料として知られている。 By the way, a transition metal silicide film composed of a metal and silicon is also called a transition metal silicon compound or a transition metal silicide, and research and development have been promoted in recent years. Transition metal silicide films that utilize the properties of metals are called metallic silicides or metallic silicides, and are excellent in heat resistance, oxidation resistance, corrosion resistance, electrical conduction properties, etc., and are excellent in electrodes, high-temperature structures, environmentally resistant coatings, etc. It is expected as a material for. A transition metal silicide film utilizing the characteristics of a semiconductor is called a silicide semiconductor, a silicide-based semiconductor, or a semi-conducting silicide, and is expected as a material for a light emitting element, a solar cell, a thermoelectric conversion element, or the like. Further, in the technical field of semiconductor devices, the transition metal silicide film is known as a material that is well matched to processes such as LSIs that use silicon.
本発明者らは、先に、ＭＳｉｎ（但し、Ｍ：遷移金属、Ｓｉ：シリコン、ｎ＝７−１６）に係る遷移金属シリサイド膜を提案し、該遷移金属シリサイド膜を用いた半導体装置を提案した（特許文献１、特許文献２参照）。特許文献１に係る前記遷移金属シリサイド膜ＭＳｉｎ（但し、Ｍ：遷移金属、Ｓｉ：シリコン、ｎ＝７−１６）は、遷移金属とシリコンの化合物であり、遷移金属原子の周りを７個以上１６個以下のＳｉ原子が取り囲む遷移金属内包シリコンクラスターを単位構造とし、遷移金属原子の第１及び第２近接原子にＳｉが配置されており、次のような特徴を備えている。第１は、水素脱離による劣化の抑制であり、第２は、電界効果による電気伝導制御性と高いキャリア移動度である。また、本発明者らは、遷移金属内包シリコンクラスターを単位構造とした膜は、アモルファスシリコンに代替し薄膜トランジスタのチャネル領域に用いることができることを提案した（特許文献２参照）。The present inventors have previously, MSi n (where, M: a transition metal, Si: silicon, n = 7-16) proposes a transition metal silicide film according to the semiconductor device using the transition metal silicide film Proposed (see
また、本発明者らは、遷移金属Ｍとシリコンの組成比ｎが７−１６の範囲の金属珪素化合物薄膜を、半導体基板表面上にヘテロエピタキシャル成長させて作製した半導体コンタクト構造を提案した（特許文献３参照）。 Further, the present inventors have proposed a semiconductor contact structure produced by heteroepitaxially growing a metallic silicon compound thin film having a composition ratio n of transition metal M and silicon in the range of 7-16 on the surface of a semiconductor substrate (Patent Documents). 3).
また、本発明者らは、遷移金属の原料ガスとシリコンの原料ガスを気相中で化学反応させることにより、シリコン／遷移金属の組成比が３より大で１６以下の前駆体を気相中で作製した後に、該前駆体を基板上に堆積して、シリコン／遷移金属の組成比が３より大で１６以下の遷移金属シリサイド膜を該基板上に作製することを実現した（特許文献４参照）。特許文献４では、金属電極膜と半導体基板（Ｎ型Ｓｉ基板）の接触界面にＷＳｉｎ膜を挿入したソース／ドレイン構造を持つＳｉのＮＭＯＳトランジスタを提案した。Ｓｉ組成比ｎの高いＷＳｉｎ膜（例えば、ｎ＝８−１２）を用いることにより、Ｓｉ基板とＷＳｉｎ膜の接触界面に生じる欠陥準位を低減することができ、金属とＳｉ基板の間で生じるエネルギー障壁の高さを制御して金属／Ｓｉ基板の接触抵抗を低減することが可能となることを開示した。ＷＳｉｎ膜を備える電極構造は、Ｎ−ＭＯＳトランジスタのみならず、Ｐ−ＭＯＳトランジスタにも有効であり、また、Ｓｉトランジスタのみならず、Ｇｅトランジスタにも有効であることを開示した。Further, the present inventors chemically react a transition metal raw material gas and a silicon raw material gas in the gas phase to obtain a precursor having a silicon / transition metal composition ratio of more than 3 and 16 or less in the gas phase. The precursor was deposited on the substrate to prepare a transition metal silicide film having a silicon / transition metal composition ratio of more than 3 and 16 or less on the substrate (Patent Document 4). reference).
従来、ＣＭＯＳは、微細化により性能を向上させている。しかしながら、微細化に伴い、ソース／ドレインにおける半導体層（シリコン、ゲルマニウム、シリコンゲルマニウム）と金属電極接触部の接触抵抗が顕在化する問題が生じる。ＣＭＯＳの性能向上のためには、ｎ型ＭＯＳとｐ型ＭＯＳの両方のソース／ドレインの金属電極接触部での接触抵抗低減が必要である。 Conventionally, CMOS has improved its performance by miniaturization. However, with the miniaturization, there arises a problem that the contact resistance between the semiconductor layer (silicon, germanium, silicon germanium) and the metal electrode contact portion in the source / drain becomes apparent. In order to improve the performance of CMOS, it is necessary to reduce the contact resistance at the metal electrode contact portion of the source / drain of both the n-type MOS and the p-type MOS.
接触抵抗低減のために、これまでに、様々な接合材料や積層構造が提案されてきた。例えば、接合材料として、窒化チタン、チタン、窒化タンタル、タンタル、窒化シリコンなどが挙げられる。これまでの接合材料や積層構造では、ｎ型ＭＯＳかｐ型ＭＯＳのどちらか一方のみの接触抵抗を低減できたが、ｎ型ＭＯＳとｐ型ＭＯＳの両方の接触抵抗低減はできなかった。例えば、ｎ型ＭＯＳの接触抵抗低減のためには、金属電極とｎ型半導体層との間に形成される電子に対するエネルギー障壁高さ（電子障壁高さ）の低減が有効であり、ｐ型ＭＯＳの接触抵抗低減のためには、金属電極とｐ型半導体層との間に形成される正孔に対するエネルギー障壁高さ（正孔障壁高さ）の低減が有効である。しかし、通常、電子障壁高さが低減すると、正孔障壁高さが増大してしまい、正孔障壁高さを低減させると電子障壁高さが増大してしまう。つまり、ｎ型ＭＯＳとｐ型ＭＯＳに同じ接合材料や同じ積層構造を利用する限り、電子障壁高さと正孔障壁高さの両方の低減は両立し得なかった。そのため、ｎ型ＭＯＳには電子障壁高さ低減用の接合材料、ｐ型ＭＯＳには正孔障壁高さ低減用の別の接合材料、というようにＣＭＯＳに２種類の接合材料を使う必要があった。しかし、２種類の接合材料は、ＣＭＯＳ製造プロセスの繁雑さを招き、製造コストが高くなる課題があった。これを避けるために、従来は、ｎ型ＭＯＳとｐ型ＭＯＳに共通の接合材料（窒化チタンやチタン）が使われている。しかし、これらの接合材料では、ｎ型ＭＯＳとｐ型ＭＯＳの両方のソース／ドレイン接合部でのエネルギー障壁高さ低減は困難であり、接触抵抗低減に限界があった。 Various bonding materials and laminated structures have been proposed so far in order to reduce contact resistance. For example, examples of the bonding material include titanium nitride, titanium, tantalum nitride, tantalum, and silicon nitride. With conventional bonding materials and laminated structures, the contact resistance of only one of the n-type MOS and the p-type MOS could be reduced, but the contact resistance of both the n-type MOS and the p-type MOS could not be reduced. For example, in order to reduce the contact resistance of an n-type MOS, it is effective to reduce the energy barrier height (electron barrier height) for electrons formed between the metal electrode and the n-type semiconductor layer, and the p-type MOS. In order to reduce the contact resistance of the above, it is effective to reduce the height of the energy barrier (hole barrier height) for holes formed between the metal electrode and the p-type semiconductor layer. However, usually, when the electron barrier height is reduced, the hole barrier height is increased, and when the hole barrier height is reduced, the electron barrier height is increased. That is, as long as the same bonding material and the same laminated structure are used for the n-type MOS and the p-type MOS, the reduction of both the electron barrier height and the hole barrier height cannot be compatible. Therefore, it is necessary to use two types of bonding materials for CMOS, such as a bonding material for reducing the height of electron barriers for n-type MOS and another bonding material for reducing hole barrier height for p-type MOS. It was. However, the two types of bonding materials have a problem that the CMOS manufacturing process becomes complicated and the manufacturing cost becomes high. In order to avoid this, conventionally, a bonding material (titanium nitride or titanium) common to n-type MOS and p-type MOS has been used. However, with these bonding materials, it is difficult to reduce the height of the energy barrier at the source / drain junctions of both the n-type MOS and the p-type MOS, and there is a limit to the reduction of contact resistance.
本発明は、これらの問題を解決しようとするものであり、本発明は、微細化が可能で、かつ、ｎ型ＭＯＳとｐ型ＭＯＳの両方のソース／ドレインの金属電極接触部での接触抵抗の低減が可能な構造の半導体装置を提供することを目的とする。本発明は、ｎ型ＭＯＳとｐ型ＭＯＳに、共通の接合材料を用いて接触抵抗の低減することにより、ＣＭＯＳの性能を向上させた半導体装置を提供することを目的とする。本発明は、ＣＭＯＳ製造プロセスを簡素化して、製造コストを抑えることが可能な、半導体装置の製造方法を提供することを目的とする。 The present invention is intended to solve these problems, and the present invention is capable of miniaturization and the contact resistance at the metal electrode contact portion of the source / drain of both the n-type MOS and the p-type MOS. It is an object of the present invention to provide a semiconductor device having a structure capable of reducing the above. An object of the present invention is to provide a semiconductor device having improved CMOS performance by reducing contact resistance by using a common bonding material for n-type MOS and p-type MOS. An object of the present invention is to provide a method for manufacturing a semiconductor device, which can simplify the CMOS manufacturing process and reduce the manufacturing cost.
本発明は、前記目的を達成するために、以下の特徴を有するものである。 The present invention has the following features in order to achieve the above object.
（１） 金属電極、タングステンシリサイド膜、並びにシリコン層若しくはシリコンとカーボンの化合物層の順で積層された第１の積層構造と、前記金属電極、前記タングステンシリサイド膜、及びシリコンとゲルマニウムの化合物層の順で積層された第２の積層構造とを備え、前記タングステンシリサイド膜のシリコン／タングステンの組成比が４より大で１２以下であることを特徴とする半導体装置。
（２） 前記金属電極が、タングステン、窒化タングステン、チタン、窒化チタン、タンタル、窒化タンタル、ニッケル、コバルト、モリブデンのうちの少なくとも１つ以上であることを特徴とする前記（１）に記載の半導体装置。
（３） 前記シリコンとゲルマニウムの化合物層は、（ゲルマニウム）／（シリコン＋ゲルマニウム）の組成比が０より大で１以下であることを特徴とする前記（１）又は（２）に記載の半導体装置。
（４） 前記シリコンとカーボンの化合物層は、（カーボン）／（シリコン＋カーボン）の組成比が０より大で０．５以下であることを特徴とする前記（１）乃至（３）のいずれか１項に記載の半導体装置。
（５） 前記第１の積層構造における前記シリコン層又はシリコンとカーボンの前記化合物層が、ｎ型のキャリアタイプであり、前記第２の積層構造におけるシリコンとゲルマニウムの前記化合物層が、ｐ型のキャリアタイプであることを特徴とする前記（１）乃至（４）のいずれか１項に記載の半導体装置。
（６） 前記第１及び第２の積層構造の少なくともいずれか一方の積層構造が、２つ以上並列する構造であって、該並列する構造の、中間位置に金属と酸化膜と半導体層の順で積層されたＭＯＳ構造を備えていることを特徴とする前記（１）乃至（５）のいずれか１項に記載の半導体装置。
（７） 複数の前記第１の積層構造及び複数の第２の積層構造が金属配線によって接続された、ＣＭＯＳ構造を備えることを特徴とする前記（１）乃至（６）のいずれか１項記載の半導体装置。
（８） タングステンの原料ガスとシリコンの原料ガスを気相中で化学反応させることにより、シリコン／タングステンの組成比が４より大で１２以下の前駆体を気相中で作製した後に、前記前駆体を、シリコン層若しくはシリコンとカーボンの化合物層並びにシリコンとゲルマニウムの化合物層の上に堆積して、タングステンシリサイド膜を作製する工程と、金属電極を前記タングステンシリサイド膜上に作製する電極作製工程と、を備えることを特徴とする、前記（１）記載の半導体装置の製造方法。
（９） 前記電極作製工程は、前記タングステンの原料ガスと前記シリコンの原料ガスのうち少なくとも１つ以上の原料ガスを含む原料ガスを用いて、タングテン電極を前記タングステンシリサイド膜上に作製する工程であることを特徴とする、前記（８）記載の製造方法。(1) A first laminated structure in which a metal electrode, a tungsten silicide film, and a silicon layer or a silicon and carbon compound layer are laminated in this order, and the metal electrode, the tungsten silicide film, and a silicon and germanium compound layer. A semiconductor device comprising a second laminated structure laminated in order, wherein the silicon / tungsten composition ratio of the tungsten silicide film is greater than 4 and 12 or less.
(2) The semiconductor according to (1) above, wherein the metal electrode is at least one of tungsten, tungsten nitride, titanium, titanium nitride, tantalum, tantalum nitride, nickel, cobalt, and molybdenum. apparatus.
(3) The semiconductor according to (1) or (2) above, wherein the compound layer of silicon and germanium has a composition ratio of (germanium) / (silicon + germanium) greater than 0 and less than or equal to 1. apparatus.
(4) Any of the above (1) to (3), wherein the compound layer of silicon and carbon has a composition ratio of (carbon) / (silicon + carbon) of more than 0 and 0.5 or less. The semiconductor device according to
(5) The silicon layer in the first laminated structure or the compound layer of silicon and carbon is an n-type carrier type, and the compound layer of silicon and germanium in the second laminated structure is a p-type. The semiconductor device according to any one of (1) to (4) above, which is a carrier type.
(6) At least one of the first and second laminated structures is a structure in which two or more laminated structures are arranged in parallel, and the metal, the oxide film, and the semiconductor layer are arranged in the intermediate position of the parallel structures. The semiconductor device according to any one of (1) to (5) above, which has a MOS structure laminated with the above.
(7) The above-mentioned item (1) to (6), wherein the plurality of first laminated structures and the plurality of second laminated structures are connected by metal wiring to include a CMOS structure. Semiconductor device.
(8) A precursor having a silicon / tungsten composition ratio of more than 4 and 12 or less is prepared in the gas phase by chemically reacting the raw material gas of tungsten and the raw material gas of silicon in the gas phase, and then the precursor. A step of depositing a body on a silicon layer or a compound layer of silicon and carbon and a compound layer of silicon and germanium to prepare a tungsten silicide film, and an electrode manufacturing step of forming a metal electrode on the tungsten ► film. The method for manufacturing a semiconductor device according to (1) above, which comprises.
(9) The electrode manufacturing step is a step of manufacturing a tongue ten electrode on the tungsten silicide film using a raw material gas containing at least one of the tungsten raw material gas and the silicon raw material gas. The production method according to (8) above, characterized in that there is.
本発明では、特定の組成比のタングステンシリサイド膜が、ｎ型ＭＯＳにおけるｎ型シリコン層若しくはｎ型シリコンとカーボンの化合物層と、ｐ型ＭＯＳにおけるｐ型シリコンゲルマニウム層若しくはｐ型ゲルマニウム層、の両方のフェルミレベルの調整機能を担い、ｎ型ＭＯＳの電子障壁高さとｐ型ＭＯＳの正孔障壁高さの両方を低減し、ｎ型ＭＯＳとｐ型ＭＯＳの両方のソース／ドレインの金属電極接触部の接触抵抗を低減することにより、ＣＭＯＳの駆動力を向上させることができる。よって、集積回路のさらなる微細化及び性能の向上を図れる。 In the present invention, the tungsten silicide film having a specific composition ratio is both an n-type silicon layer or a compound layer of n-type silicon and carbon in an n-type MOS and a p-type silicon germanium layer or a p-type germanium layer in a p-type MOS. Fermi level adjustment function, reduces both the electron barrier height of n-type MOS and the hole barrier height of p-type MOS, and the metal electrode contact part of the source / drain of both n-type MOS and p-type MOS. By reducing the contact resistance of the CMOS, the driving force of the CMOS can be improved. Therefore, the integrated circuit can be further miniaturized and the performance can be improved.
ゲルマニウム層は勿論、シリコンゲルマニウム層の（ゲルマニウム）／（シリコン＋ゲルマニウム）の組成比が０より大で１以下であれば、正孔障壁高さの低減効果がある。 If the composition ratio of (germanium) / (silicon + germanium) of the silicon germanium layer as well as the germanium layer is larger than 0 and 1 or less, the hole barrier height can be reduced.
第１の積層構造において、ｎ型シリコンとカーボンの化合物層を用いる場合、ｎ型シリコン層の場合と同様、タングステンシリサイド膜がフェルミレベルのピンニング緩和を行い、シリコンとカーボンの化合物層に対する電子障壁高さを低減する。（カーボン）／（シリコン＋カーボン）の組成比が０より大で０．５以下である場合は、ＣＭＯＳの駆動力をより向上させることができる。 When the n-type silicon and carbon compound layer is used in the first laminated structure, the tungsten silicide film relaxes the pinning at the Fermi level as in the case of the n-type silicon layer, and the electron barrier height with respect to the silicon and carbon compound layer is high. Reduce the noise. When the composition ratio of (carbon) / (silicon + carbon) is larger than 0 and 0.5 or less, the driving force of CMOS can be further improved.
本発明の製造方法では、ｎ型ＭＯＳとｐ型ＭＯＳの両方のソース／ドレインの金属電極接触部に、共通のタングステンシリサイド膜を形成することにより、ｎ型ＭＯＳとｐ型ＭＯＳの両方のソース／ドレインの金属電極接触部での接触抵抗を低減できるので、製造工程の共通化、工程数の削減や簡素化が図れる。タングステンシリサイド膜の作製後に、タングステンシリサイド膜と同じ原料ガスを利用してタングステンシリサイド膜上部にタングステン電極を作製することが可能であるため、製造コストの上昇を抑えことができる。 In the manufacturing method of the present invention, a common tungsten silicide film is formed at the metal electrode contact portion of both the source / drain of the n-type MOS and the p-type MOS, so that the source / of both the n-type MOS and the p-type MOS are formed. Since the contact resistance at the metal electrode contact portion of the drain can be reduced, the manufacturing process can be standardized, and the number of processes can be reduced or simplified. After the tungsten silicide film is produced, the tungsten electrode can be produced on the upper part of the tungsten silicide film by using the same raw material gas as the tungsten silicide film, so that the increase in the production cost can be suppressed.
本発明の実施形態について以下説明する。 Embodiments of the present invention will be described below.
本発明者らは、金属電極、タングステンシリサイド膜、シリコン層順で積層された第１の積層構造と、前記金属電極、前記タングステンシリサイド膜、及びシリコンとゲルマニウムの化合物層の順で積層された第２の積層構造とを備える構造を実現することにより、微細化が可能で、かつ、ｎ型ＭＯＳとｐ型ＭＯＳの両方のソース／ドレインの金属電極接触部での接触抵抗の低減が可能な構造を提供するものである。また、第１の積層構造におけるシリコン層に替えて、シリコンとカーボンの化合物層を用いた第１の積層構造でも同様である。前記タングステンシリサイド膜のシリコン／タングステンの組成比が４より大で１２以下である。 The present inventors have a first laminated structure in which a metal electrode, a tungsten silicide film, and a silicon layer are laminated in this order, and a first laminated structure in which the metal electrode, the tungsten silicide film, and a compound layer of silicon and germanium are laminated in this order. A structure that can be miniaturized and can reduce the contact resistance at the metal electrode contact portion of both the n-type MOS and the p-type MOS by realizing a structure having a laminated structure of two. Is to provide. The same applies to the first laminated structure using a compound layer of silicon and carbon instead of the silicon layer in the first laminated structure. The silicon / tungsten composition ratio of the tungsten silicide film is greater than 4 and 12 or less.
図１は、本発明の実施形態の半導体装置の基本構造を説明する断面模式図である。半導体装置の基本構造は、少なくとも、金属電極１、タングステンシリサイド膜２、シリコン層３の順で積層された第１の積層構造、及び金属電極１１、タングステンシリサイド膜１２、シリコンゲルマニウム層１３の順で積層された第２の積層構造を備える。
FIG. 1 is a schematic cross-sectional view illustrating the basic structure of the semiconductor device according to the embodiment of the present invention. The basic structure of the semiconductor device is at least the first laminated structure in which the
図２は、図１と同様の半導体装置の１つの具体形状の断面模式図である。本図の半導体装置は、金属電極１、タングステンシリサイド膜２、シリコン層３の順で積層された第１の積層構造と、金属電極１１、タングステンシリサイド膜１２、シリコンゲルマニウム層１３の順で積層された第２の積層構造とを備え、タングステンシリサイド膜２及び１２が金属電極１及び１１を囲った構造を備える。
FIG. 2 is a schematic cross-sectional view of one specific shape of the semiconductor device similar to that of FIG. In the semiconductor device of this figure, the first laminated structure in which the
図３は、図２の、タングステンシリサイド膜（２、１２）で囲った構造を備える電極（１、１１）部分の、図２と直交する面の断面模式図である。 FIG. 3 is a schematic cross-sectional view of the surface of the electrode (1, 11) portion of FIG. 2 having a structure surrounded by the tungsten silicide film (2, 12), which is orthogonal to FIG.
前記金属電極は、タングステン、窒化タングステン、チタン、窒化チタン、タンタル、窒化タンタル、ニッケル、コバルト、モリブデンのうちの少なくとも１つ以上であることが好ましい。 The metal electrode is preferably at least one or more of tungsten, tungsten nitride, titanium, titanium nitride, tantalum, tantalum nitride, nickel, cobalt, and molybdenum.
前記シリコンとゲルマニウムの化合物層は、（ゲルマニウム）／（シリコン＋ゲルマニウム）の組成比が０より大で１以下であることが好ましい。即ち、前記シリコンとゲルマニウムの化合物層は、ゲルマニウム層、又はシリコン及びゲルマニウムからなる化合物層である。さらに、ｐ型ＭＯＳの正孔障壁高さをより低減し、ＣＭＯＳの駆動力を向上させる場合は、前記組成比が、１に近い値であることがより好ましい。 In the compound layer of silicon and germanium, the composition ratio of (germanium) / (silicon + germanium) is preferably more than 0 and not more than 1. That is, the compound layer of silicon and germanium is a germanium layer or a compound layer composed of silicon and germanium. Further, when the hole barrier height of the p-type MOS is further reduced and the driving force of the CMOS is improved, it is more preferable that the composition ratio is close to 1.
前記シリコンとカーボンの化合物層は、（カーボン）／（シリコン＋カーボン）の組成比が０より大で０．５以下であることが好ましい。さらに、ＣＭＯＳの駆動力を向上させる場合は、前記組成比が、０．５に近い値であることがより好ましい。 The compound layer of silicon and carbon preferably has a composition ratio of (carbon) / (silicon + carbon) of more than 0 and 0.5 or less. Further, when improving the driving force of CMOS, it is more preferable that the composition ratio is close to 0.5.
前記第１の積層構造における前記シリコン層又はシリコンとカーボンの前記化合物層が、ｎ型のキャリアタイプであり、前記第２の積層構造におけるシリコンとゲルマニウムの前記化合物層が、ｐ型のキャリアタイプであり、これらの積層構造を用いて、ＣＭＯＳ構造を構成することが好ましい。 The silicon layer in the first laminated structure or the compound layer of silicon and carbon is an n-type carrier type, and the compound layer of silicon and germanium in the second laminated structure is a p-type carrier type. Therefore, it is preferable to construct a CMOS structure using these laminated structures.
図４は．金属電極１、タングステンシリサイド膜２、シリコン層３の順で積層された第１の積層構造と、金属電極１１、タングステンシリサイド膜１２、シリコンゲルマニウム層１３の順で積層された第２の積層構造と、さらに、シリコン層３とシリコンゲルマニウム層１３とに接する、シリコン層４を備えた半導体装置の断面模式図である。
Figure 4 shows. A first laminated structure in which the
本発明の実施形態の半導体装置の代表例がＣＭＯＳである。ＣＭＯＳにおけるｎ型ＭＯＳのソース／ドレインに、金属電極、タングステンシリサイド膜、ｎ型シリコン層の順で積層された第１の積層構造を用いる。ここで、ｎ型シリコン層に替えて、シリコンとカーボンの化合物層を用いてもよい。第１の積層構造のシリコンとカーボンの化合物層に接してｎ型シリコン層をさらに備えてもよい。この場合、金属電極、タングステンシリサイド膜、シリコンとカーボンの化合物層、ｎ型シリコン層の順となる。ＣＭＯＳにおけるｐ型ＭＯＳのソース／ドレインに、金属電極、タングステンシリサイド膜、ゲルマニウム層の順で積層された第２の積層構造を用いる。ここで、ゲルマニウム層は、シリコンとゲルマニウムの化合物層でもよい。第２の積層構造のゲルマニウム層に接してｐ型シリコン層をさらに備えることが好ましい。この場合、金属電極、タングステンシリサイド膜、ゲルマニウム層、ｐ型シリコン層の順となる。 A typical example of the semiconductor device according to the embodiment of the present invention is CMOS. A first laminated structure in which a metal electrode, a tungsten silicide film, and an n-type silicon layer are laminated in this order is used for the source / drain of the n-type MOS in CMOS. Here, a compound layer of silicon and carbon may be used instead of the n-type silicon layer. An n-type silicon layer may be further provided in contact with the silicon and carbon compound layer having the first laminated structure. In this case, the order is the metal electrode, the tungsten silicide film, the silicon and carbon compound layer, and the n-type silicon layer. A second laminated structure in which a metal electrode, a tungsten silicide film, and a germanium layer are laminated in this order is used for the source / drain of the p-type MOS in CMOS. Here, the germanium layer may be a compound layer of silicon and germanium. It is preferable that a p-type silicon layer is further provided in contact with the germanium layer having the second laminated structure. In this case, the order is the metal electrode, the tungsten silicide film, the germanium layer, and the p-type silicon layer.
よって、チャネル部にシリコンを有するＣＭＯＳの、ｎ型ＭＯＳとｐ型ＭＯＳのソース／ドレインに共通のタングステンシリサイド膜を用いることにより、ｎ型ＭＯＳとｐ型ＭＯＳのソース／ドレインの金属電極接触部の両方の接触抵抗を低減でき、ＣＭＯＳの駆動力を向上させることができる。共通のタングステンシリサイド膜のシリコン／タングステン組成比は、４より大で１２以下である。 Therefore, by using a common tungsten silicide film for the source / drain of the n-type MOS and the p-type MOS of CMOS having silicon in the channel portion, the metal electrode contact portion of the source / drain of the n-type MOS and the p-type MOS can be used. Both contact resistances can be reduced and the CMOS driving force can be improved. The silicon / tungsten composition ratio of the common tungsten silicide film is greater than 4 and 12 or less.
図５は、ｎ型ＭＯＳの断面模式図である。ｎ型ＭＯＳは、金属電極１、タングステンシリサイド膜２、ｎ型のシリコン層３の順で積層された２つの第１の積層構造の間に、金属電極（ゲート）５（Ｍ）、酸化物６（Ｏ）、ｐ型のシリコン層４（Ｓ）の順で積層されたＭＯＳ構造を有する。
FIG. 5 is a schematic cross-sectional view of the n-type MOS. The n-type MOS includes a metal electrode (gate) 5 (M) and an
図６は、ｐ型ＭＯＳの断面模式図である。ｐ型ＭＯＳは、金属電極１１、タングステンシリサイド膜１２、シリコンゲルマニウム層又はゲルマニウム層１３の順で積層された２つの第２の積層構造の間に、金属電極（ゲート）１５（Ｍ）、酸化物１６（Ｏ）、シリコン層１４（Ｓ）の順で積層されたＭＯＳ構造を有する。シリコン層１４はｎ型のキャリアを有しており、シリコンゲルマニウム層又はゲルマニウム層１３はｐ型のキャリアを有している。
FIG. 6 is a schematic cross-sectional view of the p-type MOS. The p-type MOS includes a metal electrode (gate) 15 (M) and an oxide between two second laminated structures in which the
図７は、ｎ型ＭＯＳとｐ型ＭＯＳを隣接させた相補型ＭＯＳ（ＣＭＯＳ）構造の断面模式図である。ｎ型ＭＯＳ部分は、図５と同様であり、ｐ型ＭＯＳ部分は、図６と同様である。 FIG. 7 is a schematic cross-sectional view of a complementary MOS (CMOS) structure in which an n-type MOS and a p-type MOS are adjacent to each other. The n-type MOS portion is the same as in FIG. 5, and the p-type MOS portion is the same as in FIG.
本発明の実施形態の半導体装置の製造は、タングステンの原料ガスとシリコンの原料ガスを気相中で化学反応させることにより、シリコン／タングステンの組成比が４より大で１２以下の前駆体を気相中で作製した後に、前記前駆体を、シリコン層若しくはシリコンとカーボンの化合物層又はシリコンとゲルマニウムの化合物層の上に堆積して、タングステンシリサイド膜を作製する工程と、金属電極を前記タングステンシリサイド膜上に作製する電極作製工程とを、少なくとも備える。ここで、タングステンシリサイド膜を作製する工程後に、所望の電子障壁高さと正孔障壁高さの両方を低減するための熱処理工程を設けることが、好ましい。熱処理条件は、真空、窒素等の不活性、水素等の還元雰囲気下で、４００℃以上７００℃以下の範囲が望ましい。また、電極作製工程は、タングステンシリサイド膜を作製する工程で用いたタングステンの原料ガスとシリコンの原料ガスのうち少なくとも１つ以上の原料ガスを含む原料ガスを用いて、タングテン電極を前記タングステンシリサイド膜上に作製することもできる。 In the production of the semiconductor device according to the embodiment of the present invention, a precursor having a silicon / tungsten composition ratio of more than 4 and 12 or less is vaporized by chemically reacting a raw material gas of tungsten with a raw material gas of silicon in a gas phase. After being prepared in the phase, the precursor is deposited on a silicon layer or a compound layer of silicon and carbon or a compound layer of silicon and germanium to prepare a tungsten silicide film, and a metal electrode is formed of the tungsten silicide. At least a step of manufacturing an electrode to be manufactured on the film is provided. Here, it is preferable to provide a heat treatment step for reducing both the desired electron barrier height and the hole barrier height after the step of producing the tungsten silicide film. The heat treatment conditions are preferably in the range of 400 ° C. or higher and 700 ° C. or lower under a vacuum, an inert atmosphere such as nitrogen, and a reducing atmosphere such as hydrogen. Further, in the electrode manufacturing step, the tungsten electrode is formed by using the raw material gas containing at least one of the raw material gas of tungsten and the raw material gas of silicon used in the step of manufacturing the tungsten silicide film. It can also be made on top.
（第１の実施形態）
本発明の第１の実施形態の半導体装置について、図を参照して以下説明する。第１の積層構造がシリコン層を備えるＣＭＯＳの場合を、代表例として説明する。本実施形態のＣＭＯＳにおけるｎ型ＭＯＳのソース／ドレインの金属電極接触部は、金属電極、タングステンシリサイド膜、ｎ型シリコン層の積層構造を備える。本実施形態のＣＭＯＳにおけるｐ型ＭＯＳのソース／ドレインの金属電極接触部は、金属電極、タングステンシリサイド膜、シリコンとゲルマニウムの化合物層（又はゲルマニウム層）の積層構造を備える。(First Embodiment)
The semiconductor device according to the first embodiment of the present invention will be described below with reference to the drawings. A case where the first laminated structure is CMOS including a silicon layer will be described as a typical example. The metal electrode contact portion of the source / drain of the n-type MOS in the CMOS of the present embodiment includes a laminated structure of a metal electrode, a tungsten silicide film, and an n-type silicon layer. The metal electrode contact portion of the source / drain of the p-type MOS in the CMOS of the present embodiment includes a laminated structure of a metal electrode, a tungsten silicide film, and a compound layer (or germanium layer) of silicon and germanium.
本実施形態は、ｎ型ＭＯＳとｐ型ＭＯＳの両方のソース／ドレインの金属電極接触部でのエネルギー障壁高さを低減することができたものである。本発明のエネルギー障壁高さの低減の機構は、タングステンシリサイド膜によるフェルミレベルの調整機能に基づいている。以下、詳しく説明する。 In this embodiment, the height of the energy barrier at the metal electrode contact portion of the source / drain of both the n-type MOS and the p-type MOS can be reduced. The mechanism for reducing the height of the energy barrier of the present invention is based on the function of adjusting the Fermi level by the tungsten silicide film. The details will be described below.
通常の、金属電極とシリコン層の積層構造では、シリコンのミッドギャップよりもやや価電子帯端寄りに存在する電荷中性準位に、金属電極のフェルミレベルがピンニングされるために、電子障壁高さが高くなる傾向があり、正孔障壁高さが低くなる傾向がある。例えば、タングステン電極とｎ型シリコンが直接接合した場合には、電子障壁高さは約０．６８ｅＶを示し、タングテン電極とｐ型シリコンが直接接合した場合には、正孔障壁高さは約０．４３ｅＶを示す。 In a normal laminated structure of a metal electrode and a silicon layer, the electron barrier height is high because the Fermi level of the metal electrode is pinned to the charge neutral level that exists slightly closer to the edge of the valence band than the midgap of silicon. Tends to be high and the hole barrier height tends to be low. For example, when the tungsten electrode and n-type silicon are directly bonded, the electron barrier height is about 0.68 eV, and when the tungsten electrode and p-type silicon are directly bonded, the hole barrier height is about 0. It shows .43 eV.
本実施形態のｎ型ＭＯＳにおいては、タングステンシリサイド膜がフェルミレベルのピンニング緩和を行い、ｎ型Ｓｉに対する電子障壁高さを低減することができる。例えば、タングステン電極、タングステンシリサイド膜（シリコン／タングステン組成比＝１２）、ｎ型シリコン層の順で積層された積層構造では、電子障壁高さが０．３２ｅＶまで低減する。この低減した電子障壁高さは、後述する、窒素雰囲気下で３０分間、６００℃の熱処理を行った後でも維持される。また、熱処理を行わなくても、電子障壁高さを低減することができるが、後述するｐ型ＭＯＳの低い正孔障壁高さとｎ型ＭＯＳの低い電子障壁高さの両方を実現するためには、ＣＭＯＳへの６００℃程度の熱処理工程が必要となる。 In the n-type MOS of the present embodiment, the tungsten silicide film relaxes the pinning at the Fermi level, and the height of the electron barrier with respect to the n-type Si can be reduced. For example, in a laminated structure in which a tungsten electrode, a tungsten silicide film (silicon / tungsten composition ratio = 12), and an n-type silicon layer are laminated in this order, the electron barrier height is reduced to 0.32 eV. This reduced electron barrier height is maintained even after heat treatment at 600 ° C. for 30 minutes in a nitrogen atmosphere, which will be described later. Further, the electron barrier height can be reduced without heat treatment, but in order to realize both the low hole barrier height of the p-type MOS and the low electron barrier height of the n-type MOS, which will be described later. , A heat treatment step of about 600 ° C. for CMOS is required.
また、シリコン層は、通常の単結晶シリコンよりも圧縮歪あるいは引っ張りひずみを持った結晶構造を有していても、同様の効果を奏する。さらに、シリコン層は、ｎタイプのキャリアを有する半導体であるため、不純物元素として、リン（Ｐ）、ヒソ（Ａｓ）、アンチモン（Ｓｂ）などが入っている。 Further, even if the silicon layer has a crystal structure having a compressive strain or a tensile strain more than that of ordinary single crystal silicon, the same effect can be obtained. Further, since the silicon layer is a semiconductor having n-type carriers, phosphorus (P), hiso (As), antimony (Sb) and the like are contained as impurity elements.
本実施形態のｐ型ＭＯＳにおいては、タングステンシリサイド膜とシリコンゲルマニウム層又はゲルマニウム層の積層構造を作製後に熱処理を行うことで、正孔障壁高さを低減することができる。また、シリコンゲルマニウム層又はゲルマニウム層に接してｐ型シリコン層をさらに備えても、同様の効果を得ることができる。熱処理前においては、タングステンシリサイド膜が、金属電極のフェルミレベルのピンニング緩和を行い、シリコンゲルマニウム層又はゲルマニウム層に対する正孔障壁高さは高い値を示す。例えば、タングステン電極、タングステンシリサイド膜（シリコン／タングステン組成比＝１２）、ゲルマニウム層、ｐ型シリコン層の順で積層された積層構造の熱処理前の正孔障壁高さは、０．６８ｅＶを示す。一方、熱処理後においては、フェルミレベルが、シリコンゲルマニウム層又はゲルマニウム層の価電子帯端近傍にピンニングされて、正孔障壁高さが低減する。例えば、タングステン電極、タングステンシリサイド膜（シリコン／タングステン組成比＝１２）、ゲルマニウム層、ｐ型シリコン層の順で積層された積層構造に、窒素雰囲気下で３０分間６００℃の熱処理を行うことにより、正孔障壁高さを０．５１ｅＶまで低減することができる。この熱処理後の正孔障壁高さの低減効果は、熱処理により、シリコンゲルマニウム層又はゲルマニウム層と、タングステンシリサイド膜の界面で、相互拡散が起きて、原子構造が変化していることに起因する。シリコンゲルマニウム層の（ゲルマニウム）／（シリコン＋ゲルマニウム）の組成比が１に近い方が、相互拡散が起きやすいが、シリコンゲルマニウム層の（ゲルマニウム）／（シリコン＋ゲルマニウム）の組成比が０に近くても、相互拡散が起きるため、正孔障壁高さの低減効果を十分に得ることができる。よって、前記組成比が０より大で１以下であれば、正孔障壁高さの低減効果がある。 In the p-type MOS of the present embodiment, the hole barrier height can be reduced by performing heat treatment after forming a laminated structure of a tungsten silicide film and a silicon germanium layer or a germanium layer. Further, the same effect can be obtained by further providing a silicon germanium layer or a p-type silicon layer in contact with the germanium layer. Before the heat treatment, the tungsten silicide film relaxes the pinning of the metal electrode at the fermi level, and the hole barrier height with respect to the silicon germanium layer or the germanium layer shows a high value. For example, the hole barrier height before heat treatment of a laminated structure in which a tungsten electrode, a tungsten silicide film (silicon / tungsten composition ratio = 12), a germanium layer, and a p-type silicon layer are laminated in this order shows 0.68 eV. On the other hand, after the heat treatment, the Fermi level is pinned in the vicinity of the silicon germanium layer or the valence band edge of the germanium layer, and the hole barrier height is reduced. For example, by performing a heat treatment at 600 ° C. for 30 minutes in a nitrogen atmosphere on a laminated structure in which a tungsten electrode, a tungsten silicide film (silicon / tungsten composition ratio = 12), a germanium layer, and a p-type silicon layer are laminated in this order. The hole barrier height can be reduced to 0.51 eV. The effect of reducing the hole barrier height after the heat treatment is due to the fact that the heat treatment causes mutual diffusion at the interface between the silicon germanium layer or the germanium layer and the tungsten silicide film, and the atomic structure is changed. When the composition ratio of (germanium) / (silicon + germanium) of the silicon germanium layer is close to 1, mutual diffusion is likely to occur, but the composition ratio of (germanium) / (silicon + germanium) of the silicon germanium layer is close to 0. However, since mutual diffusion occurs, the effect of reducing the hole barrier height can be sufficiently obtained. Therefore, when the composition ratio is larger than 0 and 1 or less, there is an effect of reducing the hole barrier height.
また、Ｐ型ＭＯＳでは、シリコンゲルマニウム層又はゲルマニウム層は、隣接するシリコン層に圧縮歪を加えるために、広く用いられている。この際、シリコンゲルマニウム層又はゲルマニウム層も通常の結晶状態からひずんだ状態となるが、この場合も、同様の正孔障壁高さの低減効果を奏する。また、シリコンゲルマニウム層又はゲルマニウム層は、ｐタイプのキャリアを有する半導体であるため、不純物元素として、ボロン（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）などが入っている場合や、結晶欠陥や原子空孔をアクセプタとして利用している場合がある。 Further, in the P-type MOS, the silicon germanium layer or the germanium layer is widely used for applying compressive strain to the adjacent silicon layer. At this time, the silicon germanium layer or the germanium layer is also in a distorted state from the normal crystalline state, and in this case as well, the same effect of reducing the hole barrier height is obtained. Further, since the silicon germanium layer or the germanium layer is a semiconductor having a p-type carrier, it may contain boron (B), aluminum (Al), gallium (Ga) or the like as impurity elements, or may have crystal defects. In some cases, atomic vacancies are used as acceptors.
金属電極にタングステン電極を用いた場合の、エネルギー障壁とシリコン／タングステン組成比との関係について調べた。 The relationship between the energy barrier and the silicon / tungsten composition ratio when a tungsten electrode was used as the metal electrode was investigated.
図８は、タングステン（Ｗ）電極、タングステンシリサイドＷＳｉｎ膜、シリコン（Ｓｉ）層の順で積層されたショットキーダイオードの電流（Ｉ）−電圧（Ｖ）特性を示す図である。シリコン層のキャリアタイプは、左図がｎ型、右図がｐ型である。通常の金属電極とキャリア密度の低い半導体層の積層構造は、ショットキーダイオードと呼ばれ、積層界面にはエネルギー障壁が形成されて、整流特性を示す。本図の左側の図中の線は、下から、線ＡはＷ電極／ｎ型Ｓｉ、線ＢはＷ電極／ＷＳｉｎ膜（ｎ＝３）／ｎ型Ｓｉ、線ＣはＷ電極／ＷＳｉｎ膜（ｎ＝１２）／ｎ型Ｓｉである。本図の右側の図中の線は、上から、線ＤはＷ電極／ｐ型Ｓｉ、線ＥはＷ電極／ＷＳｉｎ膜（ｎ＝３）／ｐ型Ｓｉ、線ＦはＷ電極／ＷＳｉｎ膜（ｎ＝１２）／ｐ型Ｓｉである。8, tungsten (W) electrode, tungsten silicide WSi n film, a silicon (Si) in order in stacked Schottky diode layer current (I) - is a graph showing the voltage (V) characteristics. The carrier type of the silicon layer is n-type in the left figure and p-type in the right figure. The laminated structure of a normal metal electrode and a semiconductor layer having a low carrier density is called a Schottky diode, and an energy barrier is formed at the laminated interface to exhibit rectifying characteristics. The lines in the figure on the left side of this figure are, from the bottom, line A is W electrode / n-type Si, line B is W electrode / WSi n film (n = 3) / n-type Si, and line C is W electrode / WSi. It is an n- film (n = 12) / n-type Si. The lines in the figure on the right side of this figure are, from the top, line D is W electrode / p-type Si, line E is W electrode / WSi n film (n = 3) / p-type Si, and line F is W electrode / WSi. n film (n = 12) / p-type Si.
図９は、タングステン電極、シリコン層の順で積層されたショットキーダイオードと、タングステン電極、タングステンシリサイド膜、ｎ型シリコン層の順で積層されたショットキーダイオードと、タングステン電極、タングステンシリサイド膜、ゲルマニウム層、ｐ型シリコン層の順で積層されたショットキーダイオードの、エネルギー障壁高さとタングステンシリサイド膜の組成比の関係を示した図である。 FIG. 9 shows a Schottky diode laminated in the order of a tungsten electrode and a silicon layer, a Schottky diode laminated in the order of a tungsten electrode, a tungsten silicide film, and an n-type silicon layer, and a tungsten electrode, a tungsten ► film, and germanium. It is a figure which showed the relationship between the energy barrier height and the composition ratio of the tungsten silicide film of the Schottky diode which was laminated in the order of a layer and a p-type silicon layer.
図８及び図９によれば、次のことが分かる。本実施形態の、タングステン電極、タングステンシリサイド膜、シリコンの順で積層されたショットキーダイオードでは、タングステンシリサイド膜の組成比を変えることにより、積層界面に形成される障壁高さを調整することが可能である。例えば、ｎ型シリコン対する電子障壁高さは、Ｗ電極／ｎ型Ｓｉの積層構造では、０．６８ｅＶとなり、Ｗ電極／ＷＳｉｎ膜（ｎ＝３）／ｎ型Ｓｉの積層構造では、０．６０ｅＶとなり、Ｗ電極／ＷＳｉｎ膜（ｎ＝１２）／ｎ型Ｓｉの積層構造では、０．３２ｅＶとなる。一方、タングステン電極、タングステンシリサイド膜、ｐ型シリコンの順で積層されたショットキーダイオードでは、ｐ型シリコンに対する正孔障壁高さを調整することができる。例えば、正孔障壁高さは、Ｗ電極／ｐ型Ｓｉの積層構造では０．４２ｅＶとなり、Ｗ電極／ＷＳｉｎ膜（ｎ＝３）／ｐ型Ｓｉの積層構造では、０．４８ｅＶとなり、Ｗ電極／ＷＳｉｎ膜（ｎ＝１２）／ｐ型Ｓｉの積層構造では、０．６８ｅＶとなる。以上の障壁高さは、電流−電圧測定と容量−電圧測定から求めることができる。According to FIGS. 8 and 9, the following can be seen. In the Schottky diode in which the tungsten electrode, the tungsten silicide film, and silicon are laminated in this order of the present embodiment, the height of the barrier formed at the laminated interface can be adjusted by changing the composition ratio of the tungsten silicide film. Is. For example, the electron barrier height with respect to n-type silicon is 0.68 eV in the laminated structure of W electrode / n-type Si, and 0. in the laminated structure of W electrode / WSi n film (n = 3) / n-type Si. It becomes 60 eV, and it becomes 0.32 eV in the laminated structure of W electrode / WSi n film (n = 12) / n type Si. On the other hand, in the Schottky diode in which the tungsten electrode, the tungsten silicide film, and the p-type silicon are laminated in this order, the hole barrier height with respect to the p-type silicon can be adjusted. For example, the hole barrier height is 0.42 eV in the laminated structure of W electrode / p-type Si, 0.48 eV in the laminated structure of W electrode / WSi n film (n = 3) / p-type Si, and W. In the laminated structure of the electrode / WSi n film (n = 12) / p-type Si, the value is 0.68 eV. The above barrier height can be obtained from the current-voltage measurement and the capacitance-voltage measurement.
よって、タングステン電極、タングステンシリサイド膜、シリコン層の順で積層されたショットキーダイオードにおいて、タングステンシリサイド膜のシリコン／タングステン組成比を増大させることで、ｎ型シリコンに対する電子障壁高さを減少させて、ｐ型シリコンに対する正孔障壁高さを増大させることができる。また、同じ組成比に対する電子と正孔の障壁高さの合計は、シリコンのバンドギャップの１．１ｅＶに近い値を示す。また、ｐ型シリコン層とタングステンシリサイド膜との間にゲルマニウム層を挿入することで、正孔障壁高さを０．５１ｅＶまで低減することができる。 Therefore, in the Schottky diode in which the tungsten electrode, the tungsten silicide film, and the silicon layer are laminated in this order, the electron barrier height with respect to the n-type silicon is reduced by increasing the silicon / tungsten composition ratio of the tungsten silicide film. The hole barrier height for p-type silicon can be increased. In addition, the total barrier height of electrons and holes for the same composition ratio shows a value close to 1.1 eV of the band gap of silicon. Further, by inserting a germanium layer between the p-type silicon layer and the tungsten silicide film, the hole barrier height can be reduced to 0.51 eV.
以上をまとめると、タングステン電極を用いたＣＭＯＳ構造のｎ−ＭＯＳ及びｐ−ＭＯＳのバンド模式図は、例えば、図１０のように図示できる。図１０は、タングステン電極／タングステンシリサイド膜／シリコン層の順で積層されたｎ型ＭＯＳの積層構造と、タングステン電極／タングステンシリサイド膜／ゲルマニウム層／シリコン層の順で積層されたｐ型ＭＯＳの積層構造のバンド模式図である。 Summarizing the above, a schematic band diagram of n-MOS and p-MOS having a CMOS structure using a tungsten electrode can be illustrated as shown in FIG. 10, for example. FIG. 10 shows a laminated structure of n-type MOS laminated in the order of tungsten electrode / tungsten silicide film / silicon layer and p-type MOS laminated in the order of tungsten electrode / tungsten silicide film / germanium layer / silicon layer. It is a band schematic diagram of a structure.
〈ＣＭＯＳの製造方法〉
本実施形態のＣＭＯＳの製造方法について、ソース／ドレインの金属電極接触部の構造の製造方法を中心に、以下説明する。以下に説明するソース／ドレインの金属電極接触部の構造及び電子障壁高さ調整のための処理以外は、通常のＣＭＯＳの製造方法を適宜採用することができる。
（工程１） ソース／ドレインの金属電極接触部の構造の形成の前段階として、ｎ型ＭＯＳ構造のためのｎ型シリコン層と、ｐ型ＭＯＳ構造のためのシリコンゲルマニウム層を形成する工程。
（工程２） ｎ型ＭＯＳ構造のためのｎ型シリコン層と、ｐ型ＭＯＳ構造のためのシリコンゲルマニウム層とに、タングステンシリサイド層を形成する工程。
（工程３） ｎ型ＭＯＳ構造のためのタングステンシリサイド層と、ｐ型ＭＯＳ構造のためのタングステンシリサイド層とに、金属電極を形成する工程。
（工程４） 電子障壁高さ調整のための熱処理工程。<CMOS manufacturing method>
The CMOS manufacturing method of the present embodiment will be described below, focusing on the manufacturing method of the structure of the metal electrode contact portion of the source / drain. Except for the structure of the metal electrode contact portion of the source / drain and the treatment for adjusting the height of the electron barrier described below, a normal CMOS manufacturing method can be appropriately adopted.
(Step 1) A step of forming an n-type silicon layer for an n-type MOS structure and a silicon germanium layer for a p-type MOS structure as a preliminary step for forming the structure of the metal electrode contact portion of the source / drain.
(Step 2) A step of forming a tungsten silicide layer on an n-type silicon layer for an n-type MOS structure and a silicon germanium layer for a p-type MOS structure.
(Step 3) A step of forming a metal electrode on a tungsten silicide layer for an n-type MOS structure and a tungsten silicide layer for a p-type MOS structure.
(Step 4) A heat treatment step for adjusting the height of the electronic barrier.
（工程２）におけるタングステンシリサイド層の形成は、タングステンの原料ガスとシリコンの原料ガスを気相中で化学反応させることにより作製することができる。特許文献４に記載されたと同様の製造方法である。タングステンの原料ガスとシリコンの原料ガスを基板表面で化学反応させるのではなく、原料ガスを気相中で化学反応させることによって、より具体的にいえば、シリコン／タングステンの組成比が４を超える前駆体を気相中で作製し、該前駆体を基板上へ堆積させることによって、シリコン／タングステンの組成比が４を超えるタングステンシリサイド膜を作製できる。例えば、シリコンの原料ガス同士が反応しない温度の４００℃に維持した反応炉の中に、シリコンの原料ガスを予め満たしておき、その反応炉の中にタングステンの原料ガスを導入することにより、気相中でタングステンシリサイド膜の前駆体を作製する。気相中での熱的な化学反応を利用することが望ましいが、基板温度の高温化も効果的である。タングステンの原料ガスとして、フッ化タングステンガス、塩化タングステンガス、有機タングステンガス等が挙げられる。シリコンの原料ガスとして、シランガス、ジシランガス、ジクロロシラン、四塩化ケイ素等が挙げられる。
The formation of the tungsten silicide layer in (step 2) can be produced by chemically reacting the tungsten raw material gas and the silicon raw material gas in the gas phase. It is the same manufacturing method as described in
（工程２）におけるタングステンシリサイド層の形成工程の具体例を、図１１を参照して説明する。図１１は、二次イオン質量分析（ＳＩＭＳ）より得られたシリコン／タングステン組成比が１２のタングステンシリサイド膜中のフッ素原子濃度を示す図である。原料ガスとして四フッ化タングステンガスとシランガスを利用して作製したタングステンシリサイド膜は、膜中の残留フッ素濃度が０．１原子％以下であることが特徴である。不純物のフッ素は半導体装置に悪影響を及ぼすことが知られおり、四フッ化タングステンガスを利用して作製した従来のタングステン膜やタングステンシリサイド膜では、膜中の残留フッ素濃度が少なくとも１原子％以上であった。本実施形態のタングステンシリサイド膜中のフッ素濃度が小さい理由は、気相中で合成されたタングステンシリサイド膜の前駆体が、シランなどの還元性ガスにより四フッ化タングステンガス中のフッ素を完全に還元するためである。 A specific example of the step of forming the tungsten silicide layer in (Step 2) will be described with reference to FIG. FIG. 11 is a diagram showing the fluorine atom concentration in a tungsten silicide film having a silicon / tungsten composition ratio of 12 obtained by secondary ion mass spectrometry (SIMS). A tungsten silicide film produced by using tungsten tetrafluoride gas and silane gas as raw material gases is characterized in that the residual fluorine concentration in the film is 0.1 atomic% or less. Fluorine as an impurity is known to have an adverse effect on semiconductor devices, and in conventional tungsten films and tungsten silicide films prepared using tungsten tetrafluoride gas, the residual fluorine concentration in the film is at least 1 atomic% or more. there were. The reason why the fluorine concentration in the tungsten silicide film of the present embodiment is small is that the precursor of the tungsten VDD film synthesized in the gas phase completely reduces the fluorine in the tungsten tetrafluoride gas by a reducing gas such as silane. To do.
（工程３）における金属電極の形成工程は、通常のＣＭＯＳにおける電極形成方法を適宜用いることができる。金属電極としてＣＭＯＳに用いられる電極材料であれば用いることができ、特に限定されない。前述した電極材料がより好ましい。本実施形態では、タングステン金属又はタングステンの化合物がより好ましい。タングステンの化合物として、窒化タングステン等が挙げられる。電極として、タングステン金属又はタングステンの化合物を用いる場合は、工程２で使用した原料ガスを、続く電極形成工程においても使用することができるので、製造工程の簡素化等も図れる。タングステンの原料ガスとシリコンの原料ガスの組合せで、タングステンシリサイド膜とタングステン電極の両方を作製することが可能である。例えば、タングステンシリサイド膜は、フッ化タングステンガスとジシランガスの組合せで作製し、タングステン電極は、フッ化タングステンガスとシランガスの組合せで作製することができる。他の例として、タングステンシリサイド膜は、フッ化タングステンガスとシランガスの組合せで作製し、タングステン電極は、塩化タングステンガスとシランガスの組合せで作製することができる。このように、電極作製工程は、タングステンシリサイド膜形成工程で使用したタングステンの原料ガスとシリコンの原料ガスのうち少なくとも１つ以上の原料ガスを含む原料ガスを用いて、タングテン電極を前記タングステンシリサイド膜上に作製することができる。
As the metal electrode forming step in (Step 3), an ordinary CMOS electrode forming method can be appropriately used. Any electrode material used for CMOS as a metal electrode can be used, and is not particularly limited. The electrode material described above is more preferable. In this embodiment, a tungsten metal or a compound of tungsten is more preferable. Examples of the tungsten compound include tungsten nitride and the like. When a tungsten metal or a tungsten compound is used as the electrode, the raw material gas used in the
（工程４）における熱処理工程について詳しく説明する。ｎ型ＭＯＳとｐ型ＭＯＳの両方のソース／ドレインの金属電極接触部に、共通のタングステンシリサイド膜、および金属電極を形成した後に、窒素雰囲気下６００℃の熱処理を行うことによって、ｎ型ＭＯＳの電子障壁高さを０．３２ｅＶに維持しながら、ｐ型ＭＯＳの正孔障壁高さを０．５１ｅＶまで低減することができる。また、この熱処理条件に限らずに、真空雰囲気下や水素雰囲気下でも、ｎ型ＭＯＳの電子障壁高さ低減効果とｐ型ＭＯＳの正孔障壁高さ低減効果は有効である。酸素雰囲気下での熱処理は、金属電極の酸化を促進させるために望ましくない。また、熱処理温度の範囲は、６００℃に限定されることはなく、４００℃以上７００℃以下の範囲が望ましい。熱処理のタイミングは、タングステンシリサイド膜を成膜した後であれば、いつでも良い。電子障壁高さと正孔障壁高さの両方を低減する効果を得るためには、タングステンシリサイド膜のシリコン／タングステン組成比が高く、１２に近い方が望ましい。その理由は、タングステンシリサイド膜のシリコン／タングステン組成比が増大するに伴い、タングステンシリサイド膜のエネルギーギャップが増大し、タングステンシリサイド膜と半導体層との接触界面における状態密度を低減できるからである。一方、タングステンシリサイド膜のシリコン／タングステン組成比は４より大であることが重要である。４より小さい場合は、タングステンシリサイド膜のエネルギーギャップが小さく、タングステンシリサイド膜と半導体層との接触界面における状態密度を低減することができないために電子障壁高さを十分に低減することができず、正孔障壁高さ低減のみに有効となるからであ。よって、シリコン／タングステン組成比は４より大で１２以下であることが重要である。 The heat treatment step in (Step 4) will be described in detail. A common tungsten VDD film and a metal electrode are formed on the metal electrode contact portions of the source / drain of both the n-type MOS and the p-type MOS, and then the n-type MOS is heat-treated at 600 ° C. in a nitrogen atmosphere. The hole barrier height of the p-type MOS can be reduced to 0.51 eV while maintaining the electron barrier height at 0.32 eV. Further, the effect of reducing the electron barrier height of the n-type MOS and the effect of reducing the hole barrier height of the p-type MOS are effective not only under the heat treatment conditions but also under a vacuum atmosphere or a hydrogen atmosphere. Heat treatment in an oxygen atmosphere is not desirable because it promotes oxidation of the metal electrodes. Further, the range of the heat treatment temperature is not limited to 600 ° C., and a range of 400 ° C. or higher and 700 ° C. or lower is desirable. The timing of the heat treatment may be any time after the tungsten silicide film is formed. In order to obtain the effect of reducing both the electron barrier height and the hole barrier height, it is desirable that the silicon / tungsten composition ratio of the tungsten silicide film is high and is close to 12. The reason is that as the silicon / tungsten composition ratio of the tungsten silicide film increases, the energy gap of the tungsten silicide film increases, and the density of states at the contact interface between the tungsten silicide film and the semiconductor layer can be reduced. On the other hand, it is important that the silicon / tungsten composition ratio of the tungsten silicide film is larger than 4. When it is smaller than 4, the energy gap of the tungsten silicide film is small, and the density of states at the contact interface between the tungsten ► film and the semiconductor layer cannot be reduced, so that the electron barrier height cannot be sufficiently reduced. This is because it is effective only for reducing the height of the hole barrier. Therefore, it is important that the silicon / tungsten composition ratio is greater than 4 and less than or equal to 12.
タングステンシリサイド膜の熱処理後の状態を調べた。図１２は、シリコン／タングステン組成比が１２のタングステンシリサイド膜中のシリコン原子の結合状態を示すラマン散乱スペクトルである。アモルファスシリコンの結合ネットワークと同じ４７５ｃｍ−１と１６５ｃｍ−１付近の２つのブロードなピークが観測できた。これは、タングステンシリサイド膜中では、シリコン原子同士がアモルファスな結合状態を有することを示している。また、このアモルファスの結合状態は、１０００℃以上まで熱処理しても維持され、強固な結合ネットワークを有している。The state of the tungsten silicide film after heat treatment was examined. FIG. 12 is a Raman scattering spectrum showing a bonding state of silicon atoms in a tungsten silicide film having a silicon / tungsten composition ratio of 12. Two broad peaks of the same 475cm around -1 and 165cm -1 with coupling network of the amorphous silicon could be observed. This indicates that the silicon atoms have an amorphous bond state in the tungsten silicide film. Further, this amorphous bonded state is maintained even after heat treatment to 1000 ° C. or higher, and has a strong bonded network.
図１３は、熱処理前の堆積後と、熱処理条件を熱処理温度４００℃、５００℃、６００℃とした場合の、タングステン電極、タングステンシリサイド膜、ゲルマニウム層、ｐ型シリコン層の順で積層されたショットキーダイオードの電流（Ｉ）−電圧（Ｖ）特性を示す図である。７００℃については図示されていないが、同様に優れた特性を示した。本図から、熱処理温度の範囲は４００℃から７００℃の範囲が望ましいことがわかる。 FIG. 13 shows a shot in which a tungsten electrode, a tungsten ► film, a germanium layer, and a p-type silicon layer are laminated in this order after deposition before heat treatment and when the heat treatment conditions are heat treatment temperatures of 400 ° C., 500 ° C., and 600 ° C. It is a figure which shows the current (I)-voltage (V) characteristic of a key diode. Although not shown at 700 ° C., it also showed excellent properties. From this figure, it can be seen that the heat treatment temperature range is preferably in the range of 400 ° C. to 700 ° C.
本実施形態で示した製造方法により、ＣＭＯＳのｎ型及びｐ型のソース／ドレインの金属電極接触部の構造を製造した場合、次のような効果も得られる。一般的に、新材料をＣＭＯＳへ適用すると、新しい製造プロセスの導入や製造プロセス数の増大を伴うため、製造コストが増大してしまう。しかし、本実施形態のように、ｎ型ＭＯＳとｐ型ＭＯＳのソース／ドレインの金属電極接触部に、共通のタングステンシリサイド膜を適用可能であるので、ＣＭＯＳ製造時のプロセス数の削減あるいは維持が可能となり、製造コストの上昇を抑えることができる。さらに、タングステンシリサイド膜の作製後に、タングステンシリサイド膜と同じ原料ガスを利用してタングステンシリサイド膜上部にタングステン電極を作製することが可能であるため、製造コストの上昇を抑えことができる。また、本実施の形態により作製したタングステンシリサイド膜は、段差被覆性が優れている特徴を有する。例えば、アスペクト比が約５０と高く、幅が４０ｎｍと微細な段差上に、タングステンシリサイド膜を（側壁／最表面）の膜厚比を約１／２で完全に被覆することが可能である。この優れた段差被覆性を発揮できる理由は、タングステンシリサイド膜の特徴的な形成過程に基づいている。気相中で合成されたタングステンシリサイド膜の前駆体が、堆積基板に対して低い付着確率を有しており、付着した後は堆積基板表面上で高い拡散性を有しているためである。タングステンシリサイド膜の優れた被覆性は、ＣＭＯＳのソース／ドレインの１００ｎｍ未満の直径で空いているコンタクト穴への埋め込みを可能とし、ＣＭＯＳの動作特性のばらつき抑制効果や接触抵抗低減効果を得ることができる。 When the structure of the metal electrode contact portion of the CMOS n-type and p-type source / drain is manufactured by the manufacturing method shown in the present embodiment, the following effects can also be obtained. In general, applying a new material to CMOS involves the introduction of a new manufacturing process and an increase in the number of manufacturing processes, resulting in an increase in manufacturing cost. However, as in the present embodiment, a common tungsten silicide film can be applied to the metal electrode contact portion of the source / drain of the n-type MOS and the p-type MOS, so that the number of processes during CMOS manufacturing can be reduced or maintained. This makes it possible to suppress an increase in manufacturing costs. Further, after the tungsten silicide film is produced, the tungsten electrode can be produced on the upper part of the tungsten silicide film by using the same raw material gas as the tungsten silicide film, so that the increase in the production cost can be suppressed. Further, the tungsten silicide film produced according to the present embodiment has a feature of excellent step covering property. For example, it is possible to completely cover the tungsten silicide film (side wall / outermost surface) with a film thickness ratio of about 1/2 on a fine step having a high aspect ratio of about 50 and a width of 40 nm. The reason why this excellent step coating property can be exhibited is based on the characteristic forming process of the tungsten silicide film. This is because the precursor of the tungsten silicide film synthesized in the gas phase has a low adhesion probability to the deposited substrate and has high diffusivity on the surface of the deposited substrate after the adhesion. The excellent coverage of the tungsten silicide film enables embedding of CMOS source / drain in contact holes with a diameter of less than 100 nm, and it is possible to obtain the effect of suppressing variation in CMOS operating characteristics and the effect of reducing contact resistance. it can.
（第２の実施形態）
第２の実施形態の半導体装置は、第１の実施形態における第１の積層構造のシリコン層に替えて、シリコンとカーボンの化合物層を用いた場合に係る。本実施形態のｎ型ＭＯＳにおいても、タングステンシリサイド膜がフェルミレベルのピンニング緩和を行い、シリコンとカーボンの化合物層に対する電子障壁高さを低減することができるので、第１の実施形態と同様の効果が得られる。シリコンとカーボンの化合物層はシリコンよりも高い融点を持っているので、熱処理を行ってもタングステンシリサイド膜とシリコンとカーボンの化合物層の界面での相互拡散は生じ難く、フェルミレベルのピンニング解除効果は熱処理工程後も維持される。不純物元素として、リン（Ｐ）、ヒソ（Ａｓ）、アンチモン（Ｓｂ）などが入っていても第１の実施形態と同様の効果が得られる。(Second embodiment)
The semiconductor device of the second embodiment relates to a case where a compound layer of silicon and carbon is used instead of the silicon layer of the first laminated structure in the first embodiment. Also in the n-type MOS of the present embodiment, the tungsten silicide film relaxes the pinning at the Fermi level and can reduce the height of the electron barrier with respect to the compound layer of silicon and carbon, so that the same effect as that of the first embodiment can be obtained. Is obtained. Since the compound layer of silicon and carbon has a higher melting point than that of silicon, mutual diffusion between the tungsten silicide film and the compound layer of silicon and carbon is unlikely to occur even after heat treatment, and the Fermi-level depinning effect is effective. It is maintained even after the heat treatment process. Even if phosphorus (P), hiso (As), antimony (Sb) or the like is contained as an impurity element, the same effect as that of the first embodiment can be obtained.
なお、上記実施形態等で示した例は、発明を理解しやすくするために記載したものであり、この形態に限定されるものではない。 It should be noted that the examples shown in the above-described embodiments and the like are described for the purpose of making the invention easier to understand, and are not limited to this embodiment.
本発明の半導体装置は、ｎ型ＭＯＳとｐ型ＭＯＳの両方のソース／ドレインの金属接触部の接触抵抗の低減が可能な構造であるので、ＣＭＯＳの微細化、駆動力の向上が要求される製品に、幅広く利用できる。また、本発明の製造方法によれば、ＣＭＯＳの微細化及び集積化、並びに製造工程の効率化がさらに期待でき、産業上有用である。 Since the semiconductor device of the present invention has a structure capable of reducing the contact resistance of the metal contact portion of the source / drain of both the n-type MOS and the p-type MOS, miniaturization of CMOS and improvement of driving force are required. Can be widely used in products. Further, according to the manufacturing method of the present invention, further miniaturization and integration of CMOS and efficiency improvement of the manufacturing process can be expected, which is industrially useful.
１、１１ 金属電極（ソース／ドレイン）
２、１２ タングステンシリサイド膜
３、４、１４ シリコン層
５、１５ 金属電極（ゲート）
６、１６ 酸化物
１３ シリコンゲルマニウム層又はゲルマニウム層1,11 Metal electrodes (source / drain)
2,12
6, 16
Claims (9)
金属電極を前記タングステンシリサイド膜上に作製する電極作製工程と、
を備えることを特徴とする、請求項１記載の半導体装置の製造方法。By chemically reacting the raw material gas of tungsten and the raw material gas of silicon in the gas phase, a precursor having a silicon / tungsten composition ratio of more than 4 and 12 or less is prepared in the gas phase, and then the precursor is prepared. A step of depositing on a silicon layer or a compound layer of silicon and carbon and a compound layer of silicon and germanium to prepare a tungsten silicide film, and
An electrode manufacturing process for manufacturing a metal electrode on the tungsten silicide film, and
The method for manufacturing a semiconductor device according to claim 1, wherein the semiconductor device is provided.
前記タングステンの原料ガスと前記シリコンの原料ガスのうち少なくとも１つ以上の原料ガスを含む原料ガスを用いて、タングテン電極を前記タングステンシリサイド膜上に作製する工程であることを特徴とする、請求項８記載の製造方法。The electrode manufacturing step is
The present invention is characterized in that the step is a step of manufacturing a tongue ten electrode on the tungsten VDD film by using a raw material gas containing at least one or more of the raw material gas of tungsten and the raw material gas of silicon. 8. The manufacturing method according to 8.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017216448 | 2017-11-09 | ||
| JP2017216448 | 2017-11-09 | ||
| PCT/JP2018/040555 WO2019093206A1 (en) | 2017-11-09 | 2018-10-31 | Semiconductor device, and method for manufacturing same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2019093206A1 JPWO2019093206A1 (en) | 2020-12-17 |
| JP6896305B2 true JP6896305B2 (en) | 2021-06-30 |
Family
ID=66438325
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019552743A Active JP6896305B2 (en) | 2017-11-09 | 2018-10-31 | Semiconductor devices and their manufacturing methods |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP6896305B2 (en) |
| WO (1) | WO2019093206A1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117238848B (en) * | 2023-11-15 | 2024-02-02 | 合肥晶合集成电路股份有限公司 | Contact hole structure and forming method thereof |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05183160A (en) * | 1991-12-26 | 1993-07-23 | Toshiba Corp | Semiconductor device and fabrication thereof |
| JP2001298186A (en) * | 2000-04-14 | 2001-10-26 | Hitachi Ltd | Semiconductor device and manufacturing method thereof |
| WO2006019603A2 (en) * | 2004-07-30 | 2006-02-23 | Applied Materials, Inc. | Thin tungsten silicide layer deposition and gate metal integration |
| JP2007048926A (en) * | 2005-08-10 | 2007-02-22 | Tokyo Electron Ltd | W based film forming method, gate electrode forming method, semiconductor device manufacturing method, and computer-readable storage medium |
| US7491643B2 (en) * | 2006-05-24 | 2009-02-17 | International Business Machines Corporation | Method and structure for reducing contact resistance between silicide contact and overlying metallization |
| JP5464570B2 (en) * | 2008-02-28 | 2014-04-09 | 独立行政法人産業技術総合研究所 | Metallic silicon compound thin film and method for producing the same |
| US8901537B2 (en) * | 2010-12-21 | 2014-12-02 | Intel Corporation | Transistors with high concentration of boron doped germanium |
-
2018
- 2018-10-31 JP JP2019552743A patent/JP6896305B2/en active Active
- 2018-10-31 WO PCT/JP2018/040555 patent/WO2019093206A1/en active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| JPWO2019093206A1 (en) | 2020-12-17 |
| WO2019093206A1 (en) | 2019-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7683418B2 (en) | High-temperature stable gate structure with metallic electrode | |
| US7880228B2 (en) | Semiconductor device including MISFET | |
| TWI331781B (en) | Semiconductor fabrication method, method of forming a strained semiconductor structure | |
| TWI624060B (en) | Semiconductor device having tungsten gate electrode and method for fabricating the same | |
| US8361852B2 (en) | Methods of manufacturing CMOS transistors | |
| JP2006501685A (en) | MOSFETs incorporating nickel germanosilicided gates and methods of forming these MOSFETs | |
| TWI493711B (en) | Semiconductor device contacts | |
| JP4625793B2 (en) | Semiconductor device | |
| TW201017849A (en) | Wiring structure, thin film transistor substrate, method for manufacturing thin film transistor substrate, and display device | |
| US8575014B2 (en) | Semiconductor device fabricated using a metal microstructure control process | |
| JP6896305B2 (en) | Semiconductor devices and their manufacturing methods | |
| JP2010182822A (en) | Semiconductor device and method of manufacturing the same | |
| TWI521600B (en) | Method of forming high growth rate, low resistivity germanium film on silicon substrate(1) | |
| US20210066069A1 (en) | Method of fabricating hexagonal boron nitride | |
| JP2009182264A (en) | Semiconductor device and method of fabricating the same | |
| JP6044907B2 (en) | Semiconductor contact structure and method of forming the same | |
| CN113851425A (en) | Method for forming semiconductor element | |
| JPH03205830A (en) | Manufacture of semiconductor device and polycrystalline germanium | |
| JP6893372B2 (en) | Conductive laminates and electronic devices | |
| CN113380798A (en) | Semiconductor device and method | |
| TWI841426B (en) | Semiconductor device with assisting layer | |
| TWI478244B (en) | Metal oxide semiconductor devices having doped silicon-comprising capping layers and methods for fabricating the same | |
| US20230105515A1 (en) | Two-dimensional electronic component and method of manufacturing same | |
| TW202401597A (en) | Semiconductor structure and method of forming the same | |
| JP2005203677A (en) | Semiconductor device and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200616 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210526 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210602 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6896305 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |