JP6894298B2 - 非同期マルチモード焦点面アレイ - Google Patents

Description

本開示は、焦点面アレイｉに関し、さらに特に、低周波イメージングのための第一モードで、及び高周波レーザ検出のための第二モードで動作する焦点面アレイに関する。

短波赤外線（ＳＷＩＲ）焦点面アレイ（ＦＰＡ）は、読み出し集積回路（ＲＯＩＣ）ピクセル・アレイ及び読み出しピクセル回路を含む、ＩＲ高感度感知デバイス（光検出器と言われる）・アレイ及びＲＯＩＣチップを含む。ＩＲ光検出器は、ＩＲ波長で光子を検出することに応答して、電荷、電圧または抵抗を生成する。光検出器出力の大きさは、光検出器により検出された光子数に比例する。

各光検出器の出力は、ＲＯＩＣの対応する読み出しピクセル回路で受信され、処理される。ＲＯＩＣチップ内の光検出器及び対応するＲＯＩＣ回路は、異なる基板上に配置されることが可能であり、光検出器及び対応するＲＯＩＣ読み出しピクセル回路は、ピクセルと言われる。

マルチモードＳＷＩＲカメラは、イメージング及びレーザ・パルス検出のために使用されることが可能である。レーザ・パルス検出モードで、レーザ光源を含むレーザ・デジグネータは、ターゲットに符号化されたレーザ信号を向けることでターゲットを指示する。レーザ・デジグネータの信号は、ある一定の周波数で繰り返される一般に非常に短い持続時間のレーザ・パルス（たとえば、１００ｎｓ未満）であり、この一定の繰り返し周波数は、レーザの符号を表現する。符号化されたレーザ信号は、ターゲットから反射され、ターゲットを識別するために使用されることが可能である。マルチモード・アプリケーションにおいて、同時に、背景シーンを表現する画像を感知し、そのシーン内の位置で符号化されたレーザ・パルスを検出することは望ましい。

しかしながら、画像信号は、相対的に低周波数からなり、相対的に低フレーム・レートで処理されるが、レーザ信号パルス形状は、相対的に高周波数を有し、それらの繰り返しレートの正確な復号は、高いフレーム・レートを必要とする。低周波信号及び高周波信号の両方を処理するために、従来のＳＷＩＲカメラは、所与の時間に高周波信号検出または低周波イメージングのうちの１つのみを一般に実行している。

最近のマルチモードＳＷＩＲカメラは、画像信号及びレーザ信号を取得する、及び／または処理するために異なるピクセル回路を使用している。いくつかのマルチモードＳＷＩＲカメラは、異なる方式で画像及びレーザ信号を処理することについての柔軟性を制限することが可能である相互依存コストで、画像信号及びレーザ信号を取得する、及び／または処理するための１つ以上のコンポーネントを共有するマルチモード・ピクセルを含むように構成されている。

一般的に従来の方法及びシステムは、それらの意図された目的のために十分なものであると考えられてきたが、互いから独立して画像及びレーザ信号を処理することが可能であるピクセルについての当該技術分野で依然として必要性がある。本開示は、この問題についての解決策を提供する。

本開示の態様に従い、ピクセル・アレイのマルチモード・ピクセルを提供する。マルチモード・ピクセルは、光検出器、画像感知回路、パルス検出回路、ならびに画像感知回路及びピクセル・アレイの読み出し導体（複数可）間で結合され、画像感知回路から少なくとも１つの読み出し導体へ画像信号を伝送する画像読み出し経路を含む。マルチモード・ピクセルは、画像読み出し経路と異なるパルス読み出し経路をさらに含み、パルス読み出し経路は、パルス検出回路及び読み出し導体（複数可）間で結合され、パルス検出回路から少なくとも１つの読み出し導体へパルス・データを伝送し、画像読み出し経路は、パルス読み出し経路から独立して制御される。

実施形態において、読み出し導体（複数可）は、画像感知回路から画像信号を受信する画像読み出し導体、及び画像読み出し導体から独立することが可能であるパルス読み出し導体を含むことが可能であり、パルス読み出し導体は、パルス検出回路からパルス・データを受信することが可能である。画像読み出し経路は、少なくとも１つの読み出し導体の画像読み出し導体のみに結合されることが可能であり、パルス読み出し経路は、少なくとも１つの読み出し導体のパルス読み出し導体のみに結合されることが可能である。

実施形態において、画像読み出し経路は、画像及びパルス読み出し経路の非同期操作のためのパルス読み出し経路から独立して制御されることが可能である。画像感知回路及びパルス検出回路は、少なくとも１つの電子機器を共有することが可能である。

さらに本開示の態様に従い、読み出し集積回路（ＲＯＩＣ）を提供する。ＲＯＩＣは、画像読み出し導体、画像読み出し導体から独立するパルス読み出し導体、及び読み出し回路のアレイを含み、各読み出し回路は、ピクセル・アレイのそれぞれのピクセルと関連し、アレイの各ピクセルは、光検出器を含む。各読み出し回路は、画像感知回路、画像読み出し経路、パルス検出回路、及びパルス読み出し経路を含み、パルス読み出し経路は、画像読み出し経路から独立する。画像読み出し経路は、ピクセルの画像感知回路、及び画像読み出し導体間で結合され、画像感知回路から画像読み出し導体へ画像信号を伝送する。パルス読み出し経路は、ピクセルのパルス検出回路、及びパルス読み出し導体間で結合され、パルス検出回路からパルス読み出し導体へパルス・データを伝送する。

実施形態において、ＲＯＩＣは、画像読み出し経路を制御することが可能である画像コントローラ、及びパルス読み出し経路を制御することが可能であり、画像コントローラから独立して動作することが可能であるパルス・コントローラをさらに含むことが可能である。

実施形態において、画像制御信号及びパルス制御信号は、それぞれ、画像行選択信号及びパルス行選択信号、または画像リセット信号及びパルス・リセット信号を含むことが可能である。画像行選択信号は、画像読み出し経路沿いで読み出しを有効にすることが可能であり、パルス行選択信号は、パルス読み出し経路沿いで読み出しを有効にすることが可能である。画像リセット信号は、画像感知回路をリセットすることが可能であり、パルス・リセット信号は、パルス検出回路をリセットすることが可能である。

さらに実施形態において、画像読み出し導体へ伝送される画像信号は、アナログ信号であることが可能であり、パルス読み出し導体へ伝送されるパルス・データは、バイナリ及びデジタルのうちの少なくとも１つであることが可能である。

加えて、実施形態において、パルス・コントローラは、パルス読み出し導体へ伝送される、パルス検出回路により出力された少なくとも１サブセットのパルス・データをさらに選択することが可能であり、各サブセットは、それぞれのパルス検出サブウィンドウ内に含まれることが可能である。

実施形態において、パルス・コントローラは、第一パルス検出サブウィンドウがパルス読み出し導体へ出力される第一フレーム・レート、及び第一フレーム・レートと異なり、第二パルス検出サブウィンドウがパルス読み出し導体へ出力される第二フレーム・レートをさらに制御することが可能である。

その上実施形態において、画像コントローラは、画像信号が画像読み出し導体へ出力される第一フレーム・レートをさらに制御することが可能であり、パルス・コントローラは、パルス・データがパルス読み出し導体へ出力される第二フレーム・レートをさらに制御することが可能である。パルス・コントローラは、第一フレーム・レートを制御する画像コントローラから非同期で第二フレーム・レートを制御することが可能である。

さらに実施形態において、画像コントローラは、画像信号のフレーミングを制御する画像露光制御信号を受信することが可能であり、パルス・コントローラは、パルス・データのフレーミングを制御するパルス露光制御信号を受信することが可能である。画像及びパルス露光制御信号は、異なるソースから受信され、互いから独立して計時されることが可能である。

本開示のさらなる態様において、ＲＯＩＣから読み出された画像信号及びパルス・データを制御する方法を提供する。この方法は、ピクセル・アレイの個々のピクセルから少なくとも１つの読み出し導体へ画像信号の伝送を制御すること、及び画像信号の伝送へ非同期で、ピクセル・アレイの個々のピクセルから少なくとも１つの読み出し導体へパルス・データの伝送を制御することを備える。

実施形態において、画像信号の伝送を制御することは、ピクセル・アレイのそれぞれの画像感知回路、及び少なくとも１つの読み出し導体間で個々の画像読み出し経路沿いに画像信号の伝送を制御することを備えることが可能であり、パルス・データの伝送を制御することは、ピクセル・アレイのそれぞれのパルス検出回路、及び少なくとも１つの読み出し導体間で個々のパルス読み出し経路沿いにパルス・データの伝送を制御することを備えることが可能である。

さらに実施形態において、方法は、少なくとも１つの読み出し導体へ伝送される、ピクセル・アレイにより出力された少なくとも１サブセットのパルス・データを選択することをさらに備えることが可能であり、各サブセットは、それぞれのパルス検出サブウィンドウ内に含まれることが可能である。

加えて、実施形態において、方法は、各パルス検出サブウィンドウが少なくとも１つの読み出し導体へ出力されるフレーム・レートを制御することをさらに備えることが可能である。

さらに、実施形態において、方法は、第一パルス検出サブウィンドウが読み出し導体（複数可）へ出力される第一フレーム・レート、及び第一フレーム・レートと異なり、第二パルス検出サブウィンドウが読み出し導体へ出力される第二フレーム・レートを制御することをさらに備えることが可能である。

実施形態において、方法は、画像信号が少なくとも１つの読み出し導体へ出力される第一フレーム・レートを制御すること、及びパルス・データが少なくとも１つの読み出し導体へ出力される第二フレーム・レートを制御することをさらに備えることが可能である。第二フレーム・レートは、第一フレーム・レートを制御することから非同期で制御されることが可能である。

実施形態において、読み出し導体（複数可）へ伝送されたパルス・データは、バイナリ及びデジタルのうちの少なくとも１つであることが可能である。

主題の開示が関連する当業者は、必要以上の実験なしで主題の開示のデバイス及び方法を行い、使用する方式を容易に理解できるように、その実施形態は、特定の図面に関して以下に本明細書で詳細に説明されるであろう。

本開示の実施形態に従い画像及びレーザ信号のマルチモード感知のためのマルチモード・ピクセルの例示的な実施形態の概略図を示す。 本開示の実施形態に従いイメージング・デバイスの概略図を示す。 本開示の実施形態に従い読み出し集積回路の概略図を示す。 図３で示される読み出し集積回路の読み出し回路の概念図である。 本開示の実施形態に従い読み出し集積回路により出力された画像ウィンドウ及びパルス・サブウィンドウの概略図である。

ここで参照は、同様の参照番号が主題の開示の類似した構造上の特徴または態様を同定する図面に行われる。説明及び図解の目的のために、制限ではなく、本開示に従いマルチモード感知のためのマルチモード・ピクセルの例示的な実施形態の概略図は、図１で示され、一般的に参照記号１００により指示される。本開示、またはその態様に従いマルチモード・ピクセルの他の実施形態は、説明されるように、図２〜５で提供される。

より詳細に以下で説明されるように、マルチモード・ピクセル１００は、パルス検出及びイメージングの両方についてのマルチモード機能を有するマルチモード焦点面（ＦＰＡ）アレイ内に含まれる。マルチモードＦＰＡの１つの例示的な適用は、軍事用レーザ・デジグネータにより放射され、ターゲットから反射されたレーザ・パルスを検出するために使用されるＳＷＩＲカメラである。画像を取得し、短い持続時間を検出するカメラについての他の適用は、高周波光インパルスも、想定される。本開示は、ＳＷＩＲカメラ内のレーザ・パルス検出を使用する実施例を対象とし、本開示は、本出願に限定されない。

レーザ指示のためのレーザ源により放射されたレーザ信号は、短波赤外線帯域内で可視の波長を有することが可能である。高空間分解能パルス・データ出力は、相対的に大きく撮像されたシーン内のオブジェクトに関して、直径で通常わずかなピクセルのみである、これらの相対的に小さく検出されたレーザ・パルスを相関するために必要とされる。加えて、高時間分解能パルス・データ出力は、光検出器により感知されたレーザ信号内の高周波パルスを捕捉し、復号するために必要とされ、レーザ信号は、数十ｎｓのオーダのパルス幅を有することが可能である。レーザ源のパルス繰り返し周波数（ＰＲＦ）の復号精度は、それぞれのマルチモード・ピクセルにより出力されたパルス・データの時間分解能により制限され、必要な到達時間の時間分解能は、数十μｓのオーダであることができる。時間分解能は、パルス・データを読み出すための読み出し経路がリセットされることが可能である、個々のピクセル及びレートによりパルス・データを読み出すためのフレーム・レートで少なくとも部分的に定義される。

反対に、ＳＷＩＲカメラにより実行されたイメージングは、より遅いプロセスである。光検出器出力は、時間の経過とともに積分され、所望の信号対ノイズ比を達成し、画像信号を読み出したい実際のレートを設定する。それに応じて、イメージングの時間分解能は、レーザ・パルス検出のために必要とされる時間分解能より低いことが可能である。個々のピクセルによりパルス・データを読み出すためのフレーム・レート、及び画像信号を読み出すための読み出し経路から読み出すレートがレーザ・パルス検出のためのものより低い可能性があるということになる。

それに応じて、マルチモード・ピクセル１００は、画像を取得しレーザ指示信号を検出するために使用される、カメラのピクセル・アレイ内に含まれることが可能である。このカメラは、たとえば、一般に短波赤外線帯域内で可視の波長である、レーザ信号を検出し、追跡し、復号するために使用されることが可能である短波赤外線（ＳＷＩＲ）カメラであることが可能である。あるいは、またマルチモード・ピクセル１００は、非ＳＷＩＲ波長のレーザにより発生し、または短いパルス持続時間で高周波パルス・エネルギーの他のエミッタにより放射された、高周波イベントを検出するために使用されることが可能である。マルチモード・ピクセル１００は、紫外線、可視、若しくは中波赤外線照明、またはＸ線のような、他の受信した電磁信号を検出するセンサ・アレイ内で使用されることが可能である。

マルチモード・ピクセル１００は、ＩＲ波長内の光子による励起に応答して光電流を出力するＩＲ高感度感知デバイスである、光検出器１０２を含む。赤外線高感度材料は、たとえば、テルル化カドミウム水銀（ＨｇＣｄＴｅ、「ＭｅｒＣａｄ」、または「ＭｅｒＣａｄＴｅｌ」）、アンチモン化インジウム（ＩｎＳｂ、「Ｉｎｎｓ−Ｂｅｅ（インスビー）」と発音される）、インジウム・ガリウム・ヒ素（ＩｎＧａＡｓ、「Ｉｎｎ−Ｇａｓ（インガス）」と発音される）、及び酸化バナジウム（Ｖ）（ＶＯｘ、「Ｖｏｘ（ボックス）」と発音される）を含むことが可能である。あるいは、光検出素子１０２は、十分な帯域幅を有し、持続時間で１ｎｓ〜１０００ｎｓ間の入力信号パルスのために入力信号を電流に変換する入力信号の形式に応答して電流を発生する検出器のいずれかのタイプを表現することが可能である。

光検出器１０２からの出力は、画像感知回路１０４及びパルス検出回路１０６により受信され、処理される。実施形態において、画像感知回路１０４及びパルス検出回路１０６は、重複部分１０８により示されるように、１つ以上の電気デバイス（たとえば、アンプ、トランジスタ及び／またはコンデンサ）を共有することが可能である。他の実施形態において、画像感知回路１０４及びパルス検出回路１０６は、互いから独立し、いずれの電気デバイスも共有しないため、重複部分１０８は、ゼロ（たとえば、なし）である。画像感知回路１０４は、少なくとも１つの読み出し導体１１５へ画像読み出し経路１１０沿いに画像信号（Ｖ画像）を出力する。パルス検出回路１０６は、少なくとも１つの読み出し導体１１５へパルス読み出し経路１１２沿いにパルス・データ（Ｖパルス）を出力する。

読み出し導体１１５ならびに画像及びパルス１１０、１１２の読み出し経路は、それぞれ異なる２方向でマルチモード・ピクセル１００のアレイを横切るため、各マルチモード・ピクセル１００は、第一方向（水平方向として実施例で示される）に向けられる画像読み出し経路１１０及びパルス読み出し経路１１２により横切られる。またマルチモード・ピクセル１００は、第二方向（垂直方向として実施例で示される）に向けられる１セットの１つ以上の読み出し導体１１５により横切られる。このようにして、画像及びパルス読み出し経路１１０、１１２、及び１つ以上の読み出し導体１１５のセットは、水平行及び垂直列のような、異なる２方向でアレイを横切る。読み出し経路１１０、１１２、及び読み出し導体１１５の構成は、行及び列に制限されない。他の構成は、読み出し導体が半径方向の経路に向けられながら、円形経路に向けられる読み出し経路でのように使用されることが可能である。

画像感知回路１０４は、光検出器出力内に含まれた相対的に低周波の信号を受信し、対応する画像信号を出力するように構成される電気デバイスを含む。光検出器１０２により出力された電荷または電流は、積分され、アナログ電圧を生成する。積分時間（積分のために必要な時間）は、画像信号をピクセル１００から読み出すことを可能にするレートを制限する。それに応じて、画像信号を出力するためのフレーム・レートは、相対的に低い。従来の画像フレーム・レートは、３０フレーム／ｍｓ、６０フレーム／ｍｓ及び１２０フレーム／ｍｓである。

パルス検出回路１０６は、光検出器出力内に含まれた相対的に高周波の信号を検出し、対応するバイナリ・パルス検出データを出力するように構成される電気デバイスを含む。光検出器１０２により出力された電荷または電流が処理されることが可能なレートは、積分時間により制限されず、画像感知回路１０４により使用されたレートより高速であることが可能である。それに応じて、パルス・データを読み出すために有用なフレーム・レートは、画像フレーム・レートに比較して高いことができる。

ピクセル１００は、異なるアレイ内に配置されることが可能である電子コンポーネントを含む。各アレイは、それぞれの基板上に配置されることが可能である。光検出器１０２は、光検出器のアレイ内に含まれることが可能であり、各光検出器は、ぞれぞれのピクセルに対応する。ピクセル１００（光検出器１０２を除く）及び読み出し導体１１５の残りの回路及びコンポーネントは、読み出し回路１４０内に含まれ、この読み出し回路１００は、読み出し回路のアレイ内に含まれ、読み出し集積チップ（ＲＯＩＣ）として集積チップ内に含まれることが可能である。読み出し回路アレイの各読み出し回路は、それぞれのピクセルに対応する。それに応じて、ピクセル１００は、光検出器アレイの光検出器１０２、及び光検出器１０２に対応する読み出し回路１４０を含み、読み出し回路１４０は、ＲＯＩＣ内に含まれる。

実施形態において、少なくとも１つの読み出し導体１１５は、画像読み出し導体１１４及びパルス読み出し導体１１６を含む。画像読み出し導体１１４は、画像読み出し経路１１０に結合され、画像信号を受信する。パルス読み出し導体１１６は、パルス読み出し経路１１２に結合され、パルス・データを受信する。画像信号は、アナログ信号であり、ピクセル信号は、バイナリまたはデジタル信号である。

画像読み出し経路１１０は、少なくとも１つのスイッチ１１８により制御される。示された実施例において、少なくとも１つのスイッチ１１８は、画像行選択制御信号（行選択＿画像）に応答する画像行選択スイッチ１２０、及び画像リセット制御信号（画像＿リセット）に応答する画像リセット・スイッチ１２２を含み、画像リセット・バイアス電圧（Ｖリセット＿画像）によりバイアスをかけられる。パルス読み出し経路１１２は、少なくとも１つのスイッチ１２４により制御される。示された実施例において、少なくとも１つのスイッチ１２４は、パルス行選択制御信号（行選択＿パルス）に応答するパルス行選択スイッチ１２６、及びパルス・リセット制御信号（パルス＿リセット）に応答するパルス・リセット・スイッチ１２８を含み、パルス・リセット・バイアス電圧（Ｖリセット＿パルス）によりバイアスをかけられる。

画像行選択スイッチ１２０は、画像読み出し経路１１０を介して画像信号の伝送を制御するため、画像行選択スイッチ１２０を閉じるときに、画像信号を画像感知回路１０４から画像読み出し導体１１４へ伝送する。画像リセット・スイッチ１２２は、画像感知回路１０４のリセットを制御し、画像感知回路１０４をリセットすることは、画像感知回路１０４に存在し、画像読み出し経路１１０に出力されるいずれかの電荷または電圧を除去する。

パルス行選択スイッチ１２６は、パルス読み出し経路１１２を介してパルス・データの伝送を制御するため、パルス行選択スイッチ１２６を閉じるとき、パルス・データをパルス検出回路１０６からパルス読み出し導体１１６へ伝送する。パルス・リセット・スイッチ１２８は、パルス検出回路１０６のリセットを制御し、パルス検出回路１０６をリセットすることは、パルス検出回路１０６に存在しパルス読み出し経路１１０に出力されるいずれかの電荷または電圧を除去する。

スイッチ１２０、１２２、１２６、１２８は、制御信号に応答して開き、または閉じ、読み出し経路を有効にする、またはリセットする、トランジスタのような、回路及び／または電子コンポーネントを含むことが可能である。

図２を参照して、例示的なイメージング・デバイス２００の概略図を示す。イメージング・デバイス２００は、焦点面アレイ（ＦＰＡ）２０２を含む。ＦＰＡ２０２は、少なくとも１つの読み出し導体１１５が読み出し回路１４０のライン（たとえば、列）に結合されながら、光検出器１０２のアレイ、及び読み出し回路１４０のアレイを含む。イメージング・デバイス２００は、光学、行及び列ドライバ、デコーダ、信号処理回路、ならびに画像処理回路（図示せず）をさらに含むことが可能である。さらにイメージング・デバイス２００は、格納されたプログラム可能なインストラクションを実行し、イメージング・デバイス２００の機能を制御する、及び／または実行する１つ以上の処理デバイス（図示せず）を含むことが可能である。

図３は、ＲＯＩＣ３０２を含む例示的なチップ３００の概略図である。ＲＯＩＣ３０２は、基板３０４上に形成された集積回路として提供され、読み出し回路１４０のアレイのライン、たとえば、列を横切る画像及びパルス読み出し導体１１４、１１６を含む、読み出し回路１４０のアレイを含む。ＲＯＩＣ３０２は、ＦＰＡ２０２に組み込まれるため、各読み出し回路１４０は、光検出器アレイのそれぞれの光検出器１０２に対応する。

図４は、ＲＯＩＣ３０２の例示的な構成の概念的なブロック図である。ＲＯＩＣ３０２は、イメージング・ピクセル・アレイ４０４及びパルス検出ピクセル・アレイ４０６を含む。イメージング・ピクセル・アレイ４０４は、画像感知回路（たとえば、図１で示された画像感知回路１０４）のアレイを含み、パルス検出ピクセル・アレイ４０６は、パルス検出回路（たとえば、図１で示されたパルス検出回路１０６）のアレイを含む。

図４は、サイドバイサイドとして、イメージング・ピクセル・アレイ４０２、及びパルス検出ピクセル・アレイ４０６を概念的に描写する。しかしながら、実装において、イメージング・ピクセル・アレイ４０２及びパルス検出アレイ・ピクセル４０６は、併置され、各ピクセル（たとえば、図１で示されたピクセル１００）がそれぞれの画像感知回路及びその対応するパルス検出回路を含むことを意味する。換言すれば、画像感知回路及びパルス検出回路は、１つのピクセル内に含まれた、各それぞれの画像感知回路、及びその対応するパルス検出回路とともに配置される。

加えて、各ピクセルは、画像読み出し経路（たとえば、画像読み出し経路１１０）、画像読み出し経路を制御するスイッチ（たとえば、スイッチ１２０及び１２２）、パルス検出読み出し経路（たとえば、パルス読み出し経路１１２）、及びパルス検出読み出し経路を制御するスイッチ（たとえば、スイッチ１２６及び１２８）を含む。

イメージング・ピクセル・アレイ４０４は、画像読み出し導体１１４を介してアナログ画像信号を出力する。アナログ画像信号は、アナログ・デジタル変換器（ＡＤＣ）によりデジタル化され、ＡＤＣ／ＳＲＡＭ４２２によりメモリ内に一時的に格納されることが可能である。ＡＤＣ／ＳＲＡＭ４２２は、画像シリアライザ４２６へ通信経路４２７を介してデジタル化された画像信号を出力する。画像シリアライザ４２６は、格納されたデジタル画像信号をシリアル化し、それらをＲＯＩＣ３０２のイメージング・ポートを介してＲＯＩＣ３０２から伝送する。あるいは、画像読み出し導体１１４を介して出力されたアナログ画像信号は、アナログ・バッファ（図示せず）によりバッファリングされ、アナログ・バッファ・ドライバ（図示せず）及びマルチプレクサ（図示せず）を介してＲＯＩＣ３０２から出力されることが可能である。

パルス検出ピクセル・アレイ４０６は、パルス読み出し導体１１６を介してバイナリまたはデジタル・パルス・データを出力する。パルス・データは、処理され（さらに以下で記述されるように）、ＲＯＩＣ３０２のパルス・ポートを介してＲＯＩＣ３０２からの出力についてのパルス・データをシリアル化する、パルス・シリアライザ４２４へ通信経路４１３及び４３１沿いにさらに伝送される。ラッチ４２８は、パルス読み出し導体１１６沿いに任意選択で提供される。ラッチ４２８は、パルス読み出し経路（たとえば、図１で示されたパルス読み出し経路１１２）上でタイミング制約を緩和するために、または後処理のためにパルス・データを一時的に格納するために使用されることができる。実施形態において、ＡＤＣ／ＳＲＡＭ４２２は、ＡＤＣ、及びＳＲＡＭのようなメモリ・バッファを含む。ＳＲＡＭは、実施例として提供されるが、特定のタイプのメモリにメモリ・バッファを限定することを意図されない。想定される他のタイプのメモリは、ラッチ、フリップ・フロップ、またはダイナミック・ストレージ素子を含む。ＡＤＣ及びシリアライザは、アナログ及び／またはデジタル・コンポーネントから形成されることが可能である。実施形態において、ラッチ４２８は、フリップ・フロップまたはダイナミック・ストレージ素子のようなデジタル・メモリの他の手段を含む。

通信経路４１９を介して外部画像露光制御信号（外部画像露光）を受信し、イメージング行制御回路４２０へ通信経路４１７を介して画像行制御信号を出力するメイン・デジタル・ブロック４１６を提供する。通信経路４１９を介して提供された外部画像露光制御信号（外部画像露光）は、画像読み出し経路（たとえば、図１で示された画像読み出し経路１１０）のピクセル、及び読み出しフレーム・タイミングの露光ウィンドウを制御する。外部画像露光制御信号に基づき、メイン・デジタル・ブロック４１６及びイメージング行制御回路４２０は、通信経路４１７及び４２３を介して画像タイミング制御信号を生成する。イメージング行制御回路４２０は、イメージング・ピクセル・アレイ４０４へ通信経路４２３を介して画像タイミング制御信号を出力するタイミング・コントローラを含む。イメージング・タイミング制御信号は、対応する読み出し導体へ画像信号（たとえば、Ｖ画像）を伝送するために、及び画像読み出し経路をリセットするために画像読み出し経路（たとえば、図１で示された画像読み出し経路１１０）をそれぞれ制御する、画像行選択制御信号（行選択＿画像）、及び画像行リセット制御信号（画像＿リセット）を含む。

同様に、通信経路４１１を介して外部パルス露光制御信号（外部パルス露光）を受信し、パルス行制御回路４１２へ通信経路４０９を介してパルス行制御信号を出力するパルス・デジタル・ブロック４０８を提供する。通信経路４１１を介して提供された外部パルス露光制御信号（外部パルス露光）は、パルス読み出し経路（たとえば、図１で示されたパルス読み出し経路１１２）のピクセル、及び読み出しフレーム・タイミングの露光ウィンドウを制御する。外部パルス露光制御信号に基づき、パルス・デジタル・ブロック４０８及びパルス行制御回路４１２は、通信経路４０９及び４１５を介して画像タイミング制御信号を生成する。

パルス行制御回路４１２は、パルス検出ピクセル・アレイ４０６へ通信経路４１５を介してパルス・タイミング制御信号を出力するタイミング・コントローラを含む。パルス・タイミング制御信号は、対応する読み出し導体へパルス・データ（たとえば、Ｖパルス）を伝送するために、及びパルス読み出し経路をリセットするためにパルス読み出し経路（たとえば、図１で示されたパルス読み出し経路１１２）をそれぞれ制御する、パルス行選択制御信号（行選択＿パルス）及びパルス行リセット制御信号（パルス＿リセット）を含む。画像行制御信号は、パルス行制御信号に関して非同期である。非同期信号として、それらは、互いから独立して生成され、出力されるため、それらは、異なる独立した時間に出力されることが可能である。独立した時間は、同一のイベントの発生に依存しない。図示するために、イメージング・ピクセル・アレイ４０４の選択された行内に配置されたピクセルの画像感知回路（たとえば、図１で示された画像感知回路１０４）による読み出しを制御するための画像行制御信号は、これらのピクセルの対応するパルス検出回路（たとえば、パルス検出回路１０６）による読み出しを制御するためのパルス行制御信号へ非同期である。

画像行制御信号及びパルス行制御信号の生成及び出力は、異なるコントローラ、すなわち、メイン・デジタル・ブロック４１６及びパルス・デジタル・ブロック４０８により互いから独立して実行される。たとえば、画像行制御信号は、外部画像露光制御信号（外部画像露光）に応答して生成され、出力され、パルス画像行制御信号は、外部パルス露光制御信号（外部パルス露光）に応答して生成され、出力される。外部画像露光制御信号（外部画像露光）及び外部パルス露光制御信号（外部パルス露光）は、それらがＲＯＩＣ３０２の外部にあり、制御信号が互いに関して発生することが可能であるときに所定のタイミング規定がない、異なるそれぞれのデバイスにより提供されることができることを意味する、フレーム・タイミング信号であり、互いに関して非同期である。

そのようなものとして、図１で示されたピクセル１００の画像感知回路１０４内で生成されたデータのフレーム期間、露光タイミング、読み出し開始時間、及び読み出し持続時間、ならびに画像読み出し導体１１４上でイメージング・ピクセル・アレイ４０４の読み出しは、パルス読み出し導体１１６上のパルス検出ピクセル・アレイのピクセル及び読み出しのパルス検出回路１０６で生成されたデータのフレーム期間、露光タイミング、読み出し開始時間、及び読み出し持続時間とすべて異なることができる。

また外部画像露光制御信号（外部画像露光）及び外部パルス露光制御信号は、ＲＯＩＣ３０２（図３で示された）上のタイミング・コントローラにより、またはＲＯＩＣ３０２外部の共通デバイスにより生成されることが可能である。外部画像露光制御信号（外部画像露光）、及び外部パルス露光制御信号（外部パルス露光）で同期要件はないが、信号が同期方式で計時されることが可能である、たとえば、２つの信号が同一のフレーム期間及び／または読み出しタイミングをもたらす共通信号であることが可能であることは、想定される。

実施形態において、パルス・デジタル・ブロック４０８及びメイン・デジタル・ブロック４１６は、たとえば、制御レジスタ、カウンタ、クロック生成回路、及び他のデジタル・ロジックを各含む。他の実施形態において、パルス・デジタル・ブロック４０８及びメイン・デジタル・ブロック４１６は、マスタ・クロック生成回路を含む、これらの素子のうちのいくつかを共有することができる。

実施形態において、パルス行制御回路４１２及びイメージング行制御回路４２０は、たとえば、制御レジスタ、カウンタ、デジタル・ロジック、遅延素子、及び行ドライバ・バッファを各含む、各タイミング・コントローラである。

メイン・デジタル・ブロック４１６は、通信経路４２１を介して制御信号をさらに出力し、ＡＤＣ／ＳＲＡＭ４２２を制御し、画像読み出し導体１１４のサンプリング、ＡＤＣタイミング、及び画像シリアライザ４２６へ結果として生じるデジタル化された出力の伝播を制御する。またメイン・デジタル・ブロック４１６は、通信経路４２９を介して制御信号を出力し、画像シリアライザ４２６を制御し、たとえば、画像シリアライザ４２６内へのデジタル化されたデータの転送を制御し、ワード・アライメントをシリアル化し、シリアライザ読み出しを開始し、停止する。

それに応じて、ＲＯＩＣ３０２は、焦点面アレイの個々のピクセル（たとえば、図２で示された焦点面アレイ２０２のピクセル１００）内の画像及びパルス読み出し経路の非同期制御を提供する。画像及びパルス読み出し経路は、独立して、非同期な、タイミング・コントローラ、イメージング行制御回路４２０及びパルス行制御回路４１２により制御される。画像信号及びパルス・データは、それぞれのデータ・チャネル（互いから独立するそれぞれの通信経路を各含む、画像シリアライザ４２６及びパルス・シリアライザ４２４）を介して出力され、異なるポートを通してＲＯＩＣ３０２から出力される。

特に、画像信号は、画像読み出し導体１１４へ画像読み出し経路（たとえば、図１で示された画像読み出し経路１１０）を介してＡＤＣ／ＳＲＡＭ４２２へ、つぎに通信経路４２７を介して画像シリアライザ４２６へ伝送され、ＲＯＩＣ３０２のイメージング・ポートを介して出力される。パルス・データは、パルス読み出し導体１１６へパルス読み出し経路（たとえば、図１で示されたパルス読み出し経路１１２）を介してパルス・デジタル・ブロック４０８へ、つぎに通信経路４１３を介してメイン・デジタル・ブロック４１６へ画像信号から独立して伝送され、通信経路４３１を介してパルス・シリアライザ４２４が後に続き、ＲＯＩＣ３０２のパルス・ポートを介して出力される。

示された実施例において、メイン・デジタル・ブロック４１６が画像信号のデータ・チャネルに関連した信号の処理及び出力から独立してパルス・シリアライザ４２４へパルス・データを処理し、出力すること、すなわち、信号がＡＤＣ／ＳＲＡＭ４２２及び画像シリアライザ４２６へ出力されることに留意する。実施形態において、メイン・デジタル・ブロック４１６は、パルス・データ・チャネルから削除されることが可能であり、パルス・データは、メイン・デジタル・ブロック４１６を通過せずに、パルス・シリアライザ４２４へパルス・デジタル・ブロック４０８により直接提供される。

異なる制御信号を画像シリアライザ４２６及びパルス・シリアライザ４２４へ提供することで、パルス・データのシリアル化及びフォーマットの独立した制御を提供し、画像信号のシリアル化されたデータ・インタフェースは、異なり、独立してシリアル化のためにフォーマットされることが可能である。

図５は、画像ウィンドウ５００及び複数のパルス・サブウィンドウ５０２を含む、ＲＯＩＣ（たとえば、ＲＯＩＣ３０２）により出力された画像及びパルス・ウィンドウを図示する。さまざまなウィンドウ・サイズ及び読み出しフレーム・レートは、画像信号及びパルス・データと関連した読み出し経路の独立した制御により有効にされる。各ウィンドウは、独立して制御されたフレーム・レートを含むことが可能である。

バイナリまたはデジタル・パルス・データは、ＡＤＣ／ＳＲＡＭ４２２を使用してデジタル値にセトリングする、及び／または変換される必要がある電圧レベルを有するアナログ画像信号より高速で処理し、伝送することが可能であるため、パルス・データは、画像信号より高速で各ピクセル（たとえば、図１のピクセル１００）から読み出されることが可能である。たとえば、イメージング・フレーム・レートは、６０Ｈｚに設定され、電圧セトリング及びＡＤＣに対応することができながら、パルス検出フレーム・レートは、１０００Ｈｚのような、より高速のレートで設定されることが可能である。これは、完全な視野を有するイメージング操作のために高感度及び完全積分時間を可能にし、同時にパルス・データ内のパルス繰り返し周波数及びパルス・コードからの独立のためにパルス・データ内のレーザ・パルスの到達時間を判定する機能に関して高い時間分解能を提供する。

ピクセル画像信号は、イメージングに適切であるフレーム・レート（たとえば、６０Ｈｚ）を有する単一の画像ウィンドウとして読み出されるようにアドレス指定され、制御されることが可能である。画像ウィンドウは、完全な視野を提供する、焦点面アレイのピクセルのフルセットを含むことが可能である。実施形態において、画像信号は、アドレス指定されることが可能であるため、画像ウィンドウは、部分的な視野を提供する、焦点面アレイのピクセルのサブセット（用語サブセットは、本明細書で適切なサブセットを指す）を含むことが可能である。実施形態において、画像ウィンドウは、複数の、異なる、部分的な視野を提供する、アドレス指定されたピクセル画像信号の異なるセットに各対応する、複数のサブウィンドウを含むことが可能である。

画像ウィンドウが完全若しくは部分である、またはサブウィンドウを含むかどうかにかかわらず、パルス・データは、異なるパルス・サブウィンドウとして読み出されるように制御される異なる１セットのアドレス指定されたピクセル・パルス・データに各対応する、複数のパルス・サブウィンドウを含むことが可能である。パルス・サブウィンドウは、同時にアドレス指定され、制御され、読み出されることが可能である。実施形態において、各パルス・サブウィンドウは、固有のフレーム・レートで読み出されることが可能である。他の実施形態において、パルス・サブウィンドウは、同一のフレーム・レートですべて読み出される。パルス検出サブウィンドウ・フレーム・レートは、画像ウィンドウのために使用されたフレーム・レートよりかなり高いことが可能である。

図５で示された実施例において、例示的な画像ウィンドウ５００は、６０Ｈｚのフレーム・レートで６４０×５１２ピクセルを含み、第一パルス・ウィンドウ５０２は、ＳＷ０とラベル付けされ、１．０ｋＨｚのフレーム・レートで３２×３２ピクセルの第一セットを含み、第二パルス・ウィンドウ５０２は、ＳＷ１とラベル付けされ、１．０ｋＨｚのフレーム・レートで６４×６４ピクセルの第一セットを含み、第三パルス・ウィンドウ５０２は、ＳＷ２とラベル付けされ、１．０ｋＨｚのフレーム・レートで第一セットと異なる６４×６４ピクセルの第二セットを含み、第四パルス・ウィンドウ５０２は、ＳＷ３とラベル付けされ、１．０ｋＨｚのフレーム・レートで、第一セットと異なる、３２×３２ピクセルの第二セットを含む。サブウィンドウ５０２は、相互に排他的であるが、それらは、重複するようにアドレス指定されることが可能であるため、いくつかのピクセルを１つより多いサブウィンドウ内に含む。

画像フレーム・レートは、各画像フレームの開始をトリガする、外部画像露光制御信号（外部画像露光）により決定される。完全なパルス・ウィンドウについてのパルス・フレーム・レートは、各パルス・フレームの開始をトリガする、外部パルス露光制御信号（外部パルス露光）により決定される。外部パルス及び画像制御信号は、互いに関して非同期であるため、画像及びパルス・ウィンドウは、異なるアドレッシング及びフレーム・レートを有することが可能である。

実施形態において、パルス・ウィンドウ５０２は、異なるフレーム・レート、たとえば、６０Ｈｚのフレーム・レートを有するＳＷ０、１ｋＨｚのフレーム・レートを有するＳＷ１、１．５ｋＨｚのフレーム・レートを有するＳＷ２、及び１０ｋＨｚのフレーム・レートを有するＳＷ３を各有することが可能である。サブウィンドウの総フレーム読み出し時間は、完全なパルス・ウィンドウについての全体的なフレーム読み出し時間に等しく、またはこれより短くなければならない。パルス・デジタル・ブロック４０８は、各サブウィンドウ５０２を出力するためにパルス・シリアライザ４２４へ追加のパルスを出力することで、パルス・サブウィンドウ５０２をアドレス指定し、各サブウィンドウ５０２についてのフレーム・レートを調整することが可能である。実施形態において、パルス・デジタル・ブロック４０８は、フレーム・レートを設定するように調整されることが可能である制御レジスタを含むことが可能である。

イメージング・フレーム・レートに関して増加したフレーム・レートで複数のサブウィンドウを提供する機能は、レーザ・パルスの到達時間内で増加した時間分解能を提供する。これは、画像センサの完全な視野内で複数のターゲットを指示する複数のレーザ・デジグネータ・ソースからのパルスを検出し、復号する機能を強化する。たとえば、第一フレーム・レートで完全な視野を読み出しながら、パルス・データは、４つの異なるＸ−Ｙ座標で４つの異なるレーザ・デジグネータ・ソースにより出力されたレーザ信号について検出されることが可能である。つぎにＸ−Ｙ座標を含むパルス・データ・サブウィンドウは、改良された到達時間分解能を達成し、正確な繰り返し周波数復号を可能にする、増加した第二フレーム・レートでパルス・データを読み出すために使用されることが可能である。復号は、１〜２１Ｈｚのレーザ・デジグネータ・パルスの繰り返し周期で達成可能である。実施形態において、復号は、８０ｕｓより良い繰り返し周期の精度を達成可能である。加えて、画像及びパルス・データについてのサブウィンドウ及び独立したフレーム・レートを使用して、パルスは、完全な視野にわたり正確に検出され、６４０×５１２ピクセル、１２８０×１０１２ピクセル、または１９２０×１２００ピクセルのような、異なる分解能を有する画像センサ・ピクセル・アレイについて同一の時間分解能で復号されることが可能である。

本開示の方法及びシステムは、上記で説明され図面で示されるように、画像信号及びパルス・データの独立した読み出しのために提供するマルチモード・ピクセルのために提供する。主題の開示の装置及び方法は、実施形態に関連して示され記述されながら、当業者は、変形形態及び／または修正形態が主題の開示の趣旨及び範囲から逸脱することなくそれらへ行われることができることを容易に理解するであろう。

１００ 読み出し回路
１０２ 光検出器
１０４ 画像感知回路
１０６ パルス検出回路
１０８ 重複部分
１１０ 読み出し経路
１１２ 読み出し経路
１１４ 画像読み出し導体
１１５ 読み出し導体
１１６ パルス読み出し導体
１１８ スイッチ
１２０、１２２、１２４、１２６ スイッチ
１２８ パルス・リセット・スイッチ
１４０ 読み出し回路
２００ 例示的なイメージング・デバイス
２００ イメージング・デバイス
２０２ 焦点面アレイ
３０４ 基板
４０４ イメージング・ピクセル・アレイ
４０６ パルス検出ピクセル・アレイ
４０８ パルス・デジタル・ブロック
４０９、４１１ 通信経路
４１２ パルス行制御回路
４１３、４１５ 通信経路
４１６ メイン・デジタル・ブロック
４１７、４１９ 通信経路
４２０ イメージング行制御回路
４２１、４２３ 通信経路
４２３ 通信経路
４２４ パルス・シリアライザ
４２６ 画像シリアライザ
４２７ 通信経路
４２８ ラッチ
４２９、４３１ 通信経路
５００ 画像ウィンドウ
５０２ パルス・ウィンドウ

Claims (11)

1. 画像読み出し導体、
   前記画像読み出し導体から独立するパルス読み出し導体、
   読み出し回路のアレイ、
   を備え、
   各読み出し回路は、ピクセル・アレイのそれぞれのピクセルと関連し、各ピクセルは、光検出器を含み、
   各読み出し回路は、
   画像感知回路、
   前記ピクセルの画像感知回路、及び前記画像読み出し導体間で結合され、前記画像感知回路から前記画像読み出し導体へ画像信号を伝送する画像読み出し経路、
   パルス検出回路、
   前記画像読み出し経路から独立し、前記ピクセルのパルス検出回路、及び前記パルス読み出し導体間で結合され、前記パルス検出回路から前記パルス読み出し導体へパルス・データを伝送するパルス読み出し経路、
   前記画像読み出し経路を制御する画像制御信号を出力する画像コントローラ、及び、
   前記パルス読み出し経路を制御する前記画像制御信号と異なるパルス制御信号を出力するパルス・コントローラ、
   を備え、
   前記画像コントローラは、前記画像信号のフレーミングを制御する画像露光制御信号を受信し、前記パルス・コントローラは、前記パルス・データのフレーミングを制御するパルス露光制御信号を受信し、前記画像及びパルス露光制御信号は、異なるソースから受信され互いから独立して計時される、
   読み出し集積回路（ＲＯＩＣ）。
2. 前記画像及びパルス制御信号の出力と関連したタイミングは、互いから独立する、請求項１の前記ＲＯＩＣ。
3. 前記画像制御信号及び前記パルス制御信号は、それぞれ、（ａ）前記画像読み出し経路沿いで読み出しを有効にする画像行選択信号、及び前記パルス読み出し経路沿いで読み出しを有効にするパルス行選択信号、ならびに（ｂ）前記画像感知回路をリセットする画像リセット信号、及び前記パルス検出回路をリセットするパルス・リセット信号のうちの少なくとも１つを含む、請求項１の前記ＲＯＩＣ。
4. 前記画像読み出し導体へ伝送された前記画像信号は、アナログ信号であり、前記パルス読み出し導体へ伝送された前記パルス・データは、バイナリ及びデジタルのうちの少なくとも１つである、請求項１の前記ＲＯＩＣ。
5. 前記パルス・コントローラは、前記パルス検出回路により出力された少なくとも１サブセットの前記パルス・データをさらに選択し、前記パルス読み出し導体へ伝送され、各サブセットは、それぞれのパルス検出サブウィンドウ内に含まれる、請求項１の前記ＲＯＩＣ。
6. 前記画像コントローラは、前記画像信号が前記画像読み出し導体へ出力される第一フレーム・レートをさらに制御し、
   前記パルス・コントローラは、前記パルス・データが前記パルス読み出し導体へ出力される第二フレーム・レートをさらに制御し、前記パルス・コントローラは、前記第一フレーム・レートを制御する前記画像コントローラから非同期で前記第二フレーム・レートを制御する、
   請求項１の前記ＲＯＩＣ。
7. 読み出し集積回路（ＲＯＩＣ）から読み出される画像信号及びパルス・データを制御する方法であって、
   ピクセル・アレイの個々のピクセルから少なくとも１つの読み出し導体への画像信号の伝送を制御し、
   前記ピクセル・アレイの前記個々のピクセルから前記少なくとも１つの読み出し導体へのパルス・データの伝送を、前記画像信号の伝送へ非同期で制御し、
   画像コントローラによって、前記画像信号を伝送する画像読み出し経路を制御する画像制御信号を出力し、
   パルス・コントローラによって、前記パルス・データを伝送するパルス読み出し経路を制御する前記画像制御信号と異なるパルス制御信号を出力し、
   前記画像コントローラは、前記画像信号のフレーミングを制御する画像露光制御信号を受信し、前記パルス・コントローラは、前記パルス・データのフレーミングを制御するパルス露光制御信号を受信し、前記画像及びパルス露光制御信号は、異なるソースから受信され互いから独立して計時され、
   前記画像信号の伝送を制御することは、前記ピクセル・アレイのそれぞれの画像感知回路、及び前記少なくとも１つの読み出し導体間の個々の画像読み出し経路沿いで前記画像信号の伝送を制御することを備え、前記パルス・データの伝送を制御することは、前記ピクセル・アレイのそれぞれのパルス検出回路、及び前記少なくとも１つの読み出し導体間で個々のパルス読み出し経路沿いに前記パルス・データの伝送を制御することを備え、
   前記画像信号が前記少なくとも１つの読み出し導体へ出力される第一フレーム・レートを制御し、
   前記パルス・データが前記少なくとも１つの読み出し導体へ出力される第二フレーム・レートを制御し、前記第二フレーム・レートは、前記第一フレーム・レートを制御することから非同期で制御されることをさらに備える、方法。
8. 前記少なくとも１つの読み出し導体へ伝送される、前記ピクセル・アレイにより出力された少なくとも１サブセットの前記パルス・データを選択することをさらに備え、各サブセットは、それぞれのパルス検出サブウィンドウ内に含まれる、請求項７の前記方法。
9. 各パルス検出サブウィンドウが前記少なくとも１つの読み出し導体へ出力されるフレーム・レートを制御することをさらに備える、請求項８の前記方法。
10. 第一パルス検出サブウィンドウが前記少なくとも１つの読み出し導体へ出力される第一フレーム・レート、及び前記第一フレーム・レートと異なり、第二パルス検出サブウィンドウが前記少なくとも１つの読み出し導体へ出力される第二フレーム・レートを制御することをさらに備える、請求項８の前記方法。
11. 前記少なくとも１つの読み出し導体へ伝送された前記パルス・データは、バイナリ及びデジタルのうちの少なくとも１つである、請求項７の前記方法。

Images