JP6893889B2

JP6893889B2 - Semiconductor wafer and its manufacturing method

Info

Publication number: JP6893889B2
Application number: JP2018001768A
Authority: JP
Inventors: 正茨木; 力大西
Original assignee: 直江津電子工業株式会社
Priority date: 2018-01-10
Filing date: 2018-01-10
Publication date: 2021-06-23
Anticipated expiration: 2038-01-10
Also published as: JP2019121728A

Description

本発明は、拡散ウエハやポリッシュドウエハ等として、半導体素子や半導体デバイスやその他の電子部品などの製造過程に用いられる、単結晶から切り出された半導体ウエハ、及び、半導体ウエハを生産するための製造方法に関する。 The present invention is used for producing semiconductor wafers cut from a single crystal and semiconductor wafers used in the manufacturing process of semiconductor elements, semiconductor devices, other electronic components, etc. as diffusion wafers, polished wafers, and the like. Regarding the method.

従来、この種の半導体ウエハの製造方法として、チャンバと、このチャンバ内に配置されシリコン融液に赤リンを添加したドーパント添加融液を収納可能な坩堝と、種子結晶をドーパント添加融液に接触させた後に引き上げる引き上げ部と、を備えた単結晶引き上げ装置を利用して得られる単結晶を用いたシリコンウェーハの製造方法がある（例えば、特許文献１参照）。
このシリコンウェーハの製造方法では、単結晶の抵抗率が０．７ｍΩ・ｃｍ以上０．９ｍΩ・ｃｍ以下となるように、シリコン融液に赤リンを添加し、単結晶を引き上げ、単結晶の引き上げ時の温度が５７０℃±７０℃の範囲内となる時間が２０分以上２００分以下となる部分からシリコンウェーハを切り出している。
このように製造された単結晶から得られるシリコンウェーハの抵抗率は、０．７ｍΩ・ｃｍ以上０．９ｍΩ・ｃｍ以下となり、赤リンの濃度は、８．０×１０¹⁹〜１．１×１０²⁰ａｔｏｍｓ／ｃｍ³となる。 Conventionally, as a method for producing this type of semiconductor wafer, a chamber, a pit that is arranged in the chamber and can store a dopant-added melt in which red phosphorus is added to a silicon melt, and a seed crystal are brought into contact with the dopant-added melt. There is a method for manufacturing a silicon wafer using a single crystal obtained by using a single crystal pulling device provided with a pulling portion for pulling the wafer (see, for example, Patent Document 1).
In this silicon wafer manufacturing method, red phosphorus is added to the silicon melt so that the resistivity of the single crystal is 0.7 mΩ ・ cm or more and 0.9 mΩ ・ cm or less, the single crystal is pulled up, and the single crystal is pulled up. A silicon wafer is cut out from a portion where the time during which the temperature is within the range of 570 ° C. ± 70 ° C. is 20 minutes or more and 200 minutes or less.
The resistivity of the silicon wafer obtained from the single crystal produced in this manner is 0.7 mΩ · cm or more and 0.9 mΩ · cm or less, and the concentration of red phosphorus is 8.0 × 10 ^{19 to} 1.1 × 10. It becomes ²⁰ atoms / cm ^3.

国際公開第２０１４／１７５１２０号パンフレットInternational Publication No. 2014/175120 Pamphlet

しかし乍ら、このような従来の半導体ウエハの製造方法により得られるシリコンウェーハでは、最良のものであっても抵抗率を０．７ｍΩ・ｃｍ、赤リンの濃度を１．１×１０²⁰ａｔｏｍｓ／ｃｍ³とすることが限界であった。
そもそも、シリコンに対するリンの溶解度は、シリコンの溶融（１４１２℃）時に比べ、シリコンの融点よりも低温域（約１０５０℃〜１３００℃）の方が高いことが知られている。
このような状況下で、半導体材料に対する不純物の濃度を、半導体材料の溶融時における不純物の溶解度（固溶限界）よりも向上させて、低抵抗率を達成することが要望されている。 However, in the silicon wafer obtained by such a conventional method for manufacturing a semiconductor wafer, the resistivity is 0.7 mΩ · cm and the concentration of red phosphorus is 1.1 × 10 ²⁰ atoms / cm, even if it is the best. The limit was ^{cm 3.}
In the first place, it is known that the solubility of phosphorus in silicon is higher in the low temperature range (about 1050 ° C to 1300 ° C) than in the melting point of silicon (1412 ° C) as compared with the case of melting silicon (1412 ° C).
Under such circumstances, it is required to improve the concentration of impurities in the semiconductor material to be higher than the solubility (solid solution limit) of the impurities at the time of melting the semiconductor material to achieve a low resistivity.

このような課題を解決するために本発明に係る半導体ウエハは、溶融した半導体材料及び第一不純物からなるウエハの厚さ方向全域に亘って、第二不純物がドープされた拡散層を有し、前記拡散層における前記第一不純物及び前記第二不純物の濃度の和は、前記半導体材料の融点時の前記第一不純物の溶解度よりも高濃度であることを特徴とする。
また、このような課題を解決するために本発明に係る半導体ウエハの製造方法は、溶融した半導体材料及び第一不純物からなる単結晶のインゴットを作成する単結晶作成工程と、前記インゴットをスライスしてウエハが作成されるスライス工程と、前記ウエハに第二不純物がドープされた拡散層を形成する拡散工程と、を含み、前記拡散工程では、前記ウエハの厚さ方向全域に亘って前記第二不純物を、前記単結晶作成工程において前記半導体材料が溶融した時の前記第一不純物の溶解度よりも高濃度となるようにドープすることを特徴とする。 In order to solve such a problem, the semiconductor wafer according to the present invention has a diffusion layer doped with a second impurity over the entire thickness direction of the wafer composed of the molten semiconductor material and the first impurity. The sum of the concentrations of the first impurity and the second impurity in the diffusion layer is characterized in that the concentration is higher than the solubility of the first impurity at the melting point of the semiconductor material.
Further, in order to solve such a problem, the method for manufacturing a semiconductor wafer according to the present invention includes a single crystal making step of making a single crystal ingot composed of a molten semiconductor material and a first impurity, and slicing the ingot. It includes a slicing step in which the wafer is created, and a diffusion step of the second impurity to form a diffusion layer doped to the upper lobes Te, in the diffusion process, the over the thickness direction entire area of the wafer first (Ii) The impurity is doped so as to have a concentration higher than the solubility of the first impurity when the semiconductor material is melted in the single crystal forming step.

本発明の実施形態に係る半導体ウエハの製造方法の全体構成を示す説明図であり、（ａ）が単結晶作成工程の縦断正面図、（ｂ）がスライス工程の正面図、（ｃ）が拡散工程の拡大縦断正面図で要部を部分拡大したものである。It is explanatory drawing which shows the whole structure of the manufacturing method of the semiconductor wafer which concerns on embodiment of this invention, (a) is a longitudinal front view of a single crystal manufacturing process, (b) is a front view of a slicing process, (c) is diffusion. Enlargement of the process This is a partially enlarged view of the main part in the vertical sectional front view. 実施例１，２の不純物濃度と抵抗率を示す比較線図である。It is a comparative diagram which shows the impurity concentration and resistivity of Examples 1 and 2. 実施例３の不純物濃度と抵抗率を示す比較線図である。It is a comparative diagram which shows the impurity concentration and resistivity of Example 3. Ｓｉ中の不純物の溶解度を示す比較線図である。It is a comparative diagram which shows the solubility of the impurity in Si.

以下、本発明の実施形態を図面に基づいて詳細に説明する。
本発明の実施形態に係る半導体ウエハＡは、拡散ウエハやポリッシュドウエハ（ＰＷ）等として、半導体素子や半導体デバイスやその他の電子部品などの製造過程に用いられ、単結晶のインゴット１から切り出されたウエハ１１に拡散処理を施すことで、不純物（ドーパント）ｄが拡散されるものである。
半導体素子や半導体デバイスやその他の電子部品などの製造工程では、図１（ａ）（ｂ）（ｃ）に示す単結晶のインゴット１から半導体ウエハＡを作成するウエハ作成過程と、半導体ウエハＡの主面部に半導体素子を形成する素子形成過程と、に大別される。
ウエハ作成過程は、半導体材料ｓからなる単結晶のインゴット１を作成する単結晶作成工程と、インゴット１をスライスしてウエハ１１を作成するスライス工程と、を含んでいる。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
The semiconductor wafer A according to the embodiment of the present invention is used as a diffusion wafer, a polished wafer (PW), or the like in a manufacturing process of a semiconductor element, a semiconductor device, another electronic component, or the like, and is cut out from a single crystal ingot 1. By subjecting the wafer 11 to a diffusion treatment, the impurity (dopant) d is diffused.
In the manufacturing process of semiconductor elements, semiconductor devices, other electronic parts, etc., the wafer manufacturing process of manufacturing the semiconductor wafer A from the single crystal ingot 1 shown in FIGS. 1 (a), (b), and (c) and the process of manufacturing the semiconductor wafer A of the semiconductor wafer A It is roughly divided into an element forming process in which a semiconductor element is formed on a main surface portion.
The wafer making process includes a single crystal making step of making a single crystal ingot 1 made of a semiconductor material s, and a slicing step of slicing the ingot 1 to make a wafer 11.

単結晶作成工程では、チョクラルスキー法（ＣＺ法）やフローティングゾーン法(ＦＺ法)などにより、単結晶のインゴット１が作成される。ＣＺ法とは、図１（ａ）に示されるように、坩堝Ｂ１内で半導体材料ｓや不純物ｄなどを融解し、これらの溶液２を単結晶引き上げ装置機構Ｂ２で引き上げて成長させる結晶成長法である。ＦＺ法とは、坩堝Ｂ１を使用せず誘導加熱で半導体材料ｓが溶融されてその融液を表面張力で保持する方法である。
半導体材料ｓとしては、シリコン（Ｓｉ）やゲルマニウム（Ｇｅ）などが用いられる。
不純物ｄとしては、リン（Ｐ），ヒ素（Ａｓ），アンチモン（Ｓｂ）などのｎ型ドーパントや、ホウ素（Ｂ），アルミニウム（Ａｌ），ガリウム（Ｇａ），インジウム（Ｉｎ）などのｐ型ドーパントが用いられる。特にリンＰとしては、主に赤リンや白リン(黄リン)などが用いられる。
また、ウエハ作成工程と素子形成工程は、一般的に異なる場所で行われることが多い。例えばウエハ作成工程が行われる第一の工場では、半導体素子などの種類に関係なく共通する半導体ウエハＡを作成する。半導体ウエハＡには、両面拡散が施されたウエハの片側表面を削り落として研磨加工することや、両面拡散が施されたウエハを拡散面と平行に二分割することで構成される拡散ウエハも含まれる。半導体ウエハＡや拡散ウエハは、第二の工場に出荷され、第二の工場では各種の素子形成工程を行うことにより、多種類の半導体素子や半導体デバイスやその他の電子部品などが製造される。 In the single crystal producing step, the single crystal ingot 1 is produced by the Czochralski method (CZ method), the floating zone method (FZ method), or the like. As shown in FIG. 1A, the CZ method is a crystal growth method in which a semiconductor material s, impurities d, and the like are melted in a crucible B1 and these solutions 2 are pulled up by a single crystal pulling device mechanism B2 to grow. Is. The FZ method is a method in which the semiconductor material s is melted by induction heating without using the crucible B1 and the melt is held by surface tension.
As the semiconductor material s, silicon (Si), germanium (Ge), or the like is used.
Impurities d include n-type dopants such as phosphorus (P), arsenic (As), and antimony (Sb), and p-type dopants such as boron (B), aluminum (Al), gallium (Ga), and indium (In). Is used. In particular, as phosphorus P, red phosphorus, white phosphorus (yellow phosphorus) and the like are mainly used.
Further, the wafer making step and the element forming step are generally performed in different places in many cases. For example, in the first factory where the wafer making process is performed, a common semiconductor wafer A is made regardless of the type of semiconductor element or the like. The semiconductor wafer A also includes a diffusion wafer formed by scraping off one side surface of a double-sided diffusion wafer and polishing it, or by dividing a double-sided diffusion wafer into two parts in parallel with the diffusion surface. included. The semiconductor wafer A and the diffusion wafer are shipped to a second factory, and various types of semiconductor elements, semiconductor devices, and other electronic components are manufactured in the second factory by performing various element forming steps.

ところで、半導体材料ｓに対する不純物ｄの溶解度は、図４の「Ｓｉ中の不純物の溶解度［ａｔｏｍｓ／ｃｍ³］（出典：「半導体ハンドブック」，第２版，オーム社）」に示されるように、半導体材料ｓの温度上昇に伴って増加するが、半導体材料ｓの融点よりも低い温度がピークで、それ以上になると温度上昇に伴って急速に減少する。
例えばＳｉに対するＰの溶解度は、Ｓｉの固体状態における所定の温度域（約１０５０℃〜１３００℃）の方が、Ｓｉの融点（１４１２℃）における液体状態よりも高い。またそれ以外のＡｓやＳｂなどの不純物ｄもＰと同様な傾向があり、図示しないが半導体材料ｓとしてＧｅなどに対する不純物ｄの溶解度も同様な傾向がある。
このため、半導体材料ｓと不純物ｄを主に融解した後に固化させるＣＺ法や、半導体材料ｓの融液に不純物ｄを添加した後に固化させるＦＺ法などで、単結晶のインゴット１（固溶体）を作成しても、半導体材料ｓに対する不純物ｄの濃度は、固溶限（固溶限界）を越えることがない。これに伴い、単結晶のインゴット１から切り出したウエハ１１も、不純物ｄの濃度が固溶限界を越えないので、所望の低抵抗率が得られないという問題があった。 By the way, the solubility of the impurity d in the semiconductor material s is as shown in "Solubility of Impurities in Si [atoms / cm ³ ] (Source:" Semiconductor Handbook ", 2nd Edition, Ohm Co., Ltd.)" in FIG. It increases as the temperature of the semiconductor material s rises, but peaks at a temperature lower than the melting point of the semiconductor material s, and decreases rapidly as the temperature rises above that temperature.
For example, the solubility of P in Si in a predetermined temperature range (about 1050 ° C to 1300 ° C) in the solid state of Si is higher than that in the liquid state at the melting point of Si (1412 ° C). Other impurities d such as As and Sb also have the same tendency as P, and although not shown, the solubility of the impurity d in Ge and the like as the semiconductor material s also tends to be the same.
Therefore, a single crystal ingot 1 (solid solution) can be obtained by a CZ method in which the semiconductor material s and the impurity d are mainly melted and then solidified, or an FZ method in which the impurity d is added to the melt of the semiconductor material s and then solidified. Even if it is produced, the concentration of the impurity d with respect to the semiconductor material s does not exceed the solid solution limit (solid solution limit). Along with this, the wafer 11 cut out from the single crystal ingot 1 also has a problem that the desired low resistivity cannot be obtained because the concentration of the impurity d does not exceed the solid solution limit.

そこで、本発明の実施形態に係る半導体ウエハＡでは、固体状態の半導体材料ｓ中に不純物ｄをドープする方法として、溶融した半導体材料ｓ及び第一不純物ｄ１からなるウエハ１の少なくとも一部に、第二不純物ｄ２がドープされた拡散層１１ａを有する。
拡散層１１ａにおいて第一不純物と第二不純物ｄ２との濃度の和は、後述する拡散法により、半導体材料ｓの融点時の第一不純物ｄ１の溶解度よりも高濃度となるようにドープされている。
そして、本発明の実施形態に係る半導体ウエハＡを生産するための製造方法では、溶融した半導体材料ｓ及び第一不純物ｄ１からなる単結晶のインゴット１を作成する単結晶作成工程と、インゴット１をスライスしてウエハ１１が作成されるスライス工程と、ウエハ１１の少なくとも一部に第二不純物ｄ２がドープされた拡散層１１ａを形成する拡散工程と、を主要な工程として含んでいる。
ここで、ウエハ１１の少なくとも一部とは、ウエハ１１の両側又は片側の表面１１ｂにおいて、その表面全体か或いはパターニングなどの一部分である。
第一不純物ｄ１，第二不純物ｄ２としては、前述した不純物ｄの中から同じ導電型のものを用いることが好ましい。
スライス工程では、図１（ｂ）に示されるように、バンドソーなどの切断装置（図示しない）を用いて、単結晶のインゴット１を胴体部１ａとコーン部（ヘッド部）１ｂとテール部１ｃに切断し、ワイヤソーなどの切断装置（図示しない）で胴体部１ａから複数枚のウエハ１１を切り出す。
拡散工程では、図１（ｃ）に示されるように後述する拡散法により、ウエハ１１の少なくとも一部に対して第二不純物ｄ２を、単結晶作成工程において半導体材料ｓが溶融した時の第一不純物ｄ１の溶解度よりも高濃度となるようにドープすることで、拡散層１１ａが形成される。 Therefore, in the semiconductor wafer A according to the embodiment of the present invention, as a method of doping the impurity d into the solid state semiconductor material s, at least a part of the wafer 1 composed of the molten semiconductor material s and the first impurity d1 is subjected to. It has a diffusion layer 11a doped with the second impurity d2.
In the diffusion layer 11a, the sum of the concentrations of the first impurity and the second impurity d2 is doped so as to have a higher concentration than the solubility of the first impurity d1 at the melting point of the semiconductor material s by the diffusion method described later. ..
Then, in the manufacturing method for producing the semiconductor wafer A according to the embodiment of the present invention, the single crystal making step of making a single crystal ingot 1 composed of the molten semiconductor material s and the first impurity d1 and the ingot 1 are used. The main steps include a slicing step of slicing to prepare the wafer 11, and a diffusion step of forming a diffusion layer 11a in which at least a part of the wafer 11 is doped with the second impurity d2.
Here, at least a part of the wafer 11 is the entire surface or a part of the patterning or the like on the surfaces 11b on both sides or one side of the wafer 11.
As the first impurity d1 and the second impurity d2, it is preferable to use the same conductive type among the above-mentioned impurities d.
In the slicing step, as shown in FIG. 1B, a single crystal ingot 1 is attached to the body portion 1a, the cone portion (head portion) 1b, and the tail portion 1c by using a cutting device (not shown) such as a band saw. It is cut, and a plurality of wafers 11 are cut out from the body portion 1a with a cutting device (not shown) such as a wire saw.
In the diffusion step, as shown in FIG. 1 (c), the second impurity d2 is added to at least a part of the wafer 11 by the diffusion method described later, and the first when the semiconductor material s is melted in the single crystal forming step. The diffusion layer 11a is formed by doping so that the concentration is higher than the solubility of the impurity d1.

拡散法とは、ウエハ１１の表面１１ｂに第二不純物ｄ２が添加され、熱拡散によりウエハ１１の内部１１ｃに溶解させる気相拡散法や、第二不純物ｄ２からなる固体薄膜がウエハ１１の表面１１ｂに堆積され、熱拡散によりウエハ１１の内部１１ｃに拡散させる固相拡散法などである。
つまり、単結晶作成工程によって第一不純物ｄ１が添加された単結晶のインゴット１からなるウエハ１１の少なくとも一部に対し、拡散工程により第二不純物ｄ２が添加されて拡散層１１ａとなる。
このため、ウエハ１の拡散層１１ａでは、半導体材料ｓに対する第一不純物ｄ１及び第二不純物ｄ２の濃度の和が、半導体材料ｓの融点時（単結晶作成工程）における第一不純物ｄ１の溶解度（固溶限界）を越えることになる。
特に拡散工程では、ウエハ１１の表面１１ｂに第二不純物ｄ２を付着して浸透させるデポジション工程と、第二不純物ｄ２をウエハ１の内部１１ｃに拡散させるドライブイン工程と、を含み、デポジション工程を一回又は複数回行うことが好ましい。
さらに加えて、デポジション工程となる第二不純物ｄ２の付着及び浸透（デポジション）中において、ウエハ１１の表面１１ｂに生成される化合物層１１ｄをデポジション後に除去する除去工程が含まれ、除去工程を行った後にドライブイン工程となる第二不純物ｄ２の拡散（ドライブイン）を行うことも可能である。 The diffusion method is a vapor phase diffusion method in which the second impurity d2 is added to the surface 11b of the wafer 11 and dissolved in the inside 11c of the wafer 11 by thermal diffusion, or a solid thin film composed of the second impurity d2 is the surface 11b of the wafer 11. This is a solid phase diffusion method in which the wafer is deposited on the wafer 11 and diffused inside the wafer 11 by thermal diffusion.
That is, the second impurity d2 is added to at least a part of the wafer 11 made of the single crystal ingot 1 to which the first impurity d1 is added by the single crystal forming step to form the diffusion layer 11a.
Therefore, in the diffusion layer 11a of the wafer 1, the sum of the concentrations of the first impurity d1 and the second impurity d2 with respect to the semiconductor material s is the solubility of the first impurity d1 at the melting point of the semiconductor material s (single crystal forming step). It will exceed the solid dissolution limit).
In particular, the diffusion step includes a deposition step of adhering the second impurity d2 to the surface 11b of the wafer 11 and permeating it, and a drive-in step of diffusing the second impurity d2 into the inside 11c of the wafer 1. Is preferably performed once or multiple times.
In addition, a removing step of removing the compound layer 11d formed on the surface 11b of the wafer 11 after the deposition during the adhesion and permeation (deposition) of the second impurity d2, which is the deposition step, is included. It is also possible to perform diffusion (drive-in) of the second impurity d2, which is a drive-in step after the above.

デポジション工程からドライブイン工程に至る製法には、デポジション工程からドライブイン工程に至る過程において、デポジション工程中でウエハ１１の表面１１ｂに生成される化合物層１１ｄを除去した後にドライブイン工程を行う第一の製法と、最後のデポジション工程中で生成される化合物層１１ｄを残したままドライブイン工程を行う第二の製法と、がある。
第一の製法の場合には、デポジション工程との除去工程を一回ずつ又は複数回（２回以上）繰り返して行った後に、最終的に化合物層１１ｄが除去された状態で、最後にドライブインを行う。
第二の製法の場合には、デポジション工程と除去工程を一回ずつ又は複数回（２回以上）繰り返して行った後に、最後のデポジション工程で生成された化合物層１１ｄが最終的に残された状態で、ドライブインを行う。
それ以外の第二の製法としてはデポジション工程を一回又は複数回（２回以上）繰り返して行った後に、最終的に化合物層１１ｄが残された状態で、ドライブインを行うことも可能である。
また、最終的に化合物層１１ｄを残した状態でドライブインする場合には、ドライブイン後もウエハ１１の表面１１ｂに化合物層１１ｄが残る。しかし、ドライブイン後に残った化合物層１１ｄは、洗浄などで容易に除去できる。その他に前記ウエハ作成工程などの後工程において、ウエハ１１の片側表面が削り落とされる時に化合物層１１ｄを含めて削り落とすことも可能である。 In the manufacturing method from the deposition process to the drive-in process, in the process from the deposition process to the drive-in process, the drive-in process is performed after removing the compound layer 11d formed on the surface 11b of the wafer 11 in the deposition process. There is a first manufacturing method to be carried out and a second manufacturing method to carry out a drive-in step while leaving the compound layer 11d produced in the final deposition step.
In the case of the first manufacturing method, after the removal step with the deposition step is repeated once or a plurality of times (twice or more), the compound layer 11d is finally removed, and finally the drive is performed. Make an in.
In the case of the second production method, after the deposition step and the removal step are repeated once or a plurality of times (twice or more), the compound layer 11d produced in the final deposition step is finally left. Drive-in is performed in this state.
As a second manufacturing method other than that, it is also possible to perform drive-in with the compound layer 11d finally left after repeating the deposition step once or a plurality of times (twice or more). is there.
When the compound layer 11d is finally driven in, the compound layer 11d remains on the surface 11b of the wafer 11 even after the drive-in. However, the compound layer 11d remaining after the drive-in can be easily removed by washing or the like. In addition, in a post-process such as the wafer making step, when one side surface of the wafer 11 is scraped off, it is also possible to scrape off the compound layer 11d as well.

拡散工程の具体例として図１（ｃ）に示される場合には、拡散炉Ｃによる気相拡散法を用いて、ウエハ１１の両側表面１１ｂに第二不純物ｄ２を添加し、熱拡散によりウエハ１１の内部１１ｃに拡散させている。
図示例の拡散炉Ｃは、従来周知構造の横型拡散炉であり、石英管Ｃ１と、ボードＣ２と、石英管Ｃ１の周囲に配設されたヒーターなどの発熱体Ｃ３と、石英管Ｃ１の内部空間Ｃｓに所望の気体を供給する供給部Ｃ４と、を備えている。
デポジション工程やドライブイン工程では、複数枚のウエハ１１が載置されたボードＣ２を石英管Ｃ１に挿入してから、供給部Ｃ４により所望の気体を石英管Ｃ１内に供給しつつ、発熱体Ｃ３で第二不純物ｄ２の拡散開始温度以上に昇温して所定時間熱処理する。
図示例では、ボードＣ２上に複数枚のウエハ１１を所定間隔毎に配置している。
供給部Ｃ４は、デポジション工程において第二不純物ｄ２が含まれた気体を石英管Ｃ１内に供給する。第二不純物ｄ２がＰである場合には、Ｐが含まれた塩化ホスホリル（オキシ塩化リン）などと、窒素やアルゴンやヘリウム又はいずれかの混合ガスなど及び酸素と、を同時に流し込み、約１２００℃以下で第二不純物ｄ２の付着及び浸透（デポジション）が行われる。
また、その他の例として図示しないが、拡散炉Ｃとして図示例以外の構造の横型拡散炉を用いることや、縦型拡散炉を使用することや、気相拡散法と別の拡散法を用いることや、第二不純物ｄ２としてＰと別なものを用いることや、デポジション工程を繰り返す度にデポジション条件を変更することも可能である。 In the case shown in FIG. 1C as a specific example of the diffusion step, the second impurity d2 is added to both side surfaces 11b of the wafer 11 by using the vapor phase diffusion method by the diffusion furnace C, and the wafer 11 is thermally diffused. It is diffused inside 11c of.
The diffusion furnace C in the illustrated example is a horizontal diffusion furnace having a well-known structure in the past, and includes a quartz tube C1, a board C2, a heating element C3 such as a heater arranged around the quartz tube C1, and the inside of the quartz tube C1. A supply unit C4 for supplying a desired gas to the space Cs is provided.
In the deposition process and the drive-in process, after the board C2 on which a plurality of wafers 11 are placed is inserted into the quartz tube C1, the heating element is supplied to the quartz tube C1 by the supply unit C4. The temperature is raised above the diffusion start temperature of the second impurity d2 at C3 and heat-treated for a predetermined time.
In the illustrated example, a plurality of wafers 11 are arranged at predetermined intervals on the board C2.
The supply unit C4 supplies a gas containing the second impurity d2 into the quartz tube C1 in the deposition step. When the second impurity d2 is P, phosphoryl chloride (phosphoryl chloride) containing P, nitrogen, argon, helium, or a mixed gas of any of them, and oxygen are simultaneously poured in, and the temperature is about 1200 ° C. The second impurity d2 is attached and permeated (depositioned) below.
Further, although not shown as another example, a horizontal diffusion furnace having a structure other than the illustrated example may be used as the diffusion furnace C, a vertical diffusion furnace may be used, or a diffusion method different from the vapor phase diffusion method may be used. Alternatively, it is possible to use a second impurity d2 different from P, or to change the deposition condition each time the deposition process is repeated.

さらに、デポジション工程において拡散炉Ｃ内の各ウエハ１１は、その表面１１ｂから第二不純物ｄ２としてＰなどを取り込み、表面１１ｂから所定深さまで第二不純物ｄ２が浸透する。これと同時に各ウエハ１１の表面１１ｂが酸素と熱の影響で酸化されるから、各ウエハ１１の表面１１ｂには、第二不純物ｄ２がＰである場合、リンガラスなどの酸化物からなる化合物層１１ｄが生成される。
このため、化合物層１１ｄの除去工程を含む場合には、デポジション工程とドライブイン工程の間に、拡散炉Ｃからウエハ１１を取り出す必要がある。このため、デポジション工程専用の拡散炉Ｃと別にドライブイン工程の拡散炉Ｃを用いることも可能である。
除去工程では、デポジションされたウエハ１１を拡散炉Ｃから取り出し、フッ化水素酸（フッ酸）などの洗浄剤で化合物層１１ｄの除去を行ってから拡散炉Ｃに入れてドライブインするか、又はデポジションされたウエハ１１を拡散炉Ｃから取り出さずに化合物層１１ｄが残ったままでドライブインする。
ドライブイン工程では、供給部Ｃ４によりキャリアガスとして窒素やアルゴンやヘリウム又はいずれかの混合ガスなどを石英管Ｃ１内に流し込み、一般的にデポジション温度より高い温度、約１３００℃以上でドライブインが行われる。
これにより、各ウエハ１１の表面１１ｂから内部１１ｃに向かって、所定濃度で所定深さの拡散層１１ａが生成される。
また、大量のウエハ１１をバッチ処理で一度にまとめて拡散処理するには、拡散炉Ｃの内部空間Ｃｓに複数枚のウエハ１１を相互に密接させて並列状に起立配置することが好ましい。
ドライブイン工程の後工程として、作成された半導体ウエハＡから拡散ウエハを製造する場合には、ドライブイン後の拡散処理されたウエハ１１の中間部をスライシング加工により切断分離（二分割）して、拡散層１１ａ以外の厚みが目標厚みになるように、それぞれの切断面を研磨加工すれば、片側の表面１１ｂのみに拡散層１１ａを有する全体の厚みがほぼ等しい２つの拡散ウエハが作成される。またウエハ１１の二分割に代えて、片側表面１１ｂのみを削り研磨することで、拡散層１１ａ以外の厚みが目標厚みとなった一つの拡散ウエハを作成することも可能である。 Further, in the deposition step, each wafer 11 in the diffusion furnace C takes in P and the like as the second impurity d2 from the surface 11b, and the second impurity d2 permeates from the surface 11b to a predetermined depth. At the same time, the surface 11b of each wafer 11 is oxidized by the influence of oxygen and heat. Therefore, when the second impurity d2 is P, a compound layer made of an oxide such as phosphorus glass is formed on the surface 11b of each wafer 11. 11d is generated.
Therefore, when the step of removing the compound layer 11d is included, it is necessary to take out the wafer 11 from the diffusion furnace C between the deposition step and the drive-in step. Therefore, it is also possible to use the diffusion furnace C in the drive-in process separately from the diffusion furnace C dedicated to the deposition process.
In the removal step, the deposited wafer 11 is taken out from the diffusion furnace C, the compound layer 11d is removed with a detergent such as hydrofluoric acid (hydrofluoric acid), and then the compound layer 11d is put into the diffusion furnace C and driven in. Alternatively, the deposited wafer 11 is not taken out from the diffusion furnace C and is driven in with the compound layer 11d remaining.
In the drive-in process, nitrogen, argon, helium, or a mixed gas of any of them is poured into the quartz tube C1 as a carrier gas by the supply unit C4, and the drive-in is generally performed at a temperature higher than the deposition temperature, about 1300 ° C. or higher. Will be done.
As a result, a diffusion layer 11a having a predetermined concentration and a predetermined depth is generated from the surface 11b of each wafer 11 toward the inside 11c.
Further, in order to perform diffusion processing of a large amount of wafers 11 at once by batch processing, it is preferable to arrange a plurality of wafers 11 in parallel in parallel with each other in close contact with each other in the internal space Cs of the diffusion furnace C.
When a diffusion wafer is manufactured from the produced semiconductor wafer A as a post-process of the drive-in step, the intermediate portion of the diffusion-treated wafer 11 after the drive-in is cut and separated (divided into two) by slicing. By polishing each cut surface so that the thickness other than the diffusion layer 11a becomes the target thickness, two diffusion wafers having the diffusion layer 11a on only one surface 11b and having substantially the same overall thickness are produced. Further, instead of dividing the wafer 11 into two parts, it is possible to produce one diffusion wafer having a thickness other than the diffusion layer 11a as a target thickness by shaving and polishing only one side surface 11b.

このような本発明の実施形態に係る半導体ウエハＡ及びその製造方法によると、ウエハ１の拡散層１１ａでは、半導体材料ｓに対する第一不純物ｄ１及び第二不純物ｄ２の濃度の和が、半導体材料ｓの融点時（単結晶作成工程）における第一不純物ｄ１の溶解度（固溶限界）を越える。
したがって、低抵抗率な半導体ウエハＡを提供することができる。
その結果、赤リンの濃度が１．１×１０²⁰ａｔｏｍｓ／ｃｍ³で抵抗率が０．７ｍΩ・ｃｍが限界である従来のものに比べ、電力損失の少ない半導体素子や半導体デバイスやその他の電子部品などを作製でき、省エネ効果に優れて環境に優しい。 According to the semiconductor wafer A and the method for producing the same according to the embodiment of the present invention, in the diffusion layer 11a of the wafer 1, the sum of the concentrations of the first impurity d1 and the second impurity d2 with respect to the semiconductor material s is the sum of the concentrations of the semiconductor material s. It exceeds the solubility (solid solubility limit) of the first impurity d1 at the melting point of (single crystal forming step).
Therefore, it is possible to provide the semiconductor wafer A having a low resistivity.
As a result, semiconductor elements, semiconductor devices, and other electrons with less power loss than conventional ones with a red phosphorus concentration of 1.1 x 10 ²⁰ atoms / cm ^{3 and a resistivity of 0.7 mΩ · cm as the limit.} It can manufacture parts, etc., has an excellent energy-saving effect, and is environmentally friendly.

特に拡散工程は、ウエハ１１の表面１１ｂに第二不純物ｄ２を付着させるデポジション工程と、第二不純物ｄ２をウエハ１の内部１１ｃに拡散させるドライブイン工程と、を含み、デポジション工程を複数回行うことが好ましい。
この場合には、デポジション工程の繰り返し回数が増えることに伴って、ウエハ１１の表面１１ｂに対する第二不純物ｄ２の付着量が増加する。
このため、デポジション工程が繰り返し行われた後にドライブイン工程を行うことにより、多量に付着した第二不純物ｄ２がウエハ１の内部１１ｃに拡散する。
したがって、ウエハ１に対する第二不純物ｄ２の濃度を確実に増大させることができる。
その結果、低抵抗率な半導体ウエハＡを確実に作製できる。 In particular, the diffusion step includes a deposition step of adhering the second impurity d2 to the surface 11b of the wafer 11 and a drive-in step of diffusing the second impurity d2 to the inside 11c of the wafer 1, and the deposition step is performed a plurality of times. It is preferable to do so.
In this case, as the number of repetitions of the deposition step increases, the amount of the second impurity d2 adhering to the surface 11b of the wafer 11 increases.
Therefore, by performing the drive-in step after the deposition step is repeated, a large amount of the second impurity d2 adhering is diffused into the inside 11c of the wafer 1.
Therefore, the concentration of the second impurity d2 with respect to the wafer 1 can be surely increased.
As a result, the semiconductor wafer A having a low resistivity can be reliably produced.

さらに、デポジション工程中においてウエハ１１の表面１１ｂに生成される化合物層１１ｄを除去する除去工程を含み、デポジション工程及び除去工程を行った後にドライブイン工程を行うことが好ましい。
この場合には、前回のデポジションで生成された化合物層１１ｄが除去された状態で、次回のデポジションを行うため、不純物が短時間でより深く浸透する。最後のデポジション後に化合物層１１ｄを除去せず連続してドライブインすることが可能になる。
したがって、所望の不純物濃度分布を短時間の熱処理で且つより確実に得ることができる。
その結果、デポジション回数を減らすことや除去回数を減らしても高濃度で深い拡散を実現できる。これにより簡素化とコストダウンが同時に図れる。
デポジション工程及び除去工程の繰り返し回数と、それぞれのデポジション温度やデポジション時間や拡散源の供給量などのデポジション条件、又はドライブイン温度やドライブイン時間などのドライブイン条件のいずれか一方又は両方を調節することによって、拡散層１１ａを拡散面から任意の深度に設定することが可能となる。 Further, it is preferable to include a removing step of removing the compound layer 11d formed on the surface 11b of the wafer 11 in the deposition step, and to perform a drive-in step after performing the deposition step and the removing step.
In this case, since the next deposition is performed with the compound layer 11d generated in the previous deposition removed, the impurities penetrate deeper in a short time. After the final deposition, the compound layer 11d can be continuously driven in without being removed.
Therefore, the desired impurity concentration distribution can be obtained more reliably by heat treatment in a short time.
As a result, even if the number of depositions is reduced or the number of removals is reduced, deep diffusion at a high concentration can be realized. As a result, simplification and cost reduction can be achieved at the same time.
Either the number of repetitions of the deposition process and the removal process, the deposition conditions such as the respective deposition temperature, the deposition time, and the supply amount of the diffusion source, or the drive-in conditions such as the drive-in temperature and the drive-in time, or By adjusting both, the diffusion layer 11a can be set to an arbitrary depth from the diffusion surface.

また、デポジション工程を行った後に、デポジション工程で生成された化合物層１１ｄが残ったままドライブイン工程を行うことが好ましい。
この場合には、デポジション後に化合物層１１ｄを除去せず連続してドライブインすることが可能になる。
したがって、所望の不純物濃度分布を最小工程数でより簡単に得ることができる。
その結果、デポジション回数を減らすことや除去工程を省略しても高濃度で深い拡散を実現できる。これにより大幅な簡素化とコストダウンが同時に図れる。
デポジション温度やデポジション時間や拡散源の供給量などのデポジション条件、又はドライブイン温度やドライブイン時間などのドライブイン条件のいずれか一方又は両方を調節することによって、拡散層１１ａを拡散面から任意の深度に設定することが可能となる。 Further, after the deposition step is performed, it is preferable to perform the drive-in step with the compound layer 11d produced in the deposition step remaining.
In this case, it becomes possible to drive in continuously without removing the compound layer 11d after deposition.
Therefore, the desired impurity concentration distribution can be obtained more easily with the minimum number of steps.
As a result, high concentration and deep diffusion can be realized even if the number of depositions is reduced or the removal step is omitted. As a result, significant simplification and cost reduction can be achieved at the same time.
By adjusting either or both of the deposition conditions such as the deposition temperature, the deposition time, and the supply amount of the diffusion source, or the drive-in conditions such as the drive-in temperature and the drive-in time, the diffusion layer 11a is diffused. It is possible to set any depth from.

またさらに、図１（ｃ）に示されるように、ドライブイン工程では、複数枚のウエハ１１をそれぞれ所定間隔が空くように配置することが好ましい。
この場合には、デポジション後に化合物層１１ｄを除去せずにドライブインしても、化合物層１１ｄ中の第二不純物ｄ２の一部がウエハ１１の面内から外部へ均一に飛散するため、面内均一状態でウエハ１１の内部１１ｃに拡散する。
したがって、化合物層１１ｄの有無に関係なくウエハ１１の少なくとも一部に第二不純物ｄ２を面内均一状態で拡散させることができる。
その結果、各ウエハ１１の間にシリコンなどの耐熱性に優れた粉体を挟んでスタックしドライブインする製法に比べて、ウエハ１１面内の拡散深さのバラツキ（面内分布が不均一）を防止することができる。
また、ウエハ１１の表面１１ｂに汚れが発生することがある製法に比べて、ウエハ１１の表面１１ｂが粉体と接触しないため、汚れの発生を防止することができる。
また、ウエハ１１の間にシリコンなどの粉体を挟んでドライブインした場合、ウエハ１１の表面１１ｂに汚れが発生することがある製法に比べて、ウエハ１１の表面１１ｂが粉体と接触しないため、汚れの発生を防止することができる。 Furthermore, as shown in FIG. 1C, in the drive-in step, it is preferable to arrange the plurality of wafers 11 so as to be spaced apart from each other at predetermined intervals.
In this case, even if the compound layer 11d is driven in without being removed after deposition, a part of the second impurity d2 in the compound layer 11d is uniformly scattered from the inside of the wafer 11 to the outside. It diffuses into the inside 11c of the wafer 11 in a uniform state.
Therefore, the second impurity d2 can be diffused in at least a part of the wafer 11 in an in-plane uniform state regardless of the presence or absence of the compound layer 11d.
As a result, compared to the manufacturing method in which powder having excellent heat resistance such as silicon is sandwiched between each wafer 11 and stacked and driven in, the diffusion depth in the wafer 11 surface varies (in-plane distribution is non-uniform). Can be prevented.
Further, as compared with the manufacturing method in which the surface 11b of the wafer 11 may be soiled, the surface 11b of the wafer 11 does not come into contact with the powder, so that the generation of stains can be prevented.
Further, when powder such as silicon is sandwiched between the wafers 11 and driven in, the surface 11b of the wafer 11 does not come into contact with the powder as compared with the manufacturing method in which the surface 11b of the wafer 11 may be soiled. , It is possible to prevent the occurrence of dirt.

次に、本発明の実施形態に係る半導体ウエハＡの実施例について説明する。
実施例１〜３は、ＣＺ法で半導体材料ｓのＳｉと第一不純物ｄ１のＰが融解固化された単結晶のインゴット１を作成し、この単結晶のインゴット１から切り出したウエハ１１の両側表面１１ｂに、第二不純物ｄ２としてＰを気相拡散法で溶解させた半導体ウエハＡである。実施例１〜３の拡散工程では、複数回のデポジション、フッ酸によるリンガラスの除去、ドライブインを順次行っている。
実施例１と実施例３では、第一不純物ｄ１のＰとして赤リンを添加している。実施例２では、第一不純物ｄ１のＰとして白リン(黄リン)を添加している。さらに実施例１〜３では共に、第二不純物のＰとしてオキシ塩化リンを用いている。
このように作成された実施例１〜３において、それぞれＰの濃度が、半導体材料ｓの融点時（単結晶作成工程）におけるＰの溶解度（固溶限界）を越えるか否かを検証した。
さらに実施例１〜３において、それぞれの抵抗率が、半導体材料ｓの融点時（単結晶作成工程）における抵抗率よりも低くなるか否かを検証した。 Next, an example of the semiconductor wafer A according to the embodiment of the present invention will be described.
In Examples 1 to 3, a single crystal ingot 1 in which Si of the semiconductor material s and P of the first impurity d1 are melted and solidified by the CZ method is prepared, and both side surfaces of the wafer 11 cut out from the single crystal ingot 1 are prepared. It is a semiconductor wafer A in which P as a second impurity d2 is dissolved in 11b by a vapor phase diffusion method. In the diffusion steps of Examples 1 to 3, deposition is performed a plurality of times, phosphorus glass is removed by hydrofluoric acid, and drive-in is performed in sequence.
In Examples 1 and 3, red phosphorus is added as P of the first impurity d1. In Example 2, white phosphorus (yellow phosphorus) is added as P of the first impurity d1. Further, in both Examples 1 to 3, phosphorus oxychloride is used as P of the second impurity.
In Examples 1 to 3 thus prepared, it was verified whether or not the concentration of P exceeds the solubility (solid solution limit) of P at the melting point of the semiconductor material s (single crystal forming step).
Further, in Examples 1 to 3, it was verified whether or not each resistivity was lower than the resistivity at the melting point of the semiconductor material s (single crystal forming step).

このため、実施例１〜３として下記のウエハ１１をそれぞれ用意した。
・実施例１のウエハ１１：直径が１５０ｍｍ，厚みが６４０μｍ、
第一不純物ｄ１のＰが赤リン
・実施例２のウエハ１１：直径が１５０ｍｍ，厚みが６４０μｍ、
第一不純物ｄ１のＰが白リン(黄リン)
・実施例３のウエハ１１：直径が１５０ｍｍ，厚みが１０００μｍ
第一不純物ｄ１のＰが赤リン
実施例１，３のウエハ１１は、単結晶作成工程における融点時のＳｉに対するＰ（赤リン）の濃度が１．１×１０²⁰ａｔｏｍｓ／ｃｍ³、抵抗率が０．７ｍΩ・ｃｍとなるように設定した。
実施例２のウエハ１１は、単結晶作成工程における融点時のＳｉに対するＰ（白リン）の濃度が４．３×１０¹³ａｔｏｍｓ／ｃｍ³、抵抗率が１００Ω・ｃｍとなるように設定した。
実施例１〜３のウエハ１１は、拡散工程（デポジション工程）及び除去工程において、Ｓｉに対するＰ（赤リン，白リン）の濃度が略同じになるように、下記に示す条件でデポジションと化合物層１１ｄの除去をそれぞれ行った。
・デポジション温度：１２００℃以下
・デポジション時間：２．５時間
・デポジション回数：２回
・フッ酸によるリンガラスの除去：２回
実施例１〜３のウエハ１１は、拡散工程（ドライブイン工程）において、下記に示す条件でドライブインをそれぞれ行った。
・実施例１，３の赤リンがドープされたウエハ１１に対する
ドライブイン温度及び時間：１３００℃以上×３６０時間
・実施例２の白リンがドープされたウエハ１１に対する
ドライブイン温度及び時間：１３００℃以上×３６０時間超
実施例１〜３におけるＰの濃度［ａｔｏｍｓ／ｃｍ³］は、２探針法によるＳＲ（広がり抵抗）測定で求めた。
実施例１〜３における抵抗率［ｍΩ・ｃｍ］は、それぞれの換算値（ＡＳＴＭ′７４）で求めた。 Therefore, the following wafers 11 were prepared as Examples 1 to 3.
Wafer 11 of Example 1: diameter 150 mm, thickness 640 μm,
P of the first impurity d1 is red phosphorus-Wafer 11 of Example 2: Diameter 150 mm, thickness 640 μm,
P of the first impurity d1 is white phosphorus (yellow phosphorus)
Wafer 11 of Example 3: Diameter 150 mm, thickness 1000 μm
P of the first impurity d1 is red phosphorus Wafers 11 of Examples 1 and 3 have a concentration of P (red phosphorus) with respect to Si at the melting point in the single crystal preparation step of 1.1 × 10 ²⁰ atoms / cm ³ , and a resistivity. Was set to be 0.7 mΩ · cm.
The wafer 11 of Example 2 was set so that the concentration of P (white phosphorus) with respect to Si at the melting point in the single crystal forming step was 4.3 × 10 ¹³ atoms / cm ³ , and the resistivity was 100 Ω · cm.
Wafers 11 of Examples 1 to 3 were deposited under the conditions shown below so that the concentrations of P (red phosphorus, white phosphorus) with respect to Si were substantially the same in the diffusion step (deposition step) and the removal step. The compound layer 11d was removed, respectively.
-Deposition temperature: 1200 ° C or less-Deposition time: 2.5 hours-Number of depositions: 2 times-Removal of phosphorus glass with hydrofluoric acid: 2 times Wafers 11 of Examples 1 to 3 are diffusing steps (drive-in). In the step), each drive-in was performed under the conditions shown below.
-Drive-in temperature and time for the red phosphorus-doped wafer 11 of Examples 1 and 3: 1300 ° C. or higher x 360 hours-Drive-in temperature and time for the white phosphorus-doped wafer 11 of Example 2: 1300 ° C. Above × 360 hours The P concentration [atoms / cm ³ ] in Examples 1 to 3 was determined by SR (spread resistance) measurement by the two-probe method.
The resistivity [mΩ · cm] in Examples 1 to 3 was determined by the respective conversion values (ASTM'74).

検証結果を図２及び図３に示す。
図２及び図３において左縦軸は、実施例１〜３の不純物濃度（ａｔｏｍｓ／ｃｍ³）を示し、右縦軸は、実施例１〜３の抵抗率（Ω・ｃｍ）を示し、横軸は、実施例１〜３の厚み方向（ｘ／μｍ）を示している。実施例１，２の場合には、３２０μｍが厚み方向の中央である。実施例３の場合には、厚み方向の片側となる５００μｍのみを示している。
図２及び図３では、Ｓｉの融点時（単結晶作成工程）におけるＰの溶解度（固溶限界）を一点鎖線で示している。Ｓｉの融点時（単結晶作成工程）における抵抗率を二点鎖線で示している。
実施例１，２は、ドライブインが前述した条件で実行されることにより、図２に示されるようにＰの濃度が、ウエハ１１の厚さ方向全域に亘って（両側表面１１ｂを貫通して）、Ｓｉの融点時（単結晶作成工程）におけるＰの溶解度（固溶限界）である１．１×１０²⁰ａｔｏｍｓ／ｃｍ³を越えた。
詳しくは、ウエハ１１の拡散面（両側表面１１ｂ）から約２００μｍまでが１．６×１０²⁰ａｔｏｍｓ／ｃｍ³となり、ウエハ１１の厚み方向中央部（内部１１ｃの中央を中心とした約１００μｍの部位）が１．３×１０²⁰ａｔｏｍｓ／ｃｍ³となった。
このため実施例１，２の抵抗率は、ウエハ１１の厚さ方向全域に亘って、Ｓｉの融点時（単結晶作成工程）における抵抗率である０．７ｍΩ・ｃｍよりも低くなった。
詳しくは、ウエハ１１の拡散面（両側表面１１ｂ）から約２００μｍまでが０．５ｍΩ・ｃｍとなり、ウエハ１１の厚み方向中央部（内部１１ｃの中央を中心とした約１００μｍの部位）が０．６ｍΩ・ｃｍとなった。 The verification results are shown in FIGS. 2 and 3.
In FIGS. 2 and 3, the left vertical axis shows the impurity concentration (atoms / cm ³ ) of Examples 1 to 3, and the right vertical axis shows the resistivity (Ω · cm) of Examples 1 to 3 and is horizontal. The shaft shows the thickness direction (x / μm) of Examples 1 to 3. In the case of Examples 1 and 2, 320 μm is the center in the thickness direction. In the case of Example 3, only 500 μm, which is one side in the thickness direction, is shown.
In FIGS. 2 and 3, the solubility (solid solution limit) of P at the melting point of Si (single crystal forming step) is shown by a alternate long and short dash line. The resistivity at the melting point of Si (single crystal forming step) is shown by a two-dot chain line.
In Examples 1 and 2, when the drive-in is executed under the above-mentioned conditions, the concentration of P is increased over the entire thickness direction of the wafer 11 (penetrating the surfaces 11b on both sides) as shown in FIG. ), The solubility (solid solution limit) of P at the melting point of Si (single crystal preparation step) exceeded 1.1 × 10 ²⁰ atoms / cm ³ .
Specifically, the area from the diffusion surface (both side surfaces 11b) of the wafer 11 to about 200 μm is 1.6 × 10 ²⁰ atoms / cm ³ , and the central portion in the thickness direction of the wafer 11 (a portion of about 100 μm centered on the center of the inner 11c). ) Was 1.3 × 10 ²⁰ atoms / cm ³ .
Therefore, the resistivity of Examples 1 and 2 was lower than the resistivity of 0.7 mΩ · cm at the melting point of Si (single crystal forming step) over the entire thickness direction of the wafer 11.
Specifically, the area from the diffusion surface (both side surfaces 11b) of the wafer 11 to about 200 μm is 0.5 mΩ · cm, and the central portion in the thickness direction of the wafer 11 (a portion of about 100 μm centered on the center of the inner 11c) is 0.6 mΩ.・ It became cm.

実施例３は、ドライブインが前述した条件で実行されることにより、図３に示されるようにＰの濃度が、ウエハ１１の厚さ方向の一部で、Ｓｉの融点時（単結晶作成工程）におけるＰの溶解度（固溶限界）である１．１×１０²⁰ａｔｏｍｓ／ｃｍ³を越えた。
詳しくは、ウエハ１１の拡散面（両側表面１１ｂ）から約１６０μｍまでが１．６×１０²⁰ａｔｏｍｓ／ｃｍ³となり、そこから徐々に低下して拡散面から約３００μｍでは、１．１×１０²⁰ａｔｏｍｓ／ｃｍ³となった。
このため実施例３の抵抗率は、ウエハ１１の拡散面から約３００μｍまでが、Ｓｉの融点時（単結晶作成工程）における抵抗率である０．７ｍΩ・ｃｍよりも低くなった。
詳しくは、ウエハ１１の拡散面（両側表面１１ｂ）から約１６０μｍまでが０．５ｍΩ・ｃｍとなり、そこから徐々に低下して拡散面から約３００μｍでは、０．７ｍΩ・ｃｍとなった。
つまり、実施例３のウエハ１１は、実施例１のウエハ１１に比べて３６０μｍだけ厚くなったので、ウエハ１１の厚み方向中央部（内部１１ｃの中央を中心とした約５００μｍの部位）におけるＰの濃度は、１．１×１０²⁰ａｔｏｍｓ／ｃｍ³を越えず、その抵抗率も０．７ｍΩ・ｃｍよりも低くならなかった。
これに加え、実施例１〜３においてデポジション時間を２．５時間よりも長くすることや、デポジション回数を３回以上に代えることや、ドライブイン温度及び時間を前述した条件以上に代えることで、実施例１〜３の前述した検証結果よりも向上することが推測できる。 In the third embodiment, when the drive-in is executed under the above-mentioned conditions, the concentration of P is a part of the thickness direction of the wafer 11 as shown in FIG. ) Exceeded the solubility (solid solution limit) of P of 1.1 × 10 ²⁰ atoms / cm ³ .
Specifically, the area from the diffusion surface (both side surfaces 11b) of the wafer 11 to about 160 μm is 1.6 × 10 ²⁰ atoms / cm ³ , and then gradually decreases from that to about 300 μm from the diffusion surface, 1.1 × 10 ²⁰ It became atoms / cm ^3.
Therefore, the resistivity of Example 3 was lower than the resistivity of 0.7 mΩ · cm at the melting point of Si (single crystal forming step) up to about 300 μm from the diffusion surface of the wafer 11.
Specifically, the area from the diffusion surface (both side surfaces 11b) of the wafer 11 to about 160 μm was 0.5 mΩ · cm, and gradually decreased from there to about 300 μm from the diffusion surface to 0.7 mΩ · cm.
That is, since the wafer 11 of the third embodiment is 360 μm thicker than the wafer 11 of the first embodiment, the P in the central portion in the thickness direction of the wafer 11 (a portion of about 500 μm centered on the center of the inner 11c). The concentration did not exceed 1.1 × 10 ²⁰ atoms / cm ³ and its resistivity was not lower than 0.7 mΩ · cm.
In addition to this, in Examples 1 to 3, the deposition time is made longer than 2.5 hours, the number of depositions is changed to 3 times or more, and the drive-in temperature and time are changed to the above-mentioned conditions or more. Therefore, it can be inferred that the improvement is higher than the above-mentioned verification results of Examples 1 to 3.

また、その他の実施例として図示しないが、デポジション回数が２回であっても、デポジション温度又は時間やドライブイン温度又は時間のうち一つでも前述した条件に至らない場合には、ウエハ１１の拡散面（両側表面１１ｂ）から約３００μｍ以下においても、Ｐの濃度が１．１×１０²⁰ａｔｏｍｓ／ｃｍ³を越え、その抵抗率が０．７ｍΩ・ｃｍよりも低くなる。しかし、ウエハ１１の厚み方向中央部（内部１１ｃの中央部位）では、Ｐの濃度が１．１×１０²⁰ａｔｏｍｓ／ｃｍ³を越えず、その抵抗率が０．７ｍΩ・ｃｍよりも高かった。
これに対し、デポジション回数を１回に減らしても、Ｐの濃度がウエハ１１の厚さ方向の一部で、Ｓｉの融点時（単結晶作成工程）におけるＰの溶解度（固溶限界）である１．１×１０²⁰ａｔｏｍｓ／ｃｍ³を越えた。
詳しくは、実施例３の赤リンがドープされたウエハ１１（直径：１５０ｍｍ，厚み：１０００μｍ）に対するドライブインを、１３００℃以上×１０時間で１回のみ実行することにより、ウエハ１１の拡散面（両側表面１１ｂ）から約４０μｍまで、比較的に浅いが１．１×１０²⁰ａｔｏｍｓ／ｃｍ³を越える拡散層１１ａが形成された。
これに伴い、デポジション回数が１回であっても、ウエハ１１の拡散面（両側表面１１ｂ）から約４０μｍまでの抵抗率は、０．７ｍΩ・ｃｍよりも低くなった。
なお、実施例１〜３で用いたウエハ１１のサイズは、前述した直径や厚みに限らず、サイズが異なるものであっても、デポジションとドライブインを前述した条件で実行したところ、前述した実施例１〜３の検証結果と同様であった。 Further, although not shown as another embodiment, if even if the number of depositions is two, even one of the deposition temperature or time and the drive-in temperature or time does not reach the above-mentioned conditions, the wafer 11 Even at about 300 μm or less from the diffusion surface (both side surfaces 11b), the concentration of P exceeds 1.1 × 10 ²⁰ atoms / cm ³ , and the resistivity is lower than 0.7 mΩ · cm. However, in the central portion of the wafer 11 in the thickness direction (the central portion of the inner 11c), the concentration of P ^{did not exceed 1.1 × 10 20} atoms / cm ³ , and the resistivity was higher than 0.7 mΩ · cm.
On the other hand, even if the number of depositions is reduced to one, the concentration of P is a part of the thickness direction of the wafer 11, and the solubility of P at the melting point of Si (single crystal forming step) (solid solution limit). It exceeded a certain 1.1 × 10 ²⁰ atoms / cm ³ .
Specifically, the diffusion surface of the wafer 11 (the diffusion surface of the wafer 11) is obtained by executing the drive-in to the wafer 11 (diameter: 150 mm, thickness: 1000 μm) doped with red phosphorus of Example 3 only once at 1300 ° C. or higher × 10 hours. From the surfaces 11b) on both sides to about 40 μm, a diffusion layer 11a was formed, which was ^{relatively shallow but exceeded 1.1 × 10 20} atoms / cm ^3.
Along with this, the resistivity from the diffusion surface (both side surfaces 11b) of the wafer 11 to about 40 μm was lower than 0.7 mΩ · cm even if the number of depositions was one.
The size of the wafer 11 used in Examples 1 to 3 is not limited to the above-mentioned diameter and thickness, and even if the size is different, the deposition and the drive-in are executed under the above-mentioned conditions. It was the same as the verification result of Examples 1 to 3.

これらの検証結果からウエハ１の拡散層１１ａは、Ｓｉに対する第一不純物ｄ１及び第二不純物ｄ２となるＰの濃度が、Ｓｉの融点時（単結晶作成工程）におけるＰの溶解度（固溶限界）を越え、その抵抗率がＳｉの融点時（単結晶作成工程）における抵抗率よりも低くなることが実証できた。
なお、不純物ｄとしてＰの種類と関係なく、赤リン，白リン以外の紫リンや黒リンであっても、前述した試料１，２の同様な検証結果が得られることを推測できる。
これに加えてＰ以外にＡｓ，Ｓｂなどの不純物ｄを用いることや、Ｓｉ以外にＧｅなどの半導体材料ｓを用いても、前述した試料１，２の同様な検証結果が得られることを推測できる。 From these verification results, in the diffusion layer 11a of the wafer 1, the concentration of P, which is the first impurity d1 and the second impurity d2 with respect to Si, is the solubility (solid solubility limit) of P at the melting point of Si (single crystal forming step). It was demonstrated that the resistivity is lower than the resistivity at the melting point of Si (single crystal preparation step).
It can be inferred that the same verification results of the above-mentioned Samples 1 and 2 can be obtained even if purple phosphorus or black phosphorus other than red phosphorus and white phosphorus is used as the impurity d regardless of the type of P.
In addition to this, it is speculated that the same verification results of the above-mentioned samples 1 and 2 can be obtained even if impurities d such as As and Sb are used in addition to P and semiconductor materials s such as Ge are used in addition to Si. it can.

Ａ半導体ウエハ１インゴット
１１ウエハ１１ａ拡散層
１１ｂ表面１１ｃ内部
１１ｄ化合物層ｓ半導体材料
ｄ１第一不純物ｄ２第二不純物 A Semiconductor wafer 1 Ingot 11 Wafer 11a Diffusion layer 11b Surface 11c Inside 11d Compound layer s Semiconductor material d1 First impurities d2 Second impurities

Claims

A diffusion layer doped with a second impurity is provided over the entire thickness direction of the wafer composed of the molten semiconductor material and the first impurity.
A semiconductor wafer characterized in that the sum of the concentrations of the first impurity and the second impurity in the diffusion layer is higher than the solubility of the first impurity at the melting point of the semiconductor material.

A single crystal preparation process for producing a single crystal ingot composed of a molten semiconductor material and first impurities,
The slicing process in which the ingot is sliced to create a wafer, and
Anda diffusion step of forming a diffusion layer in which the second impurity is doped in the upper teeth,
In the diffusion step, the second impurity is doped over the entire thickness direction of the wafer so as to have a concentration higher than the solubility of the first impurity when the semiconductor material is melted in the single crystal forming step. A method for manufacturing a semiconductor wafer.

The diffusion step includes a deposition step of adhering the second impurity to the surface of the wafer and a drive-in step of diffusing the second impurity into the inside of the wafer, and the deposition step is performed a plurality of times. The method for manufacturing a semiconductor wafer according to claim 2, wherein the semiconductor wafer is manufactured.

Claims, characterized in that to perform said in a deposition step includes a removing step of removing the compound layer generated on the surface of the wafer, the drive-in step after performing the deposition step and the removing step 3. The method for manufacturing a semiconductor wafer according to 3.

The method for producing a diffusion wafer according to claim 3, wherein after the deposition step is performed, the drive-in step is performed while the compound layer produced in the deposit step remains.

The method for manufacturing a diffusion wafer according to claim 4 or 5, wherein in the drive-in step, a plurality of the wafers are arranged so as to be spaced apart from each other at predetermined intervals.