JP6887343B2 - Processing method, semiconductor equipment and processing equipment - Google Patents

Processing method, semiconductor equipment and processing equipment Download PDF

Info

Publication number
JP6887343B2
JP6887343B2 JP2017161083A JP2017161083A JP6887343B2 JP 6887343 B2 JP6887343 B2 JP 6887343B2 JP 2017161083 A JP2017161083 A JP 2017161083A JP 2017161083 A JP2017161083 A JP 2017161083A JP 6887343 B2 JP6887343 B2 JP 6887343B2
Authority
JP
Japan
Prior art keywords
ion beam
insulating film
focus ion
layer
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017161083A
Other languages
Japanese (ja)
Other versions
JP2019040724A (en
Inventor
峰 利之
利之 峰
敬司 渡邉
敬司 渡邉
耕司 藤崎
耕司 藤崎
龍崎 大介
大介 龍崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2017161083A priority Critical patent/JP6887343B2/en
Publication of JP2019040724A publication Critical patent/JP2019040724A/en
Application granted granted Critical
Publication of JP6887343B2 publication Critical patent/JP6887343B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、加工方法、半導体装置および加工装置技術に関し、例えば、フォーカスイオンビーム(Focused Ion Beam:FIB)を用いた加工技術に関する。 The present invention relates to a processing method, a semiconductor device, and a processing device technology, and relates to, for example, a processing technique using a focused ion beam (FIB).

本技術分野の背景技術として、特開2016−110734号公報(特許文献1)がある。この公報には、以下の技術が記載されている。すなわち、デフォーカスさせたイオンビームで第1デポジション膜を試料に成膜(第1デポジション膜成膜工程)した後、第1デポジション膜成膜工程におけるデフォーカス量よりも小さいデフォーカス量のイオンビームで第1デポジション膜上に第2デポジション膜を成膜する(第2デポジション膜成膜工程)。 As a background technique in this technical field, there is Japanese Patent Application Laid-Open No. 2016-110734 (Patent Document 1). The following techniques are described in this publication. That is, after the first deposition film is formed on the sample with the defocused ion beam (first deposition film forming step), the defocusing amount is smaller than the defocusing amount in the first defocused film forming step. A second deposition film is formed on the first deposition film with the ion beam of (second deposition film forming step).

特開2016−110734号公報Japanese Unexamined Patent Publication No. 2016-10734

しかし、特許文献1では、デフォーカスしたイオンビームでパターンを形成するので、イオンビームのボケも大きくなる。このため、イオンビームのスポット径よりかなり広い範囲で成膜されるので、パターンの微細化が困難である、という課題がある。 However, in Patent Document 1, since the pattern is formed by the defocused ion beam, the blur of the ion beam becomes large. Therefore, since the film is formed in a range considerably wider than the spot diameter of the ion beam, there is a problem that it is difficult to miniaturize the pattern.

本発明の目的は、イオンビームで形成されるパターンを微細化することが可能な技術を提供することにある。 An object of the present invention is to provide a technique capable of miniaturizing a pattern formed by an ion beam.

上記課題を解決するために、本発明は、絶縁膜上にフォーカスイオンビームで第1の層を形成する工程と、第1の層上にフォーカスイオンビームで第2の層を形成する工程とを有し、第2の層の外周は第1の層の外周より内側に位置する。そして、第1の層の形成時の絶縁膜のスパッタエッチング量は、第1の層を形成せずに第2の層をフォーカスイオンビームで絶縁膜上に直接形成した場合の絶縁膜のスパッタエッチング量より小さいものである。 In order to solve the above problems, the present invention comprises a step of forming a first layer with a focus ion beam on an insulating film and a step of forming a second layer with a focus ion beam on the first layer. The outer periphery of the second layer is located inside the outer periphery of the first layer. The amount of sputtering etching of the insulating film at the time of forming the first layer is the sputtering etching of the insulating film when the second layer is directly formed on the insulating film by the focus ion beam without forming the first layer. It is smaller than the quantity.

本発明によれば、イオンビームで形成されるパターンを微細化することができる。 According to the present invention, the pattern formed by the ion beam can be miniaturized.

上記した以外の課題、構成及び効果は、以下の実施の形態の説明により明らかにされる。 Issues, configurations and effects other than those described above will be clarified by the following description of the embodiments.

左はFIBによるタングステン膜の成膜初期の半導体基板の要部断面図、右はFIBによるタングステン膜の成膜終了後の半導体基板の要部断面図である。The left is a cross-sectional view of a main part of a semiconductor substrate at the initial stage of forming a tungsten film by FIB, and the right is a cross-sectional view of a main part of a semiconductor substrate after the film formation of a tungsten film by FIB is completed. 左はイオンビームによるタングステン膜の第1成膜時における半導体基板の要部断面図、右はイオンビームによるタングステン膜の第2成膜時における半導体基板の要部断面図である。The left is a cross-sectional view of a main part of the semiconductor substrate at the time of the first film formation of the tungsten film by the ion beam, and the right is a cross-sectional view of the main part of the semiconductor substrate at the time of the second film formation of the tungsten film by the ion beam. 図2の方法で成膜されたタングステン膜のパターンを並べて配置した半導体基板の要部断面図である。FIG. 5 is a cross-sectional view of a main part of a semiconductor substrate in which patterns of tungsten films formed by the method of FIG. 2 are arranged side by side. Ga,Xeイオンビームを用いて各種材料を成膜した時のスパッタ率を比較して示したグラフ図である。It is a graph which compared and showed the sputtering rate at the time of forming a film of various materials using a Ga, Xe ion beam. 左は絶縁膜のスパッタエッチング量が小さい材料をFIB処理で成膜した後の半導体基板の要部断面図、右は図5左のFIB成膜後にタングステン膜をFIB処理で成膜した後の半導体基板の要部断面図である。The left is a cross-sectional view of a main part of a semiconductor substrate after a material having a small amount of sputter etching of an insulating film is formed by FIB treatment, and the right is a semiconductor after forming a tungsten film by FIB treatment after FIB formation on the left in FIG. It is a cross-sectional view of a main part of a substrate. 図5の積層パターンを隣接して配置した場合を示す半導体基板の要部断面図である。FIG. 5 is a cross-sectional view of a main part of a semiconductor substrate showing a case where the laminated patterns of FIG. 5 are arranged adjacent to each other. 実施の形態1の加工装置の一例の構成図である。It is a block diagram of an example of the processing apparatus of Embodiment 1. 実施の形態1のFIB成膜方法の一例のフローチャートである。It is a flowchart of an example of the FIB film formation method of Embodiment 1. 実施の形態1の第1のFIB成膜工程中の半導体基板の要部断面図である。It is sectional drawing of the main part of the semiconductor substrate in the 1st FIB film formation process of Embodiment 1. FIG. 図9の第1のFIB成膜工程に続く第2のFIB成膜工程中の半導体基板の要部断面図である。9 is a cross-sectional view of a main part of a semiconductor substrate during a second FIB film forming step following the first FIB film forming step of FIG. 本実施の形態1の半導体装置の一例の要部平面図である。FIG. 5 is a plan view of a main part of an example of the semiconductor device of the first embodiment. 図11のI-I線の断面図である。FIG. 11 is a cross-sectional view taken along the line I-I of FIG. 変形例1の第1のFIB成膜工程中の半導体基板の要部断面図である。It is sectional drawing of the main part of the semiconductor substrate in the 1st FIB film formation process of the modification 1. FIG. 図13の第1のFIB成膜工程に続く第2のFIB成膜工程中の半導体基板の要部断面図である。FIG. 3 is a cross-sectional view of a main part of a semiconductor substrate during a second FIB film forming step following the first FIB film forming step of FIG. 変形例2の第1のFIB成膜工程中の半導体基板の要部断面図である。It is sectional drawing of the main part of the semiconductor substrate in the 1st FIB film formation process of the modification 2. FIG. 図15の第1のFIB成膜工程に続く第2のFIB成膜工程中の半導体基板の要部断面図である。FIG. 5 is a cross-sectional view of a main part of a semiconductor substrate during a second FIB film forming step following the first FIB film forming step of FIG. 変形例2の半導体装置の一例の平面図である。It is a top view of an example of the semiconductor device of the modification 2. 図17のII−II線の断面図である。FIG. 17 is a cross-sectional view taken along the line II-II of FIG. W(CO)で成膜されるタングステン膜が下地絶縁膜の膜厚に依存することを示すグラフ図である。It is a graph which shows that the tungsten film formed by W (CO) 6 depends on the film thickness of the underlying insulating film. 一般的なFIBによる成膜時のFIBのパルス幅(横軸)とFIB照射領域の温度(縦軸)との関係を示すグラフ図である。It is a graph which shows the relationship between the pulse width (horizontal axis) of FIB and the temperature (vertical axis) of a FIB irradiation region at the time of film formation by general FIB. 実施の形態2のFIBによる成膜時のFIBのパルス幅(横軸)とFIB照射領域の温度(縦軸)との関係例を示すグラフ図である。FIG. 5 is a graph showing an example of the relationship between the pulse width (horizontal axis) of the FIB and the temperature (vertical axis) of the FIB irradiation region at the time of film formation by the FIB of the second embodiment. FIBの照射時間(横軸)と基板表面の温度との関係を示すグラフ図である。It is a graph which shows the relationship between the irradiation time (horizontal axis) of FIB and the temperature of a substrate surface. ステージ温度を上昇させた場合の実施の形態2のFIBによる成膜時のFIBのパルス幅(横軸)とFIB照射領域の温度(縦軸)との関係の一例を示すグラフ図である。It is a graph which shows an example of the relationship between the pulse width (horizontal axis) of FIB at the time of film formation by FIB of Embodiment 2 when the stage temperature is raised, and the temperature (vertical axis) of the FIB irradiation region. ステージ温度を上昇させた場合の実施の形態2のFIBによる成膜時のFIBのパルス幅(横軸)とFIB照射領域の温度(縦軸)との関係の他の例を示すグラフ図である。It is a graph which shows another example of the relationship between the pulse width (horizontal axis) of FIB at the time of film formation by FIB of Embodiment 2 when the stage temperature is raised, and the temperature (vertical axis) of a FIB irradiation area. .. 実施の形態2の加工装置の一例の構成図である。It is a block diagram of an example of the processing apparatus of Embodiment 2. 実施の形態2のFIB成膜工程中の半導体基板の要部断面図である。It is sectional drawing of the main part of the semiconductor substrate in the FIB film formation process of Embodiment 2. 実施の形態2のFIB成膜技術で形成された積層パターンの変形例を示す半導体基板の要部断面図である。FIG. 5 is a cross-sectional view of a main part of a semiconductor substrate showing a modified example of a laminated pattern formed by the FIB film forming technique of the second embodiment.

以下、実施の形態について図面を用いて説明する。ただし、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。本発明の思想ないし趣旨から逸脱しない範囲で、その具体的構成を変更し得ることは当業者であれば容易に理解される。 Hereinafter, embodiments will be described with reference to the drawings. However, the present invention is not construed as being limited to the description of the embodiments shown below. It is easily understood by those skilled in the art that a specific configuration thereof can be changed without departing from the idea or gist of the present invention.

以下に説明する発明の構成において、異なる図面間であっても、同一部分又は同様な機能を有する部分には同一の符号を共通して用い、重複する説明は省略することがある。また、本明細書等における「第1」、「第2」、「第3」等の表記は、構成要素を識別するために付するものであり、必ずしも、数または順序を限定するものではない。 In the configuration of the invention described below, the same reference numerals may be commonly used for the same parts or parts having similar functions even between different drawings, and duplicate description may be omitted. In addition, the notations such as "first", "second", and "third" in the present specification and the like are attached to identify the components, and do not necessarily limit the number or order. ..

また、図面等において示す各構成の位置、大きさ、形状、範囲等は、発明の理解を容易にするため、実際の位置、大きさ、形状、範囲等を表していない場合がある。このため、本発明は、必ずしも、図面等に開示された位置、大きさ、形状、範囲等に限定されない。 In addition, the position, size, shape, range, etc. of each configuration shown in the drawings and the like may not represent the actual position, size, shape, range, etc. in order to facilitate understanding of the invention. Therefore, the present invention is not necessarily limited to the position, size, shape, range, etc. disclosed in the drawings and the like.

本明細書において単数形で表される構成要素は、特段文脈で明らかに示されない限り、複数形を含むものとする。なお、本願明細書において平面視とは、半導体基板の主面に垂直な方向から視た場合を意味する。 Components represented in the singular form herein shall include the plural form unless explicitly indicated in the context. In the specification of the present application, the plan view means a case where the semiconductor substrate is viewed from a direction perpendicular to the main surface.

<発明者の検討>
FIB(Focused Ion Beam)による薄膜形成においては、成膜とエッチングとが同時に進行する。具体的には、(1)プリカーサ(前駆体、前駆物質)の吸着、(2)FIBによる吸着種の反応、(3)FIBによる膜のスパッタリング、が同時に進行しており、これら(1)〜(3)の大小関係によって、成膜速度や下地の削れ量(スパッタエッチング量)が決定する。一般的に、FIBによるタングステン(W)の成膜においては、下地膜の削れ(エッチング)が発生し易く、特に、大電流で成膜する条件において顕著になる。
<Inventor's examination>
In thin film formation by FIB (Focused Ion Beam), film formation and etching proceed at the same time. Specifically, (1) adsorption of precursors (precursors, precursors), (2) reaction of adsorbed species by FIB, and (3) sputtering of membrane by FIB are proceeding at the same time, and these (1) to (1) to The film formation rate and the amount of scraping of the base (sputter etching amount) are determined by the magnitude relationship of (3). Generally, in the film formation of tungsten (W) by FIB, scraping (etching) of the base film is likely to occur, and it becomes particularly remarkable under the condition of forming a film with a large current.

図1左はFIBによるW膜の成膜初期の半導体基板の要部断面図、図1右はFIBによるW膜の成膜終了後の半導体基板の要部断面図である。半導体基板50は、例えば、シリコン(Si)からなり、絶縁膜51は、例えば、酸化シリコン(SiO)からなる。下地の絶縁膜51の表面上にWを含むプリカーサ(原料ガス)を吹き付けながら、そのプリカーサの吹付領域内の所望の領域に、例えば、ガリウム(Ga)またはキセノン(Xe)をイオン源とするFIB52をパルス照射してW膜53を成膜する。この成膜処理では、特に、上記(3)の現象が下地の絶縁膜51に対してダメージを与えることが知られており、成膜条件によっては下地の絶縁膜51に削れ54が容易に発生する。 The left side of FIG. 1 is a cross-sectional view of a main part of a semiconductor substrate at the initial stage of forming a W film by FIB, and the right side of FIG. 1 is a cross-sectional view of a main part of a semiconductor substrate after the film formation of a W film by FIB is completed. The semiconductor substrate 50 is made of, for example, silicon (Si), and the insulating film 51 is made of, for example, silicon oxide (SiO 2 ). While spraying a precursor (raw material gas) containing W on the surface of the underlying insulating film 51, the FIB 52 using, for example, gallium (Ga) or xenon (Xe) as an ion source in a desired region within the sprayed region of the precursor. Is pulse-irradiated to form a W film 53. In this film forming process, it is known that the phenomenon of (3) above causes damage to the underlying insulating film 51, and depending on the film forming conditions, the underlying insulating film 51 is easily scraped 54. To do.

このような下地へのダメージを抑制する方法として図2に示すような方法(特許文献1)が提案されている。図2左はイオンビームによるW膜の第1成膜時における半導体基板の要部断面図、図2右はイオンビームによるW膜の第2成膜時における半導体基板の要部断面図である。この方法では、図2左に示すように、第1成膜時にデフォーカスさせたイオンビームを用いて絶縁膜51上に第1のデポジション膜55aを成膜する。続いて、第1成膜時のイオンビームのデフォーカス量より小さいデフォーカス量のイオンビームを用いて第1のデポジション膜55a上に第2のデポジション膜55bを成膜する。この方法によれば、デフォーカスによりイオンビームのスポット径を大きくすることで電流密度を小さくすることができるので、下地の絶縁膜51のエッチングやダメージを抑制できる。また、イオンビームの電流量は同じなので、FIB装置のアパーチャを変更することもない。 As a method of suppressing such damage to the substrate, a method as shown in FIG. 2 (Patent Document 1) has been proposed. FIG. 2 left is a cross-sectional view of a main part of the semiconductor substrate at the time of the first film formation of the W film by the ion beam, and FIG. 2 right is a cross-sectional view of the main part of the semiconductor substrate at the time of the second film formation of the W film by the ion beam. In this method, as shown on the left side of FIG. 2, the first deposition film 55a is formed on the insulating film 51 by using the ion beam defocused at the time of the first film formation. Subsequently, the second deposition film 55b is formed on the first deposition film 55a by using an ion beam having a defocus amount smaller than the defocus amount of the ion beam at the time of the first film formation. According to this method, the current density can be reduced by increasing the spot diameter of the ion beam by defocusing, so that etching and damage of the underlying insulating film 51 can be suppressed. Moreover, since the current amount of the ion beam is the same, the aperture of the FIB device is not changed.

しかし、特許文献1のようにデフォーカスしてイオンビームのスポット径を大きくすると、絶縁膜51の表面のビームのボケも大きくなるため、スポット径よりもかなり広い範囲にW膜のパターンが成膜される。このため、特許文献1では、W膜のパターンの微細化が難しいという問題がある。また、図3は図2の方法で成膜されたW膜のパターンを並べて配置した半導体基板の要部断面図である。図3に示すように、この場合、隣接するW膜のパターン(第1のデポジション膜55aおよび第2のデポジション膜55b)の間隔D50も微細化できないという問題がある。また、W膜のパターンエッジのテール(第1のデポジション膜55aの外周の裾部分)は、極僅かな膜厚であっても電極や配線として機能するため、素子毎に得られるキャパシタ容量のバラツキが大きくなる問題もある。したがって、特許文献1は、本実施の形態で要求される微細加工には適用できない。 However, when the spot diameter of the ion beam is increased by defocusing as in Patent Document 1, the blurring of the beam on the surface of the insulating film 51 also increases, so that the W film pattern is formed in a range considerably wider than the spot diameter. Will be done. Therefore, in Patent Document 1, there is a problem that it is difficult to miniaturize the pattern of the W film. Further, FIG. 3 is a cross-sectional view of a main part of a semiconductor substrate in which patterns of W films formed by the method of FIG. 2 are arranged side by side. As shown in FIG. 3, in this case, there is a problem that the interval D50 of the adjacent W film patterns (first deposition film 55a and second deposition film 55b) cannot be miniaturized. Further, since the tail of the pattern edge of the W film (the hem portion of the outer periphery of the first deposition film 55a) functions as an electrode or wiring even if the film thickness is extremely small, the capacitance of the capacitor obtained for each element can be obtained. There is also the problem of large variations. Therefore, Patent Document 1 cannot be applied to the microfabrication required in the present embodiment.

上記の課題を解決するには、成膜初期の材料として、FIBに対するスパッタ率が小さい材料をFIBで成膜した後、その上に、W膜をFIBで成膜する。スパッタ率とは、FIB成膜中に成膜材料がスパッタエッチングされる割合であり、大きいほど成膜材料がスパッタエッチングされ易いことを示している。このスパッタ率は、成膜中に弾き飛ばされる原子の数で示され、単位は(atoms/ion)である。図4はGa,Xeイオンビームを用いて各種材料を成膜した時のスパッタ率を比較して示したグラフ図である。縦軸は成膜材料の種類(Si、チタン(Ti)、アルミニウム(Al)、W)、横軸はGa,Xeイオンビームに対するスパッタ率SPRである。加速エネルギーEgは、例えば、30keVである。TiやSiのスパッタ率は、Wに比べて、Gaイオンで63%、Xeイオンで48%小さい。すなわち、TiやSiの場合、Wに比べ、スパッタ成分よりもデポジション成分を大きくすることができるので、イオンビームの電流密度を小さくしなくても(デフォーカスしないでも)、下地へのダメージや削れを抑制できる。なお、Xe照射(加速エネルギーEg=30keV)に対するスパッタ率(atoms/ion)は、W(8.507)>Ta(6.681)>Mo(6.592)>Ti(4.112)>Si(3.793)である。このように、使用しているイオンビームに対して、各材料のスパッタ率が異なる。例えば、Wを成膜する場合は、W膜がイオンビームでスパッタされ易い(すなわち、スパッタ率が大きい)ために、下地が露出している時間が長くなる。このため、下地絶縁膜のスパッタエッチング量が大きくなる。一方、Tiはスパッタ率が小さいので下地の露出時間が短くなる。このため、下地の絶縁膜のスパッタエッチング量は小さくなる。 In order to solve the above-mentioned problems, as a material at the initial stage of film formation, a material having a small sputtering rate with respect to FIB is formed with FIB, and then a W film is formed with FIB. The sputter rate is the rate at which the film-forming material is sputter-etched during FIB film formation, and the larger the sputter rate, the easier it is for the film-forming material to be sputter-etched. This sputtering rate is indicated by the number of atoms that are blown off during film formation, and the unit is (atoms / ion). FIG. 4 is a graph showing a comparison of the sputtering rates when various materials are formed by using Ga and Xe ion beams. The vertical axis represents the type of film-forming material (Si, titanium (Ti), aluminum (Al), W), and the horizontal axis represents the sputtering rate SPR with respect to the Ga, Xe ion beam. The acceleration energy Eg is, for example, 30 keV. The sputtering rate of Ti and Si is 63% smaller for Ga ions and 48% smaller for Xe ions than W. That is, in the case of Ti and Si, the deposition component can be made larger than the sputtering component as compared with W, so that damage to the substrate can be caused without reducing the current density of the ion beam (even without defocusing). Shaving can be suppressed. The sputtering rate (atoms / ion) for Xe irradiation (acceleration energy Eg = 30 keV) is W (8.507)> Ta (6.681)> Mo (6.592)> Ti (4.112)> Si. (3.793). In this way, the sputtering rate of each material is different with respect to the ion beam used. For example, when W is formed into a film, the W film is easily sputtered by an ion beam (that is, the sputtering rate is large), so that the time during which the substrate is exposed becomes long. Therefore, the amount of sputter etching of the underlying insulating film increases. On the other hand, since Ti has a small sputtering rate, the exposure time of the base is shortened. Therefore, the amount of sputter etching of the underlying insulating film is small.

ここで、図5左は絶縁膜のスパッタエッチング量が小さい材料をFIB処理で成膜した後の半導体基板の要部断面図、図5右は図5左のFIB成膜後にW膜をFIB処理で成膜した後の半導体基板の要部断面図である。半導体基板1Sは、例えば、Siからなり、その上の絶縁膜2iは、例えば、酸化シリコンからなる。 Here, FIG. 5 left is a cross-sectional view of a main part of a semiconductor substrate after a material having a small amount of sputter etching of an insulating film is deposited by FIB treatment, and FIG. 5 right is a FIB treatment of a W film after FIB film formation on the left of FIG. It is a cross-sectional view of a main part of a semiconductor substrate after forming a film in. The semiconductor substrate 1S is made of, for example, Si, and the insulating film 2i on the semiconductor substrate 1S is made of, for example, silicon oxide.

まず、図5左に示すように、FIB(フォーカスイオンビーム:集束され成膜面に焦点が合わせられたイオンビーム)でスパッタ率が小さい材料のパターン(第1の層、第1のフォーカスイオンビーム形成層)3aを絶縁膜2i上に成膜する。この工程の絶縁膜2iのスパッタエッチング量は、この工程を行わずにW膜をFIBで絶縁膜2i上に直接形成した場合の絶縁膜2iのスパッタエッチング量より小さい。このため、パターン3aをFIBで形成しても、下地の絶縁膜2iへのダメージや削れ(エッチング)を抑制できる。すなわち、W膜を絶縁膜2i上に直にFIBで形成する場合に比べて絶縁膜2iの削れ量(スパッタエッチング量)を小さくすることができる。 First, as shown on the left of FIG. 5, a pattern of a material (first layer, first focus ion beam) having a FIB (focused ion beam: an ion beam focused on a film-forming surface) and a low sputtering rate. The forming layer) 3a is formed on the insulating film 2i. The amount of sputtering etching of the insulating film 2i in this step is smaller than the amount of sputtering etching of the insulating film 2i when the W film is directly formed on the insulating film 2i by FIB without performing this step. Therefore, even if the pattern 3a is formed by FIB, damage and scraping (etching) to the underlying insulating film 2i can be suppressed. That is, the scraping amount (sputter etching amount) of the insulating film 2i can be reduced as compared with the case where the W film is formed directly on the insulating film 2i by FIB.

その後、FIB(集束され成膜面に焦点が合わせられたイオンビーム)でW膜のパターン(第2の層、第2のフォーカスイオンビーム形成層)3bを下層のパターン3a上に成膜し、パターン3a,3bの積層パターン3を形成する。この上層のW膜のパターン3bをFIBで成膜する際には、下地の絶縁膜2iにダメージを与えないように、上層のW膜のパターン3bの外周の位置が、下層のパターン3aの外周より内側に位置するように形成する。すなわち、平面視で、パターン3a,3bが重なっており、パターン3bの領域の方がパターン3aの領域より小さくなるようにする。このため、上層のW膜のパターン3bの外周と下層のパターン3aの外周との間にはオフセット(距離)Dfが設けられている。このオフセットDfは、FIB装置の合せ精度で決まるので微細化できる。具体的には、オフセットDfを下層のパターン3aの最大幅の10%以内にできる。すなわち、下層のパターン3aの外周と、上層のパターン3bの外周との間(具体的にはパターン3aの辺の部分と、その直ぐ内側に隣接するパターン3bの辺の部分との間)の長さは、下層のパターン3aの最大幅の10%以内である。言い換えると、下層のパターン3aは、その外周部に、上層のパターン3bの外周から、はみ出す部分があり、そのはみ出し部分の長さ(オフセットDf)は、下層のパターン3aの最大幅の10%以内である。 Then, a W film pattern (second layer, second focus ion beam forming layer) 3b is formed on the lower pattern 3a by FIB (focused ion beam focused on the film forming surface). A laminated pattern 3 of patterns 3a and 3b is formed. When the upper W film pattern 3b is formed by FIB, the position of the outer periphery of the upper W film pattern 3b is set to the outer periphery of the lower pattern 3a so as not to damage the underlying insulating film 2i. It is formed so as to be located more inside. That is, in a plan view, the patterns 3a and 3b overlap each other, and the region of the pattern 3b is made smaller than the region of the pattern 3a. Therefore, an offset (distance) Df is provided between the outer circumference of the pattern 3b of the upper W film and the outer circumference of the pattern 3a of the lower layer. Since this offset Df is determined by the alignment accuracy of the FIB device, it can be miniaturized. Specifically, the offset Df can be set within 10% of the maximum width of the pattern 3a in the lower layer. That is, the length between the outer circumference of the pattern 3a in the lower layer and the outer circumference of the pattern 3b in the upper layer (specifically, between the side portion of the pattern 3a and the side portion of the pattern 3b immediately adjacent to the side portion of the pattern 3a). The width is within 10% of the maximum width of the pattern 3a in the lower layer. In other words, the lower layer pattern 3a has a portion protruding from the outer periphery of the upper layer pattern 3b on the outer peripheral portion thereof, and the length (offset Df) of the protruding portion is within 10% of the maximum width of the lower layer pattern 3a. Is.

このようにスパッタ率が小さい材料をFIBで成膜する場合、FIB成膜時の絶縁膜2iの削れ量を小さくできる。すなわち、FIB(集束され成膜面に焦点が合わせられたイオンビーム)を使用できるので、全体として積層パターン3(パターン3a,3b)を微細化できる。また、図3に比べて、下層のパターン3aのエッジのテールが少ないので、キャパシタ容量の変動を小さくすることができる。 When a material having a small sputtering rate is formed by FIB, the amount of scraping of the insulating film 2i during FIB film formation can be reduced. That is, since FIB (ion beam focused and focused on the film formation surface) can be used, the laminated pattern 3 (patterns 3a and 3b) can be miniaturized as a whole. Further, since the tail of the edge of the pattern 3a in the lower layer is smaller than that in FIG. 3, the fluctuation of the capacitor capacitance can be reduced.

また、図6は図5の積層パターンを隣接して配置した場合を示す半導体基板の要部断面図である。スパッタ率の小さい材料を用いた場合、隣接するパターン3b,3bの間隔D1を図3の間隔D50より小さくすることができる。また、オフセットDfが長すぎたり短すぎたりすると、隣接するパターン間の容量にバラツキが生じ、デバイスの設計が困難になる。これに対して、本実施の形態では、上記オフセットDfが規定されているので、隣接するパターン3b,3b間の容量バラツキを限定することができる。このため、微細加工が要求されるデバイスであってもその設計を容易にすることができる。 Further, FIG. 6 is a cross-sectional view of a main part of the semiconductor substrate showing a case where the laminated patterns of FIG. 5 are arranged adjacent to each other. When a material having a small sputtering rate is used, the interval D1 between adjacent patterns 3b and 3b can be made smaller than the interval D50 in FIG. Further, if the offset Df is too long or too short, the capacitance between adjacent patterns varies, which makes it difficult to design the device. On the other hand, in the present embodiment, since the offset Df is defined, the capacitance variation between adjacent patterns 3b and 3b can be limited. Therefore, even a device that requires microfabrication can be easily designed.

(実施の形態1)
<FIB装置の構成例>
本実施の形態1のFIB装置の構成例について図7を参照して説明する。図7は本実施の形態1の加工装置の一例の構成図である。
(Embodiment 1)
<Configuration example of FIB device>
A configuration example of the FIB device according to the first embodiment will be described with reference to FIG. 7. FIG. 7 is a configuration diagram of an example of the processing apparatus of the first embodiment.

本実施の形態1のFIB装置(加工装置)5は、ビーム照射部5aと、処理室5bと、ステージ5cと、ガス供給部5dと、二次電子検出器5eと、制御部5fと、主駆動部5gと、ステージ駆動部5hと、表示部5iと、記憶部5jと、記憶媒体5kと、操作部5mとを有している。 The FIB device (processing device) 5 of the first embodiment includes a beam irradiation unit 5a, a processing chamber 5b, a stage 5c, a gas supply unit 5d, a secondary electron detector 5e, a control unit 5f, and a main component. It has a drive unit 5g, a stage drive unit 5h, a display unit 5i, a storage unit 5j, a storage medium 5k, and an operation unit 5m.

FIB装置5のビーム照射部5aは、処理室5b内のステージ5c上に載置された半導体基板(基板)1Sに対してFIB5iBを照射する構成部であり、イオン発生部5aiと、ビーム光学系5abとを有している。なお、ここでは、ビーム照射部5a内のイオンビームをイオンビームiBとし、ビーム照射部5aから放射されたイオンビームをFIB5iBとする。 The beam irradiation unit 5a of the FIB device 5 is a component that irradiates the semiconductor substrate (base) 1S mounted on the stage 5c in the processing chamber 5b with the FIB 5iB, and includes the ion generation unit 5ai and the beam optical system. It has 5ab and. Here, the ion beam in the beam irradiation unit 5a is referred to as an ion beam iB, and the ion beam emitted from the beam irradiation unit 5a is referred to as a FIB 5iB.

イオン発生部5aiは、イオンビームiBを発生させる構成部であり、イオン源5agと、引出電極5awと、加速電極5asとを有している。引出電極5awは、イオン源5agからイオンを引き出すための電極である。また、加速電極5asは、引出電極5awによって引き出されたイオンを加速する電極である。 The ion generation unit 5ai is a component that generates an ion beam iB, and has an ion source 5ag, an extraction electrode 5aw, and an acceleration electrode 5as. The extraction electrode 5aw is an electrode for extracting ions from the ion source 5ag. Further, the acceleration electrode 5as is an electrode that accelerates the ions extracted by the extraction electrode 5aw.

ビーム光学系5abは、イオン発生部5aiから放射されたイオンビームiBを半導体基板1Sの成膜位置まで導く光学系である。このビーム光学系5abには、イオンビームiBの放射方向に沿って順に、集束レンズ5afと、ブランキング電極5akと、可変マルチアパーチャ5aaと、偏向器5apと、対物レンズ5ajとが配置されている。 The beam optical system 5ab is an optical system that guides the ion beam iB emitted from the ion generating unit 5ai to the film formation position of the semiconductor substrate 1S. In this beam optical system 5ab, a focusing lens 5af, a blanking electrode 5ak, a variable multi-aperture 5aa, a deflector 5ap, and an objective lens 5aj are arranged in order along the radiation direction of the ion beam iB. ..

集束レンズ5afは、イオン発生部5aiから発生したイオンビームiBを集束させるレンズであり、例えば、静電レンズで構成されている。ブランキング電極5akは、集束レンズ5afで集束されたイオンビームiBの照射のオンおよびオフを制御する電極である。 The focusing lens 5af is a lens that focuses the ion beam iB generated from the ion generating unit 5ai, and is composed of, for example, an electrostatic lens. The blanking electrode 5ak is an electrode that controls on and off of irradiation of the ion beam iB focused by the focusing lens 5af.

可変マルチアパーチャ5aaは、オン時のイオンビームiBの電流を選択的に制限する構成部である。可変マルチアパーチャ5aaは、径が異なる複数の絞り孔を備えており、イオンビームiBの経路上に配置される絞り孔を切り替えることでイオンビームiBの電流を選択的に制限することが可能になっている。 The variable multi-aperture 5aa is a component that selectively limits the current of the ion beam iB when it is turned on. The variable multi-aperture 5aa is provided with a plurality of diaphragm holes having different diameters, and it is possible to selectively limit the current of the ion beam iB by switching the diaphragm holes arranged on the path of the ion beam iB. ing.

偏向器5apは、可変マルチアパーチャ5aaによって電流が選択的に制限されたイオンビームiBを偏向する構成部である。この偏向器5apによってイオンビームiBを偏向させることで、半導体基板1Sの主面内において、イオンビームiBを二次元的に走査させることができる。対物レンズ5ajは、イオンビームiBの焦点を半導体基板1Sの主面上の成膜面(成膜位置)に合せるためのレンズであり、例えば、静電レンズによって構成されている。 The deflector 5ap is a component that deflects the ion beam iB whose current is selectively limited by the variable multi-aperture 5aa. By deflecting the ion beam iB by the deflector 5ap, the ion beam iB can be two-dimensionally scanned in the main surface of the semiconductor substrate 1S. The objective lens 5aj is a lens for aligning the focus of the ion beam iB with the film forming surface (deposition position) on the main surface of the semiconductor substrate 1S, and is composed of, for example, an electrostatic lens.

FIB装置5の処理室5bは、排気系(図示せず)と機械的に接続されており、処理室5b内を高真空度に保つことが可能になっている。また、処理室5bには、処理室5b内の真空度(圧力)を計測するための真空計(図示せず)が設置されている。また、処理室5bには、ロードロック室や搬送ロボット(図示せず)等が設置されており、これにより半導体基板1Sを処理室5b内に搬入したり、処理室5b内の半導体基板1Sを外部に搬出したりすることが可能になっている。 The processing chamber 5b of the FIB device 5 is mechanically connected to an exhaust system (not shown), so that the inside of the processing chamber 5b can be maintained at a high degree of vacuum. Further, in the processing chamber 5b, a pressure gauge (not shown) for measuring the degree of vacuum (pressure) in the processing chamber 5b is installed. Further, a load lock chamber, a transfer robot (not shown), and the like are installed in the processing chamber 5b, whereby the semiconductor substrate 1S can be carried into the processing chamber 5b, and the semiconductor substrate 1S in the processing chamber 5b can be moved. It is possible to carry it out.

処理室5b内のステージ5cは、半導体基板1Sを載置する台であり、水平方向(X方向およびこれに直交するY方向)および軸方向(X,Yに直交するZ方向)に移動可能な他、回転方向に回転したり、チルト方向に傾斜したりすることが可能になっている。なお、半導体基板1Sは、ホルダ(図示せず)に保持された状態でステージ5c上に載置される。 The stage 5c in the processing chamber 5b is a table on which the semiconductor substrate 1S is placed, and can be moved in the horizontal direction (X direction and the Y direction orthogonal to the X direction) and the axial direction (Z direction orthogonal to the X and Y). In addition, it is possible to rotate in the rotation direction and tilt in the tilt direction. The semiconductor substrate 1S is placed on the stage 5c while being held by a holder (not shown).

ガス供給部5dは、原料ガス(プリカーサ)を半導体基板1Sの主面上の成膜領域に吹き付ける構成部である。この原料ガスの吹付領域に、FIB5iBを照射すると、半導体基板1Sの表面から放出された2次電子と原料ガスが反応し成膜が起こる。これにより、FIB5iBの照射領域に所望のパターンを形成することができる。 The gas supply unit 5d is a component that sprays the raw material gas (precursor) onto the film formation region on the main surface of the semiconductor substrate 1S. When the sprayed region of the raw material gas is irradiated with FIB5iB, the secondary electrons emitted from the surface of the semiconductor substrate 1S react with the raw material gas to form a film. Thereby, a desired pattern can be formed in the irradiation region of FIB5iB.

二次電子検出器5eは、FIB5iBが半導体基板1Sに照射したときに発生した二次電子を検出する検出器であり、例えば、シンチレータと光電子増倍管とを有している。二次電子検出器5eは制御部5fと電気的に接続されており、二次電子検出器5eで検出された信号は、FIB5iBの走査信号と同期された画像データとして制御部5fに送られる。二次電子検出器5eから送られた信号は制御部5fで画像処理(SIM(Scanning Ion Microscope)像等を生成する処理)されて表示部5iに表示される。表示部5iは、制御部5fで生成された画像(SIM画像等)を表示する表示装置であり、例えば、LCD(Liquid Crystal Display)またはCRT(Cathode Ray Tube)で構成されている。 The secondary electron detector 5e is a detector that detects secondary electrons generated when the FIB 5iB irradiates the semiconductor substrate 1S, and has, for example, a scintillator and a photomultiplier tube. The secondary electron detector 5e is electrically connected to the control unit 5f, and the signal detected by the secondary electron detector 5e is sent to the control unit 5f as image data synchronized with the scanning signal of the FIB 5iB. The signal sent from the secondary electron detector 5e is image-processed (processed to generate a SIM (Scanning Ion Microscope) image or the like) by the control unit 5f and displayed on the display unit 5i. The display unit 5i is a display device that displays an image (SIM image or the like) generated by the control unit 5f, and is composed of, for example, an LCD (Liquid Crystal Display) or a CRT (Cathode Ray Tube).

制御部5fは、記憶媒体5kのプログラムに従って、各種の制御や計算を実施する。すなわち、制御部5fは、主駆動部5gおよびステージ駆動部5hを通じて、ビーム照射部5a、ガス供給部5dおよびステージ5cの各種動作を制御する。そして、制御部5fは、ビーム照射部5aを制御して、半導体基板1Sの主面上に所望のパターンを形成する。本実施の形態1では、制御部5fは、上記した下層のパターン3a(図5参照)をFIBで形成する第1制御と、上層のパターン3b(図5参照)をFIBで形成する第2制御とを行うようになっている。 The control unit 5f performs various controls and calculations according to the program of the storage medium 5k. That is, the control unit 5f controls various operations of the beam irradiation unit 5a, the gas supply unit 5d, and the stage 5c through the main drive unit 5g and the stage drive unit 5h. Then, the control unit 5f controls the beam irradiation unit 5a to form a desired pattern on the main surface of the semiconductor substrate 1S. In the first embodiment, the control unit 5f has a first control for forming the lower layer pattern 3a (see FIG. 5) with the FIB and a second control for forming the upper layer pattern 3b (see FIG. 5) with the FIB. And are supposed to be done.

主駆動部5gは、ビーム照射部5aおよびガス供給部5dを電気的および機械的に駆動する構成部である。主駆動部5gは、制御部5fと電気的に接続されており、制御部5fによって制御される。ステージ駆動部5hは、ステージ5cを駆動させる構成部である。ステージ駆動部5hは、制御部5fと電気的に接続されており、制御部5fによって制御される。 The main drive unit 5g is a component that electrically and mechanically drives the beam irradiation unit 5a and the gas supply unit 5d. The main drive unit 5g is electrically connected to the control unit 5f and is controlled by the control unit 5f. The stage drive unit 5h is a component that drives the stage 5c. The stage drive unit 5h is electrically connected to the control unit 5f and is controlled by the control unit 5f.

記憶部5jは、制御部5fのワーク領域(作業領域)となるメモリ領域で、例えば、RAM(Random Access Memory)により構成されている。記憶部5jは、制御部5fの各種の制御や計算を実施するためのプログラムやデータ等を記憶するために使用される。また、記憶部5jは、各種プログラムに従って算出した算出結果等を一時的に記憶するためにも使用される。記憶部5jには、例えば、FIBによる成膜処理時の処理条件(フォーカス条件、スポット径、電流量および加速エネルギー等)、各種パターン(上記下層のパターン3aおよび上層のパターン3b)のビーム照射範囲(位置座標)および成膜時間(FIB照射時間)等のような各種の情報が記録される。 The storage unit 5j is a memory area that serves as a work area (work area) of the control unit 5f, and is composed of, for example, a RAM (Random Access Memory). The storage unit 5j is used to store programs, data, and the like for performing various controls and calculations of the control unit 5f. The storage unit 5j is also used to temporarily store the calculation results and the like calculated according to various programs. The storage unit 5j is provided with, for example, a beam irradiation range of processing conditions (focus condition, spot diameter, current amount, acceleration energy, etc.) at the time of film formation processing by FIB, and various patterns (the lower layer pattern 3a and the upper layer pattern 3b). Various information such as (position coordinates) and film formation time (FIB irradiation time) are recorded.

記憶媒体5kは、コンピュータにより読み取り可能な媒体であり、プログラムやデータ等が格納される。記憶媒体5kは、例えば、光ディスク(CD,DVD)、光磁気ディスク(MO)、磁気ディスク、ハードディスク、磁気テープまたはROM(Read Only Memory)等により構成されている。記憶媒体5kは、制御部5fの各部としてコンピュータを機能させるためのプログラムを記憶することができる。 The storage medium 5k is a medium that can be read by a computer, and stores programs, data, and the like. The storage medium 5k is composed of, for example, an optical disk (CD, DVD), a magneto-optical disk (MO), a magnetic disk, a hard disk, a magnetic tape, a ROM (Read Only Memory), or the like. The storage medium 5k can store a program for operating the computer as each unit of the control unit 5f.

操作部5mは、操作に応じた操作信号を制御部5fに入力する入力装置であり、例えば、ボタン、キーボード、タッチパネル型ディスプレイまたはマイク等で構成される。 The operation unit 5m is an input device for inputting an operation signal corresponding to the operation to the control unit 5f, and is composed of, for example, a button, a keyboard, a touch panel type display, a microphone, or the like.

このようなFIB装置5は、半導体基板1Sの主面上にガス供給部5dを通じて原料ガスを供給し、そのガス供給領域に、ビーム照射部5aによってFIB5iBを走査させることで、FIB5iBの走査領域に所望のパターンを形成することができる。 In such a FIB device 5, the raw material gas is supplied onto the main surface of the semiconductor substrate 1S through the gas supply unit 5d, and the FIB 5iB is scanned by the beam irradiation unit 5a in the gas supply region, thereby forming the scanning region of the FIB 5iB. The desired pattern can be formed.

<成膜方法の一例>
本実施の形態1のFIB成膜方法(加工方法)の一例について図7〜図10を参照して説明する。図8は本実施の形態1のFIB成膜方法の一例のフローチャート、図9および図10は本実施の形態1のFIB成膜工程中の半導体基板の要部断面図である。
<Example of film formation method>
An example of the FIB film forming method (processing method) of the first embodiment will be described with reference to FIGS. 7 to 10. FIG. 8 is a flowchart of an example of the FIB film forming method of the first embodiment, and FIGS. 9 and 10 are cross-sectional views of a main part of the semiconductor substrate during the FIB film forming process of the first embodiment.

まず、図9に示すように、半導体基板1S上の絶縁膜2i上に、例えば、Ti(Tiを主成分として含む金属)からなる下層のパターン(第1の層、第1のフォーカスイオンビーム形成層:上記パターン3aに相当)3amをFIB5iBで形成する(図8のS100)。すなわち、絶縁膜2iの上面に、ガス供給部5dから原料ガス(プリカーサ:第1の原料ガス)を吹き付け、その原料ガスの吹付領域の成膜領域にFIB(集束され成膜面に焦点が合わせられたイオンビーム)5iBを照射して、ビーム照射領域に下層のパターン3amを選択的に形成する。 First, as shown in FIG. 9, a lower layer pattern (first layer, first focus ion beam) made of, for example, Ti (a metal containing Ti as a main component) is formed on the insulating film 2i on the semiconductor substrate 1S. Layer: 3am (corresponding to the above pattern 3a) is formed with FIB5iB (S100 in FIG. 8). That is, the raw material gas (precursor: first raw material gas) is sprayed onto the upper surface of the insulating film 2i from the gas supply unit 5d, and the FIB (focused and focused on the film forming surface is focused on the film forming region of the sprayed region of the raw material gas). (Ion beam) 5iB is irradiated to selectively form a lower pattern 3am in the beam irradiation region.

具体的には、図7に示すように、FIB装置5の制御部5fは、記憶部5jの情報に基づいて、ビーム照射部5aを制御することで、ガス供給部5dから原料ガスを吹き付け、その吹付領域にFIB5iBを照射し、パターン3am(図9参照)を形成する(第1制御)。このとき、制御部5fは、集束レンズ5afで集束したイオンビームiBの焦点を対物レンズ5ajで絶縁膜2iの上面の成膜面に合せた状態にする。これにより、FIB5iBの照射領域(走査領域)にTiを堆積させて下層のパターン3amを形成する。 Specifically, as shown in FIG. 7, the control unit 5f of the FIB device 5 controls the beam irradiation unit 5a based on the information of the storage unit 5j to blow the raw material gas from the gas supply unit 5d. The sprayed area is irradiated with FIB5iB to form a pattern 3am (see FIG. 9) (first control). At this time, the control unit 5f brings the focus of the ion beam iB focused by the focusing lens 5af to the film forming surface on the upper surface of the insulating film 2i by the objective lens 5aj. As a result, Ti is deposited in the irradiation region (scanning region) of FIB5iB to form the lower pattern 3am.

このFIB成膜時のイオン源は、例えば、GaまたはXeである。原料ガスは、例えば、四塩化チタン(TiCl)または硝酸チタン(Ti(NO)である。FIB5iBのスポット径は、例えば、100nm〜数μm程度である。FIB成膜時の電流量は、例えば、0.1μA〜1μA程度、加速エネルギーは、例えば、20keV〜30keV程度である。ステージ5cの温度は常温(例えば、20℃〜30℃)である。パターン3amの厚さは、例えば、50nm以下である。なお、上記した「主成分」とは、部材の構成材料の中で最も多く含有されている材料のことをいう。本明細書の「主成分」という言葉の意図は、例えば、部材が基本的に主成分(ここではTi等)で構成されているが、部材中に他の不純物(材料、成分)を含む場合を排除しないことを意味している。 The ion source at the time of forming the FIB film is, for example, Ga or Xe. The raw material gas is, for example, titanium tetrachloride (TiCl 4 ) or titanium nitrate (Ti (NO 3 ) 4 ). The spot diameter of FIB5iB is, for example, about 100 nm to several μm. The amount of current during FIB film formation is, for example, about 0.1 μA to 1 μA, and the acceleration energy is, for example, about 20 keV to 30 keV. The temperature of the stage 5c is room temperature (for example, 20 ° C to 30 ° C). The thickness of the pattern 3am is, for example, 50 nm or less. The above-mentioned "main component" means a material contained in the largest amount among the constituent materials of the member. The intent of the term "main component" in the present specification is, for example, when a member is basically composed of a main component (here, Ti, etc.) but contains other impurities (material, component) in the member. Means not to exclude.

このようなFIBによるTi膜の成膜では、上記したように、Tiのスパッタ率(削れ量)が小さいため、下地の絶縁膜2i表面は直ぐにTiで被覆される。従って、パターン3amをFIB5iBで形成しても、下地の絶縁膜2iへのダメージや削れを抑制できる。また、パターン3amをFIB5iBで形成できるので、寸法精度の高い微細なパターン3amを形成できる。 In such a film formation of a Ti film by FIB, as described above, since the sputtering rate (amount of scraping) of Ti is small, the surface of the underlying insulating film 2i is immediately coated with Ti. Therefore, even if the pattern 3am is formed by the FIB 5iB, damage or scraping to the underlying insulating film 2i can be suppressed. Further, since the pattern 3am can be formed by FIB5iB, a fine pattern 3am with high dimensional accuracy can be formed.

次いで、図10に示すように、下層のパターン3am上に、例えば、W(Wを主成分として含む金属)からなる上層のパターン(第2の層、第2のフォーカスイオンビーム形成層:上記パターン3bに相当)3bmをFIB5iBで形成する(図8のS101)。すなわち、下層のパターン3amの上面に、ガス供給部5dから原料ガス(プリカーサ:第2の原料ガス)を吹き付け、その原料ガスの吹付領域の成膜領域にFIB(集束され成膜面に焦点が合わせられたイオンビーム)5iBを照射して、ビーム照射領域に上層のパターン3bmを選択的に形成する。 Next, as shown in FIG. 10, an upper pattern (second layer, second focus ion beam forming layer: the above pattern) composed of, for example, W (a metal containing W as a main component) is placed on the lower pattern 3am. 3bm (corresponding to 3b) is formed with FIB5iB (S101 in FIG. 8). That is, the raw material gas (precursor: second raw material gas) is sprayed from the gas supply unit 5d onto the upper surface of the lower pattern 3am, and the FIB (focused and focused on the film forming surface) is focused on the film forming region of the spraying region of the raw material gas. The combined ion beam) 5iB is irradiated to selectively form an upper pattern 3bm in the beam irradiation region.

具体的には、図7に示すように、FIB装置5の制御部5fは、記憶部5jの情報に基づいて、ビーム照射部5aを制御することで、ガス供給部5dから原料ガスを吹き付け、その吹付領域にFIB5iBを照射し、パターン3bm(図10参照)を形成する(第2制御)。このとき、制御部5fは、集束レンズ5afで集束したイオンビームiBの焦点を対物レンズ5ajでパターン3am(図10参照)の上面の成膜面に合せた状態にする。これにより、FIB5iBの照射領域(走査領域)にWを堆積させて上層のパターン3bmを形成し、パターン3am上にパターン3bmが積層された積層パターン3を形成する。 Specifically, as shown in FIG. 7, the control unit 5f of the FIB device 5 controls the beam irradiation unit 5a based on the information of the storage unit 5j to blow the raw material gas from the gas supply unit 5d. The sprayed area is irradiated with FIB5iB to form a pattern 3bm (see FIG. 10) (second control). At this time, the control unit 5f makes the focus of the ion beam iB focused by the focusing lens 5af aligned with the film formation surface on the upper surface of the pattern 3am (see FIG. 10) by the objective lens 5aj. As a result, W is deposited in the irradiation region (scanning region) of the FIB5iB to form the upper layer pattern 3bm, and the laminated pattern 3 in which the pattern 3bm is laminated on the pattern 3am is formed.

この上層のパターン3bmの成膜処理において制御部5fは、下地の絶縁膜2iにダメージを与えないように、上層のW膜のパターン3bmが下層のTi膜のパターン3amから、はみ出さないようにする。すなわち、上層のパターン3bmの外周の位置が、下層のパターン3amの外周より内側に位置するように制御する(平面視で、上層のパターン3bmの領域<下層のパターン3amの領域となるように制御する:図8の♯1)。そして、制御部5fは、上層のパターン3bmの外周と、下層のパターン3amの外周との間のオフセットDfが、下層のパターン3amの最大幅の10%以内となるように制御する(図8の♯2)。 In the film forming process of the upper layer pattern 3bm, the control unit 5f prevents the upper layer W film pattern 3bm from protruding from the lower layer Ti film pattern 3am so as not to damage the underlying insulating film 2i. To do. That is, the position of the outer circumference of the upper layer pattern 3bm is controlled to be located inside the outer circumference of the lower layer pattern 3am (in a plan view, the region of the upper layer pattern 3bm is controlled to be the region of the lower layer pattern 3am). Do: # 1) in FIG. Then, the control unit 5f controls so that the offset Df between the outer circumference of the upper layer pattern 3bm and the outer circumference of the lower layer pattern 3am is within 10% of the maximum width of the lower layer pattern 3am (FIG. 8). # 2).

この上層のパターン3bmのFIB成膜時の原料ガスは、例えば、ヘキサカルボニルタングステン(W(CO))である。パターン3bmの厚さは、例えば、300〜500nmである。なお、このFIB成膜時のイオン源、FIB5iBのスポット径は、FIB成膜時の電流量、加速エネルギーおよびステージ5cの温度は、下層のパターン3amの場合と同じである。 The raw material gas for the FIB film formation of the pattern 3 bm in the upper layer is, for example, hexacarbonyl tungsten (W (CO) 6 ). The thickness of the pattern 3 bm is, for example, 300 to 500 nm. The ion source at the time of FIB film formation, the spot diameter of FIB5iB, the amount of current at the time of FIB film formation, the acceleration energy, and the temperature of the stage 5c are the same as in the case of the lower pattern 3am.

このようなFIBによるW膜の成膜では、W膜の下層にパターン3amが形成されているので、下地の絶縁膜2iへのダメージや削れを抑制できる。また、上層のパターン3bmをFIB5iBで形成できるので、寸法精度の高い微細なパターン3bmを形成することができる。したがって、積層パターン3を並べて配置した場合も隣接するパターン3bmの間隔を図3の場合に比べて小さくすることができる。また、上記オフセットDfが規定されているため、隣接するパターン3b,3b間の容量バラツキを限定することができる。したがって、デバイスの設計を容易にすることができる。 In the film formation of the W film by FIB, since the pattern 3am is formed in the lower layer of the W film, damage and scraping to the underlying insulating film 2i can be suppressed. Further, since the upper layer pattern 3bm can be formed by FIB5iB, a fine pattern 3bm with high dimensional accuracy can be formed. Therefore, even when the laminated patterns 3 are arranged side by side, the interval between adjacent patterns 3 bm can be made smaller than that in the case of FIG. Further, since the offset Df is defined, the capacitance variation between adjacent patterns 3b and 3b can be limited. Therefore, the design of the device can be facilitated.

<半導体装置の一例>
次に、上記FIB成膜方法によって形成された半導体装置の一例について図11および図12を参照して説明する。図11は本実施の形態1の半導体装置の一例の要部平面図、図12は図11のI-I線の断面図である。
<Example of semiconductor device>
Next, an example of the semiconductor device formed by the FIB film forming method will be described with reference to FIGS. 11 and 12. FIG. 11 is a plan view of a main part of an example of the semiconductor device according to the first embodiment, and FIG. 12 is a cross-sectional view taken along the line II of FIG.

ここでは、半導体装置の一例としてMOS(Metal Oxide Semiconductor)型のキャパシタCmが示されている。このキャパシタCmは、半導体基板1Sを下部電極、積層パターン3を上部電極、それらの間の絶縁膜2iを容量絶縁膜として有している。積層パターン3の下層のパターン3amの平面寸法は、例えば、100μm×100μm程度である。また、上層のパターン3bmの外周と下層のパターン3amの外周との間の長さ(オフセットDf)は、下層のパターン3amの最大幅の10%以内である。なお、この場合、下層のパターン3aは平面視で正方形なので、パターン3aの最大幅は、パターン3aの四辺のどの辺の幅としても良い。 Here, a MOS (Metal Oxide Semiconductor) type capacitor Cm is shown as an example of a semiconductor device. The capacitor Cm has a semiconductor substrate 1S as a lower electrode, a laminated pattern 3 as an upper electrode, and an insulating film 2i between them as a capacitive insulating film. The plane dimension of the pattern 3am in the lower layer of the laminated pattern 3 is, for example, about 100 μm × 100 μm. The length (offset Df) between the outer circumference of the upper layer pattern 3bm and the outer circumference of the lower layer pattern 3am is within 10% of the maximum width of the lower layer pattern 3am. In this case, since the pattern 3a in the lower layer is square in a plan view, the maximum width of the pattern 3a may be the width of any of the four sides of the pattern 3a.

本実施の形態1では、W膜をFIBで絶縁膜2i上に直接形成する場合に比べて絶縁膜2iの削れ量を小さくできるので、キャパシタCmの容量絶縁膜の絶縁耐性を向上させることができる。したがって、キャパシタCmの電気的特性および信頼性を向上させることができる。 In the first embodiment, the amount of scraping of the insulating film 2i can be reduced as compared with the case where the W film is directly formed on the insulating film 2i by FIB, so that the dielectric strength of the capacitive insulating film of the capacitor Cm can be improved. .. Therefore, the electrical characteristics and reliability of the capacitor Cm can be improved.

(変形例1)
次に、前記実施の形態1の変形例1のFIB成膜方法(加工方法)の一例について図7、図8、図13および図14を参照して説明する。図13および図14は変形例1のFIB成膜工程中の半導体基板の要部断面図である。
(Modification example 1)
Next, an example of the FIB film forming method (processing method) of the modification 1 of the first embodiment will be described with reference to FIGS. 7, 8, 13, and 14. 13 and 14 are cross-sectional views of a main part of the semiconductor substrate during the FIB film forming process of Modification 1.

まず、図13に示すように、半導体基板1S上の絶縁膜2i上に、例えば、酸化シリコン(Siを主成分として含む膜)からなる下層のパターン(第1の層、第1のフォーカスイオンビーム形成層:上記パターン3aに相当)3asを上記パターン3am,3bmと同様にFIB5iBで選択的に形成する(図8のS100)。この酸化シリコンからなる下層のパターン3asは、この後の上層のパターン3bmを形成する際の犠牲膜または下地保護膜としての機能を有している。なお、制御部5fの制御は上記の下層のパターン3amの場合と同じである。 First, as shown in FIG. 13, a pattern (first layer, first focus ion beam) of a lower layer made of, for example, silicon oxide (a film containing Si as a main component) is placed on the insulating film 2i on the semiconductor substrate 1S. Forming layer: Corresponding to the above-mentioned pattern 3a) 3as is selectively formed by FIB5iB in the same manner as the above-mentioned patterns 3am and 3bm (S100 in FIG. 8). The lower layer pattern 3as made of silicon oxide has a function as a sacrificial film or a base protective film when forming the subsequent upper layer pattern 3bm. The control of the control unit 5f is the same as that of the pattern 3am in the lower layer.

この下層のパターン3asのFIB成膜時の原料ガスは、例えば、TEOS、TMCTS(テトラメチルシクロテトラシロキサン:HSiCH)またはOMCTS(オクタメチルシクロテトラシロキサン:C24Si)等のような環状シロキサンである。パターン3asの厚さは、例えば、50nm以下である。なお、このFIB成膜時のイオン源、FIB5iBのスポット径は、FIB成膜時の電流量、加速エネルギーおよびステージ5cの温度は、上記した下層のパターン3amの場合と同じである。 The raw material gas for FIB film formation of the pattern 3as in the lower layer is, for example, TEOS, TMCTS (tetramethylcyclotetrasiloxane: HSiCH 3 O 4 ) or OMCTS (octamethylcyclotetrasiloxane: C 8 H 24 O 4 Si 4 ). Etc. is a cyclic siloxane. The thickness of the pattern 3as is, for example, 50 nm or less. The ion source at the time of FIB film formation, the spot diameter of FIB5iB, the amount of current at the time of FIB film formation, the acceleration energy and the temperature of the stage 5c are the same as in the case of the above-mentioned lower layer pattern 3am.

このようなFIB5iBによる酸化シリコン膜の成膜処理では、上記したように、絶縁膜3asのスパッタ率が小さいため、下地の絶縁膜2iの表面は瞬時に絶縁膜3asで被覆される。すなわち、パターン3asをFIB5iBで形成しても、下地の絶縁膜2iへのダメージや削れを抑制できる。また、パターン3asをFIB5iBで形成できるので、寸法精度の高い微細なパターン3asを形成できる。 In such a film forming process of the silicon oxide film by FIB5iB, as described above, since the sputtering rate of the insulating film 3as is small, the surface of the underlying insulating film 2i is instantly covered with the insulating film 3as. That is, even if the pattern 3as is formed by the FIB 5iB, damage or scraping to the underlying insulating film 2i can be suppressed. Further, since the pattern 3as can be formed by FIB5iB, a fine pattern 3as with high dimensional accuracy can be formed.

次いで、図14に示すように、下層のパターン3as上に、例えば、W(Wを主成分として含む金属)からなる上層のパターン3bmを上記と同様にFIB5iBで選択的に形成する(図8のS101)。この場合の制御部5fの制御も上記と同じである。そして、この場合も、制御部5fは、下地の絶縁膜2iにダメージを与えないように、上層のW膜のパターン3bmが下層の酸化シリコン膜のパターン3asから、はみ出さないようにする。すなわち、上層のパターン3bmの外周が下層のパターン3asの外周より内側に位置するように制御する(平面視で、上層のパターン3bmの領域<下層のパターン3asの領域となるように制御する:図8の♯1)。そして、制御部5fは、上層のW膜のパターン3bmの外周と下層のパターン3asの外周との間の長さ(オフセットDf)が下層のパターン3asの最大幅の10%以内となるように制御する(図8の♯2)。 Next, as shown in FIG. 14, on the lower pattern 3as, for example, the upper pattern 3bm made of W (a metal containing W as a main component) is selectively formed by FIB5iB in the same manner as described above (FIG. 8). S101). The control of the control unit 5f in this case is the same as described above. In this case as well, the control unit 5f prevents the pattern 3bm of the upper W film from protruding from the pattern 3as of the lower silicon oxide film so as not to damage the underlying insulating film 2i. That is, the outer circumference of the upper layer pattern 3bm is controlled to be located inside the outer circumference of the lower layer pattern 3as (in a plan view, the upper layer pattern 3bm region is controlled to be less than the lower layer pattern 3as region: FIG. 8 # 1). Then, the control unit 5f controls so that the length (offset Df) between the outer circumference of the pattern 3bm of the upper layer W film and the outer circumference of the pattern 3as of the lower layer is within 10% of the maximum width of the pattern 3as of the lower layer. (# 2 in FIG. 8).

このようにして、絶縁膜2i上に、酸化シリコン膜からなるパターン3asと、その上のW膜からなるパターン3bmとの積層パターンを形成する。この場合も、上層のパターン3bmの外周と下層のパターン3asの外周との間の長さ(オフセットDf)は、パターン3asの最大幅の10%以内である。 In this way, a laminated pattern of the pattern 3as made of the silicon oxide film and the pattern 3bm made of the W film on the insulating film 2i is formed on the insulating film 2i. Also in this case, the length (offset Df) between the outer circumference of the upper layer pattern 3bm and the outer circumference of the lower layer pattern 3as is within 10% of the maximum width of the pattern 3as.

このようなFIB5iBによるW膜の成膜では、W膜の下層にパターン3asが形成されているので、パターン3asにダメージや削れが生じるものの、下地の絶縁膜2iへのダメージや削れを抑制できる。このため、素子の電気的特性等を向上させることができる。 In such a film formation of the W film by FIB5iB, since the pattern 3as is formed in the lower layer of the W film, the pattern 3as is damaged or scraped, but the damage or scraping to the underlying insulating film 2i can be suppressed. Therefore, the electrical characteristics of the element can be improved.

また、上層のパターン3bmをFIB5iBで形成できるので、上記と同様に寸法精度の高い微細なパターン3bmを形成できる。したがって、パターン3bmを並べて配置した場合も隣接するパターン3bmの間隔を図3の場合より小さくすることができる。 Further, since the upper layer pattern 3bm can be formed by FIB5iB, a fine pattern 3bm with high dimensional accuracy can be formed as described above. Therefore, even when the patterns 3bm are arranged side by side, the interval between adjacent patterns 3bm can be made smaller than in the case of FIG.

(変形例2)
次に、前記変形例1の変形例のFIB成膜方法(加工方法)の一例について図7、図8、図15および図16を参照して説明する。図15および図16は変形例2のFIB成膜工程中の半導体基板の要部断面図である。
(Modification 2)
Next, an example of the FIB film forming method (processing method) of the modified example of the modified example 1 will be described with reference to FIGS. 7, 8, 15, and 16. 15 and 16 are cross-sectional views of a main part of the semiconductor substrate during the FIB film forming process of Modification 2.

まず、図15に示すように、半導体基板1S上の絶縁膜2i上に下層のパターン3asを上記と同様にFIB5iBで選択的に形成する(図8のS100)。ここで、下層のパターン3asの厚さZ1は、下層のパターン3asを形成せずにW膜(パターン3bm)を絶縁膜2i上にFIBで直接成膜した場合に絶縁膜2iが削られる分の厚さ(深さ)に設定されている。これ以外は前記変形例1と同じである。 First, as shown in FIG. 15, the lower pattern 3as is selectively formed on the insulating film 2i on the semiconductor substrate 1S with the FIB 5iB in the same manner as described above (S100 in FIG. 8). Here, the thickness Z1 of the lower pattern 3as is the amount that the insulating film 2i is scraped when the W film (pattern 3bm) is directly formed on the insulating film 2i by the FIB without forming the lower pattern 3as. It is set to the thickness (depth). Other than this, it is the same as the first modification.

次いで、図16に示すように、下層のパターン3as上に上層のパターン3bmを上記と同様にFIB5iBで選択的に形成する(図8のS101)。この際、パターン3bmの形成領域内において、下層のパターン3asが削られ、下地の絶縁膜2iの上面が露出される。このため、W膜からなるパターン3bmは、下地の絶縁膜2iに接した状態で絶縁膜2i上に形成される。これ以外は、前記変形例1と同じである。 Next, as shown in FIG. 16, the upper pattern 3bm is selectively formed on the lower pattern 3as with the FIB 5iB in the same manner as described above (S101 in FIG. 8). At this time, the lower pattern 3as is scraped in the formation region of the pattern 3bm, and the upper surface of the underlying insulating film 2i is exposed. Therefore, the pattern 3bm made of the W film is formed on the insulating film 2i in a state of being in contact with the underlying insulating film 2i. Other than this, it is the same as the above-mentioned modification 1.

このように変形例2では、下地の絶縁膜2iのダメージや削れを抑制しつつ、下地の絶縁膜2i上にパターン3bmを直接形成することができる。これ以外の効果は、前記変形例1と同じである。 As described above, in the modified example 2, the pattern 3bm can be directly formed on the underlying insulating film 2i while suppressing damage and scraping of the underlying insulating film 2i. The other effects are the same as those of the first modification.

<変形例2の半導体装置の一例>
次に、変形例2のFIB成膜技術を適用して製造された半導体装置の一例について図17および図18を参照して説明する。図17は変形例2の半導体装置の一例の平面図、図18は図17のII−II線の断面図である。
<Example of semiconductor device of modification 2>
Next, an example of a semiconductor device manufactured by applying the FIB film forming technique of Modification 2 will be described with reference to FIGS. 17 and 18. FIG. 17 is a plan view of an example of the semiconductor device of the second modification, and FIG. 18 is a sectional view taken along line II-II of FIG.

半導体基板1Sの主面上には、例えば、酸化シリコンからなる絶縁膜2iiが形成されている。この絶縁膜2ii上には、例えば、アルミニウムを主成分とする配線7L1,7L2が互いに分離された状態で形成されている。 For example, an insulating film 2ii made of silicon oxide is formed on the main surface of the semiconductor substrate 1S. For example, wirings 7L1 and 7L2 containing aluminum as a main component are formed on the insulating film 2ii in a state of being separated from each other.

また、絶縁膜2ii上には、配線7L1,7L2を被覆するように絶縁膜2iが形成されている。この絶縁膜2iには、配線7L1,7L2の上面一部が露出する接続孔8,8が形成されており、その接続孔8,8の内部には、例えば、Wを主成分とするプラグ7P1,7P2が埋め込まれている。 Further, an insulating film 2i is formed on the insulating film 2ii so as to cover the wirings 7L1 and 7L2. The insulating film 2i is formed with connection holes 8 and 8 in which a part of the upper surface of the wirings 7L1 and 7L2 is exposed, and inside the connection holes 8 and 8, for example, a plug 7P1 containing W as a main component. , 7P2 is embedded.

このプラグ7P1,7P2は、上記したパターン3bmに接合され、パターン3bmを通じて互いに電気的に接続されている。すなわち、配線7L1,7L2は、プラグ7P1,7P2およびパターン3bmを通じて電気的に接続されている。 The plugs 7P1 and 7P2 are joined to the above-mentioned pattern 3bm and are electrically connected to each other through the pattern 3bm. That is, the wirings 7L1 and 7L2 are electrically connected through the plugs 7P1, 7P2 and the pattern 3bm.

この構造の場合、変形例1の成膜方法を適用すると、パターン3bmの下層に絶縁膜のパターン3asが残されるので、パターン3bmをプラグ7P1,7P2に接触させることができない。すなわち、プラグ7P1,7P2同士を電気的に接続できない。 In the case of this structure, when the film forming method of Modification 1 is applied, the pattern 3as of the insulating film is left in the lower layer of the pattern 3bm, so that the pattern 3bm cannot be brought into contact with the plugs 7P1 and 7P2. That is, the plugs 7P1 and 7P2 cannot be electrically connected to each other.

これに対して、変形例2の成膜方法を適用した場合、パターン3bmの下層に絶縁膜のパターン3asが残されないので、パターン3bmをプラグ7P1,7P2に接触させることができる。すなわち、プラグ7P1,7P2同士を電気的に接続できる。したがって、配線7L1,7L2を、プラグ7P1,7P2およびパターン3bmを通じて電気的に接続できる。 On the other hand, when the film forming method of Modification 2 is applied, the pattern 3as of the insulating film is not left in the lower layer of the pattern 3bm, so that the pattern 3bm can be brought into contact with the plugs 7P1 and 7P2. That is, the plugs 7P1 and 7P2 can be electrically connected to each other. Therefore, the wirings 7L1, 7L2 can be electrically connected through the plugs 7P1, 7P2 and the pattern 3bm.

この場合、平面視での下層のパターン3asの形状が長方形(帯状)であるが、上層のパターン3bmの外周と下層のパターン3asの外周との間の長さ(オフセットDf)は、下層のパターン3asの最大幅の10%以内である。ここでは、例えば、オフセットDfが、下層のパターン3asの最大幅に合わせてパターン3aの最大幅側と最少幅側とで同じである。ただし、この場合は、オフセットDfの長さを、下層のパターン3asの最大幅側と最少幅側とで変えても良い。例えば、下層のパターン3asの最少幅側のオフセットDfを下層のパターン3asの最少幅の10%以内とし、下層のパターン3asの最大幅側のオフセットDfより短くしても良い。 In this case, the shape of the lower layer pattern 3as in a plan view is rectangular (belt-shaped), but the length (offset Df) between the outer circumference of the upper layer pattern 3bm and the outer circumference of the lower layer pattern 3as is the lower layer pattern. It is within 10% of the maximum width of 3as. Here, for example, the offset Df is the same on the maximum width side and the minimum width side of the pattern 3a according to the maximum width of the pattern 3as in the lower layer. However, in this case, the length of the offset Df may be changed between the maximum width side and the minimum width side of the pattern 3as in the lower layer. For example, the offset Df on the minimum width side of the lower pattern 3as may be set to be within 10% of the minimum width of the lower pattern 3as, and may be shorter than the offset Df on the maximum width side of the lower pattern 3as.

また、変形例2のFIB成膜技術は、例えば、図11および図12で説明したMOS型のキャパシタCmの上部電極を形成する場合に適用することが好ましい。キャパシタCmの上部電極(パターン3bm)の形成時に変形例2のFIB成膜方法を適用することにより、キャパシタCmの容量絶縁膜の絶縁耐性を確保しつつ、キャパシタCmの容量絶縁膜(絶縁膜2i)の厚さを高い精度で設定することができる。 Further, the FIB film forming technique of Modification 2 is preferably applied, for example, when forming the upper electrode of the MOS type capacitor Cm described with reference to FIGS. 11 and 12. By applying the FIB film forming method of Modification 2 when forming the upper electrode (pattern 3 bm) of the capacitor Cm, the capacitive insulating film of the capacitor Cm (insulating film 2i) is ensured while ensuring the dielectric strength of the capacitive insulating film of the capacitor Cm. ) Can be set with high accuracy.

(実施の形態2)
<発明者の検討>
図19はW(CO)で成膜されるW膜が下地絶縁膜の膜厚に依存することを示すグラフ図である。縦軸はW膜の厚さTH-W、横軸は下地絶縁膜の厚さTH-SiOである。符号のB1,B2はイオンビームの種類を示している。この図19からW(CO)によるW膜の成膜は、下地の絶縁膜(酸化シリコン膜)の膜厚に依存することが分る。これは下地材料によって異なり、熱伝導率が小さい材料(熱が逃げ難い材料)の上では、W膜の成膜速度が速くなる。すなわち、W膜の成膜速度が速くなるので、下地材料の削れ量を大幅に抑制できる。
(Embodiment 2)
<Inventor's examination>
FIG. 19 is a graph showing that the W film formed by W (CO) 6 depends on the film thickness of the underlying insulating film. The vertical axis is the thickness of the W film TH-W, and the horizontal axis is the thickness of the underlying insulating film TH-SiO. Reference numerals B1 and B2 indicate the type of ion beam. From FIG. 19, it can be seen that the film formation of the W film by W (CO) 6 depends on the film thickness of the underlying insulating film (silicon oxide film). This differs depending on the base material, and the film formation rate of the W film becomes high on a material having a low thermal conductivity (a material in which heat does not easily escape). That is, since the film formation rate of the W film is increased, the amount of scraping of the base material can be significantly suppressed.

ここで、W(CO)は、約100℃以下の低温では,材料が下地表面に吸着するだけで成膜は起こらない。これに対して、110℃以上になると、W(CO)の「-CO」が解離して成膜が起こり始める(CVD(Chemical Vapor Deposition)モード)。一方、Si基板のように熱伝導率が大きければ、基板表面温度の上昇が抑制されるため成膜は起こらない。 Here, in W (CO) 6 , at a low temperature of about 100 ° C. or lower, the material is only adsorbed on the surface of the substrate and no film formation occurs. On the other hand, when the temperature rises to 110 ° C. or higher, the “-CO” of W (CO) 6 dissociates and film formation begins to occur (CVD (Chemical Vapor Deposition) mode). On the other hand, if the thermal conductivity is large like that of a Si substrate, the increase in the substrate surface temperature is suppressed, so that film formation does not occur.

この現象を利用することで、上記した課題を解決できる。すなわち、W膜を成膜する際に、CVD反応をアシストすることで、W膜の成膜速度を大きくする。具体的には、FIBの照射領域の温度だけが、原料ガス(ここでは、例えば、W(CO))の分解温度以上になるようにする。なお、W(CO)の分解温度とは、Wと他の元素との結合が切れるときの温度である。 By utilizing this phenomenon, the above-mentioned problems can be solved. That is, when the W film is formed, the CVD reaction is assisted to increase the film forming speed of the W film. Specifically, only the temperature of the irradiation region of the FIB is set to be equal to or higher than the decomposition temperature of the raw material gas (here, for example, W (CO) 6). The decomposition temperature of W (CO) 6 is the temperature at which the bond between W and other elements is broken.

図20は一般的なFIBによる成膜時のFIBのパルス幅PW(横軸)とFIB照射領域の温度TE(縦軸)との関係を示すグラフ図である。符号DTは原料ガスの分解温度を示している。W膜の原料ガス(プリカーサ)であるW(CO)の分解温度DTは、例えば、110℃〜140℃程度である。FIBのイオン電流密度が小さく、かつ、パルス幅が長い場合は、FIB照射領域での温度がW(CO)の分解温度DTに達せず、W(CO)の分解が進まない(温度は発熱と放熱の平衡状態となる)。 FIG. 20 is a graph showing the relationship between the pulse width PW (horizontal axis) of the FIB and the temperature TE (vertical axis) of the FIB irradiation region at the time of film formation by a general FIB. The symbol DT indicates the decomposition temperature of the raw material gas. The decomposition temperature DT of W (CO) 6 , which is the raw material gas (precursor) of the W film, is, for example, about 110 ° C. to 140 ° C. FIB ion current density is small and, when the pulse width is long, not reach the decomposition temperature DT of the temperature W (CO) 6 in the FIB irradiation region, the decomposition of W (CO) 6 is stuck (temperature Equilibrium between heat generation and heat dissipation).

一方、図21は本実施の形態2のFIBによる成膜時のFIBのパルス幅PW(横軸)とFIB照射領域の温度TE(縦軸)との関係例を示すグラフ図である。この場合、FIBのイオン電流密度を大きくし、かつ、パルス幅(1ショットのビームの照射時間)を著しく短くすることでFIBの照射領域の温度を原料ガス(W(CO))の分解温度DT以上にしている。これにより、W膜の成膜速度を速めることができるので、下地の絶縁膜のダメージや削れを抑制することができる(放熱より発熱の方が大きいため温度が上昇する)。 On the other hand, FIG. 21 is a graph showing an example of the relationship between the pulse width PW (horizontal axis) of the FIB at the time of film formation by the FIB of the second embodiment and the temperature TE (vertical axis) of the FIB irradiation region. In this case, the temperature of the irradiation region of the FIB is changed to the decomposition temperature of the raw material gas (W (CO) 6 ) by increasing the ion current density of the FIB and significantly shortening the pulse width (irradiation time of the beam of one shot). It is more than DT. As a result, the film formation rate of the W film can be increased, so that damage and scraping of the underlying insulating film can be suppressed (the temperature rises because heat generation is larger than heat dissipation).

ところで、図21の例では、上記のようにFIB照射領域の温度を原料ガスの分解温度以上とするために、FIBのイオン電流密度とパルス幅とを制御しているが、他の方法として、基板を載置するステージ温度を上昇させる(基板を加熱する)ことでも達成できる。 By the way, in the example of FIG. 21, the ion current density and the pulse width of the FIB are controlled in order to make the temperature of the FIB irradiation region equal to or higher than the decomposition temperature of the raw material gas as described above. It can also be achieved by raising the stage temperature on which the substrate is placed (heating the substrate).

図22はFIBの照射時間Tb(横軸)と基板表面の温度Tsとの関係を示すグラフ図である。破線はステージ温度が室温の場合を示している。下段の破線は基板がSi基板単体の場合、上段の破線は基板がSi基板上に酸化シリコン膜が積層された場合を示している。また、実線はステージ温度を上昇させた場合を示している。下段の実線は基板がSi基板単体の場合を示し、上段の実践は基板がSi基板上に酸化シリコン膜が積層された場合を示している。 FIG. 22 is a graph showing the relationship between the irradiation time Tb (horizontal axis) of the FIB and the temperature Ts on the surface of the substrate. The broken line shows the case where the stage temperature is room temperature. The broken line in the lower row shows the case where the substrate is a single Si substrate, and the broken line in the upper row shows the case where the substrate is a silicon oxide film laminated on the Si substrate. The solid line shows the case where the stage temperature is raised. The solid line in the lower row shows the case where the substrate is a single Si substrate, and the practice in the upper row shows the case where the substrate is a silicon oxide film laminated on the Si substrate.

この図22からステージ温度を上昇させると、基板がSi基板であってもFIB照射領域の温度が原料ガスの分解温度以上に到達することがわかる。また、ステージ温度を上昇させない場合に比べて、FIB照射領域の温度が原料ガスの分解温度以上に到達するまでの時間を短縮できることが分る。すなわち、FIBを照射してからW膜が堆積し始めるまでの時間を大幅に短縮できる。 From FIG. 22, it can be seen that when the stage temperature is raised, the temperature of the FIB irradiation region reaches the decomposition temperature of the raw material gas or higher even if the substrate is a Si substrate. Further, it can be seen that the time required for the temperature in the FIB irradiation region to reach the decomposition temperature of the raw material gas or higher can be shortened as compared with the case where the stage temperature is not raised. That is, the time from the irradiation of FIB to the start of W film deposition can be significantly shortened.

図23はステージ温度を上昇させた場合の本実施の形態2のFIBによる成膜時のFIBのパルス幅PW(横軸)とFIB照射領域の温度TE(縦軸)との関係の一例を示すグラフ図である。この場合、イオン電流密度やパルス幅は一般的な場合と同じでも、FIB照射領域の温度を原料ガスの分解温度以上にすることができるので、W膜の成膜速度を図20の場合より大きくすることができる。したがって、下地の絶縁膜のダメージや削れを抑制することができる。 FIG. 23 shows an example of the relationship between the pulse width PW (horizontal axis) of the FIB and the temperature TE (vertical axis) of the FIB irradiation region at the time of film formation by the FIB of the second embodiment when the stage temperature is raised. It is a graph diagram. In this case, even if the ion current density and the pulse width are the same as in the general case, the temperature of the FIB irradiation region can be set to be equal to or higher than the decomposition temperature of the raw material gas, so that the film formation rate of the W film is higher than that in the case of FIG. can do. Therefore, damage and scraping of the underlying insulating film can be suppressed.

また、図24はステージ温度を上昇させた場合の本実施の形態2のFIBによる成膜時のFIBのパルス幅PW(横軸)とFIB照射領域の温度TE(縦軸)との関係の他の例を示すグラフ図である。この場合、FIBの照射領域の温度を図21の場合より速く原料ガスの分解温度以上にすることができるので、W膜の成膜速度を図21の場合より大きくすることができる。したがって、下地の絶縁膜のダメージや削れを図21の場合よりも抑制することができる。 Further, FIG. 24 shows the relationship between the pulse width PW (horizontal axis) of the FIB and the temperature TE (vertical axis) of the FIB irradiation region at the time of film formation by the FIB of the second embodiment when the stage temperature is raised. It is a graph which shows the example of. In this case, since the temperature of the irradiation region of the FIB can be made higher than the decomposition temperature of the raw material gas faster than in the case of FIG. 21, the film formation rate of the W film can be made higher than in the case of FIG. Therefore, damage and scraping of the underlying insulating film can be suppressed as compared with the case of FIG. 21.

<実施の形態2のFIB装置の構成例>
本実施の形態2のFIB装置の構成例について図25を参照して説明する。図25は本実施の形態2の加工装置の一例の構成図である。
<Structure example of the FIB device of the second embodiment>
A configuration example of the FIB apparatus according to the second embodiment will be described with reference to FIG. FIG. 25 is a configuration diagram of an example of the processing apparatus of the second embodiment.

本実施の形態2のFIB装置(加工装置)5においては、半導体基板1Sを載置するステージ5cに、半導体基板1Sを加熱するための加熱部5nが設置されている。加熱部5nは、例えば、抵抗発熱体を備える抵抗加熱型の加熱装置からなり、制御部5fと電気的に接続されている。加熱部5nとしてランプ加熱(光加熱)式の加熱装置を用いても良い。 In the FIB device (processing device) 5 of the second embodiment, a heating unit 5n for heating the semiconductor substrate 1S is installed on the stage 5c on which the semiconductor substrate 1S is placed. The heating unit 5n is composed of, for example, a resistance heating type heating device including a resistance heating element, and is electrically connected to the control unit 5f. A lamp heating (light heating) type heating device may be used as the heating unit 5n.

また、ステージ5cには、ステージ温度を計測するための温度計測器5pが設置されている。温度計測器5pは、例えば、熱電対を備えており、制御部5fと電気的に接続されている。制御部5fは、温度計測器5pで計測された温度情報に基づいて加熱部5nの加熱温度(すなわち、ステージ温度および半導体基板1Sの温度)を調節(制御)することが可能になっている。 Further, a temperature measuring instrument 5p for measuring the stage temperature is installed on the stage 5c. The temperature measuring instrument 5p includes, for example, a thermocouple and is electrically connected to the control unit 5f. The control unit 5f can adjust (control) the heating temperature of the heating unit 5n (that is, the stage temperature and the temperature of the semiconductor substrate 1S) based on the temperature information measured by the temperature measuring instrument 5p.

なお、本実施の形態2のFIB装置5では、FIB成膜条件(例えば、下地絶縁膜の種類や厚さ等を含む)を入力すると、ビーム照射部5aの制御条件(イオン電流密度およびパルス幅)およびステージ温度を自動的に最適な値に設定することが可能になっている。 In the FIB apparatus 5 of the second embodiment, when the FIB film forming conditions (including, for example, the type and thickness of the underlying insulating film) are input, the control conditions (ion current density and pulse width) of the beam irradiation unit 5a are input. ) And the stage temperature can be automatically set to the optimum values.

本実施の形態2のFIB装置5の制御部5fは、FIB5iBによる成膜処理に先立って、ステージ5cを加熱部5nによって加熱する制御を実施する。これにより、FIB5iBでの成膜処理に際して、FIB5iBの照射領域の温度を、より速く原料ガスの分解温度以上にすることができるので、成膜速度をより大きくすることができる。その結果、下地の絶縁膜2iにダメージや削れが発生するのを抑制することができる。これ以外の構成や効果は、図7で説明したのと同じである。 The control unit 5f of the FIB device 5 of the second embodiment controls the stage 5c to be heated by the heating unit 5n prior to the film forming process by the FIB 5iB. As a result, during the film forming process on the FIB 5iB, the temperature of the irradiation region of the FIB 5iB can be made faster than the decomposition temperature of the raw material gas, so that the film forming rate can be further increased. As a result, it is possible to suppress the occurrence of damage or scraping of the underlying insulating film 2i. Other configurations and effects are the same as those described with reference to FIG.

<成膜方法の一例>
本実施の形態2のFIB成膜方法(加工方法)の一例について説明する。図26は本実施の形態2のFIB成膜工程中の半導体基板の要部断面図である。
<Example of film formation method>
An example of the FIB film forming method (processing method) of the second embodiment will be described. FIG. 26 is a cross-sectional view of a main part of the semiconductor substrate during the FIB film forming process of the second embodiment.

まず、半導体基板1S上の絶縁膜2i上に、例えば、W(Wを主成分として含む金属)からなるパターン3cをFIB5iBで形成する。すなわち、絶縁膜2iの上面に、ガス供給部5dから原料ガス(プリカーサ)を吹き付け、その原料ガスの吹付領域の成膜領域にFIB(集束され成膜面に焦点が合わせられたイオンビーム)5iBを照射することでビーム照射領域にパターン3cを選択的に形成する。 First, on the insulating film 2i on the semiconductor substrate 1S, for example, a pattern 3c made of W (a metal containing W as a main component) is formed by FIB5iB. That is, the raw material gas (precursor) is sprayed from the gas supply unit 5d onto the upper surface of the insulating film 2i, and the FIB (ion beam focused on the film-forming surface) 5iB is applied to the film-forming region of the raw material gas spraying region. Pattern 3c is selectively formed in the beam irradiation region by irradiating with.

具体的には、図25に示すように、FIB装置5の制御部5fは、記憶部5jの情報に基づいて、ビーム照射部5aを制御することで、ガス供給部5dから原料ガスを吹き付け、その吹付領域にFIB5iBを照射する。このとき、制御部5fは、集束レンズ5afで集束したイオンビームiBの焦点を対物レンズ5ajで絶縁膜2iの上面の成膜面に合せた状態にする。これにより、FIB5iBの照射領域(走査領域)にWを堆積させてパターン3cを形成する。なお、このFIB成膜時の、原料ガス、イオン源、FIB5iBのスポット径は、FIB成膜時の電流量および加速エネルギーは、上層のパターン3bmの場合と同じである。パターン3cの厚さもパターン3bmの厚さと同じである。 Specifically, as shown in FIG. 25, the control unit 5f of the FIB device 5 controls the beam irradiation unit 5a based on the information of the storage unit 5j to blow the raw material gas from the gas supply unit 5d. The sprayed area is irradiated with FIB5iB. At this time, the control unit 5f brings the focus of the ion beam iB focused by the focusing lens 5af to the film forming surface on the upper surface of the insulating film 2i by the objective lens 5aj. As a result, W is deposited in the irradiation region (scanning region) of FIB5iB to form the pattern 3c. The spot diameters of the raw material gas, the ion source, and the FIB5iB at the time of the FIB film formation are the same as the case of the upper layer pattern 3bm in the current amount and the acceleration energy at the time of the FIB film formation. The thickness of the pattern 3c is also the same as the thickness of the pattern 3bm.

また、本実施の形態2では、上記FIB5iBによる成膜処理に際して、FIB5iBの照射領域の温度が原料ガスの分解温度以上になるようにする。すなわち、FIB装置5の制御部5fは、図21で説明したように、ビーム照射部5aを制御してイオン電流密度およびパルス幅を調整(制御)することで、FIB5iBの照射領域の温度がW(CO)の分解温度以上になるようにする。これにより、W膜の成膜速度をより大きくすることができるので、下地の絶縁膜2iにダメージや削れが発生するのを抑制することができる。 Further, in the second embodiment, the temperature of the irradiation region of the FIB5iB is set to be equal to or higher than the decomposition temperature of the raw material gas during the film forming process by the FIB5iB. That is, as described in FIG. 21, the control unit 5f of the FIB device 5 controls the beam irradiation unit 5a to adjust (control) the ion current density and the pulse width, so that the temperature of the irradiation region of the FIB 5iB becomes W. The temperature should be equal to or higher than the decomposition temperature of (CO) 6. As a result, the film formation rate of the W film can be further increased, so that damage or scraping of the underlying insulating film 2i can be suppressed.

また、ビーム照射領域の温度を原料ガスの分解温度以上にするための他の例として、FIB5iBの照射に先立って、FIB装置5のステージ5cを加熱部5nで加熱して半導体基板1Sを加熱しても良い。これにより、図23で説明したように、FIB5iBによる成膜処理に際してFIB5iBの照射領域の温度を、より速く原料ガスの分解温度以上にすることができるので、W膜の成膜速度をより大きくすることができる。したがって、下地の絶縁膜2iにダメージや削れが発生するのをより抑制することができる。 Further, as another example for making the temperature of the beam irradiation region equal to or higher than the decomposition temperature of the raw material gas, the stage 5c of the FIB apparatus 5 is heated by the heating unit 5n to heat the semiconductor substrate 1S prior to the irradiation of the FIB 5iB. You may. As a result, as described with reference to FIG. 23, the temperature of the irradiation region of the FIB5iB can be made faster than the decomposition temperature of the raw material gas during the film formation process by the FIB5iB, so that the film formation rate of the W film is further increased. be able to. Therefore, it is possible to further suppress the occurrence of damage or scraping of the underlying insulating film 2i.

ここでは、ステージ5cの温度を、例えば、80℃以上、100℃以下としている。80℃より低いと、成膜開始が遅くなるので、成膜時の下地の絶縁膜2iへの影響が懸念される。また、100℃より高いと、FIB5iBを照射していない領域まで原料ガスの分解温度に近くなり、ビーム照射領域以外で成膜が生じることが懸念されるからである。 Here, the temperature of the stage 5c is set to, for example, 80 ° C. or higher and 100 ° C. or lower. If the temperature is lower than 80 ° C., the start of film formation is delayed, and there is a concern that the underlying insulating film 2i may be affected during film formation. Further, if the temperature is higher than 100 ° C., the temperature becomes close to the decomposition temperature of the raw material gas up to the region not irradiated with FIB5iB, and there is a concern that film formation may occur in the region other than the beam irradiation region.

また、ビーム照射領域の温度を原料ガスの分解温度以上にするために、FIB装置5のビーム照射部5aと加熱部5nとの両方を制御しても良い。すなわち、FIB5iBの照射に先立って、FIB装置5のステージ5cを加熱部5nで加熱して半導体基板1Sの温度を上げておくとともに、FIB5iBの照射時にはビーム照射部5aを制御してイオン電流密度およびパルス幅を調整(制御)する。これにより、図24で説明したように、FIB5iBによる成膜処理に際してFIB5iBの照射領域の温度を、より一層速く原料ガスの分解温度以上にすることができるので、W膜の成膜速度をより一層大きくすることができる。したがって、下地の絶縁膜2iにダメージや削れが発生するのをよりより一層抑制することができる。 Further, in order to make the temperature of the beam irradiation region equal to or higher than the decomposition temperature of the raw material gas, both the beam irradiation unit 5a and the heating unit 5n of the FIB device 5 may be controlled. That is, prior to the irradiation of the FIB 5iB, the stage 5c of the FIB device 5 is heated by the heating unit 5n to raise the temperature of the semiconductor substrate 1S, and the beam irradiation unit 5a is controlled during the irradiation of the FIB 5iB to control the ion current density and the ion current density. Adjust (control) the pulse width. As a result, as described with reference to FIG. 24, the temperature of the irradiation region of the FIB5iB can be made higher than the decomposition temperature of the raw material gas during the film formation process by the FIB5iB, so that the film formation rate of the W film can be further increased. It can be made larger. Therefore, it is possible to further suppress the occurrence of damage or scraping of the underlying insulating film 2i.

(実施の形態2の変形例1)
実施の形態2のFIB成膜技術は、前記実施の形態1で説明した上層のパターン3bmの形成時にも適用できる。すなわち、図10に示したように、下層のパターン3am上にパターン3bmを形成する際に、ビーム照射領域の温度がW(CO)の分解温度以上になるように、ビーム照射部5a(イオン電流密度およびパルス幅)を制御するか、加熱部5nを制御するか、または、その両方を制御する。
(Modification 1 of Embodiment 2)
The FIB film forming technique of the second embodiment can also be applied at the time of forming the pattern 3bm of the upper layer described in the first embodiment. That is, as shown in FIG. 10, when the pattern 3bm is formed on the lower pattern 3am, the beam irradiation unit 5a (ion ) so that the temperature of the beam irradiation region becomes equal to or higher than the decomposition temperature of W (CO) 6. The current density and pulse width) are controlled, the heating unit 5n is controlled, or both are controlled.

この場合、パターン3bmの成膜時に下層のパターン3amへのダメージや削れを抑制できるので、積層パターン3の信頼性を前記実施の形態1の場合より向上させることができる。なお、Tiは温度による影響を受けないので、加熱部5nによる制御を実施する場合は、Ti膜(下層のパターン3am)を形成する前の準備段階から加熱部5nによるステージ5c(すなわち、半導体基板1S)の加熱を開始しても良い。上層のパターン3bmの成膜直前にステージ5cの加熱を開始するとステージ温度が目的の温度で安定するまでに時間がかかるので、上層のパターン3bの成膜のためのFIB照射開始が遅れる。これに対して、下層のパターン3amの成膜前からステージ5cを加熱することで、下層のパターン3amの成膜時にはステージ温度が既に目的の温度に達しているので、下層のパターン3amの成膜後、比較的早い時期に上層のパターン3bmの成膜のためのFIB照射を開始することができる。 In this case, since damage and scraping of the lower layer pattern 3am can be suppressed during film formation of the pattern 3bm, the reliability of the laminated pattern 3 can be improved as compared with the case of the first embodiment. Since Ti is not affected by temperature, when controlling by the heating unit 5n, the stage 5c (that is, the semiconductor substrate) by the heating unit 5n is performed from the preparatory stage before forming the Ti film (lower layer pattern 3am). The heating of 1S) may be started. If the heating of the stage 5c is started immediately before the film formation of the upper layer pattern 3bm, it takes time for the stage temperature to stabilize at the target temperature, so that the start of FIB irradiation for the film formation of the upper layer pattern 3b is delayed. On the other hand, by heating the stage 5c before forming the lower pattern 3am, the stage temperature has already reached the target temperature when the lower pattern 3am is formed, so that the lower pattern 3am is formed. Later, FIB irradiation for film formation of the upper pattern 3 bm can be started at a relatively early stage.

また、図27は本実施の形態2のFIB成膜技術で形成された積層パターンの変形例を示す半導体基板の要部断面図である。本実施の形態2のFIB成膜技術で、下層のパターン3am上に上層のパターン3bmを形成する場合、上層のパターン3bmの成膜時に下地の絶縁膜2iにダメージや削れが発生するのを抑制できる。このため、図27に示すように、上層のパターン3bmの外周が下層のパターン3amの外周より外側にはみ出す構成にすることもできる。この場合は、仕事関数をTi膜(下層のパターン3am)で決まる値に設定できる。 Further, FIG. 27 is a cross-sectional view of a main part of the semiconductor substrate showing a modified example of the laminated pattern formed by the FIB film forming technique of the second embodiment. When the upper pattern 3bm is formed on the lower pattern 3am by the FIB film forming technique of the second embodiment, it is possible to suppress damage or scraping of the underlying insulating film 2i when the upper pattern 3bm is formed. it can. Therefore, as shown in FIG. 27, the outer circumference of the pattern 3bm in the upper layer may protrude to the outside from the outer circumference of the pattern 3am in the lower layer. In this case, the work function can be set to a value determined by the Ti film (lower layer pattern 3am).

また、本実施の形態2のFIB成膜技術は、前記実施の形態1の変形例1で説明した上層のパターン3bmの形成時にも適用できる。 Further, the FIB film forming technique of the second embodiment can be applied to the formation of the upper layer pattern 3bm described in the first modification of the first embodiment.

なお、本発明は上記した実施の形態に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施の形態は発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施の形態の構成の一部を他の実施の形態の構成に置き換えることが可能である。また、ある実施の形態の構成に他の実施の形態の構成を加えることも可能である。また、各実施の形態の構成の一部について、他の構成の追加・削除・置換をすることが可能である。 The present invention is not limited to the above-described embodiment, and includes various modifications. For example, the above-described embodiment has been described in detail in order to explain the invention in an easy-to-understand manner, and is not necessarily limited to the one including all the described configurations. Further, it is possible to replace a part of the configuration of one embodiment with the configuration of another embodiment. It is also possible to add the configuration of another embodiment to the configuration of one embodiment. Further, it is possible to add / delete / replace other configurations with respect to a part of the configurations of each embodiment.

また、本明細書において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合等も含む。 Further, the terms "electrode" and "wiring" in the present specification do not functionally limit these components. For example, an "electrode" may be used as part of a "wiring" and vice versa. Further, the terms "electrode" and "wiring" include the case where a plurality of "electrodes" and "wiring" are integrally formed.

また、前記実施の形態では、本実施の形態のFIB加工技術を、MOS型のキャパシタや配線接続部に適用した場合について説明したが、これに限定されるものではなく種々適用可能である。例えば、配線断線部の修正に適用できる。また、例えば、MEMS(Micro Electro Mechanical Systems:半導体装置)における加工技術に適用することもできる。 Further, in the above-described embodiment, the case where the FIB processing technique of the present embodiment is applied to a MOS type capacitor or a wiring connection portion has been described, but the present invention is not limited to this, and various applications are possible. For example, it can be applied to the correction of the wiring disconnection portion. Further, for example, it can be applied to a processing technique in MEMS (Micro Electro Mechanical Systems: semiconductor device).

また、前記実施の形態では、第1の層または第1のフォーカスイオンビーム形成層を、Tiまたは酸化シリコンとしたが、これに限定されるものではない。 Further, in the above-described embodiment, the first layer or the first focus ion beam forming layer is Ti or silicon oxide, but the present invention is not limited thereto.

[付記1]
フォーカスイオンビームを基板に照射するビーム照射部と、
前記基板上に形成された絶縁膜上に原料ガスを供給するガス供給部と、
前記ビーム照射部を制御する制御部と、
を備え、
前記制御部は、前記フォーカスイオンビームの照射領域の温度が前記原料ガスの分解温度以上になるように制御する、加工装置。
[Appendix 1]
A beam irradiation unit that irradiates the substrate with a focus ion beam,
A gas supply unit that supplies the raw material gas onto the insulating film formed on the substrate, and
A control unit that controls the beam irradiation unit and
With
The control unit is a processing device that controls the temperature of the irradiation region of the focus ion beam to be equal to or higher than the decomposition temperature of the raw material gas.

[付記2]
前記付記1の加工装置において、
前記制御部は、前記フォーカスイオンビームの照射領域の温度が前記原料ガスの分解温度以上になるように前記ビーム照射部を制御する、加工装置。
[Appendix 2]
In the processing apparatus of Appendix 1,
The control unit is a processing device that controls the beam irradiation unit so that the temperature of the irradiation region of the focus ion beam becomes equal to or higher than the decomposition temperature of the raw material gas.

[付記3]
前記付記1の加工装置において、
前記基板を加熱する加熱部を備え、
前記制御部は、前記フォーカスイオンビームの照射領域の温度が前記原料ガスの分解温度以上になるように前記加熱部を制御する、加工装置。
[Appendix 3]
In the processing apparatus of Appendix 1,
A heating unit for heating the substrate is provided.
The control unit is a processing device that controls the heating unit so that the temperature of the irradiation region of the focus ion beam becomes equal to or higher than the decomposition temperature of the raw material gas.

[付記4]
(a)基板上に形成された絶縁膜上に第1の原料ガスを供給した状態で、前記第1の原料ガスの供給領域にフォーカスイオンビームを照射することで前記絶縁膜上に第1の層を形成する工程、
(b)前記第1の層上に第2の原料ガスを供給した状態で、前記第2の原料ガスの供給領域に前記フォーカスイオンビームを照射することで前記第1の層上に金属からなる第2の層を形成する工程、
を有し、
前記第2の層の外周は、前記第1の層の外周より内側に位置し、
前記フォーカスイオンビームで成膜中に成膜材料がスパッタエッチングされる割合を示すスパッタ率は、前記第1の層の方が、前記第2の層より小さい、加工方法。
[Appendix 4]
(A) In a state where the first raw material gas is supplied onto the insulating film formed on the substrate, the focus ion beam is irradiated to the supply region of the first raw material gas to cause the first raw material gas to be supplied onto the insulating film. The process of forming layers,
(B) With the second raw material gas supplied onto the first layer, the focus ion beam is irradiated to the supply region of the second raw material gas, so that the first layer is made of metal. The process of forming the second layer,
Have,
The outer circumference of the second layer is located inside the outer circumference of the first layer.
A processing method in which the first layer is smaller than the second layer in terms of the sputtering rate, which indicates the rate at which the film-forming material is sputter-etched during film formation with the focus ion beam.

1S 半導体基板
2i 絶縁膜
2ii 絶縁膜
3 積層パターン
3a,3am,3as パターン
3b,3bm パターン
3c パターン
5 FIB装置
5a ビーム照射部
5b 処理室
5c ステージ
5d ガス供給部
5f 制御部
5j 記憶部
5k 記憶媒体
5n 加熱部
5p 温度計測器
5iB FIB
7L1,7L2 配線
7P1,7P2 プラグ
8 接続孔
iB イオンビーム
1S semiconductor substrate 2i insulating film 2ii insulating film 3 laminated pattern 3a, 3am, 3as pattern 3b, 3bm pattern 3c pattern 5 FIB device 5a beam irradiation unit 5b processing room 5c stage 5d gas supply unit 5f control unit 5j storage unit 5k storage medium Heating unit 5p temperature measuring instrument 5iB FIB
7L1,7L2 wiring 7P1,7P2 plug 8 connection hole iB ion beam

Claims (14)

(a)基板上に形成された絶縁膜上に第1の原料ガスを供給した状態で、前記第1の原料ガスの供給領域にフォーカスイオンビームを照射することで前記絶縁膜上に第1の層を形成する工程、
(b)前記第1の層上に第2の原料ガスを供給した状態で、前記第2の原料ガスの供給領域に前記フォーカスイオンビームを照射することで前記第1の層上に金属からなる第2の層を形成する工程、
を有し、
前記第2の層の外周は、前記第1の層の外周より内側に位置し、
前記(a)工程における前記絶縁膜のスパッタエッチング量は、前記(a)工程を行わずに、前記絶縁膜上に前記第2の原料ガスを供給した状態で前記第2の原料ガスの供給領域に前記フォーカスイオンビームを照射することで前記絶縁膜上に前記第2の層を直接形成した場合の前記絶縁膜のスパッタエッチング量より小さい、加工方法。
(A) In a state where the first raw material gas is supplied onto the insulating film formed on the substrate, the focus ion beam is irradiated to the supply region of the first raw material gas to cause the first raw material gas to be supplied onto the insulating film. The process of forming layers,
(B) With the second raw material gas supplied onto the first layer, the focus ion beam is irradiated to the supply region of the second raw material gas, so that the first layer is made of metal. The process of forming the second layer,
Have,
The outer circumference of the second layer is located inside the outer circumference of the first layer.
The amount of sputter etching of the insulating film in the step (a) is the supply region of the second raw material gas in a state where the second raw material gas is supplied onto the insulating film without performing the step (a). A processing method that is smaller than the sputter etching amount of the insulating film when the second layer is directly formed on the insulating film by irradiating the focus ion beam.
請求項1記載の加工方法において、
前記第2の層の外周と前記第1の層の外周との間の長さは、前記第1の層の最大幅の10%以内である、加工方法。
In the processing method according to claim 1,
A processing method in which the length between the outer circumference of the second layer and the outer circumference of the first layer is within 10% of the maximum width of the first layer.
請求項1記載の加工方法において、
前記第1の層が、チタンを主成分として含む金属からなり、
前記第2の層が、タングステンを主成分として含む金属からなる、加工方法。
In the processing method according to claim 1,
The first layer is made of a metal containing titanium as a main component.
A processing method in which the second layer is made of a metal containing tungsten as a main component.
請求項1記載の加工方法において、
前記第1の層が、シリコンを主成分として含み、
前記第2の層が、タングステンを主成分として含む金属からなる、加工方法。
In the processing method according to claim 1,
The first layer contains silicon as a main component and contains silicon.
A processing method in which the second layer is made of a metal containing tungsten as a main component.
請求項4記載の加工方法において、
前記第1の層は、酸化シリコンからなり、
前記第1の層の厚さは、前記(a)工程を行わずに、前記絶縁膜上に前記第2の原料ガスを供給した状態で前記第2の原料ガスの供給領域に前記フォーカスイオンビームを照射することで前記絶縁膜上に前記第2の層を直接形成した場合に前記絶縁膜が削られる厚さである、加工方法。
In the processing method according to claim 4,
The first layer is made of silicon oxide and is made of silicon oxide.
The thickness of the first layer is such that the focus ion beam is applied to the supply region of the second raw material gas in a state where the second raw material gas is supplied onto the insulating film without performing the step (a). A processing method, which is a thickness at which the insulating film is scraped when the second layer is directly formed on the insulating film by irradiating the insulating film.
請求項1記載の加工方法において、
前記第2の層の形成時の前記フォーカスイオンビームの照射領域の温度は前記第2の原料ガスの分解温度以上である、加工方法。
In the processing method according to claim 1,
A processing method in which the temperature of the irradiation region of the focus ion beam at the time of forming the second layer is equal to or higher than the decomposition temperature of the second raw material gas.
半導体基板上に設けられた絶縁膜と、
前記絶縁膜上に設けられた第1のフォーカスイオンビーム形成層と、
前記第1のフォーカスイオンビーム形成層上に形成された、金属からなる第2のフォーカスイオンビーム形成層と、
を備え、
前記第2のフォーカスイオンビーム形成層の外周は、前記第1のフォーカスイオンビーム形成層の外周より内側に位置し、
前記第1のフォーカスイオンビーム形成層の形成時における前記絶縁膜の削れ量は、前記第1のフォーカスイオンビーム形成層を形成せずに前記第2のフォーカスイオンビーム形成層を前記絶縁膜上に直接形成した場合における前記絶縁膜の削れ量より小さい、半導体装置。
The insulating film provided on the semiconductor substrate and
The first focus ion beam cambium provided on the insulating film and
A second focus ion beam cambium made of metal formed on the first focus ion beam cambium, and a second focus ion beam cambium.
With
The outer circumference of the second focus ion beam forming layer is located inside the outer circumference of the first focus ion beam forming layer.
The amount of scraping of the insulating film at the time of forming the first focus ion beam forming layer is such that the second focus ion beam forming layer is formed on the insulating film without forming the first focus ion beam forming layer. A semiconductor device that is smaller than the amount of scraping of the insulating film when it is directly formed.
請求項7記載の半導体装置において、前記第2のフォーカスイオンビーム形成層の外周と前記第1のフォーカスイオンビーム形成層の外周との間の長さは、前記第1のフォーカスイオンビーム形成層の最大幅の10%以内である、半導体装置。 In the semiconductor device according to claim 7, the length between the outer circumference of the second focus ion beam forming layer and the outer circumference of the first focus ion beam forming layer is the length of the first focus ion beam forming layer. A semiconductor device that is within 10% of the maximum width. 請求項7記載の半導体装置において、
前記第1のフォーカスイオンビーム形成層が、チタンを主成分として含む金属からなり、
前記第2のフォーカスイオンビーム形成層が、タングステンを主成分として含む金属からなる、半導体装置。
In the semiconductor device according to claim 7,
The first focus ion beam cambium is made of a metal containing titanium as a main component.
A semiconductor device in which the second focus ion beam cambium is made of a metal containing tungsten as a main component.
請求項7記載の半導体装置において、
前記第1のフォーカスイオンビーム形成層が、シリコンを主成分として含み、
前記第2のフォーカスイオンビーム形成層が、タングステンを主成分として含む金属からなる、半導体装置。
In the semiconductor device according to claim 7,
The first focus ion beam cambium contains silicon as a main component and contains silicon.
A semiconductor device in which the second focus ion beam cambium is made of a metal containing tungsten as a main component.
請求項10記載の半導体装置において、
前記第1のフォーカスイオンビーム形成層は、酸化シリコンからなり、
前記第1のフォーカスイオンビーム形成層の厚さは、前記第1のフォーカスイオンビーム形成層を形成せずに前記第2のフォーカスイオンビーム形成層を前記絶縁膜上に直接形成した場合に前記絶縁膜が削られる厚さである、半導体装置。
In the semiconductor device according to claim 10,
The first focus ion beam cambium is made of silicon oxide.
The thickness of the first focus ion beam forming layer is such an insulation when the second focus ion beam forming layer is directly formed on the insulating film without forming the first focus ion beam forming layer. A semiconductor device that is the thickness at which the film is scraped.
フォーカスイオンビームを基板に照射するビーム照射部と、
前記基板上に形成された絶縁膜上に原料ガスを供給するガス供給部と、
前記ビーム照射部を制御して、前記絶縁膜上に第1のフォーカスイオンビーム形成層を形成する第1制御と、前記第1のフォーカスイオンビーム形成層上に金属からなる第2のフォーカスイオンビーム形成層を形成する第2制御とを実施する制御部と、
を備え、
前記制御部は、前記第2のフォーカスイオンビーム形成層の外周が前記第1のフォーカスイオンビーム形成層の外周の内側に位置するように、かつ、前記第2のフォーカスイオンビーム形成層の外周と前記第1のフォーカスイオンビーム形成層の外周との間の長さが前記第1のフォーカスイオンビーム形成層の最大幅の10%以内になるように前記ビーム照射部を制御し、
前記第1のフォーカスイオンビーム形成層の形成時における前記絶縁膜の削れ量は、前記第1のフォーカスイオンビーム形成層を形成せずに前記第2のフォーカスイオンビーム形成層を前記絶縁膜上に直接形成した場合における前記絶縁膜の削れ量より小さい、加工装置。
A beam irradiation unit that irradiates the substrate with a focus ion beam,
A gas supply unit that supplies the raw material gas onto the insulating film formed on the substrate, and
A first control for controlling the beam irradiation unit to form a first focus ion beam forming layer on the insulating film, and a second focus ion beam made of metal on the first focus ion beam forming layer. A control unit that executes the second control for forming the cambium, and
With
The control unit is provided so that the outer periphery of the second focus ion beam forming layer is located inside the outer periphery of the first focus ion beam forming layer and with the outer periphery of the second focus ion beam forming layer. The beam irradiation unit is controlled so that the length between the first focus ion beam forming layer and the outer periphery thereof is within 10% of the maximum width of the first focus ion beam forming layer.
The amount of scraping of the insulating film at the time of forming the first focus ion beam forming layer is such that the second focus ion beam forming layer is formed on the insulating film without forming the first focus ion beam forming layer. A processing device that is smaller than the amount of scraping of the insulating film when it is directly formed.
請求項12記載の加工装置において、
前記制御部は、前記第2制御での前記フォーカスイオンビームの照射領域の温度が前記原料ガスの分解温度以上になるように前記ビーム照射部を制御する、加工装置。
In the processing apparatus according to claim 12,
The control unit is a processing device that controls the beam irradiation unit so that the temperature of the irradiation region of the focus ion beam in the second control becomes equal to or higher than the decomposition temperature of the raw material gas.
請求項12記載の加工装置において、
前記基板を加熱する加熱部を備え、
前記制御部は、前記第2制御での前記フォーカスイオンビームの照射領域の温度が前記原料ガスの分解温度以上になるように前記加熱部を制御する、加工装置。
In the processing apparatus according to claim 12,
A heating unit for heating the substrate is provided.
The control unit is a processing device that controls the heating unit so that the temperature of the irradiation region of the focus ion beam in the second control becomes equal to or higher than the decomposition temperature of the raw material gas.
JP2017161083A 2017-08-24 2017-08-24 Processing method, semiconductor equipment and processing equipment Active JP6887343B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017161083A JP6887343B2 (en) 2017-08-24 2017-08-24 Processing method, semiconductor equipment and processing equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017161083A JP6887343B2 (en) 2017-08-24 2017-08-24 Processing method, semiconductor equipment and processing equipment

Publications (2)

Publication Number Publication Date
JP2019040724A JP2019040724A (en) 2019-03-14
JP6887343B2 true JP6887343B2 (en) 2021-06-16

Family

ID=65727264

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017161083A Active JP6887343B2 (en) 2017-08-24 2017-08-24 Processing method, semiconductor equipment and processing equipment

Country Status (1)

Country Link
JP (1) JP6887343B2 (en)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04273463A (en) * 1991-02-28 1992-09-29 Toshiba Corp Formation of wiring
JPH08171882A (en) * 1994-12-19 1996-07-02 Hitachi Ltd Focusing ion beam device and pretreatment method for sample
JP6403200B2 (en) * 2014-12-03 2018-10-10 日本電子株式会社 Film forming method and focused ion beam apparatus
US9978586B2 (en) * 2015-11-06 2018-05-22 Fei Company Method of material deposition

Also Published As

Publication number Publication date
JP2019040724A (en) 2019-03-14

Similar Documents

Publication Publication Date Title
JP5675692B2 (en) Method and apparatus for controlling local changes in milling cross section of structure
US8552406B2 (en) Apparatus and method for surface modification using charged particle beams
JP5600371B2 (en) Sputtering coating of protective layer for charged particle beam processing
JP2010230672A (en) Method of forming image while milling work piece
JP6275412B2 (en) Method for aligning laser beam and charged particle beam
US7372050B2 (en) Method of preventing charging, and apparatus for charged particle beam using the same
EP1210723B1 (en) Shaped and low density focused ion beams
US6730237B2 (en) Focused ion beam process for removal of copper
JPH10303199A (en) Method and apparatus for processing semiconductor device
JP2007003352A (en) Device for inspecting crystal state of poly silicone film, method of inspecting crystal state of poly silicone film using the same, and system for manufacturing thin film transistor
JP6207081B2 (en) Focused ion beam device
JP6887343B2 (en) Processing method, semiconductor equipment and processing equipment
WO2020084729A1 (en) Charged particle beam device, autofocus processing method for charged particle beam device, and detector
JP2011222426A (en) Composite charged particle beam device
JP2010197272A (en) Sample coating method of electron microscope
CN108666192B (en) Charged particle beam device
JP4658783B2 (en) Sample image forming method
JP2024508743A (en) System and method suitable for uniform ion cutting
JP2008262882A (en) Charged particle beam device and method of generating charged particle beam image
JP2011243997A (en) Charged particle beam apparatus
TWI713671B (en) Charged particle beam device and plasma ignition method
US20230154725A1 (en) Emitter for emitting charged particles
JP6487294B2 (en) Compound charged particle beam system
JP2007115453A (en) Charged particle beam device
US20050211896A1 (en) Pt coating initiated by indirect electron beam for resist contact hole metrology

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191129

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210506

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210518

R150 Certificate of patent or registration of utility model

Ref document number: 6887343

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150