JP6884959B1 - 制御装置、画像処理装置、撮像装置、移動体、制御方法、及びプログラム - Google Patents

Abstract

【課題】イメージセンサが出力する一行分の画素情報のデータ量が、画像処理装置に一度に入力可能なデータ量を超える場合でも、イメージセンサの全画素情報に基づく画像を生成する。【解決手段】撮像装置の制御部１１２は、行列状に配置された画素を有するイメージセンサ１２０から画像処理部１１４への画素情報の出力を制御する。画像処理部１１４には、予め定められた数の画素から構成される画素群単位で画素情報を入力可能である。予め定められた数は、行列の一行に配置された画素数より少ない。制御部１１２は、イメージセンサ１２０から、行列の行毎に、予め定められた数の画素から構成される画素群単位で複数回に分けて画素情報をイメージセンサ１２０から出力させる。【選択図】図３

Description

本発明は、制御装置、画像処理装置、撮像装置、移動体、制御方法、及びプログラムに関する。

特許文献１には、画像センサから出力される画像データを記憶するバッファメモリを備える画像処理装置が開示されている。
［先行技術文献］
［特許文献］
［特許文献１］ 特開２０１９−１５３８８５号公報

イメージセンサが出力する一行分の画素情報のデータ量が、画像処理装置に一度に入力可能なデータ量を超える場合がある。このような場合でも、イメージセンサが出力する全ての画素情報に基づく画像を生成することが望まれる。

本発明の一態様に係る制御装置は、行列状に配置された画素を有するイメージセンサから画像処理部への画素情報の出力を制御する。画像処理部には、予め定められた数の画素から構成される画素群単位で画素情報を入力可能である。予め定められた数は、行列の一行に配置された画素数より少ない。制御装置は、イメージセンサから、行列の行毎に、予め定められた数の画素から構成される画素群単位で複数回に分けて画素情報をイメージセンサから出力させるように構成された回路を備える。

回路は、イメージセンサから複数回に分けて出力された画素情報に基づいて、行列の各行の画素情報を画像処理部に構築させるように構成されてよい。

回路は、同一行において行方向に連続して配置された予め定められた数の画素から構成される第１の画素群の画素情報を画像処理部へ出力させた後、第１の画素群と同一行において行方向に連続して配置された予め定められた数の画素から構成される第２の画素群の画素情報を画像処理部へ出力させるように構成されてよい。

回路は、第１の画素群の画素情報を画像処理部へ出力させた後、画像処理部が第１の画素群の画素情報を処理するための予め定められた時間待機した後、第２の画素群の画素情報を画像処理部へ出力させるように構成されてよい。

回路は、同一行において行方向に連続して配置された予め定められた数の画素から構成される第１の画素群の画素情報を、複数の行について順次に画像処理部へ出力させた後、第１の画素群と同一行において行方向に連続して配置された予め定められた数の画素から構成される第２の画素群の画素情報を、複数の行について順次に画像処理部へ出力させるように構成されてよい。

回路は、行列の一行に配置された画素数が予め定められた数の倍数でない場合に、行列の一行に配置された画素数の予め定められた数による剰余の数を予め定められた数から減算した数の画素情報を、行列の一行に配置された画素の画素情報に付加することによって、予め定められた数の画素から構成される画素群単位で複数回に分けて行列の一行に配置された全ての画素の画素情報をイメージセンサから出力させるよう構成されてよい。

本発明の一態様に係る画像処理装置は、上記の制御装置と、上記の画像処理部とを備える。

本発明の一態様に係る撮像装置は、上記の画像処理装置と、上記のイメージセンサとを備える。

本発明の一態様に係る移動体は、上記撮像装置を備えて移動する移動体でよい。

本発明の一態様に係る制御方法は、行列状に配置された画素を有するイメージセンサから画像処理部への画素情報の出力を制御する。画像処理部には、予め定められた数の画素から構成される画素群単位で画素情報を入力可能である。予め定められた数は、行列の一行に配置された画素数より少ない。制御方法は、イメージセンサから、行列の行毎に、予め定められた数の画素から構成される画素群単位で複数回に分けて画素情報をイメージセンサから出力させる段階を備える。

本発明の一態様に係るプログラムは、コンピュータに、行列状に配置された画素を有するイメージセンサから画像処理部への画素情報の出力を制御させる。画像処理部には、予め定められた数の画素から構成される画素群単位で画素情報を入力可能である。予め定められた数は、行列の一行に配置された画素数より少ない。プログラムは、イメージセンサから、行列の行毎に、予め定められた数の画素から構成される画素群単位で複数回に分けて画素情報をイメージセンサから出力させる手順をコンピュータに実行させる。

本発明の一態様によれば、イメージセンサが出力する一行分の画素情報のデータ量が、画像処理装置に一度に入力可能なデータ量を超える場合でも、イメージセンサが出力する全ての画素情報に基づく画像を生成することができる。

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

無人航空機（ＵＡＶ）１０及び遠隔操作装置３００の外観の一例を示す。 ＵＡＶ１０の機能ブロックの一例を示す。 イメージセンサ１２０及び撮像制御部１１０のブロック構成を示す。 画素アレイ１２２が備える画素の画素情報を２回に分けて読み出す場合を示す。 画素アレイ１２２が備える画素の画素情報を２回に分けて読み出す場合を示す。 画素アレイ１２２に「Ａ」の文字の光学像が形成された場合の画素の出力を示す模式図である。 各行の６０００個の画素を３０００個の画素から構成される画素群に分割して出力することを示す模式図である。 画像処理部１１４における画像処理によって、横３０００×縦８０００の画素情報が出力される様子を示す模式図である。 。 画像処理部１１４に画素情報を出力する順序の変形例を示す。 画素アレイ１２２の一行あたりの画素数Ｈが画像処理部１１４に一度に入力可能な画素数Ｎの整数倍でない場合を模式的に示す。 画像処理部１１４へ出力させる画素情報を模式的に示す。 コンピュータ１２００の一例を示す。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施の形態は特許請求の範囲に係る発明を限定するものではない。また、実施の形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。以下の実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

特許請求の範囲、明細書、図面、及び要約書には、著作権による保護の対象となる事項が含まれる。著作権者は、これらの書類の何人による複製に対しても、特許庁のファイルまたはレコードに表示される通りであれば異議を唱えない。ただし、それ以外の場合、一切の著作権を留保する。

本発明の様々な実施形態は、フローチャート及びブロック図を参照して記載されてよく、ここにおいてブロックは、（１）操作が実行されるプロセスの段階または（２）操作を実行する役割を持つ装置の「部」を表わしてよい。特定の段階及び「部」が、プログラマブル回路、及び／またはプロセッサによって実装されてよい。専用回路は、デジタル及び／またはアナログハードウェア回路を含んでよい。集積回路（ＩＣ）及び／またはディスクリート回路を含んでよい。プログラマブル回路は、再構成可能なハードウェア回路を含んでよい。再構成可能なハードウェア回路は、論理ＡＮＤ、論理ＯＲ、論理ＸＯＲ、論理ＮＡＮＤ、論理ＮＯＲ、及び他の論理操作、フリップフロップ、レジスタ、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、プログラマブルロジックアレイ（ＰＬＡ）等のようなメモリ要素等を含んでよい。

コンピュータ可読媒体は、適切なデバイスによって実行される命令を格納可能な任意の有形なデバイスを含んでよい。その結果、そこに格納される命令を有するコンピュータ可読媒体は、フローチャートまたはブロック図で指定された操作を実行するための手段を作成すべく実行され得る命令を含む、製品を備えることになる。コンピュータ可読媒体の例としては、電子記憶媒体、磁気記憶媒体、光記憶媒体、電磁記憶媒体、半導体記憶媒体等が含まれてよい。コンピュータ可読媒体のより具体的な例としては、フロッピー（登録商標）ディスク、ディスケット、ハードディスク、ランダムアクセスメモリ（ＲＡＭ）、リードオンリメモリ（ＲＯＭ）、消去可能プログラマブルリードオンリメモリ（ＥＰＲＯＭまたはフラッシュメモリ）、電気的消去可能プログラマブルリードオンリメモリ（ＥＥＰＲＯＭ）、静的ランダムアクセスメモリ（ＳＲＡＭ）、コンパクトディスクリードオンリメモリ（ＣＤ-ＲＯＭ）、デジタル多用途ディスク（ＤＶＤ）、ブルーレイ（ＲＴＭ）ディスク、メモリスティック、集積回路カード等が含まれてよい。

コンピュータ可読命令は、１または複数のプログラミング言語の任意の組み合わせで記述されたソースコードまたはオブジェクトコードの何れかを含んでよい。ソースコードまたはオブジェクトコードは、従来の手続型プログラミング言語を含む。従来の手続型プログラミング言語は、アセンブラ命令、命令セットアーキテクチャ（ＩＳＡ）命令、マシン命令、マシン依存命令、マイクロコード、ファームウェア命令、状態設定データ、またはＳｍａｌｌｔａｌｋ（登録商標）、ＪＡＶＡ（登録商標）、Ｃ＋＋等のようなオブジェクト指向プログラミング言語、及び「Ｃ」プログラミング言語または同様のプログラミング言語でよい。コンピュータ可読命令は、汎用コンピュータ、特殊目的のコンピュータ、若しくは他のプログラム可能なデータ処理装置のプロセッサまたはプログラマブル回路に対し、ローカルにまたはローカルエリアネットワーク（ＬＡＮ）、インターネット等のようなワイドエリアネットワーク（ＷＡＮ）を介して提供されてよい。プロセッサまたはプログラマブル回路は、フローチャートまたはブロック図で指定された操作を実行するための手段を作成すべく、コンピュータ可読命令を実行してよい。プロセッサの例としては、コンピュータプロセッサ、処理ユニット、マイクロプロセッサ、デジタル信号プロセッサ、コントローラ、マイクロコントローラ等を含む。

図１は、無人航空機（ＵＡＶ）１０及び遠隔操作装置３００の外観の一例を示す。ＵＡＶ１０は、ＵＡＶ本体２０、ジンバル５０、複数の撮像装置６０、及び撮像装置１００を備える。ジンバル５０及び撮像装置１００は、撮像システムの一例である。ＵＡＶ１０は、移動体とは、空中を移動する飛行体、地上を移動する車両、水上を移動する船舶等を含む概念である。空中を移動する飛行体とは、ＵＡＶの他、空中を移動する他の航空機、飛行船、ヘリコプター等を含む概念である。

ＵＡＶ本体２０は、複数の回転翼を備える。複数の回転翼は、推進部の一例である。ＵＡＶ本体２０は、複数の回転翼の回転を制御することでＵＡＶ１０を飛行させる。ＵＡＶ本体２０は、例えば、４つの回転翼を用いてＵＡＶ１０を飛行させる。回転翼の数は、４つには限定されない。また、ＵＡＶ１０は、回転翼を有さない固定翼機でもよい。

撮像装置１００は、所望の撮像範囲に含まれる被写体を撮像する撮像用のカメラである。ジンバル５０は、撮像装置１００を回転可能に支持する。ジンバル５０は、支持機構の一例である。例えば、ジンバル５０は、撮像装置１００を、アクチュエータを用いてピッチ軸で回転可能に支持する。ジンバル５０は、撮像装置１００を、アクチュエータを用いて更にロール軸及びヨー軸のそれぞれを中心に回転可能に支持する。ジンバル５０は、ヨー軸、ピッチ軸、及びロール軸の少なくとも１つを中心に撮像装置１００を回転させることで、撮像装置１００の姿勢を変更してよい。

複数の撮像装置６０は、ＵＡＶ１０の飛行を制御するためにＵＡＶ１０の周囲を撮像するセンシング用のカメラである。２つの撮像装置６０が、ＵＡＶ１０の機首である正面に設けられてよい。更に他の２つの撮像装置６０が、ＵＡＶ１０の底面に設けられてよい。正面側の２つの撮像装置６０はペアとなり、いわゆるステレオカメラとして機能してよい。底面側の２つの撮像装置６０もペアとなり、ステレオカメラとして機能してよい。複数の撮像装置６０により撮像された画像に基づいて、ＵＡＶ１０の周囲の３次元空間データが生成されてよい。ＵＡＶ１０が備える撮像装置６０の数は４つには限定されない。ＵＡＶ１０は、少なくとも１つの撮像装置６０を備えていればよい。ＵＡＶ１０は、ＵＡＶ１０の機首、機尾、側面、底面、及び天井面のそれぞれに少なくとも１つの撮像装置６０を備えてもよい。撮像装置６０で設定できる画角は、撮像装置１００で設定できる画角より広くてよい。撮像装置６０は、単焦点レンズまたは魚眼レンズを有してもよい。

遠隔操作装置３００は、ＵＡＶ１０と通信して、ＵＡＶ１０を遠隔操作する。遠隔操作装置３００は、ＵＡＶ１０と無線で通信してよい。遠隔操作装置３００は、ＵＡＶ１０に上昇、下降、加速、減速、前進、後進、回転などのＵＡＶ１０の移動に関する各種命令を示す指示情報を送信する。指示情報は、例えば、ＵＡＶ１０の高度を上昇させる指示情報を含む。指示情報は、ＵＡＶ１０が位置すべき高度を示してよい。ＵＡＶ１０は、遠隔操作装置３００から受信した指示情報により示される高度に位置するように移動する。指示情報は、ＵＡＶ１０を上昇させる上昇命令を含んでよい。ＵＡＶ１０は、上昇命令を受け付けている間、上昇する。ＵＡＶ１０は、上昇命令を受け付けても、ＵＡＶ１０の高度が上限高度に達している場合には、上昇を制限してよい。

図２は、ＵＡＶ１０の機能ブロックの一例を示す。ＵＡＶ１０は、ＵＡＶ制御部３０、メモリ３７、通信インタフェース３６、推進部４０、ＧＰＳ受信機４１、慣性計測装置４２、磁気コンパス４３、気圧高度計４４、温度センサ４５、湿度センサ４６、ジンバル５０、撮像装置６０、及び撮像装置１００を備える。

通信インタフェース３６は、遠隔操作装置３００などの他の装置と通信する。通信インタフェース３６は、遠隔操作装置３００からＵＡＶ制御部３０に対する各種の命令を含む指示情報を受信してよい。メモリ３７は、ＵＡＶ制御部３０が、推進部４０、ＧＰＳ受信機４１、慣性計測装置（ＩＭＵ）４２、磁気コンパス４３、気圧高度計４４、温度センサ４５、湿度センサ４６、ジンバル５０、撮像装置６０、及び撮像装置１００を制御するのに必要なプログラム等を格納する。メモリ３７は、コンピュータ読み取り可能な記録媒体でよく、ＳＲＡＭ、ＤＲＡＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、ＵＳＢメモリ、及びソリッドステートドライブ（ＳＳＤ）等のフラッシュメモリの少なくとも１つを含んでよい。メモリ３７は、ＵＡＶ本体２０の内部に設けられてよい。ＵＡＶ本体２０から取り外し可能に設けられてよい。

ＵＡＶ制御部３０は、メモリ３７に格納されたプログラムに従ってＵＡＶ１０の飛行及び撮像を制御する。ＵＡＶ制御部３０は、ＣＰＵまたはＭＰＵ等のマイクロプロセッサ、ＭＣＵ等のマイクロコントローラ等により構成されてよい。ＵＡＶ制御部３０は、通信インタフェース３６を介して遠隔操作装置３００から受信した命令に従って、ＵＡＶ１０の飛行及び撮像を制御する。推進部４０は、ＵＡＶ１０を推進させる。推進部４０は、複数の回転翼と、複数の回転翼を回転させる複数の駆動モータとを有する。推進部４０は、ＵＡＶ制御部３０からの命令に従って複数の駆動モータを介して複数の回転翼を回転させて、ＵＡＶ１０を飛行させる。

ＧＰＳ受信機４１は、複数のＧＰＳ衛星から発信された時刻を示す複数の信号を受信する。ＧＰＳ受信機４１は、受信された複数の信号に基づいてＧＰＳ受信機４１の位置（緯度及び経度）、つまりＵＡＶ１０の位置（緯度及び経度）を算出する。ＩＭＵ４２は、ＵＡＶ１０の姿勢を検出する。ＩＭＵ４２は、ＵＡＶ１０の姿勢として、ＵＡＶ１０の前後、左右、及び上下の３軸方向の加速度と、ピッチ、ロール、及びヨーの３軸方向の角速度とを検出する。磁気コンパス４３は、ＵＡＶ１０の機首の方位を検出する。気圧高度計４４は、ＵＡＶ１０が飛行する高度を検出する。気圧高度計４４は、ＵＡＶ１０の周囲の気圧を検出し、検出された気圧を高度に換算して、高度を検出する。温度センサ４５は、ＵＡＶ１０の周囲の温度を検出する。湿度センサ４６は、ＵＡＶ１０の周囲の湿度を検出する。

撮像装置１００は、撮像部１０２及びレンズ部２００を備える。レンズ部２００は、レンズ装置の一例である。撮像部１０２は、イメージセンサ１２０、撮像制御部１１０、メモリ１３０、及び測距センサを有する。イメージセンサ１２０は、ＣＣＤまたはＣＭＯＳにより構成されてよい。イメージセンサ１２０は、複数のレンズ２１０を介して結像された光学像を撮像し、撮像された画像を撮像制御部１１０に出力する。撮像制御部１１０は、イメージセンサ１２０から読み出した画素情報に基づいて画像処理を行うことによって記録用の画像を生成して、メモリ１３０に記録する。撮像制御部１１０は、ＣＰＵまたはＭＰＵなどのマイクロプロセッサ、ＭＣＵなどのマイクロコントローラなどにより構成されてよい。撮像制御部１１０は、ＵＡＶ制御部３０からの撮像装置１００の動作命令に応じて、撮像装置１００を制御してよい。撮像制御部１１０は、回路の一例である。メモリ１３０は、コンピュータ可読可能な記録媒体でよく、ＳＲＡＭ、ＤＲＡＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、ＵＳＢメモリ、及びソリッドステートドライブ（ＳＳＤ）などのフラッシュメモリの少なくとも１つを含んでよい。メモリ１３０は、撮像制御部１１０がイメージセンサ１２０などを制御するのに必要なプログラム等を格納する。メモリ１３０は、撮像装置１００の筐体の内部に設けられてよい。メモリ１３０は、撮像装置１００の筐体から取り外し可能に設けられてよい。

測距センサは、被写体までの距離を測距する。測距センサは、赤外線センサ、超音波センサ、ステレオカメラ、ＴＯＦ（Ｔｉｍｅ Ｏｆ Ｆｌｉｇｈｔ）センサなどでよい。

レンズ部２００は、複数のレンズ２１０、複数のレンズ駆動部２１２、及びレンズ制御部２２０を有する。複数のレンズ２１０は、ズームレンズ、バリフォーカルレンズ、及びフォーカスレンズとして機能してよい。複数のレンズ２１０の少なくとも一部または全部は、光軸に沿って移動可能に配置される。レンズ部２００は、撮像部１０２に対して着脱可能に設けられる交換レンズでよい。レンズ駆動部２１２は、カム環などの機構部材を介して、複数のレンズ２１０の少なくとも一部または全部を光軸に沿って移動させる。レンズ駆動部２１２は、アクチュエータを含んでよい。アクチュエータは、ステッピングモータを含んでよい。レンズ制御部２２０は、撮像部１０２からのレンズ制御命令に従って、レンズ駆動部２１２を駆動して、機構部材を介して１または複数のレンズ２１０を光軸方向に沿って移動させる。レンズ制御命令は、例えば、ズーム制御命令、及びフォーカス制御命令である。

レンズ部２００は、メモリ２２２、位置センサ２１４をさらに有する。レンズ制御部２２０は、撮像部１０２からのレンズ動作命令に応じてレンズ駆動部２１２を介して、レンズ２１０の光軸方向への移動を制御する。レンズ２１０の一部または全部は、光軸に沿って移動する。レンズ制御部２２０は、レンズ２１０の少なくとも１つを光軸に沿って移動させることで、ズーム動作及びフォーカス動作の少なくとも一方を実行する。位置センサ２１４は、レンズ２１０の位置を検出する。位置センサ２１４は、現在のズーム位置またはフォーカス位置を検出してよい。

レンズ駆動部２１２は、振れ補正機構を含んでよい。レンズ制御部２２０は、振れ補正機構を介して、レンズ２１０を光軸に沿った方向、または光軸に垂直な方向に移動させることで、振れ補正を実行してよい。レンズ駆動部２１２は、ステッピングモータにより振れ補正機構を駆動して、振れ補正を実行してよい。なお、振れ補正機構は、ステッピングモータにより駆動されて、イメージセンサ１２０を光軸に方向に沿った方向、または光軸に垂直な方向に移動させることで、振れ補正を実行してよい。

メモリ２２２は、レンズ駆動部２１２を介して移動する複数のレンズ２１０の制御値を記憶する。メモリ２２２は、ＳＲＡＭ、ＤＲＡＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、及びＵＳＢメモリなどのフラッシュメモリの少なくとも１つを含んでよい。

図３は、イメージセンサ１２０及び撮像制御部１１０のブロック構成を示す。撮像制御部１１０は、制御部１１２と、画像処理部１１４と、符号化部１１６とを備える。

イメージセンサ１２０は、画素アレイ１２２、垂直選択回路１２４、水平選択回路１２６、及びカラム処理部１２８を備える。画素アレイ１２２は、受光した光量に応じた電荷を生成して蓄積する光電変換部を有する複数の画素を含む。複数の画素は、行列状に配置されている。具体的には、複数の画素は、行方向（水平方向）及び列方向（垂直方向）に２次元に配置されている。

画素アレイ１２２は、画素の行に対応する複数の画素駆動線１２５を介して垂直選択回路１２４と接続される。画素駆動線１２５は、画素から画素信号を読み出すための駆動信号を伝送する。

垂直選択回路１２４は、シフトレジスタ及びアドレスデコーダ等を備えて構成される。垂直選択回路１２４は、画素アレイ１２２の各画素を行単位で駆動する。垂直選択回路１２４は、撮像制御部１１０の制御部１１２と共に、 画素アレイ１２２の各画素の動作を制御する駆動部を構成する。

垂直選択回路１２４は、読み出し走査及び掃き出し走査を行う。垂直選択回路１２４は、読み出し走査において、 画素アレイ１２２の各画素を行単位で順に選択して走査する。垂直選択回路１２４は、掃き出し走査において、読み出し走査が行われる読み出し行に対して、その読み出し走査よりも露光時間分だけ先行して掃き出し走査を行う。垂直選択回路１２４は、読み出し走査及び掃き出し走査を行うことで、いわゆる電子シャッタを実行する。

垂直選択回路１２４によって走査された行の各画素から出力された信号は、列毎に垂直信号線１２９を介してカラム処理部１２８に入力される。カラム処理部１２８は、 画素アレイ１２２の列毎に、選択された行の各画素から垂直信号線１２９を介して出力される信号に対して予め定められた信号処理を行い、各画素の電気信号を出力する。

カラム処理部１２８は、信号処理として、ノイズ除去処理を行う。ノイズ除去処理としては、ＣＤＳ（相関二重サンプリング）処理、ＤＤＳ（Ｄｏｕｂｌｅ Ｄａｔａ Ｓａｍｐｌｉｎｇ）処理等を例示することができる。ＣＤＳ処理が実行されることで、リセットノイズなどが除去される。

水平選択回路１２６は、シフトレジスタ及びアドレスデコーダ等を備えて構成される。カラム処理部１２８の列に対応する回路部分を順番に選択して走査する。水平選択回路１２６による走査により、カラム処理部１２８で列ごとに信号された各画素の画素情報としての電気信号が順番に出力される。

画像処理部１１４は、カラム処理部１２８から出力される画素情報が入力される。画像処理部１１４は、デモザイク処理、ビニング処理、ＹＣ分離処理等の画像処理を行う。符号化部１１６は、画像処理部１１４により画像処理が施された画像情報を予め定められた符号化して、記録用の画像データを生成する。符号化部１１６は、生成した画像データをメモリ１３０に記録する。

画像処理部１１４には、予め定められた数の画素から構成される画素群単位で画素情報を入力可能である。一般に、イメージセンサ１２０の各行に配置された画素数分の画素データを画像処理部に入力可能であることが望ましい。例えば、画素アレイ１２２が行方向に６０００画素を有し、列方向に４０００の画素を有する場合、画像処理部は、一行分の６０００画素の画素情報を入力する能力を有することが望ましい。具体的には、６０００画素分の画素情報を一時的に保存することができる容量のキャッシュを備えることが望ましい。しかし、本実施形態において、画像処理部１１４は、６０００画素分未満の容量のキャッシュを備えるものとする。すなわち、本実施形態において、画像処理部１１４は、画素アレイ１２２の一行に配置された画素数より少ない数の画素から構成される画素群単位で画素情報を入力可能であるが、一行に配置された画素数以上の画素から構成される画素群の画素情報を一度に入力することはできない。

制御部１１２は、イメージセンサ１２０から画像処理部１１４への画素情報の出力を制御して、画素アレイ１２２が備える全ての画素の画素情報を画像処理部１１４に処理させる。具体的には、制御部１１２は、イメージセンサ１２０から、行列の行毎に、予め定められた数の画素から構成される画素群単位で複数回に分けて画素情報をイメージセンサ１２０から出力させる。例えば、画像処理部１１４が備えるキャッシュが、１０００画素分の画素情報を一時的に保存することができる容量を持つ場合、制御部１１２は、一行の６０００画素の画素情報を、１０００画素から構成される６個の画素群単位に分割して、６回に分けて画素情報をカラム処理部１２８から出力させる。他の例として、画像処理部１１４が備えるキャッシュが、３０００画素分の画素情報を一時的に保存することができる容量を持つ場合、制御部１１２は、一行の６０００画素の画素情報を、３０００画素から構成される２つの画素群単位に分割して、２回に分けて画素情報をカラム処理部１２８から出力させる。

制御部１１２は、イメージセンサ１２０から複数回に分けて出力された画素情報に基づいて、行列の各行の画素情報を画像処理部１１４に構築させる。例えば、制御部１１２は、６回に分けてカラム処理部１２８から出力させた６０００画素分の画素情報を、一行分の画素情報として画像処理部１１４に処理させる。

制御部１１２は、同一行において行方向に連続して配置された予め定められた数の画素から構成される第１の画素群の画素情報を画像処理部１１４へ出力させた後、第１の画素群と同一行において行方向に連続して配置された予め定められた数の画素から構成される第２の画素群の画素情報を画像処理部１１４へ出力させる。例えば、制御部１１２は、第１の画素群の画素情報を画像処理部１１４へ出力させた後、画像処理部１１４が第１の画素群の画素情報を処理するための予め定められた時間待機した後、第２の画素群の画素情報を画像処理部１１４へ出力させる。

制御部１１２は、同一行において行方向に連続して配置された予め定められた数の画素から構成される第１の画素群の画素情報を、複数の行について順次に画像処理部１１４へ出力させた後、第１の画素群と同一行において行方向に連続して配置された予め定められた数の画素から構成される第２の画素群の画素情報を、複数の行について順次に画像処理部１１４へ出力させてもよい。

制御部１１２は、行列の一行に配置された画素数が予め定められた数の倍数でない場合に、行列の一行に配置された画素数の予め定められた数による剰余の数を予め定められた数から減算した数の画素情報を、行列の一行に配置された画素の画素情報に付加することによって、予め定められた数の画素から構成される画素群単位で複数回に分けて行列の一行に配置された全ての画素の画素情報をイメージセンサ１２０から出力させる。例えば、画像処理部１１４が１０２８画素分の画素情報を保持できる場合、５回目までに５１４０画素分の画素情報が出力されたことになり、各行につき８６０画素分の画素情報が余る。この場合、制御部１１２は、余りの８６０画素分の画像情報に、（１０２８−８６０）画素分のダミーの画素情報を付加して、１０２８画素分の画像情報として画像処理部１１４に出力する。

図４及び図５は、画素アレイ１２２が備える画素の画素情報を２回に分けて読み出す場合を示す。画像処理部１１４が３０００画素分の画素情報を保存するキャッシュを有する場合、画像処理部１１４は、一度に入力可能な画素数として「３０００」を示す入力幅情報を制御部１１２に出力する。

制御部１１２は、画像処理部１１４から入力幅情報を受信すると、垂直選択回路１２４によって一行目の６０００個の画素を選択した状態で、水平選択回路１２６を制御して３０００個の画素群単位で順次に駆動して、３０００個の画素群の画像情報を２回に分けてカラム処理部１２８から出力させる。具体的には、制御部１１２は、３０００個の画素から構成される第１の画素群４００１を対象に、水平選択回路１２６を用いて画素情報を出力させる画素を列方向に順次に選択して、カラム処理部１２８から順次に出力させる。そして、制御部１１２は、第１の画素群４００１の３０００個の画素分の画素情報を画像処理部１１４が処理するための時間だけ待機して、画素群４００１に続いて一行目に配置されている画素群４００２を対象に、水平選択回路１２６を用いて画素情報を出力させる画素を列方向に順次に選択して、カラム処理部１２８から順次に出力させる。

続いて、制御部１１２は、垂直選択回路１２４によって二行目の６０００個の画素を選択した状態で、３０００個の画素から構成される第１の画素群４００３を対象に、水平選択回路１２６を用いて画素情報を出力させる画素を列方向に順次に選択して、カラム処理部１２８から順次に出力させる。そして、制御部１１２は、第１の画素群４００３の３０００個の画素分の画素情報を画像処理部１１４が処理するための時間だけ待機して、画素群４００３に続いて二行目に配置されている画素群４００４を対象に、水平選択回路１２６を用いて画素情報を出力させる画素を列方向に順次に選択して、カラム処理部１２８から順次に出力させる。

制御部１１２は、三行目以降の各行について同様の動作を繰り返すことによって、６００００×４０００画素の画素情報をカラム処理部１２８から画像処理部１１４へと出力させる。

これにより、画像処理部１１４には、３０００個の画素から構成される画素群の画素情報が８０００回入力される。画像処理部１１４は、３０００個の画素から構成される画素群の画素情報を８０００回処理して、横３０００×縦８０００の画素情報を生成する。制御部１１２は、画像処理部１１４により処理された横３０００×縦８０００の画素情報から、横６０００×縦４０００の画素情報を持つ画像を構築して、符号化部１１６に符号化させる。

図６から図９に、上述した処理を分かり易く説明するための図を示す。図６は、画素アレイ１２２に「Ａ」の文字の光学像が形成された場合の画素の出力を示す模式図である。分かり易く説明するため、画素アレイ１２２の画素配列を１２×８個の画素で簡易的に表すものとする。図７は、各行の６０００個の画素を３０００個の画素から構成される画素群に分割して出力することを示す模式図である。

制御部１１２が垂直選択回路１２４及び水平選択回路１２６を制御することにより、一行目の第１の画素群４００１、１行目の第２の画素群４００２、二行目の第１の画素群４００３、二行目の第２の画素群４００４・・・の順でカラム処理部１２８から画像処理部１１４に出力される。制御部１１２は、第１の画素群４００１、第２の画素群４００２、第１の画素群４００３、及び第２の画素群４００４のそれぞれの画素群の画素情報を出力させる毎に、画像処理部１１４が画素情報を処理するための予め定められた時間だけ待機する。

図８は、画像処理部１１４における画像処理によって、横３０００×縦８０００の画素情報が出力される様子を示す模式図である。画像処理部１１４は、画像処理を適用後の画素情報をメモリ１３０に出力する。制御部１１２は、第１の画素群４００１及び第２の画素群４００２で一行目の画素情報を構成し、第１の画素群４００３及び第２の画素群４００４で二行目の画素情報を構成するよう画像処理部１１４を制御する。これにより、図９に示されるように、横６０００×縦４０００の画素情報から構成される画像情報９００がメモリ１３０内に構築される。制御部１１２は、メモリ１３０内に構築された横６０００×縦４０００画素の画像情報を、符号化部１１６に符号化させて、記録用の画像データを生成させる。

図１０は、画像処理部１１４に画素情報を出力する順序の変形例を示す。図４に例示した順序とは異なり、制御部１１２は、一行目の第１の画像群４００１の画素情報を画像処理部１１４へ出力させると、続いて、二行目の第１の画像群４００３の画素情報を画像処理部１１４へ出力させる。制御部１１２は、三行目以降も同様に第１の画像群の画素情報を画像処理部１１４へ順次に出力させる。最終行の第１の画像群の画素情報を画像処理部１１４へ出力させると、一行目の第２の画像群４００２の画素情報を画像処理部１１４へ出力させ、続いて、二行目の第２の画像群４００４の画素情報を画像処理部１１４へ出力させる。制御部１１２は、三行目以降も同様に第２の画像群の画素情報を画像処理部１１４へ順次に出力させる。このように、制御部１１２は、全行の第１の画像群を、全行の第２の画像群より先に画像処理部１１４へ出力させてよい。

以上に説明では、一行あたり６０００個の画素を持つ画素アレイ１２２の画素情報を、２分割又は６分割して画像処理部１１４に出力させる場合を取り上げて、制御部１１２による画素情報の出力制御方法を説明した。一般には、一行あたりＨ個の画素を持つ画素アレイを対象とする場合、画像処理部１１４に一度に入力可能な画素数をＮとし、画像群の分割数をｎ（ｎは１以上の整数）とすると、Ｎ＜Ｈ＜ｄＮを満たすに画素アレイの画素情報を画像処理部で処理することが可能になる。

図１１は、画像群画素アレイ１２２が一行あたりに備える画素数Ｈが画像処理部１１４に一度に入力可能な画素数Ｎの整数倍でない場合を模式的に示す。図１２は、画像処理部１１４へ出力させる画素情報を模式的に示す。図１２に示されるように、制御部１１２は、第２画像群のそれぞれの末尾に、ダミーの画素情報１１００を付加する。これにより、画像処理部１１４のロジックを変更することなく、ＨがＮの整数倍でない場合に対応することができる。一般に、付加するダミーの画素情報の数は、ＨのＮによる剰余をＭとして、（Ｎ−Ｍ）である。制御部１１２は、最終列の画素情報と同一の画素情報を（Ｎ−Ｍ）回繰り返して画像処理部１１４へ出力させてよい。なお、画像処理部１１４は、図９に示すような画像情報を構築する場合には、付加した画素情報を除外する。

なお、制御部１１２は、画像処理部１１４が画素アレイ１２２から逐次に出力される画素情報を処理している最中に、画像処理部１１４により処理された画素情報に基づいて表示画像を逐次に生成して、ライブビュー画像等として表示させてよい。

以上に説明したように、制御部１１２による画素情報の出力制御によれば、画像処理部１１４が画素情報を一時的に保持するキャッシュの容量が小さい場合等のように、画像処理部１１４が一度に処理できる画素情報のデータ量が少ない場合でも、画素アレイ１２２が有する全画素の画素情報を処理することができる。これにより、画像処理部１１４へ出力する画素を間引く等の処理をすることによって一部の列の画素情報を破棄する場合に比べて、画素数の多い画像を生成することができる。なお、イメージセンサから出力される画素情報を外部メモリに転送するためのアダプタチップを追加して、外部メモリに転送された画素情報を画像処理部が処理する方法によっても、全画素の画素情報を処理することが可能になる。しかし、この方法では、アダプタチップを動作させるための消費電力量が増大してしまう。上述したように、制御部１１２による画素情報の出力制御によれば、アダプタチップを追加することなく、画素アレイ１２２が有する全画素の画素情報を処理することができるので、消費電力の増加を抑制することができる。

上記の実施形態では、撮像装置１００は、ＵＡＶ１０に搭載される撮像装置である。しかし、撮像装置１００は、ＵＡＶ１０等の移動体に搭載される撮像装置でなくてもよい。例えば、撮像装置１００は、手持ちジンバルに支持される撮像装置であってよい。また、撮像装置１００は、ＵＡＶ１０や手持ちジンバルに支持されない撮像装置であってよい。例えば、撮像装置１００は、ユーザが手持ちで支持可能な撮像装置であってよい。撮像装置１００は、監視カメラ等のように、固定的に設置される撮像装置であってよい。

図１３は、本発明の複数の態様が全体的または部分的に具現化されてよいコンピュータ１２００の一例を示す。コンピュータ１２００にインストールされたプログラムは、コンピュータ１２００に、本発明の実施形態に係る装置に関連付けられるオペレーションまたは当該装置の１または複数の「部」として機能させることができる。または、当該プログラムは、コンピュータ１２００に当該オペレーションまたは当該１または複数の「部」を実行させることができる。当該プログラムは、コンピュータ１２００に、本発明の実施形態に係るプロセスまたは当該プロセスの段階を実行させることができる。そのようなプログラムは、コンピュータ１２００に、本明細書に記載のフローチャート及びブロック図のブロックのうちのいくつかまたはすべてに関連付けられた特定のオペレーションを実行させるべく、ＣＰＵ１２１２によって実行されてよい。

本実施形態によるコンピュータ１２００は、ＣＰＵ１２１２、及びＲＡＭ１２１４を含み、それらはホストコントローラ１２１０によって相互に接続されている。コンピュータ１２００はまた、通信インタフェース１２２２、入力／出力ユニットを含み、それらは入力／出力コントローラ１２２０を介してホストコントローラ１２１０に接続されている。コンピュータ１２００はまた、ＲＯＭ１２３０を含む。ＣＰＵ１２１２は、ＲＯＭ１２３０及びＲＡＭ１２１４内に格納されたプログラムに従い動作し、それにより各ユニットを制御する。

通信インタフェース１２２２は、ネットワークを介して他の電子デバイスと通信する。ハードディスクドライブが、コンピュータ１２００内のＣＰＵ１２１２によって使用されるプログラム及びデータを格納してよい。ＲＯＭ１２３０はその中に、アクティブ化時にコンピュータ１２００によって実行されるブートプログラム等、及び／またはコンピュータ１２００のハードウェアに依存するプログラムを格納する。プログラムが、ＣＲ−ＲＯＭ、ＵＳＢメモリまたはＩＣカードのようなコンピュータ可読記録媒体またはネットワークを介して提供される。プログラムは、コンピュータ可読記録媒体の例でもあるＲＡＭ１２１４、またはＲＯＭ１２３０にインストールされ、ＣＰＵ１２１２によって実行される。これらのプログラム内に記述される情報処理は、コンピュータ１２００に読み取られ、プログラムと、上記様々なタイプのハードウェアリソースとの間の連携をもたらす。装置または方法が、コンピュータ１２００の使用に従い情報のオペレーションまたは処理を実現することによって構成されてよい。

例えば、通信がコンピュータ１２００及び外部デバイス間で実行される場合、ＣＰＵ１２１２は、ＲＡＭ１２１４にロードされた通信プログラムを実行し、通信プログラムに記述された処理に基づいて、通信インタフェース１２２２に対し、通信処理を命令してよい。通信インタフェース１２２２は、ＣＰＵ１２１２の制御の下、ＲＡＭ１２１４、またはＵＳＢメモリのような記録媒体内に提供される送信バッファ領域に格納された送信データを読み取り、読み取られた送信データをネットワークに送信し、またはネットワークから受信した受信データを記録媒体上に提供される受信バッファ領域等に書き込む。

また、ＣＰＵ１２１２は、ＵＳＢメモリ等のような外部記録媒体に格納されたファイルまたはデータベースの全部または必要な部分がＲＡＭ１２１４に読み取られるようにし、ＲＡＭ１２１４上のデータに対し様々なタイプの処理を実行してよい。ＣＰＵ１２１２は次に、処理されたデータを外部記録媒体にライトバックしてよい。

様々なタイプのプログラム、データ、テーブル、及びデータベースのような様々なタイプの情報が記録媒体に格納され、情報処理を受けてよい。ＣＰＵ１２１２は、ＲＡＭ１２１４から読み取られたデータに対し、本開示の随所に記載され、プログラムの命令シーケンスによって指定される様々なタイプのオペレーション、情報処理、条件判断、条件分岐、無条件分岐、情報の検索／置換等を含む、様々なタイプの処理を実行してよく、結果をＲＡＭ１２１４に対しライトバックする。また、ＣＰＵ１２１２は、記録媒体内のファイル、データベース等における情報を検索してよい。例えば、各々が第２の属性の属性値に関連付けられた第１の属性の属性値を有する複数のエントリが記録媒体内に格納される場合、ＣＰＵ１２１２は、第１の属性の属性値が指定される、条件に一致するエントリを当該複数のエントリの中から検索し、当該エントリ内に格納された第２の属性の属性値を読み取り、それにより予め定められた条件を満たす第１の属性に関連付けられた第２の属性の属性値を取得してよい。

上で説明したプログラムまたはソフトウェアモジュールは、コンピュータ１２００上またはコンピュータ１２００近傍のコンピュータ可読記憶媒体に格納されてよい。また、専用通信ネットワークまたはインターネットに接続されたサーバーシステム内に提供されるハードディスクまたはＲＡＭのような記録媒体が、コンピュータ可読記憶媒体として使用可能であり、それによりプログラムを、ネットワークを介してコンピュータ１２００に提供する。

特許請求の範囲、明細書、及び図面中において示した装置、システム、プログラム、及び方法における動作、手順、ステップ、及び段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、及び図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

１０ ＵＡＶ
２０ ＵＡＶ本体
３０ ＵＡＶ制御部
３６ 通信インタフェース
３７ メモリ
４０ 推進部
４１ ＧＰＳ受信機
４２ 慣性計測装置
４３ 磁気コンパス
４４ 気圧高度計
４５ 温度センサ
４６ 湿度センサ
５０ ジンバル
６０ 撮像装置
１００ 撮像装置
１０２ 撮像部
１１０ 撮像制御部
１２０ イメージセンサ
１３０ メモリ
２００ レンズ部
２１０ レンズ
２１２ レンズ駆動部
２１４ 位置センサ
２２０ レンズ制御部
２２２ メモリ
３００ 遠隔操作装置
１１２ 制御部
１１４ 画像処理部
１１６ 符号化部
１２２ 画素アレイ
１２４ 垂直選択回路
１２５ 画素駆動線
１２６ 水平選択回路
１２８ カラム処理部
１２９ 垂直信号線
９００ 画像情報
４００１ 第１の画素群
４００２ 第２の画素群
４００３ 第１の画素群
４００４ 第２の画素群
１２００ コンピュータ
１２１０ ホストコントローラ
１２１２ ＣＰＵ
１２１４ ＲＡＭ
１２２０ 入力／出力コントローラ
１２２２ 通信インタフェース
１２３０ ＲＯＭ

Claims (9)

1. 行列状に配置された画素を有するイメージセンサから画像処理部への画素情報の出力を制御する制御装置であって、前記画像処理部には、予め定められた数の画素から構成される画素群単位で画素情報を入力可能であり、前記予め定められた数は、前記行列の一行に配置された画素数より少なく、
   前記制御装置は、
   前記イメージセンサから、前記行列の行毎に、前記予め定められた数の画素から構成される画素群単位で複数回に分けて画素情報を前記イメージセンサから出力させるように構成された回路
   を備え、
   前記回路は、
   同一行において行方向に連続して配置された前記予め定められた数の画素から構成される第１の画素群の画素情報を前記画像処理部へ出力させた後、前記第１の画素群と同一行において行方向に連続して配置された前記予め定められた数の画素から構成される第２の画素群の画素情報を前記画像処理部へ出力させ、
   前記画像処理部により処理された前記第１の画素群の画像情報を一行の画像情報としてメモリに出力させ、
   前記画像処理部により処理された前記第２の画素群を、前記画像処理部により処理された前記第１の画素群の画像情報の次の一行の画像情報として前記メモリに出力させる
   ように構成される、制御装置。
2. 前記回路は、前記メモリに出力された複数の行の画像情報から、前記行列の各行の画素情報を前記画像処理部に構築させるように構成される
   請求項１に記載の制御装置。
3. 前記回路は、前記第１の画素群の画素情報を前記画像処理部へ出力させた後、前記画像処理部が前記第１の画素群の画素情報を処理するための予め定められた時間待機した後、前記第２の画素群の画素情報を前記画像処理部へ出力させるように構成される
   請求項１又は２に記載の制御装置。
4. 前記回路は、前記行列の一行に配置された画素数が前記予め定められた数の倍数でない場合に、前記行列の一行に配置された画素数の前記予め定められた数による剰余の数を前記予め定められた数から減算した数の画素情報を、前記行列の一行に配置された画素の画素情報に付加することによって、前記予め定められた数の画素から構成される画素群単位で複数回に分けて前記行列の一行に配置された全ての画素の画素情報を前記イメージセンサから出力させるように構成される
   請求項１から３のいずれか一項に記載の制御装置。
5. 請求項１から４のいずれか一項に記載の制御装置と、
   前記画像処理部と
   を備える画像処理装置。
6. 請求項５に記載の画像処理装置と、
   前記イメージセンサと
   を備える撮像装置。
7. 請求項６に記載の撮像装置を備えて移動する移動体。
8. 行列状に配置された画素を有するイメージセンサから画像処理部への画素情報の出力を制御する制御方法であって、前記画像処理部には、予め定められた数の画素から構成される画素群単位で画素情報を入力可能であり、前記予め定められた数は、前記行列の一行に配置された画素数より少なく、
   前記制御方法は、
   前記イメージセンサから、前記行列の行毎に、前記予め定められた数の画素から構成される画素群単位で複数回に分けて画素情報を前記イメージセンサから出力させる段階であって、同一行において行方向に連続して配置された前記予め定められた数の画素から構成される第１の画素群の画素情報を前記画像処理部へ出力させた後、前記第１の画素群と同一行において行方向に連続して配置された前記予め定められた数の画素から構成される第２の画素群の画素情報を前記画像処理部へ出力させる段階を含む、段階と、
   前記画像処理部により処理された前記第１の画素群の画像情報を一行の画像情報としてメモリに出力させる段階と、
   前記画像処理部により処理された前記第２の画素群を、前記画像処理部により処理された前記第１の画素群の画像情報の次の一行の画像情報として前記メモリに出力させる段階と
   を備える制御方法。
9. コンピュータに、行列状に配置された画素を有するイメージセンサから画像処理部への画素情報の出力を制御させるためのプログラムであって、前記画像処理部には、予め定められた数の画素から構成される画素群単位で画素情報を入力可能であり、前記予め定められた数は、前記行列の一行に配置された画素数より少なく、
   前記プログラムは、
   前記イメージセンサから、前記行列の行毎に、前記予め定められた数の画素から構成される画素群単位で複数回に分けて画素情報を前記イメージセンサから出力させる手順であって、同一行において行方向に連続して配置された前記予め定められた数の画素から構成される第１の画素群の画素情報を前記画像処理部へ出力させた後、前記第１の画素群と同一行において行方向に連続して配置された前記予め定められた数の画素から構成される第２の画素群の画素情報を前記画像処理部へ出力させる手順を含む、手順と、
   前記画像処理部により処理された前記第１の画素群の画像情報を一行の画像情報としてメモリに出力させる手順と、
   前記画像処理部により処理された前記第２の画素群を、前記画像処理部により処理された前記第１の画素群の画像情報の次の一行の画像情報として前記メモリに出力させる手順と
   を前記コンピュータに実行させるためのプログラム。

Images