JP6884054B2 - Power semiconductor devices and their manufacturing methods - Google Patents
Power semiconductor devices and their manufacturing methods Download PDFInfo
- Publication number
- JP6884054B2 JP6884054B2 JP2017135501A JP2017135501A JP6884054B2 JP 6884054 B2 JP6884054 B2 JP 6884054B2 JP 2017135501 A JP2017135501 A JP 2017135501A JP 2017135501 A JP2017135501 A JP 2017135501A JP 6884054 B2 JP6884054 B2 JP 6884054B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- semiconductor device
- power semiconductor
- thick
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 73
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 238000000034 method Methods 0.000 claims description 34
- 239000000758 substrate Substances 0.000 claims description 25
- 229910052751 metal Inorganic materials 0.000 claims description 16
- 239000002184 metal Substances 0.000 claims description 16
- 229910044991 metal oxide Inorganic materials 0.000 claims description 15
- 150000004706 metal oxides Chemical class 0.000 claims description 15
- 238000005224 laser annealing Methods 0.000 claims description 11
- 238000007254 oxidation reaction Methods 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 9
- 230000003647 oxidation Effects 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 6
- 230000008719 thickening Effects 0.000 claims description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims 1
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 13
- 239000010936 titanium Substances 0.000 description 13
- 239000010931 gold Substances 0.000 description 11
- 230000008569 process Effects 0.000 description 9
- MUBZPKHOEPUJKR-UHFFFAOYSA-N Oxalic acid Chemical compound OC(=O)C(O)=O MUBZPKHOEPUJKR-UHFFFAOYSA-N 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 description 5
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 238000002048 anodisation reaction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 239000008151 electrolyte solution Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000013077 target material Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 229910016909 AlxOy Inorganic materials 0.000 description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 235000006408 oxalic acid Nutrition 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910003087 TiOx Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000002378 acidificating effect Effects 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- HLLICFJUWSZHRJ-UHFFFAOYSA-N tioxidazole Chemical compound CCCOC1=CC=C2N=C(NC(=O)OC)SC2=C1 HLLICFJUWSZHRJ-UHFFFAOYSA-N 0.000 description 1
Images
Description
本発明は本発明電力用半導体装置に関し、特に、半導体基板の２つの主面にそれぞれ主電極を有する電力用半導体装置に関する。 The present invention relates to a power semiconductor device of the present invention, and more particularly to a power semiconductor device having main electrodes on two main surfaces of a semiconductor substrate.
電力用半導体装置の需要は世界的に増加しており、旺盛な客先需要に対応するため一つの製品を複数の拠点で並行して生産する事例も増えている。この場合、重要となるのが生産拠点によって、電力用半導体装置の電気特性がばらつきを持たないように製造することである。複数の生産拠点であっても、全く同一の製造装置を用いて製造する場合は電気特性の再現率は高くなるが、製造装置の仕様および型式が異なった場合は、各種のパラメータの調整が必要となる。 Demand for power semiconductor devices is increasing worldwide, and there are increasing cases where one product is produced in parallel at multiple bases in order to meet strong customer demand. In this case, it is important to manufacture the power semiconductor device so that the electrical characteristics do not vary depending on the production base. Even in multiple production bases, the recall rate of electrical characteristics is high when manufacturing using exactly the same manufacturing equipment, but if the specifications and models of the manufacturing equipment are different, it is necessary to adjust various parameters. It becomes.
また、製造を継続する過程で、製造装置の変更、部材の材質変更および製造方法の変更により、従来の条件のままでの製造の継続が困難になった場合にも、電力用半導体装置の電気特性がばらつくので、各種のパラメータの調整が必要となる。 In addition, even if it becomes difficult to continue manufacturing under the conventional conditions due to changes in manufacturing equipment, material materials, and manufacturing methods in the process of continuing manufacturing, electricity for power semiconductor devices Since the characteristics vary, it is necessary to adjust various parameters.
また、顧客の希望によって、電気特性を所望の範囲に合わせるためのパラメータの調整が必要となる場合もある。 In addition, depending on the customer's wishes, it may be necessary to adjust the parameters to adjust the electrical characteristics to the desired range.
電力用半導体装置の電気特性を制御する方法としては、例えば特許文献１に開示されるように、半導体基板の厚みを調整する、不純物拡散層の深さを調整する、ゲート用トレンチの間隔を調整する、ゲート用トレンチに埋め込む材質を変更する等の方法が挙げられる。
As a method of controlling the electrical characteristics of the power semiconductor device, for example, as disclosed in
例えば、不純物拡散層の深さを調整するには、製造プロセスの前半部分で行う必要があり、また、多くの特性値に影響を与えるため調整に際しては慎重な評価が必要となり、決定までに時間を要するという問題がある。これは、半導体基板の厚みを調整する方法、ゲート用トレンチの間隔を調整する方法およびゲート用トレンチに埋め込む材質を変更する方法においても同様である。 For example, adjusting the depth of the impurity diffusion layer must be done in the first half of the manufacturing process, and it affects many characteristic values, so careful evaluation is required when making adjustments, and it takes time to make a decision. There is a problem that it requires. This also applies to the method of adjusting the thickness of the semiconductor substrate, the method of adjusting the interval of the gate trench, and the method of changing the material to be embedded in the gate trench.
本発明は上記のような問題を解決するためになされたものであり、電力用半導体装置の電気特性の制御を、より簡便に行うことができる電力用半導体装置を提供することを目的とする。 The present invention has been made to solve the above problems, and an object of the present invention is to provide a power semiconductor device capable of more easily controlling the electrical characteristics of the power semiconductor device.
本発明に係る電力用半導体装置は、第１および第２の主面を有する半導体基板と、前記第２の主面側に設けた裏面電極と、を備え、前記裏面電極から電流を取り出す電力用半導体装置であって、前記裏面電極は、前記半導体基板の前記第２の主面上に配設された導電膜と、前記導電膜上に配設された金属酸化膜と、前記金属酸化膜上に配設された金属膜と、を有し、前記金属酸化膜は、局所的に厚さが増した厚膜部を含み、前記導電膜上に全面的に形成される。
The power semiconductor device according to the present invention includes a semiconductor substrate having first and second main surfaces and a back surface electrode provided on the second main surface side, and is used for power to extract current from the back surface electrode. In a semiconductor device, the back electrode is a conductive film disposed on the second main surface of the semiconductor substrate, a metal oxide film disposed on the conductive film, and a metal oxide film. anda metal film disposed, the metal oxide film, viewing contains a thick portion which has increased locally thick, Ru is entirely formed on the conductive film.
本発明に係る電力用半導体装置によれば、電力用半導体装置の電気特性の制御を、より簡便に行うことができる。 According to the power semiconductor device according to the present invention, it is possible to more easily control the electrical characteristics of the power semiconductor device.
＜前提技術＞
発明の実施の形態の説明に先立って、電力用半導体装置の裏面側の主電極の形成方法について説明する。
<Prerequisite technology>
Prior to the description of the embodiment of the invention, a method of forming the main electrode on the back surface side of the power semiconductor device will be described.
電力用半導体装置としてＩＧＢＴ（Insulated Gate Bipolar Transistor）を例に採ると、一般的にＩＧＢＴでは、半導体基板の一方の主面（第１の主面）側にエミッタ電極およびゲート電極を設け、裏面となる他方の主面（第２の主面）側にコレクタ電極を設け、コレクタ電極から電流を取り出す。 Taking an IGBT (Insulated Gate Bipolar Transistor) as an example of a semiconductor device for electric power, in general, in an IGBT, an emitter electrode and a gate electrode are provided on one main surface (first main surface) side of the semiconductor substrate, and the back surface and the back surface are provided. A collector electrode is provided on the other main surface (second main surface) side, and a current is taken out from the collector electrode.
コレクタ電極としては、アルミニウム（ＡｌあるいはＡｌＳｉ）、チタン（Ｔｉ）、ニッケル（Ｎｉ）および金（Ａｕ）の積層金属膜が良く用いられる。以下、図１５および図１６を用いて、コレクタ電極の形成方法について説明する。 As the collector electrode, a laminated metal film of aluminum (Al or AlSi), titanium (Ti), nickel (Ni) and gold (Au) is often used. Hereinafter, a method of forming the collector electrode will be described with reference to FIGS. 15 and 16.
図１５および図１６は、ＩＧＢＴの裏面側に設けるコレクタ電極の形成方法を説明する断面図である。図１５に示すように半導体基板１０のバルク部分であるＳｉ半導体層１上には、コレクタ電極の一部を構成するＡｌ膜２が設けられている。そして、Ａｌ膜２上にはＡｌ酸化膜３０が形成されている。
15 and 16 are cross-sectional views illustrating a method of forming a collector electrode provided on the back surface side of the IGBT. As shown in FIG. 15, an
Ａｌ膜２の表面にはＡｌの自然酸化膜（ＡｌｘＯｙ）であるアルミ（Ａｌ）酸化膜３０が形成される。通常であれば５０Å（５ｎｍ）程度の厚さのＡｌ酸化膜３０が一様に形成され、酸化皮膜となる。なお、以下では、Ａｌ酸化膜を金属酸化膜と呼称する場合もある。
An aluminum (Al)
その後、図１６に示すようにＡｌ膜２上に、Ｔｉ膜５１、Ｎｉ膜５２およびＡｕ膜５３をこの順に形成して、Ｔｉ／Ｎｉ／Ａｕの積層金属膜５（金属膜）を形成する。Ｔｉ膜５１は、Ａｌ膜２とオーミック接合させるための膜であり、Ｎｉ膜５２はハンダ接合のための膜であり、Ａｕ膜５３は、ハンダ付けが実施されるまで、Ｎｉ膜５２の酸化を防止するための膜である。なお、Ｔｉ膜５１は、Ａｌ酸化膜３０を被覆して、外気との接触を避け安定性を高める機能も有している。
Then, as shown in FIG. 16, the Ti
Ａｌ膜２上のＡｌ酸化膜３０の一部はＴｉと反応してＴｉＯｘとなるが、大部分のＡｌ酸化膜３０はＡｌｘＯｙとして存在している。このＡｌ膜２上に形成されたＡｌ酸化膜３０は、その物性として比抵抗が１０１４〜１０１５Ωｃｍ、絶縁耐圧が１５ｋＶ／ｍｍ程度の絶縁体である。ただし、前提技術で述べたように、ＩＧＢＴのコレクタ電極を構成するＡｌ膜上に形成されるＡｌ酸化膜３０は、通常は厚さが５０Å（５ｎｍ）程度であることから、実質的に抵抗体として機能するが、ＩＧＢＴの動作時には上記絶縁耐圧以上の電圧が印加されるので、所望の電流を流す際の支障とはならない。
A part of the Al
本発明は、抵抗体として機能するＡｌ酸化膜に着目し、この抵抗値を制御することで、電力用半導体装置の電気特性を制御するという技術思想に立脚した発明である。 The present invention focuses on an Al oxide film that functions as a resistor, and is an invention based on the technical idea of controlling the electrical characteristics of a power semiconductor device by controlling the resistance value.
＜実施の形態＞
＜装置構成＞
以下、本発明に係る電力用半導体装置の実施の形態について説明する。図１は本発明をＩＧＢＴに適用した場合の半導体基板１０の裏面側の構成を示す断面図である。なお、半導体基板１０の表面側にはＩＧＢＴのエミッタ電極、ゲート電極および不純物領域等が設けられているが、本発明とは関係が薄いので図示および説明は省略する。
<Embodiment>
<Device configuration>
Hereinafter, embodiments of the power semiconductor device according to the present invention will be described. FIG. 1 is a cross-sectional view showing a configuration on the back surface side of the
図１に示すように半導体基板１０のバルク部分であるＳｉ半導体層１上には、コレクタ電極６の一部を構成する導電膜としてＡｌ膜２が設けられている。なお、ＩＧＢＴでは、Ａｌ膜２のＳｉ半導体層１内には、Ｓｉ半導体層１とは異なる導電型の不純物によりコレクタ層となる不純物拡散層が設けられるが、この図では省略している。
As shown in FIG. 1, an
そして、Ａｌ膜２上には、金属酸化膜であるアルミ（Ａｌ）酸化膜３が形成されており、Ａｌ酸化膜３は、局所的に厚さが増した厚膜部４を複数含んでいる。この厚膜部４のＡｌ酸化膜３中での存在比率（０〜１の範囲）を調整することで、抵抗体としてのＡｌ酸化膜３の抵抗値を制御することができる。
An aluminum (Al)
なお、厚膜部４のＡｌ酸化膜３中での存在比率が０の場合とは、厚膜部４を有さない場合であり、厚膜部４のＡｌ酸化膜３中での存在比率が１の場合とは、Ａｌ酸化膜３の全体が厚膜部４の厚さとなっている場合である。
The case where the abundance ratio of the
ここで、厚膜部４のＡｌ酸化膜３中での存在比率は、厚膜部４を形成した領域と、厚膜部４よりも薄い領域との面積比およびＡｌ酸化膜３の全体の面積に対する厚膜部４の面積比で定義されるだけでなく、Ａｌ酸化膜３が形成されている領域とされていない領域との面積比で定義することができる。また、面積比だけでなく、体積比で定義しても良い。
Here, the abundance ratio of the
なお、Ａｌ酸化膜３の厚さは例えば５０Å（５ｎｍ）程度であり、厚膜部４の厚さは５０〜２００Å（５〜２０ｎｍ）程度である。
The thickness of the
そして、厚膜部４を有するＡｌ酸化膜３上には、Ｔｉ膜５１、Ｎｉ膜５２およびＡｕ膜５３がこの順に積層されて、Ｔｉ／Ｎｉ／Ａｕの積層金属膜５を構成している。なお、積層金属膜５は図１においては何れも同じ厚さとして示しているが、これに限定されるものではなく、また、材質もＴｉ、Ｎｉ、Ａｕに限定されるものではない。
The
また、厚膜部４はレーザーアニールによりＡｌ酸化膜３を局所的に厚くすることで形成され、その際、酸化種がＡｌ酸化膜３中を透過し、Ａｌ酸化膜３とＡｌ膜２との境界面にたどり着き、そこで新たな酸化反応が起こることにより酸化が進行するので、厚膜部４は、Ａｌ膜２側および積層金属膜５に向けて膜厚が厚くなっている。
Further, the
次に、厚膜部４のＡｌ酸化膜３中での存在比率を調整することで電力用半導体装置の電気特性を制御することができる理由を説明する。なお、以下では、便宜的に、Ｓｉのエピタキシャル層を有するエピタキシャル基板に形成される、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）を例に採って説明する。
Next, the reason why the electrical characteristics of the power semiconductor device can be controlled by adjusting the abundance ratio of the
ＭＯＳＦＥＴのオン抵抗Ｒonは以下の数式（１）次式のように示される。 The on-resistance Ron of the MOSFET is expressed by the following equation (1).
Ｒon＝Ｒms＋Ｒcs＋Ｒch＋Ｒacc＋Ｒdrift＋Ｒsub＋Ｒcd＋Ｒmd ・・・（１）
なお、この数式（１）はＩＧＢＴにおいても適用可能である。
Ron = Rms + Rcs + Rch + Racc + Rdrift + Rsub + Rcd + Rmd ・ ・ ・ (1)
It should be noted that this mathematical formula (1) is also applicable to the IGBT.
上記数式（１）においてＲmsはソース電極の抵抗、Ｒcsはソースコンタクト抵抗、Ｒchはチャネル抵抗、Ｒaccは蓄積層の抵抗、ＲdriftはＳｉのエピタキシャル層の抵抗、ＲsubはＳｉ基板の抵抗、Ｒcdはドレインコンタクト抵抗、Ｒｍｄはドレイン電極の抵抗である。Ｒmdはエピタキシャル基板の裏面（エピタキシャル層が設けられた側とは反対側の主面）に設けられたＡｌ膜、その表面に形成されたＡｌ酸化膜およびＴｉ／Ｎｉ／Ａｕの積層金属膜の合成抵抗である。このＡｌ酸化膜は、図１で示される厚膜部４を有するＡｌ酸化膜３に相当し、Ａｌ酸化膜３および厚膜部４の膜厚、および厚膜部４のＡｌ酸化膜３中での存在比率を調整することで、結果としてＭＯＳＦＥＴのオン抵抗Ｒonの調整が可能となる。
In the above formula (1), Rms is the resistance of the source electrode, Rcs is the source contact resistance, Rch is the channel resistance, Racc is the resistance of the accumulation layer, Rdrift is the resistance of the epitaxial layer of Si, Rsub is the resistance of the Si substrate, and Rcd is the drain. The contact resistance and Rmd are the resistances of the drain electrode. Rmd is a synthesis of an Al film provided on the back surface of the epitaxial substrate (the main surface opposite to the side on which the epitaxial layer is provided), an Al oxide film formed on the surface thereof, and a Ti / Ni / Au laminated metal film. It is resistance. This Al oxide film corresponds to the
なお、通常のＭＯＳＦＥＴおよびＩＧＢＴにおけるオン抵抗Ｒonは、殆どがＲdriftとＲchで決定されるが、本発明においてはＲmdに含まれるＡｌ酸化膜３の抵抗値を調整することで、Ｒonに対するＲmdが５〜３０％程度となるように制御して、オン抵抗を調整可能とする。
Most of the on-resistance Ron in ordinary MOSFETs and IGBTs is determined by Rdrift and Rch, but in the present invention, Rmd with respect to Ron is 5 by adjusting the resistance value of the
＜製造方法＞
次に、製造工程を順に示す断面図である図２〜図４を用いてコレクタ電極６の製造方法について説明する。なお、図２〜図４は、ＩＧＢＴのエミッタ電極、ゲート電極および不純物領域等を半導体基板の表面側に形成した後の工程を示しており、表面側が下側となるように配置した状態を示している。
<Manufacturing method>
Next, a method of manufacturing the collector electrode 6 will be described with reference to FIGS. 2 to 4, which are cross-sectional views showing the manufacturing steps in order. 2 to 4 show a process after forming the emitter electrode, gate electrode, impurity region, etc. of the IGBT on the surface side of the semiconductor substrate, and show a state in which the surface side is arranged on the lower side. ing.
図２に示す工程において、Ｓｉ半導体層１上にスパッタリングによりＡｌ膜２を形成する。なお、Ａｌ膜の代わりにＡｌＳｉ膜を形成しても良い。ＡｌＳｉは、アルミニウム中に重量比で数％のシリコンが添加された組成を有している。その後、半導体基板をスパッタリング装置から取り出して大気に曝す。
In the step shown in FIG. 2, the
裏面電極の材料としては、銀（Ａｇ）およびモリブデン（Ｍｏ）なども挙げられるが、Ａｌはコスト的にも安価であり、また、成膜も容易と言う利点がある。 Examples of the material of the back surface electrode include silver (Ag) and molybdenum (Mo), but Al has an advantage that it is inexpensive in terms of cost and easy to form a film.
この過程で、Ａｌ膜上には図３に示すように自然酸化膜が一様に形成されて、Ａｌ酸化膜３０となる。
In this process, a natural oxide film is uniformly formed on the Al film as shown in FIG. 3, and becomes the
その後、図４に示す工程において、Ａｌ酸化膜３０の厚みを局所的に厚くして厚膜部４を形成することで、厚膜部４を有するＡｌ酸化膜３を得る。
Then, in the step shown in FIG. 4, the thickness of the
図５はＡｌＳｉ膜上に一様に形成された自然酸化膜の断面形状を示すＴＥＭ（Transmission Electron Microscope）写真である。図５においては酸化膜の厚みは５４Åと示されており、自然酸化膜の厚みは５０Å程度であることが判る。 FIG. 5 is a TEM (Transmission Electron Microscope) photograph showing a cross-sectional shape of a natural oxide film uniformly formed on an AlSi film. In FIG. 5, the thickness of the oxide film is shown to be 54 Å, and it can be seen that the thickness of the natural oxide film is about 50 Å.
なお、図５に示すように、ＴＥＭを用いた物理解析により、Ａｌ酸化膜３の厚膜部４の厚さ、断面形状などを比較的容易に観察することができる。
As shown in FIG. 5, the thickness, cross-sectional shape, and the like of the
また、上述した工程は、ＩＧＢＴ製造プロセスの後半部分で行われることになり、Ａｌ酸化膜３の抵抗成分の増減によって半導体基板の表面側に形成された構成に与える影響もほぼ無視できることから、調整に際しての評価も比較的簡単にでき、電力用半導体装置の電気的特性の制御を、より簡便に行うことができる。
Further, the above-mentioned steps are performed in the latter half of the IGBT manufacturing process, and the influence of the increase / decrease in the resistance component of the
Ａｌ酸化膜３０の厚みを局所的に厚くする方法としては、大気中または酸素雰囲気中でのレーザーアニールを用いて、ウエハ面内でのＡｌ酸化膜３０の局所的な加熱を実施して、選択的に酸化を促進する方法が挙げられる。また、低温で絶縁膜が形成できる陽極酸化法を用いてＡｌ酸化膜３０の厚みを全体的に増加させた後に、写真製版処理によるエッチングマスクのパターニングおよび当該エッチングマスクを用いたＡｌ酸化膜３０のエッチング処理を行うことで、局所的にＡｌ酸化膜３０の厚膜領域を形成する方法が挙げられる。何れの方法においても、厚膜部４の配置パターンを調整することで、厚膜部４のＡｌ酸化膜３中での存在比率を制御可能である。
As a method for locally increasing the thickness of the
＜レーザーアニールについて＞
ここで、レーザーアニールを用いてＡｌ酸化膜３０の厚みを局所的に厚くする方法についてさらに説明する。
<About laser annealing>
Here, a method of locally increasing the thickness of the
図６は、レーザーアニール装置の構成を示すブロック図である。図６に示すようにレーザーアニール装置は、レーザー光発振器６０、レーザー光学系６１、鏡６２およびステージ６３を備え、ステージ６３上に半導体ウエハＷＨが載置される。なお、半導体ウエハＷＨは、ウエハ状態にある半導体基板１０を指す。
FIG. 6 is a block diagram showing a configuration of a laser annealing device. As shown in FIG. 6, the laser annealing device includes a laser
図６に示したように、レーザー光発振器６０から出たレーザー光５０は、レーザー光学系６１により所定の大きさのビームに整形される。レーザー光学系６１により整形されたレーザー光５０は、鏡６２により反射されて、ステージ６３上に載置された半導体ウエハＷＨに垂直に照射される。半導体ウエハＷＨは、半導体基板１０の裏面が鏡６２側を向くようにステージ６３上に載置される。
As shown in FIG. 6, the
レーザー光発振器６０は、パルス的にレーザー光を発振するので、可変できるパラメータはレーザーパワー、スポット径、レーザー照射の周期（周波数）およびスポットの重ね合わせ量となる。レーザーパワーを調整することで加熱温度を調整できる。なお、上述したレーザーアニール装置の構成は一例であり、これに限定されるものではない。
Since the
図７はレーザー光５０の走査方法を模式的に示した図である。図７に示すように、ステージ６３はオリエンテーションフラットＯＦに対して直交するＸ方向と、オリエンテーションフラットＯＦに対して平行なＹ方向に移動可能である。
FIG. 7 is a diagram schematically showing a scanning method of the
図７においては、レーザー光５０の照射領域の軌跡をライン１０１、１０２、１０３、１０４、１０５および１０６として表しており、Ｙ方向の最上部のライン１０１のように、図に向かって右端から左端に向けてレーザー光５０を照射した後、ステージ６３をＹ方向に所定の間隔空けるように移動させ、半導体ウエハＷＨの左端から右端に向けてライン１０２のように照射する。これを繰り返すことでライン１０３〜１０６のように照射が行われる。なお、ライン１０６は照射途中の状態にあり、レーザー光５０はライン１０６の先頭に位置している。
In FIG. 7, the loci of the irradiation region of the
レーザー光５０が照射された部分のＡｌ酸化膜３０の厚みが増して厚膜部４となるので、ライン１０１〜１０６は厚膜部４となった部分を示している。このようにライン状に厚膜部４を形成する場合は、レーザースポットの高さ（Ｙ方向の寸法）と幅（Ｘ方向の寸法）を調整し、上下には重ならず左右には重なるようにする。これによりライン状とするＸ方向におけるレーザー光５０の未照射部が発生するのを防止することができる。なお、図７においては、ライン状に厚膜部４を形成する例を示したが、レーザースポットのサイズを小さくし、レーザー照射の周期を低くし、レーザースポットの重なり量をマイナスに設定することで、隣り合うレーザースポット間の距離は広くなりドット状の厚膜部４を形成することができる。
Since the thickness of the
レーザー照射のパターンを変えることで厚膜部４の配置パターンが変わり、厚膜部４のＡｌ酸化膜３中での存在比率を任意に制御することができる。
By changing the laser irradiation pattern, the arrangement pattern of the
＜陽極酸化について＞
陽極酸化では、半導体基板１０の裏面側にＡｌ酸化膜３０が形成された状態の半導体ウエハを陽極側とし、半導体ウエハの裏面に対向するように白金の陰極を配置し、電解液中で陽極と陰極との間で電流を流すことでＡｌ酸化膜３０を全体的に厚くする。そして、陽極酸化で全体的に厚くされたＡｌ酸化膜３０上に、写真製版処理により所望のパターンを有するエッチングマスク、例えばレジストマスクを形成し、その後にエッチング処理を実施することで、レジストマスクに覆われた部分のＡｌ酸化膜３０の厚みは保ち、レジストマスクに覆われていない部分のＡｌ酸化膜３０の厚みは薄くして、それぞれの厚みを設定することが可能となる。写真製版技術と組み合わせた場合、チップ単位で局所酸化領域を制御することも可能である。
<About anodic oxidation>
In the anodic oxidation, the semiconductor wafer in which the
レジストマスクの開口パターンを変えることで厚膜部４の配置パターンが変わり、厚膜部４のＡｌ酸化膜３中での存在比率を任意に制御することができる。
By changing the opening pattern of the resist mask, the arrangement pattern of the
陽極酸化に用いる電解液は、アルミニウムの酸化物に溶媒作用のあるものであれば良く、シュウ酸の他、硫酸、シュウ酸と硫酸の混合液、リン酸などの酸性電解液を用いることができる。 The electrolytic solution used for anodic oxidation may be any one having a solvent action on the oxide of aluminum, and in addition to oxalic acid, an acidic electrolytic solution such as sulfuric acid, a mixture of oxalic acid and sulfuric acid, and phosphoric acid can be used. ..
＜厚膜部の配置パターン＞
Ａｌ酸化膜３における厚膜部４の配置パターンの例について、図８〜図１０を用いて説明する。
<Arrangement pattern of thick film part>
An example of the arrangement pattern of the
図８〜図１０は、半導体ウエハの裏面側に設けたＡｌ酸化膜３の厚膜部４の配置パターンを示す平面図である。なお、便宜的にオリエンテーションフラットは省略している。
8 to 10 are plan views showing an arrangement pattern of the
図８は、ドット状の厚膜部４を等間隔で配列したパターンを示しており、配列間隔、ドットの大きさを調整することで、厚膜部４のＡｌ酸化膜３中での存在比率を任意に制御することができる。
FIG. 8 shows a pattern in which the dot-shaped
図９は、ライン状の厚膜部４を等間隔で配列したパターンを示しており、図９では、ライン状の厚膜部４が図示されないオリエンテーションフラットに対して傾斜して設けられた例を示しているが、オリエンテーションフラットに対して平行あるいは直交するようにライン状の厚膜部４を配列しても良い。ラインの配列間隔、ラインの幅を調整することで、厚膜部４のＡｌ酸化膜３中での存在比率を任意に制御することができる。
FIG. 9 shows a pattern in which the line-shaped
図１０は、ライン状の厚膜部４を互いに直交させることでマトリクス状に配列したパターンを示しており、ラインの配列間隔、ラインの幅を調整することで、厚膜部４のＡｌ酸化膜３中での存在比率を任意に制御することができる。
FIG. 10 shows a pattern in which the line-shaped
図１１は、四角形の厚膜部４をチェスボード状に配列したパターンを示しており、四角形の配列間隔、四角形の幅を調整することで、厚膜部４のＡｌ酸化膜３中での存在比率を任意に制御することができる。
FIG. 11 shows a pattern in which the quadrangular
なお、抵抗分布を均一にするため、厚膜部４のＡｌ酸化膜３中での存在比率はウエハのどの部分をとっても同一となるように設定する。また、写真製版技術を用いてチップごとに局所酸化領域の比率を作り分ける場合も、チップ内の抵抗分布を均一にするため、厚膜部４のＡｌ酸化膜３中での存在比率は、チップ内のどの領域においても同一となるように設定する。
In order to make the resistance distribution uniform, the abundance ratio of the
＜エッチングによるＡｌ酸化膜の厚さ調整＞
図１２に示すように、レーザーアニールまたは陽極酸化により厚膜部４を有するＡｌ酸化膜３を形成した後、エッチングによりＡｌ酸化膜３の厚さを減ずることで、Ａｌ酸化膜３の抵抗値をさらに細かく調整することができる。
<Adjusting the thickness of the Al oxide film by etching>
As shown in FIG. 12, the resistance value of the
例えば、厚膜部４を有するＡｌ酸化膜３を形成した状態のウエハの裏面をウエットエッチングすることで、図１３に示されるように厚膜部４の積層金属膜５（図示せず）側に向けて突出した部分が除去され、また、Ａｌ酸化膜３の厚さが全体的に薄くなる。これにより、Ａｌ酸化膜３の抵抗値を減少する方向に調整することができる。
For example, by wet-etching the back surface of the wafer in which the
また、図１４は、ウエットエッチングをさらに続けることで、Ａｌ酸化膜３の薄い部分が除去され、厚膜部４が部分的に残った状態を示している。Ａｌ酸化膜３の抵抗値は厚膜部４のみによって規定されることとなる。これにより、Ａｌ酸化膜３の抵抗値をさらに減少させることができ、Ａｌ酸化膜３による抵抗成分をゼロに近づけることができる。
Further, FIG. 14 shows a state in which the thin portion of the
なお、図１２〜図１４は、ウエットエッチングによりＡｌ酸化膜３の厚さを調整する方法について説明したが、ドライエッチングによりＡｌ酸化膜３の厚さを調整しても良い。
Although FIGS. 12 to 14 have described a method of adjusting the thickness of the
例えば、図１２に示すように、レーザーアニールまたは陽極酸化により厚膜部４を有するＡｌ酸化膜３を形成した後、Ｔｉ／Ｎｉ／Ａｕの積層金属膜５を形成する前に、当該積層金属膜５を形成するためのプロセス装置内で、真空内でのアルゴン（Ａｒ）イオンによるスパッタエッチを実施することで、図１３、図１４に示したように、Ａｌ酸化膜３の厚さを調整しても良い。
For example, as shown in FIG. 12, after forming the
Ｔｉ／Ｎｉ／Ａｕの積層金属膜５の形成に、ターゲットとなる材料にＡrなどの不活性な物質を高速で衝突させることでターゲット材をスパッタリングさせて基板上に付着させるスパッタ法を用いる場合には、同じプロセス装置を用いることができ、上記方法は効率的な方法となる。もちろん、Ａｌ酸化膜３のドライエッチングを別のプロセス装置を用いて実施しても良いことは言うまでもない。
When a sputtering method is used to form the Ti / Ni / Au laminated metal film 5 by sputtering the target material by causing an inert substance such as Ar to collide with the target material at high speed and adhering the target material onto the substrate. Can use the same process equipment, and the above method is an efficient method. Of course, it goes without saying that the dry etching of the
なお、エッチングにより厚膜部４を含めてＡｌ酸化膜３を全て除去してしまうと、Ａｌ酸化膜３による抵抗成分はゼロにすることができ、Ａｌ酸化膜３の抵抗成分の除去による電力用半導体装置の電気特性の制御も可能となる。
If all the
なお、本発明を適用することで、定格電流が５Ａ〜３００Ａの範囲の電力用半導体装置において、Ａｌ酸化膜３による抵抗成分を０〜１Ωの範囲、より望ましくは０〜０．２Ωの範囲で制御すれば、電力用半導体装置における電圧降下を最大で１Ｖ程度調整することができる。
By applying the present invention, in a power semiconductor device having a rated current in the range of 5A to 300A, the resistance component due to the
なお、本発明は、その発明の範囲内において、実施の形態を適宜、変形、省略することが可能である。 In the present invention, the embodiments can be appropriately modified or omitted within the scope of the invention.
２ Ａｌ膜、３ Ａｌ酸化膜、４ 厚膜部、５ 金属膜、６ 裏面電極、１０ 半導体基板。 2 Al film, 3 Al oxide film, 4 thick film part, 5 metal film, 6 back electrode, 10 semiconductor substrate.
Claims (8)
前記第２の主面側に設けた裏面電極と、を備え、前記裏面電極から電流を取り出す電力用半導体装置であって、
前記裏面電極は、
前記半導体基板の前記第２の主面上に配設された導電膜と、
前記導電膜上に配設された金属酸化膜と、
前記金属酸化膜上に配設された金属膜と、を有し、
前記金属酸化膜は、局所的に厚さが増した厚膜部を含み、前記導電膜上に全面的に形成される、電力用半導体装置。 A semiconductor substrate having first and second main surfaces,
A power semiconductor device including a back surface electrode provided on the second main surface side and extracting a current from the back surface electrode.
The back electrode is
A conductive film disposed on the second main surface of the semiconductor substrate, and
The metal oxide film disposed on the conductive film and
It has a metal film disposed on the metal oxide film and
The metal oxide film, viewing contains a thick portion which has increased locally thick, the conductive is entirely formed on the film, the power semiconductor device.
平面視で所定の配置パターンを有するように形成される、請求項１記載の電力用半導体装置。 The thick film portion
The power semiconductor device according to claim 1, which is formed so as to have a predetermined arrangement pattern in a plan view.
アルミニウム膜で構成され、
前記金属酸化膜は、
アルミ酸化膜で構成される、請求項１記載の電力用半導体装置。 The conductive film is
Consists of an aluminum film,
The metal oxide film is
The power semiconductor device according to claim 1, which is composed of an aluminum oxide film.
（ａ）前記半導体基板の前記第２の主面上に導電膜を形成する工程と、
（ｂ）前記導電膜上に金属酸化膜を形成する工程と、
（ｃ）前記金属酸化膜上に金属膜を形成する工程と、を有し、
前記工程（ｂ）は、
（ｂ−１）レーザーアニールまたは陽極酸化により、前記金属酸化膜を局所的に厚くすることで、厚さが増した厚膜部を形成する工程を含む、電力用半導体装置の製造方法。 A method for manufacturing a power semiconductor device including a semiconductor substrate having first and second main surfaces and a back surface electrode provided on the second main surface side, and extracting a current from the back surface electrode.
(A) A step of forming a conductive film on the second main surface of the semiconductor substrate, and
(B) A step of forming a metal oxide film on the conductive film and
(C) The step of forming a metal film on the metal oxide film.
The step (b) is
(B-1) A method for manufacturing a power semiconductor device, which comprises a step of locally thickening the metal oxide film by laser annealing or anodic oxidation to form a thick film portion having an increased thickness.
エッチングにより前記金属酸化膜の厚さを減ずる工程をさらに有する、請求項７記載の電力用半導体装置の製造方法。 After the step (b) and before the step (c),
The method for manufacturing a power semiconductor device according to claim 7 , further comprising a step of reducing the thickness of the metal oxide film by etching.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017135501A JP6884054B2 (en) | 2017-07-11 | 2017-07-11 | Power semiconductor devices and their manufacturing methods |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017135501A JP6884054B2 (en) | 2017-07-11 | 2017-07-11 | Power semiconductor devices and their manufacturing methods |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019021656A JP2019021656A (en) | 2019-02-07 |
| JP6884054B2 true JP6884054B2 (en) | 2021-06-09 |
Family
ID=65354445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017135501A Active JP6884054B2 (en) | 2017-07-11 | 2017-07-11 | Power semiconductor devices and their manufacturing methods |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6884054B2 (en) |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4788390B2 (en) * | 2005-06-07 | 2011-10-05 | 株式会社デンソー | Manufacturing method of semiconductor device |
| JP2007335432A (en) * | 2006-06-12 | 2007-12-27 | Toyota Central Res & Dev Lab Inc | Semiconductor device and its fabrication process |
| JP5600985B2 (en) * | 2010-03-24 | 2014-10-08 | 三菱電機株式会社 | Method for manufacturing power semiconductor device |
| JP5649322B2 (en) * | 2010-04-12 | 2015-01-07 | 三菱電機株式会社 | Semiconductor device and manufacturing method of semiconductor device |
| JP6584879B2 (en) * | 2015-09-11 | 2019-10-02 | 株式会社東芝 | Semiconductor device |
| JP2017059636A (en) * | 2015-09-15 | 2017-03-23 | 三菱電機株式会社 | Method for manufacturing semiconductor device |
| JP6726822B2 (en) * | 2017-01-30 | 2020-07-22 | 株式会社デンソー | Method of manufacturing semiconductor device |
-
2017
- 2017-07-11 JP JP2017135501A patent/JP6884054B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2019021656A (en) | 2019-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5339698B2 (en) | Manufacturing method of semiconductor device | |
| US8525189B2 (en) | Silicon carbide semiconductor device | |
| CN104303269B (en) | Method for manufacturing silicon carbide semiconductor device | |
| JP6111130B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| JP6561759B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| JP2007165657A (en) | Semiconductor device and manufacturing method therefor | |
| CN105518829B (en) | The manufacture method of semiconductor device | |
| JP6053968B2 (en) | Silicon carbide semiconductor device and manufacturing method thereof | |
| CN110797397A (en) | AlGaN/GaN ohmic contact electrode and preparation method and application thereof | |
| JP6884054B2 (en) | Power semiconductor devices and their manufacturing methods | |
| JP6359207B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| WO2009104299A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JP5939362B2 (en) | Manufacturing method of semiconductor device | |
| JP5044003B2 (en) | Probe production method and probe, and scanning probe microscope | |
| US20190096998A1 (en) | Method for manufacturing semiconductor device | |
| RU2705761C1 (en) | Semiconductor device | |
| JP7179696B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP6244450B2 (en) | High frequency conductor with improved conductivity | |
| JP2017168676A (en) | Silicon carbide semiconductor element and silicon carbide semiconductor element manufacturing method | |
| KR101596113B1 (en) | METAL CONTACT HAVING RESISTANCE CHARACTERISTICS OF GaN SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD OF THE SAME | |
| JP2011216816A (en) | Heat treating method and heat treating device, and method of manufacturing semiconductor device | |
| US7851361B2 (en) | Laser ablation to selectively thin wafers/die to lower device RDSON | |
| CN109461655A (en) | Nitride high electronic migration rate transistor fabrication process with multi-gate structure | |
| CN110544626B (en) | Electrical contact on silicon carbide substrate | |
| JPS6015970A (en) | Semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191106 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200813 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200818 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201009 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210413 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210511 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6884054 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |