JP6877507B2 - 半導体装置及び電気装置 - Google Patents
半導体装置及び電気装置 Download PDFInfo
- Publication number
- JP6877507B2 JP6877507B2 JP2019168191A JP2019168191A JP6877507B2 JP 6877507 B2 JP6877507 B2 JP 6877507B2 JP 2019168191 A JP2019168191 A JP 2019168191A JP 2019168191 A JP2019168191 A JP 2019168191A JP 6877507 B2 JP6877507 B2 JP 6877507B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- semiconductor layer
- concentration
- electrode
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
図1(a)〜図1(c)は、実施形態に係る半導体装置を例示するグラフ図である。 図2は、第1実施形態に係る半導体装置を例示する模式的断面図である。
図2に示すように、本実施形態に係る半導体装置110は、第1半導体層11と、第1電極21と、第1絶縁膜31と、を含む。この例では、第2電極22、第3電極23及び第2半導体層12がさらに設けられている。
図3は、試料のPBTI試験の結果の例を示している。図3の横軸は、PBTI試験におけるバイアス電圧の印加時間Tsである。図3の縦軸は、電圧変化ΔV(ボルト:V)である。
これらの図は、試料SP01〜試料SP04についてのSIMS分析結果を例示している。これらの図の横軸は、Z軸方向における位置pZである。図4(a)の縦軸は、水素(H)の濃度C(H)(atoms/cm3)である。図4(b)の縦軸は、フッ素(F)の濃度C(F)(atoms/cm3)である。図4(c)の縦軸は、窒素(N)の濃度C(N)(atoms/cm3)である。
これらの図は、第1絶縁膜31を成膜した後に行われる熱処理の温度を変更したときの元素の濃度を例示している。これらの図の横軸は、熱処理の温度Thである。図5(a)の縦軸は、第1水素濃度C1(H)である。図5(b)の縦軸は、第1フッ素濃度C1(F)である。これらの図に示す試料において、第1絶縁膜31の成膜の条件は同じであり、熱処理の雰囲気及び時間は同じである。
これらの図は、第1絶縁膜31を成膜した後に行われる熱処理の時間を変更したときの元素の濃度を例示している。これらの図の横軸は、熱処理の時間Tmである。横軸は、対数で表示されている。横軸は、特定の「単位時間Tm0」を基準にして表示されている。図6(a)の縦軸は、第1水素濃度C1(H)である。図6(b)の縦軸は、第1フッ素濃度C1(F)である。これらの図に示す試料において、第1絶縁膜31の成膜の条件は同じであり、熱処理の雰囲気及び温度は、同じである。
これらの図は、種々の条件の試料についての第1絶縁膜31中の元素と、電圧変化ΔVと、の関係の実験結果を例示している。これらの図の縦軸は、PBTI試験における電圧変化ΔVである。図7(a)及び図8(a)の横軸は、第1位置p1(第1絶縁膜31の厚さ方向の中央)における第1水素濃度C1(H)である。図7(b)及び図8(b)の横軸は、第1位置p1における第1フッ素濃度C1(F)である。図7(c)及び図8(c)の横軸は、第1位置p1における窒素濃度C1(N)である。図7(d)及び図8(d)の横軸は、第1位置p1におけるガリウム濃度C1(Ga)である。
ΔVn=0.0298・log10(C1(H))−0.5634 (1)
図7(b)及び図8(b)に基づいて、規格化電圧変化ΔVnと、第1フッ素濃度C1(F)(1/cm3)と、に関して、以下の第2式が導出できる。
ΔVn=0.0207・log10(C1(F))−0.3368 (2)
上記の第1式で示される第1水素濃度C1(H)、及び、上記の第2式で示される第1フッ素濃度C1(F)よりも低い濃度に制御することが望ましい。これにより、所望の小さい規格化電圧変化ΔVnが得られる。
図9は、上記の試料SP01〜SP04におけるガリウムの濃度分布を例示している。図9は、ガリウムのSIMS分析結果である。分析結果において、第1絶縁膜31の検出感度で定量された値が示されている。SIMS分析は、O2+イオンを用いて行われる。SIMS分析において、加速電圧は、2.0kVである。図9の横軸はZ軸方向における位置pZである。位置pZが0の位置は、例えば、第1絶縁膜31と第1半導体層11との界面に実質的に対応する。図9の縦軸は、ガリウム(Ga)の濃度C(Ga)(atoms/cm3)である。
図10は、第1絶縁膜31の成膜後の熱処理の時間Tmを変更したときの第1絶縁膜31におけるSi−O−Siの結合角の変化を示している。横軸は、熱処理の時間Tmである。横軸は、特定の「単位時間Tm0」を基準にして表示されている。図10の縦軸は、結合角θ(度)である。結合角θは、FTIR分光(Fourier Transform InfraRed Spectroscopy)により測定された値である。不純物を含まない二酸化シリコンにおける結合角θは、約144度であることが知られている。時間Tmが0である試料が、既に説明した試料SP01に対応する。
図11(a)〜図11(c)に示すように、本実施形態に係る半導体装置110a〜110cも、第1半導体層11、第1電極21及び第1絶縁膜31を含む。これらの半導体装置においても、第2電極22及び第3電極23が設けられても良い。これらの図において、これらの電極は省略されている。
図12〜図20に示す半導体装置111a〜111iも、第1半導体層11、第1絶縁膜31、第1電極21、第2電極22及び第3電極23を含む。第1絶縁膜31の構成については、半導体装置110または110a〜110cと同様の構成が適用される。以下、半導体装置について、半導体層及び電極の構成について説明する。
図21(a)に示すように、基体10sの上に、バッファ層10bが形成される。その上に、第1半導体層11となる第1半導体膜11fが形成され、その上に、第2半導体層12となる第2半導体膜12fが形成される。
本実施形態は、電気回路または電気装置に係る。本実施形態に係る電気回路は、第1実施形態に係る半導体装置及びその変形を含む。本実施形態に係る電気装置は、このような電気回路を含む。
図22に示すように、本実施形態に係る電気装置200aは、電気回路210を含む。電気回路210は、例えば、ICモジュールである。電気回路210は、半導体装置110を含む。例えば、電気回路210aの例においては、半導体装置110が、別の半導体装置と、カスコード接続される。電気回路210aは、例えば、カスコード素子である。例えば、電気回路210bの例においては、半導体装置110が、ドライバー回路180Dと接続される。電気回路210bは、例えば、ICである。電気回路210dの例においては、半導体装置110及び半導体装置110Aが、制御回路180Cと共に用いられる。電気回路210cは、例えば、機能性ICである。
(構成1)
窒化物半導体を含む第1半導体層と、
第1方向において前記第1半導体層と離れた第1電極と、
前記第1半導体層と前記第1電極との間に設けられ、シリコン及び酸素を含む第1絶縁膜と、
を備え、
前記第1絶縁膜は、前記第1方向の第1厚さを有し、
前記第1絶縁膜は第1位置を有し、前記第1位置と前記第1半導体層との間の距離は、前記第1厚さの1/2であり、
前記第1位置における水素の第1水素濃度は、2.519atoms/cm3以下である、半導体装置。
(構成2)
前記第1半導体層及び前記第1絶縁膜を含む積層領域は、窒素ピーク位置を有し、
前記積層領域における窒素の濃度は、前記窒素ピーク位置においてピークとなり、
前記第1絶縁膜は、第2位置を有し、
前記第2位置における水素の第2水素濃度は、前記第1位置と前記第1半導体層との間の領域における水素の濃度のピークであり、
前記第2位置と前記窒素ピーク位置との間の前記第1方向に沿った距離は、10nm以下であり、
前記第1水素濃度は、前記第2水素濃度の0.041倍以下である、構成1記載の半導体装置。
(構成3)
前記第2水素濃度は、3×1021atoms/cm3以下である、構成2記載の半導体装置。
(構成4)
前記第2水素濃度は、2×1019atoms/cm3以上である、構成3記載の半導体装置。
(構成5)
前記第2位置におけるフッ素の第2フッ素濃度は、3.5×1017atoms/cm3以下である、構成2〜4のいずれか1つに記載の半導体装置。
(構成6)
前記第1位置におけるフッ素の第1フッ素濃度は、前記第2フッ素濃度の0.36倍以下である、構成5記載の半導体装置。
(構成7)
前記第1フッ素濃度は、4×1016atoms/cm3以下である、構成6記載の半導体装置。
(構成8)
窒化物半導体を含む第1半導体層と、
第1方向において前記第1半導体層と離れた第1電極と、
前記第1半導体層と前記第1電極との間に設けられ、シリコン及び酸素を含む第1絶縁膜と、
を備え、
前記第1絶縁膜は、前記第1方向の第1厚さを有し、
前記第1絶縁膜は第1位置を有し、前記第1位置と前記第1半導体層との間の距離は、前記第1厚さの1/2であり、
前記第1位置におけるフッ素の第1フッ素濃度は、4×1016atoms/cm3以下である、半導体装置。
(構成9)
前記第1半導体層及び前記第1絶縁膜を含む積層領域は、窒素ピーク位置を有し、
前記積層領域における窒素の濃度は、前記窒素ピーク位置においてピークとなり、
前記第1絶縁膜は、第3位置を有し、
前記第3位置におけるフッ素の第3フッ素濃度は、前記第1位置と前記第1半導体層との間の領域におけるフッ素の濃度のピークであり、
前記第3位置と前記窒素ピーク位置との間の前記第1方向に沿った距離は、10nm以下であり、
前記第1フッ素濃度は、前記第3フッ素濃度の0.36倍以下である、構成8記載の半導体装置。
(構成10)
前記第3フッ素濃度は、3.5×1017atoms/cm3以下である、構成9記載の半導体装置。
(構成11)
前記第3フッ素濃度は、2×1016atoms/cm3以上である、構成10記載の半導体装置。
(構成12)
前記第1絶縁膜におけるシリコン−酸素−シリコンの結合角は、142度以上144度未満である、構成1〜11のいずれか1つに記載の半導体装置。
(構成13)
前記第1絶縁膜は、
第1領域と、
前記第1領域と前記第1半導体層との間に位置した第2領域と、
を含み、
前記第2領域は、窒素を含み、
前記第1領域は窒素を含まない、または、前記第1領域における窒素の濃度は、前記第2領域における窒素の濃度よりも低い、構成1〜12のいずれか1つに記載の半導体装置。
(構成14)
前記第1絶縁膜は、
第1領域と、
前記第1領域と前記第1半導体層との間に位置した第2領域と、
を含み、
前記第2領域は、アルミニウム及びガリウムの少なくともいずれかの第1元素を含み、
前記第1領域は第1元素を含まない、または、前記第1領域における第1元素の濃度は、前記第2領域における第1元素の濃度よりも低い、構成1〜12のいずれか1つに記載の半導体装置。
(構成15)
前記第1絶縁膜と前記第1半導体層との間の領域は、第2元素、酸素及び窒素から選択された少なくとも1つを含み、
前記第2元素は、シリコン、アルミニウム及びガリウムよりなる群から選択された少なくとも1つを含む、構成1〜12のいずれか1つに記載の半導体装置。
(構成16)
前記第1絶縁膜と前記第1電極との間に設けられた第2絶縁膜をさらに備え、
前記第2絶縁膜に含まれる材料は、前記第1絶縁膜に含まれる材料とは異なる、構成1〜15のいずれか1つに記載の半導体装置。
(構成17)
第2電極と、
前記第1方向と交差する第2方向において前記第2電極と離れた第3電極と、
をさらに備え、
前記第1半導体層は、
第1部分領域と、
第2部分領域と、
第3部分領域と、
を含み、
前記第1部分領域は、前記第2部分領域と前記第3部分領域との間に位置し、
前記第2部分領域から前記第3部分領域に向かう方向は前記第2方向に沿い、
前記第2電極は前記第2部分領域と電気的に接続され、
前記第3電極は前記第3部分領域と電気的に接続され、
前記第1部分領域から前記第1電極に向かう方向は、前記第1方向に沿う、構成1〜16のいずれか1つに記載の半導体装置。
(構成18)
第2半導体層と、
第2電極と、
第3電極と、
をさらに備え、
前記第1電極から前記第2電極に向かう方向は、前記第1方向と交差し、
前記第3電極と前記第1電極との間、及び、前記第3電極と前記第2電極との間に、前記第1半導体層が位置し、
前記第2電極は前記第2半導体層と電気的に接続され、
前記第3電極は前記第1半導体層と電気的に接続された、構成1〜16のいずれか1つに記載の半導体装置。
(構成19)
構成1〜18のいずれか1つに記載の半導体装置を含む電子回路、電源回路、電力変換装置、及びコンピュータの少なくともいずれかを含む電気回路を備えた電気装置。
(構成20)
前記電気回路は、前記半導体装置により制御される被制御装置を含む、構成19記載の電気装置。
Claims (21)
- 窒化物半導体を含む第1半導体層と、
第1方向において前記第1半導体層と離れた第1電極と、
前記第1半導体層と前記第1電極との間に設けられ、シリコン及び酸素を含む第1絶縁膜と、
前記第1絶縁膜と前記第1電極との間に設けられた第2絶縁膜と、
を備え、
前記第1絶縁膜は、前記第1半導体層と接し、
前記第1絶縁膜は、前記第1方向の第1厚さを有し、
前記第1絶縁膜は第1位置を有し、前記第1位置と前記第1半導体層との間の距離は、前記第1厚さの1/2であり、
前記第1位置におけるフッ素の第1フッ素濃度は、4×1016atoms/cm3以下であり、
前記第1半導体層及び前記第1絶縁膜を含む積層領域は、窒素ピーク位置を有し、
前記積層領域における窒素の濃度は、前記窒素ピーク位置においてピークとなり、
前記第1絶縁膜は、第3位置を有し、
前記第3位置におけるフッ素の第3フッ素濃度は、前記第1位置と前記第1半導体層との間の領域におけるフッ素の濃度のピークであり、
前記第3位置と前記窒素ピーク位置との間の前記第1方向に沿った距離は、10nm以下であり、
前記第1フッ素濃度は、前記第3フッ素濃度の0.36倍以下であり、
前記第2絶縁膜に含まれる材料は、前記第1絶縁膜に含まれる材料とは異なる、半導体装置。 - 窒化物半導体を含む第1半導体層と、
第1方向において前記第1半導体層と離れた第1電極と、
前記第1半導体層と前記第1電極との間に設けられ、シリコン及び酸素を含む第1絶縁膜と、
前記第1絶縁膜と前記第1電極との間に設けられた第2絶縁膜と、
を備え、
前記第1絶縁膜は、前記第1半導体層と接し、
前記第1絶縁膜は、前記第1方向の第1厚さを有し、
前記第1絶縁膜は第1位置を有し、前記第1位置と前記第1半導体層との間の距離は、前記第1厚さの1/2であり、
前記第1位置におけるフッ素の第1フッ素濃度は、4×1016atoms/cm3以下であり、
前記第1半導体層及び前記第1絶縁膜を含む積層領域は、窒素ピーク位置を有し、
前記積層領域における窒素の濃度は、前記窒素ピーク位置においてピークとなり、
前記第1絶縁膜は、第3位置を有し、
前記第3位置におけるフッ素の第3フッ素濃度は、前記第1位置と前記第1半導体層との間の領域におけるフッ素の濃度のピークであり、
前記第1フッ素濃度は、前記第3フッ素濃度の0.36倍以下であり、
前記第2絶縁膜に含まれる材料は、前記第1絶縁膜に含まれる材料とは異なる、半導体装置。 - 前記第3フッ素濃度は、3.5×1017atoms/cm3以下である、請求項1または2に記載の半導体装置。
- 前記第3フッ素濃度は、2×1016atoms/cm3以上である、請求項3記載の半導体装置。
- 窒化物半導体を含む第1半導体層と、
第1方向において前記第1半導体層と離れた第1電極と、
前記第1半導体層と前記第1電極との間に設けられ、シリコン及び酸素を含む第1絶縁膜と、
前記第1絶縁膜と前記第1電極との間に設けられた第2絶縁膜と、
を備え、
前記第1絶縁膜は、前記第1半導体層と接し、
前記第1絶縁膜は、前記第1方向の第1厚さを有し、
前記第1絶縁膜は第1位置を有し、前記第1位置と前記第1半導体層との間の距離は、前記第1厚さの1/2であり、
前記第1位置におけるフッ素の第1フッ素濃度は、4×1016atoms/cm3以下であり、
前記第2絶縁膜に含まれる材料は、前記第1絶縁膜に含まれる材料とは異なる、半導体装置。 - 前記第1絶縁膜におけるシリコン−酸素−シリコンの結合角は、142度以上144度未満である、請求項1〜5のいずれか1つに記載の半導体装置。
- 前記第1絶縁膜は、
第1領域と、
前記第1領域と前記第1半導体層との間に位置した第2領域と、
を含み、
前記第2領域は、窒素を含み、
前記第1領域は窒素を含まない、または、前記第1領域における窒素の濃度は、前記第2領域における窒素の濃度よりも低い、請求項1〜6のいずれか1つに記載の半導体装置。 - 前記第1絶縁膜は、
第1領域と、
前記第1領域と前記第1半導体層との間に位置した第2領域と、
を含み、
前記第2領域は、アルミニウム及びガリウムの少なくともいずれかの第1元素を含み、
前記第1領域は第1元素を含まない、または、前記第1領域における第1元素の濃度は、前記第2領域における第1元素の濃度よりも低い、請求項1〜6のいずれか1つに記載の半導体装置。 - 前記第1絶縁膜と前記第1半導体層との間の領域は、第2元素、酸素及び窒素から選択された少なくとも1つを含み、
前記第2元素は、シリコン、アルミニウム及びガリウムよりなる群から選択された少なくとも1つを含む、請求項1〜6のいずれか1つに記載の半導体装置。 - 第2電極と、
前記第1方向と交差する第2方向において前記第2電極と離れた第3電極と、
をさらに備え、
前記第1半導体層は、
第1部分領域と、
第2部分領域と、
第3部分領域と、
を含み、
前記第1部分領域は、前記第2部分領域と前記第3部分領域との間に位置し、
前記第2部分領域から前記第3部分領域に向かう方向は前記第2方向に沿い、
前記第2電極は前記第2部分領域と電気的に接続され、
前記第3電極は前記第3部分領域と電気的に接続され、
前記第1部分領域から前記第1電極に向かう方向は、前記第1方向に沿う、請求項1〜9のいずれか1つに記載の半導体装置。 - 第2半導体層と、
第2電極と、
第3電極と、
をさらに備え、
前記第1電極から前記第2電極に向かう方向は、前記第1方向と交差し、
前記第3電極と前記第1電極との間、及び、前記第3電極と前記第2電極との間に、前記第1半導体層が位置し、
前記第2電極は前記第2半導体層と電気的に接続され、
前記第3電極は前記第1半導体層と電気的に接続された、請求項1〜9のいずれか1つに記載の半導体装置。 - 前記第2絶縁膜は、異なる材料の複数の絶縁膜を含む、請求項1〜11のいずれか1つに記載の半導体装置。
- 前記第2絶縁膜は、窒化シリコン、酸窒化シリコン及び酸化シリコンよりなる群から選択された少なくとも1つを含む、請求項1〜11のいずれか1つに記載の半導体装置。
- 窒化物半導体を含む第1半導体層と、
第1方向において前記第1半導体層と離れた第1電極と、
前記第1半導体層と前記第1電極との間に設けられ、シリコン及び酸素を含む第1絶縁膜と、
を備え、
前記第1絶縁膜は、前記第1半導体層と接し、
前記第1絶縁膜は、前記第1方向の第1厚さを有し、
前記第1絶縁膜は第1位置を有し、前記第1位置と前記第1半導体層との間の距離は、前記第1厚さの1/2であり、
前記第1位置における水素の第1水素濃度は、2.5×1019atoms/cm3以下であり、
前記第1半導体層及び前記第1絶縁膜を含む積層領域は、窒素ピーク位置を有し、
前記積層領域における窒素の濃度は、前記窒素ピーク位置においてピークとなり、
前記第1絶縁膜は、第2位置を有し、
前記第2位置における水素の第2水素濃度は、前記第1位置と前記第1半導体層との間の領域における水素の濃度のピークであり、
前記第1水素濃度は、前記第2水素濃度の0.041倍以下である、半導体装置。 - 前記第2水素濃度は、3×1021atoms/cm3以下である、請求項14記載の半導体装置。
- 前記第2水素濃度は、2×1019atoms/cm3以上である、請求項15記載の半導体装置。
- 前記第2位置におけるフッ素の第2フッ素濃度は、3.5×1017atoms/cm3以下である、請求項14〜16のいずれか1つに記載の半導体装置。
- 前記第1位置におけるフッ素の第1フッ素濃度は、前記第2フッ素濃度の0.36倍以下である、請求項17記載の半導体装置。
- 前記第1フッ素濃度は、4×1016atoms/cm3以下である、請求項18記載の半導体装置。
- 請求項1〜19のいずれか1つに記載の半導体装置を含む電子回路、電源回路、電力変換装置、及びコンピュータの少なくともいずれかを含む電気回路を備えた電気装置。
- 前記電気回路は、前記半導体装置により制御される被制御装置を含む、請求項20記載の電気装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019168191A JP6877507B2 (ja) | 2019-09-17 | 2019-09-17 | 半導体装置及び電気装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019168191A JP6877507B2 (ja) | 2019-09-17 | 2019-09-17 | 半導体装置及び電気装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017046139A Division JP6618944B2 (ja) | 2017-03-10 | 2017-03-10 | 半導体装置及び電気装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019216275A JP2019216275A (ja) | 2019-12-19 |
JP6877507B2 true JP6877507B2 (ja) | 2021-05-26 |
Family
ID=68918082
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019168191A Active JP6877507B2 (ja) | 2019-09-17 | 2019-09-17 | 半導体装置及び電気装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6877507B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7354029B2 (ja) * | 2020-03-13 | 2023-10-02 | 株式会社東芝 | 半導体装置、半導体装置の製造方法、電源回路、及び、コンピュータ |
-
2019
- 2019-09-17 JP JP2019168191A patent/JP6877507B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2019216275A (ja) | 2019-12-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Yamada et al. | Controlled oxide interlayer for improving reliability of SiO2/GaN MOS devices | |
JP6618944B2 (ja) | 半導体装置及び電気装置 | |
JP2015029051A (ja) | 薄膜トランジスタおよびその製造方法 | |
US9548204B2 (en) | Semiconductor device, manufacturing method of the same and method of suppressing decrease of flat band voltage | |
Ando et al. | Electrical properties of GaN metal-insulator-semiconductor field-effect transistors with Al2O3/GaN interfaces formed on vicinal Ga-polar and nonpolar surfaces | |
US11757028B2 (en) | Semiconductor device and method for manufacturing the same | |
Wada et al. | Insight into gate dielectric reliability and stability of SiO2/GaN MOS devices | |
US9508856B2 (en) | Thin film transistor | |
KR20170127567A (ko) | 패시베이션 처리 방법, 반도체 구조의 형성 방법 및 반도체 구조 | |
JP6877507B2 (ja) | 半導体装置及び電気装置 | |
US11888040B2 (en) | Semiconductor device and method for manufacturing the same | |
Placidi et al. | Deposited thin SiO2 for gate oxide on n-type and p-type GaN | |
US10186588B1 (en) | Semiconductor substrate and semiconductor device | |
Lee et al. | Reconsideration of electron mobility in Ge n-MOSFETs from Ge substrate side—Atomically flat surface formation, layer-by-layer oxidation, and dissolved oxygen extraction | |
US10658518B2 (en) | Magnesium zinc oxide-based high voltage thin film transistor | |
Shen et al. | A new technique for evaluating stacked nanosheet inner spacer TDDB reliability | |
Lee et al. | Dramatic effects of hydrogen-induced out-diffusion of oxygen from Ge surface on junction leakage as well as electron mobility in n-channel Ge MOSFETs | |
US11257676B2 (en) | Gallium nitride based semiconductor device and manufacturing method of gallium nitride based semiconductor device | |
Landheer et al. | Electrical Properties of Thin Anodic Oxides Formed on Silicon in Aqueous NH 4 OH Solutions | |
Koyanagi et al. | Electrical characterization of La2O3-gated metal oxide semiconductor field effect transistor with Mg incorporation | |
Chakraborty et al. | SIMS characterization of GaAs MIS devices at the interface | |
US11515429B2 (en) | Thin film transistor including oxide semiconductor layer | |
Hurley et al. | The formation and characterisation of lanthanum oxide based Si/high-k/NiSi gate stacks by electron-beam evaporation: an examination of in-situ amorphous silicon capping and NiSi formation | |
US10886398B2 (en) | Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device | |
Bai et al. | Charge Trapping and TDDB Characteristics of Ultrathin MOCVD $\hbox {HfO} _ {2} $ Gate Dielectric on Nitrided Germanium |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190917 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190917 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200630 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200716 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200812 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201006 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201012 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210330 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210427 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6877507 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |