JP6866637B2 - amplifier - Google Patents
amplifier Download PDFInfo
- Publication number
- JP6866637B2 JP6866637B2 JP2016252295A JP2016252295A JP6866637B2 JP 6866637 B2 JP6866637 B2 JP 6866637B2 JP 2016252295 A JP2016252295 A JP 2016252295A JP 2016252295 A JP2016252295 A JP 2016252295A JP 6866637 B2 JP6866637 B2 JP 6866637B2
- Authority
- JP
- Japan
- Prior art keywords
- output terminal
- terminal out
- phase output
- negative
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Amplifiers (AREA)
Description
この発明は、音響システム等に好適な増幅器に関する。 The present invention relates to an amplifier suitable for an acoustic system or the like.
音響システムにおいては、スピーカに印加する電圧を大きくしたいという要求が生じる場合がある。このような要求に応えるための技術として、２台の増幅器をＢＴＬ（Bridge-Tied Load）接続する技術がある。このＢＴＬ接続を利用した音響システムでは、２台の増幅器の出力端子間にスピーカ等の負荷を接続する。そして、入力信号を２台の増幅器の一方の増幅器に与えるとともに、入力信号を反転増幅器により反転した信号を他方の増幅器に与える。これにより２台の増幅器の出力端子に互いに逆相の交流電圧が発生し、負荷の駆動が行われる。このような音響システムによれば、１台の増幅器が出力する電圧の２倍の電圧で負荷を駆動することができる。 In an acoustic system, there may be a demand to increase the voltage applied to a speaker. As a technique for meeting such a demand, there is a technique for connecting two amplifiers by BTL (Bridge-Tied Load). In an acoustic system using this BTL connection, a load such as a speaker is connected between the output terminals of the two amplifiers. Then, the input signal is given to one of the two amplifiers, and the signal inverted by the inverting amplifier is given to the other amplifier. As a result, AC voltages of opposite phases are generated at the output terminals of the two amplifiers, and the load is driven. According to such an acoustic system, the load can be driven by a voltage twice the voltage output by one amplifier.
しかし、ＢＴＬ接続を利用する場合、２台の増幅器の一方の前段に反転増幅器を挿入する必要があり、この反転増幅器の挿入に伴って、２台の増幅器の出力信号が正確な逆相関係の信号とならず、特性が劣化する問題がある。また、ＢＴＬ接続は、その原理上、増幅器の接続台数が２台に限定されるため、スピーカに印加する電圧を１台の増幅器の出力電圧の３倍以上に大きくすることができないという問題がある。 However, when using the BTL connection, it is necessary to insert an inverting amplifier in front of one of the two amplifiers, and with the insertion of this inverting amplifier, the output signals of the two amplifiers have an accurate anti-phase relationship. There is a problem that it does not become a signal and the characteristics deteriorate. Further, since the number of amplifiers connected to the BTL connection is limited to two in principle, there is a problem that the voltage applied to the speaker cannot be increased to three times or more the output voltage of one amplifier. ..
この発明は以上のような事情に鑑みてなされたものであり、その第１の目的は、反転増幅器が不要であり、かつ、１台の増幅器により出力可能な電圧よりも高い出力電圧を得ることを可能にする技術的手段を提供することにある。また、この発明の第２の目的は、反転増幅器が不要であり、かつ、１台の増幅器により出力可能な電圧の３倍以上の出力電圧を得ることを可能にする技術的手段を提供することにある。 The present invention has been made in view of the above circumstances, and the first object thereof is to obtain an output voltage higher than the voltage that can be output by one amplifier without the need for an inverting amplifier. Is to provide the technical means to enable. A second object of the present invention is to provide a technical means that does not require an inverting amplifier and makes it possible to obtain an output voltage that is three times or more the voltage that can be output by one amplifier. It is in.
この発明は、フローティング電源により駆動される出力回路を各々備え、共通の入力信号を増幅して前記出力回路から各々出力する複数の増幅部を有し、前記複数の増幅部の前記出力回路を直列接続してなることを特徴とする増幅器を提供する。 The present invention includes output circuits driven by a floating power supply, has a plurality of amplification units that amplify a common input signal and output each from the output circuits, and the output circuits of the plurality of amplification units are connected in series. Provided is an amplifier characterized by being connected.
この発明によれば、複数の増幅部の出力回路は、フローティング電源により駆動される回路である。従って、各出力回路の出力の動作点（直流電位）を外部から定めることができる。そして、この発明では、共通の入力信号を増幅する複数の増幅部の出力回路が直列接続されている。従って、この複数の出力回路を直列接続した回路から、各出力回路の出力電圧を加算した電圧が得られる。従って、この発明によれば、反転増幅器を使用することなく、１台の増幅器により出力可能な電圧よりも高い出力電圧を得ることが可能になる。また、この発明によれば、複数の増幅部に与える電源電圧を適切な電圧にすることにより、直列接続する出力回路の数を３以上とすることも可能であり、１台の増幅器により出力可能な電圧の３倍以上の出力電圧を得ることも可能である。 According to the present invention, the output circuits of the plurality of amplification units are circuits driven by a floating power supply. Therefore, the operating point (DC potential) of the output of each output circuit can be determined from the outside. Then, in the present invention, the output circuits of a plurality of amplification units for amplifying a common input signal are connected in series. Therefore, a voltage obtained by adding the output voltages of each output circuit can be obtained from a circuit in which the plurality of output circuits are connected in series. Therefore, according to the present invention, it is possible to obtain an output voltage higher than the voltage that can be output by one amplifier without using an inverting amplifier. Further, according to the present invention, the number of output circuits connected in series can be set to 3 or more by setting the power supply voltage applied to the plurality of amplification units to an appropriate voltage, and output can be performed by one amplifier. It is also possible to obtain an output voltage that is three times or more the same voltage.
以下、図面を参照しつつ本発明の実施の形態について説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
＜第１実施形態＞
図１は、この発明の第１実施形態による増幅器の構成を示す回路図である。図１に示すように、本実施形態による増幅器は、同一構成の増幅部１００＿１および１００＿２を相互に接続してなるものである。
<First Embodiment>
FIG. 1 is a circuit diagram showing a configuration of an amplifier according to the first embodiment of the present invention. As shown in FIG. 1, the amplifier according to the present embodiment is formed by connecting amplification units 100_1 and 100_2 having the same configuration to each other.
増幅部１００＿１は、第１段差動増幅部１０＿１と、第２段差動増幅部３０＿１と、入力部７０＿１および８０＿１と、帰還部４０＿１とを有する。 The amplification unit 100_1 includes a first-stage differential amplification unit 10_1, a second-stage differential amplification unit 30_1, input units 70_1 and 80_1, and a feedback unit 40_1.
入力部７０＿１は、直列接続された抵抗７２＿１およびキャパシタ７３＿１により構成されている。入力部８０＿１は、直列接続された抵抗８２＿１およびキャパシタ８３＿１により構成されている。 The input unit 70_1 is composed of a resistor 72_1 and a capacitor 73_1 connected in series. The input unit 80_1 is composed of a resistor 82_1 and a capacitor 83_1 connected in series.
第１段差動増幅部１０＿１は、エミッタ同士が共通接続されたＮＰＮトランジスタ１１＿１および１２＿１と、ＮＰＮトランジスタ１１＿１および１２＿１の各コレクタと高電位電源＋ＶＢとの間に接続された抵抗１３＿１および１４＿１と、ＮＰＮトランジスタ１１＿１および１２＿１のエミッタ同士の共通接続点と低電位電源−ＶＢとの間に接続された抵抗１５＿１とを有する。 The first-stage differential amplification unit 10_1 includes NPN transistors 11_1 and 12_1 in which emitters are commonly connected, resistors 13_1 and 14_1 connected between collectors of NPN transistors 11_1 and 12_1 and a high-potential power supply + VB, and NPN. It has a common connection point between the emitters of the transistors 11_1 and 12_1 and a resistor 15_1 connected between the low potential power supply −VB.
ＮＰＮトランジスタ１１＿１のベースは、入力部７０＿１を介して正相入力端子７１に接続され、ＮＰＮトランジスタ１２＿１のベースは、入力部８０＿１を介して逆相入力端子８１に接続されている。正相入力端子７１に与えられる正相入力信号ＨＯＴは、入力部７０＿１を介すことにより正相入力信号ａとしてＮＰＮトランジスタ１１＿１のベースに与えられる。また、逆相入力端子８１に与えられる逆相入力信号ＣＯＬＤは、入力部８０＿１を介すことにより逆相入力信号ｂとしてＮＰＮトランジスタ１２＿１のベースに与えられる。そして、第１段差動増幅部１０＿１は、正相入力信号ａおよび逆相入力信号ｂの差動増幅を行い、２相の信号ｅ３およびｅ４をＮＰＮトランジスタ１１＿１および１２＿１の各コレクタから出力する。
The base of the NPN transistor 11_1 is connected to the positive
第２段差動増幅部３０＿１は、ＰＮＰトランジスタ３１＿１および３２＿１と、抵抗３３＿１、３４＿１および３５＿１とを有する。また、第２段差動増幅部３０＿１は、第１および第２のトランジスタであるＮＰＮトランジスタ３０１＿１および３０２＿１と、第１および第２のフローティング電源３０３＿１および３０４＿１と、抵抗３０５＿１および３０６＿１とからなる出力回路３５０＿１を有する。なお、この第２段差動増幅部３０＿１は、特許文献１に開示されている。
The second stage differential amplification unit 30_1 has PNP transistors 31_1 and 32_1 and resistors 33_1, 34_1 and 35_1. Further, the second stage differential amplification unit 30_1 is an output circuit 350_1 including NPN transistors 301_1 and 302_1 which are first and second transistors, first and second floating power supplies 303_1 and 304_1, and resistors 305_1 and 306_1. Has. The second-stage differential amplification unit 30_1 is disclosed in
ＰＮＰトランジスタ３１＿１および３２＿１は、エミッタ同士が共通接続されており、この共通接続点と電位電源＋ＶＢとの間には抵抗３５＿１が接続されている。また、ＰＮＰトランジスタ３１＿１のコレクタは、抵抗３０６＿１および３３＿１を直列に介して低電位電源−ＶＢに接続されている。また、ＰＮＰトランジスタ３２＿１のコレクタは、抵抗３０５＿１および３４＿１を直列に介して低電位電源−ＶＢに接続されている。ここで、ＰＮＰトランジスタ３１＿１および３２＿２は出力インピーダンスが高く、また、抵抗３３＿１および３４＿１の抵抗値も高い。このため、抵抗３０６＿１および３３＿１間の共通接続点と、抵抗３０５＿１および３４＿１間の共通接続点は、グラウンドに対してフローティング状態とみなしてよい。 Emitters of the PNP transistors 31_1 and 32_1 are commonly connected to each other, and a resistor 35_1 is connected between the common connection point and the potential power supply + VB. Further, the collector of the PNP transistor 31_1 is connected to the low potential power supply-VB via resistors 306_1 and 33_1 in series. Further, the collector of the PNP transistor 32_1 is connected to the low potential power supply-VB via resistors 305_1 and 34_1 in series. Here, the output impedances of the PNP transistors 31_1 and 32_2 are high, and the resistance values of the resistors 33_1 and 34_1 are also high. Therefore, the common connection point between the resistors 306_1 and 33_1 and the common connection point between the resistors 305_1 and 34_1 may be regarded as floating with respect to the ground.
そして、ＰＮＰトランジスタ３１＿１のベースには、第１段差動増幅部１０＿１のＮＰＮトランジスタ１１＿１のコレクタからの出力信号ｅ３が入力される。また、ＰＮＰトランジスタ３２＿１のベースには、第１段差動増幅部１０＿１のＮＰＮトランジスタ１２＿１のコレクタからの出力信号ｅ４が入力される。 Then, the output signal e3 from the collector of the NPN transistor 11_1 of the first-stage differential amplification unit 10_1 is input to the base of the PNP transistor 31_1. Further, an output signal e4 from the collector of the NPN transistor 12_1 of the first-stage differential amplification unit 10_1 is input to the base of the PNP transistor 32_1.
出力回路３５０＿１において、第１のトランジスタであるＮＰＮトランジスタ３０１＿１は、第１の主要電極端子であるコレクタが正相出力端子ＯＵＴ＋に接続され、第２の主要電極端子であるエミッタが抵抗３４＿１および３０５＿１間の共通接続点に接続されている。また、ＮＰＮトランジスタ３０１＿１の制御電極端子であるベースと第２の主要電極端子であるエミッタとの間には抵抗３０５＿１が接続されている。 In the output circuit 350_1, in the NPN transistor 301_1 which is the first transistor, the collector which is the first main electrode terminal is connected to the positive phase output terminal OUT +, and the emitter which is the second main electrode terminal is between the resistors 34_1 and 305_1. It is connected to the common connection point of. Further, a resistor 305_1 is connected between the base, which is the control electrode terminal of the NPN transistor 301_1, and the emitter, which is the second main electrode terminal.
第２のトランジスタであるＮＰＮトランジスタ３０２＿１は、第１の主要電極端子であるコレクタが逆相出力端子ＯＵＴ−に接続され、第２の主要電極端子であるエミッタが抵抗３３＿１および３０６＿１間の共通接続点に接続されている。また、ＮＰＮトランジスタ３０２＿１の制御電極端子であるベースと第２の主要電極端子であるエミッタとの間には抵抗３０６＿１が接続されている。 In the NPN transistor 302_1, which is the second transistor, the collector, which is the first main electrode terminal, is connected to the negative phase output terminal OUT-, and the emitter, which is the second main electrode terminal, is a common connection point between the resistors 33_1 and 306_1. It is connected to the. Further, a resistor 306_1 is connected between the base, which is the control electrode terminal of the NPN transistor 302_1, and the emitter, which is the second main electrode terminal.
第１のフローティング電源３０３＿１は、負極が第１のトランジスタであるＮＰＮトランジスタ３０１＿１のエミッタに接続され、正極が第２のトランジスタであるＮＰＮトランジスタ３０２＿１のコレクタに接続されている。また、第２のフローティング電源３０４＿１は、負極が第２のトランジスタであるＮＰＮトランジスタ３０２＿１のエミッタに接続され、正極が第１のトランジスタであるＮＰＮトランジスタ３０１＿１のコレクタに接続されている。 In the first floating power supply 303_1, the negative electrode is connected to the emitter of the NPN transistor 301_1 which is the first transistor, and the positive electrode is connected to the collector of the NPN transistor 302_1 which is the second transistor. Further, in the second floating power supply 304_1, the negative electrode is connected to the emitter of the NPN transistor 302_1 which is the second transistor, and the positive electrode is connected to the collector of the NPN transistor 301_1 which is the first transistor.
第２段差動増幅部３０＿１では、ＰＮＰトランジスタ３１＿１および３２＿１からなる差動トラジスタペアが第１段差動増幅部１０＿のＮＰＮトランジスタ１１＿１および１２＿１の各コレクタから得られる２相の出力信号ｅ３およびｅ４の差動増幅を行い、ＰＮＰトランジスタ３１＿１および３２＿１の各コレクタ電流を増減させる。 In the second-stage differential amplification unit 30_1, the differential transistor pair consisting of the PNP transistors 31_1 and 32_1 is the differential of the two-phase output signals e3 and e4 obtained from the collectors of the NPN transistors 11_1 and 12_1 of the first-stage differential amplification unit 10_. Amplification is performed to increase or decrease the collector currents of the PNP transistors 31_1 and 32_1.
そして、ＰＮＰトランジスタ３１＿１のコレクタ電流が増加してＰＮＰトランジスタ３２＿１のコレクタ電流が減少すると、出力回路３５０＿１では、ＮＰＮトランジスタ３０２＿１が能動状態に移行し、ＮＰＮトランジスタ３０１＿１が遮断状態に移行する。逆にＰＮＰトランジスタ３１＿１のコレクタ電流が減少してＰＮＰトランジスタ３２＿１のコレクタ電流が増加すると、出力回路３５０＿１では、ＮＰＮトランジスタ３０２＿１が遮断状態に移行し、ＮＰＮトランジスタ３０１＿１が能動状態に移行する。 Then, when the collector current of the PNP transistor 31_1 increases and the collector current of the PNP transistor 32_1 decreases, the NPN transistor 302_1 shifts to the active state and the NPN transistor 301_1 shifts to the cutoff state in the output circuit 350_1. On the contrary, when the collector current of the PNP transistor 31_1 decreases and the collector current of the PNP transistor 32_1 increases, the NPN transistor 302_1 shifts to the cutoff state and the NPN transistor 301_1 shifts to the active state in the output circuit 350_1.
このように第２段差動増幅部３０＿１では、信号ｅ３およびｅ４の差動増幅が行われることにより、出力回路３５０＿１の第１および第２のトランジスタをプッシュプル駆動するための制御信号（この例ではＰＮＰトランジスタ３１＿１および３２＿１のコレクタ電流）が生成される。 In this way, in the second stage differential amplification unit 30_1, the differential amplification of the signals e3 and e4 is performed, so that the control signal for push-pull driving the first and second transistors of the output circuit 350_1 (in this example). PNP transistors 31_1 and 32_1 collector currents) are generated.
帰還部４０＿１は、抵抗４１＿１および４１＿２からなる。ここで、抵抗４１＿１は、逆相出力端子ＯＵＴ−に発生する逆相出力信号ｄを第１段差動増幅部１０＿１のＮＰＮトランジスタ１１＿１のベースに帰還させる。また、抵抗４１＿２は、正相出力端子ＯＵＴ＋に発生する正相出力信号ｃを第１段差動増幅部１０＿１のＮＰＮトランジスタ１２＿１のベースに帰還させる。 The return unit 40_1 includes resistors 41_1 and 41_2. Here, the resistor 41_1 feeds back the negative-phase output signal d generated at the negative-phase output terminal OUT− to the base of the NPN transistor 11_1 of the first-stage differential amplification unit 10_1. Further, the resistor 41_2 feeds the positive phase output signal c generated at the positive phase output terminal OUT + back to the base of the NPN transistor 12_1 of the first stage differential amplification unit 10_1.
ここで、正相出力端子ＯＵＴ＋および逆相出力端子ＯＵＴ−側から見た帰還部４０＿１の入力インピーダンスは高い。また、正相出力端子ＯＵＴ＋は、高インピーダンスであるＮＰＮトランジスタ３０１＿１を介して抵抗３０５＿１および３４＿１間の共通接続点に接続されるとともに、フローティング電源３０４＿１を介して抵抗３０６＿１および３３＿１間の共通接続点に接続されている。また、逆相出力端子ＯＵＴ−は、高インピーダンスであるＮＰＮトランジスタ３０２＿１を介して抵抗３０６＿１および３３＿１間の共通接続点に接続されるとともに、フローティング電源３０３＿１を介して抵抗３０５＿１および３４＿１間の共通接続点に接続されている。そして、抵抗３４＿１および３０５＿１間の共通接続点と抵抗３３＿１および３０６＿１間の共通接続点は、上述したようにグラウンドに対してフローティング状態である。従って、正相出力端子ＯＵＴ＋および逆相出力端子ＯＵＴ−もグラウンドに対してフローティング状態となる。 Here, the input impedance of the feedback unit 40_1 seen from the positive phase output terminal OUT + and the negative phase output terminal OUT− side is high. Further, the positive phase output terminal OUT + is connected to the common connection point between the resistors 305_1 and 34_1 via the high impedance NPN transistor 301_1, and is connected to the common connection point between the resistors 306_1 and 33_1 via the floating power supply 304_1. It is connected. Further, the reverse phase output terminal OUT- is connected to the common connection point between the resistors 306_1 and 33_1 via the high impedance NPN transistor 302_1, and is also connected to the common connection point between the resistors 305_1 and 34_1 via the floating power supply 303_1. It is connected to the. The common connection point between the resistors 34_1 and 305_1 and the common connection point between the resistors 33_1 and 306_1 are floating with respect to the ground as described above. Therefore, the positive phase output terminal OUT + and the negative phase output terminal OUT− are also in a floating state with respect to the ground.
以上、第１の増幅部１００＿１の構成を説明したが、第２の増幅部１００＿２も第１の増幅部１００＿１と全く同じ構成を有する。そこで、第２の増幅部１００＿２を構成する各部には、第１の増幅部１００＿１における対応する部分に使用された符号の後半の“＿１”を“＿２”に置き換えた符号を使用し、その説明を省略する。 Although the configuration of the first amplification unit 100_1 has been described above, the second amplification unit 100_2 also has exactly the same configuration as the first amplification unit 100_1. Therefore, for each part constituting the second amplification unit 100_2, a code in which "_1" in the latter half of the code used for the corresponding part in the first amplification unit 100_1 is replaced with "_2" is used, and the description thereof will be described. Is omitted.
本実施形態において、第１の増幅部１００＿１および第２の増幅部１００＿２は、入力側が並列接続されている。さらに詳述すると、正相入力端子７１は、入力部７０＿１を介して第１段差動増幅部１０＿１のＮＰＮトランジスタ１１＿１のベースに接続されるとともに、入力部７０＿２を介して第１段差動増幅部１０＿２のＮＰＮトランジスタ１１＿２のベースに接続されている。また、逆相入力端子８１は、入力部８０＿１を介して第１段差動増幅部１０＿１のＮＰＮトランジスタ１２＿１のベースに接続されるとともに、入力部８０＿２を介して第１段差動増幅部１０＿２のＮＰＮトランジスタ１２＿２のベースに接続されている。
In the present embodiment, the input side of the first amplification unit 100_1 and the second amplification unit 100_2 are connected in parallel. More specifically, the positive
また、第１の増幅部１００＿１および第２の増幅部１００＿２は、出力回路３５０＿１における正相出力端子ＯＵＴ＋および逆相出力端子ＯＵＴ−間の回路と、出力回路３５０＿２における正相出力端子ＯＵＴ＋および逆相出力端子ＯＵＴ−間の回路が直列接続されている。さらに詳述すると、第１の増幅部１００＿１の正相出力端子ＯＵＴ＋は、第２の増幅部１００＿２の逆相出力端子ＯＵＴ−に接続されている。そして、第２の増幅部１００＿２の正相出力端子ＯＵＴ＋と、第１の増幅部１００＿１の逆相出力端子ＯＵＴ−との間に、本実施形態による増幅器の負荷（例えばスピーカ）が接続される。
以上が本実施形態の構成である。
Further, the first amplification unit 100_1 and the second amplification unit 100_2 include a circuit between the positive phase output terminal OUT + and the negative phase output terminal OUT − in the output circuit 350_1, and the positive phase output terminal OUT + and the negative phase in the output circuit 350_2. The circuit between the output terminals OUT- is connected in series. More specifically, the positive phase output terminal OUT + of the first amplification unit 100_1 is connected to the negative phase output terminal OUT− of the second amplification unit 100_2. Then, the load (for example, a speaker) of the amplifier according to the present embodiment is connected between the positive phase output terminal OUT + of the second amplification unit 100_2 and the negative phase output terminal OUT− of the first amplification unit 100_1.
The above is the configuration of this embodiment.
次に本実施形態の動作について説明する。
図２は本実施形態の比較例である増幅器の出力回路３５０＿１および３５０＿２の等価回路を示す回路図である。図２では、出力回路３５０＿１のフローティング電源３０３＿１および３０４＿１、ＮＰＮトランジスタ３０１＿１および３０２−１と、出力回路３５０＿２のフローティング電源３０３＿２および３０４＿２、ＮＰＮトランジスタ３０１＿２および３０２−２のみが図示されている。また、この比較例では、出力回路３５０＿１の正相出力端子ＯＵＴ＋と出力回路３５０＿２の逆相出力端子ＯＵＴ−は接続されておらず、出力回路３５０＿１の正相出力端子ＯＵＴ＋および逆相出力端子ＯＵＴ−間と、出力回路３５０＿２の正相出力端子ＯＵＴ＋および逆相出力端子ＯＵＴ−間に別個の負荷（図示の例ではスピーカ）が接続されている。
Next, the operation of this embodiment will be described.
FIG. 2 is a circuit diagram showing equivalent circuits of the amplifier output circuits 350_1 and 350_2, which are comparative examples of the present embodiment. In FIG. 2, only the floating power supplies 303_1 and 304_1 of the output circuit 350_1, the NPN transistors 301_1 and 302-1, the floating power supplies 303_2 and 304_2 of the output circuit 350_2, and the NPN transistors 301_2 and 302-2 are shown. Further, in this comparative example, the positive phase output terminal OUT + of the output circuit 350_1 and the negative phase output terminal OUT− of the output circuit 350_2 are not connected, and the positive phase output terminal OUT + and the negative phase output terminal OUT− of the output circuit 350_1 are not connected. A separate load (speaker in the illustrated example) is connected between the front and the positive phase output terminal OUT + and the negative phase output terminal OUT − of the output circuit 350_2.
出力回路３５０＿１および３５０＿２はグラウンドに対して出力インピーダンスが高く、各々の正相出力端子ＯＵＴ＋および逆相出力端子ＯＵＴ−はグラウンドに対してフローティング状態である。この正相出力端子ＯＵＴ＋および逆相出力端子ＯＵＴ−の直流レベルは、例えば外部の回路が任意に設定可能である。そして、出力回路３５０＿１および３５０＿２の各々の正相出力端子ＯＵＴ＋および逆相出力端子ＯＵＴ−には、正相入力信号ａおよび逆相入力信号ｂの差分に応じた差分を持った正相出力信号ｃおよび逆相出力信号ｄが発生する。具体的には次の通りである。 The output circuits 350_1 and 350_2 have a high output impedance with respect to the ground, and the positive phase output terminal OUT + and the negative phase output terminal OUT− are in a floating state with respect to the ground. The DC level of the positive phase output terminal OUT + and the negative phase output terminal OUT− can be arbitrarily set by, for example, an external circuit. Then, the positive-phase output terminal OUT + and the negative-phase output terminal OUT- of the output circuits 350_1 and 350_1 have a positive-phase output signal c having a difference corresponding to the difference between the positive-phase input signal a and the negative-phase input signal b. And the reverse phase output signal d is generated. Specifically, it is as follows.
まず、正相入力信号ａおよび逆相入力信号ｂ間にａ＞ｂの関係が成立する期間は、第２段差動増幅部３０＿１および３０＿２では、入力信号ｅ３およびｅ４間の関係がｅ３＜ｅ４となり、ＮＰＮトランジスタ３０２＿１（３０２＿２）を能動状態にし得るコレクタ電流がＰＮＰトランジスタ３１＿１（３１＿２）に流れ、ＮＰＮトランジスタ３０１＿１（３０１＿２）を能動状態にし得るコレクタ電流がＰＮＰトランジスタ３２＿１（３２＿２）に流れない。このため、正相出力端子ＯＵＴ＋からのプッシュ動作、逆相出力端子ＯＵＴ−へのプル動作が行われる。この間、出力回路３５０＿１（３５０＿２）では、フローティング電源３０４＿１（３０４＿２）→正相出力端子ＯＵＴ＋および逆相出力端子ＯＵＴ−間の負荷→ＮＰＮトランジスタ３０２＿１（３０２＿２）という経路に沿って電流が流れる（矢印Ｙ１）。 First, during the period in which the relationship of a> b is established between the positive-phase input signal a and the negative-phase input signal b, the relationship between the input signals e3 and e4 is e3 <e4 in the second-stage differential amplification units 30_1 and 30_2. , The collector current that can activate the NPN transistor 302_1 (302_2) flows through the PNP transistor 31_1 (31_2), and the collector current that can activate the NPN transistor 301_1 (301_2) does not flow through the PNP transistor 32_1 (32_2). Therefore, a push operation from the positive phase output terminal OUT + and a pull operation to the negative phase output terminal OUT− are performed. During this period, in the output circuit 350_1 (350_1), a current flows along the path of the floating power supply 304_1 (304_2) → the load between the positive phase output terminal OUT + and the negative phase output terminal OUT− → the NPN transistor 302_1 (302_2) (arrow Y1). ).
一方、正相入力信号ａおよび逆相入力信号ｂ間にａ＜ｂの関係が成立する期間は、第２段差動増幅部３０＿１および３０＿２では、入力信号ｅ３およびｅ４間の関係がｅ３＞ｅ４となり、ＮＰＮトランジスタ３０２＿１（３０２＿２）を能動状態にし得るコレクタ電流がＰＮＰトランジスタ３１＿１（３１＿１）に流れず、ＮＰＮトランジスタ３０１＿１（３０１＿２）を能動状態にし得るコレクタ電流がＰＮＰトランジスタ３２＿１（３２＿２）に流れる。このため、正相出力端子ＯＵＴ＋へのプル動作、逆相出力端子ＯＵＴ−からのプッシュ動作が行われる。この間、出力回路３５０＿１（３５０＿２）では、フローティング電源３０３＿１（３０３＿２）→逆相出力端子ＯＵＴ−および正相出力端子ＯＵＴ＋間の負荷→ＮＰＮトランジスタ３０１＿１（３０１＿２）という経路に沿って電流が流れる（矢印Ｙ２）。 On the other hand, during the period in which the relationship of a <b is established between the positive-phase input signal a and the negative-phase input signal b, the relationship between the input signals e3 and e4 is e3> e4 in the second-stage differential amplification units 30_1 and 30_2. , The collector current that can activate the NPN transistor 302_1 (302_1) does not flow through the PNP transistor 31_1 (31_1), and the collector current that can activate the NPN transistor 301_1 (301_2) flows through the PNP transistor 32_1 (32_1). Therefore, a pull operation to the positive phase output terminal OUT + and a push operation from the negative phase output terminal OUT− are performed. During this period, in the output circuit 350_1 (350_1), a current flows along the path of the floating power supply 303_1 (303_2) → the load between the negative phase output terminal OUT− and the positive phase output terminal OUT + → the NPN transistor 301_1 (301_2) (arrow Y2). ).
図示のように、出力回路３５０＿１（３５０＿２）の正相出力端子ＯＵＴ＋および逆相出力端子ＯＵＴ−には互いに逆相の電圧が発生する。具体的には、ａ＞ｂであり、ｅ３＜ｅ４となる期間は、ＮＰＮトランジスタ３０２＿１（３０２＿２）が能動状態、ＮＰＮトランジスタ３０１＿１（３０１＿２）が遮断状態となるため、正相出力端子ＯＵＴ＋に正方向に振幅を持った交流成分が発生し、逆相出力端子ＯＵＴ−に負方向に振幅を持った交流成分が発生する。一方、ａ＜ｂであり、ｅ３＞ｅ４となる期間は、ＮＰＮトランジスタ３０２＿１（３０２＿２）がＯＦＦ、ＮＰＮトランジスタ３０１＿１（３０１＿２）がＯＮとなるため、正相出力端子ＯＵＴ＋に負方向に振幅を持った交流成分が発生し、逆相出力端子ＯＵＴ−に正方向に振幅を持った交流成分が発生する。 As shown in the figure, voltages having opposite phases are generated at the positive phase output terminal OUT + and the negative phase output terminal OUT − of the output circuit 350_1 (350_1). Specifically, during the period when a> b and e3 <e4, the NPN transistor 302_1 (302_2) is in the active state and the NPN transistor 301_1 (301_2) is in the cutoff state, so that the direction is positive toward the positive phase output terminal OUT +. An AC component having an amplitude is generated in the reverse phase output terminal OUT−, and an AC component having an amplitude in the negative direction is generated in the reverse phase output terminal OUT−. On the other hand, during the period when a <b and e3> e4, the NPN transistor 302_1 (302_2) is turned OFF and the NPN transistor 301_1 (301_2) is turned ON, so that the positive phase output terminal OUT + has an amplitude in the negative direction. An AC component is generated, and an AC component having an amplitude in the positive direction is generated at the reverse phase output terminal OUT−.
そして、この互いに逆相の関係のある電圧の差分により正相出力端子ＯＵＴ＋および逆相出力端子ＯＵＴ−間の負荷が駆動される。この正相出力端子ＯＵＴ＋および逆相出力端子ＯＵＴ−間に発生する電圧は、帰還の作用により正相入力信号ａおよび逆相入力信号ｂ間の差分に比例した電圧となる。 Then, the load between the positive phase output terminal OUT + and the negative phase output terminal OUT − is driven by the difference between the voltages having a negative phase relationship with each other. The voltage generated between the positive phase output terminal OUT + and the negative phase output terminal OUT − becomes a voltage proportional to the difference between the positive phase input signal a and the negative phase input signal b due to the action of feedback.
図３は本実施形態による増幅器の出力回路３５０＿１および３５０＿２の等価回路を示す回路図である。図３では、前掲図１のように、出力回路３５０＿１の正相出力端子ＯＵＴ＋と出力回路３５０＿２の逆相出力端子ＯＵＴ−とが接続されており、出力回路３５０＿２の正相出力端子ＯＵＴ＋と、出力回路３５０＿１の逆相出力端子ＯＵＴ−との間に負荷（図示の例ではスピーカ）が接続されている。 FIG. 3 is a circuit diagram showing equivalent circuits of the amplifier output circuits 350_1 and 350_2 according to the present embodiment. In FIG. 3, as shown in FIG. 1 above, the positive phase output terminal OUT + of the output circuit 350_1 and the negative phase output terminal OUT− of the output circuit 350_2 are connected, and the positive phase output terminal OUT + of the output circuit 350_1 and the output. A load (speaker in the illustrated example) is connected to the reverse phase output terminal OUT− of the circuit 350_1.
本実施形態において、出力回路３５０＿１（３５０＿２）の正相出力端子ＯＵＴ＋および逆相出力端子ＯＵＴ−は、グラウンドに対してフローティング状態である。図３に示す構成によると、出力回路３５０＿１の正相出力端子ＯＵＴ＋と出力回路３５０＿２の逆相出力端子ＯＵＴ−とが接続されているため、これらの正相出力端子ＯＵＴ＋および逆相出力端子ＯＵＴ−は、各々の発生する互いに逆相の電圧が相殺して等電位となる。すなわち、出力回路３５０＿１の正相出力端子ＯＵＴ＋と出力回路３５０＿２の逆相出力端子ＯＵＴ−に発生する交流成分が０となる。 In the present embodiment, the positive phase output terminal OUT + and the negative phase output terminal OUT− of the output circuit 350_1 (350_1) are in a floating state with respect to the ground. According to the configuration shown in FIG. 3, since the positive phase output terminal OUT + of the output circuit 350_1 and the negative phase output terminal OUT− of the output circuit 350_2 are connected, these positive phase output terminal OUT + and the negative phase output terminal OUT− Is equal potential because the voltages of opposite phases that are generated by each cancel each other out. That is, the AC component generated at the positive phase output terminal OUT + of the output circuit 350_1 and the negative phase output terminal OUT− of the output circuit 350_2 becomes 0.
そして、出力回路３５０＿１の正相出力端子ＯＵＴ＋に発生する交流成分が０となることにより、出力回路３５０＿１の逆相出力端子ＯＵＴ−に発生する交流成分が２倍になる。また、出力回路３５０＿２の逆相出力端子ＯＵＴ−に発生する交流成分が０となることにより、出力回路３５０＿２の正相出力端子ＯＵＴ＋に発生する交流成分が２倍になる。このようにして出力回路３５０＿２の正相出力端子ＯＵＴ＋の電圧と出力回路３５０＿１の逆相出力端子ＯＵＴ−の電圧が各々２倍に増加し、負荷を駆動する電圧が２倍に増加する。 Then, the AC component generated at the positive phase output terminal OUT + of the output circuit 350_1 becomes 0, so that the AC component generated at the negative phase output terminal OUT− of the output circuit 350_1 is doubled. Further, since the AC component generated at the negative phase output terminal OUT− of the output circuit 350_2 becomes 0, the AC component generated at the positive phase output terminal OUT + of the output circuit 350_2 is doubled. In this way, the voltage of the positive phase output terminal OUT + of the output circuit 350_1 and the voltage of the negative phase output terminal OUT− of the output circuit 350_1 are each doubled, and the voltage for driving the load is doubled.
別の観点から説明すると次の通りである。まず、ａ＞ｂであり、ｅ３＜ｅ４となる期間は、ＮＰＮトランジスタ３０１＿１（３０１＿２）が遮断状態、ＮＰＮトランジスタ３０２＿１（３０２＿２）が能動状態となる。このため、出力回路３５０＿２の逆相出力端子ＯＵＴ−→ＮＰＮトランジスタ３０２＿２→フローティング電源３０４＿２→出力回路３５０＿２の正相出力端子ＯＵＴ＋→負荷→出力回路３５０＿１の逆相出力端子ＯＵＴ−→ＮＰＮトランジスタ３０２＿１→フローティング電源３０４＿１→出力回路３５０＿１の正相出力端子ＯＵＴ＋という経路に沿って電流が流れる（矢印Ｙ１’）。この間、出力回路３５０＿２の正相出力端子ＯＵＴ＋には正方向に振幅を持った交流成分が現れ、出力回路３５０＿１の逆相出力端子ＯＵＴ−には負方向に振幅を持った交流成分が現れる。矢印Ｙ１’により示される電流経路では、２個のフローティング電源３０４＿１および３０４＿２と、２個のＮＰＮトランジスタ３０２＿１および３０２＿２が直列接続されているため、出力回路３５０＿２の正相出力端子ＯＵＴ＋には現れる交流成分と、出力回路３５０＿１の逆相出力端子ＯＵＴ−に現れる交流成分の振幅は通常の２倍になる。 The following is an explanation from another point of view. First, during the period when a> b and e3 <e4, the NPN transistor 301_1 (301_2) is in the cutoff state and the NPN transistor 302_1 (302_2) is in the active state. Therefore, the negative-phase output terminal OUT- → NPN transistor 302_2 of the output circuit 350_2 → the floating power supply 304_2 → the positive-phase output terminal OUT + → load → the negative-phase output terminal OUT- → NPN transistor 302_1 of the output circuit 350_1 → floating. A current flows along the path of the power supply 304_1 → the positive phase output terminal OUT + of the output circuit 350_1 (arrow Y1'). During this period, an AC component having an amplitude in the positive direction appears at the positive phase output terminal OUT + of the output circuit 350_1, and an AC component having an amplitude in the negative direction appears at the negative phase output terminal OUT− of the output circuit 350_1. In the current path indicated by the arrow Y1', since the two floating power supplies 304_1 and 304_2 and the two NPN transistors 302_1 and 302_2 are connected in series, the AC component appearing at the positive phase output terminal OUT + of the output circuit 350_2. Then, the amplitude of the AC component appearing at the reverse phase output terminal OUT− of the output circuit 350_1 is double the normal amplitude.
一方、ａ＜ｂであり、ｅ３＞ｅ４となる期間は、ＮＰＮトランジスタ３０１＿１（３０１＿２）が能動状態、ＮＰＮトランジスタ３０２＿１（３０２＿２）が遮断状態となる。このため、出力回路３５０＿１の正相出力端子ＯＵＴ＋→ＮＰＮトランジスタ３０１＿１→フローティング電源３０３＿１→出力回路３５０＿１の逆相出力端子ＯＵＴ−→負荷→出力回路３５０＿２の正相出力端子ＯＵＴ＋→ＮＰＮトランジスタ３０１＿２→フローティング電源３０３＿２→出力回路３５０＿２の逆相出力端子ＯＵＴ−という経路に沿って電流が流れる（矢印Ｙ２’）。この間、出力回路３５０＿２の正相出力端子ＯＵＴ＋には負方向に振幅を持った交流成分が現れ、出力回路３５０＿１の逆相出力端子ＯＵＴ−には正方向に振幅を持った交流成分が現れる。矢印Ｙ２’により示される電流経路では、２個のフローティング電源３０３＿１および３０３＿２と、２個のＮＰＮトランジスタ３０１＿１および３０１＿２が直列接続されているため、出力回路３５０＿２の正相出力端子ＯＵＴ＋には現れる交流成分と、出力回路３５０＿１の逆相出力端子ＯＵＴ−に現れる交流成分の振幅は通常の２倍になる。 On the other hand, during the period when a <b and e3> e4, the NPN transistor 301_1 (301_2) is in the active state and the NPN transistor 302_1 (302_2) is in the cutoff state. Therefore, the positive phase output terminal OUT + of the output circuit 350_1 → NPN transistor 301_1 → floating power supply 303_1 → the negative phase output terminal OUT− → load → positive phase output terminal OUT + → NPN transistor 301_2 of the output circuit 350_1 → floating power supply. 303_2 → Current flows along the path of the reverse phase output terminal OUT− of the output circuit 350_2 (arrow Y2'). During this period, an AC component having an amplitude in the negative direction appears at the positive phase output terminal OUT + of the output circuit 350_1, and an AC component having an amplitude in the positive direction appears at the negative phase output terminal OUT− of the output circuit 350_1. In the current path indicated by the arrow Y2', since the two floating power supplies 303_1 and 303_2 and the two NPN transistors 301_1 and 301_2 are connected in series, the AC component appearing at the positive phase output terminal OUT + of the output circuit 350_2. Then, the amplitude of the AC component appearing at the opposite-phase output terminal OUT-of the output circuit 350_1 is double the normal amplitude.
このように本実施形態によれば、１台の増幅部１００＿１により出力可能な電圧の２倍の電圧を第２段差動増幅部３０＿２の正相出力端子ＯＵＴ＋と第２段差動増幅部３０＿１の逆相出力端子ＯＵＴ−との間に発生し、この２倍の電圧により負荷駆動を行うことができる。また、本実施形態によれば、ＢＴＬ接続された増幅器のように反転増幅器を使用しないので、反転増幅器の使用により発生する特性の劣化を回避することができる。 As described above, according to the present embodiment, the voltage twice the voltage that can be output by one amplification unit 100_1 is the reverse of the positive phase output terminal OUT + of the second stage differential amplification unit 30_2 and the second stage differential amplification unit 30_1. It is generated between the phase output terminal OUT-, and the load drive can be performed with twice this voltage. Further, according to the present embodiment, since the inverting amplifier is not used unlike the BTL-connected amplifier, it is possible to avoid the deterioration of the characteristics caused by the use of the inverting amplifier.
＜第２実施形態＞
図４はこの発明の第２実施形態による増幅器の構成を示す回路図である。本実施形態による増幅器は、増幅部１００Ａ＿１および１００Ａ＿２を有する。この増幅部１００Ａ＿１および１００Ａ＿２では、上記第１実施形態における第２段差動増幅部３０＿１および３０＿２が、第２段差動増幅部３０Ａ＿１および３０Ａ＿２に置き換えられている。そして、第２段差動増幅部３０Ａ＿１および３０Ａ＿２では、上記第１実施形態における出力回路３５０＿１および３５０＿２が出力回路３５０Ａ＿１および３５０Ａ＿２に置き換えられている。
<Second Embodiment>
FIG. 4 is a circuit diagram showing a configuration of an amplifier according to a second embodiment of the present invention. The amplifier according to this embodiment has amplification units 100A_1 and 100A_2. In the amplification units 100A_1 and 100A_2, the second-stage differential amplification units 30_1 and 30_2 in the first embodiment are replaced with the second-stage differential amplification units 30A_1 and 30A_2. Then, in the second stage differential amplification units 30A_1 and 30A_2, the output circuits 350_1 and 350_2 in the first embodiment are replaced with the output circuits 350A_1 and 350A_2.
上記第１実施形態における出力回路３５０＿１は、ＮＰＮトランジスタ３０１＿１および３０２＿２のエミッタがフローティング電源３０３＿１および３０４＿１の負極に各々接続され、ＮＰＮトランジスタ３０１＿１および３０２＿２のコレクタが正相出力端子ＯＵＴ＋および逆相出力端子ＯＵＴ−に各々接続されたエミッタ接地型増幅回路であった。 In the output circuit 350_1 of the first embodiment, the emitters of the NPN transistors 301_1 and 302_1 are connected to the negative electrodes of the floating power supplies 303_1 and 304_1, respectively, and the collectors of the NPN transistors 301_1 and 302_1 are the positive phase output terminal OUT + and the negative phase output terminal OUT. It was a grounded-emitter amplifier circuit connected to each.
これに対し、本実施形態における出力回路３５０Ａ＿１は、ＮＰＮトランジスタ３０１＿１および３０２＿２のコレクタがフローティング電源３０３＿１および３０４＿１の正極に各々接続され、ＮＰＮトランジスタ３０１＿１および３０２＿２のエミッタが正相出力端子ＯＵＴ＋および逆相出力端子ＯＵＴ−に各々接続されたエミッタフォロワ型増幅回路である。出力回路３５０Ａ＿２も出力回路３５０Ａ＿１と同様である。他の点は上記第１実施形態と同様である。なお、このようなエミッタフォロワ型増幅回路は例えば特許文献２に開示されている。
On the other hand, in the output circuit 350A_1 of the present embodiment, the collectors of the NPN transistors 301_1 and 302_1 are connected to the positive electrodes of the floating power supplies 303_1 and 304_1, respectively, and the emitters of the NPN transistors 301_1 and 302_1 are the positive phase output terminals OUT + and the negative phase output. It is an emitter follower type amplifier circuit connected to each terminal OUT−. The output circuit 350A_2 is also the same as the output circuit 350A_1. Other points are the same as those in the first embodiment. Such an emitter follower type amplifier circuit is disclosed in, for example,
図５は本実施形態による増幅器の出力回路３５０Ａ＿１および３５０Ａ＿２の等価回路を示す回路図である。本実施形態においても、ａ＞ｂであり、ｅ３＜ｅ４となる期間は、ＮＰＮトランジスタ３０２＿１（３０２＿２）が能動状態、ＮＰＮトランジスタ３０１＿１（３０１＿２）が遮断状態となる。従って、図５において矢印Ｙ１’により示す電流経路に沿って電流が流れる。また、ａ＜ｂであり、ｅ３＞ｅ４となる期間は、ＮＰＮトランジスタ３０２＿１（３０２＿２）が遮断状態、ＮＰＮトランジスタ３０１＿１（３０１＿２）が能動状態となる。従って、図５において矢印Ｙ２’により示す電流経路に沿って電流が流れる。従って、本実施形態においても上記第１実施形態と同様な効果が得られる。 FIG. 5 is a circuit diagram showing equivalent circuits of the amplifier output circuits 350A_1 and 350A_2 according to the present embodiment. Also in the present embodiment, during the period when a> b and e3 <e4, the NPN transistor 302_1 (302_2) is in the active state and the NPN transistor 301_1 (301_2) is in the cutoff state. Therefore, a current flows along the current path indicated by the arrow Y1'in FIG. Further, during the period when a <b and e3> e4, the NPN transistor 302_1 (302_2) is in the cutoff state and the NPN transistor 301_1 (301_2) is in the active state. Therefore, a current flows along the current path indicated by the arrow Y2'in FIG. Therefore, the same effect as that of the first embodiment can be obtained in this embodiment as well.
＜第３実施形態＞
図６はこの発明の第３実施形態における出力回路３５０＿１、３５０＿２および３５０＿３の構成を示す等価回路図である。本実施形態による増幅器は、３つの増幅部を有しており、上記第１実施形態と同様、各増幅部は、共通の入力信号を増幅する第１段差動増幅部と、この第１段差動増幅部の出力信号の差動増幅する第２段差動増幅部を有している。そして、３つの増幅部の第２段差動増幅部が図６に示す出力回路３５０＿１、３５０＿２および３５０＿３を各々有している。出力回路３５０＿１、３５０＿２および３５０＿３の各々の単体としての構成は上記第１実施形態と同様である。
<Third Embodiment>
FIG. 6 is an equivalent circuit diagram showing the configurations of the output circuits 350_1, 350_2, and 350_3 according to the third embodiment of the present invention. The amplifier according to the present embodiment has three amplification units, and as in the first embodiment, each amplification unit has a first-stage differential amplification unit that amplifies a common input signal and the first-stage differential amplification unit. It has a second-stage differential amplification unit that differentially amplifies the output signal of the amplification unit. The second-stage differential amplification unit of the three amplification units has the output circuits 350_1, 350_2, and 350_3 shown in FIG. 6, respectively. The configuration of each of the output circuits 350_1, 350_2, and 350_3 as a single unit is the same as that of the first embodiment.
本実施形態では、図６に示すように、出力回路３５０＿１の正相出力端子ＯＵＴ＋が出力回路３５０＿２の逆相出力端子ＯＵＴ−に接続され、出力回路３５０＿２の正相出力端子ＯＵＴ＋が出力回路３５０＿３の逆相出力端子ＯＵＴ−に接続されている。そして、出力回路３５０＿３の正相出力端子ＯＵＴ＋と出力回路３５０＿１の逆相出力端子ＯＵＴ−との間に負荷であるスピーカが接続されている。 In the present embodiment, as shown in FIG. 6, the positive phase output terminal OUT + of the output circuit 350_1 is connected to the negative phase output terminal OUT− of the output circuit 350_2, and the positive phase output terminal OUT + of the output circuit 350_2 is the output circuit 350_3. It is connected to the reverse phase output terminal OUT-. A speaker, which is a load, is connected between the positive phase output terminal OUT + of the output circuit 350_3 and the negative phase output terminal OUT− of the output circuit 350_1.
本実施形態において、ａ＞ｂであり、ｅ３＜ｅ４となる期間は、ＮＰＮトランジスタ３０１＿１、３０１＿２、３０１＿３がＯＦＦ、ＮＰＮトランジスタ３０２＿１、３０２＿２、３０２＿３がＯＮとなる。そして、直列接続されたＮＰＮトランジスタ３０２＿１、３０２＿２、３０２＿３とフローティング電源３０４＿１、３０４＿２、３０４＿３とにより負荷の駆動が行われる。また、ａ＜ｂであり、ｅ３＞ｅ４となる期間は、ＮＰＮトランジスタ３０１＿１、３０１＿２、３０１＿３がＯＮ、ＮＰＮトランジスタ３０２＿１、３０２＿２、３０２＿３がＯＦＦとなる。そして、直列接続されたＮＰＮトランジスタ３０１＿１、３０１＿２、３０１＿３とフローティング電源３０３＿１、３０３＿２、３０３＿３とにより負荷の駆動が行われる。 In the present embodiment, during the period when a> b and e3 <e4, the NPN transistors 301_1, 301_2, and 301_3 are OFF, and the NPN transistors 302_1, 302_2, and 302_3 are ON. Then, the load is driven by the NPN transistors 302_1, 302_2, 302_3 connected in series and the floating power supplies 304_1, 304_2, 304_3. Further, during the period when a <b and e3> e4, the NPN transistors 301_1, 301_2, and 301_3 are ON, and the NPN transistors 302_1, 302_2, and 302_3 are OFF. Then, the load is driven by the NPN transistors 301_1, 301_2, 301_3 and the floating power supplies 303_1, 303_2, 303_3 connected in series.
従って、本実施形態においても上記第１実施形態と同様な効果が得られる。また、本実施形態によれば、１つの増幅部により出力可能な電圧の３倍の出力電圧を得ることができる。なお、回路的な条件が合えば、さらなる直列接続も可能である。 Therefore, the same effect as that of the first embodiment can be obtained in this embodiment as well. Further, according to the present embodiment, it is possible to obtain an output voltage that is three times the voltage that can be output by one amplification unit. Further series connection is possible if the circuit conditions are met.
＜他の実施形態＞
以上、この発明の第１〜第３実施形態について説明したが、この発明には他にも実施形態が考えられる。例えば次の通りである。
<Other Embodiments>
Although the first to third embodiments of the present invention have been described above, other embodiments can be considered in the present invention. For example:
（１）上記各実施形態では、バイポーラトランジスタにより増幅器を構成したが、Ｊ−ＦＥＴ（Junction Field Effect Transistor；接合型電界効果トランジスタ）やＭＯＳＦＥＴ（Metal Oxide
Semiconductor Field Effect Transistor；金属−酸化膜−半導体構造の電界効果トランジスタ）等のＦＥＴにより増幅器を構成してもよい。
(1) In each of the above embodiments, the amplifier is composed of bipolar transistors, but J-FETs (Junction Field Effect Transistors) and MOSFETs (Metal Oxide)
The amplifier may be configured by FETs such as Semiconductor Field Effect Transistor (field effect transistor having a metal-oxide film-semiconductor structure).
（２）上記各実施形態において、増幅器は、ディスクリート素子により構成してもよく、オペアンプにより構成してもよい。 (2) In each of the above embodiments, the amplifier may be composed of a discrete element or an operational amplifier.
（３）上記各実施形態において出力回路は、第１のトランジスタが能動状態となる期間は第２のトランジスタが遮断状態となり、第１のトランジスタが遮断状態となる期間は第２のトランジスタが能動状態となるＢ級増幅を行った。しかし、そのようにする代わりに、出力回路にＡＢ級増幅またはＡ級増幅を行わせてもよい。 (3) In each of the above embodiments, in the output circuit, the second transistor is in the cutoff state during the period when the first transistor is in the active state, and the second transistor is in the active state during the period when the first transistor is in the cutoff state. Class B amplification was performed. However, instead of doing so, the output circuit may be made to perform class AB amplification or class A amplification.
（４）上記各実施形態では、各増幅部の第１段の増幅部を差動増幅部としたが、第１段の増幅部をシングルエンド増幅部としてもよい。 (4) In each of the above embodiments, the first-stage amplification unit of each amplification unit is a differential amplification unit, but the first-stage amplification unit may be a single-ended amplification unit.
１０＿１，１０＿２……第１段差動増幅部、３０＿１，３０＿２……第２段差動増幅部、３５０＿１，３５０＿２，３５０＿３，３５０Ａ＿１，３５０Ａ＿２……出力回路、４０＿１，４０＿２……帰還部、７０＿１，７０＿２，８０＿１，８０＿２……入力部、３０３＿１，３０３＿２……第１のフローティング電源、３０４＿１，３０４＿２，３０４＿３……第２のフローティング電源、３０１＿１，３０１＿２，３０１＿３……第１のトランジスタ、３０２＿１，３０２＿２，３０２＿３……第２のトランジスタ。 10_1,10_2 ... 1st stage differential amplification unit, 30_1,30_2 ... 2nd stage differential amplification unit, 350_1,350_2,350_3,350A_1,350A_2 ... Output circuit, 40_1,40_2 ... Feedback unit, 70_1,70_2, 80_1, 80_2 ... Input unit, 303_1, 303_2 ... 1st floating power supply, 304_1, 304_2, 304_3 ... 2nd floating power supply, 301_1, 301_2, 301_3 ... 1st transistor, 302_1, 302_2, 302___ ... … The second transistor.
Claims (1)
前記複数の増幅部の各出力回路は、
フローティング状態である正相出力端子および逆相出力端子と、
各々第１および第２の主電極端子と前記第１および第２の主電極端子間の導通状態を制御する制御信号が入力される制御電極端子を有し、各々の前記第１の主電極端子または前記第２の主電極端子の一方が前記正相出力端子および前記逆相出力端子に接続された第１および第２のトランジスタと、
前記第２のトランジスタの前記第１の主電極端子または前記第２の主電極端子の一方と前記第１のトランジスタの前記第１の主電極端子または前記第２の主電極端子の他方との間に接続された第１のフローティング電源と、
前記第１のトランジスタの前記第１の主電極端子または前記第２の主電極端子の一方と前記第２のトランジスタの前記第１の主電極端子または前記第２の主電極端子の他方との間に接続された第２のフローティング電源とを具備し、
前記複数の増幅部の各出力回路は、直列接続されており、
相互に直列接続された２つの出力回路のうち、一方の出力回路の前記正相出力端子または前記逆相出力端子の一方は、他方の出力回路の前記正相出力端子または前記逆相出力端子の他方に接続されており、
前記複数の増幅部は、前記入力信号に基づいて各々の出力回路の前記第１および第２のトランジスタをプッシュプル駆動するための制御信号を生成することを特徴とする増幅器。 Comprising respectively output circuit includes a plurality of amplifier for each output from said output circuit to amplify a common input signal,
Each output circuit of the plurality of amplification units
The positive-phase output terminal and the negative-phase output terminal that are in a floating state,
Each has a control electrode terminal into which a control signal for controlling a conduction state between the first and second main electrode terminals and the first and second main electrode terminals is input, and each of the first main electrode terminals has a control electrode terminal. Alternatively, one of the second main electrode terminals is connected to the positive phase output terminal and the negative phase output terminal, and the first and second transistors.
Between one of the first main electrode terminal or the second main electrode terminal of the second transistor and the other of the first main electrode terminal or the second main electrode terminal of the first transistor. With the first floating power supply connected to
Between one of the first main electrode terminal or the second main electrode terminal of the first transistor and the other of the first main electrode terminal or the second main electrode terminal of the second transistor. Equipped with a second floating power supply connected to
The output circuits of the plurality of amplification units are connected in series, and the output circuits are connected in series.
Of the two output circuits connected in series to each other, one of the positive-phase output terminal or the negative-phase output terminal of one output circuit is the positive-phase output terminal or the negative-phase output terminal of the other output circuit. Connected to the other
The plurality of amplification units generate a control signal for push-pull driving of the first and second transistors of each output circuit based on the input signal .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016252295A JP6866637B2 (en) | 2016-12-27 | 2016-12-27 | amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016252295A JP6866637B2 (en) | 2016-12-27 | 2016-12-27 | amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018107644A JP2018107644A (en) | 2018-07-05 |
| JP6866637B2 true JP6866637B2 (en) | 2021-04-28 |
Family
ID=62785763
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016252295A Active JP6866637B2 (en) | 2016-12-27 | 2016-12-27 | amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6866637B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7480473B2 (en) * | 2019-03-22 | 2024-05-10 | ヤマハ株式会社 | Amplification circuit |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5862905A (en) * | 1981-10-08 | 1983-04-14 | Pioneer Electronic Corp | Class-a power amplifying circuit |
| JPH0567932A (en) * | 1990-12-27 | 1993-03-19 | Pioneer Electron Corp | Amplifier |
| JP3423444B2 (en) * | 1993-09-28 | 2003-07-07 | ローム株式会社 | Audio signal power amplifier circuit and audio device using the same |
| JPH0846458A (en) * | 1994-07-29 | 1996-02-16 | Sanyo Electric Co Ltd | Power amplifier |
| JP3139386B2 (en) * | 1996-09-19 | 2001-02-26 | ヤマハ株式会社 | Amplifier circuit |
| JP3881448B2 (en) * | 1998-03-31 | 2007-02-14 | 株式会社東芝 | Power amplifier circuit |
| JP6360453B2 (en) * | 2015-03-16 | 2018-07-18 | 株式会社東芝 | Power amplifier |
-
2016
- 2016-12-27 JP JP2016252295A patent/JP6866637B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2018107644A (en) | 2018-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108183695B (en) | Differential amplifier and signal amplifying method thereof | |
| TWI299938B (en) | Current driving enhance device and method thereof | |
| US10171052B2 (en) | Operational amplifier and differential amplifying circuit thereof | |
| CN105262445A (en) | Output circuit for a amplidier and output circuit of a class AB push-pull amplifier | |
| JP2007110460A (en) | Cmos amplifier using four-terminal double insulation gate field transistor, multi-input cmos amplifier, high gain multi-input cmos amplifier, high gain highly stable multi-input cmos amplifier, and multi-input cmos differential amplifier | |
| JP2007116568A (en) | Differential amplifier | |
| CN102195569B (en) | Systems and methods for positive and negative feedback of cascode transistors for a power amplifier | |
| JPWO2004010575A1 (en) | Power amplifier device | |
| US20200106390A1 (en) | Current mode chopper amplifier | |
| JP2007184918A (en) | Balanced amplifier | |
| EP3439174B1 (en) | Plural feedback loops instrumentation folded cascode amplifier | |
| JP6866637B2 (en) | amplifier | |
| JPS6212691B2 (en) | ||
| JP4814133B2 (en) | High frequency amplifier | |
| US11095258B2 (en) | Class AB amplifier and operational amplifier | |
| JP2007060069A (en) | Differential output circuit | |
| US9985589B2 (en) | System and method for improving total harmonic distortion of an amplifier | |
| US9871494B2 (en) | Operational amplifier with class AB output | |
| JP2018107641A (en) | Balance output type amplifier | |
| JP2018107643A (en) | Differential amplifier | |
| CN108155882B (en) | Operational amplifier and differential amplification circuit thereof | |
| WO2011069231A1 (en) | No load amplifier | |
| JP4686758B2 (en) | Multi-input CMOS amplifier using insulated gate field effect transistor and high-gain multi-input CMOS amplifier, high-stable multi-input CMOS amplifier, high-gain high-stable multi-input CMOS amplifier, multi-input CMOS differential amplifier using the same | |
| JP3506693B2 (en) | Current-voltage conversion circuit | |
| JP2009021685A (en) | Constant current source circuit and differential amplifier device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191025 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201117 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201124 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210112 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210309 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210322 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 6866637 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |