JP6859634B2 - Hollow package manufacturing method - Google Patents
Hollow package manufacturing method Download PDFInfo
- Publication number
- JP6859634B2 JP6859634B2 JP2016177498A JP2016177498A JP6859634B2 JP 6859634 B2 JP6859634 B2 JP 6859634B2 JP 2016177498 A JP2016177498 A JP 2016177498A JP 2016177498 A JP2016177498 A JP 2016177498A JP 6859634 B2 JP6859634 B2 JP 6859634B2
- Authority
- JP
- Japan
- Prior art keywords
- lid
- wall portion
- adhesive layer
- chip
- chip mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 35
- 239000000758 substrate Substances 0.000 claims description 48
- 239000012790 adhesive layer Substances 0.000 claims description 39
- 230000002093 peripheral effect Effects 0.000 claims description 35
- 238000000034 method Methods 0.000 claims description 16
- 239000000853 adhesive Substances 0.000 claims description 13
- 230000001070 adhesive effect Effects 0.000 claims description 13
- 239000012298 atmosphere Substances 0.000 claims description 13
- 239000003795 chemical substances by application Substances 0.000 claims description 2
- 229920005989 resin Polymers 0.000 description 14
- 239000011347 resin Substances 0.000 description 14
- 230000006837 decompression Effects 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 238000007789 sealing Methods 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 229920001296 polysiloxane Polymers 0.000 description 6
- 238000010897 surface acoustic wave method Methods 0.000 description 5
- 239000003822 epoxy resin Substances 0.000 description 3
- 238000010030 laminating Methods 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 2
- 238000002788 crimping Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 229920000098 polyolefin Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229920002050 silicone resin Polymers 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- BZHJMEDXRYGGRV-UHFFFAOYSA-N Vinyl chloride Chemical compound ClC=C BZHJMEDXRYGGRV-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Description
本発明は、中空パッケージの製造方法、特にSAWフィルタ素子やMEMS素子等を実装するため、素子表面上を空洞化させた中空パッケージの製造方法に関する。 The present invention relates to a method of manufacturing a hollow package, in particular for implementing the SAW filter chip or a MEMS element, or the like, a method of manufacturing a hollow package obtained by hollowing the upper surface of the device.
近年、SAW(Surface Acoustic Wave)フィルタ素子やMEMS(Micro Electro Mechanical Systems)素子等を実装基板上に搭載した電子部品が広く普及している。これらの電子部品は、素子(チップ)の表面上でメカニカルな動作が必要なデバイスであり、チップ表面上を空洞化させた中空パッケージが用いられている。 In recent years, electronic components equipped with SAW (Surface Acoustic Wave) filter elements, MEMS (Micro Electro Mechanical Systems) elements, and the like on a mounting substrate have become widespread. These electronic components are devices that require mechanical operation on the surface of the element (chip), and a hollow package in which the surface of the chip is hollow is used.
この種の中空パッケージは、従来から実装基板としてセラミックが多く用いられている。例えば、凹部を形成した基板上にチップを実装させた後、この基板の凹部を低融点ガラスにて封止する方法や、板状のセラミック基板にチップを実装させた後、金属製のリッドを半田接合させる方法等が採用されている(例えば特許文献1)。 In this type of hollow package, ceramic is often used as a mounting substrate. For example, a method in which a chip is mounted on a substrate on which a recess is formed and then the recess of this substrate is sealed with low melting point glass, or a method in which a chip is mounted on a plate-shaped ceramic substrate and then a metal lid is mounted. A method of solder bonding or the like is adopted (for example, Patent Document 1).
一方、実装基板となるシリコン基板上にチップを形成しておき、更に別のシリコン基板等をリッドとして適した凹部と接合部を有する形状に加工し、これらのシリコン基板を貼り合わせ、その後で個片化することで一括して中空パッケージを有する電子部品を製造する方法も提案されている(例えば特許文献2)。 On the other hand, a chip is formed on a silicon substrate to be a mounting substrate, another silicon substrate or the like is processed into a shape having recesses and joints suitable as a lid, and these silicon substrates are bonded to each other, and then individually. A method of collectively manufacturing an electronic component having a hollow package by disassembling it has also been proposed (for example, Patent Document 2).
また本願出願人は、基板にチップをワイヤボンディング接続した後に、チップ表面に後工程で除去可能なシリコーンを塗布し、封止樹脂を用いてトランスファー成形した後、シリコーンを除去してチップ表面を開口する技術を開示している(特許文献3)。具体的には、図10に示すようにICチップ20を基板21に搭載した後に、ICチップ20と基板21をワイヤ22で電気的に接続し、このICチップ20の表面上にシリコーン樹脂を滴下することで、ゲル状に固化させたシリコーン塊23を形成する。次にシリコーン塊23の上面が金型内面に接触する状態で基板21を金型にセットし、キャビティ内に封止樹脂24を充填させてモールド成形する(図10a)。その後図10(b)に示すように、シリコーン塊23を溶解剤により除去して、ICチップ20の表面の一部を露出する空洞部25を形成する。更に、空洞部25を覆うように封止樹脂24の上面にリッド26を貼り合わせることにより、中空パッケージを形成することができる(図10c)。
Further, the applicant of the present application applies a silicone that can be removed in a later process to the chip surface after wire bonding the chip to the substrate, transfers molding using a sealing resin, and then removes the silicone to open the chip surface. (Patent Document 3). Specifically, as shown in FIG. 10, after the
ところで、従来提案されている中空パッケージの製造方法では、金属製のリッドは1個ずつ個別に接合しなければならず、生産性の低い方法であった。 By the way, in the conventionally proposed method for manufacturing a hollow package, metal lids must be individually joined one by one, which is a method with low productivity.
一方、実装基板となるシリコン基板とリッドとなるシリコン基板を貼り合せ個片化する方法は、リッドとなるシリコン基板を凹部状に加工したり、シリコン基板同士を接合するための接合部材を形成する必要があり製造工程が複雑になるという問題があった。また、シリコン基板同士を貼り合せる際に、特別な装置が必要となる等の問題があった。 On the other hand, in the method of laminating a silicon substrate to be a mounting substrate and a silicon substrate to be a lid into individual pieces, the silicon substrate to be a lid is processed into a concave shape or a joining member for joining the silicon substrates is formed. There was a problem that it was necessary and the manufacturing process was complicated. In addition, there is a problem that a special device is required when the silicon substrates are bonded to each other.
更にまた、中空構造を形成するためにシリコーン塊を形成して、溶剤により除去することで中空構造を形成する方法では、製造工程が煩雑になると共に、小型化を実現することが難しいという問題があった。 Furthermore, the method of forming a hollow structure by forming a silicone lump to form a hollow structure and removing it with a solvent has a problem that the manufacturing process becomes complicated and it is difficult to realize miniaturization. there were.
本発明では上記問題点を解消し、SAWフィルタ素子やMEMS素子等のチップを搭載する中空パッケージを形成する際、生産性向上と低コスト化を両立させる中空パッケージの製造方法を提供することを目的とする。 In the present invention to solve the above problems, in forming a hollow package for mounting a chip such as SAW filter elements and MEMS devices, to provide a hollow package manufacturing method to achieve both productivity improvement and cost reduction The purpose.
上記目的を達成するために、本願請求項1に係る発明は、パッケージ内部にチップを搭載する中空パッケージの製造方法において、複数のチップ搭載部と、該チップ搭載部それぞれを取り囲む壁部と、該壁部の上面に隣り合う前記チップ搭載部に連通する凹形状の段差部とを備えた集合基板を用意する工程と、前記チップ搭載部それぞれに前記チップを実装する工程と、減圧雰囲気下で前記壁部上にシート状のリッドを、接着剤層を介して載置し、前記壁部の段差部及び上面と前記リッドとの間に接着剤からなる前記接着剤層を充填することにより、前記リッドと前記壁部の段差部及び上面とを前記接着剤層により隙間なく貼り合わせる工程と、ダイシングソーを用い、前記リッド、前記壁部及び前記集合基板の一部を切削除去して個片化する工程と、を含むことを特徴とする。
To achieve the above object, the invention according to the
本願請求項2に係る発明は、請求項1記載の中空パッケージの製造方法において、前記リッドと前記壁部の段差部及び上面とを前記接着剤層により隙間なく貼り合わせる工程は、減圧雰囲気下で前記壁部上にシート状の接着剤付き前記リッドを載置し、前記集合基板の少なくとも外周部に隙間なく前記リッドを貼り合わせた後常圧として、各前記チップ搭載部の圧力と各該チップ搭載部の外部圧力との圧力差により、前記外周部に取り囲まれた前記壁部の段差部及び上面と前記リッドとの間に前記接着剤層を充填させることを特徴とする。 According to the second aspect of the present application, in the method for manufacturing a hollow package according to the first aspect , the step of bonding the lid and the stepped portion and the upper surface of the wall portion without a gap by the adhesive layer is performed in a reduced pressure atmosphere. The lid with a sheet-like adhesive is placed on the wall portion, and the lid is bonded to at least the outer peripheral portion of the assembly substrate without a gap, and then the pressure of each chip mounting portion and each chip are used as normal pressure. The adhesive layer is filled between the lid and the stepped portion and the upper surface of the wall portion surrounded by the outer peripheral portion due to the pressure difference from the external pressure of the mounting portion .
本発明の中空パッケージの製造方法によれば、集合基板を用い、シート状のリッドを壁部の上面に貼り合せて個片化するため、同時に複数の電子部品を簡便に形成することが可能となる。特に本発明では、壁部の上面に両側面側に連通する凹形状の段差部を備えているため、減圧雰囲気下で壁部の上面にリッドを載置する際、各チップ搭載部は、凹形状の段差部を通して集合基板全体にわたり圧力が等しくなる。そのため、その後常圧雰囲気下としたときに集合基板全体にわたり均一性良くリッドを壁部の上面に貼り合わせることができる。 According to the hollow package manufacturing method of the di of the present invention, using a set substrate, for singulation by bonding a sheet-like lid to the upper surface of the wall portion, it can be easily formed a plurality of electronic components simultaneously It becomes. In particular, in the present invention, since the upper surface of the wall portion is provided with concave stepped portions communicating with both side surfaces, when the lid is placed on the upper surface of the wall portion in a reduced pressure atmosphere, each chip mounting portion is concave. The pressure becomes equal throughout the assembly substrate through the stepped portion of the shape. Therefore, the lid can be attached to the upper surface of the wall portion with good uniformity over the entire assembly substrate when the atmosphere is changed to normal pressure thereafter.
ここで予め定めた所定の圧力まで減圧した状態でリッドを貼り合わせ、その後常圧とすることで、凹形状の段差部内へリッドに形成された接着剤を制御性良く入り込ませることが可能となり、気密構造を簡便に形成することができるという利点がある。 Here, by laminating the lids in a state where the pressure is reduced to a predetermined predetermined pressure and then setting the pressure to normal pressure, it becomes possible to allow the adhesive formed on the lid to enter the concave stepped portion with good controllability. There is an advantage that an airtight structure can be easily formed.
特に、集合基板に反り等が発生した場合であっても、確実に気密構造を形成することができ、生産性向上と低コスト化を両立させることができる。 In particular, even when the collective substrate is warped or the like, an airtight structure can be reliably formed, and both productivity improvement and cost reduction can be achieved at the same time.
本発明の中空パッケージの製造方法による中空パッケージは、チップ搭載部を取り囲む壁部の上面に凹形状の段差部を備え、この段差部内には接着剤が入り込んでいる。壁部の上面にも接着剤が形成されており、この接着剤層を介してリッドが取り付けられている。以下、本発明の実施例について、その製造工程に従い詳細に説明する。 The hollow package according to the method for manufacturing a hollow package of the present invention is provided with a concave step portion on the upper surface of a wall portion surrounding the chip mounting portion, and an adhesive is contained in the step portion. An adhesive is also formed on the upper surface of the wall portion, and the lid is attached via this adhesive layer. Hereinafter, examples of the present invention will be described in detail according to the manufacturing process thereof.
まず、本発明の実施例について詳細に説明する。図1は本発明の中空パッケージの製造方法による中空パッケージの説明図で、図1(a)は、リッドと接着剤層を除去した状態の平面図を、図1(b)は図1(a)のXY面における断面図で、リッドと接着剤層を取り付けた状態の断面図を、図1(c)は側面図をそれぞれ示している。図1(a)、(b)に示すように、チップ搭載部1上に、SAWデバイス、MEMSデバイス等のチップ2が実装されている。本実施例では、チップ搭載部1はリードフレームで形成しており、チップ搭載部1には4方向に延びる吊りピンが形成されている。チップ2が実装されたチップ搭載部1の周囲には、壁部3が形成されている。壁部3の上面には、壁部3の両側面側に連通する段差部4が形成されている。図1(a)に示す例では、段差部4はチップ搭載部1の周囲に形成された四辺の壁部3上にそれぞれ一か所ずつ形成されている。一例として、段差部4の幅は0.2mm程度、深さは0.05mm程度とすることができる。チップ搭載部1に搭載されたチップ2は、ワイヤ5等の接続手段によってリード6に接続されている。チップ搭載部1とリード6の間、リード6と隣接するリード6との間には、例えばエポキシ系樹脂を充填し、リード間等が固定されている。
First, examples of the present invention will be described in detail. FIG. 1 is an explanatory view of a hollow package according to the method for manufacturing a hollow package of the present invention, FIG. 1 (a) is a plan view in a state where the lid and the adhesive layer are removed, and FIG. 1 (b) is FIG. 1 (a). ) Is a cross-sectional view on the XY plane, and FIG. 1 (c) is a side view showing a state in which the lid and the adhesive layer are attached. As shown in FIGS. 1A and 1B, a
チップ搭載部1上に実装されたチップ2の表面側は、中空構造となっており、チップ搭載部1に対向するように、リッド7が取り付けられている。リッド7は、壁部3の上面に接着剤層8を介して取り付けられた構造となっている。本実施例では図1(b)、(c)に示すように、接着剤層8が段差部4内に入り込み、気密構造が形成されている。
The surface side of the
本発明の中空パッケージの製造方法による中空パッケージにおいて特徴的な構造となっている段差部4は、以下に示す本発明の中空パッケージの製造方法に従う場合、重要な構成要件となる。 Stepped portion 4 which is a characteristic structure in the hollow package by the manufacturing method of hollow package of the present invention, when following method for producing a hollow package of the present invention described below, an important constituent.
次に本発明の中空パッケージの製造方法について説明する。図2(a)は裏面にバックテープ9を貼り合わせた集合基板10の一部平面図であり、図2(b)は、図2(a)のXY面における断面図を示している。図2に示すように、集合基板10は図1で説明したチップ搭載部1やリード6等が複数個連続した形状となっており、その周囲は外周部11が形成されている。
Next, the method for manufacturing the hollow package of the present invention will be described. FIG. 2A is a partial plan view of the
集合基板10は、半導体装置の製造工程で一般的に使用しているリードフレームを用い、チップ搭載部1とリード6の間やリード6と隣接するリード6との間を樹脂封止すると同時に、壁部3及び外周部11を形成する。この封止樹脂は、たとえばトランスファーモールド金型内に、リードフレームをセッティングして樹脂を流し込んで硬化させることにより行われる。具体的には、チップ搭載部1形成予定領域には封止樹脂が流入させず、壁部3形成予定領域、チップ搭載部1とリード6の間、リード6と隣接するリード6との間、外周部11に封止樹脂が流れ込むようにトランスファーモールド金型を設計する。また、段差部4の形成予定領域には、金型のオス側を凸形状に形成しておくことにより、一括封止した後、図2に示すように封止樹脂からなる壁部3とその上面に凹形状に切り欠かれた段差部4が形成される。一例として、壁部3の上面の幅は、リッド7が接着剤層8により十分に接着する必要があるために、0.4mm以上とすることが望ましい。また壁部3及び外周部11の高さは、チップ2の高さより更に0.15mm高いことが望ましい。また、チップ搭載部1とリード6の裏面に貼り付けたバックテープ9を一括封止後に剥離する。
The collecting
段差部4は壁部3及び外周部11の両側面側に連通して形成されている。このような構造とすることで、後述する製造工程において、減圧雰囲気下で集合基板10の外周部11にリッド7を接着剤層8を介して隙間なく貼り合わせたとき、各チップ搭載部1は壁部3上の段差部4で連通し、それぞれの空間を均一の減圧状態で保つことができる。なお、図2に示す例では、段差部4はチップ搭載部1を構成する4面に形成されているが、必ずしも4面に形成することは必須ではない。
The step portion 4 is formed so as to communicate with both side surfaces of the
また、外周部11における段差部4の形状は、前述の形状に必ずしも限定はされず、他の形状をしていてもよい。具体的には、例えば外周部11に形成された段差部4は、外周部11の上面に両側面側に連通しないように形成してもよい。このような構造とすることで、後述する製造工程において、減圧雰囲気下で集合基板10の外周部11にリッド7を貼り合わせたときに、減圧雰囲気から常圧にしても、外周部11の上面に形成した段差部4から接着剤層8が流れ出ることを防ぐことができる。一方、各チップ搭載部1は壁部3上の段差部4で連通し、それぞれの空間を均一の減圧状態で保つことができる。
Further, the shape of the step portion 4 on the outer
次に、集合基板10のチップ搭載部1にチップ2を実装し、ワイヤ5によりチップ2上に形成されている電極と集合基板10のリード6とを電気的に接続する(図3)。以下の説明では、チップ搭載部1が3個つながった状態の集合基板10の断面図を用いて説明する。またこのとき、ワイヤボンダー装置に用いられるキャピラリーは、封止樹脂からなる壁部3との接触を避けるために先端部が細いディープアクセス等を用いることで、チップ搭載部1の面積に近いチップを搭載することが可能である。
Next, the
次に、片面に接着剤層8を形成し、反対面にダイシングシート12を貼り合わせたリッド7を用意する。さらにこのリッド7は、ガラスエポキシ樹脂等の有機−無機薄膜の他、Fe−Ni系合金からなる金属膜を用いることができる。また接着剤層8は、エポキシ樹脂系の熱硬化型樹脂の他、熱硬化型での樹脂を用いることができ、例えばフェノール樹脂系やシリコーン樹脂系等を用いてもよい。接着剤層8の厚さは、段差部4内に十分に入り込むことができればよく、より好ましくは段差部4の深さより0.05mm程度厚みがあればよい。ダイシングシート12は、一般的に半導体装置の製造工程で使用するものを使用することができる。例えば、塩化ビニル(PVC)やポリオレフィン(PO)等からなる基材を用いることができる。また、ダイシングシート12は予めリング状の治具で保持させてから、リッド7の片面に貼り合わせる。上記構成からなるリッド7を、予め集合基板10を覆いかつ外周部11より小さくならない大きさに準備しておき、減圧装置13内で接着剤層8を介して壁部3及び外周部11の上にリッド7を載置する。このとき、集合基板10は、ホットプレート14の上に載置する(図4)。
Next, a
次に、外周部11とリッド7を貼り合わせる。具体的には、まず減圧装置13内の空気を追い出し、減圧雰囲気(1.0×104Pa程度)とする。また接着剤層8の接着剤としては、流動性の少ない樹脂を選択する。一例として、ナガセケムテックス株式会社製のA2029を用いることができる。このときは、ホットプレート14を80℃に加熱して、集合基板10、接着剤層8及び全体を加熱する。接着剤層8が加熱され、軟化状態になったら、ダイシングシート12の上からローラー15を用いて、圧着させながら外周部11の上面に接着剤層8を密着させ、段差部4内に接着剤層8を入り込ませる。また、接着剤層8は、他の接着剤からなる選ばれた接着剤を用いてもよい。その場合、使用する接着剤の軟化温度に応じてホットプレート14の温度を、例えば、150℃に変更してもよい。本工程では、段差部4が外周部11の上面において、両側面側に連通しているために、ホットプレート14による集合基板10、接着剤層8及び全体の加熱の後に、減圧装置13内を減圧雰囲気としてもよい。
Next, the outer
一方、先に述べた外周部11の上面の段差部4が、両側面側まで連通せずに途中まで形成されている場合は、まず減圧装置13内を減圧雰囲気としてから、接着剤層8を介して壁部3及び外周部11の上にリッド7を載置した後に、ローラー15を用いて圧着させながら、段差部4内に接着剤層8を入り込ませて貼り合わせてもよい。
On the other hand, when the stepped portion 4 on the upper surface of the outer
ローラー15を用いて、集合基板10の片側にある一辺(図面右側)の外周部11を圧着した後、ローラー15を図5の左方向へ移動させ、外周部11を圧着する(図5、6)。また図示しない別の外周部11にも圧着して、外周部11(四辺)とリッド7を隙間なく貼り合わせる。このときに、集合基板10の反り等により、壁部3の上面の段差部4内に接着剤層8が入り込まない部分があっても構わない(図6)。本工程における目的は、減圧装置13内で外周部11とリッド7を接着剤層8により接着させて、集合基板10内の中空構造部分を減圧状態にすることであるから、先述で説明した外周部11における段差部4の構造に制限はない。
After crimping the outer
次に、減圧装置13内に大気を入れて常圧に戻す(図7)。このとき集合基板10内における各中空構造は、外周部11とリッド7が接着層8により接着しているので、減圧状態である。また、各中空構造はそれぞ壁部3の上面の段差部4によって連通しているため、各中空構造の圧力は同じとなっている。このような状態で常圧に戻すと、中空構造の外側は常圧であることから、その圧力差によりリッド7は中空構造側に押し込まれる。このようにすると、集合基板10の反り等によりローラー15を用いても壁部3や壁部3の上面に形成された段差部4とリッド7を接着層8を用いて密着させることができなかったところでも、接着層8は加熱により軟化状態であるので、圧力差によりリッド7と段差部4を接着させることができる。このとき外周部11の上面に形成された段差部4の長さは、接着剤層8の接着剤がパッケージ外側からの圧力差により中空構造側に押し流されない程度としておけばよい。
Next, the atmosphere is put into the
また、先に述べた段差部4が外周部11の両側面側まで連通せずに途中まで形成されている場合は、外周部11の外側面には段差部4が存在しないので、接着剤層8の接着剤が中空構造側に押し流されることはない。この後、減圧装置13内から集合基板10を取り出す(図8)。
Further, when the step portion 4 described above is formed halfway without communicating with both side surfaces of the outer
次に、ダイシング装置を用いて、水をかけながらダイシングソー16を回転させて切断させることにより個片化する(図9)。即ちダイシングシート12側を下側にして、ダイシングソー16を用いてダイシングシート12と反対側から集合基板10、外周部11または壁部3、接着剤層8及びリッド7を切断することにより、個片化された中空パッケージとすることができる。
Next, using a dicing device, the dicing saw 16 is rotated and cut while sprinkling water (FIG. 9). That is, with the dicing
以上、本発明の実施例について説明したが、本発明はこれらに限定されるものではないことは言うまでもない。例えば、段差部4は壁部3及び外周部11一箇所につき、上面に一箇所ずつとしたが、二箇所以上設けてもよい。または、壁部3や外周部11の上面ではなく、各々が交差する角の上であっても構わない。また、段差部4の形状を凹形状としたが、凸形状、U字形状またはV字形状でもよい。
Although the examples of the present invention have been described above, it goes without saying that the present invention is not limited thereto. For example, the step portion 4 is provided at one location on the upper surface of each of the
1:チップ搭載部、
2:チップ、
3:壁部、
4:段差部、
5:ワイヤ、
6:リード、
7:リッド、
8:接着剤層、
9:バックテープ、
10:集合基板、
11:外周部、
12:ダイシングシート、
13:減圧装置、
14:ホットプレート、
15:ローラー、
16:ダイシングソー。
1: Chip mounting part,
2: Chip,
3: Wall,
4: Step part,
5: Wire,
6: Lead,
7: Lid,
8: Adhesive layer,
9: Back tape,
10: Assembly board,
11: Outer circumference,
12: Dicing sheet,
13: Decompression device,
14: Hot plate,
15: Roller,
16: Dicing saw.
Claims (2)
複数のチップ搭載部と、該チップ搭載部それぞれを取り囲む壁部と、該壁部の上面に隣り合う前記チップ搭載部に連通する凹形状の段差部とを備えた集合基板を用意する工程と、
前記チップ搭載部それぞれに前記チップを実装する工程と、
減圧雰囲気下で前記壁部上にシート状のリッドを、接着剤層を介して載置し、前記壁部の段差部及び上面と前記リッドとの間に接着剤からなる前記接着剤層を充填することにより、前記リッドと前記壁部の段差部及び上面とを前記接着剤層により隙間なく貼り合わせる工程と、
ダイシングソーを用い、前記リッド、前記壁部及び前記集合基板の一部を切削除去して個片化する工程と、を含むことを特徴とする中空パッケージの製造方法。 Oite method of manufacturing a hollow package for mounting the chip inside the package,
A step of preparing a collective substrate including a plurality of chip mounting portions, a wall portion surrounding each of the chip mounting portions, and a concave step portion communicating with the chip mounting portion adjacent to the upper surface of the wall portion.
The process of mounting the chip on each of the chip mounting portions,
A sheet-shaped lid is placed on the wall portion in a reduced pressure atmosphere via an adhesive layer, and the adhesive layer made of an adhesive is filled between the step portion and the upper surface of the wall portion and the lid. By doing so, the step of bonding the lid and the stepped portion and the upper surface of the wall portion without a gap by the adhesive layer, and
A method for producing a hollow package, which comprises a step of cutting and removing the lid, the wall portion, and a part of the assembly substrate to individualize them using a dicing saw .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016177498A JP6859634B2 (en) | 2016-09-12 | 2016-09-12 | Hollow package manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016177498A JP6859634B2 (en) | 2016-09-12 | 2016-09-12 | Hollow package manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018046046A JP2018046046A (en) | 2018-03-22 |
JP6859634B2 true JP6859634B2 (en) | 2021-04-14 |
Family
ID=61693154
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016177498A Active JP6859634B2 (en) | 2016-09-12 | 2016-09-12 | Hollow package manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6859634B2 (en) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3838572B2 (en) * | 2003-09-03 | 2006-10-25 | 松下電器産業株式会社 | Solid-state imaging device and manufacturing method thereof |
JP4409361B2 (en) * | 2004-05-28 | 2010-02-03 | 京セラ株式会社 | Manufacturing method of electronic device |
JP4373491B1 (en) * | 2009-04-27 | 2009-11-25 | 信越エンジニアリング株式会社 | Bonding method and apparatus |
JP2013179228A (en) * | 2012-02-29 | 2013-09-09 | Seiko Epson Corp | Method for manufacturing electronic device and electronic equipment |
JP6180902B2 (en) * | 2013-11-25 | 2017-08-16 | 新日本無線株式会社 | Manufacturing method of sensor device |
JP6266350B2 (en) * | 2014-01-08 | 2018-01-24 | 新日本無線株式会社 | Electronic component and manufacturing method thereof |
-
2016
- 2016-09-12 JP JP2016177498A patent/JP6859634B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018046046A (en) | 2018-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4699353B2 (en) | Alternative FLMP package design and package manufacturing method | |
JP4588753B2 (en) | Electronic device package manufacturing method and electronic device package | |
JP4827593B2 (en) | Semiconductor device and manufacturing method thereof | |
TW200817278A (en) | Mems device and method of fabricating the same | |
JP2006525133A (en) | Vacuum package manufacturing of integrated circuit elements | |
US9870947B1 (en) | Method for collective (wafer-scale) fabrication of electronic devices and electronic device | |
TWI476877B (en) | Structure and method for air cavity packaging | |
JP2011131309A (en) | Method for manufacturing semiconductor package | |
JP2012009782A (en) | Method for manufacturing semiconductor package | |
EP2355343A2 (en) | Method of manufacturing package and method of manufacturing piezoelectric vibrator | |
JP2002368028A (en) | Semiconductor package and method of manufacturing the same | |
JP2005303251A (en) | Packaging method of integrated circuit | |
TW201818480A (en) | Semiconductor device packages and method of manufacturing the same | |
JP2001237258A (en) | Method of manufacturing semiconductor device | |
JP2003170465A (en) | Method for manufacturing semiconductor package and sealing mold therefor | |
JP2004248039A (en) | Method for manufacturing electronic component and its base substrate | |
JP3912324B2 (en) | Manufacturing method of surface acoustic wave device | |
JP6859634B2 (en) | Hollow package manufacturing method | |
JP2018113399A (en) | Manufacturing method for circuit component and circuit component | |
CN112530816B (en) | Method for manufacturing semiconductor device | |
JP2008108782A (en) | Electronic equipment and manufacturing method thereof | |
JP2006295186A (en) | Integrated circuit packaging process through non-tape die attaching method | |
JPWO2011118786A1 (en) | Method for manufacturing glass-embedded silicon substrate | |
JP2012015446A (en) | Method of manufacturing semiconductor device | |
JP5056429B2 (en) | Manufacturing method of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190731 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200518 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200818 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201005 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210224 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210309 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6859634 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |