JP6853664B2 - Amplification device with anomaly diagnosis function - Google Patents
Amplification device with anomaly diagnosis function Download PDFInfo
- Publication number
- JP6853664B2 JP6853664B2 JP2016250585A JP2016250585A JP6853664B2 JP 6853664 B2 JP6853664 B2 JP 6853664B2 JP 2016250585 A JP2016250585 A JP 2016250585A JP 2016250585 A JP2016250585 A JP 2016250585A JP 6853664 B2 JP6853664 B2 JP 6853664B2
- Authority
- JP
- Japan
- Prior art keywords
- control
- input
- timing
- output terminal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000003745 diagnosis Methods 0.000 title claims description 96
- 230000003321 amplification Effects 0.000 title claims description 71
- 238000003199 nucleic acid amplification method Methods 0.000 title claims description 71
- 230000005856 abnormality Effects 0.000 claims description 187
- 238000001514 detection method Methods 0.000 claims description 44
- 230000002159 abnormal effect Effects 0.000 claims description 21
- 238000010586 diagram Methods 0.000 description 10
- 230000008859 change Effects 0.000 description 5
- 210000004899 c-terminal region Anatomy 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Landscapes
- Amplifiers (AREA)
Description
本発明は、内蔵する増幅器に異常が発生した際にそれを診断する異常診断機能を備えた増幅装置に関する。 The present invention relates to an amplification device having an abnormality diagnosis function for diagnosing an abnormality when an abnormality occurs in the built-in amplifier.
カーエレクトロニクスなどの分野では、走行中の車輛の安全性を高める為に、電子部品や基板を含めた電子回路の異常を早期検出する必要があり、特にパワーアンプのような大電流を駆動することが出来る増幅器を備えた増幅装置は、異常診断機能を備えることが望ましい。この異常診断機能は、増幅器の動作中において自身の異常電流や異常発熱、出力短絡などが発生した際に異常診断信号を発生して、マイクロコンピュータ(以下、「マイコン」と呼ぶ)等からなる制御装置に送信する機能である。この異常診断信号を受けた制御装置は、その異常診断信号の内容を判定して、異常が発生した増幅器の停止、エラー表示、エラーログの記録などを行うことが可能となる。 In fields such as car electronics, in order to improve the safety of vehicles while driving, it is necessary to detect abnormalities in electronic circuits including electronic components and substrates at an early stage, and in particular, drive large currents such as power amplifiers. It is desirable that the amplification device provided with the amplifier capable of performing the abnormality diagnosis function. This abnormality diagnosis function generates an abnormality diagnosis signal when its own abnormal current, abnormal heat generation, output short circuit, etc. occur during the operation of the amplifier, and is controlled by a microcomputer (hereinafter referred to as "microcomputer") or the like. It is a function to send to the device. The control device that receives the abnormality diagnosis signal can determine the content of the abnormality diagnosis signal, stop the amplifier in which the abnormality has occurred, display an error, record an error log, and the like.
図7に、マイコン10によってオン/オフの制御が行われる従来の一般的な異常診断機能を備えた増幅装置20Cの一例を示し、図8にそのタイミングチャートを示した。
FIG. 7 shows an example of the amplification device 20C having a conventional general abnormality diagnosis function in which on / off control is performed by the
マイコン10において、T11はオン/オフ制御出力端子であり、オープンドレイン型のNMOSトランジスタM11のドレインが接続されている。T12は異常診断信号を入力する異常診断入力端子である。
In the
増幅装置20Cにおいて、信号入力端子T21と信号出力端子T22の間に増幅器21が接続されている。T24はマイコン10のオン/オフ制御出力端子に接続されるオン/オフ制御入力端子であり、抵抗R1によってプルアップされている。T25はマイコン10の異常診断入力端子T12に接続される異常診断出力端子であり、抵抗R5によってプルアップされている。22はオン/オフ制御入力端子T24のオン/オフ制御信号によって増幅器21の動作と停止を制御するオン/オフ制御回路、23は増幅器21に発生した異常を検出する異常検出回路である。M21は異常診断出力端子T25と接地との間に接続されたオープンドレイン型のNMOSトランジスタであり、異常検出回路23によって制御される。
In the amplification device 20C, the
マイコン10のトランジスタM11がオフに制御されているときは、オン/オフ制御出力端子T11はハイインピーダンスになっていて、増幅装置20Cのオン/オフ制御入力端子T24がプルアップの抵抗R1により“H”のオン制御信号になり、オン/オフ制御回路22によって増幅器21は通常動作している。
When the transistor M11 of the
時刻t1に、出力電圧変動や出力短絡、過剰負荷電流、過熱などの異常動作が発生すると、異常検出回路23がこの異常を検出して、トランジスタM21をオンさせる。これにより、抵抗R5でプルアップされている異常診断出力端子T25を“L”の異常診断信号に制御して、マイコン10の異常診断入力端子T12へ“L”の異常診断信号を送信する。
When an abnormal operation such as an output voltage fluctuation, an output short circuit, an overload current, or an overheat occurs at time t1, the
マイコン10の側では、異常診断入力端子T12からバッファ11に“L”の異常診断信号が取り込まれ、それが所定時間だけ継続すると異常が発生していると内部回路で判定して、時刻txにおいて、トランジスタM11をオンに制御し、オン/オフ制御出力端子T11を“L”のオフ制御信号にする。
On the side of the
増幅装置20Cの側では、オン/オフ制御出力端子T11からオン/オフ制御入力端子T24に“L”の異常診断信号が入力されると、オン/オフ制御回路22により増幅器21が停止状態に制御され、増幅器21の保護が行われる。
On the side of the amplifier 20C, when an abnormality diagnosis signal of "L" is input from the on / off control output terminal T11 to the on / off control input terminal T24, the
ところで、増幅装置では、カーエレクトロニクスの分野に限らず、部品実装密度の向上やコストダウンは当然の事として要求される。しかしながら、図7に示した従来例の増幅装置20Cのように、特別に異常診断出力端子T25を設けることは、前記要求に反して端子数の増加に繋がり、パッケージ端子が増大し、実装面積が増え、コストアップに繋がってしまう。特に、パワーアンプのような増幅器は、製造プロセスや熱設計的な面から単機能の集積回路として独立することが多く、少ない端子数のパッケージが選定されることが多い為、端子数に余裕が無い。このような事情により、主機能ではない異常診断機能を増幅装置に搭載することは断念せざるを得ないという問題があった。 By the way, in the amplification device, not only in the field of car electronics, improvement of component mounting density and cost reduction are naturally required. However, if the abnormality diagnosis output terminal T25 is specially provided as in the conventional amplification device 20C shown in FIG. 7, the number of terminals is increased contrary to the above requirement, the number of package terminals is increased, and the mounting area is increased. It will increase and lead to cost increase. In particular, amplifiers such as power amplifiers are often independent as single-function integrated circuits in terms of manufacturing process and thermal design, and packages with a small number of terminals are often selected, so there is a margin in the number of terminals. There is no. Due to such circumstances, there is a problem that it is unavoidable to give up mounting an abnormality diagnosis function, which is not the main function, on the amplification device.
また、端子に余裕のない小型パッケージの増幅装置に関しては、新たな端子を必要とする上記したような異常診断機能を搭載することが出来ず、増幅器の動作と停止を制御するマイコンが、増幅装置の異常、故障を知るすべは無い。 In addition, for a small package amplification device that does not have enough terminals, it is not possible to install the above-mentioned abnormality diagnosis function that requires a new terminal, and the microcomputer that controls the operation and stop of the amplifier is the amplification device. There is no way to know the abnormality or failure of.
そこで、従来では、図9に示すように、オン/オフ制御信号の入力と異常診断信号の出力に共用できるようにしたオン/オフ制御入出力端子T23を設けるように増幅装置20Dを構成している(非特許文献1)。そして、このオン/オフ制御入出力端子T23を、マイコン10BのCMOS出力回路12に接続されるオン/オフ制御出力端子T21に対しては抵抗R6を介して接続し、異常診断入力端子T13には直接接続している。26は異常検出回路23が異常を検出するとオンに制御される電流源であり、オン/オフ制御入出力端子T23と接地間に接続されている。
Therefore, conventionally, as shown in FIG. 9, the
マイコン10BのCMOS出力回路12の出力が“H”のオン制御信号のときは、増幅装置20Dのオン/オフ制御入出力端子T23も“H”のオン制御信号になっていて、オン/オフ制御回路22によって増幅器21は通常動作している。
When the output of the
時刻t1で異常が発生すると、異常検出回路23がそれを検出して電流源26をオンさせて、その電流源26によりオン/オフ制御入出力端子T23から定電流ΔIを引き込む。このとき、オン/オフ制御入出力端子T23は、抵抗R6と電流ΔIで決まる電圧ΔV(=R6×ΔI)だけ低下する。
When an abnormality occurs at time t1, the
マイコン10Bの側では、異常診断入力端子T13にその電圧ΔVの低下を異常診断信号として取り込む。そして、ΔVだけの電圧低下が所定時間だけ継続すると、時刻txで、CMOS出力回路12の出力を“L”オフ制御に制御してオン/オフ制御出力端子T11を“L”のオフ制御信号にする。これにより増幅装置20Dではオン/オフ制御入出力端子T23が“L”のオフ制御信号になって、オン/オフ制御回路22により増幅器21の動作が停止される。
On the side of the
このようにして、図9の増幅装置20Dでは、オン/オフ制御入出力端子T23を、オン/オフ制御信号の入力と異常診断信号の出力に共用できるようにして、その増幅装置10Dの端子数の削減を図っている。
In this way, in the
しかしながら、図9で説明した従来例の増幅装置20Dでは、マイコン10Bの側の異常診断入力端子T13はアナログ入力ポートであり、マイコン10Bの内部に微小電圧変化ΔVを検出する為のA/Dコンバータ13を特別に設ける必要が生じてしまうという問題がある。また、マイコンの低電圧化がすすみ微小電圧変化ΔVが大きくとれないという問題がある。
However, in the
ここで、VDDをマイコンの電源電圧、V1Lをオン/オフ制御入出力端子T23の仕様上の“L”識別レベルとすると、次式を満たす必要がある。
VDD−ΔV>V1L (1)
Here, assuming that V DD is the power supply voltage of the microcomputer and V 1L is the “L” identification level in the specifications of the on / off control input / output terminal T23, the following equation must be satisfied.
V DD −ΔV> V 1L (1)
さらに、オン/オフ制御入出力端子T23の“L”識別レベルは仕様とする値よりも高く設計されており、V1LREALをオン/オフ制御入出力端子T23の実際の“L”識別レベルとすると、式(1)は式(2)のように書き直すことができる。
VDD−ΔV>V1LREAL>V1L (2)
Further, the "L" identification level of the on / off control input / output terminal T23 is designed to be higher than the specified value, and assuming that V 1L REAL is the actual "L" identification level of the on / off control input / output terminal T23. , Equation (1) can be rewritten as Equation (2).
V DD −ΔV> V 1LREAL > V 1L (2)
よって、マイコンの低電圧動作化が進み電源電圧VDDが下がれば、V1LREALに近づくことになり、上記の式(2)の関係が保たれたとしても、「VDD−ΔV」が「V1LREAL」に近い場合には、それぞれの設定電圧のバラツキやノイズの混入等により、オン/オフ制御入出力端子T23において、“L”のレベルの誤認識が発生する恐れがあり、微小電圧変化ΔVを大きくとれないことになる。 Therefore, if the low voltage operation of the microcomputer progresses and the power supply voltage V DD decreases, it will approach V 1 LREAL, and even if the relationship of the above equation (2) is maintained, "V DD − ΔV" will be "V". If it is close to "1LREAL ", there is a risk that the on / off control input / output terminal T23 may misrecognize the "L" level due to variations in the respective set voltages or mixing of noise, resulting in a minute voltage change ΔV. Will not be able to take a large amount.
本発明の目的は、オン/オフ制御入出力端子を増幅器のオン/オフ制御信号の入力用及び異常診断信号の出力用として共用しながらも、マイコン等の制御装置の側にA/Dコンバータなどが必要ないようにした異常診断機能を備えた増幅装置を提供することである。 An object of the present invention is to share an on / off control input / output terminal for inputting an on / off control signal of an amplifier and for outputting an abnormality diagnosis signal, while using an A / D converter or the like on the side of a control device such as a microcomputer. It is to provide an amplification device having an abnormality diagnosis function which makes it unnecessary.
上記目的を達成するために、請求項1にかかる発明の増幅装置は、信号入力端子と信号出力端子の間に接続された増幅器と、該増幅器を動作させるためのオン制御信号と前記増幅器を停止するためのオフ制御信号からなるオン/オフ制御信号を入力するとともに異常診断信号を出力するためのオン/オフ制御入出力端子と、前記オン制御信号の入力に基づいて前記増幅器を動作させ、前記オフ制御信号の入力に基づいて前記増幅器を停止させるオン/オフ制御回路と、前記増幅器の異常の有無を検出する異常検出回路と、前記オン/オフ制御回路に送出される信号を保持するラッチと通過させる開放の一方に切り替えられるラッチ回路を含み、前記異常検出回路が異常を検出しないときは前記オン/オフ制御入出力端子に入力させる前記オン/オフ制御信号を前記オン/オフ制御回路に出力し、前記異常検出回路が異常を検出したときは前記ラッチ回路が前記オン/オフ制御回路へ前記オン制御信号を出力する状態をラッチするとともに前記オン/オフ制御入出力端子から前記異常診断信号を出力する状態と前記オン/オフ制御入出力端子に前記オン/オフ制御信号が入力される状態とを交互に繰り返す異常動作時制御手段と、を備えることを特徴とする。
In order to achieve the above object, the amplification device of the invention according to
請求項2にかかる発明は、請求項1に記載の増幅装置において、オン制御信号出力用とオフ制御信号出力用に切り替えられ前記オン/オフ制御入出力端子に前記オン/オフ制御信号を出力するオン/オフ制御出力端子と、前記オン/オフ制御入出力端子から出力する前記異常診断信号を入力する異常診断入力端子とを有し、該異常診断入力端子に入力した前記異常診断信号を判定することで前記オン/オフ制御出力端子の信号を前記オン制御信号出力用から前記オフ制御信号出力用に切り替える制御装置を前記増幅装置に接続して備え、前記制御装置の前記オン/オフ制御出力端子が前記オフ制御信号出力用に切り替えられたとき、前記異常動作時制御手段と前記オン/オフ制御回路によって前記増幅器がオフに制御されることを特徴とする。
The invention according to claim 2 is the amplification device according to
請求項3にかかる発明は、請求項2に記載の増幅装置において、前記制御装置は、前記オン/オフ制御出力端子を前記オン制御信号出力用のハイインピーダンスと前記オフ制御信号出力用の接地電位に切り替えるオープンドレイントランジスタを備え、前記異常動作時制御手段は、前記オン/オフ制御入出力端子をプルアップする第1抵抗と、前記オン/オフ制御入出力端子と接地間に接続された第1スイッチ手段と、前記異常検出回路が検出する異常の有無に基づいて前記第1スイッチ手段と前記ラッチ回路を制御するタイミング生成回路を備え、前記タイミング生成回路は、前記異常検出回路が異常を検出したとき前記オン/オフ制御入出力端子に生じている前記オン制御信号を前記ラッチ回路でラッチする第1タイミングと、該第1タイミングの後に前記第1スイッチ手段をオンさせる第2タイミングと、該第2タイミングの後に前記第1スイッチ手段をオフさせる第3タイミングと、該第3タイミングの後に前記ラッチ回路のラッチを開放させる第4タイミングとを生成し、該第4タイミングの後に前記第1乃至第4タイミングを繰り返すことで、前記オン/オフ制御入出力端子から前記異常診断信号を出力する状態と前記オン/オフ制御入出力端子を開放し前記オン/オフ制御信号が入力される状態とを交互に繰り返す、ことを特徴とする。 The invention according to claim 3 is the amplification device according to claim 2, wherein the control device sets the on / off control output terminal to a high impedance for the on control signal output and a ground potential for the off control signal output. The abnormal operation control means includes an open drain transistor for switching to, and a first resistor for pulling up the on / off control input / output terminal and a first resistor connected between the on / off control input / output terminal and ground. comprising switch means, a timing generating circuit for controlling said latch circuit and said first switch means based on the presence or absence of abnormality before Symbol abnormality detection circuit detects said timing generating circuit, the abnormality detection circuit detects an abnormality A first timing for latching the on control signal generated in the on / off control input / output terminal by the latch circuit, a second timing for turning on the first switch means after the first timing, and the like. A third timing for turning off the first switch means after the second timing and a fourth timing for releasing the latch of the latch circuit after the third timing are generated, and the first to the first to the above after the fourth timing. By repeating the fourth timing, the state in which the abnormality diagnosis signal is output from the on / off control input / output terminal and the state in which the on / off control input / output terminal is opened and the on / off control signal is input can be obtained. It is characterized by repeating alternately.
請求項4にかかる発明は、請求項2に記載の増幅装置において、前記制御装置は、前記オン/オフ制御出力端子を前記オン制御信号出力用のハイインピーダンスと前記オフ制御信号出力用の接地電位に切り替えるオープンドレイントランジスタを備え、前記異常動作時制御手段は、前記オン/オフ制御入出力端子をプルアップする第1抵抗と、前記オン/オフ制御入出力端子と接地間に接続された第1スイッチ手段と、前記オン/オフ制御入出力端子と前記オン/オフ制御回路の間に接続された第2スイッチ手段と、該第2スイッチ手段と前記オン/オフ制御回路の入力側の共通接続点をプルアップする第2抵抗と、前記異常検出回路が検出する異常の有無に基づいて前記第1スイッチ手段と前記第2スイッチ手段を制御するタイミング生成回路を備え、前記タイミング生成回路は、前記異常検出回路が異常を検出したとき前記第2スイッチ手段をオフさせる第1タイミングと、該第1タイミングの後に前記第1スイッチ手段をオンさせる第2タイミングと、該第2タイミングの後に前記第1スイッチ手段をオフさせる第3タイミングと、該第3タイミングの後に前記第2スイッチ手段をオンさせる第4タイミングとを生成し、該第4タイミングの後に前記第1乃至第4タイミングを繰り返すことで、前記オン/オフ制御入出力端子から前記異常診断信号を出力する状態と前記オン/オフ制御入出力端子を開放し前記オン/オフ制御信号が入力される状態とを交互に繰り返す、ことを特徴とする。 The invention according to claim 4 is the amplification device according to claim 2, wherein the control device has a high impedance for the on control signal output and a ground potential for the off control signal output at the on / off control output terminal. The abnormal operation control means includes an open drain transistor for switching to, and a first resistor for pulling up the on / off control input / output terminal and a first resistor connected between the on / off control input / output terminal and ground. A common connection point between the switch means, the second switch means connected between the on / off control input / output terminal and the on / off control circuit, and the input side of the second switch means and the on / off control circuit. The first switch means and the timing generation circuit for controlling the second switch means based on the presence or absence of the abnormality detected by the abnormality detection circuit are provided, and the timing generation circuit includes the abnormality. The first timing for turning off the second switch means when the detection circuit detects an abnormality, the second timing for turning on the first switch means after the first timing, and the first switch after the second timing. By generating a third timing for turning off the means and a fourth timing for turning on the second switch means after the third timing, and repeating the first to fourth timings after the fourth timing, the said The state in which the abnormality diagnosis signal is output from the on / off control input / output terminal and the state in which the on / off control input / output terminal is opened and the on / off control signal is input are alternately repeated. ..
請求項5にかかる発明は、請求項2に記載の増幅装置において、前記制御装置は、前記オン/オフ制御出力端子を前記オン制御信号出力用のハイインピーダンスと前記オフ制御信号出力用の接地電位に切り替えるオープンドレイントランジスタを備え、前記異常動作時制御手段は、前記オン/オフ制御入出力端子をプルアップする第1抵抗と、前記オン/オフ制御入出力端子と接地との間に接続された第1スイッチ手段と、前記オン/オフ制御入出力端子と前記オン/オフ制御回路の間に接続された第3抵抗と、前記第3抵抗と前記オン/オフ制御回路の入力側との共通接続点と正電源端子との間に接続された第3スイッチ手段と、前記異常検出回路が検出する異常の有無に基づいて前記第1及び第3スイッチ手段を制御するタイミング生成回路を備え、前記タイミング生成回路は、前記異常検出回路が異常を検出したとき前記第3スイッチ手段をオンさせる第1タイミングと、該第1タイミングの後に前記第1スイッチ手段をオンさせる第2タイミングと、該第2タイミングの後に前記第1スイッチ手段をオフさせる第3タイミングと、該第3タイミングの後に前記第3スイッチ手段をオフさせる第4タイミングとを生成し、該第4タイミングの後に前記第1乃至第4タイミングを繰り返すことで、前記オン/オフ制御入出力端子から前記異常診断信号を出力する状態と前記オン/オフ制御入出力端子を開放し前記オン/オフ制御信号が入力される状態とを交互に繰り返す、ことを特徴とする。 The invention according to claim 5 is the amplification device according to claim 2, wherein the control device sets the on / off control output terminal to a high impedance for the on control signal output and a ground potential for the off control signal output. An open-drain transistor for switching to is provided, and the abnormal operation control means is connected between a first resistor that pulls up the on / off control input / output terminal, and the on / off control input / output terminal and ground. A first switch means, a third resistor connected between the on / off control input / output terminal and the on / off control circuit, and a common connection between the third resistor and the input side of the on / off control circuit. A third switch means connected between the point and the positive power supply terminal and a timing generation circuit for controlling the first and third switch means based on the presence or absence of an abnormality detected by the abnormality detection circuit are provided, and the timing is provided. The generation circuit includes a first timing for turning on the third switch means when the abnormality detection circuit detects an abnormality, a second timing for turning on the first switch means after the first timing, and the second timing. A third timing for turning off the first switching means and a fourth timing for turning off the third switching means after the third timing are generated after the fourth timing, and the first to fourth timings are generated after the fourth timing. By repeating the above, the state of outputting the abnormality diagnosis signal from the on / off control input / output terminal and the state of opening the on / off control input / output terminal and inputting the on / off control signal are alternately repeated. , Characterized by.
請求項6にかかる発明は、請求項2に記載の増幅装置において、前記制御装置は、前記オン/オフ制御出力端子を前記オン制御信号出力用と前記オフ制御信号出力用で切り替えるCMOS出力回路を備え、前記異常動作時制御手段は、前記オン/オフ制御出力端子と前記オン/オフ制御入出力端子との間に接続された第4抵抗と、前記オン/オフ制御入出力端子と接地間に接続された第1スイッチ手段と、前記オン/オフ制御入出力端子から前記オン/オフ制御回路に送出される信号を保持するラッチと通過させる開放の一方に切り替えられるラッチ回路と、前記異常検出回路が検出する異常の有無に基づいて前記第1スイッチ手段と前記ラッチ回路を制御するタイミング生成回路とを備え、前記タイミング生成回路は、前記異常検出回路が異常を検出したとき前記オン/オフ制御入出力端子に生じている前記オン制御信号を前記ラッチ回路でラッチする第1タイミングと、該第1タイミングの後に前記第1スイッチ手段をオンさせる第2タイミングと、該第2タイミングの後に前記第1スイッチ手段をオフさせる第3タイミングと、該第3タイミングの後に前記ラッチ回路のラッチを開放させる第4タイミングとを生成し、該第4タイミングの後に前記第1乃至第4タイミングを繰り返すことで、前記オン/オフ制御入出力端子から前記異常診断信号を出力する状態と前記オン/オフ制御入出力端子を開放し前記オン/オフ制御信号が入力される状態とを交互に繰り返す、ことを特徴とする。 The invention according to claim 6 is the amplification device according to claim 2, wherein the control device provides a CMOS output circuit that switches the on / off control output terminal between the on control signal output and the off control signal output. The abnormal operation control means is provided between the fourth resistor connected between the on / off control output terminal and the on / off control input / output terminal, and between the on / off control input / output terminal and the ground. The connected first switch means, a latch circuit that can be switched between a latch that holds a signal sent from the on / off control input / output terminal to the on / off control circuit and an open that allows the signal to pass through, and the abnormality detection circuit. The first switch means and a timing generation circuit for controlling the latch circuit are provided based on the presence or absence of an abnormality detected by the timing generation circuit, and the timing generation circuit turns on / off control when the abnormality detection circuit detects an abnormality. The first timing for latching the on control signal generated in the output terminal by the latch circuit, the second timing for turning on the first switch means after the first timing, and the first timing after the second timing. By generating a third timing for turning off the switch means and a fourth timing for releasing the latch of the latch circuit after the third timing, and repeating the first to fourth timings after the fourth timing, The feature is that the state of outputting the abnormality diagnosis signal from the on / off control input / output terminal and the state of opening the on / off control input / output terminal and inputting the on / off control signal are alternately repeated. To do.
請求項7にかかる発明は、請求項2乃至6のいずれか1つに記載の増幅装置において、前記制御装置は、前記オン/オフ制御入出力端子から前記異常診断入力端子に入力する前記異常診断信号の繰り返し回数を所定数カウントすることで、前記オン/オフ制御出力端子の信号を前記オン制御信号出力用から前記オフ制御信号出力用に切り替えることを特徴とする。
The invention according to
請求項8にかかる発明は、請求項2乃至6のいずれか1つに記載の増幅装置において、前記制御装置は、前記オン/オフ制御入出力端子から前記異常診断入力端子に入力する前記異常診断信号の繰り返しの継続時間が所定時間を経過することで、前記オン/オフ制御出力端子の信号を前記オン制御信号出力用から前記オフ制御信号出力用に切り替えることを特徴とする。 The invention according to claim 8 is the amplification device according to any one of claims 2 to 6, wherein the control device inputs the abnormality diagnosis from the on / off control input / output terminal to the abnormality diagnosis input terminal. When the duration of signal repetition elapses for a predetermined time, the signal of the on / off control output terminal is switched from the on control signal output to the off control signal output.
本発明の増幅装置によれば、オン/オフ制御入出力端子を、増幅器のオン/オフ制御信号の入力用と増幅器に異常が発生した際の異常診断信号の出力用として共用することができるので、異常診断信号の出力端子を特別に設ける必要がないことはもとより、異常発生時には、オン/オフ制御入出力端子にオン制御信号と異常診断信号が繰り返され、その繰り返しは“H”、“L”を繰り返すデジタル信号となる。このため、制御装置の異常診断入力端子にA/Dコンバータを備える必要はない。したがって、増幅装置のパッケージの端子数の増加やコストアップを回避しつつ、内蔵する増幅器の安全性や信頼性を向上できる利点がある。 According to the amplification device of the present invention, the on / off control input / output terminals can be shared for inputting the on / off control signal of the amplifier and for outputting the abnormality diagnosis signal when an abnormality occurs in the amplifier. , It is not necessary to provide a special output terminal for the abnormality diagnosis signal, and when an abnormality occurs, the on control signal and the abnormality diagnosis signal are repeated at the on / off control input / output terminals, and the repetition is "H", "L". It becomes a digital signal that repeats ". Therefore, it is not necessary to provide an A / D converter at the abnormality diagnosis input terminal of the control device. Therefore, there is an advantage that the safety and reliability of the built-in amplifier can be improved while avoiding an increase in the number of terminals and a cost increase in the package of the amplification device.
<第1実施例>
図1は本発明の第1実施例を示すブロック図で、制御装置としてのマイコン(マイクロコンピュータ)10によって増幅器21の動作と停止が制御される異常診断機能を備えた増幅装置20を示す。
<First Example>
FIG. 1 is a block diagram showing a first embodiment of the present invention, showing an
マイコン10において、M11はオープンドレイン型のNMOSトランジスタであり、ソースが接地され、ドレインがオン/オフ制御出力端子T11に接続されている。T12は異常診断入力端子であり、内部のバッファ11に接続されている。オン/オフ制御出力端子T11はオン制御信号出力用のときはハイインピーダンスになり、オフ制御信号出力用のときは“L”になる。
In the
増幅装置20において、T21は信号入力端子、T22は信号出力端子であり、両端子T21,T22の間に増幅器21が接続されている。T23はオン/オフ制御入出力端子であり、マイコンの10のオン/オフ制御出力端子T11と異常診断入力端子T12に接続されている。R1はオン/オフ制御入出力端子T23をプルアップするための抵抗であり、増幅装置20に内蔵されていてもよい。M21はオープンドレイン型のNMOSトランジスタであり、ドレインがオン/オフ制御入出力端子T23に接続され、ソースが接地されている。このトランジスタM21は第1スイッチSW1を構成する。22は増幅器21の動作(オン)と停止(オフ)を制御するオン/オフ制御回路である。23は異常検出回路であり、増幅器21の動作中において自身の異常電流や異常発熱、出力短絡などが発生した際に異常検出信号を出力する。
In the
24はラッチ回路であり、オン/オフ制御入出力端子T23からオン/オフ制御回路22に入力する信号を保持するラッチとその信号を通過させる開放の一方に切り替えられる。このラッチ回路24は、C端子の信号が“L”の期間は“L”になった時点にD端子に入力している信号をラッチしてQ端子から出力し、C端子の信号が“H”の期間はD端子に入力する信号をそのまま通過させてQ端子から出力する。
25はタイミング生成回路であり、異常検出回路23から異常検出信号が入力することで、P1端子とP2端子からH/Lを繰り返す180度位相が異なる2相信号を出力する。P1端子はラッチ回路24のC端子に接続され、P2端子はNMOSトランジスタM21のゲートに接続されている。
請求項との関連では、抵抗R1、トランジスタM21(スイッチSW1)、ラッチ回路24、及びタイミング生成回路25が、異常動作時制御手段を構成している。
In the context of the claims, the resistor R1, the transistor M21 (switch SW1), the
次に、図2のタイミングチャートと図3のフローチャートを参照して、本実施例の動作を説明する。まず、通常動作時は、マイコン10のトランジスタM11がオフしていて、そのドレインはハイインピーダンスであり、オン/オフ制御入出力端子T23は抵抗R1によって“H”のオン制御信号に持ち上げられている。
Next, the operation of this embodiment will be described with reference to the timing chart of FIG. 2 and the flowchart of FIG. First, during normal operation, the transistor M11 of the
このとき、異常検出回路23から異常検出信号は出力しない(ステップS1、S2)ので、タイミング生成回路25のP1端子は“H”であり、ラッチ回路24のC端子は“H”になってラッチ開放状態になっており、オン/オフ制御入出力端子T23に入力している“H”のオン制御信号がそのまま通過してオン/オフ制御回路22に入力し、増幅器21は動作状態に制御されている。また、タイミング生成回路25のP2端子は“L”であるので、トランジスタM21はオフしている。
At this time, since the abnormality detection signal is not output from the abnormality detection circuit 23 (steps S1 and S2), the P1 terminal of the
以上ような通常動作をしている増幅器21に、時刻t1において異常が発生し、それを検出した異常検出回路23が異常検出信号を発生する(ステップS2)と、タイミング生成回路25のP1端子の信号が“L”に立ち下り、ラッチ回路24がそのときD端子に入力しているオン/オフ制御入出力端子T23の“H”のオン制御信号をラッチして(ステップS3)Q端子に出力し、増幅器21は動作状態が保持される。
When an abnormality occurs in the
時刻t2になると、タイミング生成回路25のP2端子の信号が“H”に立ち上るので、トランジスタM21がオンして、オン/オフ制御入出力端子T23の信号を“H”のオン制御信号から“L”の異常診断信号(増幅装置20のオン/オフ制御入出力端子T23からマイコン10の異常診断入力端子T12に入力させるための“L”のオフ制御信号を、本実施例ではこのように「“L”の異常診断信号」と呼ぶ。)に変化させ、異常診断入力端子T12に“L”の異常診断信号が入力する(ステップS4)。このとき、ラッチ回路24はラッチ状態にあるのでQ端子は“H”のオン制御信号から変化せず、増幅器21は動作状態が保持される。
At time t2, the signal at the P2 terminal of the
時刻t3になると、タイミング生成回路25のP2端子が“H”から“L”に変化するので、トランジスタM21がオンからオフに変化し、オン/オフ制御入出力端子T23は抵抗R1によりプルアップされて“H”のオン制御信号に復帰する。異常診断入力端子T12も同様に“H”のオン制御信号に復帰する(ステップS5)。このとき、タイミング生成回路25のP1端子は“L”を継続するので、ラッチ状態にあり、Q端子は“H”のオン制御信号のままであり、増幅器21は動作状態が保持される。
At time t3, the P2 terminal of the
時刻t4になると、タイミング生成回路25のP1端子の信号が“L”から“H”に変化するので、ラッチ回路24がラッチ開放状態に切り替わり(ステップS6)、D端子に入力しているオン/オフ制御入出力端子T23の“H”のオン制御信号をそのままQ端子に通過させ、増幅器21は動作状態が保持される。
At time t4, the signal of the P1 terminal of the
時刻t5以降では、上記した時刻t1〜t4における動作と同じ動作が繰り返される。 After the time t5, the same operation as the above-mentioned operations at the times t1 to t4 is repeated.
以上のようにして、増幅器21の異常が検出されたときは、オン/オフ制御入出力端子T23の信号が“H”のオン制御信号と“L”の異常診断信号を繰り返すが、ラッチ回路24のQ端子は“H”のオン制御信号から変化せず、増幅器21は動作状態を継続する。マイコン10の異常診断入力端子T12には“H”のオン制御信号と“L”の異常診断信号を繰り返す信号がバッファ11から内部に取り込まれて、“L”から“H”に変化するエッジが、内部のカウンタ(図示せず)をカウントアップさせる。
As described above, when an abnormality of the
そして、そのカウンタのカウント値が予め設定された値に達した時刻txにおいて、トランジスタM11がオンに制御される。この結果、オン/オフ制御出力端子T21が“L”のオフ制御信号に制御される(ステップS9、S10)。このため、増幅装置20のオン/オフ制御入出力端子T23が強制的に“L”のオフ制御信号になり、この信号がラッチ開放状態のラッチ回路24を通過してオン/オフ制御回路22に入力し、増幅器21が動作停止に制御される(ステップS7、S8)。
Then, at the time tx when the count value of the counter reaches a preset value, the transistor M11 is controlled to be turned on. As a result, the on / off control output terminal T21 is controlled by the off control signal of “L” (steps S9 and S10). Therefore, the on / off control input / output terminal T23 of the
このとき、マイコン10では、エラー告知とエラーログ記録が行われ(ステップS11)、故障認知となる(ステップS12)。
At this time, the
<第2実施例>
図4は本発明の第2実施例を示すブロック図で、制御装置としてのマイコン10によって増幅器21の動作と停止が制御される異常診断機能を備えた増幅装置20Aを示す。本実施例の増幅装置20Aでは、図1の増幅装置20におけるラッチ回路24に代えて、オン/オフ制御入出力端子T23とオン/オフ制御回路22との間に第2スイッチSW2を接続し、そのスイッチSW2とオン/オフ制御回路22の共通接続点と正電源端子+Vとの間にプルアップ用の抵抗R2を接続している。スイッチSW2はタイミング生成回路25のP1端子が“H”のときオンし、“L”のときオフする。他は図1の増幅装置20と同じである。
<Second Example>
FIG. 4 is a block diagram showing a second embodiment of the present invention, showing an
請求項との関連では、抵抗R1,R2、トランジスタM21、スイッチSW2、及びタイミング生成回路25が、異常動作時制御手段を構成している。
In relation to the claims, the resistors R1 and R2, the transistor M21, the switch SW2, and the
通常動作時は、タイミング生成回路25のP1端子が“H”であるのでスイッチSW2がオンし、またP2端子が“L”であるのでトランジスタM21がオフする。よって、オン/オフ制御回路22には抵抗R1,R2によってプルアップされた“H”のオン制御信号が入力し、増幅器21は動作状態に制御される。
During normal operation, the P1 terminal of the
異常検出回路23で増幅器21の異常が検出されると、タイミング生成回路25のP1端子が“L”になってからP2端子が“H”になり、その後にP2端子が“L”になってからP1端子が“H”なる動作(図2の時刻t1〜t4の動作)が繰り返される。
When an abnormality of the
このため、時刻t1において異常が発生し、それを検出した異常検出回路23が異常検出信号を発生すると、タイミング生成回路25のP1端子の信号が“L”に立ち下り、スイッチSW2がオフになる。このときオン/オフ制御回路22には抵抗R2によってプルアップされた“H”のオン制御信号が入力して、増幅器21は動作状態が保持される。
Therefore, when an abnormality occurs at time t1 and the
時刻t2になると、タイミング生成回路25のP2端子の信号が“H”に立ち上るので、トランジスタM21がオンして、オン/オフ制御入出力端子T23の信号を“H”のオン制御信号から“L”の異常診断信号に変化させ、異常診断入力端子T12に“L”の異常診断信号が入力する。このときも、オン/オフ制御回路22には抵抗R2によってプルアップされた“H”のオン制御信号が入力して、増幅器21は動作状態が保持される。
At time t2, the signal of the P2 terminal of the
時刻t3になると、タイミング生成回路25のP2端子が“H”から“L”に変化するので、トランジスタM21がオンからオフに変化し、オン/オフ制御入出力端子T23は抵抗R1によりプルアップされて“H”のオン制御信号に復帰する。異常診断入力端子T12も同様に“L”の異常診断信号から“H”のオン制御信号に復帰する。このときも、オン/オフ制御回路22には抵抗R2によりプルアップされた“H”のオン制御信号が入力して、増幅器21は動作状態が保持される。
At time t3, the P2 terminal of the
時刻t4になると、タイミング生成回路25のP1端子の信号が“L”から“H”に変化するのでスイッチSW2がオンする。このため、オン/オフ制御回路22には抵抗R1,R2によりプルアップされた“H”のオン制御信号が入力して、増幅器21は動作状態が保持される。
At time t4, the signal at the P1 terminal of the
時刻t5以降では、上記した時刻t1〜t4における動作と同じ動作が繰り返される。その他の動作は、図1の第1実施例の動作と同じである。 After the time t5, the same operation as the above-mentioned operations at the times t1 to t4 is repeated. Other operations are the same as those of the first embodiment of FIG.
<第3実施例>
図5は本発明の第3実施例を示すブロック図で、制御装置としてのマイコン10によって増幅器21の動作と停止が制御される異常診断機能を備えた増幅装置20Bを示す。本実施例の増幅装置20Bでは、図1の増幅装置20におけるラッチ回路24に代えて、オン/オフ制御入出力端子T23とオン/オフ制御回路22との間に抵抗R3を接続し、その抵抗R3とオン/オフ制御回路22の共通接続点と正電源端子+Vとの間に第3スイッチSW3を接続している。スイッチSW3はタイミング生成回路25のP1端子が“H”のときオフし、“L”のときオンする。他は図1の増幅装置20と同じである。
<Third Example>
FIG. 5 is a block diagram showing a third embodiment of the present invention, showing an
請求項との関連では、抵抗R1,R3、トランジスタM21、スイッチSW3、及びタイミング生成回路25が、異常動作時制御手段を構成している。
In relation to the claims, the resistors R1 and R3, the transistor M21, the switch SW3, and the
通常動作時は、タイミング生成回路25のP1端子が“H”であるので、スイッチSW3はオフして、オン/オフ制御入出力端子T23の“H”のオン制御信号が抵抗R3を介してオン/オフ制御回路22に入力して、増幅器21は動作状態に制御されている。
During normal operation, the P1 terminal of the
異常検出回路23で増幅器21の異常が検出されると、タイミング生成回路25のP1端子が“L”になってからP2端子が“H”になり、その後にP2端子が“L”になってからP1端子が“H”なる動作(図2の時刻t1〜T4の動作)が繰り返される。
When an abnormality of the
このため、時刻t1において異常が発生し、それを検出した異常検出回路23が異常検出信号を発生すると、タイミング生成回路25のP1端子の信号が“L”に立ち下り、スイッチSW3がオンになり、オン/オフ制御回路22にはスイッチSW3によって“H”のオン制御信号が入力して、増幅器21は動作状態が保持される。
Therefore, when an abnormality occurs at time t1 and the
時刻t2になると、タイミング生成回路25のP2端子の信号が“H”に立ち上るので、トランジスタM21がオンして、オン/オフ制御入出力端子T23の信号を“H”のオン制御信号から“L”の異常診断信号に変化させ、異常診断入力端子T12に“L”の異常診断信号が入力する。このときも、オン/オフ制御回路22にはスイッチSW3によって“H”のオン制御信号が入力して、増幅器21は動作状態が保持される。
At time t2, the signal of the P2 terminal of the
時刻t3になると、タイミング生成回路25のP2端子が“H”から“L”に変化するので、トランジスタM21がオンからオフに変化し、オン/オフ制御入出力端子T23は抵抗R1によりプルアップされて“H”のオン制御信号に復帰する。異常診断入力端子T12も同様に“L”の異常診断信号から“H”のオン制御信号に復帰する。このとき、オン/オフ制御回路22にはスイッチSW3により“H”のオン制御信号が入力して、増幅器21は動作状態が保持される。
At time t3, the P2 terminal of the
時刻t4になると、タイミング生成回路25のP1端子の信号が“L”から“H”に変化するのでスイッチSW3がオフするが、オン/オフ制御入出力端子T23の“H”のオン制御信号がオン/オフ制御回路22に入力するので、増幅器21は動作状態が保持される。
At time t4, the signal at the P1 terminal of the
時刻t5以降では、上記した時刻t1〜t4における動作と同じ動作が繰り返される。その他の動作は、第1実施例の動作と同じである。 After the time t5, the same operation as the above-mentioned operations at the times t1 to t4 is repeated. Other operations are the same as those of the first embodiment.
<第4実施例>
図6は本発明の第4実施例を示すブロック図で、制御装置としてのマイコン10Aによって増幅器21の動作と停止が制御される異常診断機能を備えた増幅装置20を示す。本実施例のマイコン10Aでは、オン/オフ制御出力端子T11の電位をCMOS出力回路12により“H”のオン制御信号と“L”のオフ制御信号に制御するマイコン10Aを使用している。また、プルアップ抵抗R1に代えて、マイコン10Aのオン/オフ制御出力端子T11と増幅装置20のオン/オフ制御入出力端子T23の間に抵抗R4を接続している。制御回路10Aのオン/オフ制御出力端子T11は、オン制御信号出力用のときは“H”になり、オフ制御信号出力用のときは“L”になる。
<Fourth Example>
FIG. 6 is a block diagram showing a fourth embodiment of the present invention, showing an
請求項との関連では、抵抗R4、トランジスタM21、ラッチ回路24、及びタイミング生成回路25が、異常動作時制御手段を構成している。
In the context of the claims, the resistor R4, the transistor M21, the
通常動作時は、マイコン10AのCMOS出力回路12の出力が“H”のオン制御信号に設定され、その信号が増幅装置20のオン/オフ制御入出力端子T23に入力する。このときタイミング生成回路25のP1端子が“H”であるので、オン/オフ制御出力端子T21の“H”のオン制御信号がラッチ解除状態のラッチ回路24を通過してオン/オフ制御回路22に入力して、増幅器21は動作状態に制御されている。
During normal operation, the output of the
異常検出回路23で増幅器21の異常が検出されると、タイミング生成回路25のP1端子が“L”になってからP2端子が“H”になり、その後にP2端子が“L”になってからP1端子が“H”なる動作(図2の時刻t1〜T4の動作)が繰り返される。
When an abnormality of the
このため、時刻t1において異常が発生し、それを検出した異常検出回路23が異常検出信号を発生すると、タイミング生成回路25のP1端子の信号が“L”に立ち下り、ラッチ回路24がそのときD端子に入力しているオン/オフ制御入出力端子T23の“H”のオン制御信号をラッチしてQ端子に出力し、増幅器21は動作状態が保持される。
Therefore, when an abnormality occurs at time t1 and the
時刻t2になると、タイミング生成回路25のP2端子の信号が“H”に立ち上るので、トランジスタM21がオンして、オン/オフ制御入出力端子T23の信号を“H”のオン制御信号から“L”の異常診断信号に変化させ、マイコン10Aの異常診断入力端子T12に“L”の異常診断御信号が入力する。このとき、ラッチ回路24はラッチ状態にあってQ端子は“H”のオン制御信号から変化せず、増幅器21は動作状態が保持される。
At time t2, the signal of the P2 terminal of the
時刻t3になると、タイミング生成回路25のP2端子が“H”から“L”に変化するので、トランジスタM21がオンからオフに変化し、オン/オフ制御入出力端子T23にはマイコン10Aの抵抗R4を経由した“H”のオン制御信号が入力する。異常診断入力端子T12も同様に“L”の異常診断信号から“H”のオン制御信号に復帰する。このとき、タイミング生成回路25のP1端子は“L”を継続するので、ラッチ状態にあり、Q端子は“H”のオン制御信号のままであり、増幅器21は動作状態が保持される。
At time t3, the P2 terminal of the
時刻t4になると、タイミング生成回路25のP1端子の信号が“L”から“H”に変化するので、ラッチ回路24がラッチ開放状態に切り替わり、D端子に入力しているオン/オフ制御入出力端子T23の“H”のオン制御信号をそのままQ端子に通過させ、増幅器21は動作状態が保持される。
At time t4, the signal of the P1 terminal of the
時刻t5以降では、上記した時刻t1〜t4における動作と同じ動作が繰り返される。その他の動作は、第1実施例の動作と同じである。 After the time t5, the same operation as the above-mentioned operations at the times t1 to t4 is repeated. Other operations are the same as those of the first embodiment.
<その他の実施例>
なお、以上説明した第1〜第4実施例では、増幅器21に異常が発生したとき、マイコン10の異常診断入力端子T12やマイコン10Aの異常診断入力端子T13に入力する“L”の異常診断信号と“H”オン制御信号の繰り返し回数をカウンタでカウントして、トランジスタM11をオンさせ、あるいはCMOS出力回路12の出力を“L”に制御して、オン/オフ制御出力端子T11を“L”のオフ制御信号に制御するようにしたが、これに限られるものではない。
<Other Examples>
In the first to fourth embodiments described above, when an abnormality occurs in the
たとえば、異常診断入力端子T12に繰り返し入力する“L”の異常診断信号が最初に“L”になってから、タイマで設定した所定時間を経過しても“L”と“H”が繰り返されている場合に、オン/オフ制御出力端子T11を“L”のオフ制御信号に制御してもよい。 For example, after the abnormality diagnosis signal of "L" repeatedly input to the abnormality diagnosis input terminal T12 becomes "L" for the first time, "L" and "H" are repeated even after a predetermined time set by the timer has elapsed. If this is the case, the on / off control output terminal T11 may be controlled to an “L” off control signal.
10,10A,10B:マイコン(制御装置)、11:バッファ、12:CMOS出力回路、13:A/Dコンバータ、T11:オン/オフ制御出力端子、T12,T13:異常診断入力端子
20,20A,20B,20C,20D:増幅装置、21:増幅器、22:オン/オフ制御回路、23;異常検出回路、24:ラッチ回路、25:タイミング生成回路、26:電流源、T21:信号入力端子、T22:信号出力端子、T23:オン/オフ制御入出力端子、T24:オン/オフ制御入力端子、T25:オン/オフ制御出力端子
10, 10A, 10B: Microcomputer (control device), 11: Buffer, 12: CMOS output circuit, 13: A / D converter, T11: On / off control output terminal, T12, T13: Abnormality
Claims (8)
オン制御信号出力用とオフ制御信号出力用に切り替えられ前記オン/オフ制御入出力端子に前記オン/オフ制御信号を出力するオン/オフ制御出力端子と、前記オン/オフ制御入出力端子から出力する前記異常診断信号を入力する異常診断入力端子とを有し、該異常診断入力端子に入力した前記異常診断信号を判定することで前記オン/オフ制御出力端子の信号を前記オン制御信号出力用から前記オフ制御信号出力用に切り替える制御装置を前記増幅装置に接続して備え、
前記制御装置の前記オン/オフ制御出力端子が前記オフ制御信号出力用に切り替えられたとき、前記異常動作時制御手段と前記オン/オフ制御回路によって前記増幅器がオフに制御されることを特徴とする増幅装置。 In the amplification device according to claim 1,
An on / off control output terminal that is switched between an on control signal output and an off control signal output and outputs the on / off control signal to the on / off control input / output terminal, and an output from the on / off control input / output terminal. It has an abnormality diagnosis input terminal for inputting the abnormality diagnosis signal, and by determining the abnormality diagnosis signal input to the abnormality diagnosis input terminal, the signal of the on / off control output terminal is used for the on control signal output. A control device for switching from to the off control signal output is provided by connecting to the amplification device.
When the on / off control output terminal of the control device is switched for the off control signal output, the amplifier is controlled to be off by the abnormal operation control means and the on / off control circuit. Amplification device.
前記制御装置は、前記オン/オフ制御出力端子を前記オン制御信号出力用のハイインピーダンスと前記オフ制御信号出力用の接地電位に切り替えるオープンドレイントランジスタを備え、
前記異常動作時制御手段は、前記オン/オフ制御入出力端子をプルアップする第1抵抗と、前記オン/オフ制御入出力端子と接地間に接続された第1スイッチ手段と、前記異常検出回路が検出する異常の有無に基づいて前記第1スイッチ手段と前記ラッチ回路を制御するタイミング生成回路を備え、
前記タイミング生成回路は、前記異常検出回路が異常を検出したとき前記オン/オフ制御入出力端子に生じている前記オン制御信号を前記ラッチ回路でラッチする第1タイミングと、該第1タイミングの後に前記第1スイッチ手段をオンさせる第2タイミングと、該第2タイミングの後に前記第1スイッチ手段をオフさせる第3タイミングと、該第3タイミングの後に前記ラッチ回路のラッチを開放させる第4タイミングとを生成し、該第4タイミングの後に前記第1乃至第4タイミングを繰り返すことで、前記オン/オフ制御入出力端子から前記異常診断信号を出力する状態と前記オン/オフ制御入出力端子を開放し前記オン/オフ制御信号が入力される状態とを交互に繰り返す、
ことを特徴とする増幅装置。 In the amplification device according to claim 2,
The control device includes an open drain transistor that switches the on / off control output terminal between a high impedance for the on control signal output and a ground potential for the off control signal output.
The abnormal operation time control means comprises: a first resistor for pulling up the ON / OFF control input and output terminals, the on / off control input terminal and a first switch means connected between the ground, before Symbol abnormality detection A timing generation circuit for controlling the first switch means and the latch circuit based on the presence or absence of an abnormality detected by the circuit is provided.
The timing generation circuit has a first timing in which the on control signal generated in the on / off control input / output terminal when the abnormality detection circuit detects an abnormality is latched by the latch circuit, and after the first timing. A second timing for turning on the first switch means, a third timing for turning off the first switch means after the second timing, and a fourth timing for releasing the latch of the latch circuit after the third timing. Is generated, and the first to fourth timings are repeated after the fourth timing to open the state of outputting the abnormality diagnosis signal from the on / off control input / output terminal and the on / off control input / output terminal. The state in which the on / off control signal is input is repeated alternately.
Amplification device characterized by that.
前記制御装置は、前記オン/オフ制御出力端子を前記オン制御信号出力用のハイインピーダンスと前記オフ制御信号出力用の接地電位に切り替えるオープンドレイントランジスタを備え、
前記異常動作時制御手段は、前記オン/オフ制御入出力端子をプルアップする第1抵抗と、前記オン/オフ制御入出力端子と接地間に接続された第1スイッチ手段と、前記オン/オフ制御入出力端子と前記オン/オフ制御回路の間に接続された第2スイッチ手段と、該第2スイッチ手段と前記オン/オフ制御回路の入力側の共通接続点をプルアップする第2抵抗と、前記異常検出回路が検出する異常の有無に基づいて前記第1スイッチ手段と前記第2スイッチ手段を制御するタイミング生成回路を備え、
前記タイミング生成回路は、前記異常検出回路が異常を検出したとき前記第2スイッチ手段をオフさせる第1タイミングと、該第1タイミングの後に前記第1スイッチ手段をオンさせる第2タイミングと、該第2タイミングの後に前記第1スイッチ手段をオフさせる第3タイミングと、該第3タイミングの後に前記第2スイッチ手段をオンさせる第4タイミングとを生成し、該第4タイミングの後に前記第1乃至第4タイミングを繰り返すことで、前記オン/オフ制御入出力端子から前記異常診断信号を出力する状態と前記オン/オフ制御入出力端子を開放し前記オン/オフ制御信号が入力される状態とを交互に繰り返す、
ことを特徴とする増幅装置。 In the amplification device according to claim 2,
The control device includes an open drain transistor that switches the on / off control output terminal between a high impedance for the on control signal output and a ground potential for the off control signal output.
The abnormal operation control means includes a first resistor that pulls up the on / off control input / output terminal, a first switch means that is connected between the on / off control input / output terminal and the ground, and the on / off. A second switch means connected between the control input / output terminal and the on / off control circuit, and a second resistor that pulls up a common connection point between the second switch means and the input side of the on / off control circuit. A timing generation circuit for controlling the first switch means and the second switch means based on the presence or absence of an abnormality detected by the abnormality detection circuit is provided.
The timing generation circuit includes a first timing for turning off the second switch means when the abnormality detection circuit detects an abnormality, a second timing for turning on the first switch means after the first timing, and the first timing. A third timing for turning off the first switch means after the second timing and a fourth timing for turning on the second switch means after the third timing are generated, and the first to first steps are generated after the fourth timing. By repeating the four timings, the state of outputting the abnormality diagnosis signal from the on / off control input / output terminal and the state of opening the on / off control input / output terminal and inputting the on / off control signal are alternated. Repeat to
Amplification device characterized by that.
前記制御装置は、前記オン/オフ制御出力端子を前記オン制御信号出力用のハイインピーダンスと前記オフ制御信号出力用の接地電位に切り替えるオープンドレイントランジスタを備え、
前記異常動作時制御手段は、前記オン/オフ制御入出力端子をプルアップする第1抵抗と、前記オン/オフ制御入出力端子と接地との間に接続された第1スイッチ手段と、前記オン/オフ制御入出力端子と前記オン/オフ制御回路の間に接続された第3抵抗と、前記第3抵抗と前記オン/オフ制御回路の入力側との共通接続点と正電源端子との間に接続された第3スイッチ手段と、前記異常検出回路が検出する異常の有無に基づいて前記第1及び第3スイッチ手段を制御するタイミング生成回路を備え、
前記タイミング生成回路は、前記異常検出回路が異常を検出したとき前記第3スイッチ手段をオンさせる第1タイミングと、該第1タイミングの後に前記第1スイッチ手段をオンさせる第2タイミングと、該第2タイミングの後に前記第1スイッチ手段をオフさせる第3タイミングと、該第3タイミングの後に前記第3スイッチ手段をオフさせる第4タイミングとを生成し、該第4タイミングの後に前記第1乃至第4タイミングを繰り返すことで、前記オン/オフ制御入出力端子から前記異常診断信号を出力する状態と前記オン/オフ制御入出力端子を開放し前記オン/オフ制御信号が入力される状態とを交互に繰り返す、
ことを特徴とする増幅装置。 In the amplification device according to claim 2,
The control device includes an open drain transistor that switches the on / off control output terminal between a high impedance for the on control signal output and a ground potential for the off control signal output.
The abnormal operation control means includes a first resistor that pulls up the on / off control input / output terminal, a first switch means connected between the on / off control input / output terminal and ground, and the on. Between the third resistor connected between the / off control input / output terminal and the on / off control circuit, the common connection point between the third resistor and the input side of the on / off control circuit, and the positive power supply terminal. A third switch means connected to the above and a timing generation circuit for controlling the first and third switch means based on the presence or absence of an abnormality detected by the abnormality detection circuit.
The timing generation circuit includes a first timing for turning on the third switch means when the abnormality detection circuit detects an abnormality, a second timing for turning on the first switch means after the first timing, and the first timing. A third timing for turning off the first switch means after the second timing and a fourth timing for turning off the third switch means after the third timing are generated, and the first to first steps are generated after the fourth timing. By repeating the four timings, the state of outputting the abnormality diagnosis signal from the on / off control input / output terminal and the state of opening the on / off control input / output terminal and inputting the on / off control signal are alternated. Repeat to
Amplification device characterized by that.
前記制御装置は、前記オン/オフ制御出力端子を前記オン制御信号出力用と前記オフ制御信号出力用で切り替えるCMOS出力回路を備え、
前記異常動作時制御手段は、前記オン/オフ制御出力端子と前記オン/オフ制御入出力端子との間に接続された第4抵抗と、前記オン/オフ制御入出力端子と接地間に接続された第1スイッチ手段と、前記オン/オフ制御入出力端子から前記オン/オフ制御回路に送出される信号を保持するラッチと通過させる開放の一方に切り替えられるラッチ回路と、前記異常検出回路が検出する異常の有無に基づいて前記第1スイッチ手段と前記ラッチ回路を制御するタイミング生成回路とを備え、
前記タイミング生成回路は、前記異常検出回路が異常を検出したとき前記オン/オフ制御入出力端子に生じている前記オン制御信号を前記ラッチ回路でラッチする第1タイミングと、該第1タイミングの後に前記第1スイッチ手段をオンさせる第2タイミングと、該第2タイミングの後に前記第1スイッチ手段をオフさせる第3タイミングと、該第3タイミングの後に前記ラッチ回路のラッチを開放させる第4タイミングとを生成し、該第4タイミングの後に前記第1乃至第4タイミングを繰り返すことで、前記オン/オフ制御入出力端子から前記異常診断信号を出力する状態と前記オン/オフ制御入出力端子を開放し前記オン/オフ制御信号が入力される状態とを交互に繰り返す、
ことを特徴とする増幅装置。 In the amplification device according to claim 2,
The control device includes a CMOS output circuit that switches the on / off control output terminal between the on control signal output and the off control signal output.
The abnormal operation control means is connected between a fourth resistor connected between the on / off control output terminal and the on / off control input / output terminal, and between the on / off control input / output terminal and ground. The first switch means, a latch circuit that can be switched between a latch that holds a signal sent from the on / off control input / output terminal to the on / off control circuit, and an open that allows the signal to pass through, and the abnormality detection circuit detect the abnormality. The first switch means and the timing generation circuit for controlling the latch circuit are provided based on the presence or absence of an abnormality.
The timing generation circuit has a first timing in which the on control signal generated in the on / off control input / output terminal when the abnormality detection circuit detects an abnormality is latched by the latch circuit, and after the first timing. A second timing for turning on the first switch means, a third timing for turning off the first switch means after the second timing, and a fourth timing for releasing the latch of the latch circuit after the third timing. Is generated, and the first to fourth timings are repeated after the fourth timing to open the state of outputting the abnormality diagnosis signal from the on / off control input / output terminal and the on / off control input / output terminal. The state in which the on / off control signal is input is repeated alternately.
Amplification device characterized by that.
前記制御装置は、前記オン/オフ制御入出力端子から前記異常診断入力端子に入力する前記異常診断信号の繰り返し回数を所定数カウントすることで、前記オン/オフ制御出力端子から出力される信号を前記オン制御信号から前記オフ制御信号に切り替えることを特徴とする増幅装置。 In the amplification device according to any one of claims 2 to 6.
The control device counts a predetermined number of repetitions of the abnormality diagnosis signal input from the on / off control input / output terminal to the abnormality diagnosis input terminal, thereby generating a signal output from the on / off control output terminal. An amplification device characterized by switching from the on control signal to the off control signal.
前記制御装置は、前記オン/オフ制御入出力端子から前記異常診断入力端子に入力する前記異常診断信号の繰り返しの継続時間が所定時間を経過することで、前記オン/オフ制御出力端子から出力される信号を前記オン制御信号から前記オフ制御信号に切り替えることを特徴とする増幅装置。 In the amplification device according to any one of claims 2 to 6.
The control device is output from the on / off control output terminal when a predetermined time elapses for the duration of repetition of the abnormality diagnosis signal input from the on / off control input / output terminal to the abnormality diagnosis input terminal. An amplification device, characterized in that the signal is switched from the on control signal to the off control signal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016250585A JP6853664B2 (en) | 2016-12-26 | 2016-12-26 | Amplification device with anomaly diagnosis function |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016250585A JP6853664B2 (en) | 2016-12-26 | 2016-12-26 | Amplification device with anomaly diagnosis function |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018107565A JP2018107565A (en) | 2018-07-05 |
JP6853664B2 true JP6853664B2 (en) | 2021-03-31 |
Family
ID=62788250
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016250585A Active JP6853664B2 (en) | 2016-12-26 | 2016-12-26 | Amplification device with anomaly diagnosis function |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6853664B2 (en) |
-
2016
- 2016-12-26 JP JP2016250585A patent/JP6853664B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018107565A (en) | 2018-07-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4879645B2 (en) | Motor drive device and electric apparatus using the same | |
JP4253720B2 (en) | Power-on reset circuit | |
US7525271B2 (en) | Motor driving circuit having low current consumption under a standby mode | |
JP2005045428A (en) | Gate driving circuit and semiconductor device | |
JP2018046431A (en) | Class d amplifier circuit, control method thereof, audio output device, and electronic apparatus | |
EP2936171B1 (en) | Mains voltage zero-crossing detector | |
JP5175142B2 (en) | Short detection circuit | |
JP4882710B2 (en) | Load drive device failure detection device and load drive IC | |
US6583629B1 (en) | Magnetic digital signal coupler monitor | |
JP2019198031A (en) | Driving device for totem pole circuit | |
JP6853664B2 (en) | Amplification device with anomaly diagnosis function | |
JP2007065961A (en) | Electronic control device and method | |
US20120249185A1 (en) | Protection circuit for driving capacitive loads | |
JP5054441B2 (en) | Regulator circuit | |
US6982531B2 (en) | Driving circuit for switches of direct current fan motor | |
JP2008148378A (en) | Semiconductor integrated circuit and power supply | |
JP6330364B2 (en) | Amplifier circuit protection circuit | |
US20100014202A1 (en) | Control Circuit for a Power Field-Effect Transistor and Method for Configuring a Control Circuit for a Power Field-Effect Transistor | |
US20050162231A1 (en) | Signal output apparatus | |
US20030169091A1 (en) | Circuit and method for detecting the state of a switch with reduced power | |
JP4602008B2 (en) | CMOS output buffer circuit | |
US9431984B2 (en) | Acoustic apparatus | |
JP2003124797A (en) | Input circuit | |
JP2540765B2 (en) | Malfunction prevention test circuit | |
JP7234868B2 (en) | Semiconductor device drive circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191113 |
|
RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20200207 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20200408 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201008 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201013 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201208 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210224 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210312 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6853664 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |