JP6849398B2

JP6849398B2 - 増幅回路、送信回路及び駆動電流生成方法

Info

Publication number: JP6849398B2
Application number: JP2016217156A
Authority: JP
Inventors: 啓輔堀田
Original assignee: Lapis Semiconductor Co Ltd
Current assignee: Lapis Semiconductor Co Ltd
Priority date: 2016-11-07
Filing date: 2016-11-07
Publication date: 2021-03-24
Anticipated expiration: 2036-11-07
Also published as: JP2018078362A

Description

本発明は、増幅回路、送信回路及び駆動電流生成方法に関する。

高周波送信回路には、入力信号を増幅してアンテナに供給する増幅回路（パワーアンプ）が設けられている（例えば、特許文献１）。スイッチング動作により増幅回路の出力を可変とする所謂スイッチング型の高周波送信回路において、増幅回路は、送信信号をアンテナに出力する出力回路と、出力回路を駆動する駆動回路とから構成されている。

特開２００８−３０１３６５号公報

スイッチング型の高周波送信回路では、高出力の送信信号を出力するため、増幅回路に複数の出力段（出力部）からなる出力回路が設けられている。このため、増幅回路には、複数の出力段の各々に駆動電流を供給するべく、出力段の数に応じた複数の駆動回路を用意する必要があった。従って、出力段の数が増えれば増えるほど、駆動回路の回路ブロック数が増加し、増幅回路及び高周波送信回路の回路規模が増大するという問題があった。

上記課題を解決するため、本発明は、回路規模の増大を抑えた増幅回路及び送信回路を提供することを目的とする。

本発明に係る増幅回路は、入力信号を増幅して送信信号を生成する増幅回路であって、共通の入力端及び共通の出力端の間に並列に接続された第１〜第ｎ（ｎ：２以上の整数）の出力部からなり、前記送信信号を出力する出力回路と、前記第１〜第ｎの出力部の各々を駆動する駆動電流を前記出力回路に送出する回路であって、前記第１〜第ｎの出力部のうちの１の出力部を駆動するための電流を生成する電流生成部と、前記出力回路に送出する駆動電流の電流量が前記出力部の数に応じた電流量となるように調整する電流調整部と、を含み、前記第１〜第ｎの出力部の各々を駆動する駆動電流を合成した電流量の電流を合成電流として前記出力回路の前記共通の入力端に供給する駆動回路と、を有することを特徴とする。

本発明に係る送信回路は、入力データをデジタルアナログ変換してアナログ信号を生成するＤ／Ａ変換部と、前記アナログ信号を変調して入力信号を生成する変調部と、前記入力信号を増幅して送信信号を生成する増幅回路と、を有し、前記増幅回路は、共通の入力端及び共通の出力端の間に並列に接続された第１〜第ｎ（ｎ：２以上の整数）の出力部からなり、前記送信信号を出力する出力回路と、前記第１〜第ｎの出力部の各々を駆動する駆動電流を前記出力回路に送出する回路であって、前記第１〜第ｎの出力部のうちの１の出力部を駆動するための電流を生成する電流生成部と、前記出力回路に送出する駆動電流の電流量が前記出力部の数に応じた電流量となるように調整する電流調整部と、を含み、前記第１〜第ｎの出力部の各々を駆動する駆動電流を合成した電流量の電流を合成電流として前記出力回路の前記共通の入力端に供給する駆動回路と、を有することを特徴とする。

本発明に係る駆動電流生成方法は、共通の入力端及び共通の出力端の間に並列に接続された第１〜第ｎ（ｎ：２以上の整数）の出力部からなる出力回路と前記出力回路を駆動する駆動回路とを有し、入力信号を増幅して送信信号を生成する増幅回路において、前記出力回路を駆動する電流を生成する駆動電流生成方法であって、前記駆動回路は、前記第１〜第ｎの出力部のうちの１の出力部を駆動するための電流を生成するステップと、前記第１〜第ｎの出力部のうちの他の出力部を駆動するための電流を生成し、前記出力回路に送出する駆動電流の電流量が前記出力部の数に応じた電流量となるように調整するステップと、前記第１〜第ｎの出力部の各々を駆動する駆動電流を合成した電流量の電流を合成電流として前記出力回路の前記共通の入力端に供給するステップと、を実行することを特徴とする。

本発明に係る増幅回路では、駆動回路が制御信号に応じて電流量を切り替えつつ、出力段の数に応じた駆動電流を生成する。これにより、１つの駆動回路で複数の出力段を駆動することができ、増幅回路及び送信回路の回路規模の増大を抑えることが可能となる。

本発明に係る送信回路１０の構成を示すブロック図である。実施例１の駆動回路１６（ＮＡＮＤ型）の構成を示す回路図である。出力回路１７が２段である場合の増幅回路１５の構成を示すブロック図である。実施例２の駆動回路２６（ＮＯＲ型）の構成を示す回路図である。実施例３の駆動回路３６（ＮＡＮＤ型）の構成を示すブロック図である。出力回路１７がｎ段である場合の増幅回路１５の構成を示すブロック図である。実施例４の駆動回路４６（ＮＯＲ型）の構成を示すブロック図である。

以下、本発明の実施例について、図面を参照して説明する。なお、以下の各実施例における説明及び添付図面においては、実質的に同一又は等価な部分には同一の参照符号を付している。

図１は、本発明に係る送信回路１０の構成を示すブロック図である。送信回路１０は、例えばスイッチング型の高周波送信回路であり、受信回路（図示せず）との間で送受信を切り替え可能に構成されている。送信回路１０は、入力データＩＤをＤ／Ａ（Digital Analog）変換したアナログ信号ＡＳに対し、局部発振信号ＯＳに基づいて変調を行い、高周波信号である入力信号ＩＳを生成する。そして、送信回路１０は、入力信号ＩＳを増幅して送信信号ＴＳを生成して送信する。

送信回路１０は、Ｄ／Ａ変換部１１、局部発振器１２、変調部１３、制御部１４、増幅回路１５及びアンテナ１８を有する。増幅回路１５は、さらに駆動回路１６及び出力回路１７から構成されている。

Ｄ／Ａ変換部１１は、入力データＩＤをＤ／Ａ変換して、アナログ信号ＡＳを生成する。局部発振器１２は、局部発振信号ＯＳを生成して変調部１３に供給する。変調部１３は、局部発振信号ＯＳに基づいてアナログ信号ＡＳを変調し、入力信号ＩＳを高周波信号として生成する。

制御部１４は、制御信号ＣＳ及びイネーブル信号ＥＳを増幅回路１５に供給する。制御信号ＣＳ及びイネーブル信号ＥＳは、論理レベル１（以下、ハイレベルと称する）又は論理レベル０（以下、ローレベルと称する）の信号レベルを有する２値の信号である。

増幅回路１５は、入力信号ＩＳを増幅して送信信号ＴＳを生成する。駆動回路１６は、入力信号ＩＳに基づいて、出力回路１７を駆動するための駆動電流信号を生成する。出力回路１７は、駆動回路１６が出力した駆動電流信号に応じて動作し、送信信号ＴＳを生成してアンテナ１８に出力する。

図２は、駆動回路１６の構成を示す回路図である。駆動回路１６は、電流生成部１６１及び電流調整部１６２から構成されている。

電流生成部１６１は、ＮＡＮＤ回路として動作する回路であり、トランジスタＭＰ１、ＭＰ２、ＭＮ１及びＭＮ２を有する。トランジスタＭＰ１及びＭＰ２は第１チャネル型（すなわち、第１導電型のチャネル）であるＰチャネル型のＭＯＳトランジスタであり、トランジスタＭＮ１及びＭＮ２は第１チャネル型とは反対チャネル型の第２チャネル型（すなわち、第２導電型のチャネル）であるＮチャネル型のＭＯＳトランジスタである。

トランジスタＭＰ１及びＭＰ２のソース端子は電源（電源電圧ＶＤＤ）に接続されている。トランジスタＭＰ１及びＭＰ２のドレイン端子は、電流送出ラインＬに接続されている。トランジスタＭＰ１のゲート端子は、第２の入力端子Ｉｎ２に接続されている。トランジスタＭＰ２のゲート端子は、第１の入力端子Ｉｎ１に接続されている。

トランジスタＭＮ１のソース端子は、トランジスタＭＮ２のドレイン端子に接続されている。トランジスタＭＮ２のソース端子は接地されている。従って、トランジスタＭＮ１のソース端子にはトランジスタＭＮ２を介して接地電位が印加される。トランジスタＭＮ１のドレイン端子は、電流送出ラインＬに接続されている。トランジスタＭＮ１のゲート端子は、第１の入力端子Ｉｎ１に接続されている。トランジスタＭＮ２のゲート端子は、第２の入力端子Ｉｎ２に接続されている。

第１の入力端子Ｉｎ１には入力信号ＩＳが入力され、第２の入力端子Ｉｎ２には制御信号ＣＳが入力される。従って、入力信号ＩＳは、トランジスタＭＮ１及びＭＰ２のゲート端子に供給される。また、制御信号ＣＳは、トランジスタＭＰ１及びＭＮ２のゲート端子に供給される。

制御信号ＣＳがハイレベルである場合、トランジスタＭＮ２はオン状態となり、トランジスタＭＰ１はオフ状態となる。トランジスタＭＮ１及びＭＰ２は、入力信号ＩＳの信号レベルに応じて相補的にオン状態及びオフ状態となる。これにより、入力信号ＩＳの位相を反転した信号に応じて信号レベルが変化する第１電流信号が、電流送出ラインＬに送出される。

一方、制御信号ＣＳの信号レベルがローレベルである場合、トランジスタＭＰ１はオン状態となり、トランジスタＭＮ２はオフ状態となる。これにより、電流送出ラインＬはトランジスタＭＰ１を介して電源に接続される。従って、電流送出ラインＬには、入力信号ＩＳの信号レベルの変化に関わらず、電源電圧ＶＤＤに応じた固定値を有する第１電流信号が送出される。

電流調整部１６２は、トランジスタＭＰ３、ＭＰ４、ＭＮ３及びＭＮ４を有する。トランジスタＭＰ３及びＭＰ４はＰチャネル型のＭＯＳトランジスタであり、トランジスタＭＮ３及びＭＮ４はＮチャネル型のＭＯＳトランジスタである。トランジスタＭＰ３及びトランジスタＭＮ３のゲート幅及びゲート長は、トランジスタＭＰ２及びＭＮ１のゲート幅及びゲート長と等しい。

トランジスタＭＰ３のソース端子は、トランジスタＭＰ４のドレイン端子に接続されており、トランジスタＭＰ４を介して電源電圧ＶＤＤが印加される。トランジスタＭＰ４のソース端子は電源に接続されている。トランジスタＭＰ３のドレイン端子は、電流送出ラインＬに接続されている。トランジスタＭＰ３のゲート端子は、第１の入力端子Ｉｎ１に接続されている。トランジスタＭＰ４のゲート端子は、インバータＩＢを介してイネーブル端子ｅｎに接続されている。

トランジスタＭＮ３のソース端子は、トランジスタＭＮ４のドレイン端子に接続されている。トランジスタＭＮ４のソース端子は接地されている。従って、トランジスタＭＮ３のソース端子にはトランジスタＭＮ４を介して接地電位が印加される。トランジスタＭＮ３のドレイン端子は、電流送出ラインＬに接続されている。トランジスタＭＮ３のゲート端子は、第１の入力端子Ｉｎ１に接続されている。トランジスタＭＮ４のゲート端子は、イネーブル端子ｅｎに接続されている。

イネーブル端子ｅｎからは、イネーブル信号ＥＳが入力される。従って、トランジスタＭＮ４のゲート端子にはイネーブル信号ＥＮが供給され、トランジスタＭＰ４のゲート端子にはイネーブル信号ＥＳを反転した反転イネーブル信号が供給される。一方、トランジスタＭＰ３及びＭＮ３のゲート端子には、第１の入力端子Ｉｎ１から入力された入力信号ＩＳが供給される。

トランジスタＭＰ４及びＭＮ４は、イネーブル信号ＥＳの信号レベルに応じてオン状態又はオフ状態となる。すなわち、イネーブル信号ＥＳがハイレベルである場合、トランジスタＭＰ４及びＭＮ４はともにオン状態となる。一方、イネーブル信号ＥＳがローレベルである場合、トランジスタＭＰ４及びＭＮ４はともにオフ状態となる。

ハイレベルのイネーブル信号ＥＳがトランジスタＭＮ４に供給されてオン状態となるとともに、ローレベルの反転イネーブル信号の供給でトランジスタＭＰ４がオン状態となることにより、トランジスタＭＰ３及びＭＮ３は、夫々トランジスタＭＰ２及びＭＮ１と並列に接続された状態となる。トランジスタＭＰ３及びトランジスタＭＮ３は、トランジスタＭＰ２及びＭＮ１と同様、入力信号ＩＳの信号レベルに応じて、相補的に動作する。これにより、入力信号ＩＳの位相を反転した信号に応じて信号レベルが変化する調整電流信号が、電流送出ラインＬに送出される。

すなわち、電流調整部１６２は、調整電流信号を生成して電流送出ラインＬに送出する第２の電流生成部である。イネーブル信号ＥＳがハイレベルである場合、第１電流信号と調整電流信号とを合わせた合成電流が、電流送出ラインＬに送出される。

上記の通り、トランジスタＭＰ３及びＭＮ３のゲート幅及びゲート長は、トランジスタＭＰ２及びＭＮ１のゲート幅及びゲート長と等しい。従って、イネーブル信号ＥＳがハイレベルである場合、ゲート端子に入力信号ＩＳの供給を受けて動作するトランジスタのゲート幅は、イネーブル信号がローレベルである場合（あるいは、電流調整部１６２を有しない場合）と比べて、等価的に２倍となる。

ＭＯＳトランジスタの飽和領域におけるドレイン電流は、「Ｉ＝ｋ₀（Ｗ／Ｌ）×（Ｖ_GS−Ｖ_TH）²」として表される（ｋ₀：定数、Ｗ：ゲート幅、Ｌ：ゲート長、Ｖ_GS：ゲートソース間電圧、Ｖ_TH：閾値電圧）。従って、ゲート長Ｌ、ゲートソース間電圧Ｖ_GS、及び閾値電圧Ｖ_THが一定である場合、電流値は、ゲート幅Ｗに比例する。

よって、ハイレベルのイネーブル信号ＥＳが供給されることにより、第１電流信号の２倍の電流量を有する合成電流が、出力回路１７の駆動電流として電流送出ラインＬに送出される。これにより、出力回路１７が高出力の送信信号を出力する回路であり、そのために第１電流信号の２倍の電流量の駆動電流を必要とするような場合であっても、当該駆動電流を出力回路１７に供給することが可能となる。

図３は、出力回路１７が、第１出力部１７（１）及び第２出力部１７（２）という２段の出力部からなる場合の増幅回路１５の構成例を模式的に示す図である。第１出力部１７（１）及び第２出力部１７（２）は、共通の入力端ＣＴ１と共通の出力端ＣＴ２との間に並列に接続されている。出力回路１７は、共通の出力端ＣＴ２から送信信号ＴＳを出力する。

第１出力部１７（１）は第１電流信号と同じ電流量の第１駆動電流によって駆動され、第２出力部１７（２）は第１駆動電流と同じ電流量の第２駆動電流によって駆動される。上記の通り、イネーブル信号ＥＳがハイレベルである場合、駆動回路１６は第１電流信号の２倍の電流量を有する合成電流を電流送出ラインＬに送出する。電流送出ラインＬは、第１出力部１７（１）及び第２出力部１７（２）の共通の入力端ＣＴ１に接続されている。従って、第１駆動電流及び第２駆動電流を合成した合成電流が、第１出力部１７（１）及び第２出力部１７（２）に供給される。

また、駆動回路１６は、イネーブル信号ＥＳの信号レベルに応じて、電流送出ラインＬに送出する電流を第１電流信号及び合成電流のいずれかに切り替えて、出力回路１７への電流供給を行う。従って、駆動回路１６は、出力回路１７の出力段が１段である場合と２段である場合とのいずれにおいても、出力回路１７の出力部を駆動するための駆動電流を供給することができる。

このように、本実施例の増幅回路１５及び送信回路１０では、１つの駆動回路１６が２つの出力部を駆動する駆動電流（第１駆動電流及び第２駆動電流の合成電流）を供給可能に構成されている。従って出力段（出力部）の数に合わせて複数の駆動回路を設ける必要がなく、回路ブロックの増加による増幅回路１５及び送信回路１０の回路規模の増大を抑えることができる。

以上のように、本発明によれば、駆動回路の面積（回路ブロックの数）を削減しつつ、電流供給量の大きな駆動回路を提供することができる。従って、増幅回路及び送信回路の回路規模を抑制して、高出力の送信信号を生成することができる。

本実施例の送信回路は、駆動回路の構成において実施例１の送信回路１０と異なる。駆動回路以外の各部の構成については、実施例１と同様であるため説明を省略する。

図４は、本実施例の駆動回路２６の構成を示す回路図である。駆動回路２６は、電流生成部２６１及び電流調整部２６２から構成されている。

電流生成部２６１は、ＮＯＲ回路として動作する回路であり、トランジスタＭＰ１、ＭＰ２、ＭＮ１及びＭＮ２を有する。トランジスタＭＰ１及びＭＰ２は第１チャネル型であるＰチャネル型のＭＯＳトランジスタであり、トランジスタＭＮ１及びＭＮ２は第１チャネル型とは反対チャネル型の第２チャネル型であるＮチャネル型のＭＯＳトランジスタである。

トランジスタＭＰ１のソース端子は、電源（電源電圧ＶＤＤ）に接続されている。トランジスタＭＰ１のドレイン端子は、トランジスタＭＰ２のソース端子に接続されている。従って、トランジスタＭＰ２のソース端子には、トランジスタＭＰ１を介して電源電圧ＶＤＤが印加される。トランジスタＭＰ２のドレイン端子は、電流送出ラインＬに接続されている。従って、トランジスタＭＰ１のドレイン端子は、トランジスタＭＰ２を介して電流送出ラインＬに接続されている。トランジスタＭＰ１のゲート端子は、第２の入力端子Ｉｎ２に接続されている。トランジスタＭＰ２のゲート端子は、第１の入力端子Ｉｎ１に接続されている。

トランジスタＭＮ１及びＭＮ２のソース端子は、接地されている。トランジスタＭＮ１及びＭＮ２のドレイン端子は、電流送出ラインＬに接続されている。トランジスタＭＮ１のゲート端子は、第２の入力端子Ｉｎ２に接続されている。トランジスタＭＮ２のゲート端子は、第１の入力端子Ｉｎ１に接続されている。

第１の入力端子Ｉｎ１には入力信号ＩＳが入力され、第２の入力端子Ｉｎ２には制御信号ＣＳが入力される。従って、入力信号ＩＳは、トランジスタＭＮ２及びＭＰ２のゲート端子に供給される。また、制御信号ＣＳは、トランジスタＭＰ１及びＭＮ１のゲート端子に供給される。

制御信号ＣＳがハイレベルである場合、トランジスタＭＮ１はオン状態となり、トランジスタＭＰ１はオフ状態となる。これにより、電流送出ラインＬはトランジスタＭＮ１を介して接地される。従って、電流送出ラインＬには、入力信号ＩＳの信号レベルの変化に関わらず、接地電位ＧＮＤに応じた固定値を有する第１電流信号が送出される。

一方、制御信号ＣＳがローレベルである場合、トランジスタＭＮ１はオフ状態となり、トランジスタＭＰ１はオン状態となる。トランジスタＭＮ２及びＭＰ２は、入力信号ＩＳの信号レベルに応じて相補的にオン状態及びオフ状態となる。これにより、入力信号ＩＳの位相を反転した信号に応じて信号レベルが変化する第１電流信号が、電流送出ラインＬに送出される。

電流調整部２６２は、実施例１の電流調整部１６２と同様の構成を有する。すなわち、電流調整部２６２は、Ｐチャネル型のＭＯＳトランジスタであるＭＰ３及びＭＰ４と、Ｎチャネル型のＭＯＳトランジスタであるＭＮ３及びＭＮ４とを有する。トランジスタＭＰ３及びＭＮ３のゲート端子には、入力信号ＩＳが供給される。トランジスタＭＰ４のゲート端子には、イネーブル信号ＥＳを反転した反転イネーブル信号が供給される。トランジスタＭＰ３及びＭＮ３のゲート幅及びゲート長は、トランジスタＭＰ２及びＭＮ１のゲート幅及びゲート長と等しい。

トランジスタＭＮ４のゲート端子には、イネーブル信号ＥＳが供給される。イネーブル信号ＥＳがハイレベルである場合、トランジスタＭＰ４及びＭＮ４はともにオン状態となる。一方、イネーブル信号ＥＳがローレベルである場合、トランジスタＭＰ４及びＭＮ４はともにオフ状態となる。

ハイレベルのイネーブル信号ＥＳ及びローレベルの反転イネーブル信号の供給でトランジスタＭＰ４及びＭＮ４がオン状態となることにより、トランジスタＭＰ３及びＭＮ３は、夫々トランジスタＭＰ２及びＭＮ２と並列に接続された状態となる。トランジスタＭＰ３及びトランジスタＭＮ３は、トランジスタＭＰ２及びＭＮ２と同様、入力信号ＩＳの信号レベルに応じて、相補的に動作する。これにより、入力信号ＩＳの位相を反転した信号に応じて信号レベルが変化する調整電流信号が、電流送出ラインＬに送出される。

上記の通り、トランジスタＭＰ３及びＭＮ３のゲート幅及びゲート長は、トランジスタＭＰ２及びＭＮ２のゲート幅及びゲート長と等しい。従って、イネーブル信号がハイレベルである場合、ゲート端子に入力信号ＩＳの供給を受けて動作するトランジスタのゲート幅は、イネーブル信号がローレベルである場合（あるいは、電流調整部２６２を有しない場合）と比べて、等価的に２倍となる。

ＭＯＳトランジスタの飽和領域におけるドレイン電流の電流値はゲート幅に比例するため、ハイレベルのイネーブル信号ＥＳの供給により、第１電流信号の２倍の電流量を有する合成電流が、出力回路１７の駆動電流として電流送出ラインＬに送出される。これにより、出力回路１７が高出力の送信信号を出力する回路であり、そのために第１電流信号の２倍の電流量の駆動電流を必要とするような場合であっても、当該駆動電流を出力回路１７に供給することが可能となる。

本実施例の駆動回路２６によれば、実施例１の駆動回路１６と同様、出力回路１７が第１出力部１７（１）及び第２出力部１７（２）という２段の出力部（並列に接続された２つの出力部）からなる場合においても、共通入力端ＣＴ１に合成電流を供給することにより、第１出力部１７（１）及び第２出力部１７（２）に夫々第１駆動電流及び第２駆動電流を供給することができる。

このように、本実施例の増幅回路１５及び送信回路１０では、１つの駆動回路２６が２つの出力部を駆動する駆動電流（第１駆動電流及び第２駆動電流の合成電流）を供給可能に構成されている。従って実施例１と同様、出力段の数に合わせて複数の駆動回路を設ける必要がなく、回路ブロックの増加による増幅回路１５及び送信回路１０の回路規模の増大を抑えることができる。

本実施例の送信回路は、駆動回路及び出力回路の構成において実施例１及び２の送信回路１０と異なる。駆動回路及び出力回路以外の各部の構成については、実施例１及び２と同様であるため説明を省略する。

図５は、本実施例の駆動回路３６の構成を示す回路図である。駆動回路３６は、第１電流生成部３６−１、第２電流生成部３６−２、第３電流生成部３６−３、・・・第ｎ電流生成部３６−ｎ（ｎ：２以上の整数）を有する。第２電流生成部３６−２〜第ｎ電流生成部３６−ｎは、電流調整部３６０を構成している。

第１電流生成部３６−１は、実施例１の電流生成部１６１と同様の構成を有し、ＮＡＮＤ回路として動作する回路である。すなわち、第１電流生成部３６−１は、Ｐチャネル型のＭＯＳトランジスタであるＭＰ１１及びＭＰ１２と、Ｎチャネル型のＭＯＳトランジスタであるＭＮ１１及びＭＮ１２とを有する。トランジスタＭＮ１１及びＭＰ１２のゲート端子には、入力信号ＩＳが供給される。トランジスタＭＰ１１及びＭＮ１２のゲート端子には、制御信号ＣＳが供給される。

制御信号ＣＳがハイレベルである場合、トランジスタＭＮ１２はオン状態となり、トランジスタＭＰ１１はオフ状態となる。トランジスタＭＮ１１及びＭＰ１２は、入力信号ＩＳの信号レベルに応じて相補的にオン状態及びオフ状態となり、入力信号ＩＳの位相を反転した信号に応じて信号レベルが変化する第１電流信号が、電流送出ラインＬに送出される。

一方、制御信号ＣＳの信号レベルがローレベルである場合、トランジスタＭＰ１１はオン状態となり、トランジスタＭＮ１２はオフ状態となる。電流送出ラインＬはトランジスタＭＰ１１を介して電源に接続され、電源電圧ＶＤＤに応じた固定値を有する第１電流信号が、入力信号ＩＳの信号レベルの変化に関わらず、電流送出ラインＬに送出される。

第２電流生成部３６−２は、実施例１の電流調整部１６２と同様の構成を有する。第２電流生成部３６−２は、Ｐチャネル型のＭＯＳトランジスタであるＭＰ２１及びＭＰ２２と、Ｎチャネル型のＭＯＳトランジスタであるＭＮ２１及びＭＮ２２とを有する。トランジスタＭＰ２２及びＭＮ２１のゲート端子には、入力信号ＩＳが供給される。トランジスタＭＮ２２のゲート端子には、イネーブル信号ＥＳ−２が供給される。トランジスタＭＰ２１のゲート端子には、イネーブル信号ＥＳ−２を反転した反転イネーブル信号が供給される。トランジスタＭＰ２２及びＭＮ２１のゲート幅及びゲート長は、トランジスタＭＰ１２及びＭＮ１１のゲート幅及びゲート長と等しい。

イネーブル信号ＥＳ−２がハイレベルの場合、ＭＰ２１及びＭＮ２２はオン状態となり、トランジスタＭＰ２２及びＭＮ２１は、夫々トランジスタＭＰ１２及びＭＮ１１と並列に接続された状態となる。トランジスタＭＰ２２及びＭＮ２１は、入力信号ＩＳの信号レベルに応じて相補的に動作する。第２電流生成部３６−２は、入力信号ＩＳの位相を反転した信号に応じて信号レベルが変化する第２電流信号を電流送出ラインＬに送出する。

また、第３電流生成部３６−３〜第ｎ電流生成部３６−ｎも、夫々が第２電流生成部３６−２と同様の構成を有する。すなわち、第ｋ電流生成部３６−ｋ（ｋ：３≦ｋ≦ｎの整数）は、Ｐチャネル型のＭＯＳトランジスタであるトランジスタＭＰｋ１及びＭＰｋ２と、Ｎチャネル型のＭＯＳトランジスタであるＭＮｋ１及びＭＮｋ２とを有する。トランジスタＭＰｋ２及びＭＮｋ１のゲート端子には、入力信号ＩＳが供給される。トランジスタＭＮｋ１のゲート端子には、イネーブル信号ＥＳ−ｋが供給される。トランジスタＭＰｋ１のゲート端子には、イネーブル信号ＥＳ−ｋを反転した反転イネーブル信号が供給される。トランジスタＭＰｋ２及びＭＮｋ１のゲート幅及びゲート長は、トランジスタＭＰ１２及びＭＮ１１のゲート幅及びゲート長と等しい。

イネーブル信号ＥＳ−ｋがハイレベルの場合、ＭＰｋ１及びＭＮｋ２はオン状態となり、トランジスタＭＰｋ２及びＭＮｋ１は、夫々トランジスタＭＰ１２及びＭＮ１１と並列に接続された状態となる。トランジスタＭＰｋ２及びＭＮｋ１は、入力信号ＩＳの信号レベルに応じて相補的に動作する。第ｋ電流生成部３６−ｋは、入力信号ＩＳの位相を反転した信号に応じて信号レベルが変化する第ｋ電流信号を電流送出ラインＬに送出する。

従って、例えばイネーブル信号ＥＳ−２〜ＥＳ−ｎが全てハイレベルであるような場合、第１〜第ｎ電流信号を合成した合成電流が電流送出ラインＬに送出される。

上記の通り、トランジスタＭＰ２２、・・・ＭＰｎ２のゲート幅及びトランジスタＭＮ２１、・・・ＭＮｎ１のゲート幅は、トランジスタＭＰ１２及びＭＮ１１のゲート幅と等しい。従って、ゲート端子に入力信号ＩＳの供給を受けて動作するトランジスタのゲート幅は、各イネーブル信号が全てローレベルである場合（あるいは、電流調整部３６０を有しない場合）と比べて、等価的にｎ倍となる。

ＭＯＳトランジスタの飽和領域におけるドレイン電流の電流値はゲート幅に比例する。このため、第１電流生成部３６−１〜第ｎ電流生成部３６−ｎは夫々同じ電流値を有する電流信号を電流送出ラインＬに送出し、第１電流信号のｎ倍の電流量を有する合成電流が電流送出ラインＬに送出される。

これにより、出力回路１７が高出力の送信信号を出力する回路であり、そのために第１電流信号のｎ倍の電流量の駆動電流を必要とするような場合であっても、当該駆動電流を出力回路１７に供給することが可能となる。

図６は、出力回路１７が、ｎ段の出力部（第１出力部１７（１）、第１出力部１７（２）、・・・第ｎ出力部１７（ｎ））からなる場合の増幅回路１５の構成例を模式的に示す図である。第１出力部１７（１）〜第ｎ出力部１７（ｎ）は、共通の入力端ＣＴ１と共通の出力端ＣＴ２との間に並列に接続されている。

第１出力部１７（１）、第２出力部１７（２）、・・・第ｎ出力部１７（ｎ）の各々は、夫々同じ電流量の駆動電流により駆動される。本実施例では、駆動回路３６は、同じ電流量の電流である第１〜第ｎ電流信号を合成した合成電流が、出力回路の共通入力端ＣＴに供給される。従って、駆動回路３６の第１〜第ｎ電流生成部が生成した第１〜第ｎ電流信号が、第１出力部１７（１）、第２出力部１７（２）、・・・第ｎ出力部１７（ｎ）の各々の駆動電流となる。

なお、駆動回路３６の第２電流生成部３６−２〜第ｎ電流生成部３６−ｎは、イネーブル信号ＥＳ−２〜ＥＳ−ｎの信号レベルに応じて、第２〜第ｎ電流信号を電流送出ラインＬに送出するか否かを切り替える。従って、駆動回路３６は、出力回路１７の出力段の段数がｎである場合だけでなく、１〜ｎのいずれかである場合にも、その段数に応じた電流量の合成電流を出力回路１７に供給することができる。

このように、本実施例の増幅回路１５及び送信回路１０では、複数の出力部の各々を駆動する駆動電流の合成である合成電流を、１つの駆動回路３６が供給する。従って出力段の数に合わせて複数の駆動回路を設ける必要がなく、回路ブロックの増加による増幅回路１５及び送信回路１０の回路規模の増大を抑えることができる。

図７は、本実施例の駆動回路４６の構成を示す回路図である。駆動回路４６は、第１電流生成部４６−１、第２電流生成部４６−２、第３電流生成部４６−３、・・・第ｎ電流生成部４６−ｎ（ｎ：２以上の整数）を有する。第２電流生成部４６−２〜第ｎ電流生成部４６−ｎは、電流調整部４６０を構成している。

第１電流生成部４６−１は、実施例２の電流生成部２６１と同様の構成を有し、ＮＯＲ回路として動作する回路である。すなわち、第１電流生成部４６−１は、Ｐチャネル型のＭＯＳトランジスタであるＭＰ１１及びＭＰ１２と、Ｎチャネル型のＭＯＳトランジスタであるＭＮ１１及びＭＮ１２とを有する。トランジスタＭＮ１２及びＭＰ１２のゲート端子には、入力信号ＩＳが供給される。トランジスタＭＰ１１及びＭＮ１１のゲート端子には、制御信号ＣＳが供給される。

制御信号ＣＳがハイレベルである場合、トランジスタＭＮ１１はオン状態となり、トランジスタＭＰ１１はオフ状態となる。これにより、電流送出ラインＬはトランジスタＭＮ１１を介して接地される。従って、電流送出ラインＬには、入力信号ＩＳの信号レベルの変化に関わらず、接地電位ＧＮＤに応じた固定値を有する第１電流信号が送出される。

一方、制御信号ＣＳがローレベルである場合、トランジスタＭＮ１１はオフ状態となり、トランジスタＭＰ１１はオン状態となる。トランジスタＭＰ１２及びＭＮ１２は、入力信号ＩＳの信号レベルに応じて相補的にオン状態及びオフ状態となる。これにより、入力信号ＩＳの位相を反転した信号に応じて信号レベルが変化する第１電流信号が、電流送出ラインＬに送出される。

第２電流生成部４６−２は、実施例２の電流調整部２６２と同様の構成を有する。第２電流生成部４６−２は、Ｐチャネル型のＭＯＳトランジスタであるＭＰ２１及びＭＰ２２と、Ｎチャネル型のＭＯＳトランジスタであるＭＮ２１及びＭＮ２２とを有する。トランジスタＭＰ２２及びＭＮ２１のゲート端子には、入力信号ＩＳが供給される。トランジスタＭＮ２１のゲート端子には、イネーブル信号ＥＳ−２が供給される。トランジスタＭＰ２１のゲート端子には、イネーブル信号ＥＳ−２を反転した反転イネーブル信号が供給される。トランジスタＭＰ２２及びＭＮ２１のゲート幅及びゲート長は、トランジスタＭＰ１２及びＭＮ１２のゲート幅及びゲート長と等しい。

イネーブル信号ＥＳ−２がハイレベルの場合、ＭＰ２１及びＭＮ２２はオン状態となり、トランジスタＭＰ２２及びＭＮ２１は、夫々トランジスタＭＰ１２及びＭＮ１２と並列に接続された状態となる。トランジスタＭＰ２２及びＭＮ２１は、入力信号ＩＳの信号レベルに応じて相補的に動作する。第２電流生成部４６−２は、入力信号ＩＳの位相を反転した信号に応じて信号レベルが変化する第２電流信号を電流送出ラインＬに送出する。

また、第３電流生成部４６−３−〜第ｎ電流生成部４６−ｎも、夫々が第２電流生成部４６−２と同様の構成を有する。すなわち、第ｋ電流生成部４６−ｋ（ｋ：３≦ｋ≦ｎの整数）は、Ｐチャネル型のＭＯＳトランジスタであるトランジスタＭＰｋ１及びＭＰｋ２と、Ｎチャネル型のＭＯＳトランジスタであるＭＮｋ１及びＭＮｋ２とを有する。トランジスタＭＰｋ２及びＭＮｋ１のゲート端子には、入力信号ＩＳが供給される。トランジスタＭＮｋ１のゲート端子には、イネーブル信号ＥＳ−ｋが供給される。トランジスタＭＰｋ１のゲート端子には、イネーブル信号ＥＳ−ｋを反転した反転イネーブル信号が供給される。トランジスタＭＰｋ２及びＭＮｋ１のゲート幅及びゲート長は、トランジスタＭＰ１２及びＭＮ１２のゲート幅及びゲート長と等しい。

イネーブル信号ＥＳ−ｋがハイレベルの場合、ＭＰｋ１及びＭＮｋ２はオン状態となり、トランジスタＭＰｋ２及びＭＮｋ１は、夫々トランジスタＭＰ１２及びＭＮ１２と並列に接続された状態となる。トランジスタＭＰｋ２及びＭＮｋ１は、入力信号ＩＳの信号レベルに応じて相補的に動作する。第ｋ電流生成部４６−ｋは、入力信号ＩＳの位相を反転した信号に応じて信号レベルが変化する第ｋ電流信号を電流送出ラインＬに送出する。

上記の通り、トランジスタＭＰ２２、・・・ＭＰｎ２のゲート幅及びトランジスタＭＮ２１、・・・ＭＮｎ１のゲート幅は、トランジスタＭＰ１２及びＭＮ１２のゲート幅と等しい。従って、ゲート端子に入力信号ＩＳの供給を受けて動作するトランジスタのゲート幅は、各イネーブル信号が全てローレベルである場合（あるいは、電流調整部３６０を有しない場合）と比べて、等価的にｎ倍となる。

ＭＯＳトランジスタの飽和領域におけるドレイン電流の電流値はゲート幅に比例する。このため、第１電流生成部４６−１〜第ｎ電流生成部４６−ｎは夫々同じ電流値を有する電流信号を電流送出ラインＬに送出し、第１電流信号のｎ倍の電流量を有する合成電流が電流送出ラインＬに送出される。

従って、本実施例の駆動回路４６は、実施例３の駆動回路３６と同様、出力回路１７がｎ段の出力部からなる場合においても、各出力部の共通入力端ＣＴに合成電流を供給することにより、第１出力部１７（１）〜第ｎ出力部１７（ｎ）の各々を駆動する駆動電流（第１〜第ｎ電流信号）を供給することができる。

なお、駆動回路４６は、実施例３の駆動回路３６と同様、イネーブル信号ＥＳ−２〜ＥＳ−ｎの信号レベルに応じて、第２〜第ｎ電流信号を電流送出ラインＬに送出するか否かを切り替えることができる。従って、駆動回路４６は、出力回路１７の出力段の段数がｎである場合だけでなく、１〜ｎのいずれかである場合にも、その段数に応じた電流量の合成電流を出力回路１７に供給することができる。

このように、本実施例の増幅回路１５及び送信回路１０では、複数の出力部の各々を駆動する駆動電流の合成である合成電流を、１つの駆動回路４６が供給する。従って出力段の数に合わせて複数の駆動回路を設ける必要がなく、回路ブロックの増加による増幅回路１５及び送信回路１０の回路規模の増大を抑えることができる。

なお、本発明は上記実施形態に限定されない。例えば、上記実施例では、ＮＡＮＤ回路及びＮＯＲ回路が、図２、図４、図５及び図７に示すようにＰチャネル型のＭＯＳトランジスタ２つとＮチャネル型のＭＯＳトランジスタ２つとの組み合わせからなる例について説明した。しかし、各回路の構成はこれに限られず、夫々入力信号ＩＳ及び制御信号ＣＳを受けてＮＡＮＤ回路及びＮＯＲ回路として動作するように構成されていれば良い。

また、上記実施例では、実施例１及び実施例２において出力回路が２段、実施例３及び実施例４において出力回路がｎ段からなる例について説明した。しかし、出力回路の段数は固定ではなく切り替え可能に構成されていても良い。例えば、図６に示すｎ段の出力部を有する出力回路において、共通の入力端ＣＴ１から各出力部までの接続ラインに切替スイッチを設け、イネーブル信号ＥＳ−２、・・・ＥＳ−ｎに応じて切替スイッチを動作させることにより、出力回路の段数を１〜ｎ段に切り替え可能に構成しても良い。

また、上記各実施例では、第１〜第ｎの各電流生成部（実施例１及び２では電流生成部及び電流調整部）を構成するトランジスタのゲート幅と電流調整部を構成するトランジスタのゲート幅とが夫々等しい場合について説明した。しかし、各電流生成部を構成するトランジスタのゲート幅を異なるゲート幅としても良い。第１〜第ｎの各電流生成部は、出力回路の各出力部を駆動するための駆動電流の合成電流を電流送出ラインＬに送出するものであれば良い。

また、上記各実施例では、出力回路１７を構成する各出力部（第１出力部１７（１）〜第ｎ出力部１７（ｎ））が夫々同じ電流量を有する駆動電流により駆動される例について説明した。しかし、各出力部が夫々異なる電流量の駆動電流により駆動される構成としても良い。すなわち、本発明の増幅回路及び送信回路は、駆動回路が第１〜第ｎの駆動電流を合成した合成電流を共通入力端ＣＴに供給することにより、出力回路の第１〜第ｎの出力部の各々が駆動されるように構成されていれば良い。

１０送信回路
１１Ｄ／Ａ変換部
１２局部発振器
１３変調部
１４制御部
１５増幅回路
１６、２６、３６、４６駆動回路
１７出力回路
１８アンテナ
１６１、２６１、３６−１、４６−１第１電流生成部
１６２、２６２、３６０、４６０電流調整部

Claims

入力信号を増幅して送信信号を生成する増幅回路であって、
共通の入力端及び共通の出力端の間に並列に接続された第１〜第ｎ（ｎ：２以上の整数）の出力部からなり、前記送信信号を出力する出力回路と、
前記第１〜第ｎの出力部の各々を駆動する駆動電流を前記出力回路に送出する回路であって、前記第１〜第ｎの出力部のうちの１の出力部を駆動するための電流を生成する電流生成部と、前記出力回路に送出する駆動電流の電流量が前記出力部の数に応じた電流量となるように調整する電流調整部と、を含み、前記第１〜第ｎの出力部の各々を駆動する駆動電流を合成した電流量の電流を合成電流として前記出力回路の前記共通の入力端に供給する駆動回路と、
を有することを特徴とする増幅回路。
前記駆動回路は、
前記合成電流を前記出力回路の前記共通の入力端に送出する電流送出ラインを有し、
前記電流生成部は、第１の駆動電流を前記電流送出ラインに送出する第１の電流送出部を含み、
前記電流調整部は、第２〜第ｎの駆動電流を前記電流送出ラインに送出する第２〜第ｎの電流送出部を含み、
前記第１〜第ｎの電流送出部の各々は、
ゲート端子に前記入力信号が供給され、ソース端子に電源電位が印加され、ドレイン端子が前記電流送出ラインに接続された第１チャネル型の第１トランジスタと、
ゲート端子に前記入力信号が供給され、ソース端子に接地電位が印加され、ドレイン端子が前記電流送出ラインに接続された前記第１チャネル型とは反対チャネル型の第２チャネル型の第２トランジスタと、
を有することを特徴とする請求項１に記載の増幅回路。
前記第１の電流送出部は、
ゲート端子に制御信号が供給され、ソース端子に電源電位が印加され、ドレイン端子が前記電流送出ラインに接続された前記第１チャネル型の第３トランジスタと、
ゲート端子に前記制御信号が供給され、ソース端子に接地電位が印加され、ドレイン端子が前記第２トランジスタのソース端子に接続された前記第２チャネル型の第４トランジスタと、
を有し、
前記入力信号及び前記制御信号の否定論理積に応じた電流信号を前記第１の駆動電流として前記電流送出ラインに送出するＮＡＮＤ回路であることを特徴とする請求項２に記載の増幅回路。
前記第１の電流送出部は、
ゲート端子に制御信号が供給され、ソース端子に電源電位が印加され、ドレイン端子が前記第１トランジスタのソース端子に接続された前記第１チャネル型の第３トランジスタと、
ゲート端子に前記制御信号が供給され、ソース端子に接地電位が印加され、ドレイン端子が前記電流送出ラインに接続された前記第２チャネル型の第４トランジスタと、
を有し、
前記入力信号及び前記制御信号の否定論理和に応じた電流信号を前記第１の駆動電流として前記電流送出ラインに送出するＮＯＲ回路であることを特徴とする請求項２に記載の増幅回路。
前記第２〜第ｎの電流送出部の各々は、
ゲート端子にイネーブル信号を反転した反転イネーブル信号が供給され、ソース端子に電源電位が印加され、ドレイン端子が前記第１トランジスタのソース端子に接続された前記第１チャネル型の第５トランジスタと、
ゲート端子に前記イネーブル信号が供給され、ソース端子に接地電位が印加され、ドレイン端子が前記第２トランジスタのソース端子に接続された前記第２チャネル型の第６トランジスタと、
を有することを特徴とする請求項２乃至４のいずれか１に記載の増幅回路。
入力データをデジタルアナログ変換してアナログ信号を生成するＤ／Ａ変換部と、
前記アナログ信号を変調して入力信号を生成する変調部と、
前記入力信号を増幅して送信信号を生成する増幅回路と、
を有し、
前記増幅回路は、
共通の入力端及び共通の出力端の間に並列に接続された第１〜第ｎ（ｎ：２以上の整数）の出力部からなり、前記送信信号を出力する出力回路と、
前記第１〜第ｎの出力部の各々を駆動する駆動電流を前記出力回路に送出する回路であって、前記第１〜第ｎの出力部のうちの１の出力部を駆動するための電流を生成する電流生成部と、前記出力回路に送出する駆動電流の電流量が前記出力部の数に応じた電流量となるように調整する電流調整部と、を含み、前記第１〜第ｎの出力部の各々を駆動する駆動電流を合成した電流量の電流を合成電流として前記出力回路の前記共通の入力端に供給する駆動回路と、
を有することを特徴とする送信回路。
共通の入力端及び共通の出力端の間に並列に接続された第１〜第ｎ（ｎ：２以上の整数）の出力部からなる出力回路と前記出力回路を駆動する駆動回路とを有し、入力信号を増幅して送信信号を生成する増幅回路において、前記出力回路を駆動する電流を生成する駆動電流生成方法であって、
前記駆動回路は、
前記第１〜第ｎの出力部のうちの１の出力部を駆動するための電流を生成するステップと、
前記第１〜第ｎの出力部のうちの他の出力部を駆動するための電流を生成し、前記出力回路に送出する駆動電流の電流量が前記出力部の数に応じた電流量となるように調整するステップと、
前記第１〜第ｎの出力部の各々を駆動する駆動電流を合成した電流量の電流を合成電流として前記出力回路の前記共通の入力端に供給するステップと、
を実行することを特徴とする駆動電流生成方法。
入力信号を増幅して送信信号を生成する増幅回路であって、
共通の入力端及び共通の出力端の間に並列に接続された第１〜第ｎ（ｎ：２以上の整数）の出力部からなり、前記送信信号を出力する出力回路と、
前記第１〜第ｎの出力部の各々を駆動する第１〜第ｎの駆動電流を合成した合成電流を生成し、前記出力回路の前記共通の入力端に供給する駆動回路と、
を有し、
前記駆動回路は、
前記合成電流を前記出力回路の前記共通の入力端に送出する電流送出ラインと、
前記第１〜第ｎの駆動電流を前記電流送出ラインに夫々送出する第１〜第ｎの電流送出部と、
を有し、
前記第１〜第ｎの電流送出部の各々は、
ゲート端子に前記入力信号が供給され、ソース端子に電源電位が印加され、ドレイン端子が前記電流送出ラインに接続された第１チャネル型の第１トランジスタと、
ゲート端子に前記入力信号が供給され、ソース端子に接地電位が印加され、ドレイン端子が前記電流送出ラインに接続された前記第１チャネル型とは反対チャネル型の第２チャネル型の第２トランジスタと、
を有し、
前記第１の電流送出部は、
ゲート端子に制御信号が供給され、ソース端子に電源電位が印加され、ドレイン端子が前記電流送出ラインに接続された前記第１チャネル型の第３トランジスタと、
ゲート端子に前記制御信号が供給され、ソース端子に接地電位が印加され、ドレイン端子が前記第２トランジスタのソース端子に接続された前記第２チャネル型の第４トランジスタと、
を有し、
前記入力信号及び前記制御信号の否定論理積に応じた電流信号を前記第１の駆動電流として前記電流送出ラインに送出するＮＡＮＤ回路であることを特徴とする増幅回路。
入力信号を増幅して送信信号を生成する増幅回路であって、
共通の入力端及び共通の出力端の間に並列に接続された第１〜第ｎ（ｎ：２以上の整数）の出力部からなり、前記送信信号を出力する出力回路と、
前記第１〜第ｎの出力部の各々を駆動する第１〜第ｎの駆動電流を合成した合成電流を生成し、前記出力回路の前記共通の入力端に供給する駆動回路と、
を有し、
前記駆動回路は、
前記合成電流を前記出力回路の前記共通の入力端に送出する電流送出ラインと、
前記第１〜第ｎの駆動電流を前記電流送出ラインに夫々送出する第１〜第ｎの電流送出部と、
を有し、
前記第１〜第ｎの電流送出部の各々は、
ゲート端子に前記入力信号が供給され、ソース端子に電源電位が印加され、ドレイン端子が前記電流送出ラインに接続された第１チャネル型の第１トランジスタと、
ゲート端子に前記入力信号が供給され、ソース端子に接地電位が印加され、ドレイン端子が前記電流送出ラインに接続された前記第１チャネル型とは反対チャネル型の第２チャネル型の第２トランジスタと、
を有し、
前記第１の電流送出部は、
ゲート端子に制御信号が供給され、ソース端子に電源電位が印加され、ドレイン端子が前記第１トランジスタのソース端子に接続された前記第１チャネル型の第３トランジスタと、
ゲート端子に前記制御信号が供給され、ソース端子に接地電位が印加され、ドレイン端子が前記電流送出ラインに接続された前記第２チャネル型の第４トランジスタと、
を有し、
前記入力信号及び前記制御信号の否定論理和に応じた電流信号を前記第１の駆動電流として前記電流送出ラインに送出するＮＯＲ回路であることを特徴とする増幅回路。
前記第２〜第ｎの電流送出部の各々は、
ゲート端子にイネーブル信号を反転した反転イネーブル信号が供給され、ソース端子に電源電位が印加され、ドレイン端子が前記第１トランジスタのソース端子に接続された前記第１チャネル型の第５トランジスタと、
ゲート端子に前記イネーブル信号が供給され、ソース端子に接地電位が印加され、ドレイン端子が前記第２トランジスタのソース端子に接続された前記第２チャネル型の第６
トランジスタと、
を有することを特徴とする請求項８又は９に記載の増幅回路。