JP6847780B2 - Circuit board and probe card - Google Patents
Circuit board and probe card Download PDFInfo
- Publication number
- JP6847780B2 JP6847780B2 JP2017128090A JP2017128090A JP6847780B2 JP 6847780 B2 JP6847780 B2 JP 6847780B2 JP 2017128090 A JP2017128090 A JP 2017128090A JP 2017128090 A JP2017128090 A JP 2017128090A JP 6847780 B2 JP6847780 B2 JP 6847780B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- substrate
- layer
- resin
- organic substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
本発明は、半導体素子の検査に用いられる回路基板およびプローブカードに関する。 The present invention relates to a circuit board and a probe card used for inspecting a semiconductor element.
半導体素子の電気的な検査をするためのプローブカード用の基板として、セラミック多層基板と、セラミック多層基板上に設けられた有機多層部とを有する回路基板が用いられている。有機多層部は、互いに積層された複数の樹脂層と、樹脂層の層間または露出表面に設けられた薄膜導体とを含んでいる。樹脂層の上下の薄膜導体同士は、樹脂層を厚み方向に貫通する貫通導体によって互いに電気的に接続されている(特許文献1参照)。 As a substrate for a probe card for electrically inspecting a semiconductor element, a circuit board having a ceramic multilayer substrate and an organic multilayer portion provided on the ceramic multilayer substrate is used. The organic multilayer portion includes a plurality of resin layers laminated with each other and a thin film conductor provided between the resin layers or on the exposed surface. The thin film conductors above and below the resin layer are electrically connected to each other by a penetrating conductor penetrating the resin layer in the thickness direction (see Patent Document 1).
検査対象の半導体素子が多ピン化または小型化によってピン間距離が狭くなると、有機多層部の層数を増加させて対応する必要がある。有機多層部の層数を増加させると、有機多層部内の導体のインダクタンスが増加し、回路基板の電源インピーダンスが上昇する。また半導体素子の微細化にともない半導体素子の動作電圧が低下していることから、電源インピーダンスが大きくなるとノイズの影響が大きくなる。このようなことから、この回路基板を用いたプローブカードでは、検査精度が低下してしまう。 When the distance between pins becomes narrow due to the increase in the number of pins or the miniaturization of the semiconductor element to be inspected, it is necessary to increase the number of layers of the organic multilayer portion. When the number of layers of the organic multilayer portion is increased, the inductance of the conductor in the organic multilayer portion is increased, and the power supply impedance of the circuit board is increased. Further, since the operating voltage of the semiconductor element decreases with the miniaturization of the semiconductor element, the influence of noise increases as the power supply impedance increases. For this reason, the probe card using this circuit board deteriorates the inspection accuracy.
本発明の実施形態の回路基板は、セラミック材料からなる絶縁層が積層された絶縁基体、および
前記絶縁基体の表面および内部に配設された配線導体、を有するセラミック基板と、
第1樹脂材料からなる第1樹脂絶縁層が積層された第1樹脂絶縁基体、および
前記第1樹脂絶縁基体の表面および内部に配設された第1配線導体、を有する第1有機基板と、
第2樹脂材料からなる第2樹脂層が積層された第2樹脂絶縁基体、および
前記第2樹脂絶縁基体の表面および内部に配設された第2配線導体、を有する第2有機基板と、
前記セラミック基板と前記第1有機基板とを接合する第1接合層と、
前記第1接合層を貫通して、前記配線導体と前記第1配線導体とを電気的に接続する第1接続導体と、
前記第1有機基板と前記第2有機基板とを接合する第2接合層と、
前記第2接合層を貫通して、前記第1配線導体と前記第2配線導体とを電気的に接続する第2接続導体と、を備え、
前記第2配線導体は、前記第2樹脂絶縁基体の内部に埋設された層状の電源導体層および前記第2樹脂絶縁基体の内部に埋設された層状の接地導体層を含む。
The circuit board of the embodiment of the present invention includes a ceramic substrate having an insulating substrate on which an insulating layer made of a ceramic material is laminated, and a wiring conductor arranged on the surface and inside of the insulating substrate.
A first organic substrate having a first resin insulating substrate on which a first resin insulating layer made of a first resin material is laminated, and a first wiring conductor arranged on the surface and inside of the first resin insulating substrate.
A second organic substrate having a second resin insulating substrate on which a second resin layer made of a second resin material is laminated, and a second wiring conductor arranged on the surface and inside of the second resin insulating substrate.
A first bonding layer for bonding the ceramic substrate and the first organic substrate,
A first connecting conductor that penetrates the first bonding layer and electrically connects the wiring conductor and the first wiring conductor.
A second bonding layer for bonding the first organic substrate and the second organic substrate,
A second connecting conductor that penetrates the second bonding layer and electrically connects the first wiring conductor and the second wiring conductor is provided.
The second wiring conductor includes a layered power supply conductor layer embedded inside the second resin insulating substrate and a layered grounding conductor layer embedded inside the second resin insulating substrate.
また本発明の実施形態のプローブカードは、上記の回路基板と、
前記第1配線層に電気的に接続されたプローブピンと、を備える。
Further, the probe card according to the embodiment of the present invention includes the above circuit board and the probe card.
A probe pin electrically connected to the first wiring layer is provided.
本発明の実施形態の回路基板によれば、第2樹脂絶縁基体の内部に埋設された層状の電源導体層および第2樹脂絶縁基体の内部に埋設された層状の接地導体層を含むことにより、インダクタンスを減少させるとともに、容量成分を増加させることで電源インピーダンスを低減させることができる。 According to the circuit board of the embodiment of the present invention, the layered power conductor layer embedded inside the second resin insulating substrate and the layered grounding conductor layer embedded inside the second resin insulating substrate are included. The power supply impedance can be reduced by reducing the inductance and increasing the capacitance component.
また本発明の実施形態のプローブカードによれば、回路基板の電源インピーダンスが低下することにより、検査精度の低下を抑制することができる。 Further, according to the probe card of the embodiment of the present invention, the decrease in the power supply impedance of the circuit board can suppress the decrease in the inspection accuracy.
本実施形態の回路基板について図面を参照して説明する。なお、以下の説明で用いられる図は模式的なものであり、上下の区別は説明上の便宜的なものあって実際に回路基板等が使用されるときの上下を規制するものではない。 The circuit board of this embodiment will be described with reference to the drawings. It should be noted that the figures used in the following description are schematic, and the distinction between the upper and lower parts is for convenience of explanation and does not regulate the upper and lower parts when the circuit board or the like is actually used.
図1は、本実施形態の回路基板およびプローブカードを示す断面図である。本実施形態の回路基板1は、セラミック基板2と、第1有機基板3と、第2有機基板4とがこの順に積層されて構成されている。セラミック基板2と第1有機基板3とは、第1接合層5によって接合され、第1有機基板3と第2有機基板4とは、第2接合層6によって接合されている。
FIG. 1 is a cross-sectional view showing a circuit board and a probe card of the present embodiment. The circuit board 1 of the present embodiment is configured by laminating a
セラミック基板2は、例えば四角形板状等の平板状であり、複数のセラミック材料からなる絶縁層20a(セラミック絶縁層20a)が互いに積層された絶縁基体20と、絶縁基体20の上面から下面にかけて表面および内部に配設された配線導体21と、を含んでいる。本実施形態において、配線導体21は、セラミック絶縁層20aの層間に設けられた内層配線導体22と、セラミック絶縁層20aを厚み方向に貫通している貫通導体23と、絶縁基体20の表面(上面および下面)に設けられた表面配線導体24と、を有している。
The
第1有機基板3は、例えば四角形板状等の平板状であり、互いに積層された複数の第1樹脂絶縁層30aからなる第1有機絶縁基体30と、第1有機絶縁基体30の上面から下面にかけて表面および内部に配設された第1配線導体31と、を含んでいる。本実施形態において、第1配線導体31は、第1樹脂絶縁層30aの層間の所定部位に設けられた薄膜導体32と、第1樹脂絶縁層30aを厚み方向に貫通している貫通導体33と、を有している。
The first organic substrate 3 has a flat plate shape such as a quadrangular plate shape, and is a first
セラミック基板2と第1有機基板3とは、セラミック基板2の上面と第1有機基板3の下面とが第1接合層5によって接合されている。セラミック基板2の配線導体21と、第1有機基板3の第1配線導体31とは、第1接合層5を貫通する第1接続導体7によって電気的に接続されている。本実施形態では、セラミック基板2の表面配線導体24と、第1有機基板3の貫通導体33とが、第1接続導体7で接続されている。
The
第2有機基板4は、例えば四角形板状等の平板状であり、互いに積層された複数の第2樹脂絶縁層40aからなる第2樹脂絶縁基体40と、第2有機樹脂絶縁基体40の上面から下面にかけて表面および内部に配設された第2配線導体41と、を。本実施形態において、第2配線導体41は、第2樹脂絶縁層40aの層間の所定部位に設けられた薄膜導体42と、第2樹脂絶縁層40aを厚み方向に貫通している貫通導体43と、を有している。さらに、本実施形態では、第2配線導体41は、第2樹脂絶縁層40aの層間に、層状の電源導体層44および層状の接地導体層45が埋設されている。電源導体層44と接地導体層45とは、電気的に絶縁されていれば、同じ層間に埋設されていてもよく、異なる層間に埋設されていてもよい。電源導体層44は、異なる層間に複数埋設されていてもよく、接地導体層45は、異なる層間に複数埋設されていてもよい。
The second
第1有機基板3と第2有機基板4とは、第1有機基板3の上面と第2有機基板4の下面とが第2接合層6によって接合されている。第1有機基板3の第1配線導体31と、第2有機基板4の第2配線導体41とは、第2接合層6を貫通する第2接続導体8によって電気的に接続されている。本実施形態では、第1有機基板3の薄膜導体32と、第2有機基板4の薄膜導体42とが、第2接続導体8で接続されている。
In the first organic substrate 3 and the second
第2有機基板4の表面(上面)には、接続端子9が配設されている。接続端子9は、検査対象の半導体素子の入出力端子に対応するように第1有機基板3に比べて狭い端子ピッチ(狭ピッチ)で配設されている。さらに、半導体素子の入出力端子と接触し易いように、接続端子9には、プローブピン10が接合されている。
A connection terminal 9 is arranged on the surface (upper surface) of the second
セラミック基板2の表面(下面)に配設された表面配線導体24は、例えば外部回路と接続するために実装基板の入出力端子などと接続する。実装基板などにおける入出力端子は、比較的広い端子ピッチであり、これに対応する表面配線導体24も同様に広いピッチで設けられている。回路基板1は、接続端子9から表面配線導体24まで電気的に接続されており、プローブピン10に接触した半導体素子と検査用の外部回路とが電気的にされることで、半導体素子の回路に関する動作不良の有無等の種々の検査が行なわれる。
The
この場合、半導体素子は電気的な検査を行なうために一時的に回路基板の上面に載置される。半導体素子としては、例えば、IC(Integrated Circuit)またはLSI(Large Scale Integration)等の半導体集積回路素子、または半導体基板の表面に微小な電子機械機構が形成されてなるマイクロマシン(いわゆるMEMS(Micro Electro Mechanical Systems)素子)等が挙げられる。 In this case, the semiconductor element is temporarily placed on the upper surface of the circuit board for electrical inspection. The semiconductor element is, for example, a semiconductor integrated circuit element such as an IC (Integrated Circuit) or an LSI (Large Scale Integration), or a micromachine (so-called MEMS (Micro Electro Mechanical)) in which a minute electromechanical mechanism is formed on the surface of a semiconductor substrate. Systems) element) and the like.
セラミック基板2は、例えば回路基板1の全体の剛性を確保する機能を有している。セラミック基板2によって回路基板1としての剛性が高められ、例えばプローブカード用基板として用いられて半導体素子(図示せず)に検査のために押し付けられるときの変形が抑制されている。
The
セラミック基板2は、例えば全体として平面視において多角形状または円形状の板状である。この場合、複数のセラミック絶縁層20aがそれぞれ同様の形状および寸法を有する板状に形成されている。セラミック基板2の平面視における寸法は、例えばプローブカード用基板として使用されるときに、検査される半導体素子の平面視における寸法に応じて適宜設定される。
The
セラミック基板2を構成する複数のセラミック絶縁層20aは、例えば酸化アルミニウム質焼結体、窒化アルミニウム質焼結体、炭化珪素質焼結体、ムライト質焼結体またはガラスセラミックス等のセラミック材料からなる。
The plurality of ceramic insulating
セラミック絶縁層20aの厚みおよび層数は、例えば内層配線導体22、貫通導体23および表面配線導体24の配置の総数および位置等の電気的な条件、セラミック基板2の所望の剛性および経済性等の種々の条件に応じて適宜設定されている。
The thickness and number of layers of the ceramic insulating
また、配線導体21は、例えば、タングステン、モリブデン、マンガンまたは銅等の金属材料、もしくは、これらの金属材料の合金材料からなる。これらの金属材料(合金材料)は、例えばメタライズ法またはめっき法等の方法でセラミック基板2の露出表面または内部等に被着されている。
Further, the
第1有機基板3および第2有機基板4は、セラミック基板2上に微細なパターンで接続端子9を設けるための部分である。接続端子9が設けられている第2有機基板4の表面は、その表面粗さがセラミック基板2の表面粗さに比べて小さいため、薄膜形成技術によって微細なパターンで接続端子9を形成することが容易である。これによって、微細な接続端子9の形成が可能になっている。
The first organic substrate 3 and the second
半導体素子の入出力端子の端子数の増加、端子ピッチの狭小化などによって、セラミック基板2の配線ピッチにまで広げるためには、第1有機基板3および第2有機基板4の配線幅を小さくし、層数を増加させる必要があるが、これらは、配線導体のインダクタンスを増加させる原因となり、電源インピーダンスを増加させる。電源インピーダンスの増加を抑制するためには、容量成分を増加させればよく、本実施形態では、第2有機基板4において、層状の電源導体層44および層状の接地導体層45を設けている。層状の導体層とは、いわゆるベタ層であり、例えば、第2樹脂絶縁層40a間において、薄膜導体42が配設されている領域を除く領域に設けられた導体層である。第2有機基板4において、層状の電源導体層44および層状の接地導体層45を設けていることにより、第1有機基板3と第2有機基板4とを比較したときに、第1有機基板3よりも第2有機基板4のほうが、基板全体として導体層の含有量、すなわち金属材料の含有量が多い。これにより、第2有機基板4のほうが、基板全体として熱膨張率が大きくなる。第1有機基板3と第2有機基板4とを一体的に1つの有機基板としてしまうと、温度変化時に熱膨張率の差異によって、第1有機基板3に相当する部分と第2有機基板4に相当する部分との間で、剥離、断線などが生じることになる。
In order to extend the wiring pitch of the
本実施形態では、上記のように、金属材料の含有量が多い第1有機基板3と、金属材料の含有量が少ない第2有機基板4と別体とし、第1有機基板3と第2有機基板4とを第2接合層6によって接合することにより、熱膨張率の差異による剥離、断線などを抑制している。また、多層の有機基板を第1有機基板3と第2有機基板4の2つに分けることで、比較的層数の少ない第1有機基板3と第2有機基板4とを個別に並行して作製することができるので、回路基板1の製造に要する時間を短縮することができる。
In the present embodiment, as described above, the first organic substrate 3 having a high content of the metal material and the second
第1有機基板3にも層状の電源導体層および層状の接地導体層を設けてもよいが、電源インピーダンスの増加の抑制を考慮すると、導体層の面積の和または体積の和を比較したときに、第2有機基板4のほうが第1有機基板3よりも大きければよい。
A layered power supply conductor layer and a layered ground conductor layer may be provided on the first organic substrate 3, but when the sum of the areas or the sums of the volumes of the conductor layers is compared in consideration of suppressing the increase in the power supply impedance. , The second
第1樹脂絶縁層30aを構成する第1樹脂材料は、例えば、ポリイミド樹脂,ポリアミドイミド樹脂,シロキサン変性ポリアミドイミド樹脂,シロキサン変性ポリイミド樹脂,ポリフェニレンサルファイド樹脂,全芳香族ポリエステル樹脂,BCB(ベンゾシクロブテン)樹脂,エポキシ樹脂,ビスマレイミドトリアジン樹脂,ポリフェニレンエーテル樹脂,ポリキノリン樹脂,フッ素樹脂等を用いることができる。
The first resin material constituting the first
第2樹脂絶縁層40aを構成する第2樹脂材料は、上記のように第1樹脂材料と同様の樹脂を用いることができる。第1樹脂材料と第2樹脂材料とは、同一種類の樹脂を用いてもよく、異なる種類の樹脂を用いてもよい。
As the second resin material constituting the second
第1樹脂絶縁層30aおよび第2樹脂絶縁層40aは、複数層であってもよく、例えば、基材層と接着層とを含むものであってもよい。基材層は、機械的な強度を確保する部分である。基材層としては、上記と同様の樹脂材料を用いることができる。接着層としては、シロキサン変性ポリアミドイミド樹脂,シロキサン変性ポリイミド樹脂,ポリイミド樹脂,ビスマレイミドトリアジン樹脂,エポキシ樹脂、ポリフェニレンエーテル樹脂等の樹脂接着剤を用いることができる。基材層と接着層とを交互に積層することによって、第1樹脂絶縁層30aが積層された第1有機基板3と第2樹脂絶縁層40aが積層された第2有機基板4とを形成することができる。
The first
上記のように、第2有機基板4のほうが、第1有機基板3よりも基板全体として熱膨張率が大きくなり、温度変化時に第1有機基板3と第2有機基板4との間での剥離、断線などを生じさせることになる。第2接合層6による接合に加えて、第2樹脂材料の熱膨張係数を第1樹脂材料の熱膨張係数よりも小さくすれば、金属材料の含有量による熱膨張率の差異を小さくすることができるので好ましい。例えば、第1樹脂絶縁層30aおよび第2樹脂絶縁層40aが複数層(本例では、基材層と接着層の2層)からなる場合、接着層を同じ樹脂材料とし、基材層の樹脂材料を熱膨張係数の異なる材料とすればよい。一例としては、第2樹脂絶縁層40aの基材層の熱膨張係数を20×10−6/℃以上とし、第1樹脂絶縁層30aの基材層の熱膨張係数を20×10−6/℃未満とする。基材層がポリイミド樹脂からなる場合は、主鎖構造の直線性が高いほど熱膨張係数が小さくなるので、第2樹脂絶縁層40aの基材層のポリイミド樹脂が、第1樹脂絶縁層30aの基材層のポリイミド樹脂よりも主鎖構造の直線性が高いものを用いればよい。
As described above, the second
第1有機基板3に配設される第1配線導体31および第2有機基板4に配設される第2配線導体41は、例えば、以下の様に作製すればよい。貫通孔と導体層に対応する開口を有するレジスト膜を第1樹脂絶縁層30aまたは第2樹脂絶縁層40aに形成するとともに、このレジスト膜の開口に位置する第1樹脂絶縁層30aまたは第2樹脂絶縁層40aをエッチングすることによって薄膜導体32に対応する凹部を形成する。そしてレーザを使い、貫通導体33に対応する第1樹脂絶縁層30aを除去する。
The
次に、蒸着法やスパッタリング法、イオンプレーティング法等の薄膜形成法により、貫通導体33と薄膜導体32となる凹部内に、0.1μm〜3μm程度の厚みの、例えばクロム(Cr)−銅(Cu)合金層やチタン(Ti)−銅(Cu)合金層から成る下地導体層を形成する。次に、めっき等で銅または金等の電気抵抗の小さい金属で凹部を埋める。レジストを剥離して、盛り上がった金属を研磨等で取り除くことで貫通導体33および薄膜導体32を形成できる。第2有機基板4の第2配線導体41も同様に作製することができる。
Next, by a thin film forming method such as a thin film deposition method, a sputtering method, or an ion plating method, a thickness of about 0.1 μm to 3 μm, for example, chromium (Cr) -copper, is formed in the recesses to be the through
第1有機基板3とセラミック基板2とを接合する第1接合層5としては、例えば、ポリエーテルエーテルケトン(PEEK)樹脂、変性エポキシ樹脂、ポリフェニレンエーテル樹脂などを用いることができる。第1有機基板3とセラミック基板2とでは、熱膨張率が異なり、温度変化時に第1有機基板3とセラミック基板2との間での剥離などを生じさせることになる。第1接合層5は、上記のような材料で構成されるので、熱膨張率の差異を吸収して剥離などの発生を抑制することができる。
As the
第1有機基板3と第2有機基板4とを接合する第2接合層6としては、例えば、上記の第1接合層5と同様の樹脂を用いることができる。第1有機基板3と第2有機基板4とでも、熱膨張率が異なり、温度変化時に第1有機基板3とセラミック基板2との間での剥離などを生じさせることになる。第2接合層6は、上記のような材料で構成されるので、熱膨張率の差異を吸収して剥離などの発生を抑制することができる。第1接合層5および第2接合層6は、2つの基板を接合することができれば、例えば、その厚さなどは限定されない。
As the
セラミック基板2の配線導体21と、第1有機基板3の第1配線導体31とを接続する第1接続導体7、および第1有機基板3の第1配線導体31と、第2有機基板4の第2配線導体41とを接続する第2接続導体8は、第1配線導体31および第2配線導体41と同様に銅または金などの金属材料を用いてもよく、はんだなどの比較的柔らかい合金材料を用いてもよい。上記のように、第1接合層5および第2接合層6は、接合する基板間の熱膨張率の差異を吸収する緩衝機能を有している。基板間を電気的に接続する第1接続導体7および第2接続導体8に、はんだを用いることで、第1接合層5および第2接合層6による緩衝機能を有効なものとすることができる。
A first connecting
はんだとしては、例えば、錫−銀はんだ、または錫−銀−銅はんだ、錫−銀−銅−ビスマス−インジウムはんだ等の無鉛はんだが挙げられる。第1接続導体7と第2接続導体8とでは、同一種類のはんだを用いてもよく、異なる種類のはんだを用いてもよい。はんだは、複数の金属が組み合わされた合金であり、金属種が同じであっても、各金属の含有割合が異なることによって特性も異なる。例えば、錫−銀−銅−ビスマス−インジウムはんだは、合金を構成する金属成が、高融点金属成分である銀、銅と、低融点金属成分である錫、ビスマス、インジウムとに分かれる。
Examples of the solder include lead-free solder such as tin-silver solder, tin-silver-copper solder, and tin-silver-copper-bismuth-indium solder. The first connecting
セラミック基板2と第1有機基板3とを電気的に接続する第1接続導体7に用いるはんだ(第1はんだ)と、第1有機基板3と第2有機基板4とを電気的に接続する第2接続導体8に用いるはんだ(第2はんだ)とで、低融点金属成分に対する高融点金属成分の割合を異ならせている。具体的には、第1はんだより第2はんだのほうが、高融点金属成分の割合を大きくしている。はんだを用いて接続した場合、リフロー時などに一部の低融点金属成分が、基板に拡散する。金属成分の拡散は、はんだ接続部分周辺の絶縁性を低下させて配線導体間の短絡を引き起こしたり、配線導体が銅の場合、低融点金属成分の錫が拡散して脆弱な錫−銅合金が形成されてしまい断線などを引き起こす。第2はんだは、第1有機基板3と第2有機基板4とを接続することから、いずれも配線導体に銅が用いられる可能性が高く、錫−銅合金が形成されてしまう。また、第2有機基板4は、セラミック基板2、第1有機基板3および第2有機基板4のうちで最も狭ピッチであるので、配線導体間で短絡を引き起こす可能性も高い。このような不具合を抑制するために、第1はんだより第2はんだのほうが、高融点金属成分の割合を大きくし、第2はんだからの低融点金属成分の拡散を抑制している。
The solder (first solder) used for the first connecting
製造方法としては、セラミック基板2と第1有機基板3と第2有機基板4とを個別に、予め公知の方法で製造しておき、まず、第1有機基板3と第2有機基板4とを第2はんだを用いた第2接続導体8で接続するとともに第2接合層6で両基板を接合する。そののち、接合された両基板と、セラミック基板2とを第1はんだを用いた第1接続導体7で接続するとともに第1接合層5で接合する。このような製造方法では、本実施形態において、第2はんだを用いた第2接続導体8は、2回の接合工程によって2回加熱される。上記のように第2はんだは、高融点金属成分の割合が大きいので、融点も高くなっており、第1はんだは、高融点金属成分の割合が小さいので、融点は低くなっている。すなわち、本実施形態では、1回目の接合工程で、高融点の第2はんだによって第1有機基板3と第2有機基板4とを接合したのち、2回目の接合工程で、低融点の第1はんだによって両有機基板とセラミック基板2とを接合する。2回目の接合工程では、低融点の第1はんだを用いるので、すでに接合された第2はんだは、2回目の接合工程でも接合状態を維持することが可能である。
As a manufacturing method, the
第1接続導体7および第2接続導体8として、上記のような、はんだ等の比較的柔らかい材料を用いた場合、第1接合層5および第2接合層6による緩衝機能を有効なものとすることができる。セラミック基板2と第1有機基板3とを接続する第1接続導体7の体積を、第1有機基板3と第2有機基板4とを接続する第2接続導体8の体積よりも大きくする。体積が大きいほど、大きな変形が許容されるなど、接続体が有する緩衝機能の有効性が向上する。熱膨張係数の差は、第1有機基板3と第2有機基板4とよりもセラミック基板2と第1有機基板3との方が大きい。この差を埋めるように、熱膨張係数の差が大きなセラミック基板2と第1有機基板3とを接続する第1接続導体7の体積を、第1有機基板3と第2有機基板4とを接続する第2接続導体8の体積よりも大きくしている。
When a relatively soft material such as solder as described above is used as the first connecting
体積が大きいとは、例えば、第1接続導体7と第2接続導体8とが、それぞれ同じ底面積を有している場合には、第1接続導体7の高さを高くする。また、例えば、第1接続導体7と第2接続導体8とが、それぞれ同じ高さを有している場合には、第1接続導体7の底面積を大きくする。また、第1接続導体7の高さを高くし、かつ底面積も大きくしてもよい。さらに、第1接続導体7の体積が大きければ、高さと底面積の一方を第2接続導体8が大きくし、もう一方を第1接続導体7が大きくしてもよい。
The large volume means that, for example, when the first connecting
図2は、図1の回路基板のA部分を拡大して示す断面図である。第1接続導体7は、第1接合層5から第1樹脂絶縁層30aに、その一部が突出していてもよい。第1接続導体7と貫通導体33との接続箇所が、第1接合層5と第1樹脂絶縁層30aと界面よりも第1樹脂絶縁層30の内部側に位置している。これにより、第1接続導体7と貫通導体33との接合界面と、第1接合層5と第1樹脂絶縁層30との接合界面とが、同一面内にないので、熱応力による第1接続導体7と貫通導体33との接合界面での破断が発生する可能性をより低減できる。
FIG. 2 is an enlarged cross-sectional view showing a portion A of the circuit board of FIG. A part of the first connecting
図3は、図1の回路基板のA部分の他の例を拡大して示す断面図である。第1接続導体7Aは、第1接合層5から第1樹脂絶縁層30aに、さらに突出しており、貫通導体33を設けることなく、薄膜導体32と表面配線導体24とが第1接続導体7Aによって接続されている。第1接続導体7Aの体積をさらに大きくすることで、緩衝機能をさらに有効なものとすることができる。第1接合層5の厚みを変えることなく、第1接続導体7Aを大きくすることができるので、回路基板1全体としての剛性を低下させることなく、緩衝機能をさらに有効なものとすることができる。
FIG. 3 is an enlarged cross-sectional view showing another example of the A portion of the circuit board of FIG. The first connecting
1 回路基板
2 セラミック基板
3 第1有機基板
4 第2有機基板
5 第1接合層
6 第2接合層
7,7A 第1接続導体
8 第2接続導体
9 接続端子
10 プローブピン
20 絶縁基体
20a 絶縁層(セラミック絶縁層)
21 配線導体
22 内層配線導体
23 貫通導体
24 表面配線導体
30 第1樹脂絶縁基体
30a 第1樹脂絶縁層
31 第1配線導体
32 薄膜導体
33 貫通導体
40 第2樹脂絶縁基体
40a 第2樹脂絶縁層
41 第2配線導体
42 薄膜導体
43 貫通導体
44 電源導体層
45 接地導体層
1
21 Wiring conductor 22 Inner
Claims (4)
前記絶縁基体の表面および内部に配設された配線導体、を有するセラミック基板と、
第1樹脂材料からなる第1樹脂絶縁層が積層された第1樹脂絶縁基体、および
前記第1樹脂絶縁基体の表面および内部に配設された第1配線導体、を有する第1有機基板と、
第2樹脂材料からなる第2樹脂層が積層された第2樹脂絶縁基体、および
前記第2樹脂絶縁基体の表面および内部に配設された第2配線導体、を有する第2有機基板と、
前記セラミック基板と前記第1有機基板とを接合する第1接合層と、
前記第1接合層を貫通して、前記配線導体と前記第1配線導体とを電気的に接続する第1接続導体と、
前記第1有機基板と前記第2有機基板とを接合する第2接合層と、
前記第2接合層を貫通して、前記第1配線導体と前記第2配線導体とを電気的に接続する第2接続導体と、を備え、
前記第2配線導体は、前記第2樹脂絶縁基体の内部に埋設された層状の電源導体層および前記第2樹脂絶縁基体の内部に埋設された層状の接地導体層を含み、
前記第2樹脂材料の熱膨張係数は、前記第1樹脂材料の熱膨張係数より小さい回路基板。 A ceramic substrate having an insulating substrate on which an insulating layer made of a ceramic material is laminated, and wiring conductors arranged on the surface and inside of the insulating substrate, and
A first organic substrate having a first resin insulating substrate on which a first resin insulating layer made of a first resin material is laminated, and a first wiring conductor arranged on the surface and inside of the first resin insulating substrate.
A second organic substrate having a second resin insulating substrate on which a second resin layer made of a second resin material is laminated, and a second wiring conductor arranged on the surface and inside of the second resin insulating substrate.
A first bonding layer for bonding the ceramic substrate and the first organic substrate,
A first connecting conductor that penetrates the first bonding layer and electrically connects the wiring conductor and the first wiring conductor.
A second bonding layer for bonding the first organic substrate and the second organic substrate,
A second connecting conductor that penetrates the second bonding layer and electrically connects the first wiring conductor and the second wiring conductor is provided.
The second wiring conductor, viewed contains a ground conductor layer of the layered embedded inside of the second resin insulating substrate inside buried power supply conductor layer and the second resin insulating substrate layered,
A circuit board in which the coefficient of thermal expansion of the second resin material is smaller than the coefficient of thermal expansion of the first resin material.
はんだにおける、低融点金属成分に対する高融点金属成分の割合は、前記第1接続導体より前記第2接続導体のほうが大きい請求項1または2に記載の回路基板。 The first connecting conductor and the second connecting conductor are made of solder containing a low melting point metal component and a high melting point metal component.
The circuit board according to claim 1 or 2 , wherein the ratio of the refractory metal component to the low melting point metal component in the solder is larger in the second connecting conductor than in the first connecting conductor.
前記第2配線導体に電気的に接続されたプローブピンと、を備えるプローブカード。 The circuit board according to any one of claims 1 to 3.
A probe card comprising a probe pin electrically connected to the second wiring conductor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017128090A JP6847780B2 (en) | 2017-06-29 | 2017-06-29 | Circuit board and probe card |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017128090A JP6847780B2 (en) | 2017-06-29 | 2017-06-29 | Circuit board and probe card |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019012758A JP2019012758A (en) | 2019-01-24 |
JP6847780B2 true JP6847780B2 (en) | 2021-03-24 |
Family
ID=65228122
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017128090A Active JP6847780B2 (en) | 2017-06-29 | 2017-06-29 | Circuit board and probe card |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6847780B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102652266B1 (en) * | 2019-01-31 | 2024-03-28 | (주)포인트엔지니어링 | Multi layer ceramic and probe card including the same |
TW202119877A (en) | 2019-11-05 | 2021-05-16 | 南韓商普因特工程有限公司 | Multi layer wiring board and probe card including the same |
KR102385660B1 (en) * | 2020-02-06 | 2022-04-12 | (주)포인트엔지니어링 | Multi layer wiring board |
JP7223672B2 (en) * | 2019-11-08 | 2023-02-16 | 日本特殊陶業株式会社 | multilayer wiring board |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2545981Y2 (en) * | 1993-05-28 | 1997-08-27 | 日本無線株式会社 | Bump electrode |
JP2646329B2 (en) * | 1993-07-29 | 1997-08-27 | 日本無線株式会社 | Method for manufacturing multilayer bump connection board |
JP4432517B2 (en) * | 2004-02-06 | 2010-03-17 | 株式会社村田製作所 | Composite multilayer board |
JP6160308B2 (en) * | 2013-07-02 | 2017-07-12 | 富士通株式会社 | Laminated board |
JP2015159242A (en) * | 2014-02-25 | 2015-09-03 | 京セラ株式会社 | Wiring board, and multilayer wiring board including the same |
JP6691762B2 (en) * | 2015-11-03 | 2020-05-13 | 日本特殊陶業株式会社 | Wiring board for inspection |
-
2017
- 2017-06-29 JP JP2017128090A patent/JP6847780B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2019012758A (en) | 2019-01-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6847780B2 (en) | Circuit board and probe card | |
JP4108643B2 (en) | Wiring board and semiconductor package using the same | |
JP5790682B2 (en) | Module and manufacturing method thereof | |
KR100531393B1 (en) | Semiconductor device and manufacturing method of the same | |
JP3961537B2 (en) | Manufacturing method of semiconductor mounting wiring board and manufacturing method of semiconductor package | |
JP6784330B2 (en) | Module and its manufacturing method | |
WO2015108051A1 (en) | Laminated wiring board and inspection device provided with same | |
JP6981537B2 (en) | High frequency module | |
WO2015102107A1 (en) | Stacked wiring substrate, and inspection device provided with same | |
US8487439B2 (en) | Laminated and sintered ceramic circuit board, and semiconductor package including the circuit board | |
JP2004266074A (en) | Wiring board | |
US20190261514A1 (en) | Wiring substrate for inspection apparatus | |
CN112689399A (en) | Multilayer wiring board, method for manufacturing multilayer wiring board, and probe card | |
JP2007096337A (en) | Wiring substrate for mounting semiconductor, semiconductor package, and its manufacturing method | |
JP6683533B2 (en) | Wiring board | |
JP5574917B2 (en) | Multilayer wiring board | |
WO2022107389A1 (en) | Wiring board | |
JP5285385B2 (en) | Manufacturing method of multilayer wiring board | |
KR102368837B1 (en) | Wiring board | |
JP2011009694A (en) | Wiring board, probe card, and electronic apparatus | |
US20120155044A1 (en) | Electronic circuit board and a related method thereof | |
WO2016114170A1 (en) | Probe card and multilayer wiring board with which said probe card is provided | |
JP2019096817A (en) | Wiring board and probe board | |
TWI420989B (en) | Printed circuit board and method of manufacturing the same | |
JP6887862B2 (en) | Organic circuit boards, circuit boards and probe cards |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200124 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201020 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201104 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201216 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210209 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210303 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6847780 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |