JP6843902B2 - Error rate measuring device and error rate measuring method - Google Patents
Error rate measuring device and error rate measuring method Download PDFInfo
- Publication number
- JP6843902B2 JP6843902B2 JP2019017995A JP2019017995A JP6843902B2 JP 6843902 B2 JP6843902 B2 JP 6843902B2 JP 2019017995 A JP2019017995 A JP 2019017995A JP 2019017995 A JP2019017995 A JP 2019017995A JP 6843902 B2 JP6843902 B2 JP 6843902B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- error rate
- specific pattern
- rate measuring
- block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 23
- 230000005540 biological transmission Effects 0.000 claims description 18
- 238000005259 measurement Methods 0.000 description 13
- 230000007704 transition Effects 0.000 description 11
- 238000001514 detection method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
Images
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Description
本発明は、被測定物を信号パターン折り返しのステートに遷移させた状態で既知パターンのテスト信号を被測定物に送信し、このテスト信号の送信に伴って被測定物から折り返して受信する入力データのビット誤り率を測定する誤り率測定装置および誤り率測定方法に関する。 INDUSTRIAL APPLICABILITY The present invention transmits a test signal of a known pattern to the object to be measured in a state where the object to be measured is transitioned to the signal pattern return state, and the input data to be returned and received from the object to be measured with the transmission of this test signal. The present invention relates to an error rate measuring device and an error rate measuring method for measuring the bit error rate of the above.
例えば下記特許文献1に開示されるように、誤り率測定装置は、固定データを含む既知パターンのテスト信号を被測定物に送信し、このテスト信号の送信に伴って被測定物から折り返して受信した被測定信号と基準となる参照信号とをビット単位で比較してビット誤り率(BER:Bit Error Rate)を測定する装置として従来から知られている。
For example, as disclosed in
ところで、上述した誤り率測定装置を用いた例えばUSB、PCIeなどのハイスピードシリアルバス(High Speed Serial Bus :以下、HSBとも言う)の規格試験においては、(1)規格に基づいてストレスをかけたパターン信号を発生する→(2)被測定物を規格が定めるパターン信号折り返しのステート(ループバック)に遷移させる→(3)誤り率測定を行う、という手順が必要となる。 By the way, in the standard test of a high speed serial bus (hereinafter, also referred to as HSB) such as USB, PCIe, etc. using the above-mentioned error rate measuring device, stress is applied based on (1) standard. A procedure of generating a pattern signal → (2) transitioning the object to be measured to the pattern signal folding state (loopback) specified by the standard → (3) measuring the error rate is required.
そして、上記(2)を実現するためには、規格で定められた複数の特定パターンを、信号発生モジュールから数μ秒単位で切り替えながら被測定物に出力し、規格試験で期待された通りのステート遷移をさせる必要がある。 Then, in order to realize the above (2), a plurality of specific patterns defined by the standard are output to the object to be measured while switching from the signal generation module in units of several microseconds, as expected in the standard test. It is necessary to make a state transition.
このため、従来の誤り率測定装置では、規格で定められた特定パターンを固定された順に、予めユーザーが設定した時間だけ被測定物に送信して被測定物をステート遷移させることにより、上述したステート遷移を実現していた。 For this reason, in the conventional error rate measuring device, the specific patterns defined by the standard are transmitted to the measured object in a fixed order for a time set in advance by the user to make the state transition of the measured object. The state transition was realized.
したがって、従来の誤り率測定装置は、被測定物をステート遷移させるためのパターンの送信順が固定であり、各規格が定めるパターン信号折り返しのステート(ループバック)への遷移手順を完璧に追従できる被測定物のみ誤り率測定を行うことができるものであった。 Therefore, in the conventional error rate measuring device, the transmission order of the patterns for state transitioning the object to be measured is fixed, and the transition procedure to the state (loopback) of the pattern signal loopback defined by each standard can be perfectly followed. The error rate could be measured only for the object to be measured.
しかしながら、実際の開発初期段階における被測定物は、完全なステート遷移ができないことの方が多い。ところが、従来の誤り率測定装置では、柔軟なパターン順の設定をすることができないため、完全なステート遷移ができない被測定物の誤り率測定を行うことができず、その改善が求められていた。 However, it is often the case that the object under test in the actual early stage of development cannot undergo a complete state transition. However, with the conventional error rate measuring device, since it is not possible to set a flexible pattern order, it is not possible to measure the error rate of the object to be measured, which cannot perform a complete state transition, and improvement thereof has been required. ..
そこで、本発明は上記問題点に鑑みてなされたものであって、柔軟なステート遷移が可能な誤り率測定装置および誤り率測定方法を提供することを目的としている。 Therefore, the present invention has been made in view of the above problems, and an object of the present invention is to provide an error rate measuring device and an error rate measuring method capable of flexible state transitions.
上記目的を達成するため、本発明に係る請求項1に記載された誤り率測定装置は、ハイスピードシリアルバスの規格が定める特定パターンを被測定物Wに入力して該被測定物をパターン信号折り返しのステートに遷移させた状態で既知パターンのテスト信号を入力し、このテスト信号の入力に伴って前記被測定物から受信する入力データのビット誤り率を測定する誤り率測定装置1であって、
前記ハイスピードシリアルバスの規格の選択、選択した規格が定める特定パターンのブロック単位の編集を行う際に操作する設定操作部2と、
前記設定操作部の操作により前記ハイスピードシリアルバスの規格の中から選択した規格が定める特定パターンを送信順にブロック分けし、各ブロックごとのパターンホールドの有効/無効、信号形式、パターン名称、設定時間または設定回数の一覧をパターン設定画面5aに表示する表示部5と、
前記設定操作部の操作により前記パターン設定画面の前記ハイスピードシリアルバスの規格の中から選択した規格が定める特定パターンをブロック単位で編集可能なパターン編集画面5bに切り替えて表示するように前記表示部を制御する制御部6とを備えたことを特徴とする。
In order to achieve the above object, the error rate measuring device according to
The
By operating the setting operation unit, the specific pattern defined by the standard selected from the high-speed serial bus standards is divided into blocks in the order of transmission, and the pattern hold is enabled / disabled for each block, the signal format, the pattern name, and the set time. Alternatively, the
The display unit switches to a pattern editing screen 5b that can edit a specific pattern defined by a standard selected from the high-speed serial bus standards on the pattern setting screen by operating the setting operation unit. It is characterized in that it is provided with a
請求項2に記載された誤り率測定装置は、請求項1の誤り率測定装置において、
前記制御部6は、前記パターン設定画面5aにおける前記特定パターンの現在送信中のブロックを識別表示するように前記表示部5を制御することを特徴とする。
請求項3に記載された誤り率測定装置は、請求項1または2の誤り率測定装置において、
前記設定操作部2の操作により各ブロックごとのパターンホールドの有効/無効が設定されたときに、前記パターンホールドが有効に設定されたブロックで前記特定パターンの切り替えを停止することを特徴とする。
請求項4に記載された誤り率測定装置は、請求項1または2の誤り率測定装置において、
前記パターン編集画面5bで編集された特定パターンのデータを保存する記憶部3を備え、
前記設定操作部2の操作により前記記憶部に保存された特定パターンのデータ一覧を前記表示部5に表示し、表示されたデータ一覧から編集したい特定パターンのデータを選択して読み出すことを特徴とする。
The error rate measuring device according to
The
The error rate measuring device according to
When the pattern hold is enabled / disabled for each block by the operation of the
The error rate measuring device according to
A
The feature is that the data list of the specific pattern saved in the storage unit is displayed on the
請求項5に記載された誤り率測定方法は、ハイスピードシリアルバスの規格が定める特定パターンを被測定物Wに入力して該被測定物をパターン信号折り返しのステートに遷移させた状態で既知パターンのテスト信号を入力し、このテスト信号の入力に伴って前記被測定物から受信する入力データのビット誤り率を測定する誤り率測定方法であって、
前記ハイスピードシリアルバスの規格の選択、選択した規格が定める特定パターンのブロック単位の編集を行う際に設定操作部2を操作するステップと、
前記設定操作部の操作により前記ハイスピードシリアルバスの規格の中から選択した規格が定める特定パターンを送信順にブロック分けし、各ブロックごとのパターンホールドの有効/無効、信号形式、パターン名称、設定時間または設定回数の一覧をパターン設定画面5aに表示するステップと、
前記設定操作部の操作により前記パターン設定画面の前記ハイスピードシリアルバスの規格の中から選択した規格が定める特定パターンをブロック単位で編集可能なパターン編集画面5bに切り替えて表示するステップとを含むことを特徴とする。
The error rate measuring method according to
The step of operating the
By operating the setting operation unit, the specific pattern defined by the standard selected from the high-speed serial bus standards is divided into blocks in the order of transmission, and the pattern hold is enabled / disabled for each block, the signal format, the pattern name, and the set time. Alternatively, a step of displaying a list of set times on the
It includes a step of switching and displaying a specific pattern defined by a standard selected from the high-speed serial bus standards on the pattern setting screen by operating the setting operation unit on the pattern editing screen 5b that can be edited in block units. It is characterized by.
請求項6に記載された誤り率測定方法は、請求項5の誤り率測定方法において、
前記パターン設定画面5aにおける前記特定パターンの現在送信中のブロックを識別表示するステップを含むことを特徴とする。
請求項7に記載された誤り率測定方法は、請求項5または6の誤り率測定方法において、
前記設定操作部2の操作により各ブロックごとのパターンホールドの有効/無効が設定されたときに、前記パターンホールドが有効に設定されたブロックで前記特定パターンの切り替えを停止するステップを含むことを特徴とする。
請求項8に記載された誤り率測定方法は、請求項5または6の誤り率測定方法において、
前記パターン編集画面5bで編集された特定パターンのデータを記憶部3に保存するステップと、
前記設定操作部2の操作により前記記憶部に保存された特定パターンのデータ一覧を表示し、表示されたデータ一覧から編集したい特定パターンのデータを選択して読み出すステップとを含むことを特徴とする。
The error rate measuring method according to
It is characterized by including a step of identifying and displaying a block currently being transmitted of the specific pattern on the pattern setting
The error rate measuring method according to claim 7 is the error rate measuring method according to
It is characterized by including a step of stopping the switching of the specific pattern in the block in which the pattern hold is set to be valid when the pattern hold for each block is enabled / disabled by the operation of the
The error rate measuring method according to claim 8 is the error rate measuring method according to
A step of saving the data of the specific pattern edited on the pattern editing screen 5b in the
The data list of the specific pattern stored in the storage unit by the operation of the
本発明によれば、柔軟なステート遷移が可能となり、開発初期段階の被測定物を含め、多種多様な被測定物の誤り率測定を行うことができる。 According to the present invention, flexible state transitions are possible, and it is possible to measure the error rate of a wide variety of objects to be measured, including the objects to be measured in the initial stage of development.
以下、本発明を実施するための形態について、添付した図面を参照しながら詳細に説明する。 Hereinafter, embodiments for carrying out the present invention will be described in detail with reference to the attached drawings.
本発明に係る誤り率測定装置および誤り率測定方法は、例えばUSB、PCIeなどのハイスピードシリアルバス(HSB)の規格試験において、特定パターンにより被測定物を信号パターン折り返しのステート(ループバック)に遷移させた状態で既知パターンのテスト信号を被測定物に送信し、このテスト信号の送信に伴って被測定物から折り返して受信する入力データのビット誤り率を測定するものである。なお、特定パターンは、被測定物を信号パターン折り返しのステート(ループバック)に遷移させるために必要なHSBの規格が定めるシーケンスパターンである。 The error rate measuring device and the error rate measuring method according to the present invention put the object to be measured into a signal pattern folding state (loopback) according to a specific pattern in a standard test of a high-speed serial bus (HSB) such as USB or PCIe. A test signal of a known pattern is transmitted to an object to be measured in a transitioned state, and the bit error rate of input data received by returning from the object to be measured with the transmission of this test signal is measured. The specific pattern is a sequence pattern defined by the HSB standard required for transitioning the object to be measured to the signal pattern folding state (loopback).
図1に示すように、本実施の形態の誤り率測定装置1は、設定操作部2、記憶部3、測定部4、表示部5、制御部6を備えて概略構成される。
As shown in FIG. 1, the error rate measuring
設定操作部2は、ユーザによって操作されるものであり、例えば表示部5の表示画面(図2のパターン設定画面5a、図3のパターン編集画面5b)上の各種ソフトキー、カーソルキー、矢印キーの他、装置本体に設けられるキー、スイッチ、ボタンなどで構成される。
The
設定操作部2は、被測定物Wへの特定パターンやテスト信号の送信開始や停止の指示、被測定物Wの誤り率の測定開始や停止の指示、特定パターンの設定や編集などを行う際に操作される。
When the
例えば特定パターンの設定を行う際に操作される設定操作部2のソフトキーとしては、図2のパターン設定画面5aに表示される「Sequence Edit」、「Transmit」、「Manual」のソフトキー2a,2b,2cがある。図2のパターン設定画面5aでは、「Sequence Edit」のソフトキー2aを押下すると、表示画面が例えば図3のパターン編集画面5bに切り替わる。また、図2のパターン設定画面5aの「Transmit」のソフトキー2bを押下すると、設定情報に基づく特定パターンの送信を開始する。さらに、図2のパターン設定画面5aの「Manual」のソフトキー5cを押下すると、パターンホールドが「Manual」に設定されたブロックの次のブロックのパターンの出力を開始する。
For example, as the soft keys of the
また、特定パターンの編集を行う際に操作される設定操作部2のソフトキーとしては、図3のパターン編集画面5bに表示される「Save」、「Load」、「Add」、「Delete」、「Copy」、「Cut」、「Paste」、「Clear All」、「OK」、「Cancel」のソフトキー2d,2e,2f,2g,2h,2i,2j,2k,2l,2mがある。そして、これらソフトキー2d〜2mの操作により、HSBの規格(PCIe Gen1,2,3,4、USB3.1 Gen1,2)の選択、選択した規格が定める特定パターンのブロック(#0〜#6)単位の編集、記憶部3への特定パターンの設定情報の保存、記憶部3に保存された特定パターンの設定情報の読み出しなどが行える。
Further, as soft keys of the
なお、図示の例では、表示部5の表示画面上のソフトキーを設定操作部2の一部として構成しているが、誤り率測定装置1とは別体に設けられる外部入力装置を設定操作部2として用いることもできる。
In the illustrated example, the soft keys on the display screen of the
記憶部3は、パターン設定画面5aの設定情報やパターン編集画面5bの編集情報に基づく特定パターンの各種情報(HSBの規格が定める特定パターンの種類、送信順、送信時間、送信回数などの情報)、既知のテスト信号の情報、被測定物Wの誤り率の測定条件や測定結果に関する各種情報を記憶する。
The
測定部4は、パターン発生部4aとエラー検出部4bを備え、設定操作部2の操作情報や記憶部3の記憶情報に基づく制御部6の制御により被測定物WのHSBの規格試験を含む各種測定を行う。
The
パターン発生部4aは、パターン設定画面5aで設定された設定情報(パターン編集画面5bでの編集を反映した情報)に基づく特定パターン、被測定物Wの各種測定を行うための既知パターンのテスト信号を発生する。
The
エラー検出部4bは、パターン発生部4aにて発生した特定パターンにより被測定物Wを信号パターン折り返しのステート(ループバック)に遷移させた状態でパターン発生部4aからのテスト信号の送信に伴って被測定物Wから折り返される入力データのエラーを検出し、被測定物WのHSBの規格試験を含む各種測定を行う。
The
表示部5は、例えば装置本体に装備された液晶表示器などで構成される。表示部5は、制御部6の制御により、被測定物Wをパターン信号折り返しのステート(ループバック)の遷移させるための特定パターンの設定を行うパターン設定画面5aや特定パターンの編集を行うパターン編集画面5bを表示画面上に表示したり、被測定物Wへのテスト信号の送信に伴って被測定物Wから折り返される入力データのエラーの検出に基づく各種測定の結果を表示する。
The
ここで、図2に示すように、パターン設定画面5aは、HSBの複数の規格(PCIe Gen1,2,3,4、USB3.1 Gen1,2)の中から選択した規格が定める特定パターンをブロック分けして表示する。さらに説明すると、図2のパターン設定画面5aでは、USB Gen1による特定パターンが送信順の#0,#1,#2,#3,#4,#5,#6(Block No.)の7つのブロックに分けられ、各ブロックごとのパターンホールドの有効/無効(Pattern Hold)、信号形式(Type)、パターン名称(Pattern)、設定時間または設定回数(Time/Num、Unit)を一覧表示する。
Here, as shown in FIG. 2, the
なお、初期時には、HSBの所定の規格(例えばUSB Gen1)が定める特定パターンのプリセットデータがパターン設定画面5aに表示される。特定パターンのプリセットデータは、規格に準拠して被測定物Wを信号パターン折り返しステート(ループバック)に遷移させるステート遷移用のシーケンスデータである。また、2回目以降は、前回終了時の特定パターンのデータがパターン設定画面5aに表示される。
At the initial stage, preset data of a specific pattern defined by a predetermined HSB standard (for example, USB Gen1) is displayed on the
また、図3に示すように、パターン編集画面5bは、図2のパターン設定画面5aに表示された特定パターンの一覧をブロック単位で編集可能に表示する。
Further, as shown in FIG. 3, the pattern editing screen 5b displays a list of specific patterns displayed on the
なお、図3のパターン編集画面5bにおいて、ブロックを有効にする場合には、チェックボックスをクリックすると、レ点のチェックが入力される。また、図3のパターン編集画面5bのパターンホールド(Pattern Hold)は、「Manual」を選択すると有効であり、特定パターンの切り替えが一度そのブロックで停止する。 When the block is enabled on the pattern editing screen 5b of FIG. 3, the check box is clicked to input the check of the check mark. Further, the pattern hold (Pattern Hold) of the pattern editing screen 5b of FIG. 3 is effective when "Manual" is selected, and the switching of a specific pattern is once stopped at that block.
制御部6は、設定操作部2の操作情報や記憶部3の記憶情報に基づいて測定部4を制御して被測定物Wの各種測定を行うために各部を統括制御するもので、特定パターンの設定や編集を行う際に表示部5を制御する表示制御手段6aを含む。
The
さらに説明すると、表示制御手段6aは、被測定物Wをパターン信号折り返しのステート(ループバック)の遷移させるための特定パターンの設定を行うときに、図2のパターン設定画面5aを表示するように表示部5を制御する。
Further, the display control means 6a displays the
また、表示制御手段6aは、図2のパターン設定画面5aの「Sequence Edit」のソフトキー2aが押下されると、図3のパターン編集画面5bを表示するように表示部5を制御する。
Further, the display control means 6a controls the
さらに、表示制御手段6aは、特定パターンの送信中に、図4のパターン設定画面5aにおける特定パターンの現在送信中のブロックを識別表示するように表示部5を制御する。具体的には、現在送信中のブロックの設定領域をバックライトで強調表示する。図4は斜線で示すブロック#2の設定領域がバックライトで強調表示され、ブロック#2が現在送信中のブロックであることを強調表示する。これにより、特定パターンの現在送信中のブロックを一目で確認することができる。
Further, the display control means 6a controls the
なお、上述した現在送信中のブロックの識別表示は、図4に示すようなブロックの設定領域全体をバックライトで強調表示するものに限定されず、ブロックの設定領域の一部(例えばBlock No.のみ)を強調表示したり、文字の色を変えるなど、他のブロックと識別できる表示形態であればよい。 The above-mentioned identification display of the block currently being transmitted is not limited to the one that highlights the entire setting area of the block as shown in FIG. 4 with a backlight, and a part of the setting area of the block (for example, Block No. It may be a display form that can be distinguished from other blocks, such as highlighting (only) or changing the color of characters.
また、表示制御手段6aは、特に図示はしないが、被測定物Wの測定結果を表示するためのソフトキーが押下されると、エラー検出部4bの検出結果に基づく被測定物Wの測定結果画面を表示するように表示部5を制御する。
Further, although the display control means 6a is not particularly shown, when the soft key for displaying the measurement result of the object to be measured W is pressed, the measurement result of the object to be measured W based on the detection result of the
次に、上記のように構成される誤り率測定装置1による特定パターンの編集方法について図5を参照しながら説明する。
Next, a method of editing a specific pattern by the error
特定パターンを編集する場合には、図2のパターン設定画面5aを表示する(ST1)。初期時には、HSBの所定の規格(例えばUSB Gen1)が定める特定パターンのプリセットデータがパターン設定画面5aに表示される。また、2回目以降であれば、前回終了時の特定パターンのデータがパターン設定画面5aに表示される。
When editing a specific pattern, the
そして、このパターン設定画面5aの「Sequence Edit」のソフトキー2aを押下すると、図2のパターン設定画面5aのプリセットデータまたは前回終了時の特定パターンのデータに基づく図3のパターン編集画面5bに切り替わる(ST2)。
Then, when the soft key 2a of the "Sequence Edit" of the
次に、パターン編集画面5bにおいて、プルダウンメニューとして表示されるHSBの複数の規格(PCIe Gen1,2,3,4、USB3.1 Gen1,2)の中から1つの規格を選択すると(ST3)、選択した規格に基づくパターン編集画面5bが表示される(ST4)。例えばプルダウンメニューから「USB Gen1」を選択すると、図3のパターン編集画面5bが表示される。 Next, on the pattern editing screen 5b, when one standard is selected from a plurality of HSB standards (PCIe Gen1,2,3,4, USB3.1 Gen1,2) displayed as a pull-down menu (ST3), The pattern editing screen 5b based on the selected standard is displayed (ST4). For example, when "USB Gen1" is selected from the pull-down menu, the pattern editing screen 5b of FIG. 3 is displayed.
そして、パターン編集画面5bにおいて、「Add」、「Delete」、「Copy」、「Cut」、「Paste」、「Clear All」、「OK」、「Cancel」のソフトキー2f,2g,2h,2i,2j,2k,2l,2mを適宜操作し、選択した規格(例えばUSB Gen1)が定める特定パターンのブロック(#0〜#6)単位で自由に編集を行う(ST5)。 Then, on the pattern editing screen 5b, the soft keys 2f, 2g, 2h, 2i of "Add", "Delete", "Copy", "Cut", "Paste", "Clear All", "OK", and "Cancel" are displayed. , 2j, 2k, 2l, 2m are appropriately operated, and editing is freely performed in units of blocks (# 0 to # 6) of a specific pattern defined by a selected standard (for example, USB Gen1) (ST5).
なお、上述した特定パターンのブロック単位の編集を終えて「Save」のソフトキー2dを押下すると、パターン編集画面5bで編集された特定パターンのデータが記憶部3に保存される。
When the above-mentioned editing of the specific pattern in block units is completed and the soft key 2d of "Save" is pressed, the data of the specific pattern edited on the pattern editing screen 5b is saved in the
また、上述した特定パターンの編集において、「Load」のソフトキー2eを押下して記憶部3に保存された特定パターンのデータ一覧(不図示)を表示させ、このデータ一覧から編集したい特定パターンのデータを選択して読み出すこともできる。
Further, in the above-mentioned editing of the specific pattern, the soft key 2e of "Load" is pressed to display the data list (not shown) of the specific pattern saved in the
そして、HSBの規格試験を行う場合には、図2のパターン設定画面5aの「Transmit」のソフトキー2bを押下すると、制御部6の制御により、パターン発生部4aがパターン設定画面5aに設定された特定パターン(#0〜#6)を被測定物Wに送信する。この特定パターンの送信中には、図4の斜線で示すように、特定パターンの現在送信中のブロックを識別表示する。そして、この特定パターンにより被測定物Wが信号パターン折り返しのステートに遷移すると、制御部6の制御により、パターン発生部4aが既知パターンのテスト信号を被測定物Wに送信すると、エラー検出部4bが被測定物Wから折り返される入力データのエラーを検出し、被測定物WのHSBの規格試験を含む各種測定を行う。
Then, when performing the HSB standard test, when the soft key 2b of "Transmit" on the
このように、本実施の形態では、HSBの規格が定める特定パターンの種類、送信順、送信時間、送信回数などをユーザーが自由に設定して送信することができる。これにより、完全なステート遷移ができない被測定物であっても、誤り率測定を行うことが可能となり、開発初期段階の被測定物を含め、多種多様な被測定物の誤り率測定を行うことができる。 As described above, in the present embodiment, the user can freely set the type of the specific pattern, the transmission order, the transmission time, the number of transmissions, and the like defined by the HSB standard for transmission. This makes it possible to measure the error rate even for an object to be measured that cannot undergo a complete state transition, and to measure the error rate of a wide variety of objects to be measured, including the object to be measured in the early stages of development. Can be done.
以上、本発明に係る誤り率測定装置および誤り率測定方法の最良の形態について説明したが、この形態による記述および図面により本発明が限定されることはない。すなわち、この形態に基づいて当業者等によりなされる他の形態、実施例および運用技術などはすべて本発明の範疇に含まれることは勿論である。 Although the best form of the error rate measuring device and the error rate measuring method according to the present invention has been described above, the present invention is not limited by the description and drawings in this form. That is, it goes without saying that all other forms, examples, operational techniques, and the like made by those skilled in the art based on this form are included in the scope of the present invention.
1 誤り率測定装置
2 設定操作部
2a〜2m ソフトキー
3 記憶部
4 測定部
4a パターン発生部
4b エラー検出部
5 表示部
6 制御部
W 被測定物(DUT)
1 Error
Claims (8)
前記ハイスピードシリアルバスの規格の選択、選択した規格が定める特定パターンのブロック単位の編集を行う際に操作する設定操作部(2)と、
前記設定操作部の操作により前記ハイスピードシリアルバスの規格の中から選択した規格が定める特定パターンを送信順にブロック分けし、各ブロックごとのパターンホールドの有効/無効、信号形式、パターン名称、設定時間または設定回数の一覧をパターン設定画面(5a)に表示する表示部(5)と、
前記設定操作部の操作により前記パターン設定画面の前記ハイスピードシリアルバスの規格の中から選択した規格が定める特定パターンをブロック単位で編集可能なパターン編集画面(5b)に切り替えて表示するように前記表示部を制御する制御部(6)とを備えたことを特徴とする誤り率測定装置。 A specific pattern defined by the standard of the high-speed serial bus is input to the object to be measured (W), and a test signal of a known pattern is input in a state where the object to be measured is transitioned to the pattern signal folding state, and the test signal of this test signal is input. An error rate measuring device (1) that measures the bit error rate of input data received from the object to be measured in response to input.
The setting operation unit (2) to be operated when selecting the standard of the high-speed serial bus and editing the block unit of the specific pattern defined by the selected standard, and
By operating the setting operation unit, the specific pattern defined by the standard selected from the high-speed serial bus standards is divided into blocks in the order of transmission, and the pattern hold is enabled / disabled for each block, the signal format, the pattern name, and the set time. Alternatively, a display unit (5) that displays a list of set times on the pattern setting screen (5a), and
By operating the setting operation unit, the specific pattern defined by the standard selected from the high-speed serial bus standards on the pattern setting screen is switched to the pattern editing screen (5b) that can be edited in block units and displayed. An error rate measuring device including a control unit (6) for controlling a display unit.
前記設定操作部(2)の操作により前記記憶部に保存された特定パターンのデータ一覧を前記表示部(5)に表示し、表示されたデータ一覧から編集したい特定パターンのデータを選択して読み出すことを特徴とする請求項1または2に記載の誤り率測定装置。 A storage unit (3) for storing data of a specific pattern edited on the pattern editing screen (5b) is provided.
The data list of the specific pattern saved in the storage unit is displayed on the display unit (5) by the operation of the setting operation unit (2), and the data of the specific pattern to be edited is selected and read from the displayed data list. The error rate measuring apparatus according to claim 1 or 2.
前記ハイスピードシリアルバスの規格の選択、選択した規格が定める特定パターンのブロック単位の編集を行う際に設定操作部(2)を操作するステップと、
前記設定操作部の操作により前記ハイスピードシリアルバスの規格の中から選択した規格が定める特定パターンを送信順にブロック分けし、各ブロックごとのパターンホールドの有効/無効、信号形式、パターン名称、設定時間または設定回数の一覧をパターン設定画面(5a)に表示するステップと、
前記設定操作部の操作により前記パターン設定画面の前記ハイスピードシリアルバスの規格の中から選択した規格が定める特定パターンをブロック単位で編集可能なパターン編集画面(5b)に切り替えて表示するステップとを含むことを特徴とする誤り率測定方法。 A specific pattern defined by the standard of the high-speed serial bus is input to the object to be measured (W), and a test signal of a known pattern is input in a state where the object to be measured is transitioned to the pattern signal folding state, and the test signal of this test signal is input. It is an error rate measuring method for measuring the bit error rate of the input data received from the object to be measured with the input.
The step of operating the setting operation unit (2) when selecting the standard of the high-speed serial bus and editing the block unit of the specific pattern defined by the selected standard, and
By operating the setting operation unit, the specific pattern defined by the standard selected from the high-speed serial bus standards is divided into blocks in the order of transmission, and the pattern hold is enabled / disabled for each block, the signal format, the pattern name, and the set time. Alternatively, a step of displaying a list of set times on the pattern setting screen (5a) and
By operating the setting operation unit, a step of switching and displaying a specific pattern defined by a standard selected from the high-speed serial bus standards on the pattern setting screen to a pattern editing screen (5b) that can be edited in block units is displayed. An error rate measuring method characterized by including.
前記設定操作部(2)の操作により前記記憶部に保存された特定パターンのデータ一覧を表示し、表示されたデータ一覧から編集したい特定パターンのデータを選択して読み出すステップとを含むことを特徴とする請求項5または6に記載の誤り率測定方法。 A step of saving the data of the specific pattern edited on the pattern editing screen (5b) in the storage unit (3), and
Characterized in that it comprises the steps of reading selected data for a specific pattern to be edited the data list of the specific pattern stored in the storage unit by the operation of the setting operation unit (2) shown in Table, from the displayed data list The error rate measuring method according to claim 5 or 6.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019017995A JP6843902B2 (en) | 2019-02-04 | 2019-02-04 | Error rate measuring device and error rate measuring method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019017995A JP6843902B2 (en) | 2019-02-04 | 2019-02-04 | Error rate measuring device and error rate measuring method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020127116A JP2020127116A (en) | 2020-08-20 |
JP6843902B2 true JP6843902B2 (en) | 2021-03-17 |
Family
ID=72084282
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019017995A Active JP6843902B2 (en) | 2019-02-04 | 2019-02-04 | Error rate measuring device and error rate measuring method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6843902B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7366101B2 (en) | 2021-10-15 | 2023-10-20 | アンリツ株式会社 | Error measurement device and error measurement method |
-
2019
- 2019-02-04 JP JP2019017995A patent/JP6843902B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2020127116A (en) | 2020-08-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20070120893A (en) | Semiconductor integrated circuit | |
US7299393B2 (en) | Microprocessor with trace module | |
JP6843902B2 (en) | Error rate measuring device and error rate measuring method | |
US20060218445A1 (en) | Semiconductor integrated circuit device, debug system, microcomputer, and electronic apparatus | |
US8325867B2 (en) | Waveform signal generator with jitter or noise on a desired bit | |
TWI427307B (en) | Configurable process variation monitor circuit of die and monitor method thereof | |
US20080010541A1 (en) | Integrated circuit device, debugging tool, debugging system, microcomputer, and electronic instrument | |
JP6836610B2 (en) | Error rate measuring device and error rate measuring method | |
US20230116669A1 (en) | Error detection device and error detection method | |
JP2020043481A (en) | Pattern generation device, pattern generation method, error rate measurement device, and error rate measurement method | |
JP4069403B2 (en) | Waveform measuring instrument | |
JP5241570B2 (en) | measuring device | |
US20040207408A1 (en) | Preconditional quiescent current testing of a semiconductor device | |
JP2022188541A (en) | Error rate measurement device and error rate measurement method | |
JP2008004024A (en) | Layout design program, recording medium for recording the program, layout design apparatus, and layout design method | |
JP7366101B2 (en) | Error measurement device and error measurement method | |
US20070115257A1 (en) | Sequence status display during output for signal generator | |
JP2023141911A (en) | Measuring device and measuring method | |
JP2023055034A (en) | Error detection device and error detection method | |
US8670947B2 (en) | Computer system for automatically determining slew rate de-rating values | |
JPH11264840A (en) | Measuring apparatus | |
KR101183735B1 (en) | Help display method in a numerical control machine | |
JPH04265873A (en) | Logic circuit with delay time measuring circuit | |
JP3532461B2 (en) | Measurement method of A / T test equipment | |
KR100452616B1 (en) | Method for Data Communication using Mobile Communication Terminal |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190724 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200804 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200929 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201124 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201222 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210209 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210224 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6843902 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |