JP6839573B2 - Manufacturing method of substrate for electrostatic induction device and substrate for electrostatic induction device - Google Patents
Manufacturing method of substrate for electrostatic induction device and substrate for electrostatic induction device Download PDFInfo
- Publication number
- JP6839573B2 JP6839573B2 JP2017048450A JP2017048450A JP6839573B2 JP 6839573 B2 JP6839573 B2 JP 6839573B2 JP 2017048450 A JP2017048450 A JP 2017048450A JP 2017048450 A JP2017048450 A JP 2017048450A JP 6839573 B2 JP6839573 B2 JP 6839573B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- silicon oxide
- substrate
- groove
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Micromachines (AREA)
Description
本発明は、静電誘導作用を利用して電気機械変換を行う静電誘導装置に用いる基板の製造方法及び静電誘導装置用基板に関する。
The present invention relates to a method for manufacturing a substrate used for an electrostatic induction device that performs electromechanical conversion using an electrostatic induction action, and a substrate for an electrostatic induction device .
半永久的に電荷を保持する性質を持つエレクトレットを利用することで発生する静電的な相互作用により電力と動力の間の変換を行う電気機械変換器が知られている。(例えば、特許文献1参照) An electromechanical converter that converts between electric power and electric power by electrostatic interaction generated by using an electret having a property of holding electric charge semipermanently is known. (See, for example, Patent Document 1)
上記特許文献1には、電気機械変換器に用いる基板として、その表面にエレクトレット膜が形成された基板が開示されている。静電誘導作用を利用する電気機械変換器においては、エレクトレット膜の表面電位が高いことが要求されるが、従来の平坦な表面を熱酸化して形成したシリコン酸化膜によるエレクトレット膜では、十分高い表面電位を得ることができなかった。その原因は、単位面積当たりのシリコン酸化膜の体積が不足していることにある。単位面積当たりのシリコン酸化膜の体積を増やすにはシリコン酸化膜の厚みを大きくすることが有効であるが、そのためには長時間のシリコン酸化処理が必要となり、シリコン酸化膜の厚みを大きくすることは困難であった。
この特許文献1による静電誘導装置用基板では、シリコン基板の表面に溝及び凸部を形成し、表面を熱酸化して形成したシリコン酸化膜に電荷を注入することによって、エレクトレット膜が形成されている。特許文献1においてシリコン基板の表面に溝及び凸部を形成した目的は、従来のシリコン基板の平坦な表面を熱酸化して形成したエレクトレット膜の欠点である表面電位の改善である。特許文献1においては、シリコン基板の平坦な表面に溝及び凸部を形成して、シリコン基板の表面に凹凸形状を設けることで表面積を増やした。すなわち、凸部の側面が新たに表面として加わることにより、表面積を増大させた。そして、シリコン基板の新たに表面として加わった表面も含めて、溝及び凸部の全部の表面を酸化することにより、表面電位の向上を図った。
In the substrate for an electrostatic induction device according to
しかしながら、特許文献1においては、凸部の内部の芯の部分は酸化されずにシリコンのままの状態で残っており、従って、この芯の部分はエレクトレット膜として寄与しない。よって、特許文献1による改善の効果は十分ではなく、更なる改善が望まれている。
However, in
そこで、本発明においては、簡易な方法でシリコン酸化膜の厚みを大きくし、エレクトレット膜の表面電位を向上させる、静電誘導装置用基板の製造方法を提供することを目的とする。 Therefore, an object of the present invention is to provide a method for manufacturing a substrate for an electrostatic induction device, which increases the thickness of a silicon oxide film and improves the surface potential of an electret film by a simple method.
上記課題を解決するため本発明の静電誘導装置用基板の製造工程は、
シリコン基板に溝及び凸部を形成する工程と、加熱処理して凸部をすべてシリコン酸化膜にする加熱酸化工程と、シリコン酸化膜を帯電させる帯電工程と、
前記シリコン酸化膜を厚さ方向に除去し、部分的に前記シリコン基板を露出させる工程を
備え、前記溝は、第1の幅を有する複数の第1の溝と、前記第1の幅より広い第2の幅を有する複数の第2の溝を備え、前記第2の溝に形成される前記シリコン酸化膜を、厚さ方向に完全に除去し、前記第2の溝において、前記シリコン基板を露出させ、前記第1の溝の前記シリコン酸化膜を、互いに独立した極形状としたことを特徴とする。
In order to solve the above problems, the manufacturing process of the substrate for the electrostatic induction device of the present invention
A step of forming grooves and protrusions on a silicon substrate, a heat oxidation step of heat-treating all the protrusions into a silicon oxide film, and a charging step of charging the silicon oxide film.
A step of removing the silicon oxide film in the thickness direction to partially expose the silicon substrate.
The groove includes a plurality of first grooves having a first width and a plurality of second grooves having a second width wider than the first width, and is formed in the second groove. The silicon oxide film was completely removed in the thickness direction, the silicon substrate was exposed in the second groove, and the silicon oxide film in the first groove was formed into polar shapes independent of each other. It is characterized by.
第1の溝の深さと第2の溝の深さは、同じであることが好ましい。
また、本発明の静電誘導装置用基板は、互いに独立した極形状であるシリコン酸化膜を帯電させることが好ましい。
It is preferable that the depth of the first groove and the depth of the second groove are the same.
Further, it is preferable that the substrate for an electrostatic induction device of the present invention is charged with silicon oxide films having polar shapes independent of each other.
上記の静電誘導装置用基板の製造方法によれば、凸部をすべてシリコン酸化膜にすることにより、厚いシリコン酸化膜を短時間で形成することができる。そのため表面電位が高いエレクトレット膜を得ることができ、高性能なエレクトレット膜を具備する静電誘導装置用基板を容易に得ることができる。 According to the above-mentioned method for manufacturing a substrate for an electrostatic induction device, a thick silicon oxide film can be formed in a short time by forming all the convex portions into a silicon oxide film. Therefore, an electret film having a high surface potential can be obtained, and a substrate for an electrostatic induction device provided with a high-performance electret film can be easily obtained.
本発明の実施形態の説明においては、静電誘導装置用基板としてもっとも広く採用されているエレクトレット基板を事例として説明する。
以下、図面を用いて静電誘導装置用基板(以下「エレクトレット基板」と略記する。)の製造工程の具体的な実施形態を詳述する。
説明にあたっては、実施形態において用いる図面は模式図とし、寸法や形状や配置位置は実際の形状や状況を正確に反映したものではなく、図面を見やすく、また、理解しやすくするため一部誇張している。
In the description of the embodiment of the present invention, an electret substrate most widely used as a substrate for an electrostatic induction device will be described as an example.
Hereinafter, a specific embodiment of a manufacturing process of a substrate for an electrostatic induction device (hereinafter, abbreviated as “electret substrate”) will be described in detail with reference to the drawings.
In the explanation, the drawings used in the embodiments are schematic drawings, and the dimensions, shapes, and arrangement positions do not accurately reflect the actual shapes and situations, and some exaggerations are made to make the drawings easier to see and understand. ing.
[第1実施形態におけるエレクトレット基板の製造工程の説明:図1、図2]
本発明の第1実施形態における、エレクトレット基板の製造工程は三つの工程を持つ。その三つの工程は、シリコン基板に溝及び凸部を形成する凹凸形成工程、凸部のすべてをシリコン酸化膜にする加熱酸化工程及びシリコン酸化膜を帯電させる帯電工程である。
[Explanation of Manufacturing Process of Electret Substrate in First Embodiment: FIGS. 1 and 2]
The manufacturing process of the electret substrate in the first embodiment of the present invention has three steps. The three steps are a concave-convex forming step of forming grooves and convex portions on a silicon substrate, a heating oxidation step of forming all of the convex portions into a silicon oxide film, and a charging step of charging the silicon oxide film.
以下第1実施形態における、エレクトレット基板の製造工程を、図1〜図4を用いて説
明する。
図1及び図2は、第1実施形態における、エレクトレット基板の製造工程を示す断面図である。
エレクトレット基板の製造工程の第一番目の工程は、シリコン基板1の表面1aに、溝3及び凸部2を形成する凹凸形成工程である。
Hereinafter, the manufacturing process of the electret substrate in the first embodiment will be described with reference to FIGS. 1 to 4.
1 and 2 are cross-sectional views showing a manufacturing process of an electret substrate in the first embodiment.
The first step of the manufacturing process of the electret substrate is the unevenness forming step of forming the
図1(a)を用いて、第一番目の工程であるシリコン基板1の表面1aに、溝3及び凸部2を形成する凹凸形成工程を説明する。
溝3及び凸部2を形成する凹凸形成工程においては、まず、シリコン基板1の表面1aにパターン化されたレジスト層(図示を省略)を配置する。レジスト層のパターンは、幅P1のレジスト層を隣り合うレジスト層との間に間隔G1を設けて配置した。本実施形態では、レジスト層のパターン幅P1を1μm、隣り合うレジスト層との間の間隔G1を1μmとした。ここで、凸部2となる部分は、レジスト層が配置された部分であり、溝3となる部分は、レジスト層が無い部分である。
The unevenness forming step of forming the
In the unevenness forming step of forming the
次に、D−RIE(深堀反応性イオンエッチング)装置を用いて、エッチングを行う。すると、シリコン基板の表面1aのレジスト層で覆われていない部分が深さ方向に除去されて溝3となる。そして、レジスト層で覆われた部分はエッチングされずに残り凸部2となる。溝3の深さdは、D―RIE装置によるエッチング時間で決定され、本実施形態においては、溝3の深さdが5μm、すなわち凸部2の高さdが5μmとなるようエッチング時間を制御した。エッチング終了後にパターン化されたレジスト層を除去することによってシリコン基板1の表面1aに凹凸形状が形成される。
Next, etching is performed using a D-RIE (Deep Reactive Ion Etching) apparatus. Then, the portion of the surface 1a of the silicon substrate that is not covered with the resist layer is removed in the depth direction to form the
図1(a)においては、エッチング前の平坦な表面1aが、凹凸形状に変化している。凹凸形状を作る面は、凸部2の上面2U、左側面2L、右側面2R及び溝3の底面3Bの4個の面である。しかし、凸部2の上面2U及び溝3の底面3Bは、エッチング前の表面1aに対応するので、新たに増加した表面は、凸部2の左側面2Lと右側面2Rの2個の面である。この結果、シリコン基板1の表面積は、これら2個の面の分、増大する。
In FIG. 1A, the flat surface 1a before etching is changed to an uneven shape. The four surfaces that form the concave-convex shape are the
次の、第二番目の工程は、凸部2のすべてをシリコン酸化膜にする加熱酸化工程である。加熱酸化工程で用いる装置は、図3に示す加熱酸化装置30であり、まず、図3を用いて、加熱酸化装置30の構成を説明する。
加熱酸化装置30の構成要素は、窒素ガスボンベ31、密閉容器33、加熱酸化炉36及び配管32、35である。
窒素ボンベ31には、窒素ガスN2が高圧力で充填されている。密閉容器33は、水酸化カリウム水溶液34を収納している。入力配管32は、窒素ボンベ31と密閉容器33を繋ぎ、その端は水酸化カリウム水溶液の液中に配置する。出力配管35は、密閉容器33と加熱酸化炉36を繋ぐ配管である。そして、出力配管35の端の一方は、密閉容器33の中にあって、水酸化カリウム水溶液34の液面より上に配置し、他の端は加熱酸化炉36の中に配置する。
Next, the second step is a heating oxidation step of forming all of the
The components of the
The nitrogen cylinder 31 is filled with nitrogen gas N 2 at high pressure. The closed container 33 contains the potassium hydroxide aqueous solution 34. The input pipe 32 connects the nitrogen cylinder 31 and the closed container 33, and the end thereof is arranged in the potassium hydroxide aqueous solution. The output pipe 35 is a pipe connecting the closed container 33 and the
次に、加熱酸化工程を、図3で示す加熱酸化装置30を使って説明する。
まず、シリコン基板1を、図3に示す加熱酸化炉36の中に配置する。ごみの付着を抑えるために、図のように立てて配置するとよい。加熱酸化炉35は加熱ヒーター(図示を省略)を用いて1000℃に加熱する。
シリコン基板1の温度が十分に昇温されたのちに、窒素ボンベ31のバルブ(図示を省略)を開いて窒素ガスN2を入力配管32に流す。すると、窒素ガスN2は、入力配管32の他の端から水酸化カリウム水溶液34の液中にバブリングされる。窒素ガスN2は、キャリアガスとして機能し、出力配管35を介して、水酸化カリウムを含んだ水蒸気を加熱酸化炉36に導入する。すると加熱されたシリコン基板1の表面は、水酸化カリウムの
アルカリイオンを含んだ雰囲気中で熱酸化されて、カリウムイオンを含んだシリコン酸化膜となる。
Next, the thermal oxidation step will be described using the
First, the
After the temperature of the
次に、カリウムイオンを含んだシリコン酸化膜が成長する様子を、図1(b)及び図1(c)に示すシリコン基板1の断面図を用いて説明する。
図1(b)は、加熱酸化工程の途中まで進行した状態であり、図1(c)は、加熱酸化工程が終了した状態である。
Next, the growth of the silicon oxide film containing potassium ions will be described with reference to the cross-sectional views of the
FIG. 1B shows a state in which the heat oxidation step has progressed to the middle, and FIG. 1C shows a state in which the heat oxidation step has been completed.
加熱酸化工程の説明に先立って、シリコン酸化膜の成長機構を説明する。シリコンの酸化は、シリコン原子の間に酸素原子やカリウム原子が入り込むことで行われるので、シリコンがシリコン酸化膜に変化するときに体積が増大する。この結果、シリコン酸化膜は、シリコン基板の凸部の外側の溝側と凸部の芯側の両側に向かって、その体積を増やしながら成長する。 Prior to the explanation of the heat oxidation step, the growth mechanism of the silicon oxide film will be described. Oxidation of silicon is carried out by the insertion of oxygen atoms and potassium atoms between silicon atoms, so that the volume increases when silicon changes to a silicon oxide film. As a result, the silicon oxide film grows while increasing its volume toward both the groove side on the outer side of the convex portion of the silicon substrate and the core side of the convex portion.
加熱酸化工程が途中まで進行したときのシリコン酸化膜の形状を、図1(b)に示す。ここで、酸化前のシリコン基板1の凹凸形状は点線で示されている。
カリウムを含むシリコン酸化膜Dは、酸化前のシリコン基板1の凹凸形状の外側と内側の両側に成長する。
The shape of the silicon oxide film when the heat oxidation step has progressed halfway is shown in FIG. 1 (b). Here, the uneven shape of the
The silicon oxide film D containing potassium grows on both the outer and inner sides of the concave-convex shape of the
シリコン酸化膜Dinは、酸化前の凹凸形状の内側に向かって成長する酸化膜であり、その酸化の開始面である凸部2の上面2U、右側面2R及び左側面2Lの3面を出発面として凸部2の内部に向かって成長する。その結果、凸部2の内部のシリコンは酸化されてシリコン酸化膜となるので、凸部2の内部のシリコン部分は減少し、シリコンの芯2aが残る形になる。
一方、シリコン酸化膜Doutは、酸化前の凹凸形状の外側に向かって成長する酸化膜であり、その酸化の開始面である溝3の底面3B、凸部2の右側面2R及び左側面2Lの3面を出発面として溝3を埋める方向に成長する。その結果、溝の形状は酸化前の溝3の形状に比較してその幅が狭く、その深さが浅くなっている。
The silicon oxide film Din is an oxide film that grows toward the inside of the uneven shape before oxidation, and starts from three surfaces, the
On the other hand, the silicon oxide film Dout is an oxide film that grows toward the outside of the uneven shape before oxidation, and is formed on the
さらに加熱酸化工程を進め、加熱酸化を開始してから12時間経過後に加熱酸化工程を終了する。加熱酸化工程を終了した段階でのシリコン基板1の断面図を、図1(c)に示す。
酸化膜Dinは、凸部2の内部にさらに成長した結果、凸部2の内部に残ったシリコンの芯2aの部分も酸化膜となり、凸部2の内部のすべてがカリウムイオンを含むシリコン酸化膜2Dで埋まった状態となる。
また、凸部2の外側となる溝3側に成長した酸化膜Doutは、さらに成長して溝3aを埋め尽くした結果、隣り合う凸部2の間はすべてカリウムイオンを含むシリコン酸化膜3Dとなる。
その結果、酸化前の凸部2のシリコン部分と溝3の空隙部分は、両者ともにシリコン酸化膜Dとなって一体となる。
The heat oxidation step is further advanced, and the heat oxidation step is completed 12 hours after the start of the heat oxidation. A cross-sectional view of the
As a result of the oxide film Din growing further inside the
Further, as a result of the oxide film Dout grown on the
As a result, the silicon portion of the
なお、カリウムイオンは正に帯電しているが、カリウムイオンはシリコン原子がもつ電子と対を作っているので、カリウムイオンの正電荷と電子の負電荷が打ち消しあって、電気的には中性である。
したがって、シリコン酸化膜Dは電気的に中性であり、表面電位を持たないので、エレクトレット膜としての性能を発現していない。
The potassium ion is positively charged, but since the potassium ion forms a pair with the electron of the silicon atom, the positive charge of the potassium ion and the negative charge of the electron cancel each other out, and the potassium ion is electrically neutral. Is.
Therefore, since the silicon oxide film D is electrically neutral and has no surface potential, it does not exhibit the performance as an electret film.
上記加熱酸化工程の結果、図1(c)に示されるシリコン酸化膜Dの厚さt1は、6μmとなった。その内訳は、凸部2の高さdの5μmとシリコン基板1の表面の熱酸化膜の厚さt0の1μmである。熱酸化膜の厚さt0の1μmは、加熱酸化工程における12時
間の加熱酸化処理によって作られた厚さである。
一方、シリコン基板の平坦な表面を熱酸化する方法で厚さが6μmのシリコン酸化膜を得るには数百時間以上必要なので、実質的に製造が困難であり、第1実施形態によるシリコン酸化膜を形成する方法は、極めて効率がよい方法である。
As a result of the heat oxidation step, the thickness t1 of the silicon oxide film D shown in FIG. 1C was 6 μm. The breakdown is 5 μm of the height d of the
On the other hand, since it takes several hundred hours or more to obtain a silicon oxide film having a thickness of 6 μm by the method of thermally oxidizing the flat surface of the silicon substrate, it is practically difficult to manufacture the silicon oxide film according to the first embodiment. The method of forming is extremely efficient.
次の、第三番目の工程は、シリコン酸化膜を帯電させる工程であり、電気的に中性であるシリコン酸化膜Dを帯電させて、表面電位を有するエレクトレット膜の性質を発現させる工程である。
帯電工程で用いる装置は、図4に示す帯電装置40であり、その構成要素は、帯電用電源43、二つの電極である負極電極端子41と正極電極板42、及びスイッチ44である。
ここで、正極電極板42は、前の加熱酸化工程でシリコン酸化膜Dが形成されたシリコン基板1がその上に置かれる板である。そして、正極電極板42には、帯電用電源43の正極が接続され、もう一方の電極である負極電極端子41には、スイッチ44を介して帯電用電源43の負極が接続されている。
The next, third step is a step of charging the silicon oxide film, which is a step of charging the electrically neutral silicon oxide film D to develop the properties of an electret film having a surface potential. ..
The device used in the charging step is the charging
Here, the positive electrode plate 42 is a plate on which the
帯電工程を、図4の帯電装置40及び図2を用いて説明する。
図2は、シリコン基板1の断面図であり、シリコン酸化膜Dの中のカリウムイオンの存在や電子の存在を模式的に示す。
まず、図2(a)に示すシリコン基板1を、図4に示す正極電極板42に載せる。この時点でシリコン酸化膜Dの内部には、図2(a)に示すカリウムイオンKが存在している。
The charging process will be described with reference to the charging
FIG. 2 is a cross-sectional view of the
First, the
次に、シリコン酸化膜Dの表面に図4に示す負極電極端子41を接触させて、スイッチ44を閉じて通電する。帯電用電源43の電圧は1kvとした。
このとき、アルカリイオンであるカリウムイオンKは、プラスに帯電しているので、図4に示されるように、シリコン酸化膜Dの内部で、負極となる負極電極端子41に引き寄せられ、電子と結合して正電荷を失って中性になる。
Next, the negative electrode terminal 41 shown in FIG. 4 is brought into contact with the surface of the silicon oxide film D, and the switch 44 is closed to energize. The voltage of the charging power supply 43 was 1 kv.
At this time, since the potassium ion K, which is an alkaline ion, is positively charged, as shown in FIG. 4, it is attracted to the negative electrode terminal 41, which is the negative electrode, inside the silicon oxide film D, and is bonded to an electron. Then, it loses its positive charge and becomes neutral.
すると、図2(b)に示すように、シリコン酸化膜Dの内部には、カリウムイオンKが出て行ってしまった結果として、カリウムイオンKと対を形成していた電子Eだけが残る。
電子Eは負電荷を持つので、シリコン酸化膜Dは負に帯電して、表面電位を有するエレクトレット膜21となる。
このようにして、シリコン基板1は、エレクトレット膜21を有するエレクトレット基板20となる。
Then, as shown in FIG. 2B, as a result of the potassium ion K leaving inside the silicon oxide film D, only the electron E paired with the potassium ion K remains.
Since the electron E has a negative charge, the silicon oxide film D is negatively charged to become an electret film 21 having a surface potential.
In this way, the
なお、上記帯電工程は、コロナ帯電で行ってもよい。コロナ帯電とは、高電圧で発生させたコロナ放電が生み出す電子をシリコン酸化膜に照射して、シリコン酸化膜に電子を注入して、シリコン酸化膜を帯電する方法である。 The charging step may be performed by corona charging. Corona charging is a method of irradiating a silicon oxide film with electrons generated by corona discharge generated at a high voltage and injecting electrons into the silicon oxide film to charge the silicon oxide film.
[第2実施形態におけるエレクトレット基板の製造工程の説明:図5、図6]
本発明の第2実施形態における、エレクトレット基板の製造工程は四つの工程を持つ。
この四つの工程は、シリコン基板に溝及び凸部を形成する凹凸形成工程、凸部のすべてをシリコン酸化膜にする加熱酸化工程、シリコン酸化膜を厚さ方向に除去し、部分的にシリコン基板を露出させる極分離工程及びシリコン酸化膜を帯電させる帯電工程である。ここで、シリコン酸化膜を厚さ方向に除去し、部分的にシリコン基板を露出させる極分離工程は、第1実施形態にはなく、本実施形態の特徴となる工程である。
[Explanation of Manufacturing Process of Electret Substrate in Second Embodiment: FIGS. 5 and 6]
The manufacturing process of the electret substrate in the second embodiment of the present invention has four steps.
These four steps are a concave-convex forming step of forming grooves and convex portions on a silicon substrate, a heating oxidation step of forming all the convex portions into a silicon oxide film, and removing the silicon oxide film in the thickness direction to partially remove the silicon oxide film. This is a polar separation step for exposing the silicon oxide film and a charging step for charging the silicon oxide film. Here, the polar separation step of removing the silicon oxide film in the thickness direction and partially exposing the silicon substrate is not in the first embodiment, but is a step characteristic of the present embodiment.
次に第2実施形態における、エレクトレット基板の製造工程を、図5及び図6を用いて
説明する。図5及び図6は、第2実施形態における、エレクトレット基板の製造工程を示すシリコン基板1の断面図である。
第2実施形態によるエレクトレット基板の製造工程は、第1実施形態による製造工程とほぼ同様であり、相違点は、図5(c)、(d)で示す極分離工程が追加されたことである。すなわちシリコン酸化膜を厚さ方向に除去し、部分的にシリコン基板1を露出させる工程を備えたことである。
Next, the manufacturing process of the electret substrate in the second embodiment will be described with reference to FIGS. 5 and 6. 5 and 6 are cross-sectional views of the
The manufacturing process of the electret substrate according to the second embodiment is almost the same as the manufacturing process according to the first embodiment, and the difference is that the pole separation steps shown in FIGS. 5 (c) and 5 (d) are added. .. That is, it is provided with a step of removing the silicon oxide film in the thickness direction to partially expose the
第2実施形態での第一番目の工程は、シリコン基板1の表面1aに、溝3と溝4及び凸部2を形成する凹凸形成工程であり、図5(a)を用いて説明する。
図5(a)は、凹凸形成工程を終了した段階でのシリコン基板1の断面図であり、溝3と溝4及び凸部2を形成する凹凸形成工程は、基本的に第1実施形態と同様であるので、同一要素には同一符号を付し、重複する部分の説明を省略する。
The first step in the second embodiment is a concave-convex forming step of forming the
FIG. 5A is a cross-sectional view of the
まず、凸部2の幅に対応するストライプ状パターンのレジスト層をシリコン基板1の表面1aに配置する。次に、D−RIE装置を使ってシリコン基板1をエッチングする。すると、レジスト層で覆われていない部分は、シリコン基板1の厚み方向にエッチングされて溝3及び溝4となり、レジスト層で覆われてエッチングされずに残った部分が凸部2となる。
溝3と溝4及び凸部2の配置を、図5(a)に示す。3個の凸部2が互いに溝3で隔てられて配置された形のグループTを作り、そのグループTが溝4で隔てられた配置である。
First, a resist layer having a striped pattern corresponding to the width of the
The arrangement of the
ここで、溝3と溝4及び凸部2の形状寸法を説明する。凸部2の幅P1を1μmとし、溝3の幅G1は1μmであり、溝4の幅G2は4μmとした。そして、溝3及び溝4の深さを5μmとしたので凸部2の高さdも5μmである。
Here, the shape dimensions of the
次の二番目の工程は、シリコン基板1の表面をシリコン酸化膜にする加熱酸化工程であり、図5(b)を用いて説明する。
図5(b)は加熱酸化工程が終了した状態を示すシリコン基板1の断面図であり、図5(b)に示す第2実施形態による加熱酸化工程は、基本的に図1で説明した第1実施形態の加熱酸化工程と同様であるので、重複する部分の説明を省略する。
The next second step is a heating oxidation step of forming the surface of the
FIG. 5 (b) is a cross-sectional view of the
図5(b)は、加熱酸化を開始してから12時間経過後に加熱酸化工程を終了したときのシリコン基板1の状態を示している。
第1実施形態と同様に、凸部2の内部のすべてがシリコン酸化膜2Dとなる。
また、溝3は、第1実施形態と同様に、溝3を両側から挟む凸部から成長してきた酸化膜で埋め尽くされて、シリコン酸化膜3Dとなる。
その結果、酸化前に、3個の凸部2が互いに溝3で隔てられて配置された形のグループTにおいては、凸部2のシリコンと溝3の間隙は、すべてシリコン酸化膜となって一体となり、シリコン酸化膜Dとなる。
一方、溝4aは、溝の幅が広いので、シリコン酸化膜で埋め尽くされることはなく、溝の形状を保っている。
FIG. 5B shows the state of the
Similar to the first embodiment, the entire inside of the
Further, the
As a result, in the group T in which the three
On the other hand, since the groove 4a has a wide groove, it is not filled with the silicon oxide film and maintains the shape of the groove.
次の第三番目の工程は、シリコン酸化膜を厚さ方向に除去して、部分的にシリコン基板を露出させる極分離工程であり、図5(c)、(d)を用いて説明する。 The third step below is a polar separation step of removing the silicon oxide film in the thickness direction to partially expose the silicon substrate, which will be described with reference to FIGS. 5 (c) and 5 (d).
極分離工程においては、シリコン基板1にレジスト層を設けずにエッチングを行い、図5(c)のハッチングで示したE1、E2のシリコン酸化膜を除去する。E1はグループTの部分のシリコン酸化膜であり、E2は溝4aの底の部分のシリコン酸化膜である。
ここで、エッチングの終了は、エッチングされる物質をモニターして判断する。すなわ
ち、エッチングの当初には酸化シリコンだけが検出されるが、エッチング時間が進むと酸化シリコンに加えて、シリコンが検出されだすので、この時点でエッチングを終了する。このモニターされたシリコンは、図5(d)に示される溝4bの底面5において、シリコン基板1が露出されたことを意味する。
このようにして、シリコン酸化膜Dは溝4bで完全に隣同士が断ち切られ、互いに独立した極形状になる。
In the electrode separation step, etching is performed on the
Here, the end of etching is determined by monitoring the substance to be etched. That is, only silicon oxide is detected at the beginning of etching, but as the etching time advances, silicon is detected in addition to silicon oxide, so that the etching is terminated at this point. This monitored silicon means that the
In this way, the silicon oxide film D is completely cut off from each other by the groove 4b, and becomes a polar shape independent of each other.
次の第四番目の工程は、シリコン酸化膜Dを帯電させる帯電工程であり、シリコン基板1の断面図である図6を用いて説明するが、基本的に図4で説明した第1実施形態と同じ工程なので、重複する部分の説明を省略する。
The next fourth step is a charging step of charging the silicon oxide film D, which will be described with reference to FIG. 6 which is a cross-sectional view of the
図6に示す帯電工程において、帯電電圧が印加される前は、シリコン酸化膜DにはカリウムイオンKが含まれ、図6(a)に示されるように、このカリウムイオンKは、シリコン原子の電子と対を作っている。帯電電圧の印加によって、カリウムイオンKが出て行ってしまった後には、図6(b)に示される電子Eだけが残る。電子Eは負電荷を持つので、シリコン酸化膜Dは負に帯電して、表面電位を発現するエレクトレット膜61となる。 In the charging step shown in FIG. 6, before the charging voltage is applied, the silicon oxide film D contains potassium ion K, and as shown in FIG. 6A, this potassium ion K is a silicon atom. It is paired with an electron. After the potassium ion K is discharged by the application of the charging voltage, only the electron E shown in FIG. 6B remains. Since the electron E has a negative charge, the silicon oxide film D is negatively charged and becomes an electret film 61 that expresses a surface potential.
このようにして、シリコン基板1は、極形状に分離されて配置されたエレクトレット膜61を有するエレクトレット基板60となる。
静電誘導作用を利用した電気機械変換器であるエレクトレットモーターやエレクトレット発電機においては、用いる基板は、分離配置されたエレクトレット膜を有することが必須であるので、分離配置されたエレクトレット膜61を有するエレクトレット基板60は最適な基板となる。
In this way, the
In an electret motor or an electret generator, which is an electromechanical converter utilizing electrostatic induction, the substrate to be used must have an electret film separated and arranged, and therefore has an electret film 61 separated and arranged. The
[酸化膜を形成する寸法の条件の説明:図7A、図7B、図7C]
次に第1実施形態及び第2実施形態における溝3、溝4及び凸部2を形成する寸法の条件を、図7A、図7B及び図7Cを用いて説明する。
図7A、図7B及び図7Cは、溝3と凸部2の寸法関係を示すシリコン基板1の断面図であり、(a)は溝3と凸部2を形成する凹凸形成工程を示し、(b)はそのシリコン基板1を加熱処理してその表面をシリコン酸化膜にする加熱酸化工程を示す。
[Explanation of Dimensional Conditions for Forming Oxide Films: FIGS. 7A, 7B, 7C]
Next, the dimensional conditions for forming the
7A, 7B and 7C are cross-sectional views of the
図7A、図7B、図7Cを用いての酸化膜形成説明の前に、シリコン酸化膜の膜厚と酸化時間の関係を図8により説明する。
シリコン酸化膜の厚さは、酸化時間に依存する。図8は、酸化時間とシリコン酸化膜の厚さの関係を示すグラフであり、横軸が酸化時間、縦軸がシリコン酸化膜の膜厚である。
加熱酸化時間が12時間のとき、シリコン酸化膜の膜厚T1は1μmとなる。さらに加熱酸化時間を長くすると、例えば、50時間ではシリコン酸化膜の膜厚T2は2μm、200時間ではシリコン酸化膜の膜厚T3は3μmとなる。このように、酸化時間が長くなるにしたがって、シリコン酸化膜の厚さは増えるが、その増加分は小さくなる。したがって、シリコン基板の平坦な表面を熱酸化して厚いシリコン酸化膜を得ることは長時間を要し非常に難しい。
Prior to the explanation of oxide film formation using FIGS. 7A, 7B, and 7C, the relationship between the film thickness of the silicon oxide film and the oxidation time will be described with reference to FIG.
The thickness of the silicon oxide film depends on the oxidation time. FIG. 8 is a graph showing the relationship between the oxidation time and the thickness of the silicon oxide film, in which the horizontal axis represents the oxidation time and the vertical axis represents the film thickness of the silicon oxide film.
When the heating oxidation time is 12 hours, the film thickness T1 of the silicon oxide film is 1 μm. When the heating oxidation time is further lengthened, for example, the film thickness T2 of the silicon oxide film becomes 2 μm at 50 hours, and the film thickness T3 of the silicon oxide film becomes 3 μm at 200 hours. In this way, as the oxidation time increases, the thickness of the silicon oxide film increases, but the increase decreases. Therefore, it takes a long time to obtain a thick silicon oxide film by thermally oxidizing the flat surface of the silicon substrate, which is very difficult.
図7A、図7B、図7Cの各図において、酸化時間は12時間であるので、シリコン基板1の表面に形成されるシリコン酸化膜の膜厚は1μmである。
そして、溝3の深さ、すなわち凸部2の高さは5μmとしたが、シリコン基板1の全ての面において1μの酸化膜が成長するので、この値は、下記に説明する酸化膜を形成する条件に影響を与えない。したがって、凸部2の高さを高くすることにより、厚い酸化膜を得ることができる。
In each of FIGS. 7A, 7B, and 7C, the oxidation time is 12 hours, so that the film thickness of the silicon oxide film formed on the surface of the
The depth of the
最初に、図7Aを用いて、酸化膜を形成する条件を説明する。本条件は、図1に示す第
1実施形態と図5に示す第2実施形態に適用した条件である。
図7A(a)において、凸部2の幅は1μm、溝3の幅も1μmである。
First, the conditions for forming an oxide film will be described with reference to FIG. 7A. This condition is a condition applied to the first embodiment shown in FIG. 1 and the second embodiment shown in FIG.
In FIG. 7A (a), the width of the
図7A(b)に示すように、加熱酸化時間が12時間なので、シリコン基板1の表面の酸化膜の膜厚は1μmであり、凸部2はその幅が1μmなので、凸部2のシリコンは、そのすべてがシリコン酸化膜2Dとなる。
一方、溝3であるが、シリコンがシリコン酸化膜に変化するときにその体積が増大するので、溝3の空隙に向かって、両側の凸部2からシリコン酸化膜が成長する。ここで、酸化膜の表面は、溝を埋める方向に、表面の酸化膜の厚さ1μmの半分の値である0.5μm成長していると考えられる。すると、溝幅が1μmの溝3は、溝3の両側の凸部2からそれぞれ0.5μm成長したシリコン酸化膜により溝が埋められ、シリコン酸化膜3Dとなる。
As shown in FIG. 7A (b), since the heating oxidation time is 12 hours, the thickness of the oxide film on the surface of the
On the other hand, since the volume of the
この結果、溝3を埋め尽くしたシリコン酸化膜3Dと凸部2の内部のシリコン酸化膜2Dは一体となり、シリコン基板1の上面全体がシリコン酸化膜Dとなる。
図7Aの条件においては、シリコン基板1の表面に形成されるシリコン酸化膜の厚さは6μmとなる。これは、凸部2の高さ5μmとシリコン基板の表面に形成された酸化膜の厚さ1μmの和である。
As a result, the
Under the conditions of FIG. 7A, the thickness of the silicon oxide film formed on the surface of the
次に、図7Bを用いて、酸化膜を形成する条件を説明する。本条件は、図5(b)に示す第2の実施形態に適用した条件である。
図7B(a)において、凸部2の幅は1μmであり、溝3の幅は2μmである。
図7B(b)に示される加熱酸化工程においては、凸部2はその幅が1μmなので、凸部2のすべてのシリコンは酸化され、シリコン酸化膜2Dとなる。
一方、溝3はその幅が2μmなので、溝3の空隙に、両側の凸部2からのシリコン酸化膜が成長しても、その空隙を埋めきることはできず、溝3aとして空隙が残る。
Next, the conditions for forming the oxide film will be described with reference to FIG. 7B. This condition is a condition applied to the second embodiment shown in FIG. 5 (b).
In FIG. 7B (a), the width of the
In the heat oxidation step shown in FIG. 7B (b), since the width of the
On the other hand, since the width of the
このように、図7Bの条件で酸化膜を形成すると酸化膜Dの間に溝を形成すことができる。したがって、第2実施形態の図6で説明した、酸化膜Dの間の溝にある酸化膜を除去する工程を加えることで、シリコン基板の表面に形成されたシリコン酸化膜を完全に極形状に配置することができる。
極形状に配置されたシリコン酸化膜を帯電処理して得られるエレクトレット膜を有するエレクトレット基板は、静電誘導作用を利用した電気機械変換器用の極を形成するエレクトレット基板として有用である。
As described above, when the oxide film is formed under the conditions of FIG. 7B, a groove can be formed between the oxide films D. Therefore, by adding the step of removing the oxide film in the groove between the oxide films D described with reference to FIG. 6 of the second embodiment, the silicon oxide film formed on the surface of the silicon substrate is completely formed into a polar shape. Can be placed.
An electret substrate having an electret film obtained by charging a silicon oxide film arranged in a polar shape is useful as an electret substrate for forming a pole for an electromechanical converter utilizing an electrostatic induction action.
次に、図7Cを用いて、酸化膜を形成する条件を説明する。本条件は、本願に対する参考例の条件を示すものである。
図7C(a)において、凸部2の幅は2μmであり、溝3の幅は1μmである。
図7C(b)に示される加熱酸化処理後においては、凸部2はその幅が2μmなので、凸部2の芯の部分2aは酸化されずにシリコンとしてそのまま残る。一方、溝3はその幅が1μmなので、両側の凸部2からのシリコン酸化膜が成長して溝3空隙が埋められてシリコン酸化膜3Dとなる。
すると、シリコン酸化膜Dはその内部にシリコン部分を有する酸化膜となるので、酸化膜を帯電してエレクトレット膜としたときに不均一なエレクトレット膜となり、表面電位の均一性が得られない。
上記のようにシリコン基板1の表面に厚くて一様な酸化膜を形成するには、図7A、図7Bのような形成条件が重要となる。
Next, the conditions for forming the oxide film will be described with reference to FIG. 7C. This condition indicates the condition of the reference example for the present application.
In FIG. 7C (a), the width of the
After the heat oxidation treatment shown in FIG. 7C (b), the width of the
Then, since the silicon oxide film D becomes an oxide film having a silicon portion inside thereof, when the oxide film is charged to form an electret film, the electret film becomes non-uniform, and the uniformity of the surface potential cannot be obtained.
In order to form a thick and uniform oxide film on the surface of the
[第3実施形態及び第4実施形態における溝及び凸部のパターン配置の説明:図9A、図9B]
本発明においては、シリコン基板の表面に多数の溝及び凸部を形成するので、製造工程においてシリコン基板に反り返りが発生し、シリコン酸化膜の均一性が低下する懸念がある。とくにサイズの大きい大判シリコン基板を用いる場合には、この反り返りが大きくなり、対策が必要となる。
第3実施形態及び第4実施形態は大判シリコン基板を用いる場合における、反り返り対策が目的である。
[Explanation of pattern arrangement of grooves and convex portions in the third embodiment and the fourth embodiment: FIGS. 9A and 9B]
In the present invention, since a large number of grooves and protrusions are formed on the surface of the silicon substrate, there is a concern that the silicon substrate may warp in the manufacturing process and the uniformity of the silicon oxide film may decrease. In particular, when a large-sized silicon substrate is used, this warpage becomes large, and countermeasures are required.
The third embodiment and the fourth embodiment are intended to prevent warpage when a large-format silicon substrate is used.
本発明の第3実施形態による溝及び凸部のパターンの配置を、図9Aを用いて説明する。
図9A(a)は、大判のシリコン基板90に形成した溝及び凸部のパターンの配置を示す斜視図であり、図9A(b)は、加熱酸化工程後における図9A(a)のA−A’断面図であり、図9A(c)は、同様に加熱酸化工程後の図9A(a)のB−B’断面図である。
The arrangement of the groove and convex pattern according to the third embodiment of the present invention will be described with reference to FIG. 9A.
9A (a) is a perspective view showing the arrangement of patterns of grooves and protrusions formed on the large-
図9A(a)を用いて、シリコン基板90に形成する溝及び凸部のパターン配置を説明する。
シリコン基板90の上の面90uには、その長手方向がY軸に平行な溝及び凸部のパターンPuを形成し、下の面90dには、その長手方向がX軸に平行な溝及び凸部のパターンPdを設ける。したがって、溝及び凸部のパターンの長手方向は、シリコン基板90の上の面90uと下の面90dにおいて直交している。
そして、溝及び凸部の形状寸法は、図7Aで説明した条件であり、溝の幅及び凸部の幅が1μm、溝の深さ及び凸部の高さが5μmである。
The pattern arrangement of the groove and the convex portion formed on the
A groove and a convex pattern Pu whose longitudinal direction is parallel to the Y axis are formed on the upper surface 90u of the
The shape and dimensions of the groove and the convex portion are the conditions described in FIG. 7A, and the width of the groove and the width of the convex portion are 1 μm, and the depth of the groove and the height of the convex portion are 5 μm.
次に、図9A(b)及び図9A(c)を用いて、加熱酸化工程におけるシリコン酸化膜の形状を説明する。
図9A(b)では、図7Aによる酸化膜形成の条件で説明したように、パターンPuの溝はシリコン酸化膜で埋まり、凸部は芯までシリコン酸化膜となり、両者が一体化したシリコン酸化膜PuSとなる。パターンPdの溝及び凸部も同様に一体化してシリコン酸化膜PdSとなる。
図9A(c)においても、溝及び凸部の両者はシリコン酸化膜となって一体化し、シリコン酸化膜PuS及びPdSとなる。
Next, the shape of the silicon oxide film in the heat oxidation step will be described with reference to FIGS. 9A (b) and 9A (c).
In FIG. 9A (b), as described under the conditions for forming the oxide film according to FIG. 7A, the groove of the pattern Pu is filled with the silicon oxide film, the convex portion becomes the silicon oxide film up to the core, and the silicon oxide film in which both are integrated. It becomes PuS. The grooves and protrusions of the pattern Pd are also integrated in the same manner to form a silicon oxide film PdS.
Also in FIG. 9A (c), both the groove and the convex portion form a silicon oxide film and are integrated to form a silicon oxide film PuS and PdS.
本パターン配置により、上下面にその長手方向が直交する溝及び凸部を形成することで、凹凸形成加工によって発生する応力が緩和され、加熱酸化工程での加熱時に生じる、シリコン基板の反り返りが緩和される。その結果、シリコン基板の表面は平坦で均一に酸化され、均質なシリコン酸化膜を得ることができる。
さらに、本パターン配置によると、一枚の基板の両面にエレクトレット膜を形成することができるので、とくに、エレクトレット基板でその両面にエレクトレット膜を持つ基板が要求される静電誘導作用を利用した電気機械変換器用の基板として有用である。
By forming grooves and convex portions whose longitudinal directions are orthogonal to each other on the upper and lower surfaces by this pattern arrangement, the stress generated by the unevenness forming process is alleviated, and the warpage of the silicon substrate generated during heating in the heating oxidation step is alleviated. Will be done. As a result, the surface of the silicon substrate is flat and uniformly oxidized, and a homogeneous silicon oxide film can be obtained.
Further, according to this pattern arrangement, electret films can be formed on both sides of one substrate. Therefore, in particular, electricity utilizing the electrostatic induction action required for a substrate having electret films on both sides of the electret substrate. It is useful as a substrate for mechanical converters.
次に、本発明の第4実施形態による溝及び凸部のパターンの配置を、図9Bを用いて説明する。
図9B(a)は、大判のシリコン基板91に形成した溝及び凸部のパターンの配置を示す斜視図であり、図9B(b)は加熱酸化工程後の図9B(a)におけるC−C’断面図である。
第4実施形態における溝及び凸部のパターン配置は、図9B(a)に示すように、その長手方向がX軸に平行な溝及び凸部のパターンPxと、Y軸に平行な溝及び凸部のパターンPyが互い違いである。したがって、溝及び凸部のパターンの長手方向は、隣接パターンにおいて、互いに直交している。
Next, the arrangement of the groove and convex pattern according to the fourth embodiment of the present invention will be described with reference to FIG. 9B.
FIG. 9B (a) is a perspective view showing the arrangement of patterns of grooves and protrusions formed on the large-
As shown in FIG. 9B (a), the pattern arrangement of the groove and the convex portion in the fourth embodiment includes the pattern Px of the groove and the convex portion whose longitudinal direction is parallel to the X axis and the groove and the convex portion parallel to the Y axis. The pattern Py of the part is staggered. Therefore, the longitudinal directions of the groove and convex patterns are orthogonal to each other in the adjacent pattern.
図9B(b)を用いて、加熱酸化工程のシリコン酸化膜の形状を説明する。
図7Aによる酸化膜形成の条件で説明したように、パターンPyの溝はシリコン酸化膜で埋まり、凸部は芯までシリコン酸化膜となり、両者が一体化したシリコン酸化膜PySとなる。パターンPxの溝及び凸部も同様に一体化してシリコン酸化膜PxSとなる。
The shape of the silicon oxide film in the heat oxidation step will be described with reference to FIG. 9B (b).
As described under the conditions for forming the oxide film according to FIG. 7A, the grooves of the pattern Py are filled with the silicon oxide film, the convex portions are the silicon oxide film up to the core, and the two are integrated into the silicon oxide film PyS. The grooves and protrusions of the pattern Px are also integrated in the same manner to form a silicon oxide film PxS.
本パターン配置により、溝及び凸部のパターンの長手方向が、隣接パターンにおいて、互いに直交することで、凹凸形成加工によって発生する応力が緩和され、加熱酸化工程での加熱時に生じる、シリコン基板の反り返りが緩和される。その結果、シリコン基板の表面は平坦で均一に酸化され、均質なシリコン酸化膜を得ることができる。
とくに、エレクトレット基板でその片面にエレクトレット膜を持つ基板が要求される静電誘導作用を利用した電気機械変換器用の基板として有用である。
With this pattern arrangement, the longitudinal directions of the grooves and convex patterns are orthogonal to each other in the adjacent patterns, so that the stress generated by the unevenness forming process is alleviated, and the warpage of the silicon substrate that occurs during heating in the heating oxidation step. Is relaxed. As a result, the surface of the silicon substrate is flat and uniformly oxidized, and a homogeneous silicon oxide film can be obtained.
In particular, it is useful as a substrate for an electromechanical converter utilizing an electrostatic induction action, which requires an electret substrate having an electret film on one side thereof.
以上、説明したとおり、本発明による静電誘導装置用基板の製造方法によれば、溝及び凸部をすべてシリコン酸化膜にすることにより、厚みが大きなシリコン酸化膜を短時間で形成することができるので、シリコン酸化膜からなる、表面電位が高いエレクトレット膜を得ることができ、その結果、高性能なエレクトレット膜を具備する静電誘導装置用基板を容易に得ることができる。 As described above, according to the method for manufacturing a substrate for an electrostatic induction device according to the present invention, a thick silicon oxide film can be formed in a short time by forming all the grooves and protrusions into a silicon oxide film. Therefore, an electret film having a high surface potential and made of a silicon oxide film can be obtained, and as a result, a substrate for an electrostatic induction device provided with a high-performance electret film can be easily obtained.
1、90、91 シリコン基板
1a シリコン基板の表面
2 凸部
2D、3D、D、Din、Dout、PdS、PuS、PxS、PyS シリコン酸化膜2L、2R、2U 凸部2の面
3、3a、4、4a、4b 溝
3B 溝3の底面
5 溝4bの底面
20、60 エレクトリック基板
21、61 エレクトレット膜
30 熱酸化装置
36 加熱酸化炉
40 帯電装置
E 電子
G1 溝3の幅
G2 溝4の幅
K カリウムイオン
P1 凸部2の幅
Pd、Pu、Px、Py 溝及び凸部のパターン
1, 90, 91 Silicon substrate 1a Surface of
Claims (3)
加熱処理して凸部をすべてシリコン酸化膜にする加熱酸化工程と、
シリコン酸化膜を帯電させる帯電工程と、
前記シリコン酸化膜を厚さ方向に除去し、部分的に前記シリコン基板を露出させる工程を備え、
前記溝は、第1の幅を有する複数の第1の溝と、
前記第1の幅より広い第2の幅を有する複数の第2の溝を備え、
前記第2の溝に形成される前記シリコン酸化膜を、厚さ方向に完全に除去し、
前記第2の溝において、前記シリコン基板を露出させ、
前記第1の溝の前記シリコン酸化膜を、互いに独立した極形状とした
ことを特徴とする静電誘導装置用基板の製造方法。 The process of forming grooves and protrusions on a silicon substrate,
A heat oxidation process that heat-treats all the protrusions into a silicon oxide film,
The charging process that charges the silicon oxide film and
A step of removing the silicon oxide film in the thickness direction to partially expose the silicon substrate is provided.
The groove includes a plurality of first grooves having a first width, and a plurality of first grooves.
A plurality of second grooves having a second width wider than the first width are provided.
The silicon oxide film formed in the second groove is completely removed in the thickness direction, and the film is completely removed.
The silicon substrate is exposed in the second groove, and the silicon substrate is exposed.
A method for manufacturing a substrate for an electrostatic induction device , which comprises forming the silicon oxide film in the first groove into polar shapes independent of each other.
ことを特徴とする請求項1に記載の静電誘導装置用基板の製造方法。 The method for manufacturing a substrate for an electrostatic induction device according to claim 1 , wherein the depth of the first groove and the depth of the second groove are the same.
ことを特徴とする請求項1又は2に記載の製造方法で製造された静電誘導装置用基板。 A substrate for an electrostatic induction device manufactured by the manufacturing method according to claim 1 or 2 , wherein the silicon oxide films having polar shapes independent of each other are charged.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017048450A JP6839573B2 (en) | 2017-03-14 | 2017-03-14 | Manufacturing method of substrate for electrostatic induction device and substrate for electrostatic induction device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017048450A JP6839573B2 (en) | 2017-03-14 | 2017-03-14 | Manufacturing method of substrate for electrostatic induction device and substrate for electrostatic induction device |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2018152491A JP2018152491A (en) | 2018-09-27 |
JP2018152491A5 JP2018152491A5 (en) | 2020-01-30 |
JP6839573B2 true JP6839573B2 (en) | 2021-03-10 |
Family
ID=63680501
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017048450A Active JP6839573B2 (en) | 2017-03-14 | 2017-03-14 | Manufacturing method of substrate for electrostatic induction device and substrate for electrostatic induction device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6839573B2 (en) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4151455B2 (en) * | 2003-03-28 | 2008-09-17 | 株式会社デンソー | Monolithic microwave integrated circuit and manufacturing method thereof |
JP4403290B2 (en) * | 2003-05-14 | 2010-01-27 | 富士電機デバイステクノロジー株式会社 | Manufacturing method of semiconductor device |
JP2014107890A (en) * | 2012-11-26 | 2014-06-09 | Panasonic Corp | Electret element and vibration power generator using the same |
JP6309283B2 (en) * | 2014-01-24 | 2018-04-11 | 学校法人 関西大学 | Electret, method for manufacturing the same, and power generation apparatus using the same |
-
2017
- 2017-03-14 JP JP2017048450A patent/JP6839573B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018152491A (en) | 2018-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103026497B (en) | The manufacture method of absorbing substrate and for manufacturing the manufacture method of its finishing die | |
JP2010517311A5 (en) | ||
ITMI20130897A1 (en) | INTEGRATED VACUUM MICROELECTRONIC DEVICE AND ITS MANUFACTURING METHOD. | |
CN102918674B (en) | Method for producing a piezo actuator and piezo actuator | |
TW201526237A (en) | Semiconductor device and method for manufacturing semiconductor device | |
JP6839573B2 (en) | Manufacturing method of substrate for electrostatic induction device and substrate for electrostatic induction device | |
US9884759B2 (en) | Thermoelement including a three-dimensional microstructure, and method for producing a thermoelement | |
US7982281B2 (en) | Method of manufacturing a semiconductor device, method of manufacturing a SOI device, semiconductor device, and SOI device | |
JP2004335568A (en) | Method of manufacturing semiconductor device | |
CN101620996A (en) | Method for preparing gate oxidation layer | |
CN113257734B (en) | Semiconductor device, manufacturing method thereof and chip | |
TWI532123B (en) | Memory device and method of manufacturing memory structure | |
JP2008016592A (en) | Thermoelectric conversion element, and its manufacturing method | |
ITMI20010339A1 (en) | METHOD TO CREATE INSULATING STRUCTURES | |
CN105244279A (en) | Planar VDMOS device and manufacturing method thereof | |
CN108695234B (en) | Air gap forming method, NAND flash memory and forming method thereof | |
TWI458114B (en) | Method of manufacturing solar cell | |
KR101979068B1 (en) | Master mold having surface of stair shape and method for manufacturing the same | |
CN110211916A (en) | The manufacturing method of fleet plough groove isolation structure | |
CN106298928B (en) | VDMOS device and preparation method thereof | |
JP2007067413A (en) | Method of forming variable capacitor | |
KR100687859B1 (en) | Method for forming the Isolation Layer of Semiconductor Device | |
JP2005019614A (en) | Method of manufacturing semiconductor device | |
CN113016132B (en) | Vibration power generation element | |
US20170241032A1 (en) | Method for controlling cavity closure by non-conformal deposition of a layer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191213 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191213 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200925 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201020 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201104 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210209 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210215 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6839573 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |