KR101979068B1 - Master mold having surface of stair shape and method for manufacturing the same - Google Patents

Master mold having surface of stair shape and method for manufacturing the same Download PDF

Info

Publication number
KR101979068B1
KR101979068B1 KR1020160150824A KR20160150824A KR101979068B1 KR 101979068 B1 KR101979068 B1 KR 101979068B1 KR 1020160150824 A KR1020160150824 A KR 1020160150824A KR 20160150824 A KR20160150824 A KR 20160150824A KR 101979068 B1 KR101979068 B1 KR 101979068B1
Authority
KR
South Korea
Prior art keywords
mold
silicon substrate
etching
spacer
pattern region
Prior art date
Application number
KR1020160150824A
Other languages
Korean (ko)
Other versions
KR20180053814A (en
Inventor
유동은
배희경
이동욱
황해철
이병주
Original Assignee
한국과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술원 filed Critical 한국과학기술원
Priority to KR1020160150824A priority Critical patent/KR101979068B1/en
Publication of KR20180053814A publication Critical patent/KR20180053814A/en
Application granted granted Critical
Publication of KR101979068B1 publication Critical patent/KR101979068B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Micromachines (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

일실시예에 따르면, 계단 형상의 표면을 갖는 실리콘 기반의 마스터 몰드 제작 방법은 패턴 영역이 형성된 실리콘 기판을 포함하는 몰드-상기 패턴 영역은 상기 실리콘 기판의 돌출부 위에 하드마스크 레이어 및 에치 스탑 레이어가 순차적으로 적층된 구조를 가짐-를 준비하는 단계; 상기 몰드의 표면에 스페이서를 증착하는 단계; 상기 스페이서 중 상기 패턴 영역의 적층 방향에 대해 수직 방향인 스페이서를 에칭하는 단계; 상기 몰드의 표면 중 상기 실리콘 기판을 에칭하는 단계; 및 상기 패턴 영역에 포함되는 상기 하드마스크 레이어 및 상기 에치 스탑 레이어와 상기 스페이서 중 상기 패턴 영역의 적층 방향에 대해 수평 방향인 스페이서를 제거하는 단계를 포함하고, 상기 몰드의 표면에 스페이서를 증착하는 단계, 상기 스페이서 중 상기 패턴 영역의 적층 방향에 대해 수직 방향인 스페이서를 에칭하는 단계 및 상기 몰드의 표면 중 상기 실리콘 기판을 에칭하는 단계는 순차적으로 적어도 한번 이상 반복된다.According to one embodiment, a method of fabricating a silicon-based master mold having a step-like surface includes forming a mold including a silicon substrate on which a pattern region is formed, the pattern region having a hard mask layer and an etch stop layer sequentially on the protrusions of the silicon substrate Having a structure stacked on the substrate; Depositing a spacer on a surface of the mold; Etching a spacer among the spacers perpendicular to a direction in which the pattern regions are stacked; Etching the silicon substrate in a surface of the mold; And removing spacers in a horizontal direction with respect to a stacking direction of the hard mask layer and the etch stop layer included in the pattern region and the pattern region of the spacer, wherein the step of depositing a spacer on the surface of the mold Etching spacers in the spacers perpendicular to the direction in which the pattern regions are stacked, and etching the silicon substrate among the surfaces of the molds are repeated at least one time in order.

Description

계단 형상의 표면을 갖는 마스터 몰드 및 그 제작 방법{MASTER MOLD HAVING SURFACE OF STAIR SHAPE AND METHOD FOR MANUFACTURING THE SAME}BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a master mold having a stepped surface,

아래의 실시예들은 마스터 몰드를 제조하는 방법에 관한 것으로, 보다 상세하게는, 계단 형상의 표면을 갖는 마스터 몰드를 제작하는 기술에 대한 것이다.
The following embodiments relate to a method for manufacturing a master mold, and more particularly to a technique for manufacturing a master mold having a stepped surface.

에너지 하베스팅(energy harvesting)에서 이용되는 접촉 대전 발전기는 두 대전 물질을 접촉시켜 발생되는 표면 전하를 이용하여 유도 전류를 생성한다. 이 때, 대전 물질은 접촉 면적을 증가시키는 계단 형상과 같은 그루브 패턴의 표면을 갖도록 마스터 몰드를 이용하여 형성된다.The contact charging generators used in energy harvesting generate induced currents by using surface charges generated by contacting two charged materials. At this time, the charging material is formed using the master mold so as to have a surface of a groove pattern such as a step shape increasing the contact area.

이에, 마스터 몰드 역시 그루브 패턴의 표면을 갖도록 제작되게 되는데, 기존에는 포토레지스트 공정을 이용하여 마스터 몰드의 표면에 그루브 패턴이 형성되었다.Thus, the master mold is also fabricated to have the surface of the groove pattern. Conventionally, a groove pattern is formed on the surface of the master mold using a photoresist process.

그러나, 포토레지스트 공정을 이용하여 형성되는 그루브 패턴은 폭 및 깊이가 선택적으로 조절되지 못하는 단점이 있다.However, the groove pattern formed using the photoresist process has a disadvantage that the width and the depth can not be selectively controlled.

따라서, 아래의 실시예들은 폭 및 깊이가 선택적으로 조절되는 그루브 패턴을 마스터 몰드의 표면에 형성하기 위하여, 에칭 공정 및 스페이서 증착 공정을 이용하는 기술을 제안한다.
Thus, the following embodiments propose a technique that uses an etching process and a spacer deposition process to form a groove pattern on the surface of the master mold where the width and depth are selectively adjusted.

일실시예들은 스페이서 증착 공정 및 에칭 공정을 반복적으로 수행함으로써, 양각 또는 음각의 계단 형상의 표면을 갖는 마스터 몰드를 제작하는 방법을 제공한다.One embodiment provides a method of fabricating a master mold having a stepped surface with a raised or recessed angle by repeatedly performing a spacer deposition process and an etching process.

구체적으로, 실리콘 기판, 하드마스크 레이어 및 에치 스탑 레이어가 순차적으로 적층되어 패턴 영역이 형성된 몰드의 표면에 스페이서를 증착하는 공정, 상기 몰드의 표면에 에치 스탑 레이어 및 실리콘 기판에 대해 미리 설정된 값 이상의 선택비를 갖는 에칭 공정 및 에치 스탑 레이어 및 스페이서에 대해 미리 설정된 값 이상의 선택비를 갖는 에칭 공정을 반복적으로 수행함으로써, 양각 또는 음각의 계단 형상의 표면을 갖는 마스터 몰드를 제작하는 방법을 제공한다.
Specifically, a step of depositing a spacer on the surface of a mold in which a silicon substrate, a hard mask layer and an etch stop layer are successively laminated to form a pattern region, a step of selecting a value more than a preset value for the etch stop layer and the silicon substrate on the surface of the mold And an etch process having a selectivity of a predetermined value or more with respect to the etch stop layer and the spacer are repeatedly performed to provide a master mold having a depressed or depressed stepped surface.

일실시예에 따르면, 계단 형상의 표면을 갖는 실리콘 기반의 마스터 몰드 제작 방법은 패턴 영역이 형성된 실리콘 기판을 포함하는 몰드-상기 패턴 영역은 상기 실리콘 기판의 돌출부 위에 하드마스크 레이어 및 에치 스탑 레이어가 순차적으로 적층된 구조를 가짐-를 준비하는 단계; 상기 몰드의 표면에 스페이서를 증착하는 단계; 상기 스페이서 중 상기 패턴 영역의 적층 방향에 대해 수직 방향인 스페이서를 에칭하는 단계; 상기 몰드의 표면 중 상기 실리콘 기판을 에칭하는 단계; 및 상기 패턴 영역에 포함되는 상기 하드마스크 레이어 및 상기 에치 스탑 레이어와 상기 스페이서 중 상기 패턴 영역의 적층 방향에 대해 수평 방향인 스페이서를 제거하는 단계를 포함하고, 상기 몰드의 표면에 스페이서를 증착하는 단계, 상기 스페이서 중 상기 패턴 영역의 적층 방향에 대해 수직 방향인 스페이서를 에칭하는 단계 및 상기 몰드의 표면 중 상기 실리콘 기판을 에칭하는 단계는 순차적으로 적어도 한번 이상 반복된다.According to one embodiment, a method of fabricating a silicon-based master mold having a step-like surface includes forming a mold including a silicon substrate on which a pattern region is formed, the pattern region having a hard mask layer and an etch stop layer sequentially on the protrusions of the silicon substrate Having a structure stacked on the substrate; Depositing a spacer on a surface of the mold; Etching a spacer among the spacers perpendicular to a direction in which the pattern regions are stacked; Etching the silicon substrate in a surface of the mold; And removing spacers in a horizontal direction with respect to a stacking direction of the hard mask layer and the etch stop layer included in the pattern region and the pattern region of the spacer, wherein the step of depositing a spacer on the surface of the mold Etching spacers in the spacers perpendicular to the direction in which the pattern regions are stacked, and etching the silicon substrate among the surfaces of the molds are repeated at least one time in order.

상기 몰드의 표면에 스페이서를 증착하는 단계는 상기 마스터 몰드의 표면에 형성하고자 하는 상기 계단 형상의 폭에 기초하여, 상기 몰드의 표면에 증착하는 스페이서의 두께를 적응적으로 조절하는 단계를 포함할 수 있다.The step of depositing the spacer on the surface of the mold may include adaptively adjusting the thickness of the spacer deposited on the surface of the mold based on the width of the step shape to be formed on the surface of the master mold have.

상기 몰드의 표면 중 상기 실리콘 기판을 에칭하는 단계는 상기 마스터 몰드의 표면에 형성하고자 하는 상기 계단 형상의 깊이에 기초하여, 상기 몰드의 표면 중 상기 실리콘 기판을 에칭하는 두께를 적응적으로 조절하는 단계를 포함할 수 있다.The step of etching the silicon substrate among the surfaces of the mold may include adaptively adjusting a thickness of the surface of the mold to etch the silicon substrate based on the depth of the step shape to be formed on the surface of the master mold, . ≪ / RTI >

상기 스페이서 중 상기 패턴 영역의 적층 방향에 대해 수직 방향인 스페이서를 에칭하는 단계는 상기 에치 스탑 레이어 및 상기 실리콘 기판에 대해 미리 설정된 값 이상의 선택비를 갖는 에칭 공정을 이용하여, 상기 스페이서 중 상기 패턴 영역의 적층 방향에 대해 수평 방향인 스페이서를 제외한 상기 패턴 영역의 적층 방향에 대해 수직 방향인 스페이서를 에칭하는 단계를 포함할 수 있다.Wherein the step of etching the spacers in a direction perpendicular to the stacking direction of the pattern regions is performed by using an etching process having a selectivity of at least a predetermined value with respect to the etch stop layer and the silicon substrate, And etching the spacers perpendicular to the stacking direction of the pattern regions except the spacers which are horizontal in the stacking direction of the pattern regions.

상기 스페이서 중 상기 패턴 영역의 적층 방향에 대해 수평 방향인 스페이서를 제외한 상기 패턴 영역의 적층 방향에 대해 수직 방향인 스페이서를 에칭하는 단계는 질화물(Nitride)로 형성되는 상기 에치 스탑 레이어 및 상기 실리콘 기판에 대해 상기 미리 설정된 값 이상의 선택비를 갖는 산화물(Oxide) 에칭 공정을 이용하여, 상기 스페이서 중 상기 패턴 영역의 적층 방향에 대해 수평 방향인 스페이서를 제외한 상기 패턴 영역의 적층 방향에 대해 수직 방향인 스페이서를 에칭하는 단계일 수 있다.Etching the spacers of the spacers in a direction perpendicular to the stacking direction of the pattern regions except the spacers spaced horizontally with respect to the stacking direction of the pattern regions, the etch stop layer formed of nitride, A spacer which is perpendicular to the stacking direction of the pattern area excluding the spacer in the horizontal direction with respect to the stacking direction of the pattern area among the spacers is formed by using an oxide etching process having a selection ratio equal to or greater than the predetermined value Etching may be performed.

상기 몰드의 표면 중 상기 실리콘 기판을 에칭하는 단계는 상기 에치 스탑 레이어 및 상기 스페이서에 대해 미리 설정된 값 이상의 선택비를 갖는 에칭 공정을 이용하여, 상기 몰드의 표면 중 상기 실리콘 기판을 선택적으로 에칭하는 단계를 포함할 수 있다.Wherein the step of etching the silicon substrate among the surfaces of the mold includes selectively etching the silicon substrate among the surfaces of the mold using an etching process having a selectivity ratio higher than a preset value for the etch stop layer and the spacer . ≪ / RTI >

상기 몰드의 표면 중 상기 실리콘 기판을 선택적으로 에칭하는 단계는 질화물로 형성되는 상기 에치 스탑 레이어 및 상기 스페이서에 대해 상기 미리 설정된 값 이상의 선택비를 갖는 실리콘 에칭 공정을 이용하여, 상기 몰드의 표면 중 상기 실리콘 기판을 선택적으로 에칭하는 단계일 수 있다.The step of selectively etching the silicon substrate among the surfaces of the mold may include a step of etching the silicon substrate using the etch stop layer formed of nitride and a silicon etching process having a selectivity of the predetermined value or more with respect to the spacer, And selectively etching the silicon substrate.

상기 패턴 영역에 포함되는 상기 하드마스크 레이어 및 상기 에치 스탑 레이어와 상기 스페이서 중 상기 패턴 영역의 적층 방향에 대해 수평 방향인 스페이서를 제거하는 단계는 상기 실리콘 기판에 대해 미리 설정된 값 이상의 선택비를 갖는 에칭 공정을 이용하여, 상기 패턴 영역에 포함되는 상기 하드마스크 레이어 및 상기 에치 스탑 레이어와 상기 패턴 영역의 적층 방향에 대해 수평 방향인 스페이서를 선택적으로 제거하는 단계를 포함할 수 있다.Wherein the step of removing the spacers in the horizontal direction with respect to the stacking direction of the hard mask layer and the etch stop layer included in the pattern region and the pattern regions of the spacers includes: And selectively removing the spacers in the horizontal direction with respect to the stacking direction of the hard mask layer and the etch stop layer and the pattern region included in the pattern region.

상기 패턴 영역에 포함되는 상기 하드마스크 레이어 및 상기 에치 스탑 레이어와 상기 패턴 영역의 적층 방향에 대해 수평 방향인 스페이서를 선택적으로 제거하는 단계는 상기 실리콘 기판에 대해 상기 미리 설정된 값 이상의 선택비를 갖는 인산 및 불산 기반의 습식 에칭 공정 또는 플라즈마 기반의 건식 에칭 공정 중 적어도 어느 하나를 이용하여, 상기 패턴 영역에 포함되는 상기 하드마스크 레이어 및 상기 에치 스탑 레이어와 상기 패턴 영역의 적층 방향에 대해 수평 방향인 스페이서를 선택적으로 에칭하는 단계일 수 있다.Wherein the step of selectively removing the spacers in the horizontal direction with respect to the stacking direction of the hard mask layer and the etch stop layer and the pattern region included in the pattern region comprises: And at least one of a hard mask layer and an etch stop layer included in the pattern region and a spacer in a horizontal direction with respect to a stacking direction of the pattern region using at least one of a fluorine-based wet etching process and a plasma- As shown in FIG.

상기 패턴 영역이 형성된 실리콘 기판을 포함하는 몰드-상기 패턴 영역은 상기 실리콘 기판의 돌출부 위에 하드마스크 레이어 및 에치 스탑 레이어가 순차적으로 적층된 구조를 가짐-를 준비하는 단계는 상기 실리콘 기판, 상기 하드마스크 레이어 및 상기 에치 스탑 레이어가 순차적으로 적층된 몰드에 대해 포토레지스트 공정을 수행하여, 상기 실리콘 기판에 상기 패턴 영역을 형성하는 단계를 포함할 수 있다.Wherein the pattern region includes a hard mask layer and an etch stop layer sequentially stacked on a protrusion of the silicon substrate, the step of preparing the silicon substrate, the hard mask, And a step of forming a pattern region on the silicon substrate by performing a photoresist process on the mold in which the layer and the etch stop layer are sequentially stacked.

상기 실리콘 기판에 상기 패턴 영역을 형성하는 단계는 상기 실리콘 기판, 상기 하드마스크 레이어 및 상기 에치 스탑 레이어가 순차적으로 적층된 몰드에 포토 마스크를 기반으로 포토레지스트 공정을 수행하여, 상기 포토 마스크가 배치된 영역을 제외한 나머지 영역의 상기 에치 스탑 레이어, 상기 하드마스크 레이어 및 상기 실리콘 기판의 일정 두께 부분을 제거하는 단계; 및 상기 포토 마스크를 제거하여 상기 실리콘 기판에 상기 패턴 영역을 형성하는 단계를 포함할 수 있다.The step of forming the pattern region on the silicon substrate may include: performing a photoresist process on a mold in which the silicon substrate, the hard mask layer, and the etch stop layer are sequentially stacked, based on the photomask, Removing the etch stop layer, the hard mask layer, and a certain thickness portion of the silicon substrate in regions other than the region; And forming the pattern region on the silicon substrate by removing the photomask.

상기 몰드의 표면에 스페이서를 증착하는 단계, 상기 스페이서 중 상기 패턴 영역의 적층 방향에 대해 수직 방향인 스페이서를 에칭하는 단계 및 상기 몰드의 표면 중 상기 실리콘 기판을 에칭하는 단계가 순차적으로 적어도 한번 이상 반복되는 횟수는 상기 반복 횟수가 미리 설정된 제한 횟수에 도달하는 경우, 상기 몰드의 표면에 스페이서를 증착하는 단계가 수행될 수 없는 한계에 도달하는 경우, 상기 몰드의 표면 중 상기 실리콘 기판을 에칭하는 단계가 수행될 수 없는 한계에 도달하는 경우 또는 상기 몰드의 표면 중 상기 실리콘 기판을 에칭하는 단계가 반복됨에 따라, 상기 패턴 영역에 포함되는 상기 에치 스탑 레이어가 에칭되고 잔여하는 두께가 미리 설정된 한계 두께에 도달하는 경우 중 적어도 어느 하나의 경우에 기초하여 적응적으로 조절될 수 있다.A step of depositing a spacer on the surface of the mold, etching a spacer in a direction perpendicular to the stacking direction of the pattern region of the spacer, and etching the silicon substrate in the surface of the mold, Wherein the step of etching the silicon substrate among the surfaces of the mold when the number of repetitions reaches a preset limit number reaches a limit at which the step of depositing spacers on the surface of the mold can not be performed The etch stop layer included in the pattern region is etched and the remaining thickness reaches a preset limit thickness as the step of reaching the limit that can not be performed or the etching of the silicon substrate in the surface of the mold is repeated, Based on at least one of the cases Can be omitted.

일실시예에 따르면, 계단 형상의 표면을 갖는 마스터 몰드는 패턴 영역이 형성된 실리콘 기판을 포함하는 몰드-상기 패턴 영역은 상기 실리콘 기판의 돌출부 위에 하드마스크 레이어 및 에치 스탑 레이어가 순차적으로 적층된 구조를 가짐-의 표면에 스페이서 증착되고, 상기 스페이서 중 상기 패턴 영역의 적층 방향에 대해 수직 방향인 스페이서가 에칭되며, 상기 몰드의 표면 중 상기 실리콘 기판이 에칭되고, 상기 패턴 영역에 포함되는 상기 하드마스크 레이어 및 상기 에치 스탑 레이어와 상기 스페이서 중 상기 패턴 영역의 적층 방향에 대해 수평 방향인 스페이서가 제거되어 제작되며, 상기 몰드의 표면에 스페이서가 증착되는 공정, 상기 스페이서 중 상기 패턴 영역의 적층 방향에 대해 수직 방향인 스페이서가 에칭되는 공정 및 상기 몰드의 표면 중 상기 실리콘 기판이 에칭되는 공정은 순차적으로 적어도 한번 이상 반복된다.According to one embodiment, a master mold having a stepped surface includes a silicon substrate having a pattern region formed therein, the pattern region having a structure in which a hard mask layer and an etch stop layer are sequentially stacked on a protrusion of the silicon substrate Wherein a spacer is deposited on the surface of the pattern, the spacer being perpendicular to the direction in which the pattern region is stacked, the silicon substrate being etched in the surface of the mold, and the hard mask layer A step of depositing a spacer on a surface of the mold, the spacer being fabricated by removing a spacer in a horizontal direction with respect to a stacking direction of the pattern region of the etch stop layer and the spacer; A step of etching the spacers, Of the process in which the etching of the silicon substrate is repeated at least once in sequential order.

상기 마스터 몰드의 표면에 형성되는 계단 형상의 폭은 상기 몰드의 표면에 증착되는 스페이서의 두께에 기초하여 적응적으로 조절될 수 있다.The width of the step shape formed on the surface of the master mold can be adaptively adjusted based on the thickness of the spacer deposited on the surface of the mold.

상기 마스터 몰드의 표면에 형성되는 계단 형상의 깊이는 상기 몰드의 표면 중 상기 실리콘 기판이 에칭되는 두께에 기초하여 적응적으로 조절될 수 있다.The depth of the stepped shape formed on the surface of the master mold can be adaptively adjusted based on the thickness of the surface of the mold on which the silicon substrate is etched.

상기 마스터 몰드의 표면에 형성되는 계단 형상 각각의 폭 및 깊이는 서로 다르게 조절 가능할 수 있다.
The width and depth of each step shape formed on the surface of the master mold may be adjustable differently.

일실시예들은 스페이서 증착 공정 및 에칭 공정을 반복적으로 수행함으로써, 양각 또는 음각의 계단 형상의 표면을 갖는 마스터 몰드를 제작하는 방법을 제공할 수 있다.One embodiment may provide a method of fabricating a master mold having a stepped surface with a relief or negative angle by repeatedly performing a spacer deposition process and an etching process.

구체적으로, 실리콘 기판, 하드마스크 레이어 및 에치 스탑 레이어가 순차적으로 적층되어 패턴 영역이 형성된 몰드의 표면에 스페이서를 증착하는 공정, 상기 몰드의 표면에 에치 스탑 레이어 및 실리콘 기판에 대해 미리 설정된 값 이상의 선택비를 갖는 에칭 공정 및 에치 스탑 레이어 및 스페이서에 대해 미리 설정된 값 이상의 선택비를 갖는 에칭 공정을 반복적으로 수행함으로써, 양각 또는 음각의 계단 형상의 표면을 갖는 마스터 몰드를 제작하는 방법을 제공할 수 있다.Specifically, a step of depositing a spacer on the surface of a mold in which a silicon substrate, a hard mask layer and an etch stop layer are successively laminated to form a pattern region, a step of selecting a value more than a preset value for the etch stop layer and the silicon substrate on the surface of the mold The etch process having the ratio and the etch process having the etch stop layer and the etchant having the selection ratio equal to or greater than the preset value for the spacer can be repeatedly provided to provide a method of manufacturing a master mold having a stepped surface with a relief .

따라서, 일실시예들은 폭 및 깊이가 선택적으로 조절되는 계단 형상의 표면을 갖는 마스터 몰드를 제작하는 방법을 제공할 수 있다.
Thus, one embodiment can provide a method of making a master mold having a stepped surface whose width and depth are selectively adjusted.

도 1은 일실시예에 따른 마스터 몰드 제작 방법을 나타낸 플로우 차트이다.
도 2 내지 7은 일실시예에 따른 마스터 몰드 제작 방법을 설명하기 위한 단면도이다.
도 8 내지 13은 다른 일실시예에 따른 마스터 몰드 제작 방법을 설명하기 위한 단면도이다.
도 14 내지 21은 일실시예에 따른 마스터 몰드 제작 방법에 의해 다양한 형태로 제작된 마스터 몰드들을 나타낸 상면도이다.1 is a flowchart showing a master mold manufacturing method according to an embodiment.
2 to 7 are sectional views for explaining a master mold manufacturing method according to an embodiment.
8 to 13 are sectional views for explaining a master mold manufacturing method according to another embodiment.
14 to 21 are top views showing master molds manufactured in various forms by a master mold manufacturing method according to an embodiment.

이하, 본 발명에 따른 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 그러나 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 또한, 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.Hereinafter, embodiments according to the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to or limited by the embodiments. In addition, the same reference numerals shown in the drawings denote the same members.

또한, 본 명세서에서 사용되는 용어(terminology)들은 본 발명의 바람직한 실시예를 적절히 표현하기 위해 사용된 용어들로서, 이는 시청자, 운용자의 의도 또는 본 발명이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
Also, terminologies used herein are terms used to properly represent preferred embodiments of the present invention, which may vary depending on the viewer, the intention of the operator, or the custom in the field to which the present invention belongs. Therefore, the definitions of these terms should be based on the contents throughout this specification.

도 1은 일실시예에 따른 마스터 몰드 제작 방법을 나타낸 플로우 차트이고, 도 2 내지 6은 일실시예에 따른 마스터 몰드 제작 방법(음각의 계단 형상을 표면에 갖는 마스터 몰드를 제작하는 방법)을 설명하기 위한 단면도이다. 이하, 마스터 몰드의 표면에 형성된 계단 형상은 마스터 몰드의 표면에 대한 단면이 계단과 같이 서로 다른 높이의 복수의 스텝들로 구성되는 것을 의미한다.FIG. 1 is a flowchart showing a master mold manufacturing method according to an embodiment. FIGS. 2 to 6 illustrate a master mold manufacturing method according to an embodiment (a method of manufacturing a master mold having a depressed step shape on the surface) Fig. Hereinafter, the step shape formed on the surface of the master mold means that the cross section with respect to the surface of the master mold is composed of a plurality of steps having different heights, such as a step.

구체적으로, 도 2는 일실시예에 따른 패턴 영역이 형성된 실리콘 기판을 포함하는 몰드를 준비하는 과정을 나타낸 단면도이고, 도 3는 일실시예에 따른 몰드의 표면에 제1 계단 형상을 형성하는 과정을 나타낸 단면도이며, 도 4는 일실시예에 따른 몰드의 표면에 제2 계단 형상을 형성하는 과정을 나타낸 단면도이고, 도 5는 일실시예에 따른 몰드의 표면에 제3 계단 형상을 형성하는 과정을 나타낸 단면도이며, 도 6은 일실시예에 따른 몰드의 표면에 제4 계단 형상을 형성하는 과정을 나타낸 단면도이고, 도 7은 일실시예에 따른 마스터 몰드 제작을 완료하는 과정을 나타낸 단면도이다.More specifically, FIG. 2 is a cross-sectional view illustrating a process of preparing a mold including a silicon substrate on which a pattern region according to an embodiment is formed, FIG. 3 is a view illustrating a process of forming a first step shape on a surface of a mold according to an embodiment 4 is a cross-sectional view illustrating a process of forming a second step shape on a surface of a mold according to an embodiment, FIG. 5 is a view illustrating a process of forming a third step shape on a surface of a mold according to an embodiment FIG. 6 is a cross-sectional view illustrating a process of forming a fourth step shape on a surface of a mold according to an embodiment, and FIG. 7 is a cross-sectional view illustrating a process of completing the master mold fabrication according to an embodiment.

도 1 내지 7을 참조하면, 일실시예에 따른 마스터 몰드 제작 시스템(이하, 마스터 몰드 제작 시스템은 후술되는 계단 형상의 표면을 갖는 실리콘 기반의 마스터 몰드를 제작하는 공정을 수행하는 컴퓨터 장치를 의미하여, 간략하게 제작 시스템으로 기재함)은 우선, 패턴 영역(210)이 형성된 실리콘 기판(220)를 포함하는 몰드(200)를 준비한다(110). 이하, 마스터 몰드 제작 공정이 실리콘 기판(220)을 기반으로 수행되는 것으로 설명하나, 이에 제한되거나 한정되지 않고, 후술되는 스페이서 증착 및 에칭 공정이 수행될 수 있는 다양한 물질 기반의 기판(예컨대, 쿼츠 기판)이 이용될 수 있다.1 to 7, a master mold manufacturing system according to an embodiment (hereinafter, a master mold manufacturing system refers to a computer apparatus that performs a process of manufacturing a silicon-based master mold having a stepped surface described later , Briefly described as a fabrication system), first, a mold 200 including a silicon substrate 220 on which a pattern region 210 is formed is prepared (110). Hereinafter, the master mold manufacturing process is described as being performed on the basis of the silicon substrate 220, but it is not limited thereto, and various substrates based on various materials on which the spacer deposition and etching processes described later can be performed ) Can be used.

여기서, 패턴 영역(210)은 실리콘 기판(220)의 돌출부(221) 위에 하드마스크 레이어(230) 및 에치 스탑 레이어(240)가 순차적으로 적층된 구조를 갖는다.The pattern region 210 has a structure in which a hard mask layer 230 and an etch stop layer 240 are sequentially stacked on the protrusion 221 of the silicon substrate 220.

구체적으로, 제작 시스템은 도 2와 같이, 실리콘 기판(220), 하드마스크 레이어(230) 및 에치 스탑 레이어(240)가 순차적으로 적층된 몰드(200)에 포토 마스크(250)를 임의의 위치에 배치한 뒤, 포토 마스크(250)를 기반으로 포토레지스트 공정을 수행하여 포토 마스크(250)가 배치된 영역을 제외한 나머지 영역의 에치 스탑 레이어(240), 하드마스크 레이어(230) 및 실리콘 기판(220)의 일정 두께 부분을 제거함으로써, 실리콘 기판(220)에 패턴 영역(210)을 형성할 수 있다.2, the fabrication system includes a mold 200 having a silicon substrate 220, a hard mask layer 230 and an etch stop layer 240 stacked in order, and a photomask 250 is placed at an arbitrary position The etch stop layer 240, the hard mask layer 230, and the silicon substrate 220 (not shown) except for the region where the photomask 250 is disposed are performed by performing a photoresist process based on the photomask 250, The pattern region 210 can be formed on the silicon substrate 220. [0064]

또한, 제작 시스템은 나머지 영역의 에치 스탑 레이어(240), 하드마스크 레이어(230) 및 실리콘 기판(220)의 일정 두께 부분을 제거한 뒤, 실리콘 기판(220)에 패턴 영역(210)만이 잔여하도록 포토 마스크(250)를 제거하고, 몰드(200)의 표면에 대해 클리닝 공정을 수행할 수 있다.The fabrication system removes a certain thickness of the etch stop layer 240, the hard mask layer 230 and the silicon substrate 220 in the remaining region and then removes the pattern region 210 from the silicon substrate 220, The mask 250 may be removed and a cleaning process may be performed on the surface of the mold 200. [

도면에는, 패턴 영역(210)이 실리콘 기판(220)에 대해 수직 및 수평의 직각 형상으로 형성되는 것으로 도시되었으나, 이에 제한되거나 한정되지 않고, 실리콘 기판(220)의 돌출부(221) 위에 하드마스크 레이어(230) 및 에치 스탑 레이어(240)가 순차적으로 적층된 구조를 갖는 다양한 형상(예컨대, 실리콘 기판(220)에 대해 경사지도록 기울어지는 형상 또는 곡선 표면을 갖는 형상 등)으로 형성될 수도 있다.Although the pattern region 210 is illustrated as being formed in a rectangular shape perpendicular and horizontal to the silicon substrate 220 in the figure, the present invention is not limited thereto, (For example, a shape inclined to be inclined with respect to the silicon substrate 220 or a shape having a curved surface) having a structure in which the resist layer 230 and the etch stop layer 240 are sequentially stacked.

이 때, 하드마스크 레이어(230)는 산화물(Oxide)로 형성되고, 에치 스탑 레이어(240)는 질화물(Nitride)로 형성된다. 그러나 이에 제한되거나 한정되지 않고, 하드마스크 레이어(230) 및 에치 스탑 레이어(240)는 서로 다른 선택비를 갖는 에칭 공정이 각각 적용될 수 있는 다양한 물질로 형성될 수 있다.At this time, the hard mask layer 230 is formed of oxide, and the etch stop layer 240 is formed of nitride. However, the hard mask layer 230 and the etch stop layer 240 may be formed of various materials to which etching processes having different selectivities can be respectively applied.

패턴 영역(210)이 형성된 실리콘 기판(220)를 포함하는 몰드(200)가 준비되면, 제작 시스템은 몰드(300)의 표면에 스페이서(310)를 증착한다(120). 이어서, 제작 시스템은 스페이서(310) 중 패턴 영역(320)의 적층 방향에 대해 수직 방향인 스페이서(311)를 에칭하고(130), 몰드(300)의 표면 중 실리콘 기판(330)를 에칭함으로써(140), 계단 형상(340, 410, 510, 610)을 형성한다. 이하, 스페이서(310) 중 패턴 영역(320)의 적층 방향에 대해 수직 방향인 스페이서(311)를 에칭하는 것은, 스페이서(310) 중 패턴 영역(320)의 표면(특히, 표면 중 상부를 제외한 나머지 표면-예컨대, 측면부-)에 증착된 스페이서(312)를 제외한 나머지 스페이서(311)를 에칭하는 것을 의미한다. 따라서, 패턴 영역(210)이 경사를 갖도록 기울어져 몰드(300)의 표면에 형성되어 있는 경우에도, 일실시예에 따른 마스터 몰드의 제작 방법이 적용될 수 있다. 만약, 패턴 영역(210)이 반구 형상으로 몰드(300)의 표면에 형성되어 있는 경우, 스페이서(310) 중 패턴 영역(320)의 적층 방향에 대해 수직 방향인 스페이서(311)를 에칭하는 것은, 패턴 영역(210)의 표면에 증착된 스페이서(312)를 제외한 나머지 스페이서(311)를 에칭하는 것을 의미할 수 있다.When the mold 200 including the silicon substrate 220 on which the pattern region 210 is formed is prepared, the fabrication system deposits the spacer 310 on the surface of the mold 300 (120). The fabrication system then etches 130 spacers 311 of the spacers 310 that are perpendicular to the stacking direction of the patterned regions 320 and then etches the silicon substrate 330 among the surfaces of the molds 300 140, and a step shape 340, 410, 510, 610 are formed. Etching the spacers 311 in the spacers 310 perpendicular to the direction in which the pattern regions 320 are stacked can be performed by etching the surface of the pattern region 320 of the spacers 310 The spacer 311 is removed except for the spacer 312 deposited on the surface (e.g., the side surface). Therefore, even when the pattern region 210 is inclined so as to have an inclination and is formed on the surface of the mold 300, the manufacturing method of the master mold according to one embodiment can be applied. If the pattern region 210 is formed on the surface of the mold 300 in a semispherical shape, etching of the spacer 311, which is a direction perpendicular to the stacking direction of the pattern region 320 in the spacer 310, May mean etching the remaining spacers 311 except for the spacers 312 deposited on the surface of the patterned region 210.

또한, 도면에는 몰드(300)의 표면 중 실리콘 기판(330)을 에칭하는 것이 실리콘 기판(330)의 일정 두께 부분을 수직으로 에칭하는 것으로 도시되었으나, 이에 제한되거나 한정되지 않고, 실리콘 기판(330)의 일정 두께 부분은 경사지도록 기울어진 형상으로 에칭될 수도 있다. 이러한 경우, 스페이서(310) 증착 및 스페이서(311) 에칭 및 실리콘 기판(330) 에칭의 공정이 반복됨에 따라, 계단 형상이 아닌, 경사지도록 기울어진 형상이 반복되며 깊어지는 형상이 몰드(300)의 표면에 형성될 수 있다.Although the etching of the silicon substrate 330 in the surface of the mold 300 is shown as etching a certain thickness of the silicon substrate 330 vertically, the silicon substrate 330 is not limited thereto, May be etched in a shape inclined to be inclined. In this case, as the processes of the deposition of the spacers 310, the etching of the spacers 311, and the etching of the silicon substrate 330 are repeated, a stepped shape, not a stepped shape, is repeated and a deeper shape is formed on the surface of the mold 300 As shown in FIG.

구체적으로, 제작 시스템은 도 3과 같이, 몰드(300)의 표면에 스페이서(310)를 증착한 뒤, 에치 스탑 레이어 및 실리콘 기판(330)에 대해 미리 설정된 값 이상의 선택비를 갖는 에칭 공정을 이용하여, 스페이서(310) 중 패턴 영역(320)의 적층 방향에 대해 수평 방향인 스페이서(312)를 제외한 패턴 영역(320)의 적층 방향에 대해 수직 방향인 스페이서(311)를 에칭하고, 이어서, 에치 스탑 레이어 및 스페이서(310)에 대해 미리 설정된 값 이상의 선택비를 갖는 에칭 공정을 이용하여, 몰드(300)의 표면 중 실리콘 기판(330)를 선택적으로 에칭함으로써, 제1 계단 형상(340)을 형성할 수 있다.3, after the spacers 310 are deposited on the surface of the mold 300, the etch stop layer and the silicon substrate 330 are etched using an etching process having a selection ratio equal to or greater than a preset value The spacers 311 in the direction perpendicular to the stacking direction of the pattern regions 320 excluding the spacers 312 in the horizontal direction with respect to the stacking direction of the pattern regions 320 in the spacers 310 are etched, The first stepped shape 340 is formed by selectively etching the silicon substrate 330 in the surface of the mold 300 by using an etching process having a selectivity of a predetermined value or more with respect to the stop layer and the spacer 310 can do.

여기서, 에치 스탑 레이어 및 실리콘 기판(330)에 대해 미리 설정된 값 이상의 선택비를 갖는 에칭 공정은 에치 스탑 레이어 및 실리콘 기판(330)를 잔여시키고, 나머지 물질(수평 방향인 스페이서(312))을 에칭하는 공정을 의미하고, 에치 스탑 레이어 및 스페이서(310)에 대해 미리 설정된 값 이상의 선택비를 갖는 에칭 공정은 에치 스탑 레이어 및 스페이서(310)를 잔여시키고, 실리콘 기판(330)를 에칭하는 공정을 의미한다.The etch stop layer and the silicon substrate 330 are left with the etch stop layer and the silicon substrate 330 having a selection ratio equal to or greater than a preset value, and the remaining material (the horizontal spacers 312) , And the etching process having a selectivity higher than a preset value for the etch stop layer and the spacer 310 means a process for etching the silicon substrate 330 by leaving the etch stop layer and the spacers 310 remaining do.

또한, 실리콘 기판(330)를 선택적으로 에칭한다는 것은 실리콘 기판(330)의 일정 두께 부분을 에칭하는 것을 의미한다.In addition, selectively etching the silicon substrate 330 means etching a certain thickness portion of the silicon substrate 330.

예를 들어, 제작 시스템은 LP-TEOS(Low Pressure-Tetra Ethyl Ortho Silicate) 공정을 이용하여, 몰드(300)의 표면에 스페이서(310)를 증착한 뒤, 질화물로 형성되는 에치 스탑 레이어 및 실리콘 기판(330)에 대해 미리 설정된 값 이상의 선택비를 갖는 산화물 에칭 공정을 이용하여, 스페이서(310) 중 패턴 영역(320)의 적층 방향에 대해 수평 방향인 스페이서(312)를 제외한 패턴 영역(320)의 적층 방향에 대해 수직 방향인 스페이서(311)를 에칭하고, 이어서, 질화물로 형성되는 에치 스탑 레이어 및 스페이서(310)에 대해 미리 설정된 값 이상의 선택비를 갖는 실리콘 에칭 공정을 이용하여, 몰드(300)의 표면 중 실리콘 기판(330)를 선택적으로 에칭할 수 있다.For example, after the spacer 310 is deposited on the surface of the mold 300 using an LP-TEOS (Low Pressure-Tetra Ethyl Ortho Silicate) process, an etch stop layer and a silicon substrate (Not shown) of the pattern region 320 excluding the spacer 312, which is a horizontal direction with respect to the stacking direction of the pattern region 320 in the spacer 310, by using an oxide etching process having a selection ratio equal to or greater than a preset value The mold 300 is etched by using a silicon etch process in which a spacer 311 perpendicular to the stacking direction is etched and then etch stop layers formed of nitride and spacers 310 have a selectivity of a predetermined value or more, The silicon substrate 330 may be selectively etched.

이 때, 제작 시스템이 몰드(300)의 표면에 스페이서(310)를 증착하기 위하여, LP-TEOS 공정을 이용하는 것으로 설명하였으나, 이에 제한되거나 한정되지 않고, 스텝 커버리지(평면 대비 측면 증착 두께)가 좋은 Furnace 또는 ALD 등의 공정이 이용될 수 있다.In this case, although the LP-TEOS process is used in order to deposit the spacer 310 on the surface of the mold 300, the fabrication system is not limited to this and is not limited thereto. For example, the step coverage Furnace or ALD processes may be used.

또한, 패턴 영역(320)의 적층 방향에 대해 수직 방향인 스페이서(311)를 에칭하는 공정 및 실리콘 기판(330)를 선택적으로 에칭하는 공정으로는 상술한 선택비를 기반으로 하는 건식 에칭 공정이 이용될 수 있다.As a process for etching the spacers 311 perpendicular to the stacking direction of the pattern region 320 and a process for selectively etching the silicon substrate 330, a dry etching process based on the above selection ratio is used .

여기서, 상술한 공정을 통하여 형성된 제1 계단 형상(340)의 폭(341)은 스페이서(310)가 증착된 두께에 따라 조절되고, 제1 계단 형상(340)의 깊이(342)는 몰드(300)의 표면 중 실리콘 기판(330)가 에칭된 두께에 따라 조절된다.The width 341 of the first stepped shape 340 formed through the process described above is adjusted according to the deposited thickness of the spacer 310 and the depth 342 of the first stepped shape 340 is adjusted by the depth of the mold 300 The thickness of the silicon substrate 330 is adjusted according to the etched thickness.

따라서, 제작 시스템은 형성하고자 하는 제1 계단 형상(340)의 폭(341)에 기초하여 몰드(300)의 표면에 스페이서(310)를 증착하는 두께를 적응적으로 조절할 수 있고, 형성하고자 하는 제1 계단 형상(340)의 깊이(342)에 기초하여 몰드(300)의 표면 중 실리콘 기판(330)를 에칭하는 두께를 적응적으로 조절할 수 있다.Thus, the fabrication system can adaptively adjust the thickness of the deposition of the spacers 310 on the surface of the mold 300 based on the width 341 of the first stepped shape 340 to be formed, The thickness for etching the silicon substrate 330 in the surface of the mold 300 based on the depth 342 of the stepped shape 340 can be adaptively adjusted.

제작 시스템은 상술한 몰드(300)의 표면에 스페이서(310)를 증착하는 120 단계, 스페이서(310) 중 패턴 영역(320)의 적층 방향에 대해 수직 방향인 스페이서(311)를 에칭하는 130 단계 및 몰드(300)의 표면 중 실리콘 기판(330)를 에칭하는 140 단계를 반복적으로 수행할 수 있다. 따라서, 상술한 반복 공정을 통하여, 제2 계단 형상(410), 제3 계단 형상(510) 및 제4 계단 형상(610)을 순차적으로 형성할 수 있다.The fabrication system includes a step 120 of depositing a spacer 310 on the surface of the mold 300 described above, a step 130 of etching a spacer 311 perpendicular to the stacking direction of the pattern region 320 of the spacer 310, The step 140 of etching the silicon substrate 330 in the surface of the mold 300 may be repeatedly performed. Accordingly, the second stepped shape 410, the third stepped shape 510, and the fourth stepped shape 610 can be sequentially formed through the repeating process described above.

예를 들어, 제작 시스템은 도 4과 같이, 몰드(400)의 표면에 스페이서(420)를 증착한 뒤, 에치 스탑 레이어 및 실리콘 기판(430)에 대해 미리 설정된 값 이상의 선택비를 갖는 에칭 공정을 이용하여, 스페이서(420) 중 패턴 영역(440)의 적층 방향에 대해 수평 방향인 스페이서(422)를 제외한 패턴 영역(440)의 적층 방향에 대해 수직 방향인 스페이서(421)를 에칭하고, 이어서, 에치 스탑 레이어 및 스페이서(420)에 대해 미리 설정된 값 이상의 선택비를 갖는 에칭 공정을 이용하여, 몰드(400)의 표면 중 실리콘 기판(430)를 선택적으로 에칭함으로써, 제2 계단 형상(410)을 형성할 수 있다.For example, as shown in FIG. 4, the fabrication system may include an etching process in which a spacer 420 is deposited on a surface of a mold 400 and then etch stop layers and a silicon substrate 430 are selectively etched with a selectivity of a predetermined value or more A spacer 421 in the direction perpendicular to the stacking direction of the pattern region 440 excluding the spacer 422 in the horizontal direction with respect to the stacking direction of the pattern region 440 in the spacer 420 is etched, The silicon substrate 430 is selectively etched in the surface of the mold 400 using an etch process having etch stop layers and spacers 420 having a selection ratio equal to or greater than a preset value, .

마찬가지로, 제2 계단 형상(410)의 폭(411)은 스페이서(420)가 증착된 두께에 따라 조절되고, 제2 계단 형상(410)의 깊이(412)는 몰드(400)의 표면 중 실리콘 기판(430)가 에칭된 두께에 따라 조절된다.The width 411 of the second stepped shape 410 is adjusted according to the thickness of the spacer 420 deposited and the depth 412 of the second stepped shape 410 is adjusted to the depth (430) is adjusted according to the etched thickness.

따라서, 제작 시스템은 형성하고자 하는 제2 계단 형상(410)의 폭(411)에 기초하여 몰드(400)의 표면에 스페이서(420)를 증착하는 두께를 적응적으로 조절할 수 있고, 형성하고자 하는 제2 계단 형상(410)의 깊이(412)에 기초하여 몰드(400)의 표면 중 실리콘 기판(430)를 에칭하는 두께를 적응적으로 조절할 수 있다.Thus, the fabrication system can adaptively adjust the thickness of the deposition of the spacers 420 on the surface of the mold 400 based on the width 411 of the second step shape 410 to be formed, The thickness for etching the silicon substrate 430 in the surface of the mold 400 can be adaptively adjusted based on the depth 412 of the stepped shape 410. [

또한, 제작 시스템은 도 5와 같이, 몰드(500)의 표면에 스페이서(520)를 증착한 뒤, 에치 스탑 레이어 및 실리콘 기판(530)에 대해 미리 설정된 값 이상의 선택비를 갖는 에칭 공정을 이용하여, 스페이서(520) 중 패턴 영역(540)의 적층 방향에 대해 수평 방향인 스페이서(522)를 제외한 패턴 영역(540)의 적층 방향에 대해 수직 방향인 스페이서(521)를 에칭하고, 이어서, 에치 스탑 레이어 및 스페이서(520)에 대해 미리 설정된 값 이상의 선택비를 갖는 에칭 공정을 이용하여, 몰드(500)의 표면 중 실리콘 기판(530)를 선택적으로 에칭함으로써, 제3 계단 형상(510)을 형성할 수 있다.5, after the spacer 520 is deposited on the surface of the mold 500, an etching process is performed with respect to the etch stop layer and the silicon substrate 530 having a selection ratio equal to or greater than a preset value The spacer 521 is etched in a direction perpendicular to the stacking direction of the pattern region 540 except for the spacer 522 which is horizontal with respect to the stacking direction of the pattern region 540 in the spacer 520, The third stepped shape 510 is formed by selectively etching the silicon substrate 530 in the surface of the mold 500 by using an etching process having a selectivity higher than a preset value for the layer and the spacer 520 .

마찬가지로, 제작 시스템은 형성하고자 하는 제3 계단 형상(510)의 폭(511)에 기초하여 몰드(500)의 표면에 스페이서(520)를 증착하는 두께를 적응적으로 조절할 수 있고, 형성하고자 하는 제3 계단 형상(510)의 깊이(512)에 기초하여 몰드(500)의 표면 중 실리콘 기판(530)를 에칭하는 두께를 적응적으로 조절할 수 있다.Similarly, the fabrication system may adaptively adjust the thickness of the spacer 520 to deposit the spacer 520 on the surface of the mold 500 based on the width 511 of the third step shape 510 to be formed, The thickness for etching the silicon substrate 530 in the surface of the mold 500 may be adaptively adjusted based on the depth 512 of the three step shape 510. [

또한, 제작 시스템은 도 6과 같이, 몰드(600)의 표면에 스페이서(620)를 증착한 뒤, 에치 스탑 레이어 및 실리콘 기판(630)에 대해 미리 설정된 값 이상의 선택비를 갖는 에칭 공정을 이용하여, 스페이서(620) 중 패턴 영역(640)의 적층 방향에 대해 수평 방향인 스페이서(622)를 제외한 패턴 영역(640)의 적층 방향에 대해 수직 방향인 스페이서(621)를 에칭하고, 이어서, 에치 스탑 레이어 및 스페이서(620)에 대해 미리 설정된 값 이상의 선택비를 갖는 에칭 공정을 이용하여, 몰드(600)의 표면 중 실리콘 기판(630)를 선택적으로 에칭함으로써, 제4 계단 형상(610)을 형성할 수 있다.6, after the spacer 620 is deposited on the surface of the mold 600, an etching process is performed with respect to the etch stop layer and the silicon substrate 630 having a selection ratio equal to or greater than a preset value , The spacers 621 in the direction perpendicular to the stacking direction of the pattern regions 640 excluding the spacers 622 in the horizontal direction with respect to the stacking direction of the pattern regions 640 in the spacers 620 are etched, The fourth stepped shape 610 is formed by selectively etching the silicon substrate 630 in the surface of the mold 600 using an etching process having a selectivity higher than a preset value for the layer and the spacer 620 .

마찬가지로, 제작 시스템은 형성하고자 하는 제4 계단 형상(610)의 폭(611)에 기초하여 몰드(600)의 표면에 스페이서(620)를 증착하는 두께를 적응적으로 조절할 수 있고, 형성하고자 하는 제4 계단 형상(610)의 깊이(612)에 기초하여 몰드(600)의 표면 중 실리콘 기판(630)를 에칭하는 두께를 적응적으로 조절할 수 있다.Likewise, the fabrication system may adaptively adjust the thickness of the deposition of the spacer 620 on the surface of the mold 600 based on the width 611 of the fourth step 610 to be formed, The thickness of the silicon substrate 630 in the surface of the mold 600 can be adjusted adaptively based on the depth 612 of the stepped shape 610. [

이상, 제작 시스템이 몰드(300, 400, 500, 600)의 표면에 스페이서(310, 420, 520, 620)를 증착하는 120 단계, 스페이서(310, 420, 520, 620) 중 패턴 영역(320, 440, 540, 640)의 적층 방향에 대해 수직 방향인 스페이서(311, 421, 521, 621)를 에칭하는 130 단계 및 몰드(300, 400, 500, 600)의 표면 중 실리콘 기판(330, 430, 530, 630)를 에칭하는 140 단계를 순차적으로 4번 반복하여 수행함에 따라, 제1 계단 형상(340), 제2 계단 형상(410), 제3 계단 형상(510) 및 제4 계단 형상(610)이 표면에 형성된 마스터 몰드를 제작하는 경우로 설명하였으나, 이에 제한되거나 한정되지 않고, 120 단계, 130 단계 및 140 단계가 순차적으로 반복되는 횟수는 적어도 한번 이상으로 다양하게 조절될 수 있다.The fabrication system has been described above with reference to the steps 120 of depositing the spacers 310, 420, 520 and 620 on the surfaces of the molds 300, 400, 500 and 600 and the pattern regions 320, The step 130 of etching the spacers 311, 421, 521 and 621 perpendicular to the direction of the stacking of the silicon substrates 330, 430, 430 and 430 among the surfaces of the molds 300, 400, 500 and 600, The second stepped shape 410, the third stepped shape 510, and the fourth stepped shape 610 (step 610) are repeated four times in order to form the first step shape 340, the second step shape 410, ). However, the number of times the steps 120, 130, and 140 are sequentially repeated may be varied at least once or more.

이와 같은 몰드(600)의 표면에 계단 형상이 형성되는 공정은 종료 조건이 판별되어(150) 중단될 수 있다. 예를 들어, 제작 시스템은 120 단계, 130 단계 및 140 단계의 순차적 반복 횟수가 미리 설정된 제한 횟수에 도달하는 경우, 몰드(600)의 표면에 스페이서(620)를 증착하는 단계가 수행될 수 없는 한계에 도달하는 경우, 몰드(600)의 표면 중 실리콘 기판(630)를 에칭하는 단계가 수행될 수 없는 한계에 도달하는 경우 또는 몰드(600)의 표면 중 실리콘 기판(630)를 에칭하는 단계가 반복됨에 따라, 패턴 영역(640)에 포함되는 에치 스탑 레이어가 에칭되고 잔여하는 두께가 미리 설정된 한계 두께에 도달하는 경우 중 적어도 어느 하나의 경우, 종료 조건이 만족되었음을 판별하여, 몰드(600)의 표면에 계단 형상이 형성되는 공정을 종료할 수 있다.The step of forming the step shape on the surface of the mold 600 may be terminated (150) and the termination condition may be discontinued. For example, if the number of sequential repetitions of steps 120, 130, and 140 reaches a predetermined limit number, then the fabrication system determines that the step of depositing the spacer 620 on the surface of the mold 600 can not be performed The step of etching the silicon substrate 630 in the surface of the mold 600 is reached or the step of etching the silicon substrate 630 in the surface of the mold 600 is repeated The etch stop layer included in the pattern region 640 is etched and the remaining thickness reaches a preset limit thickness in accordance with the etching condition of the etch stop layer 640. In this case, The step of forming the step shape on the substrate can be completed.

따라서, 120 단계, 130 단계 및 140 단계가 순차적으로 반복되는 횟수는 120 단계, 130 단계 및 140 단계의 순차적 반복 횟수가 미리 설정된 제한 횟수에 도달하는 경우, 몰드(600)의 표면에 스페이서(620)를 증착하는 단계가 수행될 수 없는 한계에 도달하는 경우, 몰드(600)의 표면 중 실리콘 기판(630)를 에칭하는 단계가 수행될 수 없는 한계에 도달하는 경우 또는 몰드(600)의 표면 중 실리콘 기판(630)를 에칭하는 단계가 반복됨에 따라, 패턴 영역(640)에 포함되는 에치 스탑 레이어가 에칭되고 잔여하는 두께가 미리 설정된 한계 두께에 도달하는 경우 중 적어도 어느 하나에 기초하여 적응적으로 조절될 수 있다.Accordingly, the number of times the steps 120, 130, and 140 are sequentially repeated is performed when the number of sequential repetitions of steps 120, 130, and 140 reaches a predetermined limit number, If the step of etching the silicon substrate 630 in the surface of the mold 600 reaches a limit at which the step of depositing the silicon substrate 630 can not be performed, As the step of etching the substrate 630 is repeated, the etch stop layer included in the pattern area 640 is etched and the remaining thickness is adjusted adaptively based on at least one of the cases where the remaining thickness reaches a predetermined threshold thickness .

반면에, 판별 결과(150), 120 단계, 130 단계 및 140 단계의 순차적 반복 횟수가 미리 설정된 제한 횟수에 도달하는 경우, 몰드(600)의 표면에 스페이서(620)를 증착하는 단계가 수행될 수 없는 한계에 도달하는 경우, 몰드(600)의 표면 중 실리콘 기판(630)를 에칭하는 단계가 수행될 수 없는 한계에 도달하는 경우 또는 몰드(600)의 표면 중 실리콘 기판(630)를 에칭하는 단계가 반복됨에 따라, 패턴 영역(640)에 포함되는 에치 스탑 레이어가 에칭되고 잔여하는 두께가 미리 설정된 한계 두께에 도달하는 경우 중 적어도 어느 하나의 경우가 아니라면, 제작 시스템은 다시 120 단계, 130 단계 및 140 단계를 순차적으로 반복할 수 있다.On the other hand, when the sequential number of repetitions of the determination results 150, 120, 130, and 140 reaches a predetermined limit number, a step of depositing the spacer 620 on the surface of the mold 600 may be performed The step of etching the silicon substrate 630 in the surface of the mold 600 is reached or the step of etching the silicon substrate 630 in the surface of the mold 600 The etch stop layer included in the pattern region 640 is etched and the remaining thickness reaches a preset threshold thickness, the fabrication system again proceeds to steps 120, 130, and < RTI ID = 0.0 > Step 140 can be repeated in sequence.

몰드(600)의 표면에 계단 형상이 형성되는 공정이 종료되면, 제작 시스템은 몰드(700)에서 패턴 영역(710)에 포함되는 하드마스크 레이어(711) 및 에치 스탑 레이어(712)와 스페이서 중 패턴 영역의 적층 방향에 대해 수평 방향인 스페이서(720)를 제거함으로써(160), 음각으로 계단 형상이 표면에 형성된 마스터 몰드(730)의 제작을 완료할 수 있다.When the step of forming the step shape on the surface of the mold 600 is completed, the fabrication system performs the pattern formation of the hard mask layer 711 and the etch stop layer 712 included in the pattern region 710 in the mold 700, By removing the spacer 720 in the horizontal direction with respect to the stacking direction of the regions (160), it is possible to complete the production of the master mold 730 in which the stepped shape is formed on the surface at the engraved angle.

구체적으로, 제작 시스템은 도 7과 같이, 실리콘 기판(740)에 대해 미리 설정된 값 이상의 선택비를 갖는 에칭 공정을 이용하여, 패턴 영역(710)에 포함되는 하드마스크 레이어(711) 및 에치 스탑 레이어(712)와 패턴 영역(710)의 적층 방향에 대해 수평 방향인 스페이서(720)를 선택적으로 제거할 수 있다.Specifically, as shown in FIG. 7, the fabrication system uses a hard mask layer 711 and an etch stop layer 711 included in the pattern region 710, using an etching process having a selectivity ratio higher than a preset value for the silicon substrate 740, It is possible to selectively remove the spacer 720 in the horizontal direction with respect to the stacking direction of the pattern region 712 and the pattern region 710.

여기서, 실리콘 기판(740)에 대해 미리 설정된 값 이상의 선택비를 갖는 에칭 공정은 실리콘 기판(740)를 잔여시키고, 나머지 물질(하드마스크 레이어(711) 및 에치 스탑 레이어(712)와 수평 방향인 스페이서(720))을 에칭하는 공정을 의미한다.Here, the etching process having a selection ratio of a predetermined value or more with respect to the silicon substrate 740 is performed by leaving the silicon substrate 740 and removing the remaining materials (the hard mask layer 711 and the etch stop layer 712) (Step 720).

예를 들어, 제작 시스템은 실리콘 기판(740)에 대해 미리 설정된 값 이상의 선택비를 갖는 인산 및 불산 기반의 습식 에칭 공정 또는 플라즈마 기반의 건식 에칭 공정 중 적어도 어느 하나를 이용하여, 하드마스크 레이어(711) 및 에치 스탑 레이어(712)와 패턴 영역(710)의 적층 방향에 대해 수평 방향인 스페이서(720)를 선택적으로 에칭할 수 있다.For example, the fabrication system may use at least one of a phosphoric acid and hydrofluoric acid-based wet etching process or a plasma-based dry etching process that has a selection ratio greater than a predetermined value for the silicon substrate 740, And the spacer 720 in the horizontal direction with respect to the stacking direction of the etch stop layer 712 and the pattern region 710 can be selectively etched.

따라서, 상술한 각 단계를 거쳐 제작 완료된 마스터 몰드(730)는 폭 및 깊이가 서로 다르게 조절될 수 있는 음각의 계단 형상의 표면을 가질 수 있다.
Thus, the master mold 730, which has been manufactured through the above-described steps, may have a stepped surface of a negative angle that can be adjusted in width and depth.

도 8 내지 13은 다른 일실시예에 따른 마스터 몰드 제작 방법(양각의 계단 형상을 표면에 갖는 마스터 몰드를 제작하는 방법)을 설명하기 위한 단면도이다. 구체적으로, 도 8은 다른 일실시예에 따른 패턴 영역이 형성된 실리콘 기판을 포함하는 몰드를 준비하는 과정을 나타낸 단면도이고, 도 9는 다른 일실시예에 따른 몰드의 표면에 제1 계단 형상을 형성하는 과정을 나타낸 단면도이며, 도 10은 다른 일실시예에 따른 몰드의 표면에 제2 계단 형상을 형성하는 과정을 나타낸 단면도이고, 도 11은 다른 일실시예에 따른 몰드의 표면에 제3 계단 형상을 형성하는 과정을 나타낸 단면도이며, 도 12는 다른 일실시예에 따른 몰드의 표면에 제4 계단 형상을 형성하는 과정을 나타낸 단면도이고, 도 13은 다른 일실시예에 따른 마스터 몰드 제작을 완료하는 과정을 나타낸 단면도이다.8 to 13 are cross-sectional views for explaining a master mold manufacturing method (a method of manufacturing a master mold having a step shape of an embossed shape on its surface) according to another embodiment. 8 is a cross-sectional view illustrating a process of preparing a mold including a silicon substrate having a pattern region according to another embodiment. FIG. 9 is a cross-sectional view illustrating a process of forming a first step shape on the surface of a mold according to another embodiment. 10 is a cross-sectional view illustrating a process of forming a second step shape on a surface of a mold according to another embodiment. FIG. 11 is a cross-sectional view illustrating a process of forming a third step shape FIG. 12 is a cross-sectional view illustrating a process of forming a fourth step shape on the surface of a mold according to another embodiment, FIG. 13 is a cross-sectional view illustrating a process of forming a master mold according to another embodiment Fig.

도 8 내지 13을 참조하면, 다른 일실시예에 따른 마스터 몰드 제작 방법은 도 1 내지 7을 참조하여 상술한 마스터 몰드 제작 방법과 동일한 각 단계를 수행하여 마스터 몰드를 제작한다.8 to 13, a master mold manufacturing method according to another embodiment is the same as the master mold manufacturing method described with reference to FIGS. 1 to 7, to thereby fabricate a master mold.

그러나, 다른 일실시예에 따른 마스터 몰드 제작 방법이 도 2 내지 7을 참조하여 상술한 방법과 상이한 점은 몰드(800) 상에 패턴 영역(810)이 형성되는 위치가 다르다는 것이다.However, the master mold manufacturing method according to another embodiment is different from the method described above with reference to Figs. 2 to 7 in that the position where the pattern region 810 is formed on the mold 800 is different.

도 2 내지 7을 참조하여 상술한 방법은 패턴 영역이 몰드의 가장자리 위치에 형성되었다면, 다른 일실시예에 따른 마스터 몰드 제작 방법은 포토 마스크(820)를 몰드(800)의 중앙 위치에 배치하여 포토레지스트 공정을 수행하여 패턴 영역(810)을 몰드(800)의 중앙 위치에 형성한 뒤, 도 1 내지 7을 참조하여 상술한 마스터 몰드 제작 방법과 동일한 각 단계를 수행함으로써, 양각으로 계단 형상이 표면에 형성된 마스터 몰드(1300) 제작을 완료할 수 있다.2 to 7, if the pattern area is formed at the edge position of the mold, the master mold manufacturing method according to another embodiment may be realized by arranging the photomask 820 at the center position of the mold 800, By performing the resist process to form the pattern region 810 at the central position of the mold 800 and then performing the same steps as the master mold fabrication method described above with reference to Figures 1 to 7, The master mold 1300 can be completed.

마찬가지로, 다른 일실시예에 따른 마스터 몰드 제작 방법에 의해 제작된 마스터 몰드(1300)는 폭 및 깊이가 서로 다르게 조절될 수 있는 양각의 계단 형상의 표면을 가질 수 있다.
Likewise, the master mold 1300 produced by the master mold manufacturing method according to another embodiment may have a step-shaped surface of a relief shape whose width and depth can be adjusted differently.

이와 같이 제작되는 마스터 몰드는 그 표면에 음각 또는 양각의 계단 형상을 포함함으로써, 접촉 대전 발전기의 대전 물질을 형성하는 과정에서 이용될 수 있으며, 바이오/헬스케어에서 마이크로 니들을 생성하는 과정 또는 광학 장치에서 존 플레이트, 회절 격자 등을 형성하는 과정에서 이용될 수 있다. 그러나 마스터 몰드는 이에 제한되거나 한정되지 않고, 계단 형상의 표면을 갖는 물질을 생성해야 하는 다양한 분야에서 이용될 수 있다.The master mold manufactured in this manner can be used in the process of forming the charging material of the contact charging electric generator by including a depressed shape or an embossed shape in an embossed shape on the surface thereof and can be used in a process of producing micro needles in bio / In the process of forming a zone plate, a diffraction grating, and the like. However, the master mold is not limited thereto, and can be used in various fields in which a material having a step-like surface must be produced.

이상, 상술한 과정을 거쳐 제작되는 마스터 몰드는 그 단면(표면에 대한 단면)이 계단 형상을 갖게 된다. 그러나 그 상면은 다양한 형상을 가질 수 있다.As described above, the master mold, which is manufactured through the above-described process, has a stepped shape in cross section (cross section to the surface). However, the upper surface can have various shapes.

예를 들어, 일실시예에 따른 마스터 몰드 제작 방법에 의해 다양한 형태로 제작된 마스터 몰드들을 나타낸 상면도인 도 14 내지 21을 참조하면, 마스터 몰드의 상면은 양각의 라인/스페이스의 형상, 음각의 라인/스페이스 형상, 원 기둥 형상, 홀 형상, 링 기둥 형상, 링 홀 형상, 메쉬 기둥 형상 또는 메쉬 홀 형상을 갖고, 그 단면은 도 7 또는 13을 참조하여 도시된 바와 같이, 계단 형상을 가질 수 있다.
For example, referring to FIGS. 14 to 21, which are top views showing master molds manufactured in various forms by the master mold manufacturing method according to an embodiment, the upper surface of the master mold is formed by a line / space shape of a relief line, And has a shape of a line / space shape, a circular column shape, a hole shape, a ring column shape, a ring hole shape, a mesh column shape or a mesh hole shape, have.

이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.While the present invention has been particularly shown and described with reference to exemplary embodiments thereof, it is to be understood that the invention is not limited to the disclosed exemplary embodiments. For example, it is to be understood that the techniques described may be performed in a different order than the described methods, and / or that components of the described systems, structures, devices, circuits, Lt; / RTI > or equivalents, even if it is replaced or replaced.

그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.Therefore, other implementations, other embodiments, and equivalents to the claims are also within the scope of the following claims.

Claims (16)

계단 형상의 표면을 갖는 실리콘 기반의 마스터 몰드 제작 방법에 있어서,
패턴 영역이 형성된 실리콘 기판을 포함하는 몰드-상기 패턴 영역은 상기 실리콘 기판의 돌출부 위에 하드마스크 레이어 및 에치 스탑 레이어가 순차적으로 적층된 구조를 가짐-를 준비하는 단계;
상기 몰드의 표면에 스페이서를 증착하는 단계;
상기 스페이서 중 상기 패턴 영역의 적층 방향에 대해 수직 방향인 스페이서를 에칭하는 단계;
상기 몰드의 표면 중 상기 실리콘 기판을 에칭하는 단계; 및
상기 패턴 영역에 포함되는 상기 하드마스크 레이어 및 상기 에치 스탑 레이어와 상기 스페이서 중 상기 패턴 영역의 적층 방향에 대해 수평 방향인 스페이서를 제거하는 단계
를 포함하고,
상기 몰드의 표면에 스페이서를 증착하는 단계, 상기 스페이서 중 상기 패턴 영역의 적층 방향에 대해 수직 방향인 스페이서를 에칭하는 단계 및 상기 몰드의 표면 중 상기 실리콘 기판을 에칭하는 단계는
순차적으로 적어도 한번 이상 반복되며,
상기 하드마스크 레이어 및 상기 에치 스탑 레이어는,
서로 다른 선택비를 갖는 에칭 공정들이 각각 적용될 수 있는 물질들로 형성되는 것을 특징으로 하는, 실리콘 기반의 마스터 몰드 제작 방법.A method of making a master mold based on silicon having a stepped surface,
A mold including a silicon substrate on which a pattern region is formed, the pattern region having a structure in which a hard mask layer and an etch stop layer are sequentially stacked on a protrusion of the silicon substrate;
Depositing a spacer on a surface of the mold;
Etching a spacer among the spacers perpendicular to a direction in which the pattern regions are stacked;
Etching the silicon substrate in a surface of the mold; And
Removing the spacer in the horizontal direction with respect to the stacking direction of the hard mask layer and the etch stop layer included in the pattern region and the pattern region of the spacer
Lt; / RTI >
Etching spacers in a direction perpendicular to the stacking direction of the pattern regions of the spacers and etching the silicon substrate among the surfaces of the molds;
Which is repeated at least once in succession,
Wherein the hard mask layer and the etch stop layer are formed of a hard mask layer,
Characterized in that etching processes having different selectivity ratios are formed from materials that can be applied, respectively. 제1항에 있어서,
상기 몰드의 표면에 스페이서를 증착하는 단계는
상기 마스터 몰드의 표면에 형성하고자 하는 상기 계단 형상의 폭에 기초하여, 상기 몰드의 표면에 증착하는 스페이서의 두께를 조절하는 단계
를 포함하는 실리콘 기반의 마스터 몰드 제작 방법.The method according to claim 1,
The step of depositing a spacer on the surface of the mold
Adjusting the thickness of the spacer to be deposited on the surface of the mold based on the width of the step shape to be formed on the surface of the master mold
Based master mold. 제1항에 있어서,
상기 몰드의 표면 중 상기 실리콘 기판을 에칭하는 단계는
상기 마스터 몰드의 표면에 형성하고자 하는 상기 계단 형상의 깊이에 기초하여, 상기 몰드의 표면 중 상기 실리콘 기판을 에칭하는 두께를 조절하는 단계
를 포함하는 실리콘 기반의 마스터 몰드 제작 방법.The method according to claim 1,
The step of etching the silicon substrate among the surfaces of the mold
Adjusting a thickness of the surface of the mold to etch the silicon substrate based on the depth of the step shape to be formed on the surface of the master mold;
Based master mold. 제1항에 있어서,
상기 스페이서 중 상기 패턴 영역의 적층 방향에 대해 수직 방향인 스페이서를 에칭하는 단계는
상기 에치 스탑 레이어 및 상기 실리콘 기판에 대해 미리 설정된 값 이상의 선택비를 갖는 에칭 공정을 이용하여, 상기 스페이서 중 상기 패턴 영역의 적층 방향에 대해 수평 방향인 스페이서를 제외한 상기 패턴 영역의 적층 방향에 대해 수직 방향인 스페이서를 에칭하는 단계
를 포함하는 실리콘 기반의 마스터 몰드 제작 방법.The method according to claim 1,
Etching the spacers of the spacers perpendicular to the stacking direction of the pattern regions
The etch stop layer and the silicon substrate are etched using an etching process having a selection ratio equal to or greater than a predetermined value so as to be perpendicular to the stacking direction of the pattern region excluding spacers spaced horizontally with respect to the stacking direction of the pattern regions of the spacers Etching the spacers
Based master mold. 제4항에 있어서,
상기 스페이서 중 상기 패턴 영역의 적층 방향에 대해 수평 방향인 스페이서를 제외한 상기 패턴 영역의 적층 방향에 대해 수직 방향인 스페이서를 에칭하는 단계는
질화물(Nitride)로 형성되는 상기 에치 스탑 레이어 및 상기 실리콘 기판에 대해 상기 미리 설정된 값 이상의 선택비를 갖는 산화물(Oxide) 에칭 공정을 이용하여, 상기 스페이서 중 상기 패턴 영역의 적층 방향에 대해 수평 방향인 스페이서를 제외한 상기 패턴 영역의 적층 방향에 대해 수직 방향인 스페이서를 에칭하는 단계인, 실리콘 기반의 마스터 몰드 제작 방법.5. The method of claim 4,
Etching the spacers of the spacers that are perpendicular to the stacking direction of the pattern regions other than the spacers that are horizontal to the stacking direction of the pattern regions
An etch stop layer formed of nitride and an oxide etch process having an etch stop layer formed on the etch stop layer and having a selectivity of not less than the preset value for the silicon substrate, Etching the spacers perpendicular to the stacking direction of the pattern regions except the spacers. 제1항에 있어서,
상기 몰드의 표면 중 상기 실리콘 기판을 에칭하는 단계는
상기 에치 스탑 레이어 및 상기 스페이서에 대해 미리 설정된 값 이상의 선택비를 갖는 에칭 공정을 이용하여, 상기 몰드의 표면 중 상기 실리콘 기판을 선택적으로 에칭하는 단계
를 포함하는 실리콘 기반의 마스터 몰드 제작 방법.The method according to claim 1,
The step of etching the silicon substrate among the surfaces of the mold
Selectively etching the silicon substrate among the surfaces of the mold by using an etching process having a etch stop layer and a spacer having a selection ratio equal to or greater than a preset value
Based master mold. 제6항에 있어서,
상기 몰드의 표면 중 상기 실리콘 기판을 선택적으로 에칭하는 단계는
질화물로 형성되는 상기 에치 스탑 레이어 및 상기 스페이서에 대해 상기 미리 설정된 값 이상의 선택비를 갖는 실리콘 에칭 공정을 이용하여, 상기 몰드의 표면 중 상기 실리콘 기판을 선택적으로 에칭하는 단계인, 실리콘 기반의 마스터 몰드 제작 방법.The method according to claim 6,
The step of selectively etching the silicon substrate among the surfaces of the mold
Etching the silicon substrate in a surface of the mold using a etch stop layer formed of nitride and a silicon etch process having a selectivity greater than or equal to the predetermined value for the spacer, Production method. 제1항에 있어서,
상기 패턴 영역에 포함되는 상기 하드마스크 레이어 및 상기 에치 스탑 레이어와 상기 스페이서 중 상기 패턴 영역의 적층 방향에 대해 수평 방향인 스페이서를 제거하는 단계는
상기 실리콘 기판에 대해 미리 설정된 값 이상의 선택비를 갖는 에칭 공정을 이용하여, 상기 패턴 영역에 포함되는 상기 하드마스크 레이어 및 상기 에치 스탑 레이어와 상기 패턴 영역의 적층 방향에 대해 수평 방향인 스페이서를 선택적으로 제거하는 단계
를 포함하는 실리콘 기반의 마스터 몰드 제작 방법.The method according to claim 1,
The step of removing the spacer in the horizontal direction with respect to the stacking direction of the hard mask layer and the etch stop layer included in the pattern region and the pattern region of the spacer
The hard mask layer included in the pattern region and the spacer in the horizontal direction with respect to the stacking direction of the etch stop layer and the pattern region are selectively etched using an etching process having a selection ratio of a predetermined value or more with respect to the silicon substrate Steps to remove
Based master mold. 제8항에 있어서,
상기 패턴 영역에 포함되는 상기 하드마스크 레이어 및 상기 에치 스탑 레이어와 상기 패턴 영역의 적층 방향에 대해 수평 방향인 스페이서를 선택적으로 제거하는 단계는
상기 실리콘 기판에 대해 상기 미리 설정된 값 이상의 선택비를 갖는 인산 및 불산 기반의 습식 에칭 공정 또는 플라즈마 기반의 건식 에칭 공정 중 적어도 어느 하나를 이용하여, 상기 패턴 영역에 포함되는 상기 하드마스크 레이어 및 상기 에치 스탑 레이어와 상기 패턴 영역의 적층 방향에 대해 수평 방향인 스페이서를 선택적으로 에칭하는 단계인, 실리콘 기반의 마스터 몰드 제작 방법.9. The method of claim 8,
The step of selectively removing the spacers in the horizontal direction with respect to the stacking direction of the hard mask layer and the etch stop layer included in the pattern region and the pattern region
The hard mask layer and the etch stop layer included in the pattern region may be formed by using at least one of a phosphoric acid and hydrofluoric acid based wet etching process or a plasma based dry etching process, Selectively etching a spacer in a horizontal direction with respect to a lamination direction of the stop layer and the pattern region. 제1항에 있어서,
상기 패턴 영역이 형성된 실리콘 기판을 포함하는 몰드-상기 패턴 영역은 상기 실리콘 기판의 돌출부 위에 하드마스크 레이어 및 에치 스탑 레이어가 순차적으로 적층된 구조를 가짐-를 준비하는 단계는
상기 실리콘 기판, 상기 하드마스크 레이어 및 상기 에치 스탑 레이어가 순차적으로 적층된 몰드에 대해 포토레지스트 공정을 수행하여, 상기 실리콘 기판에 상기 패턴 영역을 형성하는 단계
를 포함하는 실리콘 기반의 마스터 몰드 제작 방법.The method according to claim 1,
Wherein the pattern region has a structure in which a hard mask layer and an etch stop layer are sequentially stacked on a protrusion of the silicon substrate,
Forming a pattern region on the silicon substrate by performing a photoresist process on the mold in which the silicon substrate, the hard mask layer and the etch stop layer are sequentially laminated,
Based master mold. 제10항에 있어서,
상기 실리콘 기판에 상기 패턴 영역을 형성하는 단계는
상기 실리콘 기판, 상기 하드마스크 레이어 및 상기 에치 스탑 레이어가 순차적으로 적층된 몰드에 포토 마스크를 기반으로 포토레지스트 공정을 수행하여, 상기 포토 마스크가 배치된 영역을 제외한 나머지 영역의 상기 에치 스탑 레이어, 상기 하드마스크 레이어 및 상기 실리콘 기판의 일정 두께 부분을 제거하는 단계; 및
상기 포토 마스크를 제거하여 상기 실리콘 기판에 상기 패턴 영역을 형성하는 단계
를 포함하는 실리콘 기반의 마스터 몰드 제작 방법.11. The method of claim 10,
The step of forming the pattern region on the silicon substrate
A photoresist process is performed on a mold in which the silicon substrate, the hard mask layer and the etch stop layer are sequentially stacked, based on a photomask, and the etch stop layer, the etch stop layer, Removing a hard mask layer and a constant thickness portion of the silicon substrate; And
Removing the photomask to form the pattern region on the silicon substrate
Based master mold. 제1항에 있어서,
상기 몰드의 표면에 스페이서를 증착하는 단계, 상기 스페이서 중 상기 패턴 영역의 적층 방향에 대해 수직 방향인 스페이서를 에칭하는 단계 및 상기 몰드의 표면 중 상기 실리콘 기판을 에칭하는 단계가 순차적으로 적어도 한번 이상 반복되는 횟수는
상기 반복 횟수가 미리 설정된 제한 횟수에 도달하는 경우, 상기 몰드의 표면에 스페이서를 증착하는 단계가 수행될 수 없는 한계에 도달하는 경우, 상기 몰드의 표면 중 상기 실리콘 기판을 에칭하는 단계가 수행될 수 없는 한계에 도달하는 경우 또는 상기 몰드의 표면 중 상기 실리콘 기판을 에칭하는 단계가 반복됨에 따라, 상기 패턴 영역에 포함되는 상기 에치 스탑 레이어가 에칭되고 잔여하는 두께가 미리 설정된 한계 두께에 도달하는 경우 중 적어도 어느 하나의 경우에 기초하여 조절되는, 실리콘 마스터 몰드 제작 방법.The method according to claim 1,
A step of depositing a spacer on the surface of the mold, etching a spacer in a direction perpendicular to the stacking direction of the pattern region of the spacer, and etching the silicon substrate in the surface of the mold, The number of times
If the number of repetitions reaches a predetermined limit number, the step of etching the silicon substrate among the surfaces of the mold can be performed if the step of depositing spacers on the surface of the mold reaches a limit at which it can not be performed The etch stop layer included in the pattern region is etched and the remaining thickness reaches a preset limit thickness, as the step of etching the silicon substrate in the surface of the mold is repeated, Is adjusted based on at least one of the cases. 계단 형상의 표면을 갖는 마스터 몰드에 있어서,
상기 마스터 몰드는
패턴 영역이 형성된 실리콘 기판을 포함하는 몰드-상기 패턴 영역은 상기 실리콘 기판의 돌출부 위에 하드마스크 레이어 및 에치 스탑 레이어가 순차적으로 적층된 구조를 가짐-의 표면에 스페이서 증착되고, 상기 스페이서 중 상기 패턴 영역의 적층 방향에 대해 수직 방향인 스페이서가 에칭되며, 상기 몰드의 표면 중 상기 실리콘 기판이 에칭되고, 상기 패턴 영역에 포함되는 상기 하드마스크 레이어 및 상기 에치 스탑 레이어와 상기 스페이서 중 상기 패턴 영역의 적층 방향에 대해 수평 방향인 스페이서가 제거되어 제작되며,
상기 몰드의 표면에 스페이서가 증착되는 공정, 상기 스페이서 중 상기 패턴 영역의 적층 방향에 대해 수직 방향인 스페이서가 에칭되는 공정 및 상기 몰드의 표면 중 상기 실리콘 기판이 에칭되는 공정은
순차적으로 적어도 한번 이상 반복되고,
상기 하드마스크 레이어 및 상기 에치 스탑 레이어는,
서로 다른 선택비를 갖는 에칭 공정들이 각각 적용될 수 있는 물질들로 형성되는 것을 특징으로 하는, 마스터 몰드.In a master mold having a step-like surface,
The master mold
A mold including a silicon substrate on which a pattern region is formed, wherein the pattern region has a structure in which a hard mask layer and an etch stop layer are sequentially stacked on a protrusion of the silicon substrate; Wherein the silicon substrate is etched in a surface of the mold, and the hard mask layer and the etch stop layer included in the pattern region and the pattern region of the spacer are stacked in the stacking direction And the spacers,
A step of depositing a spacer on a surface of the mold, a step of etching a spacer in a direction perpendicular to a stacking direction of the pattern region in the spacer, and a step of etching the silicon substrate in a surface of the mold
Sequentially repeating at least once,
Wherein the hard mask layer and the etch stop layer are formed of a hard mask layer,
Characterized in that etching processes having different selectivity ratios are formed from the respective materials to which they are applicable. 제13항에 있어서,
상기 마스터 몰드의 표면에 형성되는 계단 형상의 폭은
상기 몰드의 표면에 증착되는 스페이서의 두께에 기초하여 조절되는, 마스터 몰드.14. The method of claim 13,
The width of the stepped shape formed on the surface of the master mold
Is adjusted based on the thickness of the spacer deposited on the surface of the mold. 제13항에 있어서,
상기 마스터 몰드의 표면에 형성되는 계단 형상의 깊이는
상기 몰드의 표면 중 상기 실리콘 기판이 에칭되는 두께에 기초하여 조절되는, 마스터 몰드.14. The method of claim 13,
The depth of the stepped shape formed on the surface of the master mold is
Wherein the silicon substrate is adjusted based on a thickness of the surface of the mold to be etched. 제13항에 있어서,
상기 마스터 몰드의 표면에 형성되는 계단 형상 각각의 폭 및 깊이는
서로 다르게 조절 가능한, 마스터 몰드.14. The method of claim 13,
The width and depth of each of the step shapes formed on the surface of the master mold
Different moldable master molds.
KR1020160150824A 2016-11-14 2016-11-14 Master mold having surface of stair shape and method for manufacturing the same KR101979068B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160150824A KR101979068B1 (en) 2016-11-14 2016-11-14 Master mold having surface of stair shape and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160150824A KR101979068B1 (en) 2016-11-14 2016-11-14 Master mold having surface of stair shape and method for manufacturing the same

Publications (2)

Publication Number Publication Date
KR20180053814A KR20180053814A (en) 2018-05-24
KR101979068B1 true KR101979068B1 (en) 2019-05-15

Family

ID=62296775

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160150824A KR101979068B1 (en) 2016-11-14 2016-11-14 Master mold having surface of stair shape and method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR101979068B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111697008B (en) * 2020-06-22 2023-07-14 成都京东方显示科技有限公司 Array substrate and manufacturing method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020179570A1 (en) 2001-06-05 2002-12-05 International Business Machines Corporation Method of etching high aspect ratio openings
US20040262699A1 (en) * 2003-06-30 2004-12-30 Rafael Rios N-gate transistor

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101593601B1 (en) * 2014-04-03 2016-02-15 한국전자통신연구원 A base mold and method of fabricating a mold

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020179570A1 (en) 2001-06-05 2002-12-05 International Business Machines Corporation Method of etching high aspect ratio openings
US20040262699A1 (en) * 2003-06-30 2004-12-30 Rafael Rios N-gate transistor

Also Published As

Publication number Publication date
KR20180053814A (en) 2018-05-24

Similar Documents

Publication Publication Date Title
KR101779112B1 (en) Method of forming semiconductor patterns
KR101564474B1 (en) Method for forming high density patterns
KR102250656B1 (en) Method of forming patterns for semiconductor device
CN108461388B (en) Substrate structure, processing method and display device
US9508644B2 (en) Method of forming a pattern
CN102592967B (en) Semiconductor device and method for fabricating same
CN104658962B (en) The forming method of through hole
JP7142695B2 (en) Semiconductor device and manufacturing method thereof
US10081541B2 (en) Multiple silicon trenches forming method for MEMS sealing cap wafer and etching mask structure thereof
KR20110084030A (en) Method for fabricating hole pattern
TWI474510B (en) Epitaxial growth method for forming an epitaxial layer having cavities
KR20160122695A (en) Spacer enabled active isolation for an integrated circuit device
KR20130005185A (en) Methods for fabricating array of fine holes and array of fine nodes
TW201737454A (en) Contact pad structure and method for fabricating the same
KR101979068B1 (en) Master mold having surface of stair shape and method for manufacturing the same
KR102317697B1 (en) Method of Etching
US9564342B2 (en) Method for controlling etching in pitch doubling
CN103022063B (en) Microlens array and preparation method thereof
CN104425218A (en) Method for semiconductor cross pitch doubled patterning process
KR101029391B1 (en) Method for forming patterns of semicondoctor device
JP2014164281A (en) Manufacturing method of structure having micro-irregularities and structure having micro-irregularities manufactured by the same
JP2011194629A (en) Method for manufacturing master mold, and method for manufacturing mold structure
CN108257910B (en) The production method of shallow trench isolation groove
JP5038218B2 (en) Manufacturing method of three-dimensional photonic crystal
US9348230B2 (en) Method of manufacturing semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant