JP6819319B2 - 情報処理システムおよび情報処理システムの制御方法 - Google Patents
情報処理システムおよび情報処理システムの制御方法 Download PDFInfo
- Publication number
- JP6819319B2 JP6819319B2 JP2017013127A JP2017013127A JP6819319B2 JP 6819319 B2 JP6819319 B2 JP 6819319B2 JP 2017013127 A JP2017013127 A JP 2017013127A JP 2017013127 A JP2017013127 A JP 2017013127A JP 6819319 B2 JP6819319 B2 JP 6819319B2
- Authority
- JP
- Japan
- Prior art keywords
- page
- bad
- block
- list
- processing system
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System (AREA)
Description
図1は第1の実施形態を示すブロック図である。情報処理システムは、不揮発性メモリ1と、不揮発性メモリ1の中のブロックの割り当て制御を行うメモリ制御手段2と、バッドリスト3と、フリーリスト4とを有する。
図2は本発明の情報処理システムの全体構成を示すブロック図である。情報処理システム1000は、CPU(Central Processing Unit)100と、主記憶装置200と、2次記憶装置300と、入出力装置400とを備えている。
ゾーン記述子は、free_areaメンバと、bad_areaメンバを備える。free_areaメンバはfree_list配列を備える。bad_areaメンバはbad_list配列を備える。これらの配列のインデックスはオーダーである。
統合したブロックにバッドページが含まれない場合(S403_No)、そのブロックをフリーリストにつなぐ(S404)。
本実施形態の情報処理システムは、物理的に連続したページを割り当てる必要がある場合、オンデマンドで、バッドページをスペアページに置き換える。これにより、複数のバッドページがスペアページを時分割で共有することができる。さらに、フリーリスト、バッドリストの順にページの割り当てを試みることにより、スペアページの利用を抑える。これらにより、長期間の運用においても必要なスペアメモリの容量を低減できることが期待される。
不揮発性メモリと、
前記不揮発性メモリを制御するメモリ制御手段と、
前記不揮発性メモリの中のエラーが増加傾向にある不揮発性メモリセルを含むページをバッドページとし、前記バッドページを含む連続ページからなるブロックを集めたバッドリストと、
前記バッドページを含まない連続ページからなるブロックを集めたフリーリストと、
を有し、
前記メモリ制御手段は、
ブロックの割り当て処理時に、前記フリーリストのブロックの割り当て処理を先に試み、前記フリーリストのブロックの割り当てができない場合に、前記バッドリストのブロックの割り当て処理を試みる
ことを有することを特徴とする情報処理システム。
スペアページを構成する不揮発性スペアメモリと、
ページ単位でページのアドレスを変換するアドレス変換部と
を有し、
前記アドレス変換部は、
前記バッドリストのブロックの割り当て処理時に、前記バッドページのアドレスを前記スペアページのアドレスに変換する
ことを特徴とする付記1に記載の情報処理システム。
前記メモリ制御手段が、
ブロックの解放処理時に、当該ブロックに前記スペアページに置き換えられた前記バッドページがある場合、前記バッドページと前記スペアページとの対応関係を前記アドレス変換部から削除する
ことを特徴とする付記2に記載の情報処理システム。
前記メモリ制御手段が、
前記バッドページの登録処理時に、前記バッドページが使用中であり、かつ連続ページの場合は、前記バッドページの前記スペアページへの置き換えを試み、
前記スペアページへの置き換えが可能な場合、前記バッドページの内容を前記スペアページへ移動し、
前記バッドページのアドレスを前記スペアページのアドレスに変換するように前記アドレス変換部を更新する
ことを特徴とする付記3に記載の情報処理システム。
前記メモリ制御手段が、
前記バッドページの登録処理時に、前記バッドページが使用中であり、非連続ページの場合、新規ページの割り当てを試み、
前記新規ページの割り当てが可能な場合、前記バッドページの内容を前記新規ページへ移動し、
前記バッドページのアドレスを前記新規ページのアドレスに変換するようにページテーブルエントリを更新する
ことを特徴とする付記4に記載の情報処理システム。
前記メモリ制御手段が、
前記バッドページの登録処理時に、前記バッドページが未使用の場合、前記バッドページを含むブロックを前記バッドリストにつなげる
ことを特徴とする付記5に記載の情報処理システム。
前記メモリ制御手段が、
前記バッドリストのブロックの割り当て処理時に、前記バッドリストから取得したブロックサイズが、要求ブロックサイズより大きい場合、不要なブロックを解放し、
前記不要なブロックを解放する時には、取得するブロックに、できるだけ前記バッドページが含まれないように制御する
ことを特徴とする付記6に記載の情報処理システム。
前記メモリ制御手段が、
スイッチ部と、エラー検出部と、バッドページ管理部とを備え、
前記スイッチ部は、前記アドレス変換部によって変換されたアドレス信号によって指定されたメモリセルの読み出しデータを選択して、前記エラー検出部に供給し、
前記エラー検出部は、エラーが起こったメモリセルを検出し、エラー情報を前記バッドページ管理部に供給し、
前記バッドページ管理部は、エラーが増加傾向にある前記不揮発性メモリセルを含むページを前記バッドページとして登録する
ことを特徴とする付記7に記載の情報処理システム。
情報処理を実行するCPUを有し、
前記バッドページ管理部が、
前記バッドページの登録を前記CPUへ通知する通知部を有する
ことを特徴とする付記7または付記8に記載の情報処理システム。
前記CPUと前記メモリ制御手段とを接続するバスと、
前記メモリ制御手段と、前記不揮発性メモリおよび前記不揮発性スペアメモリとを接続するローカルバスと
を有することを特徴とする付記9に記載の情報処理システム。
不揮発性メモリを制御し、
前記不揮発性メモリの中のエラーが増加傾向にある不揮発性メモリセルを含むページをバッドページとし、前記バッドページを含む連続ページからなるブロックを集めたバッドリストを作成し、
前記バッドページを含まない連続ページからなるブロックを集めたフリーリストを作成し、
ブロックの割り当て処理時に、前記フリーリストのブロックの割り当て処理を先に試み、
前記フリーリストのブロックの割り当てができない場合に、前記バッドリストのブロックの割り当て処理を試みる
ことを特徴とする情報処理システムの制御方法。
不揮発性スペアメモリを用いたスペアページを構成し、
ページ単位で前記ページのアドレスを変換し、
前記アドレスの変換では、
前記バッドリストのブロックの割り当て処理時に、前記バッドページのアドレスを前記スペアページのアドレスに変換する
ことを特徴とする付記11に記載の情報処理システムの制御方法。
ブロックの解放処理時に、当該ブロックに前記スペアページに置き換えられた前記バッドページがある場合、前記バッドページと前記スペアページとの対応関係を前記アドレス変換部から削除する
ことを特徴とする付記12に記載の情報処理システムの制御方法。
前記バッドページの登録処理時に、前記バッドページが使用中であり、かつ連続ページの場合は、前記バッドページの前記スペアページへの置き換えを試み、
前記スペアページへの置き換えが可能な場合、前記バッドページの内容を前記スペアページへ移動し、
前記バッドページのアドレスを前記スペアページのアドレスに変換するように前記アドレス変換部を更新する
ことを特徴とする付記13に記載の情報処理システムの制御方法。
前記バッドページの登録処理時に、前記バッドページが使用中であり、非連続ページの場合、新規ページの割り当てを試み、
前記新規ページの割り当てが可能な場合、前記バッドページの内容を前記新規ページへ移動し、
前記バッドページのアドレスを前記新規ページのアドレスに変換するようにページテーブルエントリを更新する
ことを特徴とする付記14に記載の情報処理システムの制御方法。
前記バッドページの登録処理時に、前記バッドページが未使用の場合、前記バッドページを含むブロックを前記バッドリストにつなげる
ことを特徴とする付記15に記載の情報処理システムの制御方法。
前記バッドリストのブロックの割り当て処理時に、前記バッドリストから取得したブロックサイズが、要求ブロックサイズより大きい場合、不要なブロックを解放し、
不要なブロックを解放する時には、取得するブロックに、できるだけ前記バッドページが含まれないように制御する
ことを特徴とする付記16に記載の情報処理システムの制御方法。
スイッチ部が、前記アドレス変換部によって変換されたアドレス信号によって指定されたメモリセルの読み出しデータを選択して、エラー検出部に供給し、
前記エラー検出部は、エラーが起こったメモリセルを検出し、エラー情報をバッドページ管理部に供給し、
前記バッドページ管理部は、エラーが増加傾向にある前記不揮発性メモリセルを含むページを前記バッドページとして登録する
ことを特徴とする付記17に記載の情報処理システムの制御方法。
前記バッドページ管理部が、
前記バッドページの登録をCPUへ通知する
ことを特徴とする付記18に記載の情報処理システムの制御方法。
不揮発性メモリを制御するステップと、
前記不揮発性メモリの中のエラーが増加傾向にある不揮発性メモリセルを含むページをバッドページとし、前記バッドページを含む連続ページからなるブロックを集めたバッドリストを作成するステップと、
前記バッドページを含まない連続ページからなるブロックを集めたフリーリストを作成するステップと、
ブロックの割り当て処理時に、前記フリーリストのブロックの割り当て処理を先に試みるステップと、
前記フリーリストのブロックの割り当てができない場合に、前記バッドリストのブロックの割り当て処理を試みるステップと
を有することを特徴とする情報処理システムの制御プログラム。
2 メモリ制御手段
3 バッドリスト
4 フリーリスト
100 CPU
200 主記憶装置
220 メモリ制御装置
230 揮発性メモリ
300 2次記憶装置
400 入出力装置
500 バス
600 ローカルバス
1000 情報処理システム
Claims (10)
- 不揮発性メモリと、
前記不揮発性メモリを制御するメモリ制御手段と、
前記不揮発性メモリの中のエラーが増加傾向にある不揮発性メモリセルを含むページをバッドページとし、前記バッドページを含む連続ページからなるブロックを集めたバッドリストと、
前記バッドページを含まない連続ページからなるブロックを集めたフリーリストと、
を有し、
前記メモリ制御手段は、
ブロックの割り当て処理時に、前記フリーリストのブロックの割り当て処理を先に試み、前記フリーリストのブロックの割り当てができない場合に、前記バッドリストのブロックの割り当て処理を試みる
ことを有することを特徴とする情報処理システム。 - スペアページを構成する不揮発性スペアメモリと、
ページ単位でページのアドレスを変換するアドレス変換部と
を有し、
前記アドレス変換部は、
前記バッドリストのブロックの割り当て処理時に、前記バッドページのアドレスを前記スペアページのアドレスに変換する
ことを特徴とする請求項1に記載の情報処理システム。 - 前記メモリ制御手段が、
ブロックの解放処理時に、当該ブロックに前記スペアページに置き換えられた前記バッドページがある場合、前記バッドページと前記スペアページとの対応関係を前記アドレス変換部から削除する
ことを特徴とする請求項2に記載の情報処理システム。 - 前記メモリ制御手段が、
前記バッドページの登録処理時に、前記バッドページが使用中であり、かつ連続ページの場合は、前記バッドページの前記スペアページへの置き換えを試み、
前記スペアページへの置き換えが可能な場合、前記バッドページの内容を前記スペアページへ移動し、
前記バッドページのアドレスを前記スペアページのアドレスに変換するように前記アドレス変換部を更新する
ことを特徴とする請求項3に記載の情報処理システム。 - 前記メモリ制御手段が、
前記バッドページの登録処理時に、前記バッドページが使用中であり、非連続ページの場合、新規ページの割り当てを試み、
前記新規ページの割り当てが可能な場合、前記バッドページの内容を前記新規ページへ移動し、
前記バッドページのアドレスを前記新規ページのアドレスに変換するようにページテーブルエントリを更新する
ことを特徴とする請求項4に記載の情報処理システム。 - 前記メモリ制御手段が、
前記バッドページの登録処理時に、前記バッドページが未使用の場合、前記バッドページを含むブロックを前記バッドリストにつなげる
ことを特徴とする請求項5に記載の情報処理システム。 - 前記メモリ制御手段が、
前記バッドリストのブロックの割り当て処理時に、前記バッドリストから取得したブロックサイズが、要求ブロックサイズより大きい場合、不要なブロックを解放し、
前記不要なブロックを解放する時には、取得するブロックに、できるだけ前記バッドページが含まれないように制御する
ことを特徴とする請求項6に記載の情報処理システム。 - 前記メモリ制御手段が、
スイッチ部と、エラー検出部と、バッドページ管理部とを備え、
前記スイッチ部は、前記アドレス変換部によって変換されたアドレス信号によって指定されたメモリセルの読み出しデータを選択して、前記エラー検出部に供給し、
前記エラー検出部は、エラーが起こったメモリセルを検出し、エラー情報を前記バッドページ管理部に供給し、
前記バッドページ管理部は、エラーが増加傾向にある前記不揮発性メモリセルを含むページを前記バッドページとして登録する
ことを特徴とする請求項7に記載の情報処理システム。 - 不揮発性メモリを制御し、
前記不揮発性メモリの中のエラーが増加傾向にある不揮発性メモリセルを含むページをバッドページとし、前記バッドページを含む連続ページからなるブロックを集めたバッドリストを作成し、
前記バッドページを含まない連続ページからなるブロックを集めたフリーリストを作成し、
ブロックの割り当て処理時に、前記フリーリストのブロックの割り当て処理を先に試み、
前記フリーリストのブロックの割り当てができない場合に、前記バッドリストのブロックの割り当て処理を試みる
ことを特徴とする情報処理システムの制御方法。 - 不揮発性メモリを制御するステップと、
前記不揮発性メモリの中のエラーが増加傾向にある不揮発性メモリセルを含むページをバッドページとし、前記バッドページを含む連続ページからなるブロックを集めたバッドリストを作成するステップと、
前記バッドページを含まない連続ページからなるブロックを集めたフリーリストを作成するステップと、
ブロックの割り当て処理時に、前記フリーリストのブロックの割り当て処理を先に試みるステップと、
前記フリーリストのブロックの割り当てができない場合に、前記バッドリストのブロックの割り当て処理を試みるステップと
を有することを特徴とする情報処理システムの制御プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017013127A JP6819319B2 (ja) | 2017-01-27 | 2017-01-27 | 情報処理システムおよび情報処理システムの制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017013127A JP6819319B2 (ja) | 2017-01-27 | 2017-01-27 | 情報処理システムおよび情報処理システムの制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018120522A JP2018120522A (ja) | 2018-08-02 |
JP6819319B2 true JP6819319B2 (ja) | 2021-01-27 |
Family
ID=63043867
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017013127A Active JP6819319B2 (ja) | 2017-01-27 | 2017-01-27 | 情報処理システムおよび情報処理システムの制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6819319B2 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4702387B2 (ja) * | 2008-03-31 | 2011-06-15 | Tdk株式会社 | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 |
JP4720891B2 (ja) * | 2008-09-30 | 2011-07-13 | Tdk株式会社 | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 |
JP2013222236A (ja) * | 2012-04-13 | 2013-10-28 | Hitachi Ltd | メモリの管理方法、記憶装置およびそれを搭載した計算機 |
US9235468B2 (en) * | 2013-04-12 | 2016-01-12 | Qualcomm Incorporated | Systems and methods to improve the reliability and lifespan of flash memory |
US9417809B1 (en) * | 2015-12-07 | 2016-08-16 | International Business Machines Corporation | Efficient management of page retirement in non-volatile memory utilizing page retirement classes |
-
2017
- 2017-01-27 JP JP2017013127A patent/JP6819319B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018120522A (ja) | 2018-08-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI741671B (zh) | 記憶體系統 | |
US11237769B2 (en) | Memory system and method of controlling nonvolatile memory | |
CN110389718B (zh) | 存储系统及非易失性存储器的控制方法 | |
JP5607943B2 (ja) | メモリシステム及びその磨耗度管理方法 | |
KR102152238B1 (ko) | 단편화를 해결하는 메모리 세그먼트 재매핑 | |
US10409502B2 (en) | Method and apparatus for writing metadata into cache | |
EP2396729B1 (en) | Memory system and method of controlling memory system | |
US20120151252A1 (en) | Memory Management to Accommodate Non-Maskable Failures | |
US20220066693A1 (en) | System and method of writing to nonvolatile memory using write buffers | |
US20150161051A1 (en) | Computer System and Cache Control Method | |
KR20120030137A (ko) | 영구 가비지 컬렉션을 갖는 메모리 시스템 | |
JP7353934B2 (ja) | メモリシステムおよび制御方法 | |
KR20190003911A (ko) | 프로세서의 개입 없이 단순 작업을 관리하는 스토리지 장치 | |
JP2021033849A (ja) | メモリシステムおよび制御方法 | |
US20230032639A1 (en) | Hot data management in a data storage system | |
TW202230110A (zh) | 記憶體系統及控制方法 | |
JP2023044518A (ja) | メモリシステムおよび方法 | |
JP2023010765A (ja) | メモリシステム | |
JP6819319B2 (ja) | 情報処理システムおよび情報処理システムの制御方法 | |
JP7077151B2 (ja) | メモリシステム | |
US11886727B2 (en) | Memory system and method for controlling nonvolatile memory | |
US10915441B2 (en) | Storage system having non-volatile memory device | |
US20200073572A1 (en) | Storage system and storage control method | |
US10990313B2 (en) | Multi-storage node system and capacity management method of multi-storage node system | |
JP2013196155A (ja) | メモリシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201125 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201201 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201214 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6819319 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |