JP6817301B2 - 積符号のためのダイアグノスティクスを伴う復号後エラー・チェック - Google Patents
積符号のためのダイアグノスティクスを伴う復号後エラー・チェック Download PDFInfo
- Publication number
- JP6817301B2 JP6817301B2 JP2018522922A JP2018522922A JP6817301B2 JP 6817301 B2 JP6817301 B2 JP 6817301B2 JP 2018522922 A JP2018522922 A JP 2018522922A JP 2018522922 A JP2018522922 A JP 2018522922A JP 6817301 B2 JP6817301 B2 JP 6817301B2
- Authority
- JP
- Japan
- Prior art keywords
- error
- decoding
- signature
- codewords
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
- H03M13/2909—Product codes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1833—Error detection or correction; Testing, e.g. of drop-outs by adding special lists or symbols to the coded information
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
- H03M13/2927—Decoding strategies
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2948—Iterative decoding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
- H03M13/3738—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 with judging correct decoding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/61—Aspects and characteristics of methods and arrangements for error correction or error detection, not provided for otherwise
- H03M13/613—Use of the dual code
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
- H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
- H03M13/13—Linear codes
- H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
- H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
- H03M13/1515—Reed-Solomon codes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- Theoretical Computer Science (AREA)
- Signal Processing (AREA)
- Error Detection And Correction (AREA)
- Detection And Correction Of Errors (AREA)
Description
命令セット・アーキテクチャ(ISA:instruction−set−architecture)命令、マシン命令、マシン依存命令、マイクロコード、ファームウェア命令、状態セッティング・データ、または、Smalltalk、C++、もしくは同様のもののオブジェクト指向プログラミング言語および「C」プログラミング言語もしくは類似のプログラミング言語等の在来の手続き型プログラミング言語を含む1つ以上のプログラミング言語の任意の組み合わせで書かれたソース・コードもしくはオブジェクト・コードであり得る。コンピュータ可読プログラム命令は、完全にユーザのコンピュータ上で、部分的にユーザのコンピュータ上で、スタンドアロン型ソフトウェア・パッケージとして、部分的にユーザのコンピュータ上でかつ部分的にリモート・コンピュータ上でまたは完全にリモート・コンピュータもしくはサーバ上で、実行し得る。後者のシナリオでは、リモート・コンピュータはローカル・エリア・ネットワーク(LAN)またはワイド・エリア・ネットワーク(WAN)を含む任意のタイプのネットワークを通してユーザのコンピュータに接続され得、あるいは接続は(例えば、インターネット・サービス・プロバイダを用いてインターネットを通して)外部コンピュータに対してなされ得る。幾つかの実施形態では、本発明の態様を実施するために、例えばプログラマブル論理回路、フィールド・プログラマブル・ゲート・アレイ(FPGA:field programmable gate array)、またはプログラマブル・ロジック・アレイ(PLA:programmable logic array)を含む電子回路は、コンピュータ可読プログラム命令の状態情報を利用してこの電子回路を個人化することによりコンピュータ可読プログラム命令を実行し得る。
Claims (9)
- コントローラと、前記コントローラに統合されもしくは前記コントローラにより実行可能でありまたはその両方であるロジックとを含むシステムであって、前記ロジックは、
復号済みデータを得るために符号化済みデータに対して反復復号を実施し、ここで、少なくとも3つの復号操作が前記反復復号において実施され、前記復号操作はC1復号およびC2復号を含む群から選択され、
前記符号化済みデータの前記反復復号後に前記復号済みデータの第1部分において有効な積符号語が得られなかったことに応答して、前記第1部分に対して復号後エラー・ダイアグノスティクスを実行する、ように構成される、
システムであって、
前記復号済みデータに対して復号後エラー・ダイアグノスティクスを実施するように構成されている前記ロジックは、前記復号済みデータにおけるエラー・シグネチャを特定するようにさらに構成され、
前記復号済みデータにおける前記エラー・シグネチャを特定するように構成された前記ロジックは、
前記復号済みデータ内の訂正不能C1符号語の数(U)を得、
前記復号済みデータ内のノンゼロ・シンドロームを有するC2符号語の数(W’)を得、
前記復号済みデータ内のノンゼロ・シンドロームを有するC1符号語の数(W)を得、
前記数(U)の訂正不能C1符号語を除いて少なくとも閾値(d1)個のシンボル・エラーがその中に検出された前記復号済みデータ内のC1符号語の数(D)を得、
前記数(U)の訂正不能C1符号語を除いて前記閾値(d1)個未満のシンボル・エラーがその中に検出された前記復号済みデータ内のC1符号語の数(M)を得る
ようにさらに構成される、
システム。 - 前記ロジックは前記復号済みデータについて8つのエラー・シグネチャ、すなわち、前記復号済みデータにおいてどのエラー・タイプも発見されないことを表す第1エラー・シグネチャ、前記復号済みデータにおいて少なくとも1つのメモリ・エラー(M>0)が発見されることを表す第2エラー・シグネチャ、前記復号済みデータにおいて少なくとも1つの復号器エラー(D>0)が発見されることを表す第3エラー・シグネチャ、前記復号済みデータにおいて少なくとも1つの復号器エラー(D>0)および少なくとも1つのメモリ・エラー(M>0)が発見されることを表す第4エラー・シグネチャ、前記復号済みデータにおいて少なくとも1つのチャネル・エラー(U>0)が発見されることを表す第5エラー・シグネチャ、前記復号済みデータにおいて少なくとも1つのチャネル・エラー(U>0)および少なくとも1つのメモリ・エラー(M>0)が発見されることを表す第6エラー・シグネチャ、前記復号済みデータにおいて少なくとも1つのチャネル・エラー(U>0)および少なくとも1つの復号器エラー(D>0)が発見されることを表す第7エラー・シグネチャ、ならびに前記復号済みデータにおいて少なくとも1つのチャネル・エラー(U>0)、少なくとも1つの復号器エラー(D>0)、および少なくとも1つのメモリ・エラー(M>0)が発見されることを表す第8エラー・シグネチャ、を定義するようにさらに構成される、請求項1に記載のシステム。
- 前記第1エラー・シグネチャはU=0、D=0、およびM=0という状態に応答して特定され、前記第2エラー・シグネチャはU=0、D=0、およびM>0という状態に応答して特定され、前記第3エラー・シグネチャはU=0、D>0、およびM=0という状態に応答して特定され、前記第4エラー・シグネチャはU=0、D>0、およびM>0という状態に応答して特定され、前記第5エラー・シグネチャはU>0、D=0、およびM=0という状態に応答して特定され、前記第6エラー・シグネチャはU>0、D=0、およびM>0という状態に応答して特定され、前記第7エラー・シグネチャはU>0、D>0、およびM=0という状態に応答して特定され、前記第8エラー・シグネチャはU>0、D>0、およびM>0という状態に応答して特定される、請求項2に記載のシステム。
- コントローラで実施される方法であって、前記方法は、
復号済みデータを得るために符号化済みデータに対して反復復号を実施するステップであって、少なくとも3つの復号操作が前記反復復号において実施され、前記復号操作はC1復号およびC2復号を含む群から選択される、前記反復復号を実施するステップ、および
前記符号化済みデータの前記反復復号後に前記復号済みデータの第1部分において有効な積符号語が得られていないことに応答して、前記第1部分に対して復号後エラー・ダイアグノスティクスを実施するステップ、
を含む、方法であって、
前記復号済みデータに対して前記復号後エラー・ダイアグノスティクスを実施する前記ステップは前記復号済みデータにおいてエラー・シグネチャを特定するステップを含み、
前記復号済みデータにおいてエラー・シグネチャを特定する前記ステップは、
前記復号済みデータ内の訂正不能C1符号語の数(U)を得るステップ、
前記復号済みデータ内のノンゼロ・シンドロームを有するC2符号語の数(W’)を得るステップ、
前記復号済みデータ内のノンゼロ・シンドロームを有するC1符号語の数(W)を得るステップ、
前記数(U)の訂正不能C1符号語を除いて少なくとも閾値(d1)個のシンボル・エラーがその中に検出されている前記復号済みデータ内のC1符号語の数(D)を得るステップ、および
前記数(U)の訂正不能C1符号語を除いて前記閾値(d1)個未満のシンボル・エラーがその中に検出されている前記復号済みデータ内のC1符号語の数(M)を得るステップ、
を含む、方法。 - 前記復号済みデータについて8つのエラー・シグネチャ、すなわち、前記復号済みデータにおいてどのエラー・タイプも発見されないことを表す第1エラー・シグネチャ、前記復号済みデータにおいて少なくとも1つのメモリ・エラー(M>0)が発見されることを表す第2エラー・シグネチャ、前記復号済みデータにおいて少なくとも1つの復号器エラー(D>0)が発見されることを表す第3エラー・シグネチャ、前記復号済みデータにおいて少なくとも1つの復号器エラー(D>0)および少なくとも1つのメモリ・エラー(M>0)が発見されることを表す第4エラー・シグネチャ、前記復号済みデータにおいて少なくとも1つのチャネル・エラー(U>0)が発見されることを表す第5エラー・シグネチャ、前記復号済みデータにおいて少なくとも1つのチャネル・エラー(U>0)および少なくとも1つのメモリ・エラー(M>0)が発見されることを表す第6エラー・シグネチャ、前記復号済みデータにおいて少なくとも1つのチャネル・エラー(U>0)および少なくとも1つの復号器エラー(D>0)が発見されることを表す第7エラー・シグネチャ、および前記復号済みデータにおいて少なくとも1つのチャネル・エラー(U>0)、少なくとも1つの復号器エラー(D>0)、および少なくとも1つのメモリ・エラー(M>0)が発見されることを表す第8エラー・シグネチャ、を定義するステップをさらに含む、請求項4に記載の方法。
- 前記第1エラー・シグネチャはU=0、D=0、およびM=0という状態に応答して特定され、前記第2エラー・シグネチャはU=0、D=0、およびM>0という状態に応答して特定され、前記第3エラー・シグネチャはU=0、D>0、およびM=0という状態に応答して特定され、前記第4エラー・シグネチャはU=0、D>0、およびM>0という状態に応答して特定され、前記第5エラー・シグネチャはU>0、D=0、およびM=0という状態に応答して特定され、前記第6エラー・シグネチャはU>0、D=0、およびM>0という状態に応答して特定され、前記第7エラー・シグネチャはU>0、D>0、およびM=0という状態に応答して特定され、前記第8エラー・シグネチャはU>0、D>0、およびM>0という状態に応答して特定される、請求項5に記載の方法。
- コントローラに、復号済みデータを得るために符号化済みデータに対して反復復号を実行させ、ここで前記反復復号において少なくとも3つの復号操作が行われ、前記復号操作はC1復号およびC2復号を含む群から選択され、かつ、前記符号化済みデータの前記反復復号後に、前記復号済みデータの第1部分において有効な積符号語を得られていないことに応答して、前記第1部分に対して復号後エラー・ダイアグノスティクスを行わせる、コンピュータ・プログラムであって、
前記コントローラに、
前記復号済みデータ内の訂正不能C1符号語の数(U)を得させ、
前記復号済みデータ内のノンゼロ・シンドロームを有するC2復号後の数(W’)を得させ、
前記復号済みデータ内のノンゼロ・シンドロームを有するC1符号語の数(W)を得させ、
前記数(U)の訂正不能C1符号語を除いて少なくとも閾値(d1)個のシンボル・エラーがその中に検出されている前記復号済みデータ内のC1符号語の数(D)を得させ、
前記数(U)の訂正不能C1符号語を除いて前記閾値(d1)個未満のシンボル・エラーがその中に検出されている前記復号済みデータ内のC1符号語の数(M)を得させる、
コンピュータ・プログラム。 - 前記コントローラに前記復号済みデータについて8つのエラー・シグネチャ、すなわち、前記復号済みデータにおいてどのエラー・タイプも発見されないことを表す第1エラー・シグネチャ、前記復号済みデータにおいて少なくとも1つのメモリ・エラー(M>0)が発見されることを表す第2エラー・シグネチャ、前記復号済みデータにおいて少なくとも1つの復号器エラー(D>0)が発見されることを表す第3エラー・シグネチャ、前記復号済みデータにおいて少なくとも1つの復号器エラー(D>0)および少なくとも1つのメモリ・エラー(M>0)が発見されることを表す第4エラー・シグネチャ、前記復号済みデータにおいて少なくとも1つのチャネル・エラー(U>0)が発見されることを表す第5エラー・シグネチャ、前記復号済みデータにおいて少なくとも1つのチャネル・エラー(U>0)および少なくとも1つのメモリ・エラー(M>0)が発見されることを表す第6エラー・シグネチャ、前記復号済みデータにおいて少なくとも1つのチャネル・エラー(U>0)および少なくとも1つの復号器エラー(D>0)が発見されることを表す第7エラー・シグネチャ、ならびに前記復号済みデータにおいて少なくとも1つのチャネル・エラー(U>0)、少なくとも1つの復号器エラー(D>0)、および少なくとも1つのメモリ・エラー(M>0)が発見されることを表す第8エラー・シグネチャ、を定義させる、請求項7に記載のコンピュータ・プログラム。
- 前記第1エラー・シグネチャはU=0、D=0、およびM=0という状態に応答して特定され、前記第2エラー・シグネチャはU=0、D=0、およびM>0という状態に応答して特定され、前記第3エラー・シグネチャはU=0、D>0、およびM=0という状態に応答して特定され、前記第4エラー・シグネチャはU=0、D>0、およびM>0という状態に応答して特定され、前記第5エラー・シグネチャはU>0、D=0、およびM=0という状態に応答して特定され、前記第6エラー・シグネチャはU>0、D=0、およびM>0という状態に応答して特定され、前記第7エラー・シグネチャはU>0、D>0、およびM=0という状態に応答して特定され、前記第8エラー・シグネチャはU>0、D>0、およびM>0という状態に応答して特定される、請求項8に記載のコンピュータ・プログラム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/968,726 | 2015-12-14 | ||
US14/968,726 US9413392B1 (en) | 2015-12-14 | 2015-12-14 | Post-decoding error check with diagnostics for product codes |
PCT/IB2016/057180 WO2017103716A1 (en) | 2015-12-14 | 2016-11-29 | Post-decoding error check with diagnostics for product codes |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019503603A JP2019503603A (ja) | 2019-02-07 |
JP6817301B2 true JP6817301B2 (ja) | 2021-01-20 |
Family
ID=56556546
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018522922A Active JP6817301B2 (ja) | 2015-12-14 | 2016-11-29 | 積符号のためのダイアグノスティクスを伴う復号後エラー・チェック |
Country Status (6)
Country | Link |
---|---|
US (2) | US9413392B1 (ja) |
JP (1) | JP6817301B2 (ja) |
CN (1) | CN108370252B (ja) |
DE (1) | DE112016003638B4 (ja) |
GB (1) | GB2562352B (ja) |
WO (1) | WO2017103716A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9413392B1 (en) * | 2015-12-14 | 2016-08-09 | International Business Machines Corporation | Post-decoding error check with diagnostics for product codes |
RU2693190C1 (ru) * | 2018-07-02 | 2019-07-01 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Владимирский Государственный Университет имени Александра Григорьевича и Николая Григорьевича Столетовых" (ВлГУ) | Способ диагностики недвоичных блоковых кодов |
GB2579590B (en) * | 2018-12-04 | 2021-10-13 | Imagination Tech Ltd | Workload repetition redundancy |
GB2579591B (en) | 2018-12-04 | 2022-10-26 | Imagination Tech Ltd | Buffer checker |
JP2020195007A (ja) * | 2019-05-24 | 2020-12-03 | キオクシア株式会社 | メモリシステム |
US11693733B2 (en) * | 2021-01-21 | 2023-07-04 | Kioxia Corporation | Soft error detection and correction for data storage devices |
US11750221B1 (en) | 2022-03-28 | 2023-09-05 | Samsung Electronics Co., Ltd. | Encoding and decoding of data using generalized LDPC codes |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4104735A (en) | 1976-09-15 | 1978-08-01 | Siemens Aktiengesellschaft | Arrangement for addressing a MOS store |
JP3154607B2 (ja) | 1993-12-28 | 2001-04-09 | 三菱電機株式会社 | 誤り訂正復号装置及び誤り訂正復号方法 |
US5974580A (en) | 1997-07-23 | 1999-10-26 | Cirrus Logic, Inc. | Concurrent row/column syndrome generator for a product code |
JP3880144B2 (ja) | 1997-08-21 | 2007-02-14 | キヤノン株式会社 | 誤り訂正方法 |
EP1146650A1 (en) * | 2000-04-10 | 2001-10-17 | Hewlett-Packard Company, A Delaware Corporation | Error detection for data storage and transmission |
CN1471763A (zh) * | 2001-08-28 | 2004-01-28 | 连宇通信有限公司 | 对源数据元素进行纠错编码的方法及相应的迭代译码器 |
JP3889286B2 (ja) * | 2002-01-31 | 2007-03-07 | 三菱電機株式会社 | 復号方法、復号装置及びディジタル伝送システム |
TWI241073B (en) * | 2005-01-03 | 2005-10-01 | Sunplus Technology Co Ltd | Decoding device for product code decoding and method thereof |
JP2008016151A (ja) * | 2006-07-07 | 2008-01-24 | Canon Inc | データ処理方法及び再生装置 |
US8046660B2 (en) * | 2006-08-07 | 2011-10-25 | Marvell World Trade Ltd. | System and method for correcting errors in non-volatile memory using product codes |
US7912028B2 (en) * | 2007-05-31 | 2011-03-22 | Agere Systems Inc. | Reducing false detection in an HSDPA 3G terminal |
WO2009122307A2 (en) * | 2008-03-31 | 2009-10-08 | Marvell Israel ( Misl) Ltd. | Method and apparatus for decoding |
JPWO2010029771A1 (ja) * | 2008-09-12 | 2012-02-02 | シャープ株式会社 | 無線通信システム、無線通信方法及び通信装置 |
CN101483443B (zh) * | 2008-12-26 | 2012-07-25 | 中国航空无线电电子研究所 | Turbo乘积码优化编译码算法的FPGA实现方法 |
JP5881930B2 (ja) * | 2009-05-13 | 2016-03-09 | 三菱電機株式会社 | 誤り訂正符号化装置および誤り訂正復号装置 |
US8467249B2 (en) | 2010-07-06 | 2013-06-18 | Densbits Technologies Ltd. | Systems and methods for storing, retrieving, and adjusting read thresholds in flash memory storage system |
US8566672B2 (en) | 2011-03-22 | 2013-10-22 | Freescale Semiconductor, Inc. | Selective checkbit modification for error correction |
US8806295B2 (en) | 2012-05-24 | 2014-08-12 | International Business Machines Corporation | Mis-correction and no-correction rates for error control |
US9214964B1 (en) | 2012-09-24 | 2015-12-15 | Marvell International Ltd. | Systems and methods for configuring product codes for error correction in a hard disk drive |
US9413392B1 (en) | 2015-12-14 | 2016-08-09 | International Business Machines Corporation | Post-decoding error check with diagnostics for product codes |
-
2015
- 2015-12-14 US US14/968,726 patent/US9413392B1/en active Active
-
2016
- 2016-06-13 US US15/181,200 patent/US10298272B2/en active Active
- 2016-11-29 WO PCT/IB2016/057180 patent/WO2017103716A1/en active Application Filing
- 2016-11-29 JP JP2018522922A patent/JP6817301B2/ja active Active
- 2016-11-29 CN CN201680073311.8A patent/CN108370252B/zh active Active
- 2016-11-29 DE DE112016003638.8T patent/DE112016003638B4/de active Active
- 2016-11-29 GB GB1803554.3A patent/GB2562352B/en active Active
Also Published As
Publication number | Publication date |
---|---|
GB2562352A (en) | 2018-11-14 |
DE112016003638T5 (de) | 2018-05-03 |
CN108370252B (zh) | 2021-06-15 |
CN108370252A (zh) | 2018-08-03 |
US20170170849A1 (en) | 2017-06-15 |
JP2019503603A (ja) | 2019-02-07 |
WO2017103716A1 (en) | 2017-06-22 |
DE112016003638B4 (de) | 2023-09-21 |
GB2562352B (en) | 2019-03-06 |
GB201803554D0 (en) | 2018-04-18 |
US10298272B2 (en) | 2019-05-21 |
US9413392B1 (en) | 2016-08-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6817301B2 (ja) | 積符号のためのダイアグノスティクスを伴う復号後エラー・チェック | |
US8910012B2 (en) | Block-interleaved and error correction code (ECC)-encoded sub data set (SDS) format | |
JP6415557B2 (ja) | 積符号のための誤りおよび消失組合せ復号のためのシステム、方法、およびコンピュータ・プログラム | |
US8869011B2 (en) | Unequal error protection scheme for headerized sub data sets | |
US9985658B2 (en) | Decoding of product codes | |
US9564171B2 (en) | Reconstructive error recovery procedure (ERP) using reserved buffer | |
JP5363686B2 (ja) | 統合されたデータおよびヘッダ保護を含むコード化データをデコードするための方法および磁気テープ・ドライブ(統合されたデータおよびヘッダ保護を含むコード化データのデコード) | |
US11031042B2 (en) | Efficient rewrite using larger codeword sizes | |
US9666225B2 (en) | Efficient recovery of the codeword interleave address | |
US10824346B2 (en) | Logical format utilizing lateral encoding of data for storage on magnetic tape | |
US9960788B2 (en) | Memory controller, semiconductor memory device, and control method for semiconductor memory device | |
JP2007207325A (ja) | 誤り訂正処理装置及び誤り訂正処理方法 | |
US9252815B2 (en) | Extension of product codes with applications to tape and parallel channels | |
US9712188B2 (en) | Decoding data stored with three orthogonal codewords | |
US11967342B2 (en) | Header decoding mechanism for tape storage | |
US20240087605A1 (en) | Header encoding mechanism for tape storage |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180719 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190419 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200331 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200407 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200703 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201222 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201224 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6817301 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |