JP6808795B2 - Manufacturing method of optical device and optical device - Google Patents

Manufacturing method of optical device and optical device Download PDF

Info

Publication number
JP6808795B2
JP6808795B2 JP2019175451A JP2019175451A JP6808795B2 JP 6808795 B2 JP6808795 B2 JP 6808795B2 JP 2019175451 A JP2019175451 A JP 2019175451A JP 2019175451 A JP2019175451 A JP 2019175451A JP 6808795 B2 JP6808795 B2 JP 6808795B2
Authority
JP
Japan
Prior art keywords
etching
waveguide
height
layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019175451A
Other languages
Japanese (ja)
Other versions
JP2020013158A (en
Inventor
清水 隆徳
隆徳 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Photonics Electronics Technology Research Association
Original Assignee
Photonics Electronics Technology Research Association
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Photonics Electronics Technology Research Association filed Critical Photonics Electronics Technology Research Association
Publication of JP2020013158A publication Critical patent/JP2020013158A/en
Application granted granted Critical
Publication of JP6808795B2 publication Critical patent/JP6808795B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • G02B6/4201Packages, e.g. shape, construction, internal or external details
    • G02B6/4219Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4228Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements
    • G02B6/423Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements using guiding surfaces for the alignment
    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • G02B6/4201Packages, e.g. shape, construction, internal or external details
    • G02B6/4274Electrical aspects
    • G02B6/428Electrical aspects containing printed circuit boards [PCB]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/022Mountings; Housings
    • H01S5/023Mount members, e.g. sub-mount members
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/022Mountings; Housings
    • H01S5/023Mount members, e.g. sub-mount members
    • H01S5/02325Mechanically integrated components on mount members or optical micro-benches
    • H01S5/02326Arrangements for relative positioning of laser diodes and optical components, e.g. grooves in the mount to fix optical fibres or lenses
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/005Optical components external to the laser cavity, specially adapted therefor, e.g. for homogenisation or merging of the beams or for manipulating laser pulses, e.g. pulse shaping
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/022Mountings; Housings
    • H01S5/0233Mounting configuration of laser chips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/022Mountings; Housings
    • H01S5/0235Method for mounting laser chips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/022Mountings; Housings
    • H01S5/0235Method for mounting laser chips
    • H01S5/02355Fixing laser chips on mounts
    • H01S5/0237Fixing laser chips on mounts by soldering

Description

本発明は、光学デバイスの製造方法及び光学デバイスに関する。 The present invention relates to a method for manufacturing an optical device and an optical device.

基板上に導波路とレーザダイオードを集積した光学デバイスが知られている(例えば、非特許文献1参照)。レーザダイオードは、活性層の高さを導波路のコア層の高さに精度良く合わせるために、基板に形成された台座上に搭載されている。 An optical device in which a waveguide and a laser diode are integrated on a substrate is known (see, for example, Non-Patent Document 1). The laser diode is mounted on a pedestal formed on a substrate in order to accurately match the height of the active layer with the height of the core layer of the waveguide.

清水隆徳、外8名、「チップ間光インターコネクションに向けた多チャンネル高密度ハイブリッド集積光源」、電子情報通信学会技術研究報告、2011年12月16日、Vol. 111、No. 359、p. 55-60Takanori Shimizu, 8 outsiders, "Multi-channel high-density hybrid integrated light source for inter-chip optical interconnection", IEICE Technical Report, December 16, 2011, Vol. 111, No. 359, p. 55-60

導波路の上部クラッド層の厚さによって導波路の光軸がずれる場合がある。そのような場合にもレーザダイオードを導波路と高効率に光学結合することが求められる。 The optical axis of the waveguide may shift depending on the thickness of the upper clad layer of the waveguide. Even in such a case, it is required to optically couple the laser diode with the waveguide with high efficiency.

本発明は、上記の点に鑑みてなされたものであり、その目的の1つは、導波路と光学素子(例えばレーザダイオード)を高効率に光学結合することが可能な光学デバイスを提供することにある。 The present invention has been made in view of the above points, and one of the objects thereof is to provide an optical device capable of optically coupling a waveguide and an optical element (for example, a laser diode) with high efficiency. It is in.

上述した課題を解決するために、本発明の一態様は、基板上に導波路を形成する工程と、前記形成された導波路の上部クラッド層の厚さを特定する工程と、前記基板に光学素子の搭載面を形成する工程と、前記搭載面に前記光学素子を搭載する工程と、を含み、前記搭載面を形成する工程において、前記搭載面を前記特定された上部クラッド層の厚さに応じた高さに形成する、ことを特徴とする光学デバイスの製造方法である。 In order to solve the above-mentioned problems, one aspect of the present invention includes a step of forming a waveguide on a substrate, a step of specifying the thickness of the upper clad layer of the formed waveguide, and optics on the substrate. In the step of forming the mounting surface, which includes a step of forming the mounting surface of the element and a step of mounting the optical element on the mounting surface, the mounting surface is adjusted to the thickness of the specified upper clad layer. It is a method for manufacturing an optical device, which is characterized in that it is formed at a height corresponding to the height.

また、本発明の他の一態様は、上記一態様において、前記搭載面を形成する工程において、前記上部クラッド層の厚さと前記導波路の光軸の高さとの予め求められた関係を用いて、前記搭載面を前記高さに形成する、ことを特徴とする光学デバイスの製造方法である。 In another aspect of the present invention, in the above aspect, in the step of forming the mounting surface, a predetermined relationship between the thickness of the upper clad layer and the height of the optical axis of the waveguide is used. , A method of manufacturing an optical device, characterized in that the mounting surface is formed at the height.

また、本発明の他の一態様は、上記一態様において、前記搭載面を形成する工程において、前記光学素子が前記搭載面に搭載された状態で前記光学素子の光軸が前記導波路の光軸の高さとなるように、前記搭載面を形成する、ことを特徴とする光学デバイスの製造方法である。 In another aspect of the present invention, in the above aspect, in the step of forming the mounting surface, the optical axis of the optical element is the light of the waveguide while the optical element is mounted on the mounting surface. This is a method for manufacturing an optical device, characterized in that the mounting surface is formed so as to be at the height of the shaft.

また、本発明の他の一態様は、上記一態様において、前記搭載面を形成する工程は、前記光学素子が前記搭載面に搭載された状態で前記光学素子の光軸が前記導波路の光軸の高さとなるように、前記搭載面の高さを調整する工程を含む、ことを特徴とする光学デバイスの製造方法である。 In another aspect of the present invention, in the above aspect, in the step of forming the mounting surface, the optical axis of the optical element is the light of the waveguide while the optical element is mounted on the mounting surface. A method for manufacturing an optical device, which comprises a step of adjusting the height of the mounting surface so as to be the height of the shaft.

また、本発明の他の一態様は、上記一態様において、前記搭載面を形成する工程は、前記基板をエッチングする工程を含み、前記搭載面の高さを調整する工程は、前記特定された上部クラッド層の厚さに応じて前記基板のエッチング深さを調整する工程を含む、ことを特徴とする光学デバイスの製造方法である。 In another aspect of the present invention, in the above aspect, the step of forming the mounting surface includes the step of etching the substrate, and the step of adjusting the height of the mounting surface is specified. A method for manufacturing an optical device, which comprises a step of adjusting the etching depth of the substrate according to the thickness of the upper clad layer.

また、本発明の他の一態様は、上記一態様において、前記搭載面を形成する工程は、前記光学素子が前記搭載面に搭載された状態において前記光学素子と前記基板との間に介在することになる膜を前記基板上に形成する工程を含み、前記搭載面の高さを調整する工程は、前記特定された上部クラッド層の厚さに応じて前記膜の膜厚を調整する工程を含む、ことを特徴とする光学デバイスの製造方法である。 In another aspect of the present invention, in the above aspect, the step of forming the mounting surface is interposed between the optical element and the substrate in a state where the optical element is mounted on the mounting surface. The step of adjusting the height of the mounting surface including the step of forming a film to be different on the substrate is a step of adjusting the film thickness according to the thickness of the specified upper clad layer. It is a method for manufacturing an optical device, which comprises.

また、本発明の他の一態様は、基板と、前記基板上に形成された導波路と、前記基板に形成された搭載面に搭載された光学素子と、を備え、前記導波路の上部クラッド層は、前記導波路の光軸が前記導波路のコア層の中心よりも前記基板側に位置するような厚さを有し、前記搭載面は、前記光学素子が前記搭載面に搭載された状態で前記光学素子の光軸が前記導波路のコア層の中心よりも前記基板側に位置するような高さに形成されている、ことを特徴とする光学デバイスである。 In addition, another aspect of the present invention includes a substrate, a waveguide formed on the substrate, and an optical element mounted on a mounting surface formed on the substrate, and is provided with an upper cladding of the waveguide. The layer has a thickness such that the optical axis of the waveguide is located closer to the substrate side than the center of the core layer of the waveguide, and the mounting surface is such that the optical element is mounted on the mounting surface. The optical device is characterized in that the optical axis of the optical element is formed at a height such that it is located closer to the substrate side than the center of the core layer of the waveguide in the state.

本発明によれば、導波路と光学素子を高効率に光学結合することが可能である。 According to the present invention, it is possible to optically couple the waveguide and the optical element with high efficiency.

一般的な光学デバイス100の模式的な断面構成を示した図である。It is a figure which showed the typical cross-sectional structure of the general optical device 100. 本発明の一実施形態に係る光学デバイス200の模式的な断面構成を示した図である。It is a figure which showed the typical cross-sectional structure of the optical device 200 which concerns on one Embodiment of this invention. 本発明の一実施形態に係る光学デバイス200の導波路202における光のフィールドを示す図である。It is a figure which shows the field of light in the waveguide 202 of the optical device 200 which concerns on one Embodiment of this invention. 上部クラッド層205の厚さと導波路202の実効的な光軸の高さの低下量との関係を示す図である。It is a figure which shows the relationship between the thickness of the upper clad layer 205 and the amount of decrease in the height of an effective optical axis of a waveguide 202. 本発明の一実施形態に係る光学デバイス200の製造工程図である。It is a manufacturing process diagram of the optical device 200 which concerns on one Embodiment of this invention. 本発明の一実施形態に係る光学デバイス200の製造工程図である。It is a manufacturing process diagram of the optical device 200 which concerns on one Embodiment of this invention. 本発明の一実施形態に係る光学デバイス200の製造工程図である。It is a manufacturing process diagram of the optical device 200 which concerns on one Embodiment of this invention. 本発明の一実施形態に係る光学デバイス200の製造工程図である。It is a manufacturing process diagram of the optical device 200 which concerns on one Embodiment of this invention. 本発明の一実施形態に係る光学デバイス200の製造工程図である。It is a manufacturing process diagram of the optical device 200 which concerns on one Embodiment of this invention. 本発明の一実施形態に係る光学デバイス200の製造工程図である。It is a manufacturing process diagram of the optical device 200 which concerns on one Embodiment of this invention. 本発明の一実施形態に係る光学デバイス200の製造工程図である。It is a manufacturing process diagram of the optical device 200 which concerns on one Embodiment of this invention. 本発明の一実施形態に係る光学デバイス200の製造工程図である。It is a manufacturing process diagram of the optical device 200 which concerns on one Embodiment of this invention. 本発明の一実施形態に係る光学デバイス200の製造工程図である。It is a manufacturing process diagram of the optical device 200 which concerns on one Embodiment of this invention. 本発明の一実施形態に係る光学デバイス200の製造工程図である。It is a manufacturing process diagram of the optical device 200 which concerns on one Embodiment of this invention. 本発明の一実施形態に係る光学デバイス200の製造工程図である。It is a manufacturing process diagram of the optical device 200 which concerns on one Embodiment of this invention. 本発明の一実施形態に係る光学デバイス200の製造工程図である。It is a manufacturing process diagram of the optical device 200 which concerns on one Embodiment of this invention. 段差の高さtと膜厚tを測定する箇所を示す光学デバイス200の上面図である。It is a top view of the optical device 200 which shows the place where the height t 1 and the film thickness t 2 of a step are measured. モニタ領域115を設ける箇所を示す光学デバイス200の上面図である。It is a top view of the optical device 200 which shows the place where the monitor area 115 is provided.

以下、図面を参照しながら本発明の実施形態について詳しく説明する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

図1は、基板上に導波路と光学素子を有している一般的な光学デバイス100の模式的な断面構成を示した図である。光学デバイス100は、基板101上に形成された導波路102を備えている。基板101は、シリコン(Si)基板である。導波路102は、シリコン基板101上に形成された下部クラッド層103と、下部クラッド層103上に形成されたコア層104と、コア層104上に形成された上部クラッド層105とを備えている。下部クラッド層103は、埋め込み酸化膜層(BOX層)によって構成されたSiO層である。コア層104は、SOI(Silicon On Insulator)によって構成されたシリコン(Si)層である。導波路102は、シリコン基板101、BOX層、及びSOI層からなるSOI基板を利用して形成されている。上部クラッド層105は、SiO層により構成されている。 FIG. 1 is a diagram showing a schematic cross-sectional configuration of a general optical device 100 having a waveguide and an optical element on a substrate. The optical device 100 includes a waveguide 102 formed on the substrate 101. The substrate 101 is a silicon (Si) substrate. The waveguide 102 includes a lower clad layer 103 formed on the silicon substrate 101, a core layer 104 formed on the lower clad layer 103, and an upper clad layer 105 formed on the core layer 104. .. The lower clad layer 103 is a SiO 2 layer composed of an embedded oxide film layer (BOX layer). The core layer 104 is a silicon (Si) layer composed of an SOI (Silicon On Insulator). The waveguide 102 is formed by using an SOI substrate composed of a silicon substrate 101, a BOX layer, and an SOI layer. The upper clad layer 105 is composed of two SiO layers.

光学デバイス100は、シリコン基板101上に搭載された光学素子106を備えている。光学素子106は、シリコン基板101の表面の一部を加工することによって形成された搭載面上に搭載されている。搭載面は、シリコン基板101の表面の一部を凸状に形成した台座107の上面である。台座107の上面には、保護膜108が形成されている。保護膜108は、台座107の上面を含むシリコン基板101の表面、並びに導波路102の端面及び上面を覆うように形成されている。光学素子106は、保護膜108を介して台座107上に搭載され、台座107以外の部分において接合剤109によってシリコン基板101と固着されている。 The optical device 100 includes an optical element 106 mounted on a silicon substrate 101. The optical element 106 is mounted on a mounting surface formed by processing a part of the surface of the silicon substrate 101. The mounting surface is the upper surface of the pedestal 107 in which a part of the surface of the silicon substrate 101 is formed in a convex shape. A protective film 108 is formed on the upper surface of the pedestal 107. The protective film 108 is formed so as to cover the surface of the silicon substrate 101 including the upper surface of the pedestal 107, and the end surface and the upper surface of the waveguide 102. The optical element 106 is mounted on the pedestal 107 via a protective film 108, and is fixed to the silicon substrate 101 by a bonding agent 109 in a portion other than the pedestal 107.

光学素子106は、導波路102と光学的に結合される機能素子である。光学素子106の一例は、レーザダイオード等の発光素子である。光学素子106がレーザダイオードである場合、保護膜108は、レーザダイオードとシリコン基板101との間を絶縁するための絶縁膜(例えばSiO膜)であり、接合剤109は、レーザダイオードの下面に形成された電極(不図示)とシリコン基板101の台座107以外の部分の表面に形成された電極(不図示)とを導通するための半田(例えば金錫(AuSn)半田)である。なお、保護膜108がSiO膜である場合には、導波路102部分において、保護膜108は上部クラッド層105を実効的に厚くする効果をもたらす。即ち、上部クラッド層105と保護膜108とを併せた層が、実効的な上部クラッド層として機能する。以下、光学素子106がレーザダイオードであるとして説明を行う。 The optical element 106 is a functional element that is optically coupled to the waveguide 102. An example of the optical element 106 is a light emitting element such as a laser diode. When the optical element 106 is a laser diode, the protective film 108 is an insulating film (for example, a SiO 2 film) for insulating between the laser diode and the silicon substrate 101, and the bonding agent 109 is applied to the lower surface of the laser diode. It is a solder (for example, gold tin (AuSn) solder) for conducting the formed electrode (not shown) and the electrode (not shown) formed on the surface of the portion of the silicon substrate 101 other than the pedestal 107. When the protective film 108 is a SiO 2 film, the protective film 108 has the effect of effectively thickening the upper clad layer 105 in the waveguide 102 portion. That is, the layer in which the upper clad layer 105 and the protective film 108 are combined functions as an effective upper clad layer. Hereinafter, the optical element 106 will be described as a laser diode.

レーザダイオード106は、活性層106aを有している。レーザダイオード106は、活性層106aからレーザ光を放射する。活性層106aから放射されたレーザ光は、導波路102のコア層104へ入射される。即ち、レーザダイオード106と導波路102は、光学的に結合されている。レーザダイオード106は、レーザダイオード106と導波路102との光学的な結合効率が最大となるように、位置合わせされている。具体的には、レーザダイオード106は、活性層106aの高さ中心が導波路102のコア層104の高さ中心と一致するように、シリコン基板101上に搭載されている。このことを実現するために、台座107の上面の高さは、レーザダイオード106が搭載された状態において、レーザダイオード106の活性層106aの高さ中心と導波路102のコア層104の高さ中心とが一致する高さに形成されている。 The laser diode 106 has an active layer 106a. The laser diode 106 emits laser light from the active layer 106a. The laser beam emitted from the active layer 106a is incident on the core layer 104 of the waveguide 102. That is, the laser diode 106 and the waveguide 102 are optically coupled. The laser diode 106 is aligned so that the optical coupling efficiency between the laser diode 106 and the waveguide 102 is maximized. Specifically, the laser diode 106 is mounted on the silicon substrate 101 so that the height center of the active layer 106a coincides with the height center of the core layer 104 of the waveguide 102. In order to realize this, the height of the upper surface of the pedestal 107 is the height center of the active layer 106a of the laser diode 106 and the height center of the core layer 104 of the waveguide 102 in the state where the laser diode 106 is mounted. Is formed at a height that matches.

ここで、便宜上、高さの基準面Sを、導波路102における下部クラッド層103とシリコン基板101との境界面にとる。基準面Sと台座107の上面との高さの差をH、導波路102の下部クラッド層103の厚さをtLC、導波路102のコア層104の厚さをt、レーザダイオード106の底面から活性層106aの中心までの高さをhLD、保護膜108の厚さをtSiO2とすると、基準面Sから測った導波路102のコア層104の中心の高さH、基準面Sから測ったレーザダイオード106の活性層106aの中心の高さHLDは、それぞれ、
=tLC+t/2
LD=hLD+tSiO2−H
と表される。レーザダイオード106と導波路102との光学的な結合効率が最大となる台座107の上面の高さHは、H=HLDの条件から、
H=(hLD+tSiO2)−(tLC+t/2) ……(1)
と定まる。したがって、図1の光学デバイス100では、台座107の上面の高さは、式(1)で与えられる高さHに形成されている。
Here, for convenience, the height reference surface S is set at the boundary surface between the lower clad layer 103 and the silicon substrate 101 in the waveguide 102. The height difference between the upper surface of the reference plane S and the base 107 H, the thickness t LC of the lower clad layer 103 of the waveguide 102, the thickness t C of the core layer 104 of the waveguide 102, the laser diode 106 height h LD from the bottom surface to the center of the active layer 106a, and the thickness of the protective film 108 and t SiO2, the center of the core layer 104 of the waveguide 102 as measured from the reference plane S height H C, a reference plane the height H LD of the center of the active layer 106a of the laser diode 106 as measured from S, respectively,
H C = t LC + t C / 2
H LD = h LD + t SiO2- H
It is expressed as. The height H of the upper surface of the pedestal 107 that maximizes the optical coupling efficiency between the laser diode 106 and the waveguide 102 is determined from the condition of HC = HLD .
H = (h LD + t SiO2 )-(t LC + t C / 2) …… (1)
It is decided. Therefore, in the optical device 100 of FIG. 1, the height of the upper surface of the pedestal 107 is formed at the height H given by the equation (1).

<第1の実施形態>
図2は、本発明の一実施形態に係る光学デバイス200の模式的な断面構成を示した図である。光学デバイス200は、上部クラッド層205の厚さが図1の光学デバイス100における上部クラッド層105の厚さよりも薄く形成されている点と、台座207の上面の高さが図1の光学デバイス100における台座107の上面の高さよりも低く形成されている点が、図1の光学デバイス100と異なる。なお、光学デバイス200のその他の部分の構成は図1の光学デバイス100と同一であるので、それらについての説明は省略する。
<First Embodiment>
FIG. 2 is a diagram showing a schematic cross-sectional configuration of the optical device 200 according to the embodiment of the present invention. In the optical device 200, the thickness of the upper clad layer 205 is formed to be thinner than the thickness of the upper clad layer 105 in the optical device 100 of FIG. 1, and the height of the upper surface of the pedestal 207 is the height of the optical device 100 of FIG. It is different from the optical device 100 of FIG. 1 in that it is formed lower than the height of the upper surface of the pedestal 107 in FIG. Since the configurations of other parts of the optical device 200 are the same as those of the optical device 100 of FIG. 1, the description thereof will be omitted.

光学デバイス200では、上部クラッド層205の厚さが図1の光学デバイス100における上部クラッド層105の厚さよりも薄く形成されているために、導波路202の実効的な光軸が、導波路202のコア層104の高さ中心よりも低い位置に存在している。換言すると、光学デバイス200の導波路202を伝搬する光のフィールドは、下部クラッド層103側に片寄って分布しており、フィールドのピークは、コア層104の高さ中心よりも下部クラッド層103側に位置している。これは、上部クラッド層205の上方に、上部クラッド層205よりも屈折率の小さい空気層が存在していることによるものである。即ち、上部クラッド層205の厚さが薄くなると、コア層104よりも上側の屈折率が空気層の影響を受けるようになる。すると、図3に示されるように、光のフィールドは、上部クラッド層205側のスポットサイズwが下部クラッド層103側のスポットサイズwよりも小さくなって高さ方向で非対称なフィールド分布になるとともに、フィールドのピーク(光軸)は、コア層104の高さ中心よりも下方にシフトするようになる。 In the optical device 200, since the thickness of the upper clad layer 205 is formed to be thinner than the thickness of the upper clad layer 105 in the optical device 100 of FIG. 1, the effective optical axis of the waveguide 202 is the waveguide 202. It exists at a position lower than the height center of the core layer 104 of the above. In other words, the field of light propagating in the waveguide 202 of the optical device 200 is distributed offset to the lower clad layer 103 side, and the peak of the field is on the lower clad layer 103 side of the height center of the core layer 104. Is located in. This is because an air layer having a refractive index smaller than that of the upper clad layer 205 exists above the upper clad layer 205. That is, when the thickness of the upper clad layer 205 becomes thin, the refractive index above the core layer 104 is affected by the air layer. Then, as shown in FIG. 3, in the field of light, the spot size w 2 on the upper clad layer 205 side becomes smaller than the spot size w 1 on the lower clad layer 103 side, and the field distribution becomes asymmetric in the height direction. At the same time, the peak (optical axis) of the field shifts downward from the height center of the core layer 104.

光学デバイス200では、導波路202のこのような実効的な光軸の高さの低下を補償するように、光学素子(レーザダイオード)106の搭載高さが調整されている。具体的には、レーザダイオード106は、導波路202の実効的な光軸の高さの低下量Δの分だけ、図1の光学デバイス100におけるレーザダイオード106よりも低い位置に搭載されている。このことを実現するために、光学デバイス200の台座207の上面の高さは、レーザダイオード106が搭載された状態において、レーザダイオード106の活性層106aの高さ中心が導波路102のコア層104の高さ中心よりもΔだけ低くなるような高さに形成されている。即ち、図2の光学デバイス200における基準面Sと台座207の上面との高さの差は、H+Δである。光学デバイス200は、台座207の上面の高さが基準面SよりもH+Δだけ低く形成されることによって、レーザダイオード106と導波路202との光学的な結合効率が最大となるように構成されている。 In the optical device 200, the mounting height of the optical element (laser diode) 106 is adjusted so as to compensate for such a decrease in the height of the effective optical axis of the waveguide 202. Specifically, the laser diode 106 is mounted at a position lower than that of the laser diode 106 in the optical device 100 of FIG. 1 by the amount of decrease Δ of the effective optical axis height of the waveguide 202. In order to realize this, the height of the upper surface of the pedestal 207 of the optical device 200 is such that the height center of the active layer 106a of the laser diode 106 is the core layer 104 of the waveguide 102 in the state where the laser diode 106 is mounted. The height is formed so that it is lower than the center of the height by Δ. That is, the difference in height between the reference surface S in the optical device 200 of FIG. 2 and the upper surface of the pedestal 207 is H + Δ. The optical device 200 is configured so that the height of the upper surface of the pedestal 207 is formed to be lower than the reference surface S by H + Δ so that the optical coupling efficiency between the laser diode 106 and the waveguide 202 is maximized. There is.

導波路202の実効的な光軸の高さの低下量Δは、上部クラッド層205の厚さtUC(又は実効的な上部クラッド層の厚さである、上部クラッド層205の厚さと保護膜(SiO膜)108の厚さとの和tUC+tSiO2。以下、Δと関係付けてtUCについて記載する場合において同様とする。)に依存する。具体的には、図4に示されるように、上部クラッド層205が十分に厚い場合、Δはほぼゼロであるが、上部クラッド層205が薄くなるにつれて、Δは大きくなっていく。光学デバイス200の台座207の上面の高さは、上部クラッド層205の厚さtUCに応じた高さH+Δだけ、基準面Sよりも低く形成される。これにより、レーザダイオード106と導波路202との光学的な結合効率が最大となる。このように、光学デバイス200では、台座207の上面の高さが、上部クラッド層205の厚さtUCに応じて定まる高さに設定されている。 The amount of decrease in the effective optical axis height of the waveguide 202 is the thickness t UC of the upper clad layer 205 (or the thickness of the upper clad layer 205 and the protective film, which is the effective thickness of the upper clad layer. (SiO 2 film) The sum of the thickness of 108 and t UC + t SiO 2. Hereinafter, the same shall apply when describing t UC in relation to Δ). Specifically, as shown in FIG. 4, when the upper clad layer 205 is sufficiently thick, Δ is almost zero, but as the upper clad layer 205 becomes thinner, Δ becomes larger. The height of the upper surface of the base 207 of the optical device 200, by a height H + delta corresponding to the thickness t UC of the upper cladding layer 205 is formed lower than the reference plane S. As a result, the optical coupling efficiency between the laser diode 106 and the waveguide 202 is maximized. Thus, in the optical device 200, the height of the upper surface of the base 207 is set to a height determined according to the thickness t UC of the upper cladding layer 205.

なお、導波路202の実効的な光軸の高さの低下量Δは、導波路202の構造(タイプ)によっても変わり得る。例えば、レーザダイオード106の活性層106aにおける光のフィールドの形状と導波路202における光のフィールドの形状を近付けるために、導波路202をスポットサイズ変換器(SSC)型の構造として光のフィールドを広げた構成においては、上部クラッド層205の厚さtUCに対するΔの依存性はより顕著となる。 The amount of decrease in the effective optical axis height Δ of the waveguide 202 may also change depending on the structure (type) of the waveguide 202. For example, in order to bring the shape of the light field in the active layer 106a of the laser diode 106 closer to the shape of the light field in the waveguide 202, the waveguide 202 is made into a spot size converter (SSC) type structure to expand the light field. and in the structure, dependence of Δ for the thickness t UC of the upper cladding layer 205 becomes more pronounced.

図5乃至図16は、本発明の一実施形態に係る光学デバイス200の製造方法を示す工程図である。以下、光学デバイス200の製造方法について説明する。 5 to 16 are process diagrams showing a method of manufacturing the optical device 200 according to the embodiment of the present invention. Hereinafter, a method for manufacturing the optical device 200 will be described.

まず、図5に示されるように、基板上に導波路202を形成する。具体的には、シリコン基板101、BOX層110、及びSOI層111からなるSOI基板を用意し、フォトリソグラフィ及びエッチングによってSOI層111を所望のパターンに加工してコア層104を形成する。更に、コア層104及びBOX層110の上にSiO層112を成膜する。BOX層110、コア層104、及びSiO層112から導波路202が構成される。BOX層110は下部クラッド層103として、SiO層112は上部クラッド層205として、それぞれ機能する。 First, as shown in FIG. 5, a waveguide 202 is formed on the substrate. Specifically, an SOI substrate composed of a silicon substrate 101, a BOX layer 110, and an SOI layer 111 is prepared, and the SOI layer 111 is processed into a desired pattern by photolithography and etching to form a core layer 104. Further, the SiO 2 layer 112 is formed on the core layer 104 and the BOX layer 110. The waveguide 202 is composed of the BOX layer 110, the core layer 104, and the SiO 2 layer 112. The BOX layer 110 functions as a lower clad layer 103, and the SiO 2 layer 112 functions as an upper clad layer 205.

更に、成膜したSiO層112(上部クラッド層205)の厚さtUCを測定する。例えば、SiO層112を成膜する前にBOX層110の厚さを干渉式膜厚計で測定し、SiO層112を成膜した後にコア層104から離れた部分におけるBOX層110とSiO層112とを合わせた厚さを干渉式膜厚計で測定し、両者の差分からSiO層112(上部クラッド層205)の厚さtUCを求めることができる。あるいは、SiO層112を成膜する際の成膜レートと成膜時間からSiO層112(上部クラッド層205)の厚さtUCを求めてもよい。 Furthermore, to measure the thickness t UC of the SiO 2 layer 112 was formed (upper cladding layer 205). For example, the thickness of the BOX layer 110 before depositing the SiO 2 layer 112 was measured by the interference type film thickness meter, and the BOX layer 110 in a portion away from the core layer 104 after forming the SiO 2 layer 112 SiO the combined thickness of the two layers 112 measured by the interference type film thickness meter, from the difference between them can be determined thickness t UC of the SiO 2 layer 112 (upper cladding layer 205). Alternatively, it may also be determined thickness t UC of the SiO 2 layer 112 (upper cladding layer 205) from the deposition rate and the deposition time when forming the SiO 2 layer 112.

次に、図6に示されるように、導波路202の上部にフォトリソグラフィでレジスト層113を形成する。 Next, as shown in FIG. 6, the resist layer 113 is formed on the upper part of the waveguide 202 by photolithography.

次に、図7に示されるように、レジスト層113をマスクとしてSiO層112からシリコン基板101までをエッチングする。エッチングする深さは、下部クラッド層103とシリコン基板101との境界面(基準面S)からエッチング表面までの高さが上述した式(1)で与えられるHとなるような深さである。即ち、エッチング深さは、シリコン基板101が深さHだけエッチングされるように制御される。エッチングは、エッチングによって露出する導波路202の端面が垂直平面となるよう、RIE(反応性イオンエッチング)等の異方性エッチングを適用する。また、SiO層112及びBOX層110の部分のエッチングとシリコン基板101のエッチングには、異なるエッチングガスを適用してもよい。なお、シリコン基板101を深さHだけエッチングするのではなく、エッチング表面を干渉式膜厚計でモニタして、エッチング後にBOX層110が残らない(即ちシリコン基板101の表面が丁度露出する)ようにエッチング深さを制御してもよい。 Next, as shown in FIG. 7, the resist layer 113 is used as a mask to etch the SiO 2 layer 112 to the silicon substrate 101. The etching depth is such that the height from the boundary surface (reference surface S) between the lower clad layer 103 and the silicon substrate 101 to the etching surface is H given by the above equation (1). That is, the etching depth is controlled so that the silicon substrate 101 is etched by the depth H. For etching, anisotropic etching such as RIE (reactive ion etching) is applied so that the end face of the waveguide 202 exposed by etching becomes a vertical plane. Further, different etching gases may be applied to the etching of the SiO 2 layer 112 and the BOX layer 110 and the etching of the silicon substrate 101. Instead of etching the silicon substrate 101 by the depth H, the etching surface is monitored by an interference type film thickness meter so that the BOX layer 110 does not remain after etching (that is, the surface of the silicon substrate 101 is just exposed). The etching depth may be controlled.

次に、図8に示されるように、レジスト層113を除去する。更に、エッチングにより形成された段差の高さ(上部クラッド層205の上面とエッチング後のシリコン基板101の表面との間の段差の高さ)tと、上部クラッド層205の上面から下部クラッド層103の下面までの膜厚tを測定する。段差の高さtは、例えば触針式段差計を用いて測定可能であり、膜厚tは、例えば干渉式膜厚計を用いて測定可能である。なお、図8ではコア層104を含む導波路202の部分において段差の高さtと膜厚tを測定するように描かれているが、図17の上面図に示されるように、コア層104から離れた導波路202の周辺部分171において段差の高さtと膜厚tを測定することとしてもよい。段差の高さと膜厚との差t−tから、シリコン基板101が図7のエッチング工程で目標値Hだけエッチングできたか否かを確認することが可能である。 Next, as shown in FIG. 8, the resist layer 113 is removed. Further, the height of the step formed by etching (the height of the step between the upper surface of the upper clad layer 205 and the surface of the silicon substrate 101 after etching) t 1 and the upper surface to the lower clad layer 205 of the upper clad layer 205. The film thickness t 2 up to the lower surface of 103 is measured. The step height t 1 can be measured using, for example, a stylus type step meter, and the film thickness t 2 can be measured using, for example, an interference type film thickness meter. In FIG. 8, the height t 1 and the film thickness t 2 of the step are measured in the portion of the waveguide 202 including the core layer 104, but as shown in the top view of FIG. 17, the core The height t 1 and the film thickness t 2 of the step may be measured in the peripheral portion 171 of the waveguide 202 away from the layer 104. The difference t 1 -t 2 between the height and the thickness of the step, it is possible to silicon substrate 101 to confirm whether or not etched by the target value H in the etching process of FIG.

次に、図9に示されるように、導波路202の上部と、図7のエッチング工程で露出したシリコン基板101の表面の一部分115に、フォトリソグラフィでレジスト層114を形成する。レジスト層114が形成されたシリコン基板101の表面の一部分115は、次の図10のエッチング工程におけるエッチング深さをモニタするためのモニタ領域として利用することができる。なお、モニタ領域115は、露出したシリコン基板101の表面のうち、以下の工程で搭載されるレーザダイオード106と接触しないような位置であれば、どこに設けてもよい。例えば、図18の上面図に示されるように、レーザダイオード106を搭載する位置を挟んで導波路202と対向する場所にモニタ領域115aを設けてもよいし、レーザダイオード106を搭載する位置の側方にモニタ領域115bを設けてもよい。モニタ領域115aとモニタ領域115bは、いずれか一方だけを設けてもよいし、両方を設けてもよい。 Next, as shown in FIG. 9, a resist layer 114 is formed by photolithography on the upper part of the waveguide 202 and a part 115 of the surface of the silicon substrate 101 exposed in the etching step of FIG. A part 115 of the surface of the silicon substrate 101 on which the resist layer 114 is formed can be used as a monitor region for monitoring the etching depth in the etching step of FIG. 10 below. The monitor region 115 may be provided anywhere on the surface of the exposed silicon substrate 101 as long as it does not come into contact with the laser diode 106 mounted in the following steps. For example, as shown in the top view of FIG. 18, the monitor area 115a may be provided at a position facing the waveguide 202 with the position where the laser diode 106 is mounted, or the side where the laser diode 106 is mounted. The monitor area 115b may be provided on the side. Only one of the monitor area 115a and the monitor area 115b may be provided, or both may be provided.

次に、図10に示されるように、レジスト層114をマスクとしてシリコン基板101を追加でエッチングする。追加でエッチングする深さは、前述した導波路202の実効的な光軸の高さの低下量Δである。なお、図7の工程においてシリコン基板101の表面が丁度露出するようにエッチングをした場合には、図10の工程において追加でエッチングする深さは、H+Δとする。いずれの場合も、この追加のエッチングにより、基準面Sからエッチング表面までの高さはH+Δとなる。また、モニタ領域115には、高さΔ(又はH+Δ)の段差が形成される。このように、図7のエッチング工程と図10の追加エッチング工程からなる2段階のエッチングによって、シリコン基板101は、基準面Sからの深さがH+Δとなるようにエッチングされる。こうして形成されたシリコン基板101の露出表面は、台座207の上面を構成する面となる。なお、エッチングには、図7のエッチング工程と同様、RIE等の異方性エッチングを適用する。 Next, as shown in FIG. 10, the silicon substrate 101 is additionally etched using the resist layer 114 as a mask. The depth to be additionally etched is the amount of decrease Δ in the height of the effective optical axis of the waveguide 202 described above. When etching is performed so that the surface of the silicon substrate 101 is just exposed in the process of FIG. 7, the depth of additional etching in the process of FIG. 10 is H + Δ. In either case, the height from the reference surface S to the etching surface becomes H + Δ due to this additional etching. Further, a step having a height Δ (or H + Δ) is formed in the monitor area 115. As described above, the silicon substrate 101 is etched so that the depth from the reference surface S becomes H + Δ by the two-step etching including the etching step of FIG. 7 and the additional etching step of FIG. The exposed surface of the silicon substrate 101 thus formed is a surface that constitutes the upper surface of the pedestal 207. Anisotropic etching such as RIE is applied to the etching as in the etching step of FIG.

ここで、図10の追加エッチング工程でエッチングする深さΔ(又はH+Δ)は、図5の工程において測定済みの上部クラッド層205の厚さtUCから決定される。具体的には、図4に示される上部クラッド層205の厚さtUCと導波路202の実効的な光軸の高さの低下量Δとの関係を予め求めておき、この関係を用いて、図5の工程で測定したtUCに対応するΔを決定することができる。tUCとΔとの関係は、例えば、導波路202の設計パラメータを用いて計算により得ることができる。導波路202の設計パラメータとしては、例えば、下部クラッド層103、コア層104、上部クラッド層205、及び保護膜(SiO膜)108の各層の屈折率、下部クラッド層103、上部クラッド層205、及び保護膜(SiO膜)108の各層の厚さ、並びにコア層104の厚さ及び幅がある。あるいは、上部クラッド層205の厚さの異なるいくつかの評価用の導波路202を事前に別途作製し、それら評価用の導波路202のそれぞれについて実際の光軸の位置を実験的に求めることによって、tUCとΔとの関係を得ることもできる。 Here, the depth Δ (or H + Δ) to be etched in the additional etching step of FIG. 10 is determined from the thickness t UC of the upper clad layer 205 measured in the step of FIG. Specifically, the relationship between the thickness t UC of the upper clad layer 205 shown in FIG. 4 and the effective reduction amount Δ of the height of the optical axis of the waveguide 202 is obtained in advance, and this relationship is used. , it is possible to determine the Δ corresponding to t UC measured in the step of FIG. The relationship between t UC and Δ can be obtained by calculation using, for example, the design parameters of the waveguide 202. The design parameters of the waveguide 202 include, for example, the refractive index of each of the lower clad layer 103, the core layer 104, the upper clad layer 205, and the protective film (SiO 2 film) 108, the lower clad layer 103, and the upper clad layer 205. And the thickness of each layer of the protective film (SiO 2 film) 108, and the thickness and width of the core layer 104. Alternatively, by separately preparing several evaluation waveguides 202 having different thicknesses of the upper clad layer 205 in advance and experimentally determining the actual position of the optical axis for each of the evaluation waveguides 202. , T UC and Δ can also be obtained.

次に、図11に示されるように、レジスト層114を除去する。更に、モニタ領域115にエッチングにより形成された段差の高さtを測定する。段差の高さtは、例えば触針式段差計あるいはレーザ顕微鏡を用いて測定可能である。測定された段差の高さtから、シリコン基板101が図10の追加エッチング工程で目標値Δ(又はH+Δ)だけエッチングできたか否かを確認することが可能である。 Next, as shown in FIG. 11, the resist layer 114 is removed. Furthermore, to measure the height t 3 of steps formed by etching the monitor region 115. The step height t 3 can be measured using, for example, a stylus type profilometer or a laser microscope. From the measured height t 3 of the step, it is possible to silicon substrate 101 to confirm whether or not etched by the target value delta (or H + delta) in additional etch step of FIG. 10.

次に、図12に示されるように、導波路202の上部と、図10の追加エッチング工程で形成されたシリコン基板101の表面の一部分117に、フォトリソグラフィでレジスト層116を形成する。レジスト層116が形成されたシリコン基板101の表面の一部分117は、台座207及び搭載マーク118の上面となる部分である。 Next, as shown in FIG. 12, a resist layer 116 is formed by photolithography on the upper part of the waveguide 202 and a part 117 of the surface of the silicon substrate 101 formed in the additional etching step of FIG. A part 117 of the surface of the silicon substrate 101 on which the resist layer 116 is formed is a portion to be the upper surface of the pedestal 207 and the mounting mark 118.

次に、図13に示されるように、レジスト層116をマスクとしてシリコン基板101をエッチングする。このエッチングにより、シリコン基板101の表面の一部が凸状に加工されて、台座207及び搭載マーク118が形成される。台座207及び搭載マーク118の上面は、基準面SからH+Δだけ下がった位置に形成される。なお、エッチングには、図7及び図10のエッチング工程と同様、RIE等の異方性エッチングを適用する。 Next, as shown in FIG. 13, the silicon substrate 101 is etched using the resist layer 116 as a mask. By this etching, a part of the surface of the silicon substrate 101 is processed into a convex shape to form the pedestal 207 and the mounting mark 118. The upper surfaces of the pedestal 207 and the mounting mark 118 are formed at positions lowered by H + Δ from the reference surface S. Anisotropic etching such as RIE is applied to the etching as in the etching steps of FIGS. 7 and 10.

次に、図14に示されるように、レジスト層116を除去する。 Next, the resist layer 116 is removed, as shown in FIG.

次に、図15に示されるように、保護膜108としてSiO膜を成膜する。保護膜108は、台座207の上面を含むシリコン基板101の表面全面、並びに導波路202の端面及び上面を覆うように形成される。 Next, as shown in FIG. 15, a SiO 2 film is formed as the protective film 108. The protective film 108 is formed so as to cover the entire surface of the silicon substrate 101 including the upper surface of the pedestal 207, and the end surface and the upper surface of the waveguide 202.

次に、図16に示されるように、台座207上にレーザダイオード106を搭載する。具体的には、図13のエッチング工程で掘り込まれた台座207、搭載マーク118、及びモニタ領域115a、115b以外の部分における保護膜108上に、レーザダイオード106と導通をとるための電極(不図示)を形成し、更に電極上に、レーザダイオード106を電極に電気的に接続し且つシリコン基板101に機械的に接合するための半田バンプ109を形成する。そして、レーザダイオード106を台座207上に載置して半田バンプ109を加熱溶融及び冷却固化させることで、レーザダイオード106が台座207上に搭載される。このとき、搭載マーク118を基準としてレーザダイオード106の位置合わせをすることによって、レーザダイオード106の水平方向の位置を精度良く合わせ込むことができる。 Next, as shown in FIG. 16, the laser diode 106 is mounted on the pedestal 207. Specifically, an electrode for conducting conduction with the laser diode 106 (non-existence) on the protective film 108 in the portion other than the pedestal 207, the mounting mark 118, and the monitor areas 115a and 115b dug in the etching process of FIG. (Shown) is formed, and a solder bump 109 for electrically connecting the laser diode 106 to the electrode and mechanically joining the silicon substrate 101 is formed on the electrode. Then, the laser diode 106 is mounted on the pedestal 207 by mounting the laser diode 106 on the pedestal 207 to heat-melt and cool-solidify the solder bump 109. At this time, by aligning the laser diode 106 with reference to the mounting mark 118, the horizontal position of the laser diode 106 can be accurately aligned.

以上の工程により、光学デバイス200が完成する。 The optical device 200 is completed by the above steps.

<第2の実施形態>
図2の光学デバイス200において、台座207の上面の高さが基準面SよりもHだけ低く形成されるとともに、保護膜108の厚さがtSiO2−Δ(図1の光学デバイス100における保護膜108の厚さtSiO2よりもΔだけ薄い厚さ)に成膜された構成とすることもできる。即ち、第1の実施形態では、台座207の上面の高さが図1の光学デバイス100における台座107の上面の高さよりもΔだけ低く形成されていたが、台座207をΔだけ低く形成する代わりに、保護膜108をΔだけ薄くすることによってレーザダイオード106をΔだけ低い位置に搭載するようにしてもよい。このような構成であっても、第1の実施形態と同様に、レーザダイオード106を、導波路202の実効的な光軸の高さの低下量Δの分だけ、図1の光学デバイス100におけるレーザダイオード106よりも低い位置に搭載することが可能である。本実施形態に係る光学デバイス200の製造方法は、次のとおりである。
<Second embodiment>
In the optical device 200 of FIG. 2, the height of the upper surface of the pedestal 207 is formed to be lower than the reference surface S by H, and the thickness of the protective film 108 is t SiO2- Δ (the protective film in the optical device 100 of FIG. 1). It is also possible to form a film having a thickness of 108 (thickness that is Δ thinner than the thickness t SiO2 ). That is, in the first embodiment, the height of the upper surface of the pedestal 207 is formed to be lower than the height of the upper surface of the pedestal 107 in the optical device 100 of FIG. 1, but instead of forming the pedestal 207 lower by Δ In addition, the laser diode 106 may be mounted at a position lower by Δ by thinning the protective film 108 by Δ. Even with such a configuration, as in the first embodiment, the laser diode 106 is attached to the optical device 100 of FIG. 1 by the amount of reduction Δ of the effective optical axis height of the waveguide 202. It can be mounted at a position lower than the laser diode 106. The manufacturing method of the optical device 200 according to the present embodiment is as follows.

まず、図5から図8の工程と同様にして、導波路202が形成されたシリコン基板101をエッチングする。エッチングの深さは、第1の実施形態と同じく、基準面Sからエッチング表面までの高さがHとなるような深さである。 First, the silicon substrate 101 on which the waveguide 202 is formed is etched in the same manner as in the steps of FIGS. 5 to 8. The etching depth is the same as in the first embodiment, so that the height from the reference surface S to the etching surface is H.

次に、図12から図14の工程と同様にして、シリコン基板101の表面の一部をエッチングし台座207及び搭載マーク118を形成する。形成された台座207及び搭載マーク118の上面の高さは、第1の実施形態と異なり、基準面SからHだけ下がった位置となっている。 Next, a part of the surface of the silicon substrate 101 is etched to form the pedestal 207 and the mounting mark 118 in the same manner as in the steps of FIGS. 12 to 14. The height of the upper surfaces of the formed pedestal 207 and the mounting mark 118 is different from that of the first embodiment, and is a position lowered by H from the reference surface S.

次に、図15の工程と同様にして、保護膜108を成膜する。但し、成膜する保護膜108の厚さは、第1の実施形態と異なり、tSiO2−Δとする。 Next, the protective film 108 is formed in the same manner as in the process of FIG. However, the thickness of the protective film 108 to be formed is t SiO2- Δ, unlike the first embodiment.

更に、図16の工程と同様にして、台座207上にレーザダイオード106を搭載し、光学デバイスが完成する。 Further, in the same manner as in the process of FIG. 16, the laser diode 106 is mounted on the pedestal 207 to complete the optical device.

<第3の実施形態>
図2の光学デバイス200において、台座207の上面の高さが基準面SよりもH+αΔだけ低く形成されるとともに、保護膜108の厚さがtSiO2−(1−α)Δに成膜された構成とすることもできる。但し、0<α<1である。即ち、第1の実施形態では台座207を低く形成することにより、また第2の実施形態では保護膜108を薄く形成することにより、それぞれレーザダイオード106をΔだけ低い位置に搭載するようにしていたが、第3の実施形態は、台座207を低く形成することと保護膜108を薄く形成することとを適宜の割合で組み合わせることにより、全体として、レーザダイオード106をΔだけ低い位置に搭載する構成である。なお、α=1の場合が第1の実施形態に相当し、α=0の場合が第2の実施形態に相当する。このような構成であっても、第1及び第2の実施形態と同様に、レーザダイオード106を、導波路202の実効的な光軸の高さの低下量Δの分だけ、図1の光学デバイス100におけるレーザダイオード106よりも低い位置に搭載することが可能である。本実施形態に係る光学デバイス200の製造方法は、次のとおりである。
<Third embodiment>
In the optical device 200 of Figure 2, together with the formed lower by H + αΔ than the height reference surface S of the upper surface of the pedestal 207, the thickness of the protective film 108 t SiO2 - has been formed in (1-α) Δ It can also be configured. However, 0 <α <1. That is, in the first embodiment, the pedestal 207 is formed low, and in the second embodiment, the protective film 108 is formed thin, so that the laser diode 106 is mounted at a position lower by Δ. However, in the third embodiment, the laser diode 106 is mounted at a position lower by Δ as a whole by combining the formation of the pedestal 207 low and the formation of the protective film 108 thinly at an appropriate ratio. Is. The case of α = 1 corresponds to the first embodiment, and the case of α = 0 corresponds to the second embodiment. Even with such a configuration, the laser diode 106 is mounted on the laser diode 106 by the amount of decrease Δ of the effective optical axis height of the waveguide 202, as in the first and second embodiments. It can be mounted at a position lower than the laser diode 106 in the device 100. The manufacturing method of the optical device 200 according to the present embodiment is as follows.

まず、図5から図8の工程と同様にして、導波路202が形成されたシリコン基板101をエッチングする。エッチングの深さは、第1及び第2の実施形態と同じく、基準面Sからエッチング表面までの高さがHとなるような深さである。 First, the silicon substrate 101 on which the waveguide 202 is formed is etched in the same manner as in the steps of FIGS. 5 to 8. The etching depth is such that the height from the reference surface S to the etching surface is H, as in the first and second embodiments.

次に、図9から図11の工程と同様にして、シリコン基板101を追加でエッチングする。追加のエッチング深さは、第1の実施形態と異なり、αΔとする。これにより、基準面Sからエッチング表面までの高さはH+αΔとなる。 Next, the silicon substrate 101 is additionally etched in the same manner as in the steps of FIGS. 9 to 11. The additional etching depth is αΔ, unlike the first embodiment. As a result, the height from the reference surface S to the etching surface becomes H + αΔ.

次に、図12から図14の工程と同様にして、シリコン基板101の表面の一部をエッチングし台座207及び搭載マーク118を形成する。形成された台座207及び搭載マーク118の上面の高さは、第1及び第2の実施形態と異なり、基準面SからH+αΔだけ下がった位置となっている。 Next, a part of the surface of the silicon substrate 101 is etched to form the pedestal 207 and the mounting mark 118 in the same manner as in the steps of FIGS. 12 to 14. The heights of the upper surfaces of the formed pedestal 207 and the mounting mark 118 are different from those of the first and second embodiments, and are located at positions lowered by H + αΔ from the reference surface S.

次に、図15の工程と同様にして、保護膜108を成膜する。但し、成膜する保護膜108の厚さは、第1及び第2の実施形態と異なり、tSiO2−(1−α)Δとする。 Next, the protective film 108 is formed in the same manner as in the process of FIG. However, unlike the first and second embodiments, the thickness of the protective film 108 to be formed is t SiO2- (1-α) Δ.

更に、図16の工程と同様にして、台座207上にレーザダイオード106を搭載し、光学デバイスが完成する。 Further, in the same manner as in the process of FIG. 16, the laser diode 106 is mounted on the pedestal 207 to complete the optical device.

以上、本発明の実施形態を説明したが、本発明はこれに限定されず、その要旨を逸脱しない範囲内において様々な変更が可能である。 Although the embodiments of the present invention have been described above, the present invention is not limited to this, and various modifications can be made without departing from the gist thereof.

例えば、光学素子106は、レーザダイオード以外の素子であってもよい。また、導波路202は、SOI基板を利用して形成されたものに限定されず、例えば、下部クラッド層、コア層、及び上部クラッド層がそれぞれSiOを主成分とする材料で構成されたものであってもよい。更に、導波路202は、コア層がシリコンで形成されたシリコン導波路と、コア層がSiONやSiOなどのクラッド層よりも屈折率の高いシリコン酸化物系材料で形成されたスポットサイズ変換器とを組み合わせた構成の導波路としてもよい。 For example, the optical element 106 may be an element other than the laser diode. Further, the waveguide 202 is not limited to the one formed by using the SOI substrate, and for example, the lower clad layer, the core layer, and the upper clad layer are each made of a material containing SiO 2 as a main component. It may be. Further, the waveguide 202 is a spot size converter in which the core layer is a silicon waveguide formed of silicon and the core layer is made of a silicon oxide-based material having a higher refractive index than a clad layer such as SiON or SiO x . It may be a waveguide having a configuration in which the above is combined.

また、第1及び第3の実施形態では図7及び図10の2段階のエッチング工程を実施しているが、1回のエッチングによって、第1の実施形態では深さH+Δ、第3の実施形態では深さH+αΔのエッチングを実施するようにしてもよい。また、図7の第1段階のエッチング工程では面内ばらつきを抑えるために基準面Sより若干下がった高さまでオーバーエッチングし、その後図10の第2段階のエッチング工程で、基準面Sからエッチング表面(台座207上面)までの高さがH+Δ又はH+αΔとなるように追加エッチングを行うようにしてもよい。 Further, in the first and third embodiments, the two-step etching steps of FIGS. 7 and 10 are carried out, but by one etching, the depth is H + Δ in the first embodiment, and the third embodiment. Then, the etching of the depth H + αΔ may be performed. Further, in the first-stage etching step of FIG. 7, over-etching is performed to a height slightly lower than the reference surface S in order to suppress in-plane variation, and then in the second-stage etching step of FIG. 10, the etching surface is formed from the reference surface S. Additional etching may be performed so that the height to (the upper surface of the pedestal 207) is H + Δ or H + αΔ.

また、図7及び図10の各エッチング工程におけるエッチング深さのプロセス誤差を補償するように、図15の工程において成膜する保護膜108の厚さを調整してもよい。例えば、図11の工程において測定された段差の高さtから、図10の追加エッチング工程におけるエッチング量が目標値をオーバーしていたことが判明した場合には、保護膜108をそのオーバー分だけ厚く成膜するようにしてもよい。 Further, the thickness of the protective film 108 formed in the step of FIG. 15 may be adjusted so as to compensate for the process error of the etching depth in each of the etching steps of FIGS. 7 and 10. For example, the height t 3 of the measured level difference in the step 11, if that amount of etching in the additional etching step of Figure 10 had exceeded the target value has been found, that over partial protective film 108 The film may be formed as thick as possible.

100 光学デバイス
101 基板
102 導波路
103 下部クラッド層
104 コア層
105 上部クラッド層
106 光学素子
107 台座
108 保護膜
109 接合剤
110 BOX層
111 SOI層
112 SiO
113 レジスト層
114 レジスト層
115 モニタ領域
116 レジスト層
118 搭載マーク
200 光学デバイス
202 導波路
205 上部クラッド層
207 台座
100 Optical device 101 Substrate 102 waveguide 103 Lower clad layer 104 Core layer 105 Upper clad layer 106 Optical element 107 Pedestal 108 Protective film 109 Bonding agent 110 BOX layer 111 SOI layer 112 SiO 2 layer 113 Resist layer 114 Resist layer 115 Monitor area 116 Resist layer 118 Mount mark 200 Optical device 202 Waveguide 205 Upper clad layer 207 Pedestal

Claims (10)

基板上に導波路を形成する工程と、
前記形成された導波路の上部クラッド層の厚さを特定する工程と、
前記基板に光学素子の搭載面を形成する工程と、
前記搭載面に前記光学素子を搭載する工程と、を含む、光学デバイスの製造方法であって、
前記導波路の前記上部クラッド層は、前記導波路の光軸が前記導波路のコア層の中心よりも前記基板側に位置するような厚さを有し、
前記搭載面を形成する工程は、
前記基板を第1のエッチング深さだけエッチングする第1のエッチング工程と、
前記第1のエッチング工程後における前記基板の表面の一部分であるモニタ領域にレジスト層を形成する工程と、
前記特定された前記上部クラッド層の厚さに基づいて第2のエッチング深さを決定する工程と、
前記レジスト層をマスクとして前記基板を追加で前記第2のエッチング深さだけエッチングする第2のエッチング工程であって、前記第2のエッチング工程後における前記基板の表面から前記搭載面が構成される、第2のエッチング工程と、
前記第2のエッチング工程によりエッチングされた深さを確認するために、前記第2のエッチング工程後に前記モニタ領域に形成された段差の高さを測定する工程と、
を含む、光学デバイスの製造方法。
The process of forming a waveguide on the substrate and
The step of specifying the thickness of the upper clad layer of the formed waveguide, and
The process of forming the mounting surface of the optical element on the substrate and
A method for manufacturing an optical device, which comprises a step of mounting the optical element on the mounting surface.
The upper clad layer of the waveguide has a thickness such that the optical axis of the waveguide is located on the substrate side of the center of the core layer of the waveguide.
The step of forming the mounting surface is
A first etching step of etching the substrate by the first etching depth, and
A step of forming a resist layer in a monitor region which is a part of the surface of the substrate after the first etching step, and a step of forming a resist layer.
A step of determining the second etching depth based on the thickness of the identified upper clad layer, and
This is a second etching step of additionally etching the substrate by the second etching depth using the resist layer as a mask, and the mounting surface is formed from the surface of the substrate after the second etching step. , The second etching process,
In order to confirm the etching depth by the second etching step, a step of measuring the height of the step formed in the monitor region after the second etching step and a step of measuring the height of the step formed in the monitor region.
Methods of manufacturing optical devices, including.
前記第2のエッチング深さを決定する工程は、前記上部クラッド層の厚さと、前記導波路の光軸の高さの、前記コア層の高さ方向における中心位置からの変位量との予め求められた関係を用いて、前記第2のエッチング深さを決定する工程である、請求項1に記載の光学デバイスの製造方法。 In the step of determining the second etching depth, the thickness of the upper clad layer and the amount of displacement of the height of the optical axis of the waveguide from the center position in the height direction of the core layer are obtained in advance. The method for manufacturing an optical device according to claim 1, which is a step of determining the second etching depth using the above-mentioned relationship. 前記第2のエッチング深さは、前記関係を用いて、前記特定された前記上部クラッド層の厚さに対応する前記変位量として決定される、請求項2に記載の光学デバイスの製造方法。 The method for manufacturing an optical device according to claim 2, wherein the second etching depth is determined as the displacement amount corresponding to the specified thickness of the upper clad layer by using the above relationship. 前記関係は、前記導波路の下部クラッド層、前記上部クラッド層、及び前記コア層の屈折率並びに寸法を用いた計算によって取得される、請求項2又は3に記載の光学デバイスの製造方法。 The method for manufacturing an optical device according to claim 2 or 3, wherein the relationship is obtained by calculation using the refractive index and dimensions of the lower clad layer, the upper clad layer, and the core layer of the waveguide. 前記関係は、上部クラッド層の厚さの異なる複数の評価用の導波路のそれぞれについて光軸の位置を実験的に求めることによって取得される、請求項2又は3に記載の光学デバイスの製造方法。 The method for manufacturing an optical device according to claim 2 or 3, wherein the relationship is obtained by experimentally determining the position of the optical axis for each of a plurality of evaluation waveguides having different thicknesses of the upper clad layer. .. 前記第1のエッチング深さは、前記第1のエッチング深さにエッチングされた前記基板上に前記光学素子を配置したとした場合に前記光学素子の光軸の高さが前記導波路の前記コア層の高さ方向における中心と一致するようなエッチング深さであり、
前記第2のエッチング深さは、前記導波路の前記コア層の高さ方向における中心と、前記導波路の光軸との高さの差に相当するエッチング深さである、
請求項1から5のいずれか1項に記載の光学デバイスの製造方法。
The first etching depth is such that when the optical element is arranged on the substrate etched to the first etching depth, the height of the optical axis of the optical element is the core of the waveguide. The etching depth is such that it coincides with the center in the height direction of the layer.
The second etching depth is an etching depth corresponding to the difference in height between the center of the waveguide in the height direction of the core layer and the optical axis of the waveguide.
The method for manufacturing an optical device according to any one of claims 1 to 5.
前記搭載面は、前記第1及び第2のエッチング工程により、前記光学素子が前記搭載面に搭載された状態で前記光学素子の光軸が前記導波路の前記コア層の高さ中心よりも前記基板側に位置するような高さに形成される、請求項1から5のいずれか1項に記載の光学デバイスの製造方法。 The mounting surface is such that the optical axis of the optical element is more than the height center of the core layer of the waveguide in a state where the optical element is mounted on the mounting surface by the first and second etching steps. The method for manufacturing an optical device according to any one of claims 1 to 5, which is formed at a height such that it is located on the substrate side. 基板上に導波路を形成する工程と、
前記形成された導波路の上部クラッド層の厚さを特定する工程と、
前記基板に光学素子の搭載面を形成する工程と、
前記搭載面に前記光学素子を搭載する工程と、を含む、光学デバイスの製造方法であって、
前記導波路の前記上部クラッド層は、前記導波路の光軸が前記導波路のコア層の中心よりも前記基板側に位置するような厚さを有し、
前記搭載面を形成する工程は、
前記基板を第1のエッチング深さだけエッチングする第1のエッチング工程と、
前記第1のエッチング工程によりエッチングされた深さを確認する工程と、
前記第1のエッチング工程後における前記基板の表面の一部分であるモニタ領域にレジスト層を形成する工程と、
前記特定された前記上部クラッド層の厚さに基づいて第2のエッチング深さを決定する工程と、
前記レジスト層をマスクとして前記基板を追加で前記第2のエッチング深さだけエッチングする第2のエッチング工程であって、前記第2のエッチング工程後における前記基板の表面から前記搭載面が構成される、第2のエッチング工程と、
前記第2のエッチング工程によりエッチングされた深さを確認するために、前記第2のエッチング工程後に前記モニタ領域に形成された段差の高さを測定する工程と、
を含む、光学デバイスの製造方法。
The process of forming a waveguide on the substrate and
The step of specifying the thickness of the upper clad layer of the formed waveguide, and
The process of forming the mounting surface of the optical element on the substrate and
A method for manufacturing an optical device, which comprises a step of mounting the optical element on the mounting surface.
The upper clad layer of the waveguide has a thickness such that the optical axis of the waveguide is located on the substrate side of the center of the core layer of the waveguide.
The step of forming the mounting surface is
A first etching step of etching the substrate by the first etching depth, and
A step of confirming the etching depth by the first etching step and a step of confirming the etching depth.
A step of forming a resist layer in a monitor region which is a part of the surface of the substrate after the first etching step, and a step of forming a resist layer.
A step of determining the second etching depth based on the thickness of the identified upper clad layer, and
This is a second etching step of additionally etching the substrate by the second etching depth using the resist layer as a mask, and the mounting surface is formed from the surface of the substrate after the second etching step. , The second etching process,
In order to confirm the etching depth by the second etching step, a step of measuring the height of the step formed in the monitor region after the second etching step and a step of measuring the height of the step formed in the monitor region.
Methods of manufacturing optical devices, including.
前記第1のエッチング工程によりエッチングされた深さを確認する工程は、
前記導波路の前記上部クラッド層の上面と前記第1のエッチング工程後の前記基板の表面との間の段差の高さtを測定する工程と、
前記導波路の前記上部クラッド層の上面から前記導波路の下部クラッド層の下面までの膜厚tを測定する工程と、
前記段差の高さtと前記膜厚tとの差を求める工程と、
を含む、請求項8に記載の光学デバイスの製造方法。
The step of confirming the etching depth by the first etching step is
A step of measuring the height t 1 of a step between the upper surface of the upper clad layer of the waveguide and the surface of the substrate after the first etching step.
A step of measuring the film thickness t 2 from the upper surface of the upper clad layer of the waveguide to the lower surface of the lower clad layer of the waveguide.
The step of obtaining the difference between the height t 1 of the step and the film thickness t 2
8. The method of manufacturing an optical device according to claim 8.
前記第2のエッチング工程後における前記基板の表面に保護膜を形成する工程を更に含み、
前記モニタ領域に形成された前記段差の高さに応じて、前記保護膜の厚さが調整される、
請求項1からのいずれか1項に記載の光学デバイスの製造方法。
A step of forming a protective film on the surface of the substrate after the second etching step is further included.
The thickness of the protective film is adjusted according to the height of the step formed in the monitor region.
The method for manufacturing an optical device according to any one of claims 1 to 9 .
JP2019175451A 2014-01-24 2019-09-26 Manufacturing method of optical device and optical device Active JP6808795B2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014011109 2014-01-24
JP2014011109 2014-01-24

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015559082A Division JPWO2015111600A1 (en) 2014-01-24 2015-01-21 Optical device manufacturing method and optical device

Publications (2)

Publication Number Publication Date
JP2020013158A JP2020013158A (en) 2020-01-23
JP6808795B2 true JP6808795B2 (en) 2021-01-06

Family

ID=53681402

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2015559082A Pending JPWO2015111600A1 (en) 2014-01-24 2015-01-21 Optical device manufacturing method and optical device
JP2019175451A Active JP6808795B2 (en) 2014-01-24 2019-09-26 Manufacturing method of optical device and optical device

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2015559082A Pending JPWO2015111600A1 (en) 2014-01-24 2015-01-21 Optical device manufacturing method and optical device

Country Status (2)

Country Link
JP (2) JPWO2015111600A1 (en)
WO (1) WO2015111600A1 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019186467A (en) 2018-04-16 2019-10-24 ルネサスエレクトロニクス株式会社 Semiconductor device and method for manufacturing the same
CN110707524B (en) * 2019-10-17 2020-12-08 江西骏川半导体设备有限公司 Laser diode is unable adjustment base for paster
JPWO2022180838A1 (en) * 2021-02-26 2022-09-01
WO2022180832A1 (en) * 2021-02-26 2022-09-01 日本電信電話株式会社 Optical integrated circuit manufacturing system and manufacturing method
WO2022180839A1 (en) * 2021-02-26 2022-09-01 日本電信電話株式会社 Optical waveguide device manufacturing method and manufacturing system
WO2022180840A1 (en) * 2021-02-26 2022-09-01 日本電信電話株式会社 Optical integrated circuit manufacturing system and manufacturing method

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09311253A (en) * 1996-05-20 1997-12-02 Fujitsu Ltd Optical coupling structure and its manufacture
JP3470016B2 (en) * 1997-07-31 2003-11-25 京セラ株式会社 Method of manufacturing optical integrated circuit board
JP3698601B2 (en) * 1999-10-08 2005-09-21 日本電信電話株式会社 Optical module
JP2004117706A (en) * 2002-09-25 2004-04-15 Sumitomo Electric Ind Ltd Optical integrated element, its manufacturing method, and light source module
KR100637929B1 (en) * 2004-11-03 2006-10-24 한국전자통신연구원 Hybrid integration type optical device
CN102356337B (en) * 2009-03-17 2014-03-12 日本电气株式会社 Light waveguide device and method for manufacturing same

Also Published As

Publication number Publication date
WO2015111600A1 (en) 2015-07-30
JPWO2015111600A1 (en) 2017-03-23
JP2020013158A (en) 2020-01-23

Similar Documents

Publication Publication Date Title
JP6808795B2 (en) Manufacturing method of optical device and optical device
US8594477B2 (en) Optical waveguide device and method of manufacturing thereof
KR100949068B1 (en) Planar lightwave circuit, manufacturing method thereof and light waveguide device
JP4796884B2 (en) Manufacturing method of optical waveguide device
US8805129B2 (en) Optical devices and methods of fabricating the same
JP6172679B2 (en) Optical coupling structure, semiconductor device, optical interconnect structure for multi-chip module, and manufacturing method for optical coupling structure
US9329451B2 (en) Method for producing optical semiconductor device
US10317620B2 (en) Interposer beam expander chip
JP2007298770A (en) Optical waveguide device and its manufacturing method
KR100427582B1 (en) Optical waveguide platform and method of manufacturing the same
US9442259B2 (en) Method for producing optical assembly and optical assembly
JP6384152B2 (en) Optical device and manufacturing method thereof
JP7222424B2 (en) Waveguide connection structure, waveguide chip, connector, manufacturing method of waveguide connection part, and waveguide connection method
KR100757233B1 (en) Optical waveguide platform and method of manufacturing the same
US10488594B2 (en) Method of manufacturing a waveguide
TWI252339B (en) Self-aligned optical waveguide to optical fiber connection system
JP6423161B2 (en) Optical integrated circuit device
CN116594125B (en) Silicon optical chip coupler, optical module and processing method of silicon optical chip coupler
WO2019235163A1 (en) Optical circuit for alignment
TW202409624A (en) Back-end-of-line edge couplers with a tapered grating
JP5760667B2 (en) Manufacturing method of optical semiconductor device
JP2019211626A (en) Alignment optical circuit
JP2008020715A (en) Optical waveguide and method of manufacturing the same
JP2015106124A (en) Method for manufacturing support component, and optical coupling device
JP2004354608A (en) Optical waveguide and manufacturing method therefor

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191025

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191025

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200804

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200928

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201209

R150 Certificate of patent or registration of utility model

Ref document number: 6808795

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250