JP6808438B2

JP6808438B2 - Power supply device and image forming device

Info

Publication number: JP6808438B2
Application number: JP2016202968A
Authority: JP
Inventors: 利明杉山; 朗龍末
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2016-10-14
Filing date: 2016-10-14
Publication date: 2021-01-06
Anticipated expiration: 2036-10-14
Also published as: JP2018063674A

Description

本発明は、交流電圧に直流電圧を重畳した交流電圧を生成する電源装置及びその電源装置を有する画像形成装置に関する。 The present invention relates to a power supply device that generates an AC voltage obtained by superimposing a DC voltage on an AC voltage and an image forming device having the power supply device.

高電圧電源には、交流電圧に直流電圧を重畳した高電圧の交流電圧（以下、直流重畳交流高電圧という）を生成する方式がある。例えば、電子写真方式を採用する画像形成装置は高電圧電源を備えている。高電圧電源は、紙等の記録材に対する画像形成プロセスには欠かせない存在となっている。画像形成装置の高電圧電源には、帯電高電圧電源、現像高電圧電源、転写高電圧電源等、各種モジュール化された電源（以下、高電圧モジュールという）が存在する。各高電圧モジュールは、画像形成装置の構成に応じて異なった仕様を有している。例えば、現像高電圧電源に直流重畳交流高電圧を生成する電源を用いるものがある。直流重畳交流高電圧を発生する現像高電圧電源の従来例は、例えば特許文献１に開示されている。図７に従来例の直流重畳交流高電圧電源回路の一例を示す。図７の電源装置は、トランス１１５の２次巻線１１５ｂに発生した交流電圧に、抵抗１１８の両端に発生した直流電圧を重畳することにより、２次側の出力端１２２から直流重畳交流高電圧を出力する。 The high-voltage power supply has a method of generating a high-voltage AC voltage (hereinafter referred to as DC superimposed AC high voltage) in which a DC voltage is superimposed on an AC voltage. For example, an image forming apparatus that employs an electrophotographic method is provided with a high voltage power supply. High-voltage power supplies have become indispensable in the image formation process for recording materials such as paper. The high-voltage power supply of the image forming apparatus includes various modularized power supplies (hereinafter referred to as high-voltage modules) such as a charged high-voltage power supply, a developed high-voltage power supply, and a transfer high-voltage power supply. Each high voltage module has different specifications depending on the configuration of the image forming apparatus. For example, there is a development high voltage power source that uses a power source that generates a DC superimposed AC high voltage. A conventional example of a developed high-voltage power supply that generates a DC superimposed AC high voltage is disclosed in, for example, Patent Document 1. FIG. 7 shows an example of a conventional DC superimposed AC high voltage power supply circuit. The power supply device of FIG. 7 superimposes the DC voltage generated on both ends of the resistor 118 on the AC voltage generated in the secondary winding 115b of the transformer 115, so that the DC superimposed AC high voltage is applied from the output terminal 122 on the secondary side. Is output.

図７の電源装置において、２次側からの出力を停止する際には、ＣＰＵ１０１は、図８のフローチャートに示すような制御を行う。図９は、ＣＰＵ１０１が図８の制御を行う際のパルス信号ＣＬＫと出力端１２２から出力される電圧を示すタイミングチャートである。ＣＰＵ１０１は、トランス１１５の２次側に接続されているコンデンサ１１９、４０２、抵抗１１８により決定される時定数に基づいて待機時間Ｘを設定する。ＣＰＵ１０１は、待機時間Ｘが経過したことに応じで、電源装置から高電圧の出力が停止されたと判断し、処理を終了する。 In the power supply device of FIG. 7, when the output from the secondary side is stopped, the CPU 101 performs the control as shown in the flowchart of FIG. FIG. 9 is a timing chart showing the pulse signal CLK and the voltage output from the output terminal 122 when the CPU 101 performs the control of FIG. The CPU 101 sets the standby time X based on the time constant determined by the capacitors 119, 402 and the resistor 118 connected to the secondary side of the transformer 115. The CPU 101 determines that the output of the high voltage from the power supply device has been stopped according to the elapse of the standby time X, and ends the process.

特開２０１１−２３２４５０号公報Japanese Unexamined Patent Publication No. 2011-232450

しかしながら、直流重畳交流高電圧電源回路を含む高電圧電源回路は、高電圧電源の立下りに時間を要する。なお、立下りとは、高電圧出力が所定の電圧からゼロ電位に収束することを意味する。高電圧電源は、一般的に数１００Ｖから数ｋＶの電圧を生成するため、トランス１１５の２次側に設けられる抵抗１１８は、耐圧を満足させるために、数ＭΩから数１０ＭΩの定数に設定される。高電圧回路はプッシュプル駆動回路による制御を停止したとき、トランス１１５の２次側のコンデンサと抵抗で決まる時定数で電荷が放電される。高電圧回路は、一般的に、トランス１１５の２次側が数１０００ｐＦのコンデンサと数ＭΩの抵抗で構成される。そのため、高電圧回路では、高電圧回路がプッシュプル駆動回路による駆動を停止してから高電圧出力がゼロ電位に収束するまでに、数１００ミリ秒の時間を必要としている。 However, in the high voltage power supply circuit including the DC superimposition AC high voltage power supply circuit, it takes time for the high voltage power supply to fall. The falling edge means that the high voltage output converges from a predetermined voltage to a zero potential. Since a high voltage power supply generally generates a voltage of several hundreds to several kVs, the resistor 118 provided on the secondary side of the transformer 115 is set to a constant of several MΩ to several tens of MΩ in order to satisfy the withstand voltage. To. When the control by the push-pull drive circuit is stopped in the high-voltage circuit, the electric charge is discharged by a time constant determined by the capacitor and the resistor on the secondary side of the transformer 115. In a high voltage circuit, the secondary side of the transformer 115 is generally composed of a capacitor of several thousand pF and a resistor of several MΩ. Therefore, in the high-voltage circuit, it takes several hundred milliseconds from when the high-voltage circuit stops driving by the push-pull drive circuit until the high-voltage output converges to the zero potential.

例えば、高電圧電源の立下りに時間を要した場合、上述した高電圧電源を有する画像形成装置では、以下に説明する課題が存在する。一般的に、電子写真方式を用いた画像形成装置は、感光体に電荷を一様に帯電させる帯電処理、感光体に静電潜像を形成する露光処理、感光体に形成された静電潜像にトナー像を形成する現像処理を行う。画像形成装置は、更に、感光体に形成されたトナー像を記録材に形成する転写処理、記録材に転写されたトナー像を形成する定着処理を行い、画像を形成する。画像形成に使用される感光体の寿命は、感光体の削れ量に比例することがわかっており、感光体の削れ量は交流帯電電圧の印加時間に比例して増加することが判明している。そのため、交流帯電電圧の印加時間が長いほど感光体の寿命が短くなる。近年、画像形成装置の高速化やプリントボリュームの増加が進んでいるため、交流帯電電圧の印加時間が増加することから、感光体の長寿命化も求められている。こうした中、高電圧電源の立下りに時間を要してしまうと、感光体に交流帯電電圧を印加する時間が長くなり、感光体の寿命を短くさせてしまう。更に、交流現像電圧回路を適用した画像形成装置は、交流帯電電圧を停止させる前に交流現像電圧を停止させる構成である。交流帯電電圧を交流現像電圧よりも先に停止させると、感光体の表面電位、トナー電位、現像電圧の出力値の電位関係がくずれ、意図しないタイミングでトナーが感光体に飛翔し、クリーニング不良を引き起こしてしまう。このため、交流現像電圧を停止させた後に交流帯電電圧を停止させている。このような構成をとっているため、交流現像電圧を停止させるまでは交流帯電電圧が感光体に印加されることになる。その結果、感光体の寿命をより短くさせてしまうという課題がある。このため、高電圧電源を停止させる際に、出力電圧の立下りに要する時間を短縮することが求められている。 For example, when it takes time for the high-voltage power supply to fall, the image forming apparatus having the high-voltage power supply described above has the problems described below. In general, an image forming apparatus using an electrophotographic method includes a charging process for uniformly charging a photoconductor, an exposure process for forming an electrostatic latent image on the photoconductor, and an electrostatic latent image formed on the photoconductor. A development process is performed to form a toner image on the image. The image forming apparatus further performs a transfer process for forming a toner image formed on the photoconductor on a recording material and a fixing process for forming a toner image transferred to the recording material to form an image. It is known that the life of the photoconductor used for image formation is proportional to the amount of scraping of the photoconductor, and the amount of scraping of the photoconductor is found to increase in proportion to the application time of the AC charging voltage. .. Therefore, the longer the application time of the AC charging voltage, the shorter the life of the photoconductor. In recent years, as the speed of the image forming apparatus has increased and the print volume has increased, the application time of the AC charging voltage has increased, so that the life of the photoconductor is also required to be extended. Under these circumstances, if it takes time for the high-voltage power supply to fall, the time for applying the AC charging voltage to the photoconductor becomes long, and the life of the photoconductor is shortened. Further, the image forming apparatus to which the AC development voltage circuit is applied has a configuration in which the AC development voltage is stopped before the AC charging voltage is stopped. If the AC charging voltage is stopped before the AC development voltage, the potential relationship between the surface potential of the photoconductor, the toner potential, and the output value of the developing voltage will be disrupted, and the toner will fly to the photoconductor at an unintended timing, resulting in poor cleaning. Will cause it. Therefore, the AC charging voltage is stopped after the AC developing voltage is stopped. Since this configuration is adopted, the AC charging voltage is applied to the photoconductor until the AC developing voltage is stopped. As a result, there is a problem that the life of the photoconductor is shortened. Therefore, when stopping the high-voltage power supply, it is required to shorten the time required for the output voltage to fall.

本発明は、交流電圧に直流電圧を重畳した交流電圧を生成する高電圧電源において、高電圧電源を停止させる際の出力電圧の立下りに要する時間を短縮することを目的とする。 An object of the present invention is to reduce the time required for the output voltage to fall when the high-voltage power supply is stopped in a high-voltage power supply that generates an AC voltage in which a DC voltage is superimposed on an AC voltage.

上述した課題を解決するために、本発明は、以下の構成を備える。 In order to solve the above-mentioned problems, the present invention includes the following configurations.

（１）１次巻線と２次巻線とを有する第１のトランスを有し、前記第１のトランスの２次巻線の一端から交流電圧を生成する第１の生成手段と、前記第１のトランスの２次巻線の他端に接続された第１のコンデンサを有し、直流電圧を生成する第２の生成手段と、前記第１の生成手段及び前記第２の生成手段を制御する制御手段と、を有し、前記第１の生成手段により生成された交流電圧と前記第２の生成手段により生成された直流電圧とを重畳した出力電圧を出力する電源装置であって、第２のコンデンサを有し、前記第１のトランスの２次巻線の前記一端に接続された第１の回路を有し、前記制御手段は、前記出力電圧の出力を停止させる際に、前記第１のコンデンサの両端の電圧が、前記第２の生成手段により生成されている第１の直流電圧よりも低い第２の直流電圧となるように前記第１の生成手段を制御し、その後、前記第１の生成手段を停止させることを特徴とする電源装置。 (1) A first generating means having a first transformer having a primary winding and a secondary winding and generating an AC voltage from one end of the secondary winding of the first transformer, and the first generation means. It has a first capacitor connected to the other end of the secondary winding of one transformer, and controls a second generating means for generating a DC voltage, the first generating means, and the second generating means. A power supply device having a control means for outputting an output voltage obtained by superimposing an AC voltage generated by the first generation means and a DC voltage generated by the second generation means. Having two capacitors and having a first circuit connected to the one end of the secondary winding of the first transformer, the control means said the first when stopping the output of the output voltage. The first generating means is controlled so that the voltage across the capacitor 1 becomes a second DC voltage lower than the first DC voltage generated by the second generating means, and then the first generating means is controlled. A power supply device characterized by stopping the first generation means.

（２）感光体と、前記感光体を帯電する帯電手段と、前記帯電手段により帯電された前記感光体に静電潜像を形成する露光手段と、前記露光手段により形成された静電潜像をトナーにより現像しトナー像を形成する現像手段と、前記現像手段により形成されたトナー像を被転写体に転写する転写手段と、前記帯電手段、前記現像手段及び前記転写手段の少なくとも１つに交流電圧を供給する前記（１）に記載の電源装置と、を備えることを特徴とする画像形成装置。 (2) A photoconductor, a charging means for charging the photoconductor, an exposure means for forming an electrostatic latent image on the photoconductor charged by the charging means, and an electrostatic latent image formed by the exposure means. To at least one of the developing means for forming a toner image by developing the toner image, the transferring means for transferring the toner image formed by the developing means to the transferred object, the charging means, the developing means, and the transfer means. An image forming apparatus including the power supply device according to (1) above, which supplies an AC voltage.

本発明によれば、交流電圧に直流電圧を重畳した交流電圧を生成する高電圧電源において、高電圧電源を停止させる際の出力電圧の立下りに要する時間を短縮することができる。 According to the present invention, in a high-voltage power supply that generates an AC voltage in which a DC voltage is superimposed on an AC voltage, it is possible to shorten the time required for the output voltage to fall when the high-voltage power supply is stopped.

実施例１、２の画像形成装置の構成図、実施例１の電源装置の回路図Configuration diagram of the image forming apparatus of Examples 1 and 2, and circuit diagram of the power supply apparatus of Example 1. 実施例１の出力電圧を停止するときの動作を説明するフローチャートFlow chart for explaining the operation when the output voltage of the first embodiment is stopped. 実施例１の出力電圧を停止するときの動作を説明するタイムチャートA time chart illustrating an operation when the output voltage of the first embodiment is stopped. 実施例２の電源装置の回路図Circuit diagram of the power supply device of the second embodiment 実施例２の出力電圧を停止するときの動作を説明するフローチャートFlow chart for explaining the operation when the output voltage of the second embodiment is stopped. 実施例２の出力電圧を停止するときの動作を説明するタイムチャートA time chart illustrating an operation when the output voltage of the second embodiment is stopped. 従来例の電源装置の回路図Circuit diagram of a conventional power supply device 従来例の出力電圧を停止するときの動作を説明するフローチャートFlow chart explaining the operation when the output voltage of the conventional example is stopped 従来例の出力電圧を停止するときの動作を説明するタイムチャートA time chart explaining the operation when the output voltage of the conventional example is stopped.

［一般的な電源装置］
図７に示す回路は、交流電圧を生成する昇圧トランスから、交流電圧とともに直流電圧も生成する回路である。制御手段であるＣＰＵ１０１は、抵抗１０２を介してＮＰＮトランジスタ（以下、トランジスタとする）４０１のベース端子にパルス信号ＣＬＫを出力する。ＣＰＵ１０１は、交流電圧を生成するためのパルス信号ＣＬＫの１周期における時間幅を変化させることで直流電圧を調整する。パルス信号ＣＬＫの１周期における時間幅を、以下、デューティーとする。パルス信号ＣＬＫの論理がハイレベルのとき、トランジスタ４０１はオンする。トランジスタ４０１は、コレクタ端子が抵抗１０３を介して電源電圧Ｖ１に接続され、エミッタ端子はグランド（以下、ＧＮＤとする）に接続されている。トランジスタ４０１がオンすると、電源電圧Ｖ１から供給される電流は、抵抗１０３とトランジスタ４０１のコレクタ−エミッタ間を介して、ＧＮＤに流れ込む。 [General power supply]
The circuit shown in FIG. 7 is a circuit that generates a DC voltage as well as an AC voltage from a step-up transformer that generates an AC voltage. The CPU 101, which is a control means, outputs a pulse signal CLK to the base terminal of an NPN transistor (hereinafter referred to as a transistor) 401 via a resistor 102. The CPU 101 adjusts the DC voltage by changing the time width in one cycle of the pulse signal CLK for generating the AC voltage. The time width in one cycle of the pulse signal CLK is hereinafter referred to as duty. When the logic of the pulse signal CLK is high, the transistor 401 is turned on. The collector terminal of the transistor 401 is connected to the power supply voltage V1 via the resistor 103, and the emitter terminal is connected to the ground (hereinafter referred to as GND). When the transistor 401 is turned on, the current supplied from the power supply voltage V1 flows into the GND via the resistor 103 and the collector-emitter of the transistor 401.

抵抗１０３とトランジスタ４０１の接続点は、ＮＰＮトランジスタ（以下、トランジスタとする）１１１のベース端子と、ＰＮＰトランジスタ（以下、トランジスタとする）１１２のベース端子とに接続されている。トランジスタ１１１は、コレクタ端子に抵抗１１０を介して電源電圧Ｖ１が接続され、エミッタ端子にコンデンサ１１４を介してトランス１１５の１次巻線１１５ａの一端が接続されている。トランジスタ１１２は、エミッタ端子にコンデンサ１１４を介してトランス１１５の１次巻線１１５ａの一端が接続され、コレクタ端子は抵抗１１３を介してＧＮＤに接続されている。トランス１１５の１次巻線１１５ａの他端はＧＮＤに接続されている。抵抗１０３、１１０、１１３、トランジスタ１１１、１１２は、プッシュプル駆動回路３５０を構成している。第１のトランスであるトランス１１５は、同極性の１次巻線１１５ａと２次巻線１１５ｂを有しており、２次巻線１１５ｂの一端から所定の交流電圧を生成する第１の生成手段として機能する。 The connection point between the resistor 103 and the transistor 401 is connected to the base terminal of the NPN transistor (hereinafter referred to as a transistor) 111 and the base terminal of the PNP transistor (hereinafter referred to as a transistor) 112. In the transistor 111, the power supply voltage V1 is connected to the collector terminal via the resistor 110, and one end of the primary winding 115a of the transformer 115 is connected to the emitter terminal via the capacitor 114. In the transistor 112, one end of the primary winding 115a of the transformer 115 is connected to the emitter terminal via a capacitor 114, and the collector terminal is connected to the GND via a resistor 113. The other end of the primary winding 115a of the transformer 115 is connected to the GND. The resistors 103, 110, 113, and the transistors 111, 112 constitute the push-pull drive circuit 350. The transformer 115, which is the first transformer, has a primary winding 115a and a secondary winding 115b having the same polarity, and is a first generating means for generating a predetermined AC voltage from one end of the secondary winding 115b. Functions as.

トランジスタ４０１がオンのとき、トランジスタ１１１にはベース電流が供給されない。このため、トランジスタ１１１はオフしている。トランジスタ１１１がオフしていると、トランス１１５の１次巻線１１５ａに電流は流れないため、トランス１１５の２次巻線１１５ｂに電圧は誘起されず出力端１２２に高電圧は発生しない。出力端１２２は、トランス１１５の２次巻線１１５ｂの一端から抵抗１２１を介して負荷に電圧を供給するための負荷との接続点である。 When the transistor 401 is on, no base current is supplied to the transistor 111. Therefore, the transistor 111 is turned off. When the transistor 111 is off, no current flows through the primary winding 115a of the transformer 115, so that no voltage is induced in the secondary winding 115b of the transformer 115 and no high voltage is generated at the output terminal 122. The output end 122 is a connection point with a load for supplying a voltage to the load from one end of the secondary winding 115b of the transformer 115 via a resistor 121.

パルス信号ＣＬＫの論理がハイレベルからローレベルに遷移すると、トランジスタ４０１がオンからオフに遷移する。トランジスタ４０１がオフすると、電源電圧Ｖ１から供給される電流は、抵抗１０３を介してトランジスタ１１１のベース端子に流れ込み、トランジスタ１１１はオンする。一方、トランジスタ１１２はオフする。その結果、電源電圧Ｖ１から供給される電流は、抵抗１１０、トランジスタ１１１のコレクタ−エミッタ間、コンデンサ１１４を介してトランス１１５の１次巻線１１５ａに流れ込み、トランス１１５の１次巻線１１５ａが励磁される。 When the logic of the pulse signal CLK transitions from high level to low level, the transistor 401 transitions from on to off. When the transistor 401 is turned off, the current supplied from the power supply voltage V1 flows into the base terminal of the transistor 111 via the resistor 103, and the transistor 111 is turned on. On the other hand, the transistor 112 is turned off. As a result, the current supplied from the power supply voltage V1 flows into the primary winding 115a of the transformer 115 through the resistor 110, the collector-emitter of the transistor 111, and the capacitor 114, and the primary winding 115a of the transformer 115 is excited. Will be done.

トランス１１５の１次巻線１１５ａが励磁されると、トランス１１５の２次巻線１１５ｂには、１次巻線１１５ａと２次巻線１１５ｂとの巻数比に応じた電圧が誘起され、出力端１２２には２次巻線１１５ｂに誘起された電圧に応じた電圧が発生する。２次巻線１１５ｂに誘起された電圧から生じるトランス１１５の２次巻線１１５ｂに流れる電流は、ダイオード４０３を介して、コンデンサ４０２に流れこむ。また、２次巻線１１５ｂに流れる電流は、ダイオード４０３のカソード端子に接続されたツェナーダイオード１１６、抵抗４０４、ＧＮＤを介して、抵抗１１８と第１のコンデンサであるコンデンサ１１９にも流れる。第２の抵抗である抵抗１１８はコンデンサ１１９に並列に接続されている。抵抗１１８とコンデンサ１１９の一方の接続点はトランス１１５の２次巻線１１５ｂの他端に接続され、抵抗１１８とコンデンサ１１９の他方の接続点はＧＮＤに接続（接地）されている。コンデンサ１１９に充電された所定の直流電圧は、トランス１１５の２次巻線１１５ｂに発生した交流電圧に重畳され、抵抗１２１を介して出力端１２２に直流重畳交流高電圧として生成される。抵抗１１８及びコンデンサ１１９は、所定の直流電圧を生成する第２の生成手段として機能する。 When the primary winding 115a of the transformer 115 is excited, a voltage is induced in the secondary winding 115b of the transformer 115 according to the turns ratio of the primary winding 115a and the secondary winding 115b, and the output end A voltage corresponding to the voltage induced in the secondary winding 115b is generated in 122. The current flowing through the secondary winding 115b of the transformer 115 generated from the voltage induced in the secondary winding 115b flows into the capacitor 402 via the diode 403. Further, the current flowing through the secondary winding 115b also flows through the resistor 118 and the capacitor 119, which is the first capacitor, via the Zener diode 116, the resistor 404, and the GND connected to the cathode terminal of the diode 403. The second resistor, the resistor 118, is connected in parallel to the capacitor 119. One connection point between the resistor 118 and the capacitor 119 is connected to the other end of the secondary winding 115b of the transformer 115, and the other connection point between the resistor 118 and the capacitor 119 is connected (grounded) to GND. The predetermined DC voltage charged in the capacitor 119 is superimposed on the AC voltage generated in the secondary winding 115b of the transformer 115, and is generated as a DC superimposed AC high voltage on the output terminal 122 via the resistor 121. The resistor 118 and the capacitor 119 function as a second generating means for generating a predetermined DC voltage.

パルス信号ＣＬＫの論理がローレベルから再度ハイレベルに遷移すると、トランジスタ１１１はオフし、トランジスタ１１２がオンする。トランジスタ１１２がオンすると、トランス１１５の１次巻線１１５ａに流れる電流は、コンデンサ１１４、トランジスタ１１２、抵抗１１３を介してＧＮＤに流れ込む。このとき、トランス１１５の２次巻線１１５ｂにはトランジスタ１１２のオフ時とは逆向きに電圧が生じるため、２次巻線１１５ｂには電流は流れない。以上の動作をパルス信号ＣＬＫのデューティーで繰り返すことで、図７の電源装置は、直流重畳交流高電圧を生成する。 When the logic of the pulse signal CLK changes from the low level to the high level again, the transistor 111 is turned off and the transistor 112 is turned on. When the transistor 112 is turned on, the current flowing through the primary winding 115a of the transformer 115 flows into the GND via the capacitor 114, the transistor 112, and the resistor 113. At this time, since a voltage is generated in the secondary winding 115b of the transformer 115 in the direction opposite to that when the transistor 112 is off, no current flows in the secondary winding 115b. By repeating the above operation with the duty of the pulse signal CLK, the power supply device of FIG. 7 generates a DC superimposed AC high voltage.

上述した回路について、高電圧の出力を停止するときの動作を説明する。図８は高電圧の出力を停止するように指示されたときにＣＰＵ１０１が実行するフローチャートを示している。なお、高電圧の出力を停止するように指示する制御部は、ＣＰＵ１０１とは別に設けられているＣＰＵであってもよいし、ＣＰＵ１０１であってもよい。図９は高電圧の出力を停止するように指示されたときのタイムチャートを示している。図９（ｉ）はパルス信号ＣＬＫのハイレベル（Ｈ）、ローレベル（Ｌ）を示しており、（ｉｉ）はトランス１１５の２次巻線１１５ｂの出力端１２２から出力される電圧の変動を示している。（ｉｉ）の細線は直流電圧Ｖｄｃが重畳された交流電圧を示し、太線は直流電圧Ｖｄｃを示している。横軸はいずれも時間を示している。図９の領域Ａに示すように、ＣＰＵ１０１が所定のデューティーでパルス信号ＣＬＫを出力する区間では、交流電圧と直流電圧が重畳された高電圧が出力される。領域Ａでは、ＣＰＵ１０１は、直流電圧Ｖｄｃが例えばＶ（Ｖｄｃ＝Ｖ）となるようなデューティーでパルス信号ＣＬＫを出力している。 The operation of the above-described circuit when the high voltage output is stopped will be described. FIG. 8 shows a flowchart executed by the CPU 101 when instructed to stop the high voltage output. The control unit instructing to stop the output of the high voltage may be a CPU provided separately from the CPU 101, or may be the CPU 101. FIG. 9 shows a time chart when instructed to stop the high voltage output. FIG. 9 (i) shows the high level (H) and low level (L) of the pulse signal CLK, and FIG. 9 (ii) shows the fluctuation of the voltage output from the output terminal 122 of the secondary winding 115b of the transformer 115. It shows. The thin line (ii) shows the AC voltage on which the DC voltage Vdc is superimposed, and the thick line shows the DC voltage Vdc. The horizontal axis shows time. As shown in the region A of FIG. 9, in the section where the CPU 101 outputs the pulse signal CLK with a predetermined duty, a high voltage in which the AC voltage and the DC voltage are superimposed is output. In the region A, the CPU 101 outputs the pulse signal CLK with a duty such that the DC voltage Vdc becomes, for example, V (Vdc = V).

高電圧の出力を停止する指示を受けると、ＣＰＵ１０１は、ステップ（以下、Ｓとする）１０２で、パルス信号ＣＬＫの論理をハイレベルに固定する。これにより、図９の領域Ａの区間が終了し領域Ｂの区間に遷移する。ＣＰＵ１０１は、タイマ（不図示）をリセットしてスタートする。パルス信号ＣＬＫがハイレベルに固定されたため、トランジスタ４０１はオン状態を維持する。これにより、抵抗１０３、１１０、１１３、トランジスタ１１１、１１２で構成されるプッシュプル駆動回路３５０はプル動作を維持する。その結果、領域Ｂに示すように、トランス１１５の２次巻線１１５ｂには高電圧の交流電圧は生成されなくなる。 Upon receiving the instruction to stop the output of the high voltage, the CPU 101 fixes the logic of the pulse signal CLK to a high level in step 102 (hereinafter referred to as S) 102. As a result, the section of the area A in FIG. 9 ends and transitions to the section of the area B. The CPU 101 starts by resetting a timer (not shown). Since the pulse signal CLK is fixed at a high level, the transistor 401 keeps on. As a result, the push-pull drive circuit 350 composed of the resistors 103, 110, 113, and the transistors 111, 112 maintains the pull operation. As a result, as shown in region B, a high voltage AC voltage is not generated in the secondary winding 115b of the transformer 115.

Ｓ１０３でＣＰＵ１０１は、タイマを参照することにより、パルス信号ＣＬＫの論理をハイレベルに固定してからＸミリ秒（ｍｓｅｃ）（以下、待機時間Ｘという）が経過したか否かを判断する。Ｘミリ秒は、トランス１１５の２次側に蓄積された直流電圧Ｖｄｃの電荷が放電するまでの時間に設定されている。直流電圧Ｖｄｃの電荷の放電時間は、トランス１１５の２次側に設けられているコンデンサと抵抗の時定数により決定される。すなわち、直流電圧Ｖｄｃの電荷の放電時間においては、コンデンサ１１９、４０２、抵抗１１８が支配的となる。そのため、待機時間Ｘはコンデンサ１１９、４０２、抵抗１１８の回路定数や実機状態を加味し、適切な値に設定される。Ｓ１０３でＣＰＵ１０１は、待機時間Ｘミリ秒が経過していないと判断した場合、処理をＳ１０３に戻し、待機時間Ｘミリ秒が経過したと判断した場合、処理をＳ１０４に進める。Ｓ１０４でＣＰＵ１０１は、領域Ｂに示すように、トランス１１５の２次側の時定数で決まる待機時間Ｘが経過すると、直流電圧Ｖｄｃの電荷が放電され、高電圧の出力が停止された（高電圧出力オフ）と判断し、処理を終了する。なお、図９で示す待機時間Ｘは設定値であるため、電荷が放電される時間にマージンを取るために、十分長い時間に設定されることもあれば、電荷が放電される前の時間に設定されることもある。 By referring to the timer in S103, the CPU 101 determines whether or not X milliseconds (msec) (hereinafter, referred to as standby time X) has elapsed since the logic of the pulse signal CLK was fixed at a high level. X millisecond is set to the time until the electric charge of the DC voltage Vdc accumulated on the secondary side of the transformer 115 is discharged. The discharge time of the electric charge of the DC voltage Vdc is determined by the time constant of the capacitor and the resistor provided on the secondary side of the transformer 115. That is, the capacitors 119, 402, and the resistor 118 dominate in the discharge time of the electric charge of the DC voltage Vdc. Therefore, the standby time X is set to an appropriate value in consideration of the circuit constants of the capacitors 119, 402 and the resistor 118 and the actual machine state. If the CPU 101 determines in S103 that the waiting time X milliseconds has not elapsed, the process returns to S103, and if it determines that the waiting time X milliseconds has elapsed, the CPU 101 proceeds to the process in S104. In S104, as shown in the region B, when the standby time X determined by the time constant on the secondary side of the transformer 115 elapses, the electric charge of the DC voltage Vdc is discharged and the high voltage output is stopped (high voltage). Output is off), and the process ends. Since the standby time X shown in FIG. 9 is a set value, it may be set to a sufficiently long time in order to allow a margin for the time when the electric charge is discharged, or it may be set to a time before the electric charge is discharged. It may be set.

［画像形成装置］
電源装置を有する画像形成装置の一例として、レーザビームプリンタを例にあげて説明する。図１（ａ）に電子写真方式のプリンタの一例であるレーザビームプリンタの概略構成を示す。レーザビームプリンタ３００（以下、プリンタ３００という）は、静電潜像が形成される感光体としての感光ドラム３１１、感光ドラム３１１を一様に帯電する帯電部３１７（帯電手段）を備えている。プリンタ３００は、更に、感光ドラム３１１に静電潜像を形成する露光部３１９（露光手段）、感光ドラム３１１上に形成された静電潜像をトナーで現像する現像部３１２（現像手段）を備えている。そして、感光ドラム３１１に現像されたトナー像をカセット３１６から供給された被転写体としてのシート（不図示）に転写部３１８（転写手段）によって転写して、シートに転写したトナー像を定着器３１４で定着してトレイ３１５に排出する。この感光ドラム３１１、帯電部３１７、露光部３１９、現像部３１２、転写部３１８が画像形成部である。また、プリンタ３００は、後述する電源装置４００を備えている。なお、画像形成装置は、図１（ａ）に例示したものに限定されず、例えば複数の画像形成部を備える画像形成装置であってもよい。更に、感光ドラム３１１上のトナー像を中間転写ベルトに転写する１次転写部と、中間転写ベルト上のトナー像をシートに転写する２次転写部を備える画像形成装置であってもよい。 [Image forming device]
A laser beam printer will be described as an example of an image forming apparatus having a power supply device. FIG. 1A shows a schematic configuration of a laser beam printer, which is an example of an electrophotographic printer. The laser beam printer 300 (hereinafter referred to as a printer 300) includes a photosensitive drum 311 as a photoconductor on which an electrostatic latent image is formed, and a charging unit 317 (charging means) that uniformly charges the photosensitive drum 311. The printer 300 further includes an exposure unit 319 (exposure means) that forms an electrostatic latent image on the photosensitive drum 311 and a developing unit 312 (development means) that develops an electrostatic latent image formed on the photosensitive drum 311 with toner. I have. Then, the toner image developed on the photosensitive drum 311 is transferred to the sheet (not shown) as the transfer target supplied from the cassette 316 by the transfer unit 318 (transfer means), and the toner image transferred to the sheet is fixed. It is fixed at 314 and discharged to the tray 315. The photosensitive drum 311, the charging unit 317, the exposure unit 319, the developing unit 312, and the transfer unit 318 are image forming units. The printer 300 also includes a power supply device 400, which will be described later. The image forming apparatus is not limited to the one illustrated in FIG. 1A, and may be, for example, an image forming apparatus including a plurality of image forming portions. Further, the image forming apparatus may include a primary transfer unit that transfers the toner image on the photosensitive drum 311 to the intermediate transfer belt and a secondary transfer unit that transfers the toner image on the intermediate transfer belt to the sheet.

プリンタ３００は、画像形成部による画像形成動作や、シートの搬送動作を制御するＣＰＵを有するコントローラ３２０を備えている。電源装置４００は、例えばコントローラ３２０に電力を供給する低電圧電源と、帯電部３１７、現像部３１２、転写部３１８の少なくとも１つに交流高電圧を供給する高電圧電源と、を備えている。電源装置４００の高電圧電源は、交流電圧に直流電圧を重畳した交流電圧を出力する。 The printer 300 includes a controller 320 having a CPU that controls an image forming operation by an image forming unit and a sheet conveying operation. The power supply device 400 includes, for example, a low-voltage power supply that supplies power to the controller 320, and a high-voltage power supply that supplies an AC high voltage to at least one of the charging unit 317, the developing unit 312, and the transfer unit 318. The high-voltage power supply of the power supply device 400 outputs an AC voltage obtained by superimposing a DC voltage on an AC voltage.

［高電圧電源］
図１（ｂ）に実施例１の高電圧電源の回路図を示す。図７の構成と同じ構成には同じ符号を付す。図１（ｂ）の高電圧電源は、交流電圧を生成する昇圧トランスから交流電圧とともに直流電圧も生成する回路である。図１（ｂ）の高電圧電源では、交流電圧を生成するためのパルス信号のデューティーを変化させることで直流電圧が調整される。制御手段であるＣＰＵ１０１は、パルス信号ＣＬＫの出力、停止、デューティーを制御するＣＰＵであり、内部にタイマ（不図示）を有している。なお、ＣＰＵ１０１は、プリンタ３００が有するコントローラ３２０のＣＰＵであってもよいし、コントローラ３２０のＣＰＵとは独立に設けられた電源装置の制御用のＣＰＵであってもよく、以下の実施例についても同様とする。抵抗１０２、１０３、電界効果トランジスタ（以下、ＦＥＴとする）１０４は、ＣＰＵ１０１から出力されるパルス信号ＣＬＫの電圧を変換する回路である。ＦＥＴ１０４は、パルス信号ＣＬＫがハイレベルのときにオンされ、パルス信号ＣＬＫがローレベルのときにオフされる。 [High voltage power supply]
FIG. 1B shows a circuit diagram of the high voltage power supply of the first embodiment. The same components as those in FIG. 7 are designated by the same reference numerals. The high-voltage power supply shown in FIG. 1B is a circuit that generates a DC voltage as well as an AC voltage from a step-up transformer that generates an AC voltage. In the high-voltage power supply of FIG. 1B, the DC voltage is adjusted by changing the duty of the pulse signal for generating the AC voltage. The CPU 101, which is a control means, is a CPU that controls the output, stop, and duty of the pulse signal CLK, and has a timer (not shown) inside. The CPU 101 may be the CPU of the controller 320 included in the printer 300, or may be the CPU for controlling the power supply device provided independently of the CPU of the controller 320, and the following embodiments may also be performed. The same shall apply. The resistors 102 and 103 and the field effect transistor (hereinafter referred to as FET) 104 are circuits that convert the voltage of the pulse signal CLK output from the CPU 101. The FET 104 is turned on when the pulse signal CLK is high level and turned off when the pulse signal CLK is low level.

コンデンサ１０５はパルス信号ＣＬＫの直流成分をカットするカップリングコンデンサであり、電源電圧Ｖ１を抵抗１０６、１０７で分圧した電圧を中間電圧とする交流電圧を生成する。抵抗１０８、１０９、１１０、１１３、トランジスタ１１１、１１２、コンデンサ１１４は、トランス１１５に入力される交流電圧を生成する、駆動手段であるプッシュプル型の駆動回路１５０である。プッシュプル型の駆動回路１５０では、パルス信号ＣＬＫの論理がローレベルのとき、トランジスタ１１１がオンし、電源電圧Ｖ１から抵抗１１０、トランジスタ１１１、コンデンサ１１４を介してトランス１１５の１次巻線１１５ａに電流が流れ込む。これにより、トランス１１５の１次巻線１１５ａが励磁される。トランス１１５の１次巻線１１５ａが励磁されると、トランス１１５の２次巻線１１５ｂには、１次巻線１１５ａと２次巻線１１５ｂとの巻数比に応じた電圧が誘起され、出力端１２２には２次巻線１１５ｂに誘起された電圧に応じた電圧が発生する。 The capacitor 105 is a coupling capacitor that cuts the DC component of the pulse signal CLK, and generates an AC voltage having the voltage obtained by dividing the power supply voltage V1 by the resistors 106 and 107 as an intermediate voltage. The resistors 108, 109, 110, 113, the transistors 111, 112, and the capacitor 114 are push-pull type drive circuits 150 that are drive means for generating an AC voltage input to the transformer 115. In the push-pull type drive circuit 150, when the logic of the pulse signal CLK is low level, the transistor 111 is turned on, and the power supply voltage V1 is connected to the primary winding 115a of the transformer 115 via the resistor 110, the transistor 111, and the capacitor 114. Current flows in. As a result, the primary winding 115a of the transformer 115 is excited. When the primary winding 115a of the transformer 115 is excited, a voltage is induced in the secondary winding 115b of the transformer 115 according to the turns ratio of the primary winding 115a and the secondary winding 115b, and the output end A voltage corresponding to the voltage induced in the secondary winding 115b is generated in 122.

トランス１１５の２次巻線１１５ｂに生じる電流は、抵抗１２０、ツェナーダイオード１１６、ダイオード１１７、ＧＮＤを介してコンデンサ１１９と抵抗１１８に流れ込む。トランス１１５の２次巻線１１５ｂに誘起された電圧の波形において、上端のピーク電圧は、ツェナーダイオード１１６によりクランプされ、コンデンサ１１９には直流電圧Ｖｄｃが充電される。ダイオード１１７は、トランス１１５の２次巻線１１５ｂに誘起された電圧の波形における下端の電圧が出力される区間において、逆方向に電流が流れることを防止する目的で接続されている。抵抗１２１は出力端１２２の保護抵抗である。出力端１２２には、高電圧電源により動作させる負荷が接続される。負荷は、例えば、プリンタ３００の帯電部３１７、現像部３１２、転写部３１８等である。 The current generated in the secondary winding 115b of the transformer 115 flows into the capacitor 119 and the resistor 118 via the resistor 120, the Zener diode 116, the diode 117, and the GND. In the waveform of the voltage induced in the secondary winding 115b of the transformer 115, the peak voltage at the upper end is clamped by the Zener diode 116, and the capacitor 119 is charged with the DC voltage Vdc. The diode 117 is connected for the purpose of preventing current from flowing in the reverse direction in the section where the voltage at the lower end of the waveform of the voltage induced in the secondary winding 115b of the transformer 115 is output. The resistor 121 is a protective resistor for the output end 122. A load operated by a high voltage power supply is connected to the output terminal 122. The load is, for example, a charging unit 317, a developing unit 312, a transfer unit 318, or the like of the printer 300.

パルス信号ＣＬＫの論理がローレベルからハイレベルに遷移すると、トランス１１５の２次巻線１１５ｂにはパルス信号ＣＬＫの論理がローレベルのときとは逆向きの電圧が誘起される。このときトランス１１５の２次巻線１１５ｂに生じる電流は、コンデンサ１１９、ＧＮＤ、コンデンサ１３１、ダイオード１３０、抵抗１２０を介して流れる。ダイオード１３０は、カソード端子にトランス１１５の一端が接続されている。 When the logic of the pulse signal CLK changes from the low level to the high level, a voltage is induced in the secondary winding 115b of the transformer 115 in the direction opposite to that when the logic of the pulse signal CLK is low level. At this time, the current generated in the secondary winding 115b of the transformer 115 flows through the capacitor 119, GND, the capacitor 131, the diode 130, and the resistor 120. In the diode 130, one end of the transformer 115 is connected to the cathode terminal.

ここで、ダイオード１３０、コンデンサ１３１、１３５、抵抗１３２、１３３、１３４は、トランス１１５の出力電圧の波形の下端のピーク電圧をホールドすることにより電圧を検知する第１の回路として機能する電圧検知回路１５５である。なお、電圧検知回路１５５は、トランス１１５の出力電圧の波形の下端又は上端のいずれか一方のピーク電圧をホールドしてもよいし、下端及び上端の両方のピーク電圧をホールドする回路でもよい。トランス１１５の出力電圧の波形の下端のピーク電圧（以下、下端ピーク電圧という）は、第１のダイオードであるダイオード１３０、第２のコンデンサであるコンデンサ１３１により整流、平滑される。整流、平滑された電圧は、抵抗１３２、１３３、１３４により分圧され、分圧された電圧は、オペアンプ１３６の非反転入力端子に入力される。電源電圧Ｖ２は、電圧検知回路１５５用の電源電圧である。直列に接続された抵抗１３２と抵抗１３４は、第１の抵抗として機能する。直列に接続された抵抗１３２、１３４は、コンデンサ１３１に並列に接続されている。コンデンサ１３１と抵抗１３２、１３４の一方の接続点はダイオード１３０のアノード端子に接続され、コンデンサ１３１と抵抗１３２、１３４の他方の接続点は接地されている。 Here, the diode 130, the capacitors 131, 135, the resistors 132, 133, and 134 are voltage detection circuits that function as a first circuit that detects the voltage by holding the peak voltage at the lower end of the waveform of the output voltage of the transformer 115. It is 155. The voltage detection circuit 155 may hold the peak voltage of either the lower end or the upper end of the waveform of the output voltage of the transformer 115, or may hold the peak voltage of both the lower end and the upper end. The peak voltage at the lower end of the waveform of the output voltage of the transformer 115 (hereinafter referred to as the peak voltage at the lower end) is rectified and smoothed by the diode 130 which is the first diode and the capacitor 131 which is the second capacitor. The rectified and smoothed voltage is divided by the resistors 132, 133, and 134, and the divided voltage is input to the non-inverting input terminal of the operational amplifier 136. The power supply voltage V2 is a power supply voltage for the voltage detection circuit 155. The resistor 132 and the resistor 134 connected in series function as a first resistor. The resistors 132 and 134 connected in series are connected in parallel to the capacitor 131. One connection point between the capacitor 131 and the resistors 132 and 134 is connected to the anode terminal of the diode 130, and the other connection point between the capacitor 131 and the resistors 132 and 134 is grounded.

ＣＰＵ１０１はパルス信号ＰＷＭを出力している。ＣＰＵ１０１から出力されたパルス信号ＰＷＭは、抵抗１３７、コンデンサ１３８により平滑され、平滑された直流電圧はオペアンプ１３６の反転入力端子に入力されている。ＣＰＵ１０１は、パルス信号ＰＷＭのデューティーを変化させることで、オペアンプ１３６の反転入力端子に入力される直流電圧を変化させることができる。コンデンサ１３９はオペアンプ１３６の出力電圧を安定させるためのコンデンサである。オペアンプ１３６は反転入力端子と非反転入力端子とにそれぞれ入力された電圧が等しくなるように、出力電圧を制御する。すなわち、オペアンプ１３６は、下端ピーク電圧を一定電圧とするようにフィードバック制御を行っている。ＣＰＵ１０１から出力されるパルス信号ＰＷＭのデューティーを変化させることで、下端ピーク電圧を変化させることができる。 The CPU 101 outputs a pulse signal PWM. The pulse signal PWM output from the CPU 101 is smoothed by a resistor 137 and a capacitor 138, and the smoothed DC voltage is input to the inverting input terminal of the operational amplifier 136. The CPU 101 can change the DC voltage input to the inverting input terminal of the operational amplifier 136 by changing the duty of the pulse signal PWM. The capacitor 139 is a capacitor for stabilizing the output voltage of the operational amplifier 136. The operational amplifier 136 controls the output voltage so that the voltages input to the inverting input terminal and the non-inverting input terminal are equal to each other. That is, the operational amplifier 136 performs feedback control so that the lower end peak voltage is a constant voltage. The lower end peak voltage can be changed by changing the duty of the pulse signal PWM output from the CPU 101.

［高電圧電源の出力停止時の動作］
図１（ｂ）の高電圧電源について、高電圧の出力を停止する際（出力オフ時）の動作を説明する。実施例１では、プリンタ３００で使用する高電圧回路を想定しており、出力端１２２はトランス１１５の２次側と比べて高インピーダンスとなっている。図２は高電圧の出力を停止する際のフローチャートを示しており、図３は高電圧の出力を停止する際の制御のタイムチャートを示している。図３（ｉ）はパルス信号ＣＬＫのハイレベル、ローレベルを示しており、（ｉｉ）は図１（ｂ）の高電圧電源の出力端１２２から出力される電圧の変動を示している。（ｉｉ）の細線は出力端１２２から出力される交流電圧を示し、太線は抵抗１１８の両端に発生する直流電圧Ｖｄｃを示している。横軸はいずれも時間を示している。 [Operation when the output of the high voltage power supply is stopped]
The operation of the high-voltage power supply shown in FIG. 1B when the high-voltage output is stopped (when the output is off) will be described. In the first embodiment, a high voltage circuit used in the printer 300 is assumed, and the output terminal 122 has a higher impedance than the secondary side of the transformer 115. FIG. 2 shows a flowchart when the high voltage output is stopped, and FIG. 3 shows a control time chart when the high voltage output is stopped. FIG. 3 (i) shows the high level and the low level of the pulse signal CLK, and FIG. 3 (ii) shows the fluctuation of the voltage output from the output terminal 122 of the high voltage power supply of FIG. 1 (b). The thin line (ii) shows the AC voltage output from the output end 122, and the thick line shows the DC voltage Vdc generated at both ends of the resistor 118. The horizontal axis shows time.

図３の領域Ｃ示すように、ＣＰＵ１０１が所定のデューティーでパルス信号ＣＬＫを出力する区間では、交流電圧と直流電圧が重畳された高電圧が出力される。領域Ｃでは、ＣＰＵ１０１は、直流電圧Ｖｄｃが例えばＶとなるように（Ｖｄｃ＝Ｖ）、パルス信号ＣＬＫのデューティーを制御している。ＣＰＵ１０１は、高電圧の出力を停止する際、Ｓ１０６以降の処理を実行する。これにより、領域Ｃの区間が終了し、領域Ｄの区間に遷移する。Ｓ１０６でＣＰＵ１０１は、直流電圧Ｖｄｃがゼロ電位となるように（Ｖｄｃ＝０）パルス信号ＣＬＫのデューティーを設定し、パルス信号ＣＬＫを出力する。ここで、ＣＰＵ１０１は、直流電圧Ｖｄｃがゼロ電位となるようにパルス信号ＣＬＫのデューティーを設定している。しかし、ＣＰＵ１０１は、領域Ｃの直流電圧ＶｄｃであるＶよりも低い直流電圧Ｖ３（Ｖ３＜Ｖ）となるようにパルス信号ＣＬＫのデューティーを設定してもよい。ＣＰＵ１０１は、タイマ（不図示）をリセットしてスタートさせる。なお、実施例１では、パルス信号ＣＬＫのハイレベルのデューティー（以下、正デューティーという）を領域Ｃにおける４５％から領域Ｄでは２０％に変更した場合で説明する。 As shown in region C of FIG. 3, in the section where the CPU 101 outputs the pulse signal CLK with a predetermined duty, a high voltage in which the AC voltage and the DC voltage are superimposed is output. In the region C, the CPU 101 controls the duty of the pulse signal CLK so that the DC voltage Vdc becomes, for example, V (Vdc = V). When the high voltage output is stopped, the CPU 101 executes the processes after S106. As a result, the section of the area C ends, and the section transitions to the section of the area D. In S106, the CPU 101 sets the duty of the pulse signal CLK so that the DC voltage Vdc becomes a zero potential (Vdc = 0), and outputs the pulse signal CLK. Here, the CPU 101 sets the duty of the pulse signal CLK so that the DC voltage Vdc becomes a zero potential. However, the CPU 101 may set the duty of the pulse signal CLK so that the DC voltage V3 (V3 <V) is lower than V, which is the DC voltage Vdc in the region C. The CPU 101 resets and starts a timer (not shown). In the first embodiment, the case where the high level duty of the pulse signal CLK (hereinafter referred to as the positive duty) is changed from 45% in the region C to 20% in the region D will be described.

領域Ｄに示すように、パルス信号ＣＬＫの正デューティーを２０％にすることで、直流電圧Ｖｄｃがゼロ電位に近づく。パルス信号ＣＬＫがローレベルのとき、コンデンサ１１９はトランス１１５の２次巻線１１５ｂに流れる電流で電荷が充電される一方で、コンデンサ１３１は抵抗１３２を介して電荷が放電される。また、パルス信号ＣＬＫがハイレベルのとき、コンデンサ１３１が充電される一方で、コンデンサ１１９は放電される。ここで、領域Ｃ、領域Ｄにおけるコンデンサ１３１は、パルス信号ＣＬＫがローレベルのときに放電された電荷を、パルス信号ＣＬＫがハイレベルのときに充電するという動作をしている。コンデンサ１３１には、トランス１１５の２次巻線１１５ｂに流れる電流だけでなく、コンデンサ１１９から放電された電荷も流れ込み、コンデンサ１３１は充電される。これは、一般的に抵抗１１８は、数ＭΩから数１０ＭΩの定数で構成されるため、コンデンサ１３１を介した電流経路の方が抵抗１１８を介した電流経路よりもインピーダンスが低いからである。なお、前述したように出力端１２２は高インピーダンスとなっているため、出力端１２２を介した電流経路に電流はほぼ流れない。その結果、従来例ではコンデンサ１１９の電荷が抵抗１１８を介して放電されるのに対し、実施例１では、抵抗１１８より低インピーダンスのコンデンサ１３１を介した電流経路で、コンデンサ１１９の電荷が放電される。このため、実施例１の構成の方が従来例よりトランス１１５の２次側に充電された電荷を早く放電することができ、直流電圧Ｖｄｃの立下りが早くなる。 As shown in the region D, by setting the positive duty of the pulse signal CLK to 20%, the DC voltage Vdc approaches the zero potential. When the pulse signal CLK is low level, the capacitor 119 is charged with the current flowing through the secondary winding 115b of the transformer 115, while the capacitor 131 is charged with the resistor 132. Further, when the pulse signal CLK is at a high level, the capacitor 131 is charged while the capacitor 119 is discharged. Here, the capacitor 131 in the regions C and D operates to charge the electric charge discharged when the pulse signal CLK is at a low level and when the pulse signal CLK is at a high level. Not only the current flowing through the secondary winding 115b of the transformer 115 but also the electric charge discharged from the capacitor 119 also flows into the capacitor 131, and the capacitor 131 is charged. This is because the resistor 118 is generally composed of a constant of several MΩ to several tens of MΩ, and therefore the impedance of the current path via the capacitor 131 is lower than that of the current path via the resistor 118. Since the output end 122 has a high impedance as described above, almost no current flows in the current path via the output end 122. As a result, in the conventional example, the electric charge of the capacitor 119 is discharged through the resistor 118, whereas in the first embodiment, the electric charge of the capacitor 119 is discharged in the current path through the capacitor 131 having an impedance lower than that of the resistor 118. To. Therefore, in the configuration of the first embodiment, the electric charge charged on the secondary side of the transformer 115 can be discharged earlier than in the conventional example, and the falling edge of the DC voltage Vdc becomes faster.

Ｓ１０７でＣＰＵ１０１は、タイマを参照することにより、パルス信号ＣＬＫのデューティーを切り替えてから、所定の時間Ｙミリ秒が経過したか否かを判断する。Ｓ１０７でＣＰＵ１０１は、所定の時間Ｙミリ秒が経過していないと判断した場合、処理をＳ１０７に戻し、所定の時間Ｙミリ秒が経過したと判断した場合、処理をＳ１０８に進める。Ｓ１０８でＣＰＵ１０１は、パルス信号ＣＬＫの論理をハイレベルに固定する。ＣＰＵ１０１は、タイマをリセットしてスタートさせる。ここで、所定の時間Ｙは、あらかじめパルス信号ＣＬＫの正デューティーを、例えば４５％から２０％に切り替えたときに、直流電圧Ｖｄｃがゼロ電位になる時間を見積もっておき、見積もった時間に基づき最適な値に設定される。パルス信号ＣＬＫの論理がハイレベルに固定されると、領域Ｄから領域Ｅに遷移する。 In S107, the CPU 101 determines whether or not a predetermined time Y milliseconds has elapsed after switching the duty of the pulse signal CLK by referring to the timer. If the CPU 101 determines in S107 that the predetermined time Y milliseconds has not elapsed, the process returns to S107, and if it determines that the predetermined time Y milliseconds has elapsed, the process proceeds to S108. In S108, the CPU 101 fixes the logic of the pulse signal CLK to a high level. The CPU 101 resets the timer and starts it. Here, the predetermined time Y is optimal based on the estimated time in which the DC voltage Vdc becomes the zero potential when the positive duty of the pulse signal CLK is switched from 45% to 20% in advance. Value is set. When the logic of the pulse signal CLK is fixed at a high level, the transition from the area D to the area E occurs.

Ｓ１０９でＣＰＵ１０１は、タイマを参照することにより、領域Ｄから領域Ｅに遷移してから所定の時間Ｚミリ秒が経過したか否かを判断する。Ｓ１０９でＣＰＵ１０１は、所定の時間Ｚミリ秒が経過していないと判断した場合、処理をＳ１０９に戻し、所定の時間Ｚミリ秒が経過したと判断した場合、処理をＳ１１０に進める。Ｓ１１０でＣＰＵ１０１は、高電圧の出力が停止したと判断し、処理を終了する。所定の時間Ｚは、あらかじめパルス信号ＣＬＫの正デューティーを、例えば２０％からハイレベルに固定したときに、交流電圧がゼロ電位になる時間を見積もっておき、見積もった時間に基づき最適な値に設定される。なお、図３の所定の時間Ｙ、Ｚはあくまで設定値であるため、コンデンサ１１９に充電された電荷が放電される時間のマージンを取るために、十分長い時間に設定してもよい。また、製品仕様上許容される範囲であれば、コンデンサ１１９の電荷の放電が終了する前の時間に設定してもよい。 By referring to the timer in S109, the CPU 101 determines whether or not a predetermined time Z milliseconds has elapsed since the transition from the area D to the area E. If the CPU 101 determines in S109 that the predetermined time Z milliseconds has not elapsed, the process returns to S109, and if it determines that the predetermined time Z milliseconds has elapsed, the process proceeds to S110. In S110, the CPU 101 determines that the high voltage output has stopped, and ends the process. For the predetermined time Z, when the positive duty of the pulse signal CLK is fixed in advance from, for example, 20% to a high level, the time at which the AC voltage becomes zero potential is estimated, and the optimum value is set based on the estimated time. Will be done. Since the predetermined times Y and Z in FIG. 3 are only set values, they may be set to a sufficiently long time in order to allow a margin for the time when the electric charge charged in the capacitor 119 is discharged. Further, if it is within a range permitted by the product specifications, it may be set to the time before the discharge of the electric charge of the capacitor 119 is completed.

［感光ドラムの削れ量の改善］
実施例１において、交流電圧のピークトゥピーク電圧（上端電圧−下端電圧）を１５００Ｖ、直流電圧Ｖｄｃを−３７５Ｖ、抵抗１１８、１３２を１０ＭΩ、コンデンサ１１９を４７００ｐＦ、コンデンサ１３１を２２００ｐＦにそれぞれ設定する。このような設定値の場合、従来例における図９の領域Ｂは１８０ミリ秒、実施例１の図３の領域Ｄは１７ミリ秒となる。実施例１の構成では、高電圧の出力停止を指示してから高電圧の出力が実際に停止されるまでの時間を、従来例よりも１６３ミリ秒短縮することができる。なお、上述した構成は実施例１を説明するための一例であり、実施例１の回路設定に限定されない。 [Improvement of scraping amount of photosensitive drum]
In the first embodiment, the peak-to-peak voltage (upper end voltage-lower end voltage) of the AC voltage is set to 1500 V, the DC voltage Vdc is set to -375 V, the resistors 118 and 132 are set to 10 MΩ, the capacitor 119 is set to 4700 pF, and the capacitor 131 is set to 2200 pF. In the case of such a set value, the area B of FIG. 9 in the conventional example is 180 milliseconds, and the area D of FIG. 3 of the first embodiment is 17 milliseconds. In the configuration of the first embodiment, the time from the instruction to stop the high voltage output to the actual stop of the high voltage output can be shortened by 163 milliseconds as compared with the conventional example. The above-described configuration is an example for explaining the first embodiment, and is not limited to the circuit setting of the first embodiment.

実施例１の高電圧電源を画像形成装置の交流現像回路に適用した場合の効果を説明する。一例として、ある画像形成装置の動作シーケンスを考える。シート１枚をプリントするために帯電電圧を従来よりも１６３ミリ秒早く停止させた場合、シート１枚あたりの感光ドラム３１１の削れ量は、従来の削れ量に比べて２．２％改善できることが確認されている。寿命まで２００００枚を印刷できる感光ドラム３１１において、シート１枚当たりの削れ量が従来の削れ量に比べて２．２％改善できた場合、１６３ミリ秒の時間の短縮により、２０４４０枚のプリントを実行することができる。つまり、プリントの実行枚数にして４４０枚分、感光ドラム３１１の寿命を延長させることができる。 The effect when the high-voltage power supply of the first embodiment is applied to the AC development circuit of the image forming apparatus will be described. As an example, consider an operation sequence of an image forming apparatus. When the charging voltage is stopped 163 milliseconds earlier than before to print one sheet, the amount of scraping of the photosensitive drum 311 per sheet can be improved by 2.2% compared to the conventional amount of scraping. It has been confirmed. In the photosensitive drum 311 capable of printing 20000 sheets until the end of its life, if the amount of scraping per sheet can be improved by 2.2% compared to the conventional amount of scraping, 20440 sheets can be printed by shortening the time by 163 milliseconds. Can be executed. That is, the life of the photosensitive drum 311 can be extended by 440 prints.

以上のような制御を実施することで、従来の制御よりも早く高電圧出力をゼロ電位に近づけることができる。その結果、直流重畳交流高電圧回路を有する画像形成装置においては、交流帯電電圧の印加時間を短縮することができ、感光体の寿命を延長することができる。なお、高電圧を生成するためのパルス信号ＣＬＫのデューティーを、直流電圧Ｖｄｃをゼロ電位又は直流電圧Ｖｄｃよりも低い電位に設定することで高電圧出力の停止を早くする制御を実施する構成は、実施例１の回路構成に限定されない。以上、実施例１によれば、交流電圧に直流電圧を重畳した交流電圧を生成する高電圧電源において、高電圧電源を停止させる際の出力電圧の立下りに要する時間を短縮することができる。 By performing the above control, the high voltage output can be brought closer to the zero potential faster than the conventional control. As a result, in the image forming apparatus having the DC superimposition AC high voltage circuit, the application time of the AC charging voltage can be shortened, and the life of the photoconductor can be extended. The duty of the pulse signal CLK for generating a high voltage is set to a zero potential for the DC voltage Vdc or a potential lower than the DC voltage Vdc, so that the control for accelerating the stop of the high voltage output is performed. The circuit configuration is not limited to that of the first embodiment. As described above, according to the first embodiment, in the high voltage power supply that generates the AC voltage in which the DC voltage is superimposed on the AC voltage, the time required for the output voltage to fall when the high voltage power supply is stopped can be shortened.

図４に実施例２を説明するための高電圧電源の回路図を示す。図４の高電圧電源は、交流電圧を生成する昇圧トランスと、直流電圧を生成する昇圧トランスとを、独立に設けた回路である。実施例２の高電圧電源は、両方の昇圧トランスの２次側を接続することで、直流重畳交流高電圧を生成している。図４の動作を説明する。図１（ｂ）と同一部分においては同一符号を付し、図１（ｂ）と同じ回路の詳細な説明は省略する。 FIG. 4 shows a circuit diagram of a high voltage power supply for explaining the second embodiment. The high-voltage power supply of FIG. 4 is a circuit in which a step-up transformer that generates an AC voltage and a step-up transformer that generates a DC voltage are independently provided. The high-voltage power supply of the second embodiment generates a DC superimposed AC high voltage by connecting the secondary sides of both step-up transformers. The operation of FIG. 4 will be described. The same parts as those in FIG. 1 (b) are designated by the same reference numerals, and detailed description of the same circuit as in FIG. 1 (b) will be omitted.

［高電圧電源］
ＣＰＵ１０１はパルス信号ＣＬＫの出力、停止、デューティーに加え、パルス信号ＣＬＫ２の出力、停止、デューティーを制御する。ＣＰＵ１０１は、所定のデューティーのパルス信号ＣＬＫ２を出力することで、抵抗５０１を介してＦＥＴ５０３のスイッチング動作を行う。トランス５０６は１次巻線と２次巻線を有し、所定の直流電圧を生成する第２の生成手段として機能する。トランス５０６の２次巻線には、第１のコンデンサであるコンデンサ５０８が接続されている。コンデンサ５０８には、第２の抵抗である抵抗５０９が並列に接続されている。コンデンサ５０８と抵抗５０９の一方の接続点はトランス１１５の２次巻線１１５ｂの他端に接続され、コンデンサ５０８と抵抗５０９の他方の接続点は接地されている。ＦＥＴ５０３がオンしたとき、トランス５０６の１次巻線には抵抗５０２を介して電源電圧Ｖ１から電流が流れ込み、トランス５０６の１次巻線が励磁される。トランス５０６の１次巻線が励磁されると、トランス５０６の２次巻線には、１次巻線と２次巻線との巻数比に応じた電圧が誘起される。ただし、ダイオード５０７により電流が流れる方向が制限されるため、トランス５０６の２次側には電流は流れない。 [High voltage power supply]
The CPU 101 controls the output, stop, and duty of the pulse signal CLK2 in addition to the output, stop, and duty of the pulse signal CLK2. The CPU 101 outputs a pulse signal CLK2 having a predetermined duty to perform a switching operation of the FET 503 via the resistor 501. The transformer 506 has a primary winding and a secondary winding, and functions as a second generation means for generating a predetermined DC voltage. A capacitor 508, which is a first capacitor, is connected to the secondary winding of the transformer 506. A second resistor, a resistor 509, is connected in parallel to the capacitor 508. One connection point between the capacitor 508 and the resistor 509 is connected to the other end of the secondary winding 115b of the transformer 115, and the other connection point between the capacitor 508 and the resistor 509 is grounded. When the FET 503 is turned on, a current flows from the power supply voltage V1 through the resistor 502 into the primary winding of the transformer 506, and the primary winding of the transformer 506 is excited. When the primary winding of the transformer 506 is excited, a voltage is induced in the secondary winding of the transformer 506 according to the turns ratio of the primary winding and the secondary winding. However, since the direction in which the current flows is limited by the diode 507, no current flows on the secondary side of the transformer 506.

パルス信号ＣＬＫ２のデューティーで決まる時間によりパルス信号ＣＬＫ２の論理がハイレベルからローレベルに遷移すると、ＦＥＴ５０３がオフする。トランス５０６の１次側では、トランス５０６の回生電流がダイオード５０５、トランス５０６を介してコンデンサ５０４に流れ込み、回生電流がコンデンサ５０４に充電される。一方、トランス５０６の２次巻線には、ＦＥＴ５０３がオンしたときとは逆向きの電圧が誘起され、トランス５０６の２次側には、コンデンサ５０８と抵抗５０９を介してダイオード５０７に電流が流れる。このとき、コンデンサ５０８に充電される電荷は、高電圧電源の直流電圧Ｖｄｃとして生成される。 When the logic of the pulse signal CLK2 changes from the high level to the low level according to the time determined by the duty of the pulse signal CLK2, the FET 503 is turned off. On the primary side of the transformer 506, the regenerative current of the transformer 506 flows into the capacitor 504 via the diode 505 and the transformer 506, and the regenerative current is charged into the capacitor 504. On the other hand, a voltage opposite to that when the FET 503 is turned on is induced in the secondary winding of the transformer 506, and a current flows through the diode 507 via the capacitor 508 and the resistor 509 on the secondary side of the transformer 506. .. At this time, the electric charge charged in the capacitor 508 is generated as the DC voltage Vdc of the high voltage power supply.

コンデンサ５０８の一端は、ダイオード５０７のアノードに接続され、他端はＧＮＤに接続されている。コンデンサ５０８に充電された直流電圧Ｖｄｃは、交流電圧を生成するトランス１１５を介して出力端１２２から出力される。なお、第１のダイオードであるダイオード１３０、第２のコンデンサであるコンデンサ１３１、第１の抵抗である抵抗１３２は、トランス１１５の２次巻線１１５ｂに発生した交流電圧の波形の下端電圧をクランプする回路であり、第１の回路として機能する。ダイオード１３０は、トランス１１５の一端にカソード端子が接続されている。抵抗１３２は、コンデンサ１３１に並列に接続されている。コンデンサ１３１と抵抗１３２の一方の接続点はダイオード１３０のアノード端子に接続され、コンデンサ１３１と抵抗１３２の他方の接続点は接地されている。 One end of the capacitor 508 is connected to the anode of the diode 507 and the other end is connected to the GND. The DC voltage Vdc charged in the capacitor 508 is output from the output terminal 122 via a transformer 115 that generates an AC voltage. The diode 130, which is the first diode, the capacitor 131, which is the second capacitor, and the resistor 132, which is the first resistor, clamp the lower end voltage of the waveform of the AC voltage generated in the secondary winding 115b of the transformer 115. It is a circuit that functions as a first circuit. The diode 130 has a cathode terminal connected to one end of the transformer 115. The resistor 132 is connected in parallel to the capacitor 131. One connection point between the capacitor 131 and the resistor 132 is connected to the anode terminal of the diode 130, and the other connection point between the capacitor 131 and the resistor 132 is grounded.

実施例２では、コンデンサ１３１と抵抗１３２は、実施例１のような電圧検知回路１５５としてではなく、直流電圧Ｖｄｃが充電されているコンデンサ５０８の電荷を早く放電させるための機能を果たしている。また、図４の回路では、トランス１１５の２次巻線１１５ｂに発生した交流電圧の波形の上端電圧をクランプするツェナーダイオード１１６と、ダイオード１１７は接続されていない。以上説明したように図４の回路構成では、交流電圧と直流電圧を独立したトランスを用いて生成し、直流電圧を交流電圧に重畳することで直流重畳交流電圧を生成している。 In the second embodiment, the capacitor 131 and the resistor 132 serve not as the voltage detection circuit 155 as in the first embodiment, but as a function for quickly discharging the electric charge of the capacitor 508 charged with the DC voltage Vdc. Further, in the circuit of FIG. 4, the Zener diode 116 that clamps the upper end voltage of the waveform of the AC voltage generated in the secondary winding 115b of the transformer 115 and the diode 117 are not connected. As described above, in the circuit configuration of FIG. 4, the AC voltage and the DC voltage are generated by using independent transformers, and the DC voltage is superimposed on the AC voltage to generate the DC superimposed AC voltage.

［高電圧電源の出力停止時の動作］
上述した回路について、高電圧出力を停止する際の動作を説明する。実施例２では、プリンタ３００で使用する高電圧回路を想定しており、出力端１２２はトランス１１５の２次側と比べて高インピーダンスとなっている。図５は高電圧の出力を停止させる際のフローチャートを示しており、図６は高電圧の出力を停止させる際の制御のタイムチャートを示している。図６（ｉ）はパルス信号ＣＬＫのハイレベル、ローレベルを示しており、（ｉｉ）はパルス信号ＣＬＫ２のハイレベル、ローレベルを示している。図６（ｉｉｉ）は図４の高電圧電源の出力端１２２の電圧の変動を示している。（ｉｉｉ）で、細線は高電圧出力の交流電圧を示し、太線は高電圧出力の直流電圧Ｖｄｃを示している。横軸はいずれも時間を示している。 [Operation when the output of the high voltage power supply is stopped]
The operation when the high voltage output is stopped will be described with respect to the above-described circuit. In the second embodiment, a high voltage circuit used in the printer 300 is assumed, and the output terminal 122 has a higher impedance than the secondary side of the transformer 115. FIG. 5 shows a flowchart when stopping the high voltage output, and FIG. 6 shows a control time chart when stopping the high voltage output. FIG. 6 (i) shows the high level and the low level of the pulse signal CLK, and FIG. 6 (ii) shows the high level and the low level of the pulse signal CLK2. FIG. 6 (iii) shows the fluctuation of the voltage at the output terminal 122 of the high voltage power supply of FIG. In (iii), the thin line indicates the AC voltage of the high voltage output, and the thick line indicates the DC voltage Vdc of the high voltage output. The horizontal axis shows time.

図６の領域Ｃ示すように、ＣＰＵ１０１が所定のデューティーでパルス信号ＣＬＫ、ＣＬＫ２をそれぞれ出力すると、交流電圧と直流電圧Ｖｄｃが重畳された高電圧が出力される。領域Ｃでは、ＣＰＵ１０１は、直流電圧Ｖｄｃが例えばＶとなるように（Ｖｄｃ＝Ｖ）、パルス信号ＣＬＫ２のデューティーを設定している。ＣＰＵ１０１が高電圧電源からの出力を停止する処理を開始すると、領域Ｃから領域Ｄの区間に遷移する。Ｓ２０６でＣＰＵ１０１は、パルス信号ＣＬＫを直流電圧Ｖｄｃがゼロ電位となるようなデューティーに設定し、パルス信号ＣＬＫ２の論理をローレベルに固定する。ここで、実施例１と同様に、ＣＰＵ１０１は、領域Ｃの直流電圧ＶｄｃであるＶよりも低い直流電圧Ｖ３（Ｖ３＜Ｖ）となるようにパルス信号ＣＬＫのデューティーを設定してもよい。ＣＰＵ１０１は、タイマをリセットしてスタートさせる。実施例２では、パルス信号ＣＬＫの正デューティーを、例えば４５％から２０％に変更する。領域Ｄに示すように、パルス信号ＣＬＫの正デューティーを２０％にすることで、直流電圧Ｖｄｃがゼロ電位に近づく。従来の高電圧の出力を停止する際の動作は、パルス信号ＣＬＫ、ＣＬＫ２を高電圧の出力を停止させる際の論理に固定するだけである。すなわち、従来の制御では、パルス信号ＣＬＫをハイレベルに固定し、パルス信号ＣＬＫ２をローレベルに固定するだけである。そのため、従来の高電圧電源では、図９の領域Ｂと同じように、トランス５０６で生成される直流電圧Ｖｄｃは抵抗５０９を介して放電される。 As shown in region C of FIG. 6, when the CPU 101 outputs the pulse signals CLK and CLK2 with predetermined duties, respectively, a high voltage in which the AC voltage and the DC voltage Vdc are superimposed is output. In the region C, the CPU 101 sets the duty of the pulse signal CLK2 so that the DC voltage Vdc is, for example, V (Vdc = V). When the CPU 101 starts the process of stopping the output from the high-voltage power supply, the transition from the area C to the section of the area D occurs. In S206, the CPU 101 sets the pulse signal CLK to a duty such that the DC voltage Vdc becomes a zero potential, and fixes the logic of the pulse signal CLK2 to a low level. Here, as in the first embodiment, the CPU 101 may set the duty of the pulse signal CLK so that the DC voltage V3 (V3 <V) is lower than V, which is the DC voltage Vdc in the region C. The CPU 101 resets the timer and starts it. In the second embodiment, the positive duty of the pulse signal CLK is changed from, for example, 45% to 20%. As shown in the region D, by setting the positive duty of the pulse signal CLK to 20%, the DC voltage Vdc approaches the zero potential. The conventional operation when stopping the high voltage output is only fixing the pulse signals CLK and CLK2 to the logic when stopping the high voltage output. That is, in the conventional control, the pulse signal CLK is fixed at a high level and the pulse signal CLK2 is fixed at a low level. Therefore, in the conventional high-voltage power supply, the DC voltage Vdc generated by the transformer 506 is discharged via the resistor 509, as in the region B of FIG.

一方、実施例２の高電圧の出力を停止させる際は、トランス１１５が所定のデューティー設定で動作している。パルス信号ＣＬＫの論理がハイレベルのとき、トランス１１５のプッシュプル型の駆動回路１５０はプル動作をしている。このとき、トランス１１５の２次側に流れる電流は、コンデンサ５０８、ＧＮＤ、コンデンサ１３１、ダイオード１３０を介して流れるが、２次側に流れる電流だけでなく、コンデンサ５０８から放電された電流も流れる。なお、前述したように出力端１２２は高インピーダンスとなっているため、出力端１２２を介した電流経路に電流はほぼ流れない。その結果、従来の高電圧電源ではコンデンサ５０８の電荷が抵抗５０９を介して放電されるのに対し、実施例２では、抵抗５０９より低インピーダンスのコンデンサ１３１側の電流経路で、コンデンサ５０８に充電された電荷が放電される。このため、実施例２の構成の方が、従来よりも早くコンデンサ５０８の電荷を放電することができる。 On the other hand, when the high voltage output of the second embodiment is stopped, the transformer 115 is operating with a predetermined duty setting. When the logic of the pulse signal CLK is high level, the push-pull type drive circuit 150 of the transformer 115 is performing a pull operation. At this time, the current flowing on the secondary side of the transformer 115 flows through the capacitor 508, GND, the capacitor 131, and the diode 130, but not only the current flowing on the secondary side but also the current discharged from the capacitor 508 also flows. Since the output end 122 has a high impedance as described above, almost no current flows in the current path via the output end 122. As a result, in the conventional high-voltage power supply, the electric charge of the capacitor 508 is discharged through the resistor 509, whereas in the second embodiment, the capacitor 508 is charged by the current path on the capacitor 131 side having a lower impedance than the resistor 509. The charge is discharged. Therefore, the configuration of the second embodiment can discharge the electric charge of the capacitor 508 faster than the conventional one.

Ｓ２０７でＣＰＵ１０１は、タイマを参照することにより、所定の時間Ｎミリ秒が経過したか否かを判断する。Ｓ２０７でＣＰＵ１０１は、所定の時間Ｎミリ秒が経過していないと判断した場合、処理をＳ２０７に戻し、所定の時間Ｎミリ秒が経過したと判断した場合、処理をＳ２０８に進める。Ｓ２０８でＣＰＵ１０１は、パルス信号ＣＬＫの論理をハイレベルに固定し、タイマをリセットしてスタートさせる。ここで、所定の時間Ｎミリ秒は、あらかじめパルス信号ＣＬＫの正デューティーを４５％から２０％に切り替えたときに直流電圧Ｖｄｃがゼロ電位になる時間を見積もっておき、見積もった値に基づき最適な値に設定される。パルス信号ＣＬＫの論理をハイレベルに固定すると、領域Ｄから領域Ｅに遷移する。 In S207, the CPU 101 determines whether or not a predetermined time N milliseconds has elapsed by referring to the timer. If the CPU 101 determines in S207 that the predetermined time N milliseconds has not elapsed, the process returns to S207, and if it determines that the predetermined time N milliseconds has elapsed, the CPU 101 proceeds to the process in S208. In S208, the CPU 101 fixes the logic of the pulse signal CLK to a high level, resets the timer, and starts the timer. Here, for a predetermined time of N milliseconds, the time during which the DC voltage Vdc becomes zero potential when the positive duty of the pulse signal CLK is switched from 45% to 20% is estimated in advance, and is optimal based on the estimated value. Set to a value. When the logic of the pulse signal CLK is fixed at a high level, the transition from the area D to the area E occurs.

Ｓ２０９でＣＰＵ１０１は、タイマを参照することにより、所定の時間Ｋミリ秒が経過したか否かを判断する。Ｓ２０９でＣＰＵ１０１は、所定の時間Ｋミリ秒が経過していないと判断した場合、処理をＳ２０９に戻し、所定の時間Ｋミリ秒が経過したと判断した場合、処理をＳ２１０に進める。Ｓ２１０でＣＰＵ１０１は、高電圧の出力が停止されたと判断し、処理を終了する。所定の時間Ｋミリ秒は、あらかじめパルス信号ＣＬＫの正デューティーが２０％からハイレベルに固定されたときの交流電圧がゼロ電位になる時間を見積もっておき、見積もった時間に基づき最適な値に設定される。なお、図５で示す所定の時間Ｎ、Ｋはあくまで設定値であるため、コンデンサ５０８の電荷が放電される時間のマージンを取るために、十分長い時間に設定してもよい。また、製品仕様上、許容範囲であれば、コンデンサ５０８の電荷の放電が終了する前の時間に設定してもよい。 In S209, the CPU 101 determines whether or not a predetermined time K milliseconds has elapsed by referring to the timer. If the CPU 101 determines in S209 that the predetermined time K milliseconds has not elapsed, the process returns to S209, and if it determines that the predetermined time K milliseconds has elapsed, the process proceeds to S210. In S210, the CPU 101 determines that the high voltage output has been stopped, and ends the process. For the predetermined time K milliseconds, estimate in advance the time when the AC voltage becomes zero potential when the positive duty of the pulse signal CLK is fixed at a high level from 20%, and set it to the optimum value based on the estimated time. Will be done. Since the predetermined times N and K shown in FIG. 5 are only set values, they may be set to a sufficiently long time in order to take a margin of time for discharging the electric charge of the capacitor 508. Further, if it is within an allowable range in terms of product specifications, it may be set to the time before the discharge of the electric charge of the capacitor 508 is completed.

実施例２では、交流電圧のピークトゥピーク電圧（上端電圧−下端電圧）を１５００Ｖ、直流電圧Ｖｄｃを−３７５Ｖ、抵抗５０９、１３２を１０ＭΩ、コンデンサ５０８を４７００ｐＦ、コンデンサ１３１を２２００ｐＦと設定する。この結果、従来における領域Ｂに相当する時間は１８０ミリ秒、図６の領域Ｄは１０ミリ秒となり、実施例２の制御は従来の制御より１７０ミリ秒時間を短縮することができる。なお、上述した構成は、実施例２を説明するための一例であり、実施例２の回路設定に限定されない。また、実施例２の高電圧電源を画像形成装置の交流現像回路に適用した場合も、実施例１と同様の効果を得ることができる。 In the second embodiment, the peak-to-peak voltage (upper end voltage-lower end voltage) of the AC voltage is set to 1500 V, the DC voltage Vdc is set to -375 V, the resistors 509 and 132 are set to 10 MΩ, the capacitor 508 is set to 4700 pF, and the capacitor 131 is set to 2200 pF. As a result, the time corresponding to the conventional region B is 180 milliseconds, the region D in FIG. 6 is 10 milliseconds, and the control of the second embodiment can shorten the time by 170 milliseconds as compared with the conventional control. The above-described configuration is an example for explaining the second embodiment, and is not limited to the circuit setting of the second embodiment. Further, when the high voltage power supply of the second embodiment is applied to the AC developing circuit of the image forming apparatus, the same effect as that of the first embodiment can be obtained.

以上のような制御を実施することで、パルス信号ＣＬＫをハイレベルに固定する場合よりも早く高電圧の出力電圧をゼロ電位に近づけることができる。これにより、交流高電圧回路を有する画像形成装置においては、感光体の寿命を延長することができる。なお、高電圧生成のパルス信号のデューティーを、直流電圧Ｖｄｃをゼロ電位又は直流電圧Ｖｄｃよりも低い電位に設定することで高電圧出力の停止を早める制御を実施する構成は、実施例２の回路構成に限定されない。以上、実施例２によれば、交流電圧に直流電圧を重畳した交流電圧を生成する高電圧電源において、高電圧電源を停止させる際の出力電圧の立下りに要する時間を短縮することができる。 By performing the above control, it is possible to bring the high voltage output voltage closer to the zero potential faster than when the pulse signal CLK is fixed at the high level. Thereby, in the image forming apparatus having an AC high voltage circuit, the life of the photoconductor can be extended. In addition, the configuration for accelerating the stop of the high voltage output by setting the duty of the pulse signal for high voltage generation to zero potential or a potential lower than the DC voltage Vdc is the circuit of the second embodiment. It is not limited to the configuration. As described above, according to the second embodiment, in the high voltage power supply that generates the AC voltage in which the DC voltage is superimposed on the AC voltage, the time required for the output voltage to fall when the high voltage power supply is stopped can be shortened.

なお、実施例１の図１の回路構成において、直流電圧Ｖｄｃを生成する回路を実施例２の図４の直流電圧Ｖｄｃを生成する回路のように構成してもよい。また、実施例２の図４の回路構成において、直流電圧Ｖｄｃを生成する回路を実施例１の図１の直流電圧Ｖｄｃを生成する回路のように構成してもよい。このように構成した場合でも、実施例１、実施例２と同様の効果を得ることができる。 In the circuit configuration of FIG. 1 of the first embodiment, the circuit that generates the DC voltage Vdc may be configured like the circuit that generates the DC voltage Vdc of FIG. 4 of the second embodiment. Further, in the circuit configuration of FIG. 4 of the second embodiment, the circuit that generates the DC voltage Vdc may be configured like the circuit that generates the DC voltage Vdc of FIG. 1 of the first embodiment. Even with this configuration, the same effects as in Examples 1 and 2 can be obtained.

１０１ＣＰＵ
１１５トランス
１１８抵抗
１１９コンデンサ
１３１コンデンサ
１５５電圧検知回路 101 CPU
115 Transformer 118 Resistance 119 Capacitor 131 Capacitor 155 Voltage detection circuit

Claims

A first generating means having a first transformer having a primary winding and a secondary winding and generating an AC voltage from one end of the secondary winding of the first transformer.
A second generating means having a first capacitor connected to the other end of the secondary winding of the first transformer and generating a DC voltage,
A control means for controlling the first generation means and the second generation means,
A power supply device that outputs an output voltage obtained by superimposing an AC voltage generated by the first generation means and a DC voltage generated by the second generation means.
It has a second capacitor and has a first circuit connected to said one end of the secondary winding of the first transformer.
When the output of the output voltage is stopped, the control means has a second direct current in which the voltage across the first capacitor is lower than the first direct current voltage generated by the second generation means. A power supply device characterized in that the first generating means is controlled so as to become a voltage, and then the first generating means is stopped.

It has a driving means for driving the first transformer, and has
The control means outputs a pulse signal for driving the first transformer to the drive means.
When stopping the output of the output voltage, the duty of the pulse signal is adjusted so that the voltage across the first capacitor becomes the second DC voltage, and then the logic of the pulse signal is applied to the second. The power supply device according to claim 1, wherein the generation means of 1 is fixed to a logic for stopping.

The first circuit has either one of the upper end voltage of the output voltage waveform and the lower end voltage of the output voltage waveform, or the upper end voltage of the output voltage waveform and the lower end voltage of the output voltage waveform. The power supply device according to claim 1 or 2, wherein the circuit holds both the voltage and the voltage of the above.

The power supply device according to claim 3, wherein the first circuit has a first diode having a cathode terminal connected to one end of the first transformer.

It has a first resistor connected in parallel to the second capacitor
One connection point between the second capacitor and the first resistor is connected to the anode terminal of the first diode, and the other connection point between the second capacitor and the first resistor is grounded. The power supply device according to claim 4.

The power supply device according to claim 5, wherein the first resistor is two resistors connected in series.

The second generating means has a second resistor connected in parallel to the first capacitor.
One connection point between the first capacitor and the second resistor is connected to the other end of the secondary winding of the first transformer, and the other connection point between the first capacitor and the second resistor. The power supply device according to any one of claims 1 to 6, wherein is grounded.

The second generating means has a second transformer having a primary winding and a secondary winding.
It has the first capacitor connected to the secondary winding of the second transformer and the second resistor connected in parallel to the first capacitor.
One connection point between the first capacitor and the second resistor is connected to the other end of the first transformer, and the other connection point between the first capacitor and the second resistor is grounded. The power supply device according to any one of claims 1 to 5 , wherein the power supply device is characterized by the above.

Photoreceptor and
The charging means for charging the photoconductor and
An exposure means that forms an electrostatic latent image on the photoconductor charged by the charging means,
A developing means for developing an electrostatic latent image formed by the exposure means with toner to form a toner image,
A transfer means for transferring the toner image formed by the developing means to the transfer target, and
The power supply device according to any one of claims 1 to 8, wherein an AC voltage is supplied to at least one of the charging means, the developing means, and the transfer means.
An image forming apparatus comprising.