JP6807632B2 - Power converter - Google Patents

Power converter Download PDF

Info

Publication number
JP6807632B2
JP6807632B2 JP2017125220A JP2017125220A JP6807632B2 JP 6807632 B2 JP6807632 B2 JP 6807632B2 JP 2017125220 A JP2017125220 A JP 2017125220A JP 2017125220 A JP2017125220 A JP 2017125220A JP 6807632 B2 JP6807632 B2 JP 6807632B2
Authority
JP
Japan
Prior art keywords
conductive portion
wiring
semiconductor
semiconductor elements
elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017125220A
Other languages
Japanese (ja)
Other versions
JP2019009936A (en
Inventor
純也 今野
純也 今野
冨永 勇
勇 冨永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Mitsubishi Electric Industrial Systems Corp
Original Assignee
Toshiba Mitsubishi Electric Industrial Systems Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Mitsubishi Electric Industrial Systems Corp filed Critical Toshiba Mitsubishi Electric Industrial Systems Corp
Priority to JP2017125220A priority Critical patent/JP6807632B2/en
Publication of JP2019009936A publication Critical patent/JP2019009936A/en
Application granted granted Critical
Publication of JP6807632B2 publication Critical patent/JP6807632B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Power Conversion In General (AREA)
  • Inverter Devices (AREA)

Description

本発明の実施形態は、電力変換装置に関する。 Embodiments of the present invention relate to a power converter.

複数の半導体素子を用いて交直変換を行う電力変換装置がある。こうした電力変換装置においては、大容量化などを目的として、複数の半導体素子を並列に接続する場合がある。複数の半導体素子を並列に接続する場合、各半導体素子に接続される配線の配線インダクタンスをそろえるために、各配線の配線長を実質的に均一にすることが行われている(例えば、特許文献1参照)。 There is a power conversion device that performs AC / DC conversion using a plurality of semiconductor elements. In such a power conversion device, a plurality of semiconductor elements may be connected in parallel for the purpose of increasing the capacity or the like. When a plurality of semiconductor elements are connected in parallel, the wiring length of each wiring is substantially made uniform in order to make the wiring inductance of the wiring connected to each semiconductor element uniform (for example, Patent Document). 1).

しかしながら、複数の相を並べて配置する場合などには、配線インダクタンスを均一にしたとしても、相互インダクタンスの影響が不均一になり、結果として各半導体素子に流れる電流にアンバランスが生じてしまう可能性があった。このため、電力変換装置では、各半導体素子に流れる電流のアンバランスをより低減できるようにすることが望まれる。 However, when a plurality of phases are arranged side by side, even if the wiring inductance is made uniform, the influence of the mutual inductance becomes non-uniform, and as a result, the current flowing through each semiconductor element may be unbalanced. was there. Therefore, in the power conversion device, it is desired to be able to further reduce the imbalance of the current flowing through each semiconductor element.

特開2006−203974号公報Japanese Unexamined Patent Publication No. 2006-203974

本発明の実施形態は、複数の半導体素子に流れる電流のアンバランスをより低減可能な電力変換装置を提供する。 An embodiment of the present invention provides a power conversion device capable of further reducing the imbalance of currents flowing through a plurality of semiconductor elements.

本発明の実施形態によれば、変換部と、配線部と、を備えた電力変換装置が提供される。前記変換部は、複数の半導体素子を有し、前記複数の半導体素子によって交直変換を行う。前記配線部は、前記複数の半導体素子の交流側を並列に接続する。前記複数の半導体素子は、所定の方向に並べて配置される。前記配線部は、前記複数の半導体素子の一部を並列に接続する第1導体部と、前記第1導体部と前記所定の方向に並べて配置され、前記複数の半導体素子の別の一部を並列に接続する第2導体部と、を有する。前記第2導体部に流れる電流の向きは、前記第1導体部に流れる電流の向きと逆向きである。前記第1導体部は、前記第2導体部から離間するに従って、前記複数の半導体素子の前記一部に対する配線長が短くなるようにする。前記第2導体部は、前記第1導体部から離間するに従って、前記複数の半導体素子の前記別の一部に対する配線長が短くなるようにする。

According to an embodiment of the present invention, a power conversion device including a conversion unit and a wiring unit is provided. The conversion unit has a plurality of semiconductor elements, and the plurality of semiconductor elements perform AC / DC conversion. The wiring unit connects the AC sides of the plurality of semiconductor elements in parallel. The plurality of semiconductor elements are arranged side by side in a predetermined direction. The wiring portion includes a first conductor portion that connects a part of the plurality of semiconductor elements in parallel, and the first conductor portion and the wiring portion arranged side by side in the predetermined direction, and another part of the plurality of semiconductor elements. It has a second conductor portion connected in parallel. The direction of the current flowing through the second conductor portion is opposite to the direction of the current flowing through the first conductor portion. As the first conductor portion is separated from the second conductor portion, the wiring length of the plurality of semiconductor elements with respect to the part thereof is shortened. As the second conductor portion is separated from the first conductor portion, the wiring length of the plurality of semiconductor elements with respect to the other part is shortened.

複数の半導体素子に流れる電流のアンバランスをより低減可能な電力変換装置が提供される。 A power conversion device capable of further reducing the imbalance of currents flowing through a plurality of semiconductor elements is provided.

実施形態に係る電力変換装置を模式的に表すブロック図である。It is a block diagram which shows typically the power conversion apparatus which concerns on embodiment. 実施形態に係る配線部の一例を模式的に表す平面図である。It is a top view which shows an example of the wiring part which concerns on embodiment. 参考の導電部を模式的に表す平面図である。It is a top view which shows typically the reference conductive part. 参考の導電部の特性の一例を表すグラフ図である。It is a graph which shows an example of the characteristic of a reference conductive part. 実施形態に係る導電部の特性の一例を表すグラフ図である。It is a graph which shows an example of the characteristic of the conductive part which concerns on embodiment. 導電部の特性の一例を表すグラフ図である。It is a graph which shows an example of the characteristic of a conductive part. 導電部の特性の一例を表すグラフ図である。It is a graph which shows an example of the characteristic of a conductive part. 実施形態に係る配線部の変形例を模式的に表す平面図である。It is a top view which shows the modification of the wiring part which concerns on embodiment schematically. 実施形態に係る第1導電部の変形例を模式的に表す平面図である。It is a top view which shows typically the modification of the 1st conductive part which concerns on embodiment.

以下に、各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
Hereinafter, each embodiment will be described with reference to the drawings.
The drawings are schematic or conceptual, and the relationship between the thickness and width of each part, the ratio of the sizes between the parts, and the like are not necessarily the same as the actual ones. Further, even when the same parts are represented, the dimensions and ratios may be different from each other depending on the drawings.
In addition, in the present specification and each figure, the same elements as those described above with respect to the above-mentioned figures are designated by the same reference numerals, and detailed description thereof will be omitted as appropriate.

図1は、実施形態に係る電力変換装置を模式的に表すブロック図である。
図1に表したように、電力変換装置10は、変換部12と、配線部14と、を有する。変換部12は、第1回路部21と、第2回路部22と、を有する。第1回路部21は、複数の半導体モジュール21a〜21dを有する。第2回路部22は、複数の半導体モジュール22a〜22dを有する。
FIG. 1 is a block diagram schematically showing a power conversion device according to an embodiment.
As shown in FIG. 1, the power conversion device 10 includes a conversion unit 12 and a wiring unit 14. The conversion unit 12 includes a first circuit unit 21 and a second circuit unit 22. The first circuit unit 21 has a plurality of semiconductor modules 21a to 21d. The second circuit unit 22 has a plurality of semiconductor modules 22a to 22d.

半導体モジュール21aは、スイッチング素子31、32(半導体素子)と、整流素子33、34(半導体素子)と、を有する。スイッチング素子32は、スイッチング素子31と直列に接続されている。スイッチング素子31、32には、例えば、IGBT(Insulated Gate Bipolar Transistor)やパワーMOSFETなどのパワー半導体が用いられる。整流素子33は、スイッチング素子31に対して逆並列に接続されている。整流素子34は、スイッチング素子32に対して逆並列に接続されている。整流素子33、34は、いわゆる還流ダイオードである。 The semiconductor module 21a includes switching elements 31 and 32 (semiconductor elements) and rectifying elements 33 and 34 (semiconductor elements). The switching element 32 is connected in series with the switching element 31. For the switching elements 31 and 32, for example, a power semiconductor such as an IGBT (Insulated Gate Bipolar Transistor) or a power MOSFET is used. The rectifying element 33 is connected in antiparallel to the switching element 31. The rectifying element 34 is connected in antiparallel to the switching element 32. The rectifying elements 33 and 34 are so-called freewheeling diodes.

半導体モジュール21b〜21d、22a〜22dの構成は、半導体モジュール21aの構成と実質的に同じである。従って、これらについての詳細な説明は省略する。 The configurations of the semiconductor modules 21b to 21d and 22a to 22d are substantially the same as the configurations of the semiconductor modules 21a. Therefore, detailed description of these will be omitted.

変換部12は、スイッチング素子31、32、整流素子33、34などの複数の半導体素子を有し、これらの複数の半導体素子によって交直変換を行う。この例において、変換部12は、直流電力を交流電力に変換する単相フルブリッジ回路である。 The conversion unit 12 has a plurality of semiconductor elements such as switching elements 31, 32, rectifying elements 33, and 34, and performs AC / DC conversion by these plurality of semiconductor elements. In this example, the conversion unit 12 is a single-phase full bridge circuit that converts DC power into AC power.

電力変換装置10は、例えば、直流電源2と電気的に接続される一対の直流側配線16a、16bをさらに有する。直流側配線16aは、直流電源2の高電位端子と電気的に接続される。直流側配線16bは、直流電源2の低電位端子と電気的に接続される。直流側配線16a、16bは、例えば、平行平板状のラミネートブスバーである。 The power conversion device 10 further includes, for example, a pair of DC side wirings 16a and 16b that are electrically connected to the DC power supply 2. The DC side wiring 16a is electrically connected to the high potential terminal of the DC power supply 2. The DC side wiring 16b is electrically connected to the low potential terminal of the DC power supply 2. The DC side wirings 16a and 16b are, for example, parallel flat plate-shaped laminated bus bars.

変換部12は、直流側配線16a、16bを介して直流電源2と電気的に接続されるとともに、配線部14を介して交流負荷4と電気的に接続される。変換部12は、直流電源2から供給された直流電力を交流電力に変換し、変換後の交流電力を交流負荷4に供給する。 The conversion unit 12 is electrically connected to the DC power supply 2 via the DC side wirings 16a and 16b, and is also electrically connected to the AC load 4 via the wiring unit 14. The conversion unit 12 converts the DC power supplied from the DC power supply 2 into AC power, and supplies the converted AC power to the AC load 4.

変換部12による交直変換は、直流電力から交流電力への変換に限ることなく、交流電力から直流電力への変換、交流電力から交流電力への変換でもよい。変換部12は、例えば、交流電力を直流電力に変換するダイオードブリッジ回路などでもよい。変換部12に設けられる複数の半導体素子は、スイッチング素子に限ることなく、整流素子でもよい。変換部12は、直流電力から交流電力への変換と交流電力から直流電力への変換との双方向の変換を可能とする回路でもよい。変換部12の回路構成は、直流電力から交流電力への変換、及び交流電力から直流電力への変換の少なくとも一方が可能な任意の回路構成でよい。交流電力は、単相交流でもよいし、三相交流などでもよい。変換部12は、三相フルブリッジ回路などでもよい。以下、本願明細書においては、単相フルブリッジ回路を例に説明を行う。 The AC / DC conversion by the conversion unit 12 is not limited to the conversion from DC power to AC power, but may be conversion from AC power to DC power or conversion from AC power to AC power. The conversion unit 12 may be, for example, a diode bridge circuit that converts AC power into DC power. The plurality of semiconductor elements provided in the conversion unit 12 are not limited to switching elements, but may be rectifying elements. The conversion unit 12 may be a circuit capable of bidirectional conversion between conversion from DC power to AC power and conversion from AC power to DC power. The circuit configuration of the conversion unit 12 may be any circuit configuration capable of converting DC power to AC power and converting AC power to DC power. The AC power may be single-phase AC or three-phase AC. The conversion unit 12 may be a three-phase full bridge circuit or the like. Hereinafter, in the present specification, a single-phase full bridge circuit will be described as an example.

各半導体モジュール21a〜21d、22a〜22dにおいて、スイッチング素子31の一方の主端子(例えばコレクタ)は、高電位側の直流側配線16aと電気的に接続されている。スイッチング素子31の他方の主端子(例えばエミッタ)は、スイッチング素子32の一方の主端子と電気的に接続されている。スイッチング素子32の他方の主端子は、低電位側の直流側配線16bと電気的に接続されている。 In each of the semiconductor modules 21a to 21d and 22a to 22d, one main terminal (for example, a collector) of the switching element 31 is electrically connected to the DC side wiring 16a on the high potential side. The other main terminal (for example, an emitter) of the switching element 31 is electrically connected to one main terminal of the switching element 32. The other main terminal of the switching element 32 is electrically connected to the DC side wiring 16b on the low potential side.

この例においては、スイッチング素子31及び整流素子33が上側アームの半導体素子であり、スイッチング素子32及び整流素子34が下側アームの半導体素子である。そして、この例では、スイッチング素子31とスイッチング素子32との接続点が、変換部12の交流出力点となる。 In this example, the switching element 31 and the rectifying element 33 are semiconductor elements of the upper arm, and the switching element 32 and the rectifying element 34 are semiconductor elements of the lower arm. Then, in this example, the connection point between the switching element 31 and the switching element 32 is the AC output point of the conversion unit 12.

各半導体モジュール21a〜21d、22a〜22dは、例えば、一対の直流端子35a、35bと、交流端子36と、を有する。直流端子35aは、スイッチング素子31の一方の主端子と接続される。スイッチング素子31は、直流端子35aを介して直流側配線16aと接続される。直流端子35bは、スイッチング素子32の他方の主端子と接続される。スイッチング素子32は、直流端子35bを介して直流側配線16aと接続される。交流端子36は、スイッチング素子31とスイッチング素子32との接続点と接続される。 Each semiconductor module 21a to 21d and 22a to 22d has, for example, a pair of DC terminals 35a and 35b and an AC terminal 36. The DC terminal 35a is connected to one main terminal of the switching element 31. The switching element 31 is connected to the DC side wiring 16a via the DC terminal 35a. The DC terminal 35b is connected to the other main terminal of the switching element 32. The switching element 32 is connected to the DC side wiring 16a via the DC terminal 35b. The AC terminal 36 is connected to a connection point between the switching element 31 and the switching element 32.

配線部14は、第1導電部41と、第2導電部42と、を有する。第1導電部41は、第1回路部21の各スイッチング素子31、32の接続点(交流端子36)と接続される。第1導電部41は、第1回路部21の各スイッチング素子31、32を並列に接続する。第2導電部42は、第2回路部22の各スイッチング素子31、32の接続点(交流端子36)と接続される。第2導電部42は、第2回路部22の各スイッチング素子31、32を並列に接続する。 The wiring portion 14 has a first conductive portion 41 and a second conductive portion 42. The first conductive portion 41 is connected to the connection points (AC terminals 36) of the switching elements 31 and 32 of the first circuit portion 21. The first conductive section 41 connects the switching elements 31 and 32 of the first circuit section 21 in parallel. The second conductive portion 42 is connected to the connection points (AC terminals 36) of the switching elements 31 and 32 of the second circuit portion 22. The second conductive section 42 connects the switching elements 31 and 32 of the second circuit section 22 in parallel.

このように、第1導電部41は、複数の半導体素子の一部を並列に接続し、第2導電部42は、複数の半導体素子の別の一部を並列に接続する。配線部14は、複数の半導体素子である各スイッチング素子31、32の交流側を並列に接続する。 In this way, the first conductive portion 41 connects a part of the plurality of semiconductor elements in parallel, and the second conductive portion 42 connects another part of the plurality of semiconductor elements in parallel. The wiring unit 14 connects the AC sides of the switching elements 31 and 32, which are a plurality of semiconductor elements, in parallel.

この例において、第1導電部41は、4つのスイッチング素子31、32(4つの半導体モジュール21a〜21d)を並列に接続している。第2導電部42は、4つのスイッチング素子31、32(4つの半導体モジュール22a〜22d)を並列に接続している。第1導電部41及び第2導電部42の並列接続する半導体素子の数は、4つに限ることなく、2つ又は3つでもよいし、5つ以上でもよい。 In this example, the first conductive portion 41 connects four switching elements 31 and 32 (four semiconductor modules 21a to 21d) in parallel. The second conductive portion 42 connects four switching elements 31 and 32 (four semiconductor modules 22a to 22d) in parallel. The number of semiconductor elements connected in parallel between the first conductive portion 41 and the second conductive portion 42 is not limited to four, and may be two, three, or five or more.

第1導電部41は、交流負荷4の一端と電気的に接続される。第2導電部42は、交流負荷4の他端と電気的に接続される。第1導電部41は、例えば、外部配線6aを介して交流負荷4の一端と電気的に接続される。第2導電部42は、例えば、外部配線6bを介して交流負荷4の他端と電気的に接続される。外部配線6a、6bは、例えば、平行平板状のラミネートブスバーである。変換部12が、交流から直流への変換を行う場合には、第1導電部41及び第2導電部42は、外部配線6a、6bを介して交流電源と電気的に接続される。 The first conductive portion 41 is electrically connected to one end of the AC load 4. The second conductive portion 42 is electrically connected to the other end of the AC load 4. The first conductive portion 41 is electrically connected to one end of the AC load 4 via, for example, the external wiring 6a. The second conductive portion 42 is electrically connected to the other end of the AC load 4 via, for example, the external wiring 6b. The external wirings 6a and 6b are, for example, parallel flat plate-shaped laminated bus bars. When the conversion unit 12 converts AC to DC, the first conductive unit 41 and the second conductive unit 42 are electrically connected to the AC power supply via the external wirings 6a and 6b.

第1回路部21は、フルブリッジ回路の1つのレグ(相)に対応する。第2回路部22は、フルブリッジ回路の別の1つのレグに対応する。変換部12は、各レグにおいて複数のスイッチング素子31、32を並列に接続する。これにより、例えば、1つのスイッチング素子31、32の耐圧を抑えつつ、変換部12の大容量化に対応することができる。例えば、変換部12の大型化を押さえつつ、変換部12を大容量化することができる。変換部12の回路構成は、複数の半導体素子の交流側を並列に接続した状態で、交直変換を行うことができる任意の回路構成でよい。 The first circuit unit 21 corresponds to one leg (phase) of the full bridge circuit. The second circuit unit 22 corresponds to another leg of the full bridge circuit. The conversion unit 12 connects a plurality of switching elements 31 and 32 in parallel in each leg. Thereby, for example, it is possible to cope with the increase in the capacity of the conversion unit 12 while suppressing the withstand voltage of one switching element 31 and 32. For example, it is possible to increase the capacity of the conversion unit 12 while suppressing the increase in size of the conversion unit 12. The circuit configuration of the conversion unit 12 may be any circuit configuration capable of performing AC / DC conversion in a state where the AC sides of a plurality of semiconductor elements are connected in parallel.

図2は、実施形態に係る配線部の一例を模式的に表す平面図である。
図2に表したように、各半導体モジュール21a〜21d、22a〜22dは、所定の方向に並べて配置される。すなわち、各スイッチング素子31、32及び各整流素子33、34は、所定の方向に並べて配置される。各半導体モジュール21a〜21d、22a〜22dは、例えば、ヒートシンクの上に所定の間隔を空けて並べて配置される。
FIG. 2 is a plan view schematically showing an example of the wiring portion according to the embodiment.
As shown in FIG. 2, the semiconductor modules 21a to 21d and 22a to 22d are arranged side by side in a predetermined direction. That is, the switching elements 31, 32 and the rectifying elements 33, 34 are arranged side by side in a predetermined direction. The semiconductor modules 21a to 21d and 22a to 22d are arranged side by side on the heat sink, for example, at predetermined intervals.

第2導電部42は、各半導体モジュール21a〜21d、22a〜22dの並ぶ所定の方向において、第1導電部41と並べて配置される。この場合、第2導電部42に流れる電流の向きは、第1導電部41に流れる電流の向きと逆向きである。 The second conductive portion 42 is arranged side by side with the first conductive portion 41 in a predetermined direction in which the semiconductor modules 21a to 21d and 22a to 22d are lined up. In this case, the direction of the current flowing through the second conductive portion 42 is opposite to the direction of the current flowing through the first conductive portion 41.

第1導電部41は、各半導体モジュール21a〜21dのそれぞれの交流端子36を連続的に接続する板状である。第2導電部42は、各半導体モジュール22a〜22dのそれぞれの交流端子36を連続的に接続する板状である。第1導電部41及び第2導電部42は、いわゆるブスバーである。 The first conductive portion 41 has a plate shape that continuously connects the AC terminals 36 of the semiconductor modules 21a to 21d. The second conductive portion 42 has a plate shape that continuously connects the AC terminals 36 of the semiconductor modules 22a to 22d. The first conductive portion 41 and the second conductive portion 42 are so-called bus bars.

第1導電部41は、第2導電部42から離間するに従って、スイッチング素子31、32に対する配線長が短くなるようにする。ここで、配線長とは、例えば、交流端子36から外部配線6aとの接続端までの長さである。この例では、第2導電部42に最も近い半導体モジュール21dに対する配線長IL14が最も長く、半導体モジュール21cに対する配線長IL13、半導体モジュール21bに対する配線長IL12、半導体モジュール21aに対する配線長IL11の順に、次第に短くなるように、第1導電部41が形成されている。 The wiring length of the first conductive portion 41 with respect to the switching elements 31 and 32 becomes shorter as the distance from the second conductive portion 42 increases. Here, the wiring length is, for example, the length from the AC terminal 36 to the connection end with the external wiring 6a. In this example, the wiring length IL14 for the semiconductor module 21d closest to the second conductive portion 42 is the longest, the wiring length IL13 for the semiconductor module 21c, the wiring length IL12 for the semiconductor module 21b, and the wiring length IL11 for the semiconductor module 21a gradually. The first conductive portion 41 is formed so as to be shortened.

第2導電部42は、第1導電部41から離間するに従って、スイッチング素子31、32に対する配線長が短くなるようにする。この例では、第1導電部41に最も近い半導体モジュール22aに対する配線長IL21が最も長く、半導体モジュール22bに対する配線長IL22、半導体モジュール22cに対する配線長IL23、半導体モジュール22dに対する配線長IL24の順に、次第に短くなるように、第2導電部42が形成されている。 The wiring length of the second conductive portion 42 with respect to the switching elements 31 and 32 becomes shorter as the distance from the first conductive portion 41 increases. In this example, the wiring length IL21 for the semiconductor module 22a closest to the first conductive portion 41 is the longest, the wiring length IL22 for the semiconductor module 22b, the wiring length IL23 for the semiconductor module 22c, and the wiring length IL24 for the semiconductor module 22d gradually. The second conductive portion 42 is formed so as to be shortened.

第2導電部42に流れる電流の向きが、第1導電部41に流れる電流の向きと逆向きである場合、相互インダクタンスは、インダクタンスを互いに打ち消し合うように作用する。そして、相互インダクタンスの影響は、距離が近いほど大きくなる。従って、第1導電部41は、第2導電部42から離間するに従って、スイッチング素子31、32に対する配線長が短くなるようにし、第2導電部42は、第1導電部41から離間するに従って、スイッチング素子31、32に対する配線長が短くなるようにする。すなわち、相互インダクタンスの影響の大きい部分では、配線長を長くして配線インダクタンスを大きくし、相互インダクタンスの影響の小さい部分では、配線長を短くして配線インダクタンスを小さくする。これにより、各スイッチング素子31、32に対するインダクタンスのアンバランスを抑制することができる。 When the direction of the current flowing through the second conductive portion 42 is opposite to the direction of the current flowing through the first conductive portion 41, the mutual inductances act so as to cancel each other out. The effect of mutual inductance increases as the distance increases. Therefore, the first conductive portion 41 is made to have a shorter wiring length with respect to the switching elements 31 and 32 as it is separated from the second conductive portion 42, and the second conductive portion 42 is separated from the first conductive portion 41. The wiring length for the switching elements 31 and 32 is shortened. That is, in the portion where the influence of the mutual inductance is large, the wiring length is lengthened to increase the wiring inductance, and in the portion where the influence of the mutual inductance is small, the wiring length is shortened to reduce the wiring inductance. Thereby, the imbalance of the inductance with respect to each of the switching elements 31 and 32 can be suppressed.

以上、説明したように、本実施形態に係る電力変換装置10では、配線部14が、各スイッチング素子31、32のそれぞれに流れる電流に起因する相互インダクタンスの影響に応じて、各スイッチング素子31、32に対する配線長を異ならせている。これにより、配線長を均一にした場合と比べて、各スイッチング素子31、32に対するインダクタンスのアンバランスをより抑制することができる。各スイッチング素子31、32に流れる電流のアンバランスをより低減させ、各スイッチング素子31、32のスペックを最大限活用することが可能となる。このように、本実施形態によれば、複数の半導体素子に流れる電流のアンバランスをより低減可能な電力変換装置10が提供される。 As described above, in the power conversion device 10 according to the present embodiment, the wiring unit 14 responds to the influence of the mutual inductance caused by the currents flowing through the switching elements 31 and 32, respectively. The wiring length with respect to 32 is different. As a result, the imbalance of inductance with respect to the switching elements 31 and 32 can be further suppressed as compared with the case where the wiring length is made uniform. The imbalance of the current flowing through the switching elements 31 and 32 can be further reduced, and the specifications of the switching elements 31 and 32 can be fully utilized. As described above, according to the present embodiment, the power conversion device 10 capable of further reducing the imbalance of the currents flowing through the plurality of semiconductor elements is provided.

各半導体モジュール21a〜21d、22a〜22d(複数の半導体素子)の並ぶ間隔PTを適切に設定することにより、各半導体モジュール21a〜21d、22a〜22dを並列に接続して電流を流す際に、各半導体モジュール21a〜21d、22a〜22dのそれぞれに流れる電流に起因する相互インダクタンスの影響が大きくなる。このような場合に、上記のように、配線長の異なる配線部14を採用する。これにより、各半導体モジュール21a〜21d、22a〜22dを高密度に配置しつつ、各素子に流れる電流のアンバランスを低減させることができる。電力変換装置10の大型化を抑制しつつ、各素子のスペックを最大限活用することができる。なお、各半導体モジュール21a〜21d、22a〜22d(複数の半導体素子)の並ぶ間隔PTは、一定でもよいし、異なってもよい。 By appropriately setting the spacing PT in which the semiconductor modules 21a to 21d and 22a to 22d (plurality of semiconductor elements) are lined up, when the semiconductor modules 21a to 21d and 22a to 22d are connected in parallel and a current is passed, The influence of the mutual inductance caused by the current flowing through each of the semiconductor modules 21a to 21d and 22a to 22d becomes large. In such a case, as described above, the wiring portions 14 having different wiring lengths are adopted. As a result, the imbalance of the current flowing through each element can be reduced while the semiconductor modules 21a to 21d and 22a to 22d are arranged at high density. The specifications of each element can be fully utilized while suppressing the increase in size of the power conversion device 10. The spacing PT in which the semiconductor modules 21a to 21d and 22a to 22d (plurality of semiconductor elements) are lined up may be constant or different.

各スイッチング素子31、32に流れる電流に起因する相互インダクタンスの影響は、例えば、有限要素法を用いた解析システムによって解析することができる。第1導電部41及び第2導電部42の形状は、こうした解析結果に基づいて決定すればよい。換言すれば、各配線長IL11〜IL14、IL21〜IL24は、有限要素法などを用いた解析の解析結果に基づいて決定すればよい。 The influence of the mutual inductance caused by the current flowing through the switching elements 31 and 32 can be analyzed by, for example, an analysis system using the finite element method. The shapes of the first conductive portion 41 and the second conductive portion 42 may be determined based on these analysis results. In other words, each wiring length IL11 to IL14 and IL21 to IL24 may be determined based on the analysis result of the analysis using the finite element method or the like.

図3は、参考の導電部を模式的に表す平面図である。
図3に表したように、参考の導電部BS1、BS2では、各配線長IL31〜IL34、IL41〜IL44が、実質に均一になるようにしている。本願発明者らは、本実施形態に係る導電部41、42及び参考の導電部BS1、BS2のそれぞれの特性について、検討を行った。
FIG. 3 is a plan view schematically showing a reference conductive portion.
As shown in FIG. 3, in the reference conductive portions BS1 and BS2, the wiring lengths IL31 to IL34 and IL41 to IL44 are made substantially uniform. The inventors of the present application examined the characteristics of the conductive portions 41 and 42 and the reference conductive portions BS1 and BS2 according to the present embodiment, respectively.

図4は、参考の導電部の特性の一例を表すグラフ図である。
図5は、実施形態に係る導電部の特性の一例を表すグラフ図である。
図4は、参考の導電部BS1に電流を流した時の電流のアンバランスの解析結果の一例を表す。図5は、実施形態に係る第1導電部41に電流を流した時の電流のアンバランスの解析結果の一例を表す。電流のアンバランスは、平均値に対する相対値にて評価する。図4及び図5の横軸は、各半導体モジュール21a〜21dを表し、縦軸は、各半導体モジュール21a〜21dに流れる電流のアンバランスを表している。解析は、有限要素法解析システム「Femtet(登録商標)」を用いて行った。
FIG. 4 is a graph showing an example of the characteristics of the reference conductive portion.
FIG. 5 is a graph showing an example of the characteristics of the conductive portion according to the embodiment.
FIG. 4 shows an example of the analysis result of the current imbalance when a current is passed through the reference conductive portion BS1. FIG. 5 shows an example of the analysis result of the current imbalance when a current is passed through the first conductive portion 41 according to the embodiment. The current imbalance is evaluated as a relative value to the average value. The horizontal axes of FIGS. 4 and 5 represent the semiconductor modules 21a to 21d, and the vertical axis represents the imbalance of the current flowing through the semiconductor modules 21a to 21d. The analysis was performed using the finite element method analysis system "Femtet (registered trademark)".

図4に表したように、参考の導電部BS1では、流れる電流の周波数が高くなるにつれて、導電部BS2に近い半導体モジュール21dに流れる電流の比率が高くなる傾向にある。 As shown in FIG. 4, in the reference conductive portion BS1, as the frequency of the flowing current increases, the ratio of the current flowing through the semiconductor module 21d close to the conductive portion BS2 tends to increase.

一方、図5に表したように、第1導電部41では、電流の周波数が高くなった場合にも、導電部BS1と比べて半導体モジュール21dに流れる電流の比率が抑えられていることが分かる。 On the other hand, as shown in FIG. 5, it can be seen that in the first conductive portion 41, the ratio of the current flowing through the semiconductor module 21d is suppressed as compared with the conductive portion BS1 even when the frequency of the current becomes high. ..

導電部BS1における電流アンバランスの最大値は、50000Hzの時の半導体モジュール21dの約+46%である。これに対して、第1導電部41における電流アンバランスの最大値は、5000Hzの時の半導体モジュール21aの約+23%である。このように、第1導電部41では、導電部BS1と比べて電流アンバランスの最大値が低減している。 The maximum value of the current imbalance in the conductive portion BS1 is about + 46% of that of the semiconductor module 21d at 50,000 Hz. On the other hand, the maximum value of the current imbalance in the first conductive portion 41 is about + 23% of that of the semiconductor module 21a at 5000 Hz. As described above, in the first conductive portion 41, the maximum value of the current imbalance is reduced as compared with the conductive portion BS1.

図6は、導電部の特性の一例を表すグラフ図である。
図6は、第1導電部41及び導電部BS1のインピーダンスの周波数特性の一例を表している。図6の横軸は、周波数であり、縦軸は、インピーダンスである。周波数特性は、上記の有限要素法解析システムによる解析によって求めた。この際、各経路のインピーダンスの実部と虚部のどちらが支配的であるかを確認できれば良いため、4並列合算のインピーダンスについて解析を行った。
FIG. 6 is a graph showing an example of the characteristics of the conductive portion.
FIG. 6 shows an example of the frequency characteristics of the impedance of the first conductive portion 41 and the conductive portion BS1. The horizontal axis of FIG. 6 is frequency, and the vertical axis is impedance. The frequency characteristics were obtained by analysis by the above finite element method analysis system. At this time, since it is only necessary to confirm which of the real part and the imaginary part of the impedance of each path is dominant, the impedance of the total of 4 parallels was analyzed.

図6において、特性CTR1は、第1導電部41のインピーダンスの実部の周波数特性を表す。特性CTI1は、第1導電部41のインピーダンスの虚部の周波数特性を表す。特性CTR2は、導電部BS1のインピーダンスの実部の周波数特性を表す。特性CTI2は、導電部BS2のインピーダンスの虚部の周波数特性を表す。 In FIG. 6, the characteristic CTR1 represents the frequency characteristic of the actual portion of the impedance of the first conductive portion 41. The characteristic CTI1 represents the frequency characteristic of the imaginary portion of the impedance of the first conductive portion 41. The characteristic CTR2 represents the frequency characteristic of the actual portion of the impedance of the conductive portion BS1. The characteristic CTI2 represents the frequency characteristic of the imaginary portion of the impedance of the conductive portion BS2.

図6に表したように、周波数の低い領域では、インピーダンスの実部(抵抗成分)の方が虚部よりも大きいか、実部と虚部とが同程度である。従って、各経路の長さが等しくなるようにすることで、インピーダンスの差を小さくすることができる。一方、周波数の高い領域では、インピーダンスの虚部(インダクタンス成分)が支配的となる。このため、第1導電部41のように、電流の経路長よりも相互インダクタンスを考慮した導体形状とする。これにより、複数の半導体素子に流れる電流のアンバランスを抑制することができる。 As shown in FIG. 6, in the low frequency region, the real part (resistance component) of the impedance is larger than the imaginary part, or the real part and the imaginary part are about the same. Therefore, the difference in impedance can be reduced by making the lengths of the paths equal. On the other hand, in the high frequency region, the imaginary part of impedance (inductance component) becomes dominant. Therefore, like the first conductive portion 41, the conductor shape is made in consideration of mutual inductance rather than the path length of the current. This makes it possible to suppress the imbalance of the currents flowing through the plurality of semiconductor elements.

図7は、導電部の特性の一例を表すグラフ図である。
図7は、第1導電部41及び導電部BS1のそれぞれと同形状の銅導体を用いて並列接続し、試験を行った結果である。図7の横軸は、各半導体モジュール21a〜21dを表し、縦軸は、各半導体モジュール21a〜21dに流れる電流のアンバランスを表している。
FIG. 7 is a graph showing an example of the characteristics of the conductive portion.
FIG. 7 shows the results of testing by connecting in parallel using copper conductors having the same shape as each of the first conductive portion 41 and the conductive portion BS1. The horizontal axis of FIG. 7 represents the semiconductor modules 21a to 21d, and the vertical axis represents the imbalance of the current flowing through the semiconductor modules 21a to 21d.

また、図7において、特性DC1は、第1導電部41に直流電流を流した時の結果である。特性AC1は、第1導電部41にステップ状の電圧を印加し、交流電流を流した時の結果である。特性DC2は、導電部BS1に直流電流を流した時の結果である。特性AC2は、導電部BS1にステップ状の電圧を印加し、過渡電流を流した時の結果である。 Further, in FIG. 7, the characteristic DC1 is a result when a direct current is passed through the first conductive portion 41. The characteristic AC1 is a result when a step-like voltage is applied to the first conductive portion 41 and an alternating current is passed through the first conductive portion 41. The characteristic DC2 is the result when a direct current is passed through the conductive portion BS1. The characteristic AC2 is the result when a step-like voltage is applied to the conductive portion BS1 and a transient current is applied.

図7に表したように、直流電流を流した時には、第1導電部41及び導電部BS1のいずれを用いた場合でも、電流は、各半導体モジュール21a〜21dにほぼ均等に流れている。 As shown in FIG. 7, when a direct current is applied, the current flows substantially evenly in the semiconductor modules 21a to 21d regardless of which of the first conductive portion 41 and the conductive portion BS1 is used.

一方、交流電流を流した時には、半導体モジュール21d側に流れる電流が大きくなるという結果が確認できた。また、この際、第1導電部41の電流アンバランスは、およそ−8.2%〜+17%である。導電部BS1の電流アンバランスは、およそ−16%〜+26%である。このように、インダクタンス成分の影響により電流のバランスが変化し、第1導電部41において導電部BS1よりもアンバランスが小さくなるという結果も確認できた。これらの結果から、並列接続の配線部14を適切な形状に設計することで、電流アンバランスを低減可能であることが分かる。 On the other hand, it was confirmed that when an alternating current was applied, the current flowing on the semiconductor module 21d side increased. At this time, the current imbalance of the first conductive portion 41 is approximately −8.2% to + 17%. The current imbalance of the conductive portion BS1 is approximately -16% to + 26%. As described above, it was also confirmed that the balance of the current changes due to the influence of the inductance component, and the imbalance of the first conductive portion 41 becomes smaller than that of the conductive portion BS1. From these results, it can be seen that the current imbalance can be reduced by designing the wiring portion 14 of the parallel connection into an appropriate shape.

図8は、実施形態に係る配線部の変形例を模式的に表す平面図である。
図8に表したように、この例では、第1導電部41が、複数の半導体モジュール21a〜21dのそれぞれに対応する複数の配線41a〜41dを有し、第2導電部42が、複数の半導体モジュール22a〜22dのそれぞれに対応する複数の配線42a〜42dを有する。
FIG. 8 is a plan view schematically showing a modified example of the wiring portion according to the embodiment.
As shown in FIG. 8, in this example, the first conductive portion 41 has a plurality of wirings 41a to 41d corresponding to each of the plurality of semiconductor modules 21a to 21d, and the second conductive portion 42 has a plurality of wires. It has a plurality of wirings 42a to 42d corresponding to each of the semiconductor modules 22a to 22d.

各配線41a〜41dは、各半導体モジュール21a〜21dの交流端子36を外部配線6aに接続することにより、各半導体モジュール21a〜21d(複数の半導体素子の一部)を並列に接続する。各配線42a〜42dは、各半導体モジュール22a〜22dの交流端子36を外部配線6bに接続することにより、各半導体モジュール22a〜22d(複数の半導体素子の別の一部)を並列に接続する。 The wirings 41a to 41d connect the semiconductor modules 21a to 21d (a part of a plurality of semiconductor elements) in parallel by connecting the AC terminals 36 of the semiconductor modules 21a to 21d to the external wiring 6a. The wirings 42a to 42d connect the semiconductor modules 22a to 22d (another part of the plurality of semiconductor elements) in parallel by connecting the AC terminals 36 of the semiconductor modules 22a to 22d to the external wiring 6b.

このように、第1導電部41及び第2導電部42は、板状の1つの部材で構成でもよいし、複数の配線41a〜41d、42a〜42dで構成してもよい。これにより、上記実施形態と同様に、各半導体素子に流れる電流のアンバランスを低減することができる。 As described above, the first conductive portion 41 and the second conductive portion 42 may be composed of one plate-shaped member, or may be composed of a plurality of wirings 41a to 41d and 42a to 42d. Thereby, the imbalance of the current flowing through each semiconductor element can be reduced as in the above embodiment.

図9は、実施形態に係る第1導電部の変形例を模式的に表す平面図である。
図9に表したように、この例において、配線部14の第1導電部41は、所定の方向の中央部に配置された半導体モジュール22b、22cに対する配線長IL12、IL13が、所定の方向の両端部に配置された半導体モジュール22a、22dに対する配線長IL11、IL14よりも短くなるようにしている。
FIG. 9 is a plan view schematically showing a modified example of the first conductive portion according to the embodiment.
As shown in FIG. 9, in this example, in the first conductive portion 41 of the wiring portion 14, the wiring lengths IL12 and IL13 with respect to the semiconductor modules 22b and 22c arranged in the central portion in the predetermined direction are in the predetermined direction. The wiring lengths for the semiconductor modules 22a and 22d arranged at both ends are made shorter than the wiring lengths IL11 and IL14.

例えば、第1導電部41と第2導電部42との間の距離が十分に離れていて、第1導電部41と第2導電部42との間の相互インダクタンスの影響が小さい場合には、第1導電部41に接続された各半導体モジュール21a〜21d間での相互インダクタンスの影響が大きくなる。この場合、電流の流れる向きが同じであるから、相互インダクタンスは、インダクタンスを強め合うように作用する。そして、中央部においては、両側の半導体素子から影響を受けるため、片側のみから影響を受ける両端部よりも相互インダクタンスの影響が大きくなる。従って、上記のように、中央部の配線長IL12、IL13を、両端部の配線長IL11、IL14よりも短くする。これにより、上記実施形態と同様に、複数の半導体素子に流れる電流のアンバランスを抑制することができる。 For example, when the distance between the first conductive portion 41 and the second conductive portion 42 is sufficiently large and the influence of the mutual inductance between the first conductive portion 41 and the second conductive portion 42 is small, the influence of the mutual inductance is small. The influence of the mutual inductance between the semiconductor modules 21a to 21d connected to the first conductive portion 41 becomes large. In this case, since the currents flow in the same direction, the mutual inductances act to strengthen the inductances. Since the central portion is affected by the semiconductor elements on both sides, the influence of the mutual inductance is greater than that of both ends affected by only one side. Therefore, as described above, the wiring lengths IL12 and IL13 in the central portion are made shorter than the wiring lengths IL11 and IL14 in both ends. Thereby, as in the above embodiment, the imbalance of the current flowing through the plurality of semiconductor elements can be suppressed.

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。 Although some embodiments of the present invention have been described, these embodiments are presented as examples and are not intended to limit the scope of the invention. These novel embodiments can be implemented in various other embodiments, and various omissions, replacements, and changes can be made without departing from the gist of the invention. These embodiments and modifications thereof are included in the scope and gist of the invention, and are also included in the scope of the invention described in the claims and the equivalent scope thereof.

2…直流電源、 4…交流負荷、 6a、6b…外部配線、 10…電力変換装置、 12…変換部、 14…配線部、 16a、16b…直流側配線、 21…第1回路部、 21a〜21d、22a〜22d…半導体モジュール、 22…第2回路部、 31、32…スイッチング素子(半導体素子)、 33、34…整流素子(半導体素子)、 35a、35b…直流端子、 36…交流端子、 41…第1導電部、 42…第2導電部、 BS1、BS2…導電部 2 ... DC power supply, 4 ... AC load, 6a, 6b ... External wiring, 10 ... Power converter, 12 ... Conversion unit, 14 ... Wiring unit, 16a, 16b ... DC side wiring, 21 ... 1st circuit unit, 21a ~ 21d, 22a to 22d ... semiconductor module, 22 ... second circuit unit, 31, 32 ... switching element (semiconductor element), 33, 34 ... rectifying element (semiconductor element), 35a, 35b ... DC terminal, 36 ... AC terminal, 41 ... 1st conductive part, 42 ... 2nd conductive part, BS1, BS2 ... Conductive part

Claims (2)

複数の半導体素子を有し、前記複数の半導体素子によって交直変換を行う変換部と、
前記複数の半導体素子の交流側を並列に接続する配線部と、
を備え、
前記複数の半導体素子は、所定の方向に並べて配置され、
前記配線部は、
前記複数の半導体素子の一部を並列に接続する第1導体部と、
前記第1導体部と前記所定の方向に並べて配置され、前記複数の半導体素子の別の一部を並列に接続する第2導体部と、
を有し、
前記第2導体部に流れる電流の向きは、前記第1導体部に流れる電流の向きと逆向きであり、
前記第1導体部は、前記第2導体部から離間するに従って、前記複数の半導体素子の前記一部に対する配線長が短くなるようにし、
前記第2導体部は、前記第1導体部から離間するに従って、前記複数の半導体素子の前記別の一部に対する配線長が短くなるようにする電力変換装置。
A conversion unit having a plurality of semiconductor elements and performing AC / DC conversion by the plurality of semiconductor elements,
A wiring unit that connects the AC sides of the plurality of semiconductor elements in parallel,
With
The plurality of semiconductor elements are arranged side by side in a predetermined direction, and the plurality of semiconductor elements are arranged side by side.
The wiring part is
A first conductor portion that connects a part of the plurality of semiconductor elements in parallel, and
A second conductor portion that is arranged side by side in the predetermined direction with the first conductor portion and connects another part of the plurality of semiconductor elements in parallel.
Have,
The direction of the current flowing through the second conductor portion is opposite to the direction of the current flowing through the first conductor portion.
As the first conductor portion is separated from the second conductor portion, the wiring length of the plurality of semiconductor elements with respect to the part thereof is shortened.
The second conductor portion is a power conversion device that shortens the wiring length of the plurality of semiconductor elements with respect to the other portion as the distance from the first conductor portion increases.
前記変換部は、ブリッジ回路であり、
前記複数の半導体素子は、上側アーム用の半導体素子と、下側アーム用の半導体素子と、を含み、
前記配線部は、前記上側アーム用の半導体素子と前記下側アーム用の半導体素子との接続点と接続される請求項1記載の電力変換装置。
The conversion unit is a bridge circuit.
The plurality of semiconductor elements include a semiconductor element for the upper arm and a semiconductor element for the lower arm.
The power conversion device according to claim 1 , wherein the wiring portion is connected to a connection point between the semiconductor element for the upper arm and the semiconductor element for the lower arm.
JP2017125220A 2017-06-27 2017-06-27 Power converter Active JP6807632B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017125220A JP6807632B2 (en) 2017-06-27 2017-06-27 Power converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017125220A JP6807632B2 (en) 2017-06-27 2017-06-27 Power converter

Publications (2)

Publication Number Publication Date
JP2019009936A JP2019009936A (en) 2019-01-17
JP6807632B2 true JP6807632B2 (en) 2021-01-06

Family

ID=65026945

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017125220A Active JP6807632B2 (en) 2017-06-27 2017-06-27 Power converter

Country Status (1)

Country Link
JP (1) JP6807632B2 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4561874B2 (en) * 2008-05-20 2010-10-13 株式会社豊田自動織機 Power converter
JP5528299B2 (en) * 2010-10-28 2014-06-25 三菱電機株式会社 Power converter

Also Published As

Publication number Publication date
JP2019009936A (en) 2019-01-17

Similar Documents

Publication Publication Date Title
Rabkowski et al. Design steps toward a 40-kVA SiC JFET inverter with natural-convection cooling and an efficiency exceeding 99.5%
JP3173512U (en) Semiconductor device
Rabkowski et al. Design steps towards a 40-kVA SiC inverter with an efficiency exceeding 99.5%
Zhang et al. Parasitic inductance modeling and reduction for a wire bonded half bridge SiC MOSFET multichip power module
US20130242631A1 (en) Power converter apparatus
CN103650316A (en) Power conversion device
JP6345361B2 (en) Power semiconductor module
CN105593989B (en) Semiconductor stack for a converter with buffer-capacitors
JP5557891B2 (en) Three-phase power converter
JP4842018B2 (en) Power converter
US10284111B2 (en) Power conversion apparatus having connection conductors having inductance which inhibits ripple current
JP2006042406A (en) Stack structure of power converter
Funaki et al. Gate drive circuit implementation for parallel connection of power devices considering parasitic inductance
JP6807632B2 (en) Power converter
JP4957842B2 (en) Power converter
JP6317516B1 (en) DC smoothing circuit, inverter, and power supply device
RU2653359C1 (en) Inverter device
CN109565944B (en) Phase module for high-power converter
JP2017055478A (en) Switching circuit and power conversion device
JP6934275B2 (en) Power converter
JP6134798B2 (en) Power converter
JP7230280B2 (en) Switching circuit with snubber component
JP2019054581A (en) Power conversion equipment
US20220272877A1 (en) Power conversion apparatus
JP6881399B2 (en) Power semiconductor devices and power conversion devices

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190807

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200515

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200713

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201106

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20201106

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20201117

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20201118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201207

R150 Certificate of patent or registration of utility model

Ref document number: 6807632

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250