JP3173512U - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP3173512U JP3173512U JP2011006962U JP2011006962U JP3173512U JP 3173512 U JP3173512 U JP 3173512U JP 2011006962 U JP2011006962 U JP 2011006962U JP 2011006962 U JP2011006962 U JP 2011006962U JP 3173512 U JP3173512 U JP 3173512U
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- phase
- semiconductor
- circuit board
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Inverter Devices (AREA)
Abstract
【課題】特定のスイッチング素子に過大なサージ電圧が発生することを防止することができる半導体装置を提供する。
【解決手段】半導体装置１０において、半導体モジュールは、主回路基板に、３相インバータ回路の各相それぞれの上アーム用の第１、第４、及び第５の半導体素子群Ｇ１，Ｇ４，Ｇ５、及び下アーム用の第２、第３、及び第６の半導体素子群Ｇ２，Ｇ３，Ｇ６がそれぞれ主回路基板に並設されてなる。コンデンサモジュール３０は、コンデンサ基板３１に、３相インバータ回路に対し並列接続された複数のコンデンサ３２が搭載されてなる。コンデンサ基板３１上において複数のコンデンサ３２は、上面視で、主回路基板の各相の上アーム用の１、第４、及び第５の半導体素子群Ｇ１，Ｇ４，Ｇ５、及び下アーム用の第２、第３、及び第６の半導体素子群Ｇ２，Ｇ３，Ｇ６上方に重なる位置に配置されている。
【選択図】図１A semiconductor device capable of preventing an excessive surge voltage from being generated in a specific switching element is provided.
In a semiconductor device, a semiconductor module is provided on a main circuit board with first, fourth, and fifth semiconductor element groups G1, G4, G5 for upper arms of respective phases of a three-phase inverter circuit. The second, third, and sixth semiconductor element groups G2, G3, and G6 for the lower arm are arranged in parallel on the main circuit board. The capacitor module 30 includes a capacitor substrate 31 and a plurality of capacitors 32 connected in parallel to the three-phase inverter circuit. The plurality of capacitors 32 on the capacitor substrate 31 are, when viewed from above, the first, fourth, and fifth semiconductor element groups G1, G4, and G5 for the upper arm of each phase of the main circuit substrate, and the lower arm first. The second, third, and sixth semiconductor element groups G2, G3, and G6 are disposed at positions overlapping with each other.
[Selection] Figure 1
Description
本考案は、主回路基板に、３相インバータ回路の各相それぞれの上アーム用の複数の半導体素子、及び下アーム用の複数の半導体素子がそれぞれ一列に並設されてなる半導体モジュールと、コンデンサが複数搭載されてなるコンデンサモジュールと、を備える半導体装置に関する。 The present invention provides a semiconductor module in which a plurality of semiconductor elements for upper arms and a plurality of semiconductor elements for lower arms in each phase of a three-phase inverter circuit are arranged in parallel on a main circuit board, and a capacitor The present invention relates to a semiconductor device including a capacitor module on which a plurality of are mounted.
例えば、モータに可変電流のＡＣ電力を供給するインバータ装置（半導体装置）は、スイッチング素子としての半導体素子が搭載された主回路基板を備える半導体モジュールを備えるとともに、半導体モジュールで電力変換された電力の出力端子を備える（例えば、特許文献１参照）。図８に示すように、特許文献１に開示のＡＣコントローラ９０（半導体装置）において、ベース９５の中央には、直流電力を交流電力に変換するインバータ９１が設置されている。このインバータ９１には、直流電力を入力するための入力端子９１ａが設けられるとともに、３相の交流電力を出力するための出力端子９１ｂが設けられている。インバータ９１の入力端子９１ａ側の側方には、入力電力を安定して供給するためのコンデンサ９２が複数設置されている。 For example, an inverter device (semiconductor device) that supplies variable current AC power to a motor includes a semiconductor module including a main circuit board on which a semiconductor element serving as a switching element is mounted, and power converted by the semiconductor module. An output terminal is provided (for example, refer to Patent Document 1). As shown in FIG. 8, in an AC controller 90 (semiconductor device) disclosed in Patent Document 1, an inverter 91 that converts DC power into AC power is installed at the center of a base 95. The inverter 91 is provided with an input terminal 91a for inputting DC power and an output terminal 91b for outputting three-phase AC power. A plurality of capacitors 92 are provided on the side of the inverter 91 on the side of the input terminal 91a to stably supply input power.
特許文献１に記載のＡＣコントローラ９０において、コンデンサ９２はインバータ９１の側方に複数併設されている。そして、複数のコンデンサ９２には、インバータ９１に近いものもあれば、インバータ９１に遠いものもあり、複数のコンデンサ９２の間でインバータ９１との距離に差が生じている。すると、コンデンサ９２からインバータ９１の各スイッチング素子への電流経路の長さに差が生じ、電流経路が長くなればなるほどインダクタンスが大きくなってしまい、スイッチング時の損失が大きくなってしまう。さらに、インダクタンスが大きくなると、スイッチング素子のスイッチング時に過大なサージ電圧が発生して、スイッチング素子が損傷を受けてしまう恐れがある。 In the AC controller 90 described in Patent Document 1, a plurality of capacitors 92 are provided side by side of the inverter 91. Some of the plurality of capacitors 92 are close to the inverter 91 and some are distant from the inverter 91, and there is a difference in the distance from the inverter 91 between the plurality of capacitors 92. Then, a difference occurs in the length of the current path from the capacitor 92 to each switching element of the inverter 91, and the longer the current path, the larger the inductance and the larger the loss during switching. Further, when the inductance increases, an excessive surge voltage is generated when the switching element is switched, and the switching element may be damaged.
本考案は、上記従来の問題に鑑みてなされたものであって、その目的は、特定のスイッチング素子に過大なサージ電圧が発生することを防止することができる半導体装置を提供することにある。 The present invention has been made in view of the above-described conventional problems, and an object thereof is to provide a semiconductor device capable of preventing an excessive surge voltage from being generated in a specific switching element.
上記問題点を解決するために、請求項１に記載の考案は、３相インバータ回路の各相を構成する、複数の半導体素子が一列に配列されてなる上アーム用半導体素子、及び複数の半導体素子が一列に配列されてなる下アーム用半導体素子が、それぞれ主回路基板上に並設されてなる半導体モジュールと、コンデンサ基板に、前記３相インバータ回路に対し並列接続された複数のコンデンサが搭載されてなるコンデンサモジュールと、を備える半導体装置に関する。前記主回路基板の上方かつ前記主回路基板と対向する位置に前記コンデンサ基板が配置され、前記主回路基板における各相を構成する前記上アーム用半導体素子、及び前記下アーム用半導体素子の両側には前記コンデンサ基板と前記主回路基板とを電気的に接続する接続電極部を備え、前記コンデンサ基板上において前記複数のコンデンサは、上面視で、前記主回路基板の各相の上アーム用の半導体素子及び下アーム用の半導体素子の上方に重なる位置に配置されている。 In order to solve the above problem, the device according to claim 1 is a semiconductor device for an upper arm, in which a plurality of semiconductor elements are arranged in a line, and a plurality of semiconductors constituting each phase of a three-phase inverter circuit. A semiconductor module in which lower arm semiconductor elements having elements arranged in a row are arranged in parallel on the main circuit board, and a plurality of capacitors connected in parallel to the three-phase inverter circuit are mounted on the capacitor board. And a capacitor module. The capacitor substrate is disposed above the main circuit board and at a position facing the main circuit board, and on both sides of the upper arm semiconductor element and the lower arm semiconductor element constituting each phase in the main circuit board. Includes a connection electrode portion that electrically connects the capacitor substrate and the main circuit substrate, and the plurality of capacitors on the capacitor substrate are semiconductors for upper arms of each phase of the main circuit substrate in a top view. It is arranged at a position overlapping above the element and the semiconductor element for the lower arm.
例えば、Ｕ相、Ｖ相、Ｗ相の上アーム及び下アームが六列に並設されてなる半導体モジュールにおいて、それぞれ複数の半導体素子が並列接続されて構成される上アーム用半導体素子及び下アーム用半導体素子の列方向の一端側にコンデンサが纏めて配置されていると、それらコンデンサから上下各アーム用半導体素子の列方向の他端側の半導体素子までの電流経路が長くなり、その半導体素子に関しては配線インダクタンスが大きくなってしまう。また、３相の上アーム用半導体素子及び下アーム用半導体素子が六列に並設され、かつ上アーム用半導体素子及び下アーム用半導体素子の列方向に直交する方向の両側にコンデンサが分散されて配置されているとする。この場合、３相のうち真ん中の相の上下アーム用半導体素子においては、両側の相の上下アーム用半導体素子に比べてコンデンサからの電流経路が長くなり、配線インダクタンスが大きくなってしまう。 For example, in a semiconductor module in which U-phase, V-phase, and W-phase upper arms and lower arms are arranged in parallel in six rows, an upper arm semiconductor element and a lower arm configured by connecting a plurality of semiconductor elements in parallel, respectively If capacitors are arranged together on one end side in the column direction of the semiconductor element for semiconductor use, the current path from the capacitor to the semiconductor element on the other end side in the column direction of the upper and lower arm semiconductor elements becomes longer. In this case, the wiring inductance becomes large. In addition, three-phase upper arm semiconductor elements and lower arm semiconductor elements are arranged in parallel in six rows, and capacitors are distributed on both sides in the direction perpendicular to the column direction of the upper arm semiconductor elements and the lower arm semiconductor elements. Are arranged. In this case, in the upper and lower arm semiconductor elements in the middle of the three phases, the current path from the capacitor becomes longer than in the upper and lower arm semiconductor elements on both sides, and the wiring inductance increases.
しかし、本考案によれば、Ｕ相、Ｖ相、Ｗ相の上アーム用半導体素子及び下アーム用半導体素子それぞれに重なる位置にコンデンサが配置され、かつ、各アームに隣接してコンデンサ基板から主回路基板への電流経路が構成されている。このため、複数の半導体素子が一列に配置されるとともに互いに並列接続されてなる各アームにおいて、コンデンサから各半導体素子への電流経路は均等化される。したがって、各相において、各アームを構成する一列に配列された複数の半導体素子間における配線インダクタンスの差を小さくすることができるとともに、特定の半導体素子に過大なサージ電圧が発生することを抑制できる。 However, according to the present invention, the capacitors are arranged at positions overlapping the U-phase, V-phase, and W-phase upper arm semiconductor elements and the lower arm semiconductor elements, respectively, and are adjacent to each arm from the capacitor substrate. A current path to the circuit board is configured. For this reason, in each arm in which a plurality of semiconductor elements are arranged in a line and connected in parallel to each other, the current paths from the capacitor to each semiconductor element are equalized. Therefore, in each phase, it is possible to reduce the difference in wiring inductance between the plurality of semiconductor elements arranged in a line constituting each arm, and to suppress the occurrence of an excessive surge voltage in a specific semiconductor element. .
本考案によれば、特定のスイッチング素子に過大なサージ電圧が発生することを防止することができる。 According to the present invention, it is possible to prevent an excessive surge voltage from being generated in a specific switching element.
以下、本考案を車両に搭載される半導体装置に具体化した一実施形態を図１〜図４にしたがって説明する。
半導体装置１０は車載走行モータを駆動する３相インバータである。まず、半導体装置１０の３相インバータ回路を説明する。図３に示すように、３相インバータ回路の主回路基板２２には、スイッチング素子Ｑとそのスイッチング素子Ｑに逆並列されたダイオードＤをワンチップ化した半導体素子２３が複数実装されている。図１に示すように、主回路基板２２には複数の半導体素子２３が実装されるが、図３では３相インバータ回路の説明を簡単にするため、図１の３相インバータ回路を等価的に示している。
Hereinafter, an embodiment in which the present invention is embodied in a semiconductor device mounted on a vehicle will be described with reference to FIGS.
The semiconductor device 10 is a three-phase inverter that drives a vehicle-mounted traveling motor. First, the three-phase inverter circuit of the semiconductor device 10 will be described. As shown in FIG. 3, on the main circuit board 22 of the three-phase inverter circuit, a plurality of semiconductor elements 23 in which a switching element Q and a diode D antiparallel to the switching element Q are formed in one chip are mounted. As shown in FIG. 1, a plurality of semiconductor elements 23 are mounted on the main circuit board 22. In FIG. 3, the three-phase inverter circuit of FIG. Show.
さて、３相インバータ回路は、６つのスイッチング素子Ｑ１〜Ｑ６を有する。各スイッチング素子Ｑ１〜Ｑ６には、ＭＯＳＦＥＴ（metal oxide semiconductor 電界効果トランジスタ）が使用されている。３相インバータ回路は、第１及び第２のスイッチング素子Ｑ１，Ｑ２、第３及び第４のスイッチング素子Ｑ３，Ｑ４、第５及び第６のスイッチング素子Ｑ５，Ｑ６がそれぞれ直列に接続されている。各スイッチング素子Ｑ１〜Ｑ６のドレインとソース間には、ダイオードＤ１〜Ｄ６が、逆並列に接続されている。第１、第４及び第５のスイッチング素子Ｑ１，Ｑ４，Ｑ５及び第１、第４及び第５のスイッチング素子Ｑ１，Ｑ４，Ｑ５に接続されたダイオードＤ１，Ｄ４，Ｄ５の組はそれぞれ上アームと呼ばれる。また、第２、第３及び第６のスイッチング素子Ｑ２，Ｑ３，Ｑ６及び第２、第３及び第６のスイッチング素子Ｑ２，Ｑ３，Ｑ６に接続されたダイオードＤ２，Ｄ３，Ｄ６の組はそれぞれ下アームと呼ばれる。 Now, the three-phase inverter circuit has six switching elements Q1 to Q6. MOSFETs (metal oxide semiconductor field effect transistors) are used for the switching elements Q1 to Q6. In the three-phase inverter circuit, first and second switching elements Q1 and Q2, third and fourth switching elements Q3 and Q4, and fifth and sixth switching elements Q5 and Q6 are connected in series, respectively. Diodes D1 to D6 are connected in antiparallel between the drains and sources of the switching elements Q1 to Q6. The first, fourth and fifth switching elements Q1, Q4 and Q5 and the diodes D1, D4 and D5 connected to the first, fourth and fifth switching elements Q1, Q4 and Q5 are respectively an upper arm and be called. The second, third and sixth switching elements Q2, Q3 and Q6 and the diodes D2, D3 and D6 connected to the second, third and sixth switching elements Q2, Q3 and Q6 are respectively lower Called the arm.
なお、図１に示すように、主回路基板２２の幅方向に並べて設置された６個の半導体素子２３が並列接続されて、第１の半導体素子群Ｇ１が構成されている。なお、図３では、６個並列接続された半導体素子２３からなる第１の半導体素子群Ｇ１を、Ｑ１とＤ１として等価的に表示している。同様に、主回路基板２２の幅方向に並べて設置された６個の半導体素子２３が並列接続されて、第２〜第６の半導体素子群Ｇ２〜第６が構成されている。なお、図３では、６個並列接続された半導体素子２３からなる第２の半導体素子群Ｇ２を、Ｑ２とＤ２として等価的に表示し、６個並列接続された半導体素子２３からなる第３の半導体素子群Ｇ３を、Ｑ３とＤ３として等価的に表示している。さらに、図３では、６個並列接続された半導体素子２３からなる第４の半導体素子群Ｇ４を、Ｑ４とＤ４として等価的に表示し、６個並列接続された半導体素子２３からなる第５の半導体素子群Ｇ５を、Ｑ５とＤ５として等価的に表示している。また、６個並列接続された半導体素子２３からなる第６の半導体素子群Ｇ６を、Ｑ６とＤ６として等価的に表示している。 As shown in FIG. 1, six semiconductor elements 23 arranged side by side in the width direction of the main circuit board 22 are connected in parallel to form a first semiconductor element group G1. In FIG. 3, the first semiconductor element group G1 including six semiconductor elements 23 connected in parallel is equivalently displayed as Q1 and D1. Similarly, six semiconductor elements 23 arranged side by side in the width direction of the main circuit board 22 are connected in parallel to constitute second to sixth semiconductor element groups G2 to G6. In FIG. 3, the second semiconductor element group G2 composed of six semiconductor elements 23 connected in parallel is equivalently displayed as Q2 and D2, and a third semiconductor element 23 composed of six semiconductor elements 23 connected in parallel is shown. The semiconductor element group G3 is equivalently displayed as Q3 and D3. Further, in FIG. 3, a fourth semiconductor element group G4 composed of six semiconductor elements 23 connected in parallel is equivalently displayed as Q4 and D4, and a fifth semiconductor element 23 composed of six semiconductor elements 23 connected in parallel is shown. The semiconductor element group G5 is equivalently displayed as Q5 and D5. A sixth semiconductor element group G6 composed of six semiconductor elements 23 connected in parallel is equivalently displayed as Q6 and D6.
そして、第１の半導体素子群Ｇ１がＵ相の上アーム用半導体素子群を、第４の半導体素子群Ｇ４がＶ相の上アーム用半導体素子群を、第５の半導体素子群Ｇ５がＷ相の上アーム用半導体素子群を構成している。また、第２の半導体素子群Ｇ２がＵ相の下アーム用半導体素子群を、第３の半導体素子群Ｇ３がＶ相の下アーム用半導体素子群を、第６の半導体素子群Ｇ６がＷ相の下アーム用半導体素子群を構成している。 The first semiconductor element group G1 is the U-phase upper arm semiconductor element group, the fourth semiconductor element group G4 is the V-phase upper arm semiconductor element group, and the fifth semiconductor element group G5 is the W-phase. The upper arm semiconductor element group is configured. The second semiconductor element group G2 is a U-phase lower arm semiconductor element group, the third semiconductor element group G3 is a V-phase lower arm semiconductor element group, and the sixth semiconductor element group G6 is a W-phase. The lower arm semiconductor element group is configured.
したがって、第１の半導体素子群Ｇ１の各半導体素子２３がＵ相の上アーム用の半導体素子を、第４の半導体素子群Ｇ４の各半導体素子２３がＶ相の上アーム用の半導体素子を、第５の半導体素子群Ｇ５の各半導体素子２３がＷ相の上アーム用の半導体素子を構成している。また、第２の半導体素子群Ｇ２の各半導体素子２３がＵ相の下アーム用の半導体素子を、第３の半導体素子群Ｇ３の各半導体素子２３がＶ相の下アーム用の半導体素子を、第６の半導体素子群Ｇ６の各半導体素子２３がＷ相の下アーム用の半導体素子を構成している。 Therefore, each semiconductor element 23 of the first semiconductor element group G1 is a semiconductor element for the upper arm of the U phase, each semiconductor element 23 of the fourth semiconductor element group G4 is a semiconductor element for the upper arm of the V phase, Each semiconductor element 23 of the fifth semiconductor element group G5 constitutes a semiconductor element for the upper arm of the W phase. Also, each semiconductor element 23 of the second semiconductor element group G2 is a semiconductor element for the lower arm of the U phase, each semiconductor element 23 of the third semiconductor element group G3 is a semiconductor element for the lower arm of the V phase, Each semiconductor element 23 of the sixth semiconductor element group G6 constitutes a W-phase lower arm semiconductor element.
また、Ｕ相においては、上アームの第１の半導体素子群Ｇ１と下アームの第２の半導体素子群Ｇ２が直列に接続されるとともに、Ｖ相においては、上アームの第４の半導体素子群Ｇ４と下アームの第３の半導体素子群Ｇ３とが直列に接続されている。さらに、Ｗ相においては、上アームの第５の半導体素子群Ｇ５と下アームの第６の半導体素子群Ｇ６が直列に接続されている。 In the U phase, the first semiconductor element group G1 of the upper arm and the second semiconductor element group G2 of the lower arm are connected in series, and in the V phase, the fourth semiconductor element group of the upper arm. G4 and the third semiconductor element group G3 of the lower arm are connected in series. Further, in the W phase, the fifth semiconductor element group G5 of the upper arm and the sixth semiconductor element group G6 of the lower arm are connected in series.
図３に示すように、３相インバータ回路は、車載バッテリ２０に電気的に接続された正極側入力電極２７と負極側入力電極２８を有する。また、図１に示すように、正極側入力電極２７には、正極側中継端子２６が電気的に接続されるとともに、負極側入力電極２８には、負極側中継端子２５が電気的に接続されている。 As shown in FIG. 3, the three-phase inverter circuit includes a positive electrode side input electrode 27 and a negative electrode side input electrode 28 that are electrically connected to the in-vehicle battery 20. As shown in FIG. 1, the positive electrode side relay terminal 26 is electrically connected to the positive electrode side input electrode 27, and the negative electrode side relay terminal 25 is electrically connected to the negative electrode side input electrode 28. ing.
そして、第１のスイッチング素子Ｑ１のドレイン用の導体パターンは、正極側入力電極２７に電気的に接続されている。第４及び第５のスイッチング素子Ｑ４，Ｑ５のドレイン用の導体パターンは、正極側中継端子２６を介して正極側入力電極２７に電気的に接続されている。また、第２及び第３のスイッチング素子Ｑ２，Ｑ３のソース用の導体パターンは、負極側中継端子２５を介して負極側入力電極２８と電気的に接続されている。さらに、第６のスイッチング素子Ｑ６のソース用の導体パターンは、負極側入力電極２８と電気的に接続されている。 The conductor pattern for the drain of the first switching element Q1 is electrically connected to the positive input electrode 27. The conductor patterns for the drains of the fourth and fifth switching elements Q4, Q5 are electrically connected to the positive input electrode 27 via the positive relay terminal 26. The source conductor patterns of the second and third switching elements Q2, Q3 are electrically connected to the negative input electrode 28 via the negative relay terminal 25. Furthermore, the conductor pattern for the source of the sixth switching element Q6 is electrically connected to the negative input electrode 28.
また、正極側入力電極２７と負極側入力電極２８の間には複数のコンデンサ３２が並列に接続されている。これらコンデンサ３２は、直列に接続された上アーム（第１、第４、第５の半導体素子群Ｇ１，Ｇ４，Ｇ５）と下アーム（第２、第３、第６の半導体素子群Ｇ２，Ｇ３，Ｇ６）、すなわち、３相インバータ回路に対して並列に接続されているとともに、コンデンサ基板３１に複数実装されている。 A plurality of capacitors 32 are connected in parallel between the positive electrode side input electrode 27 and the negative electrode side input electrode 28. These capacitors 32 include an upper arm (first, fourth, fifth semiconductor element groups G1, G4, G5) and a lower arm (second, third, sixth semiconductor element groups G2, G3) connected in series. , G6), that is, in parallel with the three-phase inverter circuit, a plurality of capacitors are mounted on the capacitor substrate 31.
なお、図１に示すように、コンデンサ３２は、コンデンサ基板３１に多数実装されるが、３相インバータ回路の説明を簡単にするため、図３では、等価的にコンデンサ３２を示している。そして、コンデンサ３２の正極端子が、正極側の導体パターンを介して正極側入力電極２７に接続され、コンデンサ３２の負極端子が、負極側の導体パターンを介して負極側入力電極２８に接続されている。そして、車載バッテリ２０からの主電流が、正極側入力電極２７からコンデンサ３２に流れると、コンデンサ３２に充電される。コンデンサ３２に充電された電流は、コンデンサ３２から半導体素子２３へと供給される。 As shown in FIG. 1, many capacitors 32 are mounted on the capacitor substrate 31, but in order to simplify the explanation of the three-phase inverter circuit, the capacitors 32 are equivalently shown in FIG. The positive terminal of the capacitor 32 is connected to the positive input electrode 27 via a positive conductor pattern, and the negative terminal of the capacitor 32 is connected to the negative input electrode 28 via a negative conductor pattern. Yes. When the main current from the in-vehicle battery 20 flows from the positive-side input electrode 27 to the capacitor 32, the capacitor 32 is charged. The current charged in the capacitor 32 is supplied from the capacitor 32 to the semiconductor element 23.
図３に示すように、第１と第２のスイッチング素子Ｑ１，Ｑ２の間の接合点はＵ相出力端子Ｕに、第３と第４のスイッチング素子Ｑ３，Ｑ４の間の接合点はＶ相出力端子Ｖに、第５と第６のスイッチング素子Ｑ５，Ｑ６の間の接合点はＷ相出力端子Ｗに、それぞれ接続されている。そして、Ｕ相出力端子Ｕ、Ｖ相出力端子Ｖ及びＷ相出力端子Ｗは、出力機器としての車載走行モータ（図示せず）に接続されている。 As shown in FIG. 3, the junction between the first and second switching elements Q1, Q2 is at the U-phase output terminal U, and the junction between the third and fourth switching elements Q3, Q4 is at the V-phase. The junction between the output terminal V and the fifth and sixth switching elements Q5, Q6 is connected to the W-phase output terminal W, respectively. The U-phase output terminal U, the V-phase output terminal V, and the W-phase output terminal W are connected to an in-vehicle travel motor (not shown) as an output device.
各スイッチング素子Ｑ１〜Ｑ６のゲートは制御回路基板４０に接続されている。そして、制御回路基板４０の制御回路によりスイッチング素子Ｑ１〜Ｑ６がスイッチング制御されて車載走行モータに電力を供給するようになっている。 The gates of the switching elements Q1 to Q6 are connected to the control circuit board 40. The switching elements Q1 to Q6 are subjected to switching control by the control circuit of the control circuit board 40 so as to supply electric power to the vehicle-mounted traveling motor.
次に、半導体装置１０の構成について説明する。
図１に示すように、半導体装置１０のヒートシンク１１は、アルミニウム系金属や銅等で矩形板状に形成されるとともに、このヒートシンク１１の上面には、半導体モジュール１２が支持されている。半導体モジュール１２は、主回路基板２２に複数の半導体素子２３が実装されてなる。主回路基板２２は矩形板状をなす。ここで、主回路基板２２の長辺方向を長さ方向とし、長さ方向に直交する方向を幅方向とする。
Next, the configuration of the semiconductor device 10 will be described.
As shown in FIG. 1, the heat sink 11 of the semiconductor device 10 is formed in a rectangular plate shape with aluminum-based metal, copper, or the like, and a semiconductor module 12 is supported on the upper surface of the heat sink 11. The semiconductor module 12 has a plurality of semiconductor elements 23 mounted on a main circuit board 22. The main circuit board 22 has a rectangular plate shape. Here, the long side direction of the main circuit board 22 is the length direction, and the direction orthogonal to the length direction is the width direction.
主回路基板２２は、金属基板の上面に絶縁コーティングを施し、その絶縁コーティングの上に銅又はアルミ製の導体パターンが形成されて構成されている。図４の２点鎖線に示すように、主回路基板２２の導体パターンＰは、主回路基板２２の幅方向へ細長に延びるシート状に形成されている部分を備える。 The main circuit board 22 is configured by applying an insulating coating on an upper surface of a metal substrate and forming a copper or aluminum conductor pattern on the insulating coating. As shown by a two-dot chain line in FIG. 4, the conductor pattern P of the main circuit board 22 includes a portion formed in a sheet shape extending in the width direction of the main circuit board 22.
主回路基板２２の上面には、半導体素子２３が複数実装されている。具体的には、半導体素子２３は半田付けにて主回路基板２２の導体パターンＰと接合されている。
複数の半導体素子２３は、主回路基板２２の幅方向に沿って１列に延びるように並設された半導体素子群Ｇが、主回路基板２２の長さ方向に複数列（６列）並ぶように配設されている。各半導体素子群Ｇは、それぞれ個別の導体パターンＰに電気的に接続されるとともに、各半導体素子群Ｇの複数の半導体素子２３それぞれは導体パターンＰに並列に接続されている。
A plurality of semiconductor elements 23 are mounted on the upper surface of the main circuit board 22. Specifically, the semiconductor element 23 is joined to the conductor pattern P of the main circuit board 22 by soldering.
The plurality of semiconductor elements 23 are arranged in a plurality of rows (six rows) in the length direction of the main circuit board 22 so that the semiconductor element groups G arranged in parallel so as to extend in one row along the width direction of the main circuit board 22 are arranged. It is arranged. Each semiconductor element group G is electrically connected to an individual conductor pattern P, and each of the plurality of semiconductor elements 23 of each semiconductor element group G is connected to the conductor pattern P in parallel.
なお、６列の半導体素子群Ｇを、図４の右側から第１の半導体素子群Ｇ１とし、左側に向けて第２の半導体素子群Ｇ２、第３の半導体素子群Ｇ３、第４の半導体素子群Ｇ４、第５の半導体素子群Ｇ５、第６の半導体素子群Ｇ６とする。また、主回路基板２２の長さ方向に隣り合う半導体素子群Ｇは、互いに間隔を空けて配設されている。 The six rows of semiconductor element groups G are defined as the first semiconductor element group G1 from the right side in FIG. 4, and the second semiconductor element group G2, the third semiconductor element group G3, and the fourth semiconductor element are directed toward the left side. A group G4, a fifth semiconductor element group G5, and a sixth semiconductor element group G6 are used. Further, the semiconductor element groups G adjacent to each other in the length direction of the main circuit board 22 are arranged with a space therebetween.
図１及び図２に示すように、主回路基板２２の長さ方向の一端側には、アルミニウムにより略棒状に形成された接続電極部としての正極側入力電極２７が配置されるとともに、長さ方向の他端側には、アルミニウムにより略棒状に形成された接続電極部としての負極側入力電極２８が配置されている。正極側入力電極２７及び負極側入力電極２８は、主回路基板２２の導体パターンＰ上に配置されるパターン接続用電極部２７ａ，２８ａを備える。パターン接続用電極部２７ａ，２８ａは、主回路基板２２の幅方向に細長に延びる矩形板状（帯状）に形成されている。そして、パターン接続用電極部２７ａ，２８ａは、その長さ方向が導体パターンＰの長さ方向に沿うように配置されるとともに、パターン接続用電極部２７ａ，２８ａは導体パターンＰに対し面接触して電気的に接続されている。 As shown in FIGS. 1 and 2, on one end side of the main circuit board 22 in the length direction, a positive electrode side input electrode 27 as a connecting electrode portion formed of aluminum in a substantially rod shape is disposed and has a length. On the other end side in the direction, a negative electrode side input electrode 28 as a connection electrode portion formed in a substantially rod shape with aluminum is disposed. The positive electrode side input electrode 27 and the negative electrode side input electrode 28 include pattern connection electrode portions 27 a and 28 a disposed on the conductor pattern P of the main circuit board 22. The pattern connection electrode portions 27 a and 28 a are formed in a rectangular plate shape (strip shape) extending in the width direction of the main circuit board 22. The pattern connection electrode portions 27a and 28a are arranged so that the length direction thereof is along the length direction of the conductor pattern P, and the pattern connection electrode portions 27a and 28a are in surface contact with the conductor pattern P. Are electrically connected.
正極側入力電極２７及び負極側入力電極２８において、パターン接続用電極部２７ａ，２８ａの長さ方向の中央には丸棒状をなす外部接続用電極部２７ｃ，２８ｃが立設されている。正極側入力電極２７の外部接続用電極部２７ｃは、第１の半導体素子群Ｇ１の複数の半導体素子２３が並ぶ幅方向中央に隣り合うように配設されている。また、負極側入力電極２８の外部接続用電極部２８ｃは、第６の半導体素子群Ｇ６の複数の半導体素子２３が並ぶ幅方向中央に隣り合うように配設されている。 In the positive electrode side input electrode 27 and the negative electrode side input electrode 28, external connection electrode portions 27c and 28c having a round bar shape are provided upright in the center in the length direction of the pattern connection electrode portions 27a and 28a. The external connection electrode portion 27c of the positive input electrode 27 is disposed adjacent to the center in the width direction in which the plurality of semiconductor elements 23 of the first semiconductor element group G1 are arranged. Further, the external connection electrode portion 28c of the negative side input electrode 28 is disposed adjacent to the center in the width direction in which the plurality of semiconductor elements 23 of the sixth semiconductor element group G6 are arranged.
図４に示すように、第１の半導体素子群Ｇ１の６個の半導体素子２３を、主回路基板２２の幅方向の一端側（図４の上側）から第１半導体素子２３ａ、第２半導体素子２３ｂ、第３半導体素子２３ｃ、第４半導体素子２３ｄ、第５半導体素子２３ｅ、第６半導体素子２３ｆとする。この場合、第１半導体素子２３ａから外部接続用電極部２７ｃまでの距離と、第６半導体素子２３ｆから外部接続用電極部２７ｃまでの距離は同じになる。また、第２半導体素子２３ｂから外部接続用電極部２７ｃまでの距離と、第５半導体素子２３ｅから外部接続用電極部２７ｃまでの距離は同じになり、第１及び第６半導体素子２３ａ，２３ｆから外部接続用電極部２７ｃまでの距離より短くなる。さらに、第３半導体素子２３ｃから外部接続用電極部２７ｃまでの距離と、第４半導体素子２３ｄから外部接続用電極部２７ｃまでの距離は同じになり、第１及び第６半導体素子２３ａ，２３ｆから外部接続用電極部２７ｃまでの距離、さらには、第２及び第５半導体素子２３ｂ，２３ｅから外部接続用電極部２７ｃまでの距離より短くなる。すなわち、このように外部接続用電極部２７ｃを配置することで、主回路基板２２の幅方向に複数並べて配置された各半導体素子２３から外部接続用電極部２７ｃまでの電流経路を考えた場合、最も遠い電流経路と最も近い電流経路の差が最小となる。 As shown in FIG. 4, the six semiconductor elements 23 of the first semiconductor element group G1 are connected to the first semiconductor element 23a and the second semiconductor element from one end side in the width direction of the main circuit board 22 (upper side in FIG. 4). 23b, the third semiconductor element 23c, the fourth semiconductor element 23d, the fifth semiconductor element 23e, and the sixth semiconductor element 23f. In this case, the distance from the first semiconductor element 23a to the external connection electrode portion 27c is the same as the distance from the sixth semiconductor element 23f to the external connection electrode portion 27c. Further, the distance from the second semiconductor element 23b to the external connection electrode portion 27c is the same as the distance from the fifth semiconductor element 23e to the external connection electrode portion 27c, and the first and sixth semiconductor elements 23a and 23f The distance is shorter than the distance to the external connection electrode portion 27c. Furthermore, the distance from the third semiconductor element 23c to the external connection electrode portion 27c is the same as the distance from the fourth semiconductor element 23d to the external connection electrode portion 27c, and the first and sixth semiconductor elements 23a and 23f The distance to the external connection electrode portion 27c is shorter than the distance from the second and fifth semiconductor elements 23b and 23e to the external connection electrode portion 27c. That is, when the external connection electrode portion 27c is arranged in this way, when considering a current path from each semiconductor element 23 arranged in the width direction of the main circuit board 22 to the external connection electrode portion 27c, The difference between the farthest current path and the closest current path is minimized.
図２に示すように、パターン接続用電極部２７ａ，２８ａの上面は、コンデンサ基板３１を支持するコンデンサ基板用支持部２７ｆ，２８ｆを構成している。さらに、外部接続用電極部２７ｃ，２８ｃにおいて、コンデンサ基板用支持部２７ｆ，２８ｆより上側の周面からは、制御回路基板４０を支持する制御回路基板用支持部２７ｇ，２８ｇが突設されている。 As shown in FIG. 2, the upper surfaces of the pattern connection electrode portions 27 a and 28 a constitute capacitor substrate support portions 27 f and 28 f that support the capacitor substrate 31. Further, in the external connection electrode portions 27c and 28c, control circuit board support portions 27g and 28g for supporting the control circuit board 40 are provided so as to protrude from the peripheral surface above the capacitor substrate support portions 27f and 28f. .
そして、正極側入力電極２７及び負極側入力電極２８のパターン接続用電極部２７ａ，２８ａは、その下面が、導体パターンＰに面接触するとともに、主回路基板２２を介してヒートシンク１１に面接触し、パターン接続用電極部２７ａ，２８ａとヒートシンク１１とは熱的に結合されている。 The pattern connection electrode portions 27a and 28a of the positive electrode side input electrode 27 and the negative electrode side input electrode 28 have their lower surfaces in surface contact with the conductor pattern P and in surface contact with the heat sink 11 via the main circuit board 22. The pattern connecting electrode portions 27a and 28a and the heat sink 11 are thermally coupled.
図１に示すように、３相インバータ回路は、車載走行モータに接続されるＵ相出力端子Ｕ、Ｖ相出力端子Ｖ及びＷ相出力端子Ｗを備える。Ｕ相の上アーム用半導体素子群（第１の半導体素子群Ｇ１）と下アーム用半導体素子群（第２の半導体素子群Ｇ２）との間にＵ相出力端子Ｕが配置されるとともに、Ｖ相の上アーム用半導体素子群（第４の半導体素子群Ｇ４）と下アーム用半導体素子群（第３の半導体素子群Ｇ３）との間にＶ相出力端子Ｖが配置されている。さらに、Ｗ相の上アーム用半導体素子群（第５の半導体素子群Ｇ５）と下アーム用半導体素子群（第６の半導体素子群Ｇ６）との間にＷ相出力端子Ｗが配置されている。 As shown in FIG. 1, the three-phase inverter circuit includes a U-phase output terminal U, a V-phase output terminal V, and a W-phase output terminal W that are connected to the vehicle-mounted traveling motor. A U-phase output terminal U is disposed between the U-phase upper-arm semiconductor element group (first semiconductor element group G1) and the lower-arm semiconductor element group (second semiconductor element group G2). A V-phase output terminal V is arranged between the upper-arm semiconductor element group (fourth semiconductor element group G4) and the lower-arm semiconductor element group (third semiconductor element group G3). Further, a W-phase output terminal W is disposed between the W-phase upper arm semiconductor element group (fifth semiconductor element group G5) and the lower arm semiconductor element group (sixth semiconductor element group G6). .
Ｕ相出力端子Ｕ、Ｖ相出力端子Ｖ、及びＷ相出力端子Ｗは、主回路基板２２の導体パターンＰ上に配置される基部Ｕａ，Ｖａ，Ｗａをそれぞれ備え、各基部Ｕａ，Ｖａ，Ｗａは矩形板状（帯状）に形成されている。そして、基部Ｕａ，Ｖａ，Ｗａは、その長さ方向が第１〜第６の半導体素子群Ｇ１〜Ｇ６の複数の半導体素子２３が並ぶ幅方向に延びるように配置されるとともに、基部Ｕａ，Ｖａ，Ｗａは導体パターンＰに対し面接触して電気的に接続されている。Ｕ相出力端子Ｕ、Ｖ相出力端子Ｖ、及びＷ相出力端子Ｗにおいて、各基部Ｕａ，Ｖａ，Ｗａの長さ方向の中央には丸棒状をなす外部接続用端子部Ｕｂ，Ｖｂ，Ｗｂが立設されている。そして、Ｕ相出力端子Ｕ、Ｖ相出力端子Ｖ及びＷ相出力端子Ｗの各外部接続用端子部Ｕｂ，Ｖｂ，Ｗｂが車載走行モータに接続されている。 The U-phase output terminal U, the V-phase output terminal V, and the W-phase output terminal W are respectively provided with base portions Ua, Va, Wa disposed on the conductor pattern P of the main circuit board 22, and each base portion Ua, Va, Wa. Is formed in a rectangular plate shape (band shape). The base portions Ua, Va, Wa are arranged such that their length directions extend in the width direction in which the plurality of semiconductor elements 23 of the first to sixth semiconductor element groups G1 to G6 are arranged, and the base portions Ua, Va. , Wa are in surface contact with the conductor pattern P and are electrically connected. In the U-phase output terminal U, the V-phase output terminal V, and the W-phase output terminal W, there are external connection terminal portions Ub, Vb, and Wb having a round bar shape at the center in the length direction of the base portions Ua, Va, and Wa. It is erected. The external connection terminal portions Ub, Vb, Wb of the U-phase output terminal U, the V-phase output terminal V, and the W-phase output terminal W are connected to the vehicle-mounted traveling motor.
Ｕ相出力端子Ｕの外部接続用端子部Ｕｂは、第１の半導体素子群Ｇ１及び第２の半導体素子群Ｇ２の複数の半導体素子２３が並ぶ幅方向中央に配置されている。Ｖ相出力端子Ｖの外部接続用端子部Ｖｂは、第３の半導体素子群Ｇ３と第４の半導体素子群Ｇ４の複数の半導体素子２３が並ぶ幅方向中央に配置されている。Ｗ相出力端子Ｗの外部接続用端子部Ｗｂは、第５の半導体素子群Ｇ５と第６の半導体素子群Ｇ６の複数の半導体素子２３が並ぶ幅方向中央に配置されている。 The external connection terminal portion Ub of the U-phase output terminal U is disposed at the center in the width direction in which the plurality of semiconductor elements 23 of the first semiconductor element group G1 and the second semiconductor element group G2 are arranged. The external connection terminal portion Vb of the V-phase output terminal V is disposed at the center in the width direction in which the plurality of semiconductor elements 23 of the third semiconductor element group G3 and the fourth semiconductor element group G4 are arranged. The external connection terminal portion Wb of the W-phase output terminal W is disposed at the center in the width direction in which the plurality of semiconductor elements 23 of the fifth semiconductor element group G5 and the sixth semiconductor element group G6 are arranged.
ここで、Ｕ相の上アーム用半導体素子群である第１の半導体素子群Ｇ１、及びＵ相の下アーム用半導体素子群である第２の半導体素子群Ｇ２の６個の半導体素子２３を、上記と同様に第１〜第６半導体素子２３ａ〜２３ｆとする。この場合、両半導体素子群Ｇ１，Ｇ２の第１半導体素子２３ａから外部接続用端子部Ｕｂまでの距離と、第６半導体素子２３ｆから外部接続用端子部Ｕｂまでの距離は同じになる。また、両半導体素子群Ｇ１，Ｇ２の第２半導体素子２３ｂから外部接続用端子部Ｕｂまでの距離と、第５半導体素子２３ｅから外部接続用端子部Ｕｂまでの距離は同じになり、第１及び第６半導体素子２３ａ，２３ｆから外部接続用端子部Ｕｂまでの距離より短くなる。さらに、両半導体素子群Ｇ１，Ｇ２の第３半導体素子２３ｃから外部接続用端子部Ｕｂまでの距離と、第４半導体素子２３ｄから外部接続用端子部Ｕｂまでの距離は同じになり、第２及び第５半導体素子２３ｂ，２３ｅから外部接続用端子部Ｕｂまでの距離より短くなる。すなわち、このように外部接続用端子部Ｕｂを配置することで、主回路基板２２の幅方向に複数並べて配置された各半導体素子２３から外部接続用端子部Ｕｂまでの電流経路を考えた場合、最も遠い電流経路と最も近い電流経路の差が最小となる。 Here, six semiconductor elements 23 of a first semiconductor element group G1 that is a U-phase upper arm semiconductor element group and a second semiconductor element group G2 that is a U-phase lower arm semiconductor element group, Similarly to the above, the first to sixth semiconductor elements 23a to 23f are used. In this case, the distance from the first semiconductor element 23a to the external connection terminal portion Ub of both the semiconductor element groups G1 and G2 is the same as the distance from the sixth semiconductor element 23f to the external connection terminal portion Ub. In addition, the distance from the second semiconductor element 23b to the external connection terminal portion Ub of both the semiconductor element groups G1 and G2 is the same as the distance from the fifth semiconductor element 23e to the external connection terminal portion Ub. The distance is shorter than the distance from the sixth semiconductor elements 23a and 23f to the external connection terminal portion Ub. Furthermore, the distance from the third semiconductor element 23c to the external connection terminal portion Ub of both the semiconductor element groups G1 and G2 is the same as the distance from the fourth semiconductor element 23d to the external connection terminal portion Ub. The distance is shorter than the distance from the fifth semiconductor elements 23b and 23e to the external connection terminal portion Ub. That is, by arranging the external connection terminal portion Ub in this way, when considering a current path from each of the semiconductor elements 23 arranged side by side in the width direction of the main circuit board 22 to the external connection terminal portion Ub, The difference between the farthest current path and the closest current path is minimized.
また、Ｕ相出力端子Ｕ、Ｖ相出力端子Ｖ、及びＷ相出力端子Ｗの外部接続用端子部Ｕｂ，Ｖｂ，Ｗｂの上端から主回路基板２２の上面までの距離（高さ）は、主回路基板２２の幅方向への長さ（幅）より短くなっている。 The distances (heights) from the upper ends of the external connection terminal portions Ub, Vb, Wb of the U-phase output terminal U, V-phase output terminal V, and W-phase output terminal W to the upper surface of the main circuit board 22 are as follows. It is shorter than the length (width) of the circuit board 22 in the width direction.
主回路基板２２の長さ方向に隣り合う第２の半導体素子群Ｇ２と第３の半導体素子群Ｇ３の間には、接続電極部としての負極側中継端子２５が配設されるとともに、第４の半導体素子群Ｇ４と第５の半導体素子群Ｇ５の間には、接続電極部としての正極側中継端子２６が配設されている。よって、Ｕ相の上アーム用半導体素子群（第１の半導体素子群Ｇ１）には正極側入力電極２７が隣接し、下アーム用半導体素子群（第２の半導体素子群Ｇ２）には負極側中継端子２５が隣接している。また、Ｖ相の上アーム用半導体素子群（第４の半導体素子群Ｇ４）には正極側中継端子２６が隣接し、下アーム用半導体素子群（第３の半導体素子群Ｇ３）には負極側中継端子２６が隣接している。さらに、Ｗ相の上アーム用半導体素子群（第５の半導体素子群Ｇ５）には正極側中継端子２６が隣接し、下アーム用半導体素子群（第６の半導体素子群Ｇ６）には負極側入力電極２８が隣接している。なお、正極側中継端子２６及び負極側中継端子２５の高さは、Ｕ相出力端子Ｕ、Ｖ相出力端子Ｖ、及びＷ相出力端子Ｗの基部Ｕａ，Ｖａ，Ｗａよりも高くなっている。 Between the second semiconductor element group G2 and the third semiconductor element group G3 adjacent to each other in the length direction of the main circuit board 22, a negative-side relay terminal 25 as a connection electrode portion is disposed. Between the semiconductor element group G4 and the fifth semiconductor element group G5, a positive electrode side relay terminal 26 as a connection electrode portion is disposed. Therefore, the U-phase upper arm semiconductor element group (first semiconductor element group G1) is adjacent to the positive input electrode 27, and the lower arm semiconductor element group (second semiconductor element group G2) is on the negative electrode side. The relay terminal 25 is adjacent. The V-phase upper arm semiconductor element group (fourth semiconductor element group G4) is adjacent to the positive side relay terminal 26, and the lower arm semiconductor element group (third semiconductor element group G3) is on the negative side. The relay terminal 26 is adjacent. Further, the positive-side relay terminal 26 is adjacent to the W-phase upper arm semiconductor element group (fifth semiconductor element group G5), and the lower-arm semiconductor element group (sixth semiconductor element group G6) is on the negative electrode side. The input electrode 28 is adjacent. In addition, the height of the positive electrode side relay terminal 26 and the negative electrode side relay terminal 25 is higher than the base portions Ua, Va, Wa of the U phase output terminal U, the V phase output terminal V, and the W phase output terminal W.
そして、第１の半導体素子群Ｇ１のドレイン用の導体パターンＰは、正極側入力電極２７のパターン接続用電極部２７ａに電気的に接続されている。第３及び第５の半導体素子群Ｇ３，Ｇ５のドレイン用の導体パターンＰは、正極側中継端子２６を介して正極側入力電極２７に電気的に接続されている。また、第２及び第４の半導体素子群Ｇ２，Ｇ４のソース用の導体パターンＰは、負極側中継端子３４を介して負極側入力電極２８と電気的に接続されている。さらに、第６の半導体素子群Ｇ６のソース用の導体パターンＰは、負極側中継端子３４を介して負極側入力電極２８のパターン接続用電極部２８ａと電気的に接続されている。なお、主回路基板２２には、主回路側コネクタ部２２ｂが設けられている。 The conductor pattern P for the drain of the first semiconductor element group G1 is electrically connected to the pattern connection electrode portion 27a of the positive input electrode 27. The conductor patterns P for the drains of the third and fifth semiconductor element groups G3 and G5 are electrically connected to the positive electrode side input electrode 27 via the positive electrode side relay terminal 26. The source conductive patterns P of the second and fourth semiconductor element groups G2 and G4 are electrically connected to the negative input electrode 28 via the negative relay terminal 34. Further, the source conductor pattern P of the sixth semiconductor element group G6 is electrically connected to the pattern connection electrode portion 28a of the negative input electrode 28 via the negative relay terminal 34. The main circuit board 22 is provided with a main circuit side connector portion 22b.
さらに、第１の半導体素子群Ｇ１のソース電極は、Ｕ相出力端子Ｕの基部Ｕａに電気的に接続され、第２の半導体素子群Ｇ２のドレイン電極はＵ相出力端子Ｕの基部Ｕａに電気的に接続されている。第４の半導体素子群Ｇ４のソース電極は、Ｖ相出力端子Ｖの基部Ｖａに電気的に接続され、第３の半導体素子群Ｇ３のドレイン電極はＶ相出力端子Ｖの基部Ｖａに電気的に接続されている。さらに、第５の半導体素子群Ｇ５のソース電極は、Ｗ相出力端子Ｗの基部Ｗａに電気的に接続され、第６の半導体素子群Ｇ６のドレイン電極はＷ相出力端子Ｗの基部Ｗａに電気的に接続されている。 Further, the source electrode of the first semiconductor element group G1 is electrically connected to the base portion Ua of the U-phase output terminal U, and the drain electrode of the second semiconductor element group G2 is electrically connected to the base portion Ua of the U-phase output terminal U. Connected. The source electrode of the fourth semiconductor element group G4 is electrically connected to the base part Va of the V-phase output terminal V, and the drain electrode of the third semiconductor element group G3 is electrically connected to the base part Va of the V-phase output terminal V. It is connected. Furthermore, the source electrode of the fifth semiconductor element group G5 is electrically connected to the base part Wa of the W-phase output terminal W, and the drain electrode of the sixth semiconductor element group G6 is electrically connected to the base part Wa of the W-phase output terminal W. Connected.
図１及び図２に示すように、正極側入力電極２７及び負極側入力電極２８のコンデンサ基板用支持部２７ｆ，２８ｆ上には、コンデンサモジュール３０が支持され、主回路基板２２の上方にコンデンサモジュール３０が配置されている。このコンデンサモジュール３０は、コンデンサ基板３１とコンデンサ３２とから構成されている。コンデンサ基板３１は、主回路基板２２とほぼ同じ矩形状に形成されるとともに、主回路基板２２の上方に配置されている。そして、コンデンサ基板３１は、その下面が主回路基板２２に対向するように横置きされて、主回路基板２２上に段積みされている。 As shown in FIGS. 1 and 2, a capacitor module 30 is supported on the capacitor substrate support portions 27 f and 28 f of the positive electrode side input electrode 27 and the negative electrode side input electrode 28, and the capacitor module is disposed above the main circuit board 22. 30 is arranged. The capacitor module 30 includes a capacitor substrate 31 and a capacitor 32. The capacitor substrate 31 is formed in substantially the same rectangular shape as the main circuit board 22 and is disposed above the main circuit board 22. The capacitor substrate 31 is placed side by side so that the lower surface thereof faces the main circuit substrate 22 and stacked on the main circuit substrate 22.
図４に示すように、コンデンサ３２は、第１の半導体素子群Ｇ１（Ｕ相の上アーム用半導体素子群）に対応して複数設けられるとともに、第２の半導体素子群Ｇ２（Ｕ相の下アーム用半導体素子群）に対応して複数設けられている。また、コンデンサ３２は、第４の半導体素子群Ｇ４（Ｖ相の上アーム用半導体素子群）に対応して複数設けられるとともに、第３の半導体素子群Ｇ３（Ｖ相の下アーム用半導体素子群）に対応して複数設けられている。さらに、コンデンサ３２は、第５の半導体素子群Ｇ５（Ｗ相の上アーム用半導体素子群）に対応して複数設けられるとともに、第６の半導体素子群Ｇ６（Ｗ相の下アーム用半導体素子群）に対応して複数設けられている。 As shown in FIG. 4, a plurality of capacitors 32 are provided corresponding to the first semiconductor element group G1 (U-phase upper-arm semiconductor element group) and the second semiconductor element group G2 (under the U-phase). A plurality of arm semiconductor element groups) are provided. A plurality of capacitors 32 are provided corresponding to the fourth semiconductor element group G4 (V-phase upper arm semiconductor element group), and the third semiconductor element group G3 (V-phase lower arm semiconductor element group). ) Are provided correspondingly. Further, a plurality of capacitors 32 are provided corresponding to the fifth semiconductor element group G5 (W-phase upper arm semiconductor element group), and the sixth semiconductor element group G6 (W-phase lower arm semiconductor element group). ) Are provided correspondingly.
そして、Ｕ相、Ｖ相、及びＷ相のそれぞれにおいて、半導体装置１０の上面視において、コンデンサ３２の下方に重なる位置に半導体素子２３が配置されている。また、Ｕ相、Ｖ相、及びＷ相のそれぞれにおいて、主回路基板２２の幅方向の両側に複数のコンデンサ３２が配置されるとともに、幅方向の両側に分散されたコンデンサ３２は、それぞれ各相の出力端子Ｕ，Ｖ，Ｗの外部接続用端子部Ｕｂ，Ｖｂ，Ｗｂを中心に点対称に配置されている。したがって、幅方向の両側に分散されたコンデンサ３２それぞれから外部接続用端子部Ｕｂ，Ｖｂ，Ｗｂまでの距離が同じになっている。 In each of the U phase, the V phase, and the W phase, the semiconductor element 23 is arranged at a position overlapping the capacitor 32 when the semiconductor device 10 is viewed from above. In each of the U phase, the V phase, and the W phase, a plurality of capacitors 32 are arranged on both sides in the width direction of the main circuit board 22, and the capacitors 32 distributed on both sides in the width direction are respectively connected to the respective phases. Are arranged symmetrically with respect to the external connection terminals Ub, Vb, Wb of the output terminals U, V, W. Therefore, the distances from the capacitors 32 distributed on both sides in the width direction to the external connection terminal portions Ub, Vb, Wb are the same.
そして、コンデンサ３２の正極端子が、正極側の導体パターンを介して正極側入力電極２７のパターン接続用電極部２７ａに接続され、コンデンサ３２の負極端子が、負極側の導体パターンを介して負極側入力電極２８のパターン接続用電極部２８ａに接続されている。 The positive terminal of the capacitor 32 is connected to the pattern connection electrode portion 27a of the positive input electrode 27 via a positive conductor pattern, and the negative terminal of the capacitor 32 is connected to the negative electrode side via a negative conductor pattern. The input electrode 28 is connected to the pattern connection electrode portion 28a.
図１及び図２に示すように、主回路基板２２上には、補助ブラケット５０が支持されている。この補助ブラケット５０は、主回路基板２２の長さ方向に延びる矩形板状のブラケット本体５１と、ブラケット本体５１の長さ方向の両側に形成された一対の脚部５２とからなる。そして、一対の脚部５２が、主回路基板２２の長さ方向の両端に固定されるとともに、ブラケット本体５１が、正極側入力電極２７及び負極側入力電極２８の制御回路基板用支持部２７ｇ，２８ｇに支持されている。 As shown in FIGS. 1 and 2, an auxiliary bracket 50 is supported on the main circuit board 22. The auxiliary bracket 50 includes a rectangular plate-like bracket body 51 extending in the length direction of the main circuit board 22 and a pair of leg portions 52 formed on both sides of the bracket body 51 in the length direction. The pair of leg portions 52 are fixed to both ends of the main circuit board 22 in the length direction, and the bracket body 51 is provided with control circuit board support portions 27g for the positive side input electrode 27 and the negative side input electrode 28, It is supported by 28g.
ブラケット本体５１上には制御回路基板４０が支持されるとともに、制御回路基板用支持部２７ｇ，２８ｇには、ブラケット本体５１を介して制御回路基板４０が支持されている。制御回路基板４０は、ブラケット本体５１とほぼ同じ矩形状に形成されるとともに、制御回路基板４０は、コンデンサ基板３１、及び主回路基板２２とほぼ同じ形状に形成されている。また、制御回路基板４０は、その下面がコンデンサ基板３１に対向するように横置きされて、主回路基板２２上に段積みされている。 The control circuit board 40 is supported on the bracket body 51, and the control circuit board 40 is supported by the control circuit board support portions 27g and 28g via the bracket body 51. The control circuit board 40 is formed in substantially the same rectangular shape as the bracket body 51, and the control circuit board 40 is formed in substantially the same shape as the capacitor board 31 and the main circuit board 22. Further, the control circuit board 40 is placed horizontally on the main circuit board 22 so that the lower surface thereof faces the capacitor board 31.
したがって、半導体装置１０においては、ヒートシンク１１から上に向かって、主回路基板２２、コンデンサ基板３１、及び制御回路基板４０が段積みされるとともに、三枚の基板２２，３１，４０が互いに間隔を空けて平行に配列されている。詳細には、主回路基板２２上の半導体素子２３の上方にコンデンサ基板３１が配置されるとともに、コンデンサ基板３１上のコンデンサ３２の上方に制御回路基板４０が配置されている。さらに、制御回路基板４０上に電子部品４１が配置されている。したがって、ヒートシンク１１から上に向かって、主回路基板２２、半導体素子２３、コンデンサ基板３１、コンデンサ３２、制御回路基板４０、及び電子部品４１が積み重ねられている。 Therefore, in the semiconductor device 10, the main circuit board 22, the capacitor board 31, and the control circuit board 40 are stacked in the upward direction from the heat sink 11, and the three boards 22, 31, 40 are spaced from each other. They are arranged parallel to each other. Specifically, the capacitor substrate 31 is disposed above the semiconductor element 23 on the main circuit substrate 22, and the control circuit substrate 40 is disposed above the capacitor 32 on the capacitor substrate 31. Further, an electronic component 41 is disposed on the control circuit board 40. Accordingly, the main circuit board 22, the semiconductor element 23, the capacitor board 31, the capacitor 32, the control circuit board 40, and the electronic component 41 are stacked from the heat sink 11 upward.
図２に示すように、半導体装置１０の全体の体格において、最も高い位置は、正極側入力電極２７、負極側入力電極２８、Ｕ相出力端子Ｕ、Ｖ相出力端子Ｖ、及びＷ相出力端子Ｗの上端である。これら正極側入力電極２７、負極側入力電極２８、及び各出力端子Ｕ，Ｖ，Ｗの上端より下側で、主回路基板２２、コンデンサ基板３１、制御回路基板４０が段積みされている。また、図４に示すように、半導体装置１０の全体の体格において、主回路基板２２の幅方向及び長さ方向では、ヒートシンク１１が一番大きくなっており、主回路基板２２、コンデンサ基板３１、及び制御回路基板４０は、ヒートシンク１１のサイズ内に収まるように形成されている。 As shown in FIG. 2, the highest position in the entire physique of the semiconductor device 10 is the positive side input electrode 27, the negative side input electrode 28, the U phase output terminal U, the V phase output terminal V, and the W phase output terminal. It is the upper end of W. The main circuit board 22, the capacitor board 31, and the control circuit board 40 are stacked below the upper ends of the positive side input electrode 27, the negative side input electrode 28, and the output terminals U, V, and W. As shown in FIG. 4, in the entire physique of the semiconductor device 10, the heat sink 11 is the largest in the width direction and the length direction of the main circuit board 22, and the main circuit board 22, the capacitor board 31, The control circuit board 40 is formed so as to fit within the size of the heat sink 11.
正極側入力電極２７及び負極側入力電極２８において、制御回路基板用支持部２７ｇ，２８ｇには、導電カラー５３が支持されるとともに、導電カラー５３は制御回路基板４０の導電パターン（図示せず）と電気的に接続されている。そして、この導電カラー５３を介して、正極側入力電極２７及び負極側入力電極２８と制御回路基板４０が電気的に接続されている。 In the positive side input electrode 27 and the negative side input electrode 28, the conductive collar 53 is supported by the support portions 27g and 28g for the control circuit board, and the conductive collar 53 is a conductive pattern (not shown) of the control circuit board 40. And are electrically connected. The positive side input electrode 27 and the negative side input electrode 28 are electrically connected to the control circuit board 40 through the conductive collar 53.
制御回路基板４０の上面には、複数の電子部品４１から構成される制御回路が設けられるとともに、この制御回路により各半導体素子２３がスイッチング制御されて車載走行モータに電力を供給することができるようになっている。制御回路基板４０の上面には制御回路側コネクタ部４２が設けられている。そして、制御回路側コネクタ部４２と、主回路基板２２の主回路側コネクタ部２２ｂとが、接続部材としてのフラットケーブル５５によって信号接続されている。 A control circuit composed of a plurality of electronic components 41 is provided on the upper surface of the control circuit board 40, and each semiconductor element 23 is switching-controlled by this control circuit so that electric power can be supplied to the vehicle-mounted traveling motor. It has become. A control circuit side connector portion 42 is provided on the upper surface of the control circuit board 40. And the control circuit side connector part 42 and the main circuit side connector part 22b of the main circuit board 22 are signal-connected by the flat cable 55 as a connection member.
次に、上記構成の半導体装置１０の作用について説明する。
車載バッテリ２０からの直流電流が、正極側入力電極２７の外部接続用電極部２７ｃからパターン接続用電極部２７ａを流れて、コンデンサ３２を流れるとともに、第１〜第６の半導体素子群Ｇ１〜Ｇ６に流れる。上アームの第１、第４及び第５の半導体素子群Ｇ１，Ｇ４，Ｇ５のスイッチング素子Ｑ１，Ｑ４，Ｑ５、及び下アームの第２、第３及び第６の半導体素子群Ｇ２，Ｇ３，Ｇ６のスイッチング素子Ｑ２，Ｑ３，Ｑ６が、電子部品４１によって制御され、それぞれ所定周期でオン、オフ制御される。すると、交流電流がＵ相出力端子Ｕ、Ｖ相出力端子Ｖ、及びＷ相出力端子Ｗを経て車載走行モータに供給されて駆動される。そして、電流は負極側入力電極２８から車載バッテリ２０に流れる。
Next, the operation of the semiconductor device 10 having the above configuration will be described.
A direct current from the in-vehicle battery 20 flows from the external connection electrode portion 27c of the positive side input electrode 27 through the pattern connection electrode portion 27a, through the capacitor 32, and at the same time, the first to sixth semiconductor element groups G1 to G6. Flowing into. Switching elements Q1, Q4, and Q5 of the first, fourth, and fifth semiconductor element groups G1, G4, and G5 of the upper arm, and second, third, and sixth semiconductor element groups G2, G3, and G6 of the lower arm The switching elements Q2, Q3, and Q6 are controlled by the electronic component 41, and are turned on and off at predetermined intervals, respectively. Then, the alternating current is supplied to and driven by the vehicle-mounted traveling motor via the U-phase output terminal U, the V-phase output terminal V, and the W-phase output terminal W. Then, current flows from the negative input electrode 28 to the in-vehicle battery 20.
このような半導体装置１０において、主回路基板２２の上方にコンデンサ基板３１が配設され、Ｕ相のコンデンサ３２は、Ｕ相の上アーム用の半導体素子（第１の半導体素子群Ｇ１）及び下アーム用の半導体素子（第２の半導体素子群Ｇ２）の上方に重なる位置に配置されている。また、Ｖ相のコンデンサ３２は、Ｖ相の上アーム用の半導体素子（第４の半導体素子群Ｇ４）及び下アーム用の半導体素子（第３の半導体素子群Ｇ３）の上方に重なる位置に配置されている。さらに、Ｖ相のコンデンサ３２は、Ｖ相の上アーム用の半導体素子（第５の半導体素子群Ｇ５）及び下アーム用の半導体素子（第６の半導体素子群Ｇ６）の上方に重なる位置に配置されている。 In such a semiconductor device 10, the capacitor substrate 31 is disposed above the main circuit substrate 22, and the U-phase capacitor 32 includes a U-phase upper arm semiconductor element (first semiconductor element group G 1) and a lower phase. Arranged above the arm semiconductor element (second semiconductor element group G2). Further, the V-phase capacitor 32 is disposed at a position overlapping above the V-phase upper-arm semiconductor element (fourth semiconductor element group G4) and the lower-arm semiconductor element (third semiconductor element group G3). Has been. Further, the V-phase capacitor 32 is arranged at a position overlapping above the V-phase upper-arm semiconductor element (fifth semiconductor element group G5) and the lower-arm semiconductor element (sixth semiconductor element group G6). Has been.
さらに、半導体装置１０において、各相の上アーム用の第１、第４、第５の半導体素子群Ｇ１、Ｇ４，Ｇ５に隣接して正極側入力電極２７、正極側中継端子２６が配置され、下アーム用の第２、第３、第６の半導体素子群Ｇ２，Ｇ３，Ｇ６に隣接して負極側入力電極２８、負極側中継端子２５が配置されている。さらに、上下各アームに隣接してコンデンサ基板３１から主回路基板２２への電流経路が構成されている。よって、複数の半導体素子２３が一列に配置されるとともに互いに並列接続されてなる各アームの第１〜第６の半導体素子群Ｇ１〜Ｇ６においてコンデンサ３２から各半導体素子２３への電流経路は均等化される。 Further, in the semiconductor device 10, the positive electrode side input electrode 27 and the positive electrode side relay terminal 26 are disposed adjacent to the first, fourth, and fifth semiconductor element groups G1, G4, and G5 for the upper arm of each phase, A negative-side input electrode 28 and a negative-side relay terminal 25 are disposed adjacent to the second, third, and sixth semiconductor element groups G2, G3, and G6 for the lower arm. Further, a current path from the capacitor substrate 31 to the main circuit substrate 22 is formed adjacent to the upper and lower arms. Therefore, the current paths from the capacitors 32 to the respective semiconductor elements 23 are equalized in the first to sixth semiconductor element groups G1 to G6 of the arms in which the plurality of semiconductor elements 23 are arranged in a line and connected in parallel to each other. Is done.
さらに、正極側入力電極２７及び負極側入力電極２８には、コンデンサ基板用支持部２７ｆ，２８ｆが形成されるとともに、それらコンデンサ基板用支持部２７ｆ，２８ｆの上部に制御回路基板用支持部２７ｇ，２８ｇが形成されている。そして、コンデンサ基板用支持部２７ｆ，２８ｆにコンデンサ基板３１が支持されるとともに、制御回路基板用支持部２７ｇ，２８ｇに制御回路基板４０が支持されている。このため、ヒートシンク１１から上に向かって主回路基板２２、コンデンサ基板３１、及び制御回路基板４０が段積みされ、制御回路基板４０は外部接続用端子部Ｕｂ，Ｖｂ，Ｗｂの上端より低い位置に配設されている。 Further, capacitor substrate support portions 27f and 28f are formed on the positive electrode side input electrode 27 and the negative electrode side input electrode 28, and the control circuit substrate support portions 27g and 27f are formed above the capacitor substrate support portions 27f and 28f, respectively. 28 g is formed. The capacitor substrate 31 is supported by the capacitor substrate support portions 27f and 28f, and the control circuit substrate 40 is supported by the control circuit substrate support portions 27g and 28g. Therefore, the main circuit board 22, the capacitor board 31, and the control circuit board 40 are stacked from the heat sink 11 upward, and the control circuit board 40 is positioned lower than the upper ends of the external connection terminal portions Ub, Vb, and Wb. It is arranged.
また、半導体装置１０において、正極側入力電極２７及び負極側入力電極２８の外部接続用電極部２７ｃ，２８ｃが、主電流が流れることに伴い発熱すると、この熱は外部接続用電極部２７ｃ，２８ｃからパターン接続用電極部２７ａ，２８ａを伝わり、半導体モジュール１２の主回路基板２２に伝わる。そして、主回路基板２２に伝わった熱は、ヒートシンク１１に伝わり、ヒートシンク１１から放熱される結果、正極側入力電極２７及び負極側入力電極２８が冷却され、温度上昇が抑えられる。 In the semiconductor device 10, when the external connection electrode portions 27 c and 28 c of the positive electrode side input electrode 27 and the negative electrode side input electrode 28 generate heat as the main current flows, this heat is transferred to the external connection electrode portions 27 c and 28 c. Is transmitted to the pattern connection electrode portions 27 a and 28 a and then to the main circuit board 22 of the semiconductor module 12. Then, the heat transmitted to the main circuit board 22 is transmitted to the heat sink 11 and is dissipated from the heat sink 11. As a result, the positive input electrode 27 and the negative input electrode 28 are cooled, and the temperature rise is suppressed.
さらに、コンデンサ３２が通電に伴い発熱するが、この熱はコンデンサ基板３１を介して正極側入力電極２７及び負極側入力電極２８に伝わり、コンデンサ３２が冷却される。加えて、スイッチング素子Ｑ１〜Ｑ６、ダイオードＤ１〜Ｄ６が通電に伴い発熱するが、この熱は主回路基板２２を介してヒートシンク１１に伝わり、スイッチング素子Ｑ１〜Ｑ６、ダイオードＤ１〜Ｄ６が冷却される。 Further, the capacitor 32 generates heat as the current is applied. This heat is transmitted to the positive electrode side input electrode 27 and the negative electrode side input electrode 28 via the capacitor substrate 31, and the capacitor 32 is cooled. In addition, although the switching elements Q1 to Q6 and the diodes D1 to D6 generate heat when energized, this heat is transmitted to the heat sink 11 via the main circuit board 22, and the switching elements Q1 to Q6 and the diodes D1 to D6 are cooled. .
上記実施形態によれば、以下のような効果を得ることができる。
（１）半導体装置１０は、主回路基板２２の上方にコンデンサ基板３１が配設されている。そして、Ｕ相、Ｖ相、Ｗ相の上アーム用半導体素子（第１、第４、第５の半導体素子群Ｇ１，Ｇ４，Ｇ５）及び下アーム用半導体素子（第２、第３、第６の半導体素子群Ｇ２，Ｇ３，Ｇ６）それぞれに重なる位置にコンデンサ３２が配置されている。さらに、各アームに隣接してコンデンサ基板３１から主回路基板２２への電流経路が構成されている。このため、複数の半導体素子２３が一列に配置されるとともに互いに並列接続されてなる上下各アームにおいてコンデンサ３２から各半導体素子２３への電流経路は均等化される。したがって、各相において、各アームを構成する一列に配列された複数の半導体素子２３間における配線インダクタンスの差を小さくすることができるとともに、特定の半導体素子２３に過大なサージ電圧が発生することを抑制できる。
According to the above embodiment, the following effects can be obtained.
(1) In the semiconductor device 10, the capacitor substrate 31 is disposed above the main circuit substrate 22. The U-phase, V-phase, and W-phase upper arm semiconductor elements (first, fourth, and fifth semiconductor element groups G1, G4, and G5) and the lower arm semiconductor elements (second, third, and sixth). The capacitor 32 is arranged at a position overlapping each of the semiconductor element groups G2, G3, G6). Further, a current path from the capacitor substrate 31 to the main circuit substrate 22 is formed adjacent to each arm. For this reason, the current paths from the capacitor 32 to the respective semiconductor elements 23 are equalized in the upper and lower arms in which the plurality of semiconductor elements 23 are arranged in a line and connected in parallel to each other. Therefore, in each phase, the difference in wiring inductance between the plurality of semiconductor elements 23 arranged in a line constituting each arm can be reduced, and an excessive surge voltage is generated in a specific semiconductor element 23. Can be suppressed.
（２）また、コンデンサ３２から半導体素子２３への電流経路は短く、しかも半導体素子２３とコンデンサ３２との間の電流経路に差がほとんど無くなる。このため、半導体素子２３の間での発熱量の差も小さくすることができる。 (2) Also, the current path from the capacitor 32 to the semiconductor element 23 is short, and there is almost no difference in the current path between the semiconductor element 23 and the capacitor 32. For this reason, the difference in the amount of heat generated between the semiconductor elements 23 can also be reduced.
なお、上記実施形態は以下のように変更してもよい。
○ 実施形態では、ヒートシンク１１を金属板製としたが、ヒートシンク１１を熱伝導率の高い合成樹脂製に変更してもよい。さらには、ヒートシンク１１にフィン等を設けてもよいし、冷媒をヒートシンク１１内に流通可能にしたものであってもよい。
In addition, you may change the said embodiment as follows.
In the embodiment, the heat sink 11 is made of a metal plate, but the heat sink 11 may be changed to a synthetic resin having a high thermal conductivity. Furthermore, a fin or the like may be provided on the heat sink 11, or a coolant may be circulated in the heat sink 11.
○ 半導体装置１０の用途は、車両に搭載されるものに限らず、家電製品や産業機械に適用してもよい。
○ 半導体素子２３の数及びコンデンサ３２の数は任意に変更してもよく、数の変更に合わせて主回路基板２２及びコンデンサ基板３１の大きさを変更してもよい。図５に示すように、ヒートシンク１１及び主回路基板２２を幅方向に拡大し、半導体素子２３の数を実施形態より多くしてもよい。さらに、図６に示すように、半導体素子２３の増加に合わせてコンデンサモジュール３０におけるコンデンサ基板３１を幅方向に拡大する。そして、半導体素子２３の上方にコンデンサ３２が位置するようにコンデンサ３２を増加させてもよい。また、図７に示すようにＵ相の外部接続用端子部Ｕｂの両側、Ｖ相の外部接続用端子部Ｖｂの両側、及びＷ相の外部接続用端子部Ｗｂの両側に、コンデンサ基板３１の幅方向全体に亘って複数のコンデンサ３２を並べてもよい。
The application of the semiconductor device 10 is not limited to being mounted on a vehicle, but may be applied to home appliances and industrial machines.
The number of semiconductor elements 23 and the number of capacitors 32 may be arbitrarily changed, and the sizes of the main circuit board 22 and the capacitor board 31 may be changed in accordance with the change of the number. As shown in FIG. 5, the heat sink 11 and the main circuit board 22 may be enlarged in the width direction so that the number of semiconductor elements 23 is larger than that in the embodiment. Further, as shown in FIG. 6, the capacitor substrate 31 in the capacitor module 30 is expanded in the width direction in accordance with the increase in the number of semiconductor elements 23. Then, the capacitor 32 may be increased so that the capacitor 32 is located above the semiconductor element 23. Further, as shown in FIG. 7, the capacitor substrate 31 is disposed on both sides of the U-phase external connection terminal portion Ub, on both sides of the V-phase external connection terminal portion Vb, and on both sides of the W-phase external connection terminal portion Wb. A plurality of capacitors 32 may be arranged over the entire width direction.
○ スイッチング素子Ｑ１〜Ｑ６はＭＯＳＦＥＴに限らず、他のパワートランジスタ（例えば、ＩＧＢＴ（絶縁ゲートバイポーラ型トランジスタ））やサイリスタを使用してもよい。 The switching elements Q1 to Q6 are not limited to MOSFETs, and other power transistors (for example, IGBT (insulated gate bipolar transistor)) or thyristors may be used.
○ 半導体装置１０は、３相インバータ回路に限らず、例えば、ＤＣ−ＤＣコンバータに適用してもよい。 The semiconductor device 10 is not limited to a three-phase inverter circuit, and may be applied to a DC-DC converter, for example.
Ｇ１，Ｇ４，Ｇ５…上アーム用半導体素子としての第１、第４、第５の半導体素子群、Ｇ２，Ｇ３，Ｇ６…下アーム用半導体素子としての第２、第３、第６の半導体素子群、１０…半導体装置、１２…半導体モジュール、２２…主回路基板、２３…半導体素子、３０…コンデンサモジュール、３１…コンデンサ基板、３２…コンデンサ。 G1, G4, G5... First, fourth and fifth semiconductor element groups as upper arm semiconductor elements. G2, G3, G6... Second, third and sixth semiconductor elements as lower arm semiconductor elements. Group: 10 ... Semiconductor device, 12 ... Semiconductor module, 22 ... Main circuit board, 23 ... Semiconductor element, 30 ... Capacitor module, 31 ... Capacitor board, 32 ... Capacitor.
Claims (1)
コンデンサ基板に、前記３相インバータ回路に対し並列接続された複数のコンデンサが搭載されてなるコンデンサモジュールと、を備える半導体装置であって、
前記主回路基板の上方かつ前記主回路基板と対向する位置に前記コンデンサ基板が配置され、
前記主回路基板における各相を構成する前記上アーム用半導体素子、及び前記下アーム用半導体素子の両側には前記コンデンサ基板と前記主回路基板とを電気的に接続する接続電極部を備え、
前記コンデンサ基板上において前記複数のコンデンサは、上面視で、前記主回路基板の各相の上アーム用の半導体素子及び下アーム用の半導体素子の上方に重なる位置に配置されていることを特徴とする半導体装置。 An upper arm semiconductor element in which a plurality of semiconductor elements are arranged in a line and a lower arm semiconductor element in which a plurality of semiconductor elements are arranged in a line, which constitute each phase of the three-phase inverter circuit, are respectively a main circuit. A semiconductor module arranged in parallel on a substrate;
A capacitor module in which a plurality of capacitors connected in parallel to the three-phase inverter circuit are mounted on a capacitor substrate,
The capacitor board is disposed above the main circuit board and at a position facing the main circuit board,
The upper arm semiconductor element constituting each phase in the main circuit board, and a lower electrode semiconductor element on both sides of the capacitor board and the main circuit board are provided with connection electrode portions to electrically connect
On the capacitor substrate, the plurality of capacitors are arranged at positions overlapping the upper arm semiconductor element and the lower arm semiconductor element of each phase of the main circuit board in a top view. Semiconductor device.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011006962U JP3173512U (en) | 2011-11-25 | 2011-11-25 | Semiconductor device |
| CN 201220185675 CN202652080U (en) | 2011-11-25 | 2012-04-26 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011006962U JP3173512U (en) | 2011-11-25 | 2011-11-25 | Semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP3173512U true JP3173512U (en) | 2012-02-09 |
Family
ID=47425319
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011006962U Expired - Lifetime JP3173512U (en) | 2011-11-25 | 2011-11-25 | Semiconductor device |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP3173512U (en) |
| CN (1) | CN202652080U (en) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103546015A (en) * | 2012-07-12 | 2014-01-29 | 株式会社丰田自动织机 | Inverter device |
| JP2014033521A (en) * | 2012-08-02 | 2014-02-20 | Toyota Industries Corp | Inverter device |
| EP2897274A2 (en) | 2014-01-17 | 2015-07-22 | Kabushiki Kaisha Toyota Jidoshokki | Semiconductor device |
| CN104796007A (en) * | 2014-01-17 | 2015-07-22 | 株式会社丰田自动织机 | Semiconductor device |
| JP2015156784A (en) * | 2014-01-17 | 2015-08-27 | 株式会社豊田自動織機 | semiconductor device |
| US10128625B2 (en) | 2014-11-18 | 2018-11-13 | General Electric Company | Bus bar and power electronic device with current shaping terminal connector and method of making a terminal connector |
| JP2019004582A (en) * | 2017-06-14 | 2019-01-10 | 三菱電機株式会社 | Capacitor substrate unit for opening/closing module, the opening/closing module, and motor driving device |
| CN109923667A (en) * | 2017-10-10 | 2019-06-21 | 新电元工业株式会社 | Semiconductor device and power inverter |
| EP3522690A1 (en) | 2018-02-02 | 2019-08-07 | Kabushiki Kaisha Toyota Jidoshokki | Inverter |
| JP2019134649A (en) * | 2018-02-02 | 2019-08-08 | 株式会社豊田自動織機 | Inverter |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6057734B2 (en) * | 2013-01-18 | 2017-01-11 | 三菱電機株式会社 | Power converter |
| JP6457800B2 (en) * | 2014-11-28 | 2019-01-23 | 株式会社日立製作所 | Power conversion device and railway vehicle equipped with the same |
-
2011
- 2011-11-25 JP JP2011006962U patent/JP3173512U/en not_active Expired - Lifetime
-
2012
- 2012-04-26 CN CN 201220185675 patent/CN202652080U/en not_active Expired - Lifetime
Cited By (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103546015B (en) * | 2012-07-12 | 2016-03-16 | 株式会社丰田自动织机 | DC-to-AC converter |
| JP2014023181A (en) * | 2012-07-12 | 2014-02-03 | Toyota Industries Corp | Inverter device |
| EP2685796A3 (en) * | 2012-07-12 | 2017-03-22 | Kabushiki Kaisha Toyota Jidoshokki | Inverter device |
| CN103546015A (en) * | 2012-07-12 | 2014-01-29 | 株式会社丰田自动织机 | Inverter device |
| US9385629B2 (en) | 2012-07-12 | 2016-07-05 | Kabushiki Kaisha Toyota Jidoshokki | Inverter device with upper and lower arm elements |
| JP2014033521A (en) * | 2012-08-02 | 2014-02-20 | Toyota Industries Corp | Inverter device |
| US9543281B2 (en) | 2014-01-17 | 2017-01-10 | Kabushiki Kaisha Toyota Jidoshokki | Semiconductor device having a substrate and input and output electrode units |
| JP2015156784A (en) * | 2014-01-17 | 2015-08-27 | 株式会社豊田自動織機 | semiconductor device |
| JP2015135891A (en) * | 2014-01-17 | 2015-07-27 | 株式会社豊田自動織機 | Semiconductor device |
| JP2015136239A (en) * | 2014-01-17 | 2015-07-27 | 株式会社豊田自動織機 | semiconductor device |
| CN104796007A (en) * | 2014-01-17 | 2015-07-22 | 株式会社丰田自动织机 | Semiconductor device |
| EP2897274A2 (en) | 2014-01-17 | 2015-07-22 | Kabushiki Kaisha Toyota Jidoshokki | Semiconductor device |
| CN104796007B (en) * | 2014-01-17 | 2017-06-23 | 株式会社丰田自动织机 | Semiconductor device |
| US9756729B2 (en) | 2014-01-17 | 2017-09-05 | Kabushiki Kaisha Toyota Jidoshokki | Semiconductor device having a first circuit board mounted with a plurality of semiconductor elements and a second circuit board mounted with a plurality of electronic components |
| US10128625B2 (en) | 2014-11-18 | 2018-11-13 | General Electric Company | Bus bar and power electronic device with current shaping terminal connector and method of making a terminal connector |
| JP2019004582A (en) * | 2017-06-14 | 2019-01-10 | 三菱電機株式会社 | Capacitor substrate unit for opening/closing module, the opening/closing module, and motor driving device |
| US10305389B2 (en) | 2017-06-14 | 2019-05-28 | Mitsubishi Electric Corporation | Capacitor substrate unit for opening/closing module |
| DE102018209548B4 (en) | 2017-06-14 | 2024-06-13 | Mitsubishi Electric Corporation | Capacitor carrier material unit for opening/closing modules |
| CN109923667A (en) * | 2017-10-10 | 2019-06-21 | 新电元工业株式会社 | Semiconductor device and power inverter |
| CN109923667B (en) * | 2017-10-10 | 2022-11-25 | 新电元工业株式会社 | Semiconductor device and power conversion device |
| EP3522690A1 (en) | 2018-02-02 | 2019-08-07 | Kabushiki Kaisha Toyota Jidoshokki | Inverter |
| JP2019134649A (en) * | 2018-02-02 | 2019-08-08 | 株式会社豊田自動織機 | Inverter |
| US10555413B2 (en) | 2018-02-02 | 2020-02-04 | Kabushiki Kaisha Toyota Jidoshokki | Inverter |
Also Published As
| Publication number | Publication date |
|---|---|
| CN202652080U (en) | 2013-01-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3173512U (en) | Semiconductor device | |
| US8045352B2 (en) | Power converter | |
| JP6160780B2 (en) | 3-level power converter | |
| JP6429721B2 (en) | Power converter and railway vehicle | |
| JP6836201B2 (en) | Power converter | |
| JP6296888B2 (en) | Power converter | |
| JP6429720B2 (en) | Power converter and railway vehicle | |
| JP5440634B2 (en) | Power converter | |
| JP3173511U (en) | Semiconductor device | |
| JP5338830B2 (en) | Semiconductor device | |
| JP5056595B2 (en) | Power converter | |
| JP6648859B2 (en) | Power converter | |
| JP4842018B2 (en) | Power converter | |
| JP3896940B2 (en) | Semiconductor device | |
| JP2014042377A (en) | Power supply bus bar and power converter using the same | |
| JP6123722B2 (en) | Semiconductor device | |
| JP2010098846A (en) | Power converter | |
| JP6498370B2 (en) | Power converter | |
| JP3173510U (en) | Semiconductor device | |
| JP5062029B2 (en) | Semiconductor device | |
| JP6493171B2 (en) | Power converter | |
| JP6575072B2 (en) | Phase unit and three-level power converter using the same | |
| JP2008099460A (en) | Power conversion equipment | |
| JP2014049475A (en) | Inverter device | |
| JP6539998B2 (en) | Semiconductor power converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3173512 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150118 Year of fee payment: 3 |