JP6800799B2 - 制御装置、制御プログラム、制御システム、および、制御方法 - Google Patents

Description

本発明は、制御対象に関連する計測値の取得が可能な制御装置、当該制御装置で実行される制御プログラム、当該制御装置を含む制御システム、および、当該制御装置で実行される制御方法に関する。

様々な生産現場において、ＰＬＣ（プログラマブルコントローラ）などの制御装置を用いたＦＡ（Factory Automation）技術が広く普及している。このような制御装置には、制御対象を制御するだけではなく、制御対象に生じ得る異常の監視および検知を行う機能が実装されていることもある。例えば、特開平０８−２２１１１３号公報（特許文献１）は、蓄積された過去の時系列データを用いたプラントの異常を診断・監視・予測するシステムを開示する。

また、特開２００３−０５８２４８号公報（特許文献２）は、異常の監視および検知とは観点が異なっているが、時系列データを用いるという意味において共通する技術を開示する。より具体的には、特許文献２は、過去の類似事例を効率的に検索して表示でき、操作員に対するプラントの運転支援を行う構成を開示する。

特開平０８−２２１１１３号公報 特開２００３−０５８２４８号公報

上述の特許文献１には、複数のプロセス値の時系列データを利用する構成を開示するが、これらの時系列データは、いずれも同一の対象から計測されるものである。しかしながら、現実には、同一のプロセスであっても異なる計測点で計測されるそれぞれの計測値、あるいは、異なるプロセスから計測されるそれぞれの計測値を用いて、異常の監視および検知を行いたいというニーズがある。このようなニーズに対して、特許文献１は、何らの解決手段を開示するものではない。

また、特許文献２は、操作員に対するプラントの運転支援を行うことを目的としており、上述したようなニーズに対する解決手段を開示するものではない。

本発明は、上述したようなニーズを考慮して、複数の計測値を用いた判定処理を容易化する仕組みを提供することを一つの目的としている。

本発明のある局面に従えば、制御対象を制御する制御装置が提供される。制御装置は、制御対象に関連する計測値を取得する取得手段と、所定タイミングにおける複数の計測値に基づいて、または、所定期間内における複数の計測値の時間的変化に基づいて、制御対象が予め定められた状態であるか否かを判定する判定手段と、判定手段での判定に用いられる複数の計測値のうち、少なくとも１つの計測値に対して、予め定められた遅延時間を付与する遅延時間付与手段とを含む。

この局面によれば、計測値の間で同一の事象が現れるのに時間差がある場合であっても、遅延時間付与手段により適切な遅延時間を付与することで、タイミング合わせされた複数の計測値を判定手段へ与えることができる。

好ましくは、遅延時間は、複数の計測値が関連付けられる制御対象の機構または工程の違いに応じて定められる。

この局面によれば、複数の機構または工程から構成される制御対象から取得される複数の測定値を用いて、制御対象の状態を適切に判定することができる。

好ましくは、遅延時間は、制御対象の機構または工程の特性を示す設計データ、および、制御対象の機構または工程での動作状態を示すパラメータ、に基づいて決定される。

この局面によれば、既知の情報に基づいて机上計算によって、遅延時間を算出し、それに応じた遅延時間付与手段を構成できるので、容易に実現できる。

好ましくは、遅延時間は、制御対象の第１の機構または第１の工程に予め定められた特徴を有する外乱を与えた後、制御対象の第２の機構または第２の工程において当該外乱に対応する特徴が現れるまでに要する時間に基づいて決定される。

この局面によれば、実際に測定した計測値に基づいて遅延時間を決定できるので、現実の制御対象に応じて適切な遅延時間を決定することができるとともに、詳細な設計情報などが不明な場合であっても、遅延時間を決定できる。

好ましくは、遅延時間付与手段は、遅延時間に応じた段数を有するバッファメモリを含む。

この局面によれば、バッファメモリを採用することで、データアクセスを高速化できるとともに、データベースなどを用いる場合に比較して、遅延時間付与手段の実現を容易化できる。

好ましくは、バッファメモリの段数は、遅延時間および対応する計測値が更新される周期に基づいて決定される。

この局面によれば、計測値の更新周期に応じてバッファメモリの段数を最適化できるので、バッファメモリの段数を過剰に大きくする必要がなく、実装に際して必要な記憶領域などを最適化できる。

好ましくは、バッファメモリは、制御対象から計測値を計測するフィールドデバイスから制御装置までのデータ伝送経路上に配置される。

この局面によれば、フィールドデバイスから制御装置までのデータ伝送経路上に配置されることで、各フィールドデバイスに応じた最適な遅延時間を付与することができる。

本発明の別の局面に従えば、制御対象を制御する制御装置で実行される制御プログラムが提供される。制御プログラムは、制御装置に、制御対象に関連する計測値を取得するステップと、所定タイミングにおける複数の計測値に基づいて、または、所定期間内における複数の計測値の時間的変化に基づいて、制御対象が予め定められた状態であるか否かを判定するステップと、判定するステップでの判定に用いられる複数の計測値のうち、少なくとも１つの計測値に対して、予め定められた遅延時間を付与するステップとを実行させる。

この局面によれば、計測値の間で同一の事象が現れるのに時間差がある場合であっても、遅延時間を付与するステップにおいて適切な遅延時間を付与することで、タイミング合わせされた複数の計測値を用いて判定処理を実行できる。

本発明のさらに別の局面に従えば、制御対象を制御する制御システムが提供される。制御システムは、制御装置と、制御対象から計測値を計測するフィールドデバイスとを含む。制御装置は、制御対象に関連する計測値を取得する取得手段と、所定タイミングにおける複数の計測値に基づいて、または、所定期間内における複数の計測値の時間的変化に基づいて、制御対象が予め定められた状態であるか否かを判定する判定手段と、判定手段での判定に用いられる複数の計測値のうち、少なくとも１つの計測値に対して、予め定められた遅延時間を付与する遅延時間付与手段とを含む。

この局面によれば、計測値の間で同一の事象が現れるのに時間差がある場合であっても、遅延時間付与手段により適切な遅延時間を付与することで、タイミング合わせされた複数の計測値を判定ステップで用いることができる。

本発明のさらに別の局面に従えば、制御対象を制御する制御装置で実行される制御方法が提供される。制御方法は、制御対象に関連する計測値を取得するステップと、所定タイミングにおける複数の計測値に基づいて、または、所定期間内における複数の計測値の時間的変化に基づいて、制御対象が予め定められた状態であるか否かを判定するステップと、判定するステップでの判定に用いられる複数の計測値のうち、少なくとも１つの計測値に対して、予め定められた遅延時間を付与するステップとを含む。

この局面によれば、計測値の間で同一の事象が現れるのに時間差がある場合であっても、遅延時間付与手段により適切な遅延時間を付与することで、タイミング合わせされた複数の計測値を判定ステップで用いることができる。

本発明によれば、複数の計測値を用いた判定処理を容易化できる。

本実施の形態に係る制御システムの全体構成例を示す模式図である。 本実施の形態に係る制御システムを構成する制御装置のハードウェア構成例を示すブロック図である。 本実施の形態に係る制御システムを構成するサポート装置のハードウェア構成例を示すブロック図である。 本実施の形態に係る制御装置がデータを収集する制御対象の一例を示す模式図である。 図４に示すような複数の機構から収集される計測値の時間的変化に基づくリアルタイム検知を説明するための図である。 本実施の形態に係るデータ収集処理に含まれる遅延処理の実装例を説明するための模式図である。 本実施の形態に係る制御装置におけるデータ収集処理に係る構成を示す模式図である。 本実施の形態に係る遅延処理を含むデータ収集処理の適用例を示す模式図である。 本実施の形態に係る遅延処理を実現するためのバッファメモリを説明するための図である。 本実施の形態に係る遅延処理における遅延時間を決定するための機械設計データおよびレシピパラメータの一例を示す図である。 図１０に示す機械設計データおよびレシピパラメータを説明するための図である。 本実施の形態に係る遅延処理における遅延時間を決定するための実測方法を説明するための図である。 図１２に示す方法による遅延時間の決定方法を説明するための図である。 本実施の形態に係る遅延処理を実現するためバッファメモリの段数の算出を説明するための図である。 本実施の形態に係るデータ収集処理の処理手順を示すフローチャートである。

本発明の実施の形態について、図面を参照しながら詳細に説明する。なお、図中の同一または相当部分については、同一符号を付してその説明は繰返さない。

＜Ａ．制御システムの全体構成例＞
まず、本実施の形態に係る制御装置を含む制御システム１の全体構成例について説明する。

図１は、本実施の形態に係る制御システム１の全体構成例を示す模式図である。図１を参照すると、本実施の形態に係る制御システム１は、主たる構成要素として、制御対象を制御する制御装置１００を含む。制御システム１全体として、制御対象を制御することになる。

制御装置１００は、ＰＬＣ（プログラマブルコントローラ）などの、一種のコンピュータとして具現化されてもよい。制御装置１００は、フィールドバス２を介して、フィールドデバイス群１０および１または複数の表示装置３００と接続される。制御装置１００は、１または複数のバスまたはネットワークを介して、接続された装置との間でデータを遣り取りする。一般的に「フィールドバス」は、「フィールドネットワーク」とも称されるが、説明の簡素化のため、以下の説明においては、「フィールドバス」と総称する。すなわち、本明細書の「フィールドバス」は、「フィールドバス」に加えて「フィールドネットワーク」を含み得る。

制御装置１００は、製造装置や設備を制御するための制御演算をサイクリック実行するとともに、後述するようなデータ収集処理が実行可能になっている。

フィールドバス２は、データの到達時間が保証される、定周期通信を行うバスまたはネットワークを採用することが好ましい。このような定周期通信を行うバスまたはネットワークとしては、ＥｔｈｅｒＣＡＴ（登録商標）を採用することができる。あるいは、フィールドバス２として、ＥｔｈｅｒＮｅｔ／ＩＰ（登録商標）、ＤｅｖｉｃｅＮｅｔ（登録商標）、ＣｏｍｐｏＮｅｔ（登録商標）などを採用してもよい。

フィールドデバイス群１０は、制御対象または制御に関連する製造装置や生産ラインなど（以下、「フィールド」とも総称する。）から入力データを収集する装置、ならびに、制御装置１００にて生成される指令（以下、「出力データ」とも称す。）に基づいて、フィールドに対して何らかの作用を与える装置を総称する。

フィールドデバイス群１０は、フィールドバス２を介して、制御装置１００との間で、入力データおよび出力データを含むデータを遣り取りする。図１に示す構成例においては、フィールドデバイス群１０は、リモートＩ／Ｏ（Input/Output）装置１２およびフィールドデバイス１４と、サーボドライバ２２およびサーボモータ２４とを含む。

リモートＩ／Ｏ装置１２は、フィールドバス２を介して通信を行う通信カプラと、入力データの取得および出力データの出力を行うためのＩ／Ｏユニットとを含む。

フィールドデバイス１４は、リモートＩ／Ｏ装置１２のＩ／Ｏユニットと電気的に接続され、制御対象に係る入力信号および出力信号の変換などを行う。例えば、フィールドデバイス１４は、入力データを収集する装置として、入力リレーや各種センサ（例えば、アナログセンサ、温度センサ、振動センサなど）などを含み得る。また、フィールドデバイス１４は、フィールドに対して何らかの作用を与える装置として、出力リレー、コンタクタ、サーボドライバおよびサーボモータ、その他任意のアクチュエータなどを含み得る。

フィールドデバイス群１０としては、上述のものに限られることなく、入力データを収集できるデバイス、または、出力データに基づく何らかのアクションができるデバイスであれば、どのようなものを採用してもよい。

なお、リモートＩ／Ｏ装置１２を構成するＩ／Ｏユニットがフィールドバス２に直接接続されるようにしてもよい。

図１に示すように、フィールドバス２を介して、制御装置１００とフィールドデバイス群１０との間でデータが遣り取りされることになるが、これらの遣り取りされるデータは、数１００μｓｅｃオーダ〜数１０ｍｓｅｃオーダのごく短い周期で更新されることになる。なお、このような遣り取りされるデータの更新処理は、Ｉ／Ｏリフレッシュ処理とも称される。また、以下では、計測値の更新周期を「サンプリング周期」とも称す。

また、フィールドバス２を介して制御装置１００と接続される表示装置３００は、ユーザからの操作を受けて、制御装置１００に対してユーザ操作に応じたコマンドなどを出力するとともに、制御装置１００での演算結果などをグラフィカルに表示する。

制御装置１００は、サポート装置２００が接続可能になっていてもよい。サポート装置２００は、制御装置１００が制御対象を制御するために必要な準備を支援する装置である。具体的には、サポート装置２００は、制御装置１００で実行されるプログラムの開発環境（プログラム作成編集ツール、パーサ、コンパイラなど）、制御装置１００および制御装置１００に接続される各種デバイスのパラメータ（コンフィギュレーション）を設定するための設定環境、生成したユーザプログラムを制御装置１００へ出力する処理、制御装置１００上で実行されるユーザプログラムなどをオンラインで修正・変更する処理、などの実行が可能になっている。

サポート装置２００は、さらに、後述するような遅延処理を実現するための各種設定を受付ける。これらの処理の詳細については、後述する。

なお、制御装置１００をさらに上位ネットワークなどを介して、データベースサーバなどに接続してもよい。このような構成を採用した場合において、制御装置１００で収集された入力データなどが上位のデータベースサーバへ送信されてもよい。

＜Ｂ．ハードウェア構成例＞
次に、本実施の形態に係る制御システム１を構成する制御装置１００およびサポート装置２００のハードウェア構成例について説明する。

（ｂ１：制御装置）
図２は、本実施の形態に係る制御システム１を構成する制御装置１００のハードウェア構成例を示すブロック図である。図２を参照すると、制御装置１００は、ＣＰＵユニット１０１および１または複数のＩ／Ｏユニット１２４−１，１２４−２，…を含む。

ＣＰＵユニット１０１は、演算処理部に相当し、プロセッサ１０２と、チップセット１０４と、主記憶装置１０６と、二次記憶装置１０８と、上位ネットワークコントローラ１１０と、ＵＳＢ（Universal Serial Bus）コントローラ１１２と、メモリカードインターフェイス１１４と、ローカルバスコントローラ１２２と、フィールドバスコントローラ１２０とを含む。

プロセッサ１０２は、ＣＰＵ、ＭＰＵ、ＧＰＵなどで構成され、二次記憶装置１０８に格納された各種プログラムを読出して、主記憶装置１０６に展開して実行することで、制御対象に応じた制御、および、後述するような各種処理を実現する。二次記憶装置１０８は、例えば、ＨＤＤ（Hard Disk Drive）やＳＳＤ（Solid State Drive）などの不揮発性記憶装置などで構成される。主記憶装置１０６は、ＤＲＡＭ（Dynamic Random Access Memory）やＳＲＡＭ（Static Random Access Memory）などの揮発性記憶装置などで構成される。

チップセット１０４は、プロセッサ１０２と各デバイスを制御することで、制御装置１００全体としての処理を実現する。

二次記憶装置１０８には、基本的な動作を実現するためのシステムプログラムに加えて、制御対象の製造装置や設備に応じて作成されるユーザプログラムが格納される。さらに、二次記憶装置１０８には、各種データを時系列に格納するデータベースが形成されてもよい。

上位ネットワークコントローラ１１０は、上位ネットワークを介して、データベースサーバなどとの間のデータを遣り取りする。上位ネットワークコントローラ１１０は、典型的には、ＡＳＩＣ（Application Specific Integrated Circuit）やＦＰＧＡ（Field-Programmable Gate Array）といった専用回路を用いて実現される。

ＵＳＢコントローラ１１２は、ＵＳＢ接続を介してサポート装置２００との間のデータの遣り取りを制御する。ＵＳＢコントローラ１１２は、典型的には、ＡＳＩＣやＦＰＧＡといった専用回路を用いて実現される。

メモリカードインターフェイス１１４は、メモリカード１１６を着脱可能に構成されており、メモリカード１１６に対してデータを書込み、メモリカード１１６から各種データ（ユーザプログラムやトレースデータなど）を読出すことが可能になっている。

ローカルバスコントローラ１２２は、ＣＰＵユニット１０１に接続されるＩ／Ｏユニット１２４−１，１２４−２，…との間でデータを遣り取りするインターフェイスである。ローカルバスコントローラ１２２は、Ｉ／Ｏユニット１２４−１，１２４−２，…との間で遣り取りされるデータを一時的に格納するためのバッファメモリ１２３を有している。バッファメモリ１２３は、ＦＩＦＯ（First In First Out）動作を行うことで、後述するような遅延処理を提供することができる。

フィールドバスコントローラ１２０は、フィールドバス２を介した他のデバイスとの間のデータの遣り取りを制御する。フィールドバスコントローラ１２０は、典型的には、ＡＳＩＣやＦＰＧＡといった専用回路を用いて実現されるが、ソフトウェア実装で実現してもよい。ソフトウェア実装を採用する場合には、フィールドバスコントローラ１２０は、主として、プロセッサ、主記憶装置、ストレージなどで構成され、プロセッサがストレージに格納されたシステムプログラム（ファームウェア）などを読出して、主記憶装置に展開して実行することで、必要な処理を実現する。フィールドバスコントローラ１２０は、フィールドバス２を介して遣り取りされるデータを一時的に格納するためのバッファメモリ１２１を有している。バッファメモリ１２１は、ＦＩＦＯ動作を行うことで、後述するような遅延処理を提供することができる。

図２には、プロセッサ１０２がプログラムを実行することで必要な処理が提供される構成例を示したが、これらの提供される処理の一部または全部を、専用のハードウェア回路（例えば、ＡＳＩＣまたはＦＰＧＡなど）を用いて実装してもよい。あるいは、制御装置１００の主要部を、汎用的なアーキテクチャに従うハードウェア（例えば、汎用パソコンをベースとした産業用パソコン）を用いて実現してもよい。この場合には、仮想化技術を用いて、用途の異なる複数のＯＳ（Operating System）を並列的に実行させるとともに、各ＯＳ上で必要なアプリケーションを実行させるようにしてもよい。

（ｂ２：サポート装置）
図３は、本実施の形態に係る制御システム１を構成するサポート装置２００のハードウェア構成例を示すブロック図である。サポート装置２００は、典型的には、汎用的なアーキクテチャを有するパーソナルコンピュータ上で、サポートプログラムが実行されることで実現される。

より具体的には、図３を参照すると、サポート装置２００は、プロセッサ２０２と、ディスプレイ２０４と、主記憶装置２０６と、二次記憶装置２０８と、ＵＳＢコントローラ２１２と、入力装置２１４とを含む。これらのコンポーネントは内部バス２１０を介して接続されている。

プロセッサ２０２は、ＣＰＵ、ＭＰＵ、ＧＰＵなどで構成され、二次記憶装置２０８に格納されたＯＳ２１６およびサポートプログラム２１８を含む各種プログラムを読出して、主記憶装置２０６して実行することで、上述したような各種処理を実現する。二次記憶装置２０８は、例えば、ＨＤＤやＳＳＤなどの不揮発性記憶装置などで構成される。主記憶装置２０６は、ＤＲＡＭやＳＲＡＭなどの揮発性記憶装置などで構成される。

ディスプレイ２０４は、プロセッサ２０２などによる演算結果を表示するデバイスであり、例えば、ＬＣＤ（Liquid Crystal Display）などで構成される。

ＵＳＢコントローラ２１２は、ＵＳＢ接続を介して、ＣＰＵユニット１０１との間でデータを遣り取りする。ＵＳＢコントローラ２１２は、典型的には、ＡＳＩＣやＦＰＧＡといった専用回路を用いて実現される。

入力装置２１４は、ユーザの操作を受付けデバイスであり、例えば、キーボードやメモリなどで構成される。

（ｂ３：その他）
上述の図１に示す制御システム１においては、制御装置１００、サポート装置２００および表示装置３００がそれぞれ別体として構成されているが、これらの処理の全部または一部を単一の装置に集約するような構成を採用してもよい。

＜Ｃ．データ収集処理の概要＞
次に、本実施の形態に係る制御装置１００が提供するデータ収集処理の概要について説明する。

図４は、本実施の形態に係る制御装置１００がデータを収集する制御対象の一例を示す模式図である。図４を参照すると、制御対象の一例として、包装機４００を想定する。

包装機４００は、互いに連係して動作する複数の機構で構成され、具体的には、包装母材４１０の供給機構４０２（以下、「機構Ａ」とも称す。）と、包装材４１２を切断して個別パッケージ４１８を生成する切断機構４０６（以下、「機構Ｂ」とも称す）と、供給機構４０２から切断機構４０６へ包装材４１２で覆われたワーク４１４を搬送する搬送機構４０４とを含む。

供給機構４０２は、ロール状の包装母材４１０を供給ローラ４０８で順次送出すとともに、図示しないラインから供給されるワーク４１４を包装母材４１０で覆うことで、ワーク４１４が封入された包装材４１２を連続的に搬送機構４０４へ供給する。

搬送機構４０４は、ワーク４１４が封入された包装材４１２を切断機構４０６へ順次搬送する。切断機構４０６は、予め定められたタイミングに従って、一対の切断ローラ４１６を駆動することで、包装材４１２を切断および封止して個別パッケージ４１８を順次生成する。

制御装置１００は、制御対象から任意の計測値を収集できる。本明細書において、「計測値」は、主として、いずれかのフィールドデバイスにて測定された結果を示す値（入力値）を意味するが、これに限られるものではない。すなわち、本明細書における「計測値」は、制御装置１００のプロセッサ１０２が利用可能なすべての値を包含する概念である。そのため、本明細書における「計測値」は、制御装置１００のプロセッサ１０２が制御演算を実行することで算出される出力値、および、制御演算の実行過程で算出される中間値などを含み得る。

例えば、制御装置１００は、供給機構４０２（機構Ａ）の供給ローラ４０８に生じるトルク値と、切断機構４０６（機構Ｂ）の切断ローラ４１６に生じるトルク値とを収集できる。このようなそれぞれの機構から収集される計測値の時間的変化に基づいて、包装機４００に対する異常の監視および検知を行うことができる。

包装機４００においては、例えば、切断ローラ４１６による切断タイミングにおいてトルクが比較的大きく変動し、また、包装材４１２を切断する際の影響を受けて、供給ローラ４０８に生じるトルクも変動し得る。すなわち、供給ローラ４０８で生じるトルク値と、切断ローラ４１６で生じるトルク値との間には、有意な相関がある。そこで、異常の監視および検知の手法の一例として、供給ローラ４０８で生じるトルク値と、切断ローラ４１６で生じるトルク値との相関関係に基づいて、正常状態であるか、異常状態であるかを判定できる。このような相関関係としては、２つのトルク値により定義される座標空間上において、正常状態である範囲、あるいは、異常状態である範囲を規定しておき、各監視タイミングにおいて計測されるトルク値がいずれの範囲に属しているのかに基づいて、正常であるか、異常であるかを判定できる。

図５は、図４に示すような複数の機構から収集される計測値の時間的変化に基づくリアルタイム検知を説明するための図である。図５（ａ）には、一般的な手法の一例を示し、図５（ｂ）には、本実施の形態に係るデータ収集処理を利用した場合の手法の一例を示す。

図５に示すように、機構Ａからの計測値および機構Ｂからの計測値により定義される座標空間４２６上において、正常範囲４２８が予め規定されているとする。すなわち、機構Ａからの計測値と機構Ｂからの計測値とにより規定される座標が正常範囲４２８内に存在していれば、正常状態であると判定でき、そうでなければ、異常状態であると判定できる。

図５には、機構Ａからの計測値の時間的変化４２２および機構Ｂからの計測値の時間的変化４２４の一例を示す。図４に示す包装機４００においては、処理対象が機構Ａから機構Ｂへ搬送される必要があり、機構Ａからの計測値の時間的変化４２２と機構Ｂからの計測値の時間的変化４２４との間には、この搬送に要する遅れ時間ｔ_Ａ−Ｂが存在している。遅れ時間ｔ_Ａ−Ｂは、制御系におけるむだ時間に相当する。

このような時間的変化に対して設定される監視期間Ｔｏ１およびＴｏ２（時間幅は遅れ時間ｔ_Ａ−Ｂより短い）に収集される計測値を用いて、異常の検知を即座に行う（以下、このような異常の監視および検知を「リアルタイム検知」とも称す。）場合を考える。なお、図５には、説明の便宜上、所定の時間幅を有する監視期間を例示する。この場合、監視期間内における計測値の時間的変化に基づいて、異常の監視および検知が行われることになる。一方で、監視期間が計測値の更新周期（サンプリング周期）に相当する場合には、特定の瞬間（すなわち、特定のタイミング）における計測値（すなわち、各計測値の瞬時値）を用いることと等価である。

すなわち、本実施の形態に係るリアルタイム検知は、所定タイミングにおける複数の計測値に基づいて、または、所定期間内における複数の計測値の時間的変化に基づいて、制御対象が予め定められた状態であるか否かを判定する処理を含む。

図５（ａ）に示すように、監視期間Ｔｏ１においては、機構Ａからの計測値に急峻な時間的な変化が生じている一方で、監視期間Ｔｏ１においては、機構Ｂからの計測値には時間的な変化が生じていない。

逆に、監視期間Ｔｏ２においては、機構Ａからの計測値には時間的な変化が生じていない一方で、監視期間Ｔｏ２においては、機構Ｂからの計測値に急峻な時間的な変化が生じている。

その結果、監視期間Ｔｏ１において計測された機構Ａおよび機構Ｂからの計測値の組、ならびに、監視期間Ｔｏ２において計測された機構Ａおよび機構Ｂからの計測値の組は、いずれも座標空間４２６上に規定される正常範囲４２８内に含まれるとする。

このように、遅れ時間を生じる異なる機構からのそれぞれの計測値をそのままリアルタイム検知に用いると、異常の見逃しなどの誤判定が生じることがある。このような誤判定を回避するためには、計測された計測値の時間的変化を時系列データなどの形で一旦格納する必要があり、リアルタイム検知を実現できない。

これに対して、本実施の形態に係るデータ収集処理では、図５（ｂ）に示すように、任意の計測値の時間的変化をシフトさせるための遅延処理が実行される。図５（ｂ）に示す例では、上流側に配置されている機構Ａからの計測値に対して、所定の遅延時間を付与することで、同一の監視期間内において、機構Ａおよび機構Ｂからの計測値のいずれにおいても急峻な時間的な変化が生じている。このように、それぞれの計測値における異常を示す特徴が同一の監視期間内に現れており、このような現象に基づいて、異常が生じていると判定することができる。

なお、異常が生じていると判定された場合には、異常が発生したと判定されたワークをラインから除去するなどの処置（異常処理）が実施されてもよい。

このように、本実施の形態に係るデータ収集処理は、遅延処理を用いて機構間の時間差（遅れ時間）を吸収することで、異常が発生したのとほぼ同時にそれを検知できる。

＜Ｄ．遅延処理の実装例＞
次に、本実施の形態に係るデータ収集処理に含まれる遅延処理の実装例について説明する。図６は、本実施の形態に係るデータ収集処理に含まれる遅延処理の実装例を説明するための模式図である。図６を参照すると、本実施の形態に係るデータ収集処理に含まれる遅延処理は、典型的には、物理的なメモリ上に構成されるバッファメモリなどを用いて実現される。

図６（ａ）を参照すると、例えば、Ｉ／Ｏユニット１２４を介して、ＣＰＵユニット１０１とフィールドデバイス群１０とが接続されている構成例においては、Ｉ／Ｏユニット１２４の記憶領域を用いて構成されるバッファメモリ１２５を用いて、遅延処理を実現できる。すなわち、ＣＰＵユニット１０１のプロセッサ１０２は、Ｉ／Ｏユニット１２４のバッファメモリ１２５により所定の遅延時間が付与された計測値を利用することができる。

図６（ｂ）を参照すると、例えば、ＣＰＵユニット１０１とＩ／Ｏユニット１２４とがフィールドバスを介して接続されている場合には、フィールドバスコントローラ１２０のバッファメモリ１２１を用いて、遅延処理を実現できる。すなわち、ＣＰＵユニット１０１のプロセッサ１０２は、フィールドバスコントローラ１２０のバッファメモリ１２１により所定の遅延時間が付与された計測値を利用することができる。

図６（ｃ）を参照すると、例えば、ＣＰＵユニット１０１内の主記憶装置１０６の容量が十分に存在する場合には、主記憶装置１０６の一部を利用して構成されたバッファメモリ１０７を用いて、遅延処理を実現できる。すなわち、ＣＰＵユニット１０１のプロセッサ１０２は、主記憶装置１０６のバッファメモリ１０７により所定の遅延時間が付与された計測値を利用することができる。

図６（ａ）〜図６（ｃ）に示すそれぞれの構成を任意に組合せてもよいし、制御対象から収集する計測値の種類に応じて、遅延処理を実現するためのハードウェアを異ならせてもよい。なお、フィールドデバイス群１０とＩ／Ｏユニット１２４との間で遣り取りされる信号経路上に遅延処理を実現するための回路を設けることで、遅延処理を実現してもよい。

図６（ａ）〜図６（ｃ）に示すように、制御対象から計測値を計測するフィールドデバイスから制御装置１００までのデータ伝送経路上にバッファメモリを配置することで、本実施の形態に係る遅延処理を実現できる。

但し、本実施の形態に係る遅延処理を実現するための手段は、対象となる制御装置や実装される制御システム１の構成などに応じて適宜選択すればよい。

＜Ｅ．構成＞
次に、本実施の形態に係る制御装置１００におけるデータ収集処理に係る構成の一例について説明する。図７は、本実施の形態に係る制御装置１００におけるデータ収集処理に係る構成を示す模式図である。

図７を参照すると、制御装置１００は、その構成として、入出力モジュール１５０と、判定モジュール１６０と、制御演算モジュール１７０とを含む。これらのモジュールは、プロセッサ１０２が二次記憶装置１０８に格納されたシステムプログラムおよびユーザプログラムを読出して、主記憶装置１０６に展開して実行することで実現される。

入出力モジュール１５０は、制御対象に関連する計測値を取得するモジュールを提供する。より具体的には、入出力モジュール１５０は、フィールドデバイス群１０からの入力データを収集するとともに、フィールドデバイス群１０に対して出力データを送信する。入出力モジュール１５０は、取得した計測値を判定モジュール１６０へ出力する。

入出力モジュール１５０は、バッファメモリに対して所定のバッファ量を確保するとともに、ＦＩＦＯ動作を指示することで、指定された値（典型的には、変数）についての計測値の時間的変化を所定時間だけ遅延させる遅延部１５２を含む。

判定モジュール１６０は、所定の監視タイミングにおける複数の計測値に基づいて、または、所定の監視期間内における複数の計測値の時間的変化に基づいて、制御対象が予め定められた状態であるか否か（例えば、正常状態であるのか、あるいは、異常状態であるのか）を判定する。

判定モジュール１６０は、予め定められた判定基準１６２を有しており、入出力モジュール１５０からの１または複数の計測値（遅延部１５２により所定時間だけ遅延されているものもある）を判定基準１６２に適用することで、判定結果を出力する。典型的には、判定モジュール１６０は、判定時点において、監視対象の制御対象が正常状態であるか、あるいは異常状態であるかを判定する。判定モジュール１６０による判定結果は、制御演算モジュール１７０へ出力される。

図７に示す構成例においては、計測値１のみが遅延部１５２を通過することになっている。すなわち、計測値１は所定時間だけ遅延された上で判定モジュールへ出力され、計測値２はフィールドデバイス群１０から入力されるタイミングで判定モジュールへ出力される。このように、遅延部１５２は、判定モジュール１６０での判定に用いられる複数の計測値のうち、少なくとも１つの計測値に対して、予め定められた遅延時間を付与する遅延時間付与処理を提供する。

制御演算モジュール１７０は、主として、ユーザプログラムの実行により実現され、制御対象に応じて必要な処理を実行する。図７に示す例には、図４に示す包装機４００に応じた処理を含む構成例を示す。より具体的には、制御演算モジュール１７０は、包装母材供給制御処理１７２と、搬送制御処理１７４と、切断制御処理１７６と、判定結果依存処理１７８とを含む。制御演算モジュール１７０に含まれるこれらの処理は、予め定められた制御周期毎にサイクリック実行されてもよい。

包装母材供給制御処理１７２は、図４に示す供給機構４０２に対する制御処理を含む。搬送制御処理１７４は、図４に示す搬送機構４０４に対する制御処理を含む。切断制御処理１７６は、図４に示す切断機構４０６に対する制御処理を含む。

判定結果依存処理１７８は、判定モジュール１６０からの判定結果に依存して、処理を切替える。例えば、判定結果依存処理１７８は、判定モジュール１６０からの判定結果が正常状態を示している場合には、対象のワークを次工程へ搬送する処理を実行し、判定モジュール１６０からの判定結果が異常状態を示している場合には、異常が発生したと判定されたワークをラインから除去する除外処理を実行する。

このように、本実施の形態に係る制御装置１００においては、遅延処理を含むデータ収集処理を適用することで、リアルタイム検知を実現でき、それによって、ライン上で順次処理および搬送されるワークに対して、必要な処理を即座に実行することができる。

＜Ｆ．適用例＞
上述の実施の説明においては、包装機に含まれる複数の機構からそれぞれ収集される計測値の間に生じる遅れ時間について着目したが、別の装置についても適用可能である。さらに、単一の機械に含まれる機構間だけではなく、複数の工程を含むラインに生じる、工程間の遅れ時間についても、本実施の形態に係る遅延処理を適用することで、補間することができる。

以下、本実施の形態に係る遅延処理を含むデータ収集処理を適用可能な別の機械およびラインの一例について説明する。

図８は、本実施の形態に係る遅延処理を含むデータ収集処理の適用例を示す模式図である。図８（ａ）には、成形機４３０の断面模式図を示す。成形機４３０は、回転機構４３２（機構Ａ）と、回転機構４３２により回転され、加熱された原料を搬送する加熱搬送出機構４３４（機構Ｂ）と、加熱搬送出機構４３４により順次供給される原料を金型などへ圧入する射出機構４３６（機構Ｃ）とを含む。

このような回転機構４３２を構成する各機構においても、原料の搬送に係る時間に相当する遅れ時間が発生する。このような遅れ時間を本実施の形態に係る遅延処理を適用することで吸収し、リアルタイム検知を実現することができる。

図８（ｂ）には、基板実装ライン４４０を示す。基板実装ライン４４０は、印刷機４４２と、マウンタ４４４と、リフロー炉４４６と、検査機４４８とがラインに沿って配置されている。ワークはラインに沿って搬送および加工される。これらの４つの機械での処理によって実装工程（工程Ａ）が実現され、この実装工程にさらに後工程（工程Ｂ）が続く。

このような基板実装ライン４４０を構成する工程間においても、ワークの搬送に係る時間に相当する遅れ時間が発生する。このような遅れ時間を本実施の形態に係る遅延処理を適用することで吸収し、リアルタイム検知を実現することができる。

このように、本実施の形態に係る遅延処理が扱う遅延時間は、複数の計測値が関連付けられる制御対象の機構または工程の違いに応じて定められる値である。本実施の形態に係る遅延処理を含むデータ収集処理は、単一機械を構成する機構間および単一ラインを構成する工程間に生じる遅れ時間を吸収し、リアルタイム検知を実現できる。

＜Ｇ．遅延時間の決定処理＞
次に、本実施の形態に係る遅延処理に付与される遅延時間を決定する処理の一例について説明する。

図９は、本実施の形態に係る遅延処理を実現するためのバッファメモリを説明するための図である。図９を参照すると、本実施の形態に係る遅延処理は、例えば、ＦＩＦＯ動作を行うバッファメモリを利用して実現できる。バッファメモリの段数が付与される遅延時間の長さに比例することになる。バッファメモリへデータが格納される周期、または、バッファメモリからデータが取り出される周期に、バッファメモリの段数を乗じたものが遅延時間に相当する。典型的には、このようなバッファメモリへのデータアクセスの周期は、Ｉ／Ｏリフレッシュ処理の周期、すなわち制御周期と一致する。

このように、遅延時間に応じた段数を有するバッファメモリを用いて、計測値に遅延時間を付与する機構を実現してもよい。

以下の説明においては、主として、必要な遅延時間の長さに応じて、バッファメモリの段数を決定する方法について説明する。

（ｇ１：機械設計データおよびレシピパラメータに基づく決定方法）
まず、機械設計データおよびレシピパラメータに基づいて遅延時間を決定する方法について説明する。

図１０は、本実施の形態に係る遅延処理における遅延時間を決定するための機械設計データおよびレシピパラメータの一例を示す図である。図１１は、図１０に示す機械設計データおよびレシピパラメータを説明するための図である。

図１０を参照すると、例えば、製造パラメータを示すレシピがワーク種別などに応じて規定される。各レシピには、包装長および生産数量などのレシピパラメータを含む。また、機械設計データとしては、例えば、包装機４００に含まれる機構Ａと機構Ｂとの間の距離（機構間距離）を含む。

図１０には、レシピ毎に機械設計データが規定される例を示すが、ワーク種別によらず、搬送経路などが変化しない場合には、単一の機械設計データを提供するようにしてもよい。一方、ワーク種別に応じて、搬送経路などを異ならせる場合には、機械設計データをレシピパラメータの一部に含めるようにしてもよい。

図１１を参照すると、図１０に示す機械設計データである機構間距離Ｄ_Ａ−Ｂは、機構Ａから機構Ｂまでのワークの搬送距離を意味する。

また、レシピパラメータに含まれる包装長は、最終的に製造される個別パッケージ４１８の長さを示すものであり、ワーク４１４を覆う包装材４１２の切断後の長さに相当する。レシピパラメータに含まれる生産数量は、包装機４００によって、単位時間当たり製造される個別パッケージ４１８の数を示すものであり、例えば、１分あたりの製造個数（ｃｐｍ）などで規定される。

図１０に示すような機械設計データおよびレシピパラメータを用いて、遅延機構が付与する遅延時間、すなわちバッファメモリの段数は、以下のような手順によって算出できる。

まず、機械設計データおよびレシピ毎のレシピパラメータに基づいて、遅れ時間ｔ_Ａ−Ｂ（ｎ）は、以下のように算出できる（但し、ｎはレシピ番号）。

遅れ時間ｔ_Ａ−Ｂ（ｎ）＝（６０×Ｄ_Ａ−Ｂ）／（Ｃ_ｎ×Ｌ_ｎ）
この遅れ時間ｔ_Ａ−Ｂ（ｎ）をサンプリング周期（通常は、制御装置１００の制御周期に相当）で除算することで、バッファメモリの段数Ｓ（ｎ）を算出できる（但し、Ｔ_ｓはサンプリング周期）。

段数Ｓ（ｎ）＝ｔ_Ａ−Ｂ（ｎ）／Ｔ_ｓ
このように、バッファメモリの段数Ｓ（ｎ）は、遅延時間および対応する計測値が更新される周期（サンプリング周期）に基づいて決定される。以上のような算出処理によって、制御対象に応じた遅延時間を実現するためのバッファメモリの段数Ｓ（ｎ）を決定できる。

上述したように、遅延時間は、制御対象の機構または工程の特性を示す設計データの一例である機械設計データ、および、制御対象の機構または工程での動作状態を示すパラメータの一例であるレシピパラメータ、に基づいて決定されてよい。この決定された遅延時間に応じて、それを補償するための段数を有するバッファメモリが構成される。

（ｇ２：実測結果に基づく決定方法）
次に、実測結果に基づいて遅延時間を決定する方法について説明する。

図１２は、本実施の形態に係る遅延処理における遅延時間を決定するための実測方法を説明するための図である。図１３は、図１２に示す方法による遅延時間の決定方法を説明するための図である。

図１２を参照すると、対象とする複数の機構（または工程）のうち、先の機構（または工程）に対して、計測結果に現れやすい特徴（摂動）を与える。例えば、包装母材４１０であるフィルムへの異物付着を異常として検知する場合には、模擬した異物をフィルムに付着させた上で、供給機構４０２（機構Ａ）から供給する。この異物が付着したフィルムは、搬送機構４０４を経て、切断機構４０６（機構Ｂ）へ到着する。異物が付着したフィルムが供給機構４０２（機構Ａ）および切断機構４０６（機構Ｂ）からそれぞれ計測される計測値には、補正すべき遅れ時間だけずれて特徴量が現れることになる。すなわち、計測値の間には、摂動が機構間を伝播するのに要する遅れ時間ｔ_Ａ−Ｂが現れる。この計測値の間に現れる遅れ時間ｔ_Ａ−Ｂを利用して、遅延処理の遅延時間を決定する。

例えば、図１３（ａ）に示すように、機構Ａに与えた摂動によって生じるピーク（斜線で示す「５．０９」との計測値）と、同じ摂動によって機構Ｂに生じるピーク（斜線で示す「７．０９」との計測値）との間には、制御周期換算で３周期分の遅れが生じていることが分かる。したがって、この例では、遅延機構を構成するバッファメモリの段数Ｓとして「３」が設定される。

このように、例えば、異物を付着させたフィルムを摂動として供給した場合に、機構Ａと機構Ｂとの計測値の時間波形に現れる摂動の特徴の時間差から遅延機構を構成するバッファメモリ段数を決定できる。

図１３（ｂ）には、上述したような方法で決定された段数を設定したバッファメモリの挙動の一例を示す。図１３（ｂ）の時刻ｔ１（図１３（ａ）の「１２：１１：４８」に対応）において、機構Ａからの計測値である「５．０９」がバッファメモリに格納されるとともに、機構Ｂからの計測値である「０．４１」が判定モジュールへ入力される。

続く、図１３（ｂ）の時刻ｔ２（図１３（ａ）の「１２：１１：４９」に対応）において、機構Ａからの計測値である「０．２１」がバッファメモリに格納されるとともに、機構Ｂからの計測値である「０．６９」が判定モジュールへ入力される。バッファメモリ中の「５．０９」は１段シフトされる。

続く、図１３（ｂ）の時刻ｔ３（図１３（ａ）の「１２：１１：５０」に対応）において、機構Ａからの計測値である「０．９８」がバッファメモリに格納されるとともに、機構Ｂからの計測値である「０．７２」が判定モジュールへ入力される。バッファメモリ中の「５．０９」はさらに１段シフトされて、出力直前の段までシフトされる。

最終的に、図１３（ｂ）の時刻ｔ４（図１３（ａ）の「１２：１１：５１」に対応）において、機構Ａからの計測値である「０．００」がバッファメモリに格納されるとともに、機構Ｂからの計測値である「７．０９」が判定モジュールへ入力される。一方、バッファメモリ中の「５．０９」が判定機構へ入力される。

つまり、時刻ｔ４においては、同一の摂動によって生じた機構Ａからの計測値「５．０９」および機構Ｂからの計測値「７．０９」が判定モジュールへ同時に入力される。このような判定機構への計測値の入力タイミングが同期されることで、リアルタイム検知を実現できる。

なお、入力される計測値の更新周期（サンプリング周期）が異なっている場合には、それぞれの計測値についての更新周期（サンプリング周期）の違いに応じて、バッファメモリの段数を決定してもよい。

図１４は、本実施の形態に係る遅延処理を実現するためバッファメモリの段数の算出を説明するための図である。図１４を参照すると、例えば、フィールドデバイスＡおよびフィールドデバイスＢからそれぞれ計測値を収集する場合を想定する。このとき、フィールドデバイスＡのサンプリング周期はＴ_ＳＡであり、フィールドデバイスＢのサンプリング周期はＴ_ＳＢであるとする。また、フィールドデバイスＡとフィールドデバイスＢとの間には、遅れ時間ｔ_Ａ−Ｂが存在している。

このような場合、フィールドデバイスＡからの計測値と、フィールドデバイスＢからの計測値との間の遅れ時間を解消するためのバッファメモリの段数は、遅れ時間ｔ_Ａ−Ｂに対して、フィールドデバイス間のサンプリング周期の差（比率）を乗じることで算出される。すなわち、バッファメモリの段数は、入力される計測信号間に現れる遅れ時間と、計測信号間の更新周期（サンプリング周期）の相違とに基づいて、決定されることになる。

上述したように、遅延時間は、制御対象の第１の機構または第１の工程に予め定められた特徴を有する外乱を与えた後、制御対象の第２の機構または第２の工程において当該外乱に対応する特徴が現れるまでに要する時間に基づいて決定されてもよい。この決定された遅延時間に応じて、それを補償するための段数を有するバッファメモリが構成される。

＜Ｈ．処理手順＞
次に、本実施の形態に係るデータ収集処理の処理手順について説明する。

図１５は、本実施の形態に係るデータ収集処理の処理手順を示すフローチャートである。図１５に示す各ステップは、典型的には、制御装置１００のプロセッサ１０２が二次記憶装置１０８に格納されたシステムプログラムおよびユーザプログラムを読出して、主記憶装置１０６に展開して実行すること、ならびに、サポート装置２００のプロセッサ２０２が二次記憶装置２０８に格納されたサポートプログラムを読出して、主記憶装置２０６に展開して実行することで実現される。

図１５を参照すると、まず、サポート装置２００は、リアルタイム検知の対象とする１または複数の計測値（変数）の選択をユーザから受ける（ステップＳ１００）。続いて、選択された計測値の間に生じる遅れ時間に応じたバッファメモリの段数が決定される（ステップＳ１０２）。このバッファメモリの段数（遅延時間）の決定方法としては、上述したような、機械設計データおよびレシピパラメータに基づく方法、または、実測結果に基づく方法を用いることができる。

サポート装置２００は、ステップＳ１００において選択された計測値（変数）、および、ステップＳ１０２において決定されたバッファメモリの段数（遅延時間）の設定に対応したユーザプログラムおよび設定情報を生成し、制御装置１００へ転送する（ステップＳ１０４）。

制御装置１００は、サポート装置２００からの設定情報に従って各部を構成して、ユーザプログラムの実行を開始する（ステップＳ１０６）。この設定情報によって、補償すべき遅れ時間に応じたバッファメモリが構成される。制御装置１００は、制御対象からのそれぞれの計測値（遅延時間付与後）を、二次記憶装置１０８またはメモリカード１１６などに順次格納する（ステップＳ１０８）。

その後、サポート装置２００は、制御装置１００の二次記憶装置１０８またはメモリカード１１６に格納される計測値の時間的変化を取得して、リアルタイム検知に必要な判定基準を決定する（ステップＳ１１０）。なお、判定基準の決定に際して、ユーザが任意のしきい範囲などを設定するようにしてもよい。サポート装置２００は、決定された判定基準を制御装置１００へ転送する（ステップＳ１１２）。

以上のような手順によって、制御装置１００におけるリアルタイム検知の実行準備が整う。より具体的には、制御装置１００は、予め定められた監視期間に亘って、対象の計測値の時間的変化を収集する（ステップＳ１１４）とともに、選択された計測値に対して指定された遅延時間を付与する（ステップＳ１１６）。すなわち、制御装置１００は、遅延時間を付与するように指定された計測値については、予め構成したバッファメモリに一旦蓄積する。さらに、制御装置１００は、予め取得された判定基準を参照して、収集した計測値（または、計測値の時間的変化）に基づいて、異常の有無を判定する（ステップＳ１１８）。そして、制御装置１００は、ステップＳ１１８の判定結果に応じた処理を実行する（ステップＳ１２０)。そして、制御装置１００は、ステップＳ１１４以下の処理を繰返す。

＜Ｉ．利点＞
本実施の形態に係る制御装置は、複数の計測値のうち任意の計測値に対して、当該計測値に応じた遅延時間を付与する遅延時間付与処理を実行する。このような遅延時間付与処理は、典型的には、システムプログラムによって管理されるバッファメモリを用いて更新される。このようなバッファメモリは、制御周期に同期してＦＩＦＯ動作が実施されてもよい。

このような遅延時間付与処理を用いることで、例えば、機構間または工程間に時間差（遅れ時間）を生じる複数の計測値に基づいて何らの判定を行う場合、先の機構または工程から取得される計測値をバッファメモリに一旦蓄積した上で、後の機構または工程から取得される計測値と比較することで、時間差を吸収して、リアルタイム検知を実現できる。

このような時間差を有する複数の計測値に基づいて何らかの判定を行う場合、二次記憶装置やメモリカードなどの記憶媒体に計測値の時間的変化を示す時系列データを一旦格納した上で、時間軸を合せるための処理を行う必要があった。二次記憶装置やメモリカードへのデータアクセスには時間を要するので、このような手法では、リアルタイム検知を実現することができなかった。

本実施の形態に係る制御装置１００は、上述したような遅延時間付与処理を採用することで、このような課題を解決できる。さらに、バッファメモリによる遅延時間付与処理を採用することで、データベースなどへのアクセスに要する時間に比較して、より短い時間で必要なデータを読み書きできるので、ユーザプログラムの作成やデータ解析が容易化する。また、バッファメモリのサイズ（段数）は、設定などで比較的容易に変更できるので、機構間または工程値に生じる遅延時間に柔軟に適合することができる。そのため、ワークの品種などが変更された場合であっても、その変更後のワークに応じた遅延時間の付与を容易に実現できる。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した説明ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１ 制御システム、２ フィールドバス、１０ フィールドデバイス群、１２ リモートＩ／Ｏ装置、１４ フィールドデバイス、２２ サーボドライバ、２４ サーボモータ、１００ 制御装置、１０１ ＣＰＵユニット、１０２，２０２ プロセッサ、１０４ チップセット、１０６，２０６ 主記憶装置、１０７，１２１，１２３，１２５ バッファメモリ、１０８，２０８ 二次記憶装置、１１０ 上位ネットワークコントローラ、１１２，２１２ ＵＳＢコントローラ、１１４ メモリカードインターフェイス、１１６ メモリカード、１２０ フィールドバスコントローラ、１２２ ローカルバスコントローラ、１２４ Ｉ／Ｏユニット、１５０ 入出力モジュール、１５２ 遅延部、１６０ 判定モジュール、１６２ 判定基準、１７０ 制御演算モジュール、１７２ 包装母材供給制御処理、１７４ 搬送制御処理、１７６ 切断制御処理、１７８ 判定結果依存処理、２００ サポート装置、２０４ ディスプレイ、２１０ 内部バス、２１４ 入力装置、２１６ ＯＳ、２１８ サポートプログラム、３００ 表示装置、４００ 包装機、４０２ 供給機構、４０４ 搬送機構、４０６ 切断機構、４０８ 供給ローラ、４１０ 包装母材、４１２ 包装材、４１４ ワーク、４１６ 切断ローラ、４１８ 個別パッケージ、４２２，４２４ 時間的変化、４２６ 座標空間、４２８ 正常範囲、４３０ 成形機、４３２ 回転機構、４３４ 加熱搬送出機構、４３６ 射出機構、４４０ 基板実装ライン、４４２ 印刷機、４４４ マウンタ、４４６ リフロー炉、４４８ 検査機。

Claims (6)

1. 制御対象を制御する制御装置であって、
   前記制御対象に関連する複数の計測値を取得する取得手段と、
   前記複数の計測値のうち、少なくとも１つの計測値に対して、予め定められた遅延時間を付与する遅延時間付与手段と、
   前記取得手段により取得された複数の計測値および前記遅延時間付与手段により遅延時間が付与された計測値のうち、共通のタイミングにおける予め定められた複数の計測値の組み合わせに基づいて、または、共通の期間内における予め定められた複数の計測値の時間的変化の組み合わせに基づいて、前記制御対象が予め定められた状態であるか否かを判定する判定手段とを備え、
   前記遅延時間付与手段は、前記遅延時間に応じた段数を有するバッファメモリを含み、前記バッファメモリは、前記制御対象から前記計測値を計測するフィールドデバイスから前記制御装置までのデータ伝送経路上に配置された入出力デバイスに設けられ、
   前記判定手段は、前記複数の計測値にそれぞれ対応付けられた複数の軸により規定される座標空間に規定される判定条件に基づいて、前記制御対象が予め定められた状態であるか否かを判定し、
   前記遅延時間は、前記制御対象の第１の機構または第１の工程に予め定められた特徴を有する外乱を与えた後、前記制御対象の第２の機構または第２の工程において当該外乱に対応する特徴が現れるまでに要する時間に基づいて決定される、制御装置。
2. 前記遅延時間は、前記複数の計測値が関連付けられる前記制御対象の機構または工程の違いに応じて定められる、請求項１に記載の制御装置。
3. 前記バッファメモリの段数は、前記遅延時間および対応する計測値が更新される周期に基づいて決定される、請求項１または２に記載の制御装置。
4. 制御対象を制御する制御装置で実行される制御プログラムであって、前記制御プログラムは、前記制御装置に
   前記制御対象に関連する複数の計測値を取得するステップと、
   前記複数の計測値のうち、少なくとも１つの計測値に対して、予め定められた遅延時間を付与するステップとを備え、前記遅延時間を付与するステップは、前記遅延時間に応じた段数を有するバッファメモリを用いて実行され、前記バッファメモリは、前記制御対象から前記計測値を計測するフィールドデバイスから前記制御装置までのデータ伝送経路上に配置された入出力デバイスに設けられ、
   前記取得するステップにおいて取得された複数の計測値および前記遅延時間を付与するステップにおいて遅延時間が付与された計測値のうち、共通のタイミングにおける予め定められた複数の計測値の組み合わせに基づいて、または、共通の期間内における予め定められた複数の計測値の時間的変化の組み合わせに基づいて、前記制御対象が予め定められた状態であるか否かを判定するステップとを実行させ、
   前記判定するステップは、前記複数の計測値にそれぞれ対応付けられた複数の軸により規定される座標空間に規定される判定条件に基づいて、前記制御対象が予め定められた状態であるか否かを判定するステップを含み、
   前記遅延時間は、前記制御対象の第１の機構または第１の工程に予め定められた特徴を有する外乱を与えた後、前記制御対象の第２の機構または第２の工程において当該外乱に対応する特徴が現れるまでに要する時間に基づいて決定される、制御プログラム。
5. 制御対象を制御する制御システムであって、
   制御装置と、
   前記制御対象から計測値を計測するフィールドデバイスとを備え、
   前記制御装置は、
   前記制御対象に関連する複数の計測値を取得する取得手段と、
   前記複数の計測値のうち、少なくとも１つの計測値に対して、予め定められた遅延時間を付与する遅延時間付与手段と、
   前記取得手段により取得された複数の計測値および前記遅延時間付与手段により遅延時間が付与された計測値のうち、共通のタイミングにおける予め定められた複数の計測値の組み合わせに基づいて、または、共通の期間内における予め定められた複数の計測値の時間的変化の組み合わせに基づいて、前記制御対象が予め定められた状態であるか否かを判定する判定手段とを備え、
   前記遅延時間付与手段は、前記遅延時間に応じた段数を有するバッファメモリを含み、前記バッファメモリは、前記制御対象から前記計測値を計測するフィールドデバイスから前記制御装置までのデータ伝送経路上に配置された入出力デバイスに設けられ、
   前記判定手段は、前記複数の計測値にそれぞれ対応付けられた複数の軸により規定される座標空間に規定される判定条件に基づいて、前記制御対象が予め定められた状態であるか否かを判定し、
   前記遅延時間は、前記制御対象の第１の機構または第１の工程に予め定められた特徴を有する外乱を与えた後、前記制御対象の第２の機構または第２の工程において当該外乱に対応する特徴が現れるまでに要する時間に基づいて決定される、制御システム。
6. 制御対象を制御する制御装置で実行される制御方法であって、
   前記制御対象に関連する複数の計測値を取得するステップと、
   前記複数の計測値のうち、少なくとも１つの計測値に対して、予め定められた遅延時間を付与するステップとを備え、前記遅延時間を付与するステップは、前記遅延時間に応じた段数を有するバッファメモリを用いて実行され、前記バッファメモリは、前記制御対象から前記計測値を計測するフィールドデバイスから前記制御装置までのデータ伝送経路上に配置された入出力デバイスに設けられ、
   前記取得するステップにおいて取得された複数の計測値および前記遅延時間を付与するステップにおいて遅延時間が付与された計測値のうち、共通のタイミングにおける予め定められた複数の計測値の組み合わせに基づいて、または、共通の期間内における予め定められた複数の計測値の時間的変化の組み合わせに基づいて、前記制御対象が予め定められた状態であるか否かを判定するステップとを備え、
   前記判定するステップは、前記複数の計測値にそれぞれ対応付けられた複数の軸により規定される座標空間に規定される判定条件に基づいて、前記制御対象が予め定められた状態であるか否かを判定するステップを含み、
   前記遅延時間は、前記制御対象の第１の機構または第１の工程に予め定められた特徴を有する外乱を与えた後、前記制御対象の第２の機構または第２の工程において当該外乱に対応する特徴が現れるまでに要する時間に基づいて決定される、制御方法。

Images