以下に、添付図面を参照して本発明の実施例について詳細に説明する。なお、以下に説明する実施例は、本発明の実現手段としての一例であり、本発明が適用される装置の構成や各種条件によって適宜修正または変更されるべきものであり、本発明は以下の実施例に限定されるものではない。
(実施形態の概要)
まず、本発明の実施形態に係る撮像素子および撮像装置、撮像信号処理方法の概要を説明してから、各実施例を詳細に説明する。
本発明は、画素部が複数の光電変換部を有する撮像素子と、該撮像素子を備える撮像装置に適用可能である。第1および第2の画素部は、画素信号の出力条件の設定が異なる第1の光電変換部および第2の光電変換部を有する。画素信号の出力条件とは、例えば画素のISO感度、露光時間、光学絞り、ゲインアンプの増幅度等の各条件や、複数の条件を組合せた条件であり、露出設定値については任意に変更可能である。撮像素子内または撮像装置の信号処理部は、以下に示す第1および第2の信号処理を行う。
第1の信号処理では、第1および第2の画素部がそれぞれ有する第1および第2の光電変換部から画素信号の出力条件を合わせた複数の信号が生成される。画素信号の出力条件を合わせる処理には、信号同士の加算や減算、乗算、平均値演算、加重加算演算等によって露出状態を揃える処理がある。以下の実施形態では、具体例として撮像光学系の焦点検出処理を説明する。第1の信号処理によって焦点検出用信号が生成され、焦点調節制御が可能となる。
第2の信号処理では、第1および第2の画素部がそれぞれ有する第1および第2の光電変換部のうち、画素信号の出力条件の設定が同じである光電変換部から複数の信号をそれぞれ取得して画像生成処理が行われる。以下の実施形態では、画像生成処理の具体例として画像信号のダイナミックレンジ拡大処理(HDR処理)を説明する。第2の信号処理によって、例えば、露出条件の異なる複数の信号を合成して広ダイナミックレンジな画像信号を生成することができる。
第1および第2の信号処理は、撮影された1つのフレーム画像の画素信号に基づいて並列に実行される。つまり、それぞれの処理が複数のフレームに跨って実行される場合に問題となる、動き量の大きい被写体の画像ブレの発生を防止し、または画像ブレを低減することができる。
また、撮像素子の制御モードについては、焦点検出演算のみを行う第1の制御モードと、焦点検出演算およびHDR処理を行う第2の制御モードがある。制御部は制御モードの切り替えによって、撮像部から取得される信号に対する信号処理の内容を変更する。例えば、第1の制御モードで位相差検出方式の焦点検出演算が行われる場合、画素部内の複数の光電変換部がそれぞれ出力する視差を有する画像(視差画像)から位相差が検出される。第1の光電変換部の出力からA像信号が取得され、第2の光電変換部の出力からB像信号が取得される場合、A像信号およびB像信号に対する相関演算が行われ、演算結果から焦点ずれ量が算出される。また第2の制御モードでは、1回の撮像動作で取得される画像、つまり1フレームの画像信号に対する位相差検出方式の演算およびHDR処理が実行される。なお、本発明の実施形態としては位相差検出方式に限定されない。シフト加算によるリフォーカス処理に基づく焦点検出処理やコントラスト検出処理、あるいは複数の検出方式を組合せた併用方式への適用が可能である。
画素部の構成に関して、第1の実施例では瞳分割方向である水平方向に2分割された光電変換部を例示し、第2の実施例では水平方向および垂直方向にそれぞれ2分割された光電変換部を例示して説明する。本発明の実施形態としては、さらに分割数を増やして6、9等とする実施例がある。また光電変換部の形状が矩形に限定されることはなく、六角形等の多角形に設計する実施例にも適用可能である。
(第1の実施例)
図1から図10を参照して、本発明の第1の実施例について説明する。第1の実施例では、2つの光電変換部を含む画素部を備えた撮像素子を用いて、1回の撮影でHDR処理と像面位相差方式の焦点検出を同時に可能にした撮像装置の動作について説明する。
図1は、本実施例に係る撮像装置の構成例を示す図である。本実施例の撮像装置は、デジタルスチルカメラやデジタルビデオカメラ等に適用可能である。撮像装置は、撮像光学系11、撮像素子12、信号処理部13、圧縮伸長部14、同期制御部15、操作部16、画像表示部17および画像記録部18を備える。
撮像光学系11は、被写体を結像させるためのレンズ、ズームや合焦を行うためのレンズ駆動機構、メカニカルシャッタ機構、絞り機構等を備える。各部を構成する可動部材は、同期制御部15からの制御信号に基づいて駆動される。撮像素子12は、XYアドレス方式のCMOSセンサであり、撮像光学系11を通過した光束を光電変換する。同期制御部15からの制御信号に応じて、撮像素子12の露光や信号読み出し、リセット等の撮像動作が実施される。撮像素子12のアナログデジタル変換回路(以下、「AD変換回路」という)は、撮像信号のアナログデジタル変換(AD変換)を行い、デジタル化された画像信号を信号処理部13に出力する。
信号処理部13は、同期制御部15の制御下で、撮像素子12から入力されるデジタル化された画像信号に対して各種の処理を実行する。各種の処理とは、撮像素子12に起因する画素の欠陥や信号のばらつき等を補正する補正処理、ホワイトバランス調整、色補正、ガンマ補正等の信号処理である。また、各種の処理とは、AF(Auto Focus)や、撮像素子12の露出制御のために各領域の明るさを検出し、適正な露出を算出するAE(自動露出)処理である。本実施例では、信号処理部13が像面位相差方式の焦点検出およびHDR処理を行う。像面位相差方式の焦点検出方法としては、画素内瞳分割機能を有する撮像素子を用いて複数の視差画像を取得し、相関演算により焦点検出信号を取得する方法がある。例えば、複数のマイクロレンズと、各マイクロレンズに対応する複数の光電変換部を備える撮像素子において、第1の光電変換部の出力信号と第2の光電変換部の出力信号との波形のずれ(位相差)が検出される。検出された位相差に基づいて、被写体までの距離やデフォーカス量が算出され、撮像光学系11が備える焦点調節用レンズの駆動量が決定される。つまり、焦点調節用レンズの駆動制御により、目的とする被写体に合焦させる焦点調節動作が実施される。すなわち、信号処理部13は、A像信号、B像信号を用いて、2像を相対的にシフトしながら相関演算を行い、相関演算結果から像ずれ量を検出し、デフォーカス量に換算する公知の位相差検出を行う。位相差検出により得られる位相差情報(デフォーカス量、フォーカス位置情報)は、記憶手段に記憶される。
また、HDR処理の方法としては、例えば、感度比を補償するゲイン値と明るさに応じた重み付け係数を用いて、露光時間の異なる複数の光電変換素子の信号を合成する方法がある。以下では、露光時間が相対的に長い光電変換素子を「長時間露光素子」といい、露光時間が相対的に短い光電変換素子を「短時間露光素子」という。別の方法としては、明るさに応じて、長時間露光素子の信号と短時間露光素子の信号のうち、一方を選択する方法がある。
圧縮伸長部14は、同期制御部15の制御下にて、信号処理部13が信号処理した画像信号に圧縮符号化処理を施す。また圧縮伸長部14は、同期制御部15から供給された静止画像の符号化データを伸長復号化処理する。圧縮伸長部14は、動画像の圧縮符号化および伸長復号化処理を実行してもよい。
同期制御部15は、例えば、CPU(Central Processing Unit)、ROM(Read Only Memory)、RAM(Random Access Memory)等から構成されるマイクロコントローラである。同期制御部15は、ROM等に記憶されたプログラムを実行することにより、撮像装置の各部を統括的に制御する。操作部16は、各種の操作部材やタッチパネル等の操作用デバイスを備える。各種の操作部材とは、例えばシャッタレリーズボタン等の操作キーやレバー、ダイヤル等である。操作部16は、ユーザによる入力操作に応じた制御指示信号を同期制御部15に出力する。
画像表示部17は、LCD(Liquid Crystal Display)等の表示デバイスや、これに対するインタフェース回路等を備える。画像表示部17は同期制御部15から供給された画像信号にしたがって表示用の画像信号を生成し、表示デバイスの画面に画像を表示させる。画像記録部18は、例えば、可搬型の半導体メモリ等からなる記録媒体を備える。画像記録部18は、圧縮伸長部14により圧縮符号化された画像データファイルを同期制御部15から取得して記録媒体に記録する処理を行う。また画像記録部18は同期制御部15からの制御信号に基づいて指定されたデータを記録媒体から読み出して同期制御部15に出力する。
次に、図1の撮像装置の基本的な動作について説明する。静止画像の撮像前には、撮像素子12の出力する画像信号が信号処理部13に順次供給される。信号処理部13は、撮像素子12からの画像信号に対して信号処理を施し、カメラスルー画像の信号として、同期制御部15を介して画像表示部17に出力する。これにより、ユーザは画像表示部17の画面に表示されたカメラスルー画像を見ながら画角合わせを行える。この状態で、ユーザが操作部16に含まれるシャッタレリーズボタンを押下すると、同期制御部15は操作信号を受け付け、撮像素子12からの1フレーム分の画像信号が信号処理部13に取り込まれる。
信号処理部13は、取り込んだ1フレーム分の画像信号に信号処理を施す。処理後の画像信号は同期制御部15を介して圧縮伸長部14に供給される。圧縮伸長部14は、入力された画像信号を圧縮符号化する。生成された符号化データは同期制御部15を介して画像記録部18に供給され、画像記録部18は撮像された静止画像のデータファイルを記録媒体に記録する。一方、画像記録部18に記録された静止画像のデータファイルを再生する場合に同期制御部15は、操作部16からの操作入力にしたがって、選択されたデータファイルを記録媒体から読み出す制御指示を画像記録部18に出力する。記録媒体から読み出されたデータに対し、圧縮伸長部14は伸長復号化処理を施す。復号化された画像信号は同期制御部15を介して画像表示部17に供給される。これにより、静止画像が再生表示される。
また、動画像を記録する場合に同期制御部15は、操作部16からの操作入力にしたがって、信号処理部13で順次処理された画像信号の圧縮符号化処理を圧縮伸長部14に指示する。圧縮伸長部14が圧縮符号化処理を施した動画像の符号化データは順次、画像記録部18に転送されて記録媒体への記録処理が行われる。また、動画像の再生を行う場合、同期制御部15は、操作部16からの操作入力にしたがって、動画像のデータファイルを記録媒体から読み出す指示を画像記録部18に出力する。記録媒体から読み出されたデータは圧縮伸長部14に供給され、伸長復号化処理が施された後、画像表示部17に供給されて動画像が再生表示される。
図2は、本実施例に係る撮像素子12の構成を示すブロック図である。撮像素子12としてCMOSセンサを例示する。複数の画素部200からなる画素アレイ部201には、P11〜P86で示すように各画素部200が、水平方向および垂直方向にマトリクス状に配列されている。図2では、上下方向を行方向とし、左右方向を列方向と定義する。n行目(n=1〜8)の画素部200をPn1〜Pn6で表している。また、画素部200にはそれぞれ、奇数行がR(赤)フィルタとG(緑)フィルタの繰り返しであって、偶数行がG(緑)フィルタとB(青)フィルタの繰り返しである2×2配列の色フィルタが配置されているものとする。図2では便宜上、画素配列として6×8配列(8行6列)を例示して説明する。
複数の画素部200に対して、垂直走査部202、第1列信号処理部203aおよび第2列信号処理部203bが電気的に接続される。垂直走査部202は、配列された画素部200を1行ずつ選択し、選択した行のリセット動作や読み出し動作の駆動制御を行う。複数の画素制御線221は画素行ごとに共通に接続され、垂直走査部202による行単位の駆動制御信号を伝達する。複数の垂直信号線231は画素列ごとに共通に接続され、画素制御線221により選択された行の画素信号が、それぞれ対応する垂直信号線231に読み出される。複数の第1列信号処理部203aおよび第2列信号処理部203bは、それぞれ対応する垂直信号線231ごとに設けられている。第1列信号処理部203aおよび第2列信号処理部203bは垂直信号線231を通して送られてくる行単位の画素の信号それぞれに対して、後述する列信号処理を実施する。
第1水平走査部204aは複数の第1列信号処理部203aと接続される。第1水平走査部204aは、複数の第1列選択線241aをそれぞれ介して、対応する第1列信号処理部203aを列ごとに選択する。第1水平走査部204aは、選択した第1列信号処理部203aに応じてそれぞれが記憶しているデジタル化された画素信号に対し、第1出力線251aを介して第1出力部205aに転送する制御を行う。第2水平走査部204bは複数の第2列信号処理部203bと接続される。第2水平走査部204bは、複数の第2列選択線241bをそれぞれ介して、対応する第2列信号処理部203bを列ごとに選択する。第2水平走査部204bは、選択した第2列信号処理部203bに応じてそれぞれが記憶しているデジタル化された画素信号に対し、第2出力線251bを介して第2出力部205bに転送する制御を行う。第1出力線251aと電気的に接続された第1出力部205a、および第2出力線251bと電気的に接続された第2出力部205bはそれぞれ、デジタル化された行単位の画素信号を信号処理部13へ出力する。
タイミング制御部206は、同期制御部15からの制御信号に基づいて、撮像素子12の各部の動作に必要な各種のクロック信号や制御信号等を出力する。タイミング制御部206の制御線261、271a、271b、281a、281bは、垂直走査部202、第1列信号処理部203a、第2列信号処理部203b、第1水平走査部204a、第2水平走査部204bにそれぞれ接続されている。これらの制御線は、対応する各部に対してタイミング制御部206からクロック信号や制御信号等を送る制御線である。
図3を参照して、光電変換部の構成を説明する。図3は撮像素子12の画素部200の回路構成例を示す。点線枠で囲んで示す画素部200は、画素アレイ部201を構成する画素部の1つを代表して示している。画素部200は、画素制御線221および垂直信号線231により他の回路と接続される。
垂直信号線231は、負荷回路、第1列信号処理部203aおよび第2列信号処理部203bに接続されると共に、垂直1列の列画素に共通して接続され、画素の信号を出力する。画素制御線221は、垂直走査部202に接続されると共に、水平1行の画素に共通して接続され、水平1行の画素を同時に制御することで、リセットや信号読み出しが可能になっている。画素制御線221は、リセット制御線pR、転送制御線pTa、pTb、垂直選択線pSELを含む。
光電変換素子D1a、D1bは露光素子とも表現され、光を電荷に変換して蓄積するフォトダイオードである。各素子はPN接合のP側が接地され、N側がそれぞれ転送トランジスタT1a、T1bのソースに接続されている。転送トランジスタT1a、T1bは転送スイッチ素子であり、ゲートがそれぞれ転送制御線pTa、pTbに接続され、ドレインがFD容量Cfdに接続される。転送トランジスタT1a、T1bは、光電変換素子D1a、D1bからFD容量Cfdへの電荷の転送を制御する際に使用される。FD容量Cfdは、その一端部が接地され、光電変換素子D1a、D1bから転送された電荷を電圧に変換する際に電荷を蓄積する。以下、転送トランジスタT1a、T1bの各ドレインとFD容量Cfdとの接続点をFDノード301と呼ぶことにする。
リセットトランジスタT2はリセットスイッチ素子であり、そのゲートがリセット制御線pRに接続され、ドレインが電源電圧Vddの端子に接続される。リセットトランジスタT2は、そのソースがFD容量Cfdに接続され、FDノード301の電位を電源電圧Vddにリセットする。
駆動トランジスタTdrvは増幅部を構成する。画素内アンプを構成する駆動トランジスタTdrvは、ゲートがFD容量Cfdに接続され、ドレインが電源電圧Vddの端子に接続され、ソースが選択トランジスタT3のドレインに接続される。駆動トランジスタTdrvはFD容量Cfdの電圧に応じた電圧を出力する。選択トランジスタT3は選択スイッチ素子であり、ゲートが垂直選択線pSELに接続され、ソースが垂直信号線231に接続される。選択トランジスタT3は、駆動トランジスタTdrvの出力を画素部200の出力信号として、垂直信号線231に出力する。負荷トランジスタTlodは、垂直信号線231ごとに設けられている負荷回路を構成する。負荷トランジスタTlodはソースとゲートが接地され、ドレインが垂直信号線231に接続されている。そして、垂直信号線231で接続している列の画素部200の駆動トランジスタTdrvとともに画素内アンプとなるソースフォロア回路が構成されている。通常、画素部200の信号を出力するときには、負荷トランジスタTlodがゲート接地の定電流源として動作する。
本実施例では、駆動トランジスタTdrvおよび負荷トランジスタTlod以外のトランジスタはスイッチ素子として動作する。つまり各トランジスタは、ゲートに接続されている制御線の信号レベルがHighの時に導通し(ON)、Lowの時に遮断する(OFF)ものとする。ここで、光電変換素子D1aの露光制御について説明する。撮像素子12に被写体光が入射している状態とする。
まず、露光開始のタイミングで、リセットトランジスタT2はオンし、FD容量CfdのFDノード301側をリセットする。同時に、転送トランジスタT1aがオンして、光電変換素子D1aの電荷をリセットする。そして、転送トランジスタT1a、リセットトランジスタT2の順番にオフすることで、光電変換素子D1aの露光が開始される。
次に、所定の露光時間の経過後に、リセットトランジスタT2がオンし、FD容量CfdのFDノード301側をリセットし、リセットトランジスタT2がオフする。その後、転送トランジスタT1aがオンして、露光によって光電変換素子D1aで光電変換された信号電荷をFDノード301に転送する。そして、転送トランジスタT1aがオフする。ここまでで、光電変換素子D1aの露光が終了する。この時、FD容量CfdのFDノード301には、信号電荷に対応する信号電圧が発生する。そして、選択トランジスタT3がオンすることで、駆動トランジスタTdrvと負荷トランジスタTlodからなるソースフォロア回路が形成される。FDノード301の信号電圧に対応する信号は、光電変換素子D1aの信号として、垂直信号線231に出力される。垂直信号線231に出力された光電変換素子D1aの信号は、第1列信号処理部203aに入力され、後述する列信号処理が実施される。同様に、光電変換素子D1bの露光についても制御されるが、転送トランジスタT1aおよびT1bは、異なる転送制御線pTaおよびpTbにより制御される。つまり、露光開始のリセットタイミングおよび露光終了の転送タイミングを別々に設定可能となっている。これにより、通常の撮影として複数の光電変換素子に対する露光時間を同一にする設定することと、HDRを実施するために光電変換素子ごとに異なる露光時間に設定することが可能である。垂直信号線231に出力された光電変換素子D1bの出力信号は、第2列信号処理部203bに入力され、後述する列信号処理が実施される。
本実施例においては、1画素あたり2つの光電変換素子の信号に対してそれぞれ読み出しが可能であり、読み出し時間差を利用した共通の垂直信号線と異なる列信号処理部を用いて同時並列的に信号出力が可能となる。よって、撮像装置における高速な読み出し動作を実現できる。
図4は、本実施例に係る撮像素子12の画素部200の概略構成を示す図である。図4(A)は、画素部200を2行2列に配列した平面図である。図4(B)は、図4(A)のx−x’線に沿う断面図である。素子部401a、401bはそれぞれ、光電変換素子D1a、D1bのPN接合のN側に対応し、基板がP側に対応する。回路部402は、画素部200内での光電変換素子以外の回路部分を示す。なお、画素制御線221および垂直信号線231については、図示を省略する。
図4(A)に円形枠で示すマイクロレンズ403は画素ごとに設けられている。本実施例の場合、マイクロレンズ403は、光電変換素子D1a、D1bの両方を均等に覆うように図4の下方にずれて配置されている。図4(B)の色フィルタ404は画素ごとに設けられ、光電変換素子D1a、D1bの両方を均等に覆っている。画素ごとにR(赤)、G(緑)、B(青)の各色フィルタが配置されている。
本実施例では、1つのマイクロレンズ403を、光電変換素子D1aおよびD1bが共有する構成であるので、光電変換素子D1aから得られる第1の像信号と、光電変換素子D1bから得られる第2の像信号に基づいて、位相差による焦点検出が可能である。また、1つの色フィルタ404を2つの光電変換素子D1aおよびD1bが共有する構成であるので、異なる露光状態の光電変換素子から得られる複数の画像信号に基づくHDR処理が可能である。
図5は、撮像素子12の列信号処理部203の回路構成例を示す図である。本実施例において、第1列信号処理部203aおよび第2列信号処理部203bは、同じ回路構成と動作となっている。よって、両者を区別せずに列信号処理部203として説明する。水平走査部204、出力部205、列選択線241、出力線251、制御線271、281についても同様の表現で記載する。
図5に示す列信号処理部203は、サンプルホールド(以下、「S/H」と略記する)回路511、比較器521、カウンタ回路531、ラッチ回路541、およびメモリ回路551を備える。S/H回路511は信号選択制御線pS1に接続され、信号選択制御線pS1を介したタイミング制御部206からの制御により、垂直信号線231から受け取った画素信号を保持して出力する。比較器521は、その一方の入力端子がS/H回路511の出力端子に接続され、他方の入力端子がランプ(ramp)波信号線Vrmp1に接続される。比較器521は、2つの入力信号の比較結果を出力する。例えば比較器521は、2つの入力信号の大小関係が逆転した時に、HighからLowに出力信号が変化することで、比較結果を出力する。なお、ランプ波信号線Vrmp1からの入力信号は、タイミング制御部206が出力するランプ波形の信号、つまり基準電圧から徐々に変化する三角波の波形信号である。ランプ波形の信号振幅は、比較器521に入力される画素信号の飽和振幅に対して十分な余裕をもつ。時間経過に伴って徐々に変化するランプ波の信号レベルが、画素信号(S/H回路511の出力)のレベルと交差した時点で、比較器521が比較結果を出力する。
カウンタ回路531は、カウンタ制御線pCNT1に接続され、カウンタ制御線pCNT1から供給されるクロック信号に基づいてカウント動作を行う。カウンタ回路531は、ランプ波の開始に合わせてカウント動作を開始し、比較器521からの比較結果の信号を受けて、その時のカウント値をラッチ回路541へ出力する。このカウント値は、垂直信号線231を介して受け取った画素信号をデジタル化した信号となる。
ラッチ回路541は、ラッチ制御線pLTC1に接続され、カウンタ回路531が出力するカウント値を一時的に保持する。ラッチ回路541はラッチ制御線pLTC1を介した制御により、保持しているカウント値をメモリ回路551へ出力する。メモリ回路551は、メモリ制御線pMEM1に接続され、メモリ制御線pMEM1を介した制御によりラッチ回路541が出力するカウント値を画素のデジタル信号として記憶する。また、メモリ回路551は、対応するメモリ選択線pH1(符号241参照)を介した制御により、記憶している画素のデジタル信号を、デジタル出力線DSig1(符号251参照)に出力する。
このように、図5に示す列信号処理部203では、比較器521、カウンタ回路531、ラッチ回路541、およびランプ波信号線Vrmp1を用いてAD変換回路が構成されている。タイミング制御部206からの制御線271は、信号選択制御線pS1、ランプ波信号線Vrmp1、カウンタ制御線pCNT1、ラッチ制御線pLTC1、およびメモリ制御線pMEM1を含む。水平走査部204からの列選択線241は、メモリ選択線pH1に相当し、出力部205に接続される出力線251は、デジタル出力線DSig1に相当する。
次に、各画素における光電変換素子D1a,D1bから読み出した信号に対する列信号処理について説明する。垂直信号線231に出力された光電変換素子D1aの信号は、第1列信号処理部203aに入力され、第1列信号処理部203aの信号選択制御線pS1の制御により、第1列信号処理部203aのS/H回路511に保持される。S/H回路511の出力信号は、第1列信号処理部203aのAD変換回路によりデジタル信号に変換され、第1列信号処理部203aのメモリ回路551に記憶される。
光電変換素子D1aの信号がS/H回路511に保持されることで、垂直信号線231が開放されるので、続けて、光電変換素子D1bの信号を垂直信号線231に出力可能となる。垂直信号線231に出力された光電変換素子D1bの信号は、第2列信号処理部203bに入力され、第2列信号処理部203bの信号選択制御線pS1の制御により、第2列信号処理部203bのS/H回路511に保持される。S/H回路511の出力信号は、第2列信号処理部203bのAD変換回路によりデジタル信号に変換され、第2列信号処理部203bのメモリ回路551に記憶される。
各メモリ回路に記憶された光電変換素子のデジタル信号は、第1列信号処理部に対するメモリ選択線pH1、および、第2列信号処理部に対するメモリ選択線pH1により対応するメモリ回路からそれぞれ読み出される。読み出された信号は光電変換素子のデジタル信号として、それぞれ対応するデジタル出力線DSig1に出力される。
本実施例においては、各画素部における2つの光電変換素子の信号に関し、読み出し時間差を利用した共通の垂直信号線と2種類の列信号処理部を用いて同時並列的に出力可能である。よって、撮像装置における高速な読み出し動作を実現できる。すなわち、2つの光電変換素子の信号を順番に1行ずつ読み出す動作に比べて、本実施例では読み出し速度が2倍になる。
図6は、本実施例に係る画素部の露光状態を示す図である。図6の左右方向を列方向とし、上下方向を行方向と定義する。図6は、第k行〜第k+4行までの範囲で、かつ、第1列〜第4列までの範囲に亘って各部の露光状態を表している。R、G、Bは対応する色フィルタの相違を表す。R、Gr、B、Gbはそれぞれ、赤の色フィルタ、赤フィルタ行の緑の色フィルタ、青の色フィルタ、青フィルタ行の緑の色フィルタの画素部であることを示す。以下では、第k行第m列の画素部の露出状態を、「Sk,m(P,Q)」と表記する。Pは光電変換素子D1aの露光状態を表し、Qは光電変換素子D1bの露光状態を表す。例えば、k行1列目の画素部については、光電変換素子D1aの露光状態を1Rと表記し、光電変換素子D1bの露光状態を2Rと表記する。つまり、k行1列目の画素部の露光状態はSk,1(1R,2R)と表現される。k行2列目の画素部については、光電変換素子D1aの露光状態を1Grと表記し、光電変換素子D1bの露光状態を2Grと表記する。つまり、k行2列目の画素部の露光状態はSk,2(1Gr,2Gr)と表記される。同様にして、k+1行では、Sk+1,1(1Gb,2Gb)と、Sk+1,2(1B,2B)と表記される。
k+2行1列目の画素部は、k行1列目と露光状態の位相関係が異なり、k行1列目の画素部に対して反転した関係である。つまり、Sk+2,1(2R,1R)と表記される。k+2行2列目の画素部は、k行2列目と露光状態の位相関係が異なり、k行2列目の画素部に対して反転した関係である。つまり、Sk+2,2(2Gr,1Gr)と表記される。k+3行1列目の画素部は、k+1行1列目と露光状態の位相関係が異なり、k+1行1列目の画素部に対して反転した関係である。つまり、Sk+3,1(2Gb,1Gb)と表記される。k+3行2列目の画素部は、k+1行2列目と露光状態の位相関係が異なり、k+1行2列目の画素部に対して反転した関係である。つまり、Sk+3,2(2B,1B)と表記される。
各行にて3列目、4列目の画素部はそれぞれ、1列目、2列目の画素部と同じであり、同一行にて以降、同じ画素パターンが周期的に繰り返される。さらに、k+4行目の画素部については光電変換部が、k行目の画素部の光電変換部の露光状態と同じとなっているものとする。第k行から第k+3行において、第k+2行および第k+3行での露光状態は、第k行および第k+1行での露光状態に対して位相をそれぞれ反転させた関係となっている。そして、k+4行目以降は、第k行から第k+3行までの画素パターンが周期的に繰り返されるものとする。
図6では、各色フィルタに対応するR、Gr、B、Gbの前にそれぞれ「1」を付すことで、相対的に短時間の露光状態を表している。すなわち、1R、1Gr、1B、1Gbは、HDR処理のために、対応する光電変換部の露光時間を短く設定した信号であることを表す。また、各色フィルタに対応するR、Gr、B、Gbの前にそれぞれ「2」を付すことで、相対的に長時間の露光状態を表している。すなわち、2R、2Gr、2B、2Gbは、対応する光電変換部の露光時間を長く設定した信号であることを表す。以下では説明の便宜上、例えば1Rと2Rの露光時間の比(露光比)を、数字の示すとおりに「1:2」であるとして説明する。また、1Rと2Rなどの記号は露光状態を表すとともに、それらに対応する出力信号を表すものとする。例えば、信号1Rは、画素部内で露光状態が1Rに設定される光電変換素子の出力信号を表しており、1単位の露光設定値で赤色フィルタに対応する信号である。
以上の画素配列に設定される撮像素子12において、k行目の各画素部の光電変換素子D1aから信号を読み出し、その後、k行目の各画素部の光電変換素子D1bから信号を読み出す処理が行われる。読み出された信号はそれぞれ第1列信号処理部203a、第2列信号処理部203bを経て信号処理部13へ出力される。このときの光電変換素子の読み出しと、その後の列信号処理については、図3で説明した光電変換素子の露光制御、および、図5で説明した同時並列的な列信号処理として実施される。続いて、k+1行、k+2行、k+3行、k+4行の順番で同様に信号の読み出しと、その後の列信号処理が同様に実行される。各行の画素部にて光電変換素子D1aの読み出しと、その後の光電変換素子D1bの読み出しが行われ、読み出された信号はそれぞれ第1列信号処理部203a、第2列信号処理部203bを経て信号処理部13へ出力される。
露光制御では、露光状態が1R、1Gr、1B、1Gbの光電変換素子に対して、1単位時間、つまり1R、1Gr、1B、1Gbに対応する露光時間前に各画素部の光電変換素子のリセット動作が行われ、露光を開始する。また、露光状態が2R、2Gr、2B、2Gbの光電変換素子に対しては、2単位時間、つまり2R、2Gr、2B、2Gbに対応する露光時間前に各画素部の光電変換素子のリセット動作が行われ、露光を開始する。
本実施形態では、光電変換素子D1aの読み出し後に光電変換素子D1bの読み出しが行われる場合を説明したが、このような方法に限定されない。例えば、k+2行目およびk+3行目では、光電変換素子D1bから信号を先に読み出し、その後に光電変換素子D1aから信号を読み出してもよい。この場合、いずれの行でも画素部における露光状態が1R、1Gr、1B、1Gbとなる光電変換素子D1bの信号が先に読み出され、その後で露光状態が2R、2Gr、2B、2Gbとなる光電変換素子D1aの信号が読み出される。これにより、第k行〜第k+3行において、長時間露光である2R、2Gr、2B、2Gbに対応する期間内に、短時間露光である1R、1Gr、1B、1Gbに対応する期間が設定されるので、露光重心が大きく外れることを回避できる。また、各行の読み出しの順番を変更することも可能である。具体的には、露光制御と読み出しを、k行、k+2行、k+1行、k+3行目の順番で実施することで、後述する信号処理に対して、同色行の露光時間のずれを低減させることができる。
図7を参照して、本実施例に係る信号処理動作を説明する。図7は、図6の一部である第k行の1列目および3列目、第k+2行の1列目および3列目のみを取り出して示す図である。各画素部の光電変換素子の対応関係、および露光状態の表記については、図6と同じである。図7では、R(赤)フィルタの信号を用いる場合の信号処理動作を例示しているが、Gr、Gbの緑色フィルタとBの青色フィルタの各信号処理動作についても同様であるので、それらの説明を省略する。
図7(A)を参照して、Rフィルタの信号を用いた像面位相差方式の焦点検出処理について説明する。図7では、各光電変換素子から読み出された信号のうち、信号処理動作に使用される信号を点線枠で囲んで示している。両向きの矢印は、対応する1Rまたは2Rの信号が信号処理部13にて、適宜加算される信号であることを示している。
HDR処理では、感度の異なる光電変換素子の信号を用いるのに対して、像面位相差方式の焦点検出では、同じ感度である2つの光電変換素子の信号を必要とする。例えば、k行1列目の画素信号においては、露光状態がSk,1(1R,2R)である。この場合、左右の露光比が1:2となっているので、HDR処理は可能であるが、像面位相差方式の焦点検出は困難である。そこで、本実施例において、k行1列目の画素信号に加えて、k+2行1列目の画素信号である光電変換素子D1aの2Rおよび光電変換素子D1bの1Rを同時に使用して、加算処理が行われる。
例えばk行1列目とk+2行1列目の各画素部において、露光状態がそれぞれSk,1(1R,2R)とSk+2,1(2R,1R)であることに着目する。光電変換素子D1aの信号同士を加算すると、(1R+2R)=3Rとなる。また光電変換素子D1bの信号同士を加算すると、(2R+1R)=3Rとなる。したがって、加算結果として、見かけ上の感度が同一の信号になる。k行3列目とk+2行3列目でも同様に信号同士の加算処理が行われる。このように、k行目の画素部とk+2行目の画素部において同じ位置の光電変換素子の信号同士をそれぞれ加算することで、視差を有する複数の画像を取得できる。例えば、光電変換素子D1aから得られるA像の信号と、光電変換素子D1bから得られるB像の信号に基づいて相関演算を行い、位相差方式の焦点検出が行われる。
次に、図7(B)を参照して、Rフィルタの信号を用いたHDR処理について説明する。図7(B)では、k行1列目の画素部とk+2行1列目の画素部において、異なる位置の光電変換素子の信号の加算処理が行われる。異なる位置とは行方向にて、斜向かい同士の関係となる位置である。露光状態Sk,1(1R,2R)とSk+2,1(2R,1R)で示すように、k行目とk+2行目とでは、露光状態の位相関係が反転しているので、同じ露光状態である光電変換素子の信号同士が加算されることになる。具体的には、k行1列目の画素部の光電変換素子D1aの信号と、k+2行1列目の画素部の光電変換素子D1bの信号を加算すると、短時間露光の信号(1R+1R)=2Rとなる。また、k行1列目の画素部の光電変換素子D1bの信号と、k+2行1列目の画素部の光電変換素子D1aの信号を加算すると、長時間露光の信号(2R+2R)=4Rとなる。よって、露光量の比として1:2の信号が取得される。k行3列目とk+2行3列目でも同様に、異なる位置で信号同士の加算処理が行われる。このように、k行目の画素部とk+2行目の画素部の異なる位置の光電変換素子の信号同士を加算することで、露光量の比が1:2の信号を用いたHDR処理が行われる。図7(B)に示す矢印を見ればわかるように、加算する信号の重心が一致するため、HDR処理された画像の品位が向上するという効果を奏する。信号の重心とは、露光比に対応する重み値によって加重平均処理で算出される位置(内分点の位置)に相当する。具体的には、図7(B)にて仮にk行1列目の1Rと、k+2行1列目の2Rとの信号加算処理を想定する。この場合、1Rの信号と、2Rの信号は露光比が1:2であるので、信号の重心は2R側にずれた位置となる。これに対して、k行目の画素部とk+2行目の画素部の異なる位置の光電変換素子の信号同士を加算する場合、1Rの信号と1Rの信号とが加算され、また2Rの信号と2Rの信号とが加算される。いずれも露光量の比は1:1であり、それぞれ信号の重心が一致する。よって、垂直方向の位置ずれがないので精度が高い。
[変形例]
次に本実施例に係る各変形例を詳細に説明する。本実施例においては、垂直方向(行方向)に2行離れた同色の画素を用いて像面位相差方式の焦点検出およびHDR処理を実施する例を説明した。同色の画素同士であれば、さらに離れた画素を用いてもよい。例えば、k行目とk+4行目であれば、同色の画素部同士で加算が可能となる。また、垂直方向の偶数行の同色画素であれば、さらに多くの信号を加算することができる。ただし、像面位相差方式の焦点検出用信号については、垂直方向に同じ位置の光電変換素子の信号同士を加算する必要がある。またHDR処理用信号については、同じ露光状態の光電変換素子の信号同士を加算する必要がある。例えば、k行目とk+2行目とk+4行目の各画素部を選択して、同色での加算が可能となる。
本実施例においては、光電変換素子D1aと光電変換素子D1bとの露光比を1:2とした例を説明したが、さらに露光比を1:2より大きくとることで、より効果的なHDR処理画像を生成できる。HDR処理用信号は、同色画素同士の信号を加算する必要があるが、像面位相差方式の焦点検出用信号については他色画素の信号の加算でもよい。そこで、加算する他方の行については、同じ位置の光電変換素子の信号であれば、HDR処理とは異なる行を選択してもよい。例えば、以下の形態がある。
・k行目とk+2行目の各画素部を用いてHDR処理を実施し、k行目とは他色画素となるk+1行目の画素部を用いて焦点検出を実施する形態。
・k行目とk+2行目の各画素部を用いてHDR処理を実施し、k+4行目と不図示のk+6行目の各画素部を用いて焦点検出を実施する形態。
・k行目とk+2行目の各画素部を用いてHDR処理を実施し、他色画素となるk+1行目と他色画素となるk+3行目の各画素部を用いて焦点検出を実施する形態。
ところで、図7(B)のHDR処理の説明では上下の画素部(同列の画素部)を用いた信号加算が実行される。これは、撮像画像内で焦点が合った領域に対して最適なHDR処理である。本実施例で用いられる像面位相差方式の焦点検出方法は、光電変換素子D1aから得られる撮影画像と、光電変換素子D1bから得られる撮影画像との信号の位相差に基づく方法である。このため、焦点がずれた状態では、上下の画素部の光電変換素子D1aから得られる信号と、光電変換素子D1bから得られる信号とでは位相差に相当する画像の差が発生している。換言すれば、画像の差からシフト演算および相関演算を行って位相差に対応するデフォーカス量を検出することができる。
そこで、図7(A)を用いた像面位相差方式の焦点検出結果を用いて、位相ずれ補正を行うことができる。すなわち、HDR処理を行う際に用いる光電変換素子D1aと光電変換素子D1bの組合せを焦点検出結果から決定し、位相ずれ補正を実施することで、画像としての位相差の影響を避けることができる。この位相ずれ補正は、焦点検出結果を用いるため、信号処理部13が実施する。具体例として、焦点検出結果により、1列目の位置での位相のずれが2画素であった場合を説明する。位相差を画素数に換算して2とするとき、各画素部の露光状態の組合せは以下の通りである。括弧内のφは該当位置での信号を使用しないことを意味する。
・Sk,1(1R,φ)およびSk+2,3(φ,1R)
・Sk,3(φ,2R)およびSk+2,1(2R,φ)
k行1列目の光電変換素子D1aの信号1Rと、k+2行3列目の光電変換素子D1bの信号1Rを加算すると、短時間露光の信号2Rとなる。同様に、k行3列目の光電変換素子D1bの信号2Rと、k+2行1列目の光電変換素子D1aの信号2Rを加算すると、長時間露光の信号4Rとなる。各加算信号を用いて露光量の比が1:2のHDR処理が実行される。
また、焦点検出結果による位相のずれが1画素であった場合、各画素部の露光状態の組合せは以下の通りである。
・Sk,1(1R,φ)およびSk+2,1(φ,1R)およびSk+2,3(φ,1R)
・Sk,1(φ,2R)およびSk,3(φ,2R)およびSk+2,1(2R,φ)
k行1列目の光電変換素子D1aの信号1Rに対し、k+2行1列目およびk+2行3列目の各光電変換素子D1bの信号の平均値1Rを加算すると、短時間露光の信号2Rとなる。同様に、k行1列目およびk行3列目の各光電変換素子D1bの信号の平均値2Rと、k+2行1列目の光電変換素子D1aの信号2Rを加算すると、長時間露光の信号4Rとなる。各加算信号を用いて露光量の比が1:2のHDR処理が実行される。焦点検出結果に応じて、HDR処理に使用する異なる露出設定の光電変換素子を決定することで、位相差の影響を低減させたHDR処理を実行できる。
次に、図8を参照して本実施例の信号処理動作に係る変形例について説明する。図8では、図7で使用した表記にしたがって説明する。図8(A)については、図7(A)で説明したRフィルタの信号を用いた像面位相差方式の焦点検出方法と同様であるので、説明は省略する。
図8(B)は、k行目のみを用いたRフィルタの信号のHDR処理について説明する図である。Sk,1(1R,2R)とSk,3(1R,2R)に着目する。k行1列目の画素部内で、光電変換素子D1aの信号1Rと光電変換素子D1bの信号2Rを用いて露光量の比が1:2となるHDR処理を実施可能である。同様に、k行3列目の画素部内で、光電変換素子D1aの信号1Rと光電変換素子D1bの信号2Rを用いて露光量の比が1:2となるHDR処理を実施可能である。
図8(C)では、Sk+2,1(2R,1R)とSk+2,3(2R,1R)に着目する。k+2行1列目の画素部内で、光電変換素子D1bの信号1Rと光電変換素子D1aの信号2Rを用いて露光量の比が1:2となるHDR処理を実施可能である。同様に、k+2行3列目の画素部内で、光電変換素子D1bの信号1Rと光電変換素子D1aの信号2Rを用いて露光量の比が1:2となるHDR処理を実施可能である。つまり、k+2行目のみを用いたRフィルタの信号のHDR処理を実行できる。
ここで、図7(B)のHDR処理と比較して、図8の処理の利点を説明する。図7(A)においては、k行目の画素部とk+2行目の画素部との間で、互いに異なる位置で光電変換素子の信号同士が加算される。このため行数が半減してしまうが、本変形例にて図8(B)および図8(C)で説明した処理を同時に実施することで、すべての行を用いた垂直解像度の高いHDR処理が可能となる。
さらに、図8(B)および図8(C)にて、k行1列目の光電変換素子D1bの信号2Rと、k+2行1列目の光電変換素子D1aの信号2Rを加算すると、(2R+2R)=4Rとなる。k行1列目の光電変換素子D1aの信号1R、あるいはk+2行1列目の光電変換素子D1bの信号1Rに対して、それぞれ露光量の比が1:4となるHDR処理を実施可能となる。
次に図9を参照して、信号処理動作の他の変形例について説明する。なお、図9において、図7と同じ表記法を用いて説明する。図9(A)については、図7(B)で説明したRフィルタの信号を用いたHDR処理と同様の動作であるので、その説明は省略する。図9(B)において、Sk,1(1R,φ)とSk+2,1(φ,1R)に着目する。同じ露光設定条件であるk行1列目の光電変換素子D1aの信号1Rと、k+2行1列目の光電変換素子D1bの信号1Rを用いて、像面位相差方式の焦点検出が実施可能である。また、図9(C)において、Sk,1(φ,2R)とSk+2,1(2R,φ)に着目する。同じ露光設定条件であるk行1列目の光電変換素子D1bの信号2Rと、k+2行1列目の光電変換素子D1aの信号2Rを用いて、像面位相差方式の焦点検出が実施可能である。
図7(A)で説明した像面位相差方式の焦点検出処理と比較して、図9の処理の利点を説明する。図7(A)では、k行目の画素部とk+2行目の画素部との間で同じ位置の光電変換素子の信号同士を加算して、同じ露光量となる信号が生成されるが、どちらか最適な露光量の光電変換素子の信号を用いた方がよい場合もある。つまり、被写体の露光量や画像の明るさ等の各種条件に応じて、図9(B)または図9(C)に示す検出方法を選択することによって、より自由度の高い焦点検出を実現できる。本変形例では、例えば、被写体の露光量に応じて計算されたAE情報に基づいて、図9(B)および図9(C)にそれぞれ示す各検出方法の一方が選択され、像面位相差方式の焦点検出が実施される。あるいは、図9(B)および図9(C)にそれぞれ示す検出方法を用いて計算した焦点検出結果が、被写体位置のAE情報に基づいて選択される。または2つの焦点検出結果に対して所定の割合で重み付け加算(加重加算演算)を行ってもよい。
次に図10を参照し、信号処理動作に関するさらに他の変形例について説明する。なお、図10では、図6で説明した表記法で説明する。k行目およびk+2行目については、図6と同じ露光状態を表しているので説明を省略し、第m行および第m+2行を説明する。m行目およびm+2行目の画素部は、画素アレイ部201のk行目およびk+2行目とはそれぞれ異なる行の画素部である。m行目にてSm,1(2R,1R)、Sm,2(2Gr,1Gr)とする。m+2行にてSm+2,1(1R,2R)、Sm+2,2(1Gr,2Gr)とする。すなわち、m行目およびm+2行目の露光状態は、それぞれk行目およびk+2行目の露光状態に対して位相関係が反転している。垂直方向において、k行目とk+2行目およびm行目とm+2行目の関係を保った状態で画素パターンが繰り返されるものとする。
本変形例では、まずk行目およびk+2行目の画素に対して、本実施例の図7で説明したHDR処理および像面位相差方式の焦点検出処理が同時に実施される。次に、m行目の画素部とm+2行目の画素部との間で同じ位置の光電変換素子の信号同士が加算される。露光量を揃えて該当の光電変換素子D1aとD1bから得られる信号から、位相差検出方式の焦点検出処理が行われる。このとき、図7(A)の場合と同様、異なる行同士の光電変換素子D1aから得られる加算信号と、異なる行同士の光電変換素子D1bから得られる加算信号は、見かけ上感度が同一の信号になる。同時に、m行目の画素部とm+2行目の画素部との間で異なる位置、つまり斜向かいの位置関係となる光電変換素子の信号同士を加算することで、露光量の比が1:2である信号を用いたHDR処理が実行される。以下、行間に跨る信号加算において、信号の重心を説明する。
・k行1列目およびk+2行1列目の光電変換素子D1aの信号同士を加算した場合
信号1Rと信号2Rとの加算により、その信号の重心は信号2Rの側(下側)にずれて光電変換素子D1a間の下から1/3の位置となる。
・k行1列目およびk+2行1列目の光電変換素子D1bの信号同士を加算した場合
信号2Rと信号1Rとの加算により、その信号の重心は信号2Rの側(上側)にずれて光電変換素子D1b間の下から2/3の位置となる。
こうして求められた位相差を持つ2つの画像信号に基づいて焦点検出演算が行われた場合、水平方向ではなく若干右上方向に対する焦点検出結果が得られる。
これに対して、m行目およびm+2行目では垂直方向にて、1Rと2Rとの関係が、k行目およびk+2行目とは逆転している。
・m行1列目およびm+2行1列目の光電変換素子D1a同士を加算した場合
信号2Rと信号1Rとの加算により、その信号の重心は信号2Rの側(上側)にずれて光電変換素子D1a間の下から2/3の位置となる。
・m行1列目およびm+2行1列目の光電変換素子D1b同士を加算した場合
信号1Rと信号2Rとの加算により、その信号の重心は信号2Rの側(下側)にずれて光電変換素子D1b間の下から1/3の位置となる。
こうして求められた位相差を持つ2つの画像信号に基づいて焦点検出演算が行われた場合、水平方向ではなく若干右下方向に対する焦点検出結果が得られる。
そこで、以上の焦点検出を組合せることで、水平方向の焦点検出を等価的に実施することが可能になる。具体的には、信号処理部はk行目およびk+2行目を用いた第1の焦点検出演算と、m行目およびm+2行目を用いた第2の焦点検出演算を交互に実施する。第1および第2の焦点検出結果を用いて撮像装置の制御部はAF制御を行う。これにより、垂直方向のずれの影響を低減させて、水平方向の焦点検出を等価的に実施可能となる。あるいは信号処理部は、第1の焦点検出演算による演算結果と、第2の焦点検出演算による演算結果とを加算平均し、制御部は加算平均結果に基づいてAF制御を行う。これにより、垂直方向のずれの影響を緩和した水平方向の焦点検出を実施可能である。
また、HDR処理において、k行1列目の光電変換素子D1bの信号2Rと、k+2行1列目の光電変換素子D1aの信号2Rを加算した場合、露光時間の長い信号同士の加算となる。このため、右斜め上につながる被写体の模様の比重(被写体像の占める割合)が大きくなる。すべてのHDR処理において、k行目およびk+2行目の信号を用いて実施すると、処理結果は特定方向(右斜め上方向)の模様に依存した画像となってしまう。
これに対して、m行1列目の光電変換素子D1aの信号2Rと、m+2行1列目の光電変換素子D1bの信号2Rを加算した場合、露光時間の長い信号同士の加算となるため、右斜め下につながる被写体の模様の比重が大きくなる。この場合の処理結果は右斜め下方向の模様に依存した画像となる。
そこで、信号処理部はk行目とk+2行目を用いた第1のHDR処理と、m行目とm+2行目を用いた第2のHDR処理を交互に実施し、HDR処理画像を生成する。これにより、特定方向の模様の比重が大きくなるという弊害を回避可能になる。2つの信号処理動作を交互に実施することで、水平方向の焦点検出の実施と模様依存が改善されたHDR処理の実施が可能となる。
また、各変形例においても、図7と同様の位相ずれ補正を実施可能である。
本実施例では、所定方向に画素内瞳分割機能を有する複数の光電変換部を含む画素部を備えた撮像素子において、1回の撮像動作で像面位相差方式の焦点検出と画像生成処理を同時に実現することができる。所定方向とは瞳分割方向に対応する、水平方向や垂直方向である。例えば、1つの画素部が水平方向に分割された2つの光電変換部を有する構成にて、それぞれの光電変換部に対して異なる信号出力条件を設定した場合、垂直方向の異なる行の画素部同士で同じ位置の光電変換部の信号を加算する処理が実行される。加算された2つの信号をそれぞれ用いて、像面位相差方式の焦点検出を実施することができる。すなわち異なる画素部の間で、画素信号の出力条件が異なる設定である光電変換部の信号同士を加算し、信号の出力条件を合わせた複数の信号を取得することで、AF精度の向上と感度アップを実現できる。同時に、垂直方向の異なる行の画素部同士で異なる位置の光電変換部の信号を加算する処理が実行される。加算された2つの信号を用いてHDR処理を実施できる。異なる画素部の間で、画素信号の出力条件が同じ設定である光電変換部の信号同士を加算し、信号の出力条件の異なる複数の信号を取得することで、動きのある被写体の画像ブレの低減と感度アップを実現できる。また、加算する信号の重心が一致するため、HDR処理された画像の品位を向上させる効果がある。さらには、焦点検出結果に応じた前記位相ずれ補正を実施することで、HDR処理された画像の品位をさらに向上させることができる。
(第2の実施例)
次に、図1、図2、図11〜図17を参照して、本発明の第2の実施例について説明する。本実施例では、1画素あたり4つの光電変換部を含む撮像素子を例示し、1回の撮影でHDR処理と像面位相差方式の焦点検出を同時に可能な撮像装置について説明する。なお、本実施例にて、撮像装置の基本的な構成および動作、撮像素子の基本的な構成および動作は第1の実施例の場合と同様である。よって、各構成要素については既に使用した符号を用いることで、それらの詳細な説明を省略し、主に相違点を説明する。また第1の実施例と同じ表記法を踏襲する。
図11は、本実施例に係る撮像素子12の画素部200の回路構成を示す図である。点線枠内に示す画素部200は、画素アレイ部201を構成する画素部の1つを代表して示す。また、画素部200は、画素制御線221および垂直信号線231により他の回路と接続される。図3に示す構成と相違点は、2つの光電変換素子D1c、D1dおよびそれぞれの転送トランジスタT1c、T1dが追加されていることである。画素制御線221は、リセット制御線pR、転送制御線pTa、pTb、pTc、pTd、垂直選択線pSELを含む。
光電変換素子D1c、D1dはD1a、D1bと同様のフォトダイオードであり、PN接合のP側が接地され、N側がそれぞれ転送トランジスタT1c、T1dのソースに接続されている。転送トランジスタT1c、T1dは、各ゲートがそれぞれ転送制御線pTc、pTdに接続され、各ドレインがFD容量Cfdに接続されており、光電変換素子D1c、D1dからFD容量Cfdへの電荷の転送を制御する。
光電変換素子D1aおよびD1bの露光制御と読み出しは、図3と同様であるので説明を省略し、光電変換素子D1cおよびD1dの露光制御と信号の読み出しのみを説明する。転送トランジスタT1c、T1dは、異なる転送制御線pTc、pTdにより制御されるので、各光電変換素子に対する露光開始のリセットタイミングおよび露光終了の転送タイミングを別々に設定可能である。これにより、通常の撮影として露光時間を同一にすることと、HDR処理を実施するために異なる露光時間に設定することが可能である。
光電変換素子D1bの信号の次に垂直信号線231に出力された光電変換素子D1cの信号は、第1列信号処理部203aに入力され、列信号処理が行われる。続いて、垂直信号線231に出力された光電変換素子D1dの信号は、第2列信号処理部203bに入力され、列信号処理が行われる。本実施例においては、1つの画素部内における4つの光電変換素子の信号に対して読み出し時間差を利用した共通の垂直信号線と異なる列信号処理部を用いて同時並列的に信号の出力が可能となる。よって、撮像装置における高速読み出し動作を実現できる。
図12は、本実施例に係る撮像素子12の画素部200の概略構成を示す図である。図12(A)は、画素部200を2行×2列に配列した平面図を示し、図12(B)は、図12(A)のx−x’線に沿う断面図を示す。画素部200内に配置された矩形状の部分401a、401b、401c、401dは、それぞれ光電変換素子D1a、D1b、D1c、D1dのPN接合のN側に対応し、基板がP側に対応する。画素部200内の中心部は、FDノード301を含む画素部200のFD容量Cfdの部分402を示す。分割方向は水平および垂直方向である。4つの光電変換素子は水平方向および垂直方向に配置されるため、画素部200内のFD容量Cfdの部分402は、それらの中心に配置されている。なお、この部分402には、FD容量Cfd以外の回路部分を設けてもよい。画素制御線221および垂直信号線231については、図示を省略する。
マイクロレンズ403と色フィルタ404は画素部200ごとに設けられている。色フィルタ404は4つの光電変換素子を均等に覆っており、画素部ごとに、R、G、Bの1つが配置されている。1つのマイクロレンズ703を4つの光電変換素子が共有する構成となっているので、異なる位置の光電変換素子から得られる複数の画像信号、つまり視差を有する複数の視差画像に基づく焦点検出が可能である。また1つの色フィルタ404を4つの光電変換素子が共有する構成となっているので、異なる露光状態の光電変換素子から得られる複数の画像信号に基づくHDR処理が可能である。本実施例では4分割の構成を説明するが、分割数や分割された領域の形状については仕様に応じて適宜に設計可能である。
図13を参照して、本実施例に係る撮像素子12の列信号処理部203の回路構成を説明する。第1列信号処理部203aおよび第2列信号処理部203bは、同じ回路構成と動作となっているので、列信号処理部203として説明する。以下、図5との相違点である、追加された回路部(符号512、522、532、542、552)を主に説明する。これらの回路部は、光電変換素子の数が2倍になっていることに伴い、新たに追加されたものであり、同様に制御線の数も2倍である。2系統の列信号処理回路が設けられているが、基本的な動作は図5の場合と同様である。
S/H回路512は信号選択制御線pS2に接続され、タイミング制御部206の制御により、垂直信号線231から受け取った画素信号を保持して出力する。比較器522は、S/H回路512の出力とランプ波信号線Vrmp2からの出力とを比較し、比較結果を出力する。カウンタ回路532は、カウンタ制御線pCNT2から供給されるクロック信号に基づいて計数動作を行い、比較器522からの比較結果の信号を受けて、その時のカウント値を出力する。このカウント値は、垂直信号線231を介して受け取った画素信号をデジタル化した信号となる。ランプ波を用いた比較器522とカウンタ回路532の動作については、図5の場合と同様であるので、詳細な説明を省略する。
ラッチ回路542は、ラッチ制御線pLTC2に接続され、カウンタ回路532が出力するカウント値を一時的に保持するとともに、ラッチ制御線pLTC2を介した制御により保持しているカウント値を出力する。メモリ回路552は、メモリ制御線pMEM2を介した制御により、ラッチ回路542が出力するカウント値をデジタル信号として記憶する。メモリ回路552は、メモリ選択線pH2を介した制御により、記憶しているデジタル信号をデジタル出力線DSig2に出力する。
このように、図13に示す列信号処理部203においては、第1および第2のAD変換回路の2系統で構成されており、各AD変換回路は比較器、カウンタ回路、ラッチ回路、ランプ波信号線を用いて構成される。タイミング制御部206からの制御線271は、以下の配線を含む。
・信号選択制御線pS1、pS2
・ランプ波信号線Vrmp1、Vrmp2
・カウンタ制御線pCNT1、pCNT2
・ラッチ制御線pLTC1、pLTC2
・メモリ制御線pMEM1、pMEM2。
また、水平走査部204からの列選択線241については、メモリ選択線pH1、pH2をまとめて示す。出力部205に接続する出力線251については、デジタル出力線DSig1、DSig2をまとめて示す。
次に、本実施例に係る画素部内の4つの光電変換素子からそれぞれ読み出した信号の列信号処理について説明する。垂直信号線231に出力された光電変換素子D1aの信号は、第1列信号処理部203aに入力される。第1列信号処理部203aの信号選択制御線pS1の制御により、信号はS/H回路511に保持される。そして、第1のAD変換回路(521から541参照)により、デジタル信号への変換処理が行われ、変換後の信号は第1列信号処理部203aのメモリ回路551に記憶される。
光電変換素子D1aの信号がS/H回路511に保持されることで、垂直信号線231が開放されるので、続けて、光電変換素子D1bの信号が垂直信号線231に出力される。垂直信号線231に出力された光電変換素子D1bの信号は、第2列信号処理部203bに入力される。第2列信号処理部203bの信号選択制御線pS1の制御により、信号は第2列信号処理部のS/H回路511に保持される。第1のAD変換回路により、デジタル信号への変換処理が行われ、変換後の信号は第2列信号処理部203bのメモリ回路551に記憶される。
光電変換素子D1bの信号がS/H回路511に保持されることで、垂直信号線231が開放されるので、続けて、光電変換素子D1cの信号が垂直信号線231に出力される。垂直信号線231に出力された光電変換素子D1cの信号は、第1列信号処理部203aに入力される。第1列信号処理部203aの信号選択制御線pS2の制御により、信号はS/H回路512に保持される。第2のAD変換回路(522から542参照)により、デジタル信号への変換処理が行われ、変換後の信号は第1列信号処理部203aのメモリ回路552に記憶される。
光電変換素子D1cの信号がS/H回路511に保持されることで、垂直信号線231が開放されるので、続けて、光電変換素子D1dの信号が垂直信号線231に出力される。垂直信号線231に出力された光電変換素子D1dの信号は、第2列信号処理部203bに入力される。第2列信号処理部203bの信号選択制御線pS2の制御により、信号はS/H回路512に保持される。第2のAD変換回路により、デジタル信号への変換処理が行われ、信号はメモリ回路552に記憶される。
このように各光電変換素子から読み出される信号は第1列信号処理部203aと第2列信号処理部203bによって交互に処理されてそれぞれのメモリ回路551、552に記憶される。4つの光電変換素子のデジタル信号は、第1列信号処理部203aに対するメモリ選択線pH1、pH2、および第2列信号処理部203bに対するメモリ選択線pH1、pH2により対応するメモリ回路から読み出される。つまり各画素信号はデジタル信号として、それぞれ対応するデジタル出力線DSig1、DSig2へ出力される。
本実施例では、1つの画素部内に設けた4つの光電変換素子の信号に対して読み出し時間差を利用した共通の垂直信号線と異なる列信号処理部を用いて同時並列的に出力することが可能となる。4つの光電変換素子の信号を順番に1行ずつ読み出す動作に比べて、読み出し速度が4倍になるので、撮像装置における高速な読み出し動作を実現できる。
図14を参照して、本実施例に係る画素部の露光状態について説明する。図14は、k行目〜k+3行目まで、かつ、1列目〜4列目までの各画素部の露光状態を表している。第k行第m列の画素部の露光状態を、Sk,m(P,Q/U,V)の形式で表記する。ただし、記号PとQは光電変換素子D1a、D1bの露光状態をそれぞれ表わし、記号UとVは光電変換素子D1c、D1dの露光状態をそれぞれ表わすものとする。1つの画素部内では、光電変換素子D1aが左上に位置し、光電変換素子D1bが右上に位置し、光電変換素子D1cが左下に位置し、光電変換素子D1cが右下に位置している。つまり、PとQは画素部内の上半部に、UとVは下半部に、PとUが左半部に、QとVが右半部にそれぞれ相当する。
・k行目
Sk,1(1R,2R/2R,1R)
Sk,2(1Gr,2Gr/2Gr,1Gr)
Sk,3(1R,2R/2R,1R)
Sk,4(1Gr,2Gr/2Gr,1Gr)
・k+1行目
Sk+1,1(1Gb,2Gb/2Gb,1Gb)
Sk+1,2(1B,2B/2B,1B)
Sk+1,3(1Gb,2Gb/2Gb,1Gb)
Sk+1,4(1B,2B/2B,1B)
さらに、k+2行目の画素部の光電変換素子については、それぞれk行目の画素部の光電変換素子の露光状態と同じとし、k+3行目の画素部の光電変換素子については、それぞれk+1行目の画素部の光電変換素子の露光状態と同じとする。
各行の画素部において、光電変換素子D1cの露光状態は、光電変換素子D1aの露光状態と異なり、光電変換素子D1dの露光状態は、光電変換素子D1bの露光状態と異なる。すなわち、画素部内の上半部と下半部とでは、位相関係を反転させた状態となっていることがわかる。なお、3列目と4列目はそれぞれ、1列目と2列目と同じ露光状態であり、周期的に画素パターンが繰り返される。また不図示のk+4行目以降は、k行目〜k+3行目までの画素パターンが周期的に繰り返されるものとする。
撮像素子12において、k行目の各画素部の光電変換素子D1aから信号を読み出され、その後、k行目の各画素部の光電変換素子D1bから信号が読み出される。読み出された信号はそれぞれ第1列信号処理部203a、第2列信号処理部203bを経て、信号処理部13へ出力される。さらに、k行目の各画素部の光電変換素子D1cから信号が読み出され、その後、k行目の各画素部の光電変換素子D1dから信号が読み出される。読み出され信号はそれぞれ第1列信号処理部203a、第2列信号処理部203bを経て、信号処理部13へ出力される。この時、図11にて説明した光電変換素子の露光制御、および、図13にて説明した同時並列的な列信号処理が実施されるものとする。
続けて、k+1行、k+2行、k+3行の順番で、それぞれの行の画素部の光電変換素子D1a、D1b、D1c、D1dの信号の読み出し処理が行われて、信号処理部13へ出力される。
露光制御については、各光電変換素子の露光状態に対応する露光時間の設定値にしたがって光電変換素子のリセットが行われ、露光を開始する。この時、各画素部にて、露光状態が1R、1Gr、1B、1Gbである光電変換素子D1a、D1dから先に信号を読み出し、その後、露光状態が2R、2Gr、2B、2Gbである光電変換素子D1b、D1cから信号を読み出してもよい。これにより、長時間露光状態2R、2Gr、2B、2Gbに相当する期間内に、短時間露光状態1R、1Gr、1B、1Gbに相当する期間が設定されるので、露光重心が大きく外れることを回避できる。また露光制御と読み出しをk行、k+2行、k+1行、k+3行目の順番に実施することで、後述する信号処理に対して、同色行の露光時間のずれを低減させることが可能となる。
図15は、本実施例に係る信号処理動作を示す図である。画素部とその光電変換素子および露光状態については、図14と同じ表現を用いる。図15では、Rフィルタの信号を用いた信号処理動作のみを代表して説明する。
図15(A)を参照して、Rフィルタの信号を用いた像面位相差方式の焦点検出方法について説明する。点線枠で示す光電変換素子の信号は、信号処理動作に使われる信号を示すとともに、信号処理部13が適宜加算することを示す。また、両向き矢印は、2つの点線枠で囲んで示す光電変換素子の信号同士もまた、加算されることを示している。HDR処理では、感度の異なる光電変換素子の信号を用いるが、像面位相差方式の焦点検出では、2つの光電変換素子の信号が同じ感度である必要がある。
図15(A)は、図14のk行目の第1列および第3列と、k+2行目の第1列および第3列を例示する。本実施例にて、k行1列目の画素の光電変換素子の信号と、k+2行1列目の画素の光電変換素子の信号を同時に用いる。図12で説明したように、画素部内の光電変換素子は、D1aとD1cが左側に配置され、D1bとD1dが右側に配置されている。よって、水平方向の焦点検出には、左側の光電変換素子と右側の光電変換素子を別々に加算して用いればよいことになる。
k行1列目の画素部とk+2行1列目の画素部との信号加算を説明する。Sk,1(1R,2R/2R,1R)とSk+2,1(1R,2R/2R,1R)に着目する。光電変換素子D1aと光電変換素子D1cの信号同士を加算すると、(1R+2R+1R+2R)=6Rとなる。光電変換素子D1bと光電変換素子D1dの信号同士を加算すると、(2R+1R+2R+1R)=6Rとなる。よって、2つの加算信号は、見かけ上の感度が同一の信号になる。k行3列目の画素部とk+2行3列目の画素部との信号加算も同様に行われる。
このようにk行目の画素部とk+2行目の画素部の光電変換素子を左右のグループに分けて、それぞれ左側4つと右側4つの光電変換素子の信号同士を加算する処理が実行される。これにより、光電変換素子D1aおよびD1cから得られる画像信号と、光電変換素子D1bおよびD1dから得られる画像信号に基づく焦点検出が可能となる。本実施例では、k行目の画素部とk+2行目の画素部の光電変換素子を左右に分けて、それぞれ左側4つと右側4つの光電変換素子の信号同士を加算する例を説明したが、見かけ上感度が同一になればよいので、加算数は4つ以下でも構わない。
次に、図15(B)を参照して、Rフィルタの信号を用いたHDR処理について説明する。図15(B)は、図14のk行目の第1列および第3列と、k+2行目の第1列および第3列を例示する。k行1列目の画素部とk+2行1列目の画素部において、異なる位置の光電変換素子の信号を組合せた加算処理が実行される。Sk,1(1R,2R/2R,1R)とSk+2,1(1R,2R/2R,1R)に着目する。k行1列目の光電変換素子D1aおよびD1dの信号と、k+2行1列目の光電変換素子D1aおよびD1dの信号を加算すると、短時間露光の信号(1R+1R+1R+1R)=4Rとなる。また、k行1列目の光電変換素子D1bおよびD1cの信号と、k+2行1列目の光電変換素子D1bおよびD1cの信号を加算すると、長時間露光の信号(2R+2R+2R+2R)=8Rとなる。よって、露光量の比が1:2の信号が得られる。つまり、各行の画素部にて斜め方向の光電変換素子同士は同じ露光状態であるため、両向き矢印で示すように襷がけの方向でそれぞれの光電変換素子の信号を組合せて加算する処理が行われる。これにより、露光量の比が1:2である信号を用いたHDR処理が可能となる。図15(B)において、加算される4つの光電変換素子の配置を見ればわかるように、加算した信号の重心が一致するため、HDR処理された画像の品位が向上するという効果を奏する。
また、本実施例においては、4つの光電変換素子の信号を選択して加算し、それぞれ短時間露光の信号と長時間露光の信号を生成する処理を説明した。これに限らず、短時間露光の信号として1Rから4Rまでの組合せから選択し、長時間露光の信号として2Rから8Rまでの組合せから選択することもできる。例えば、短時間露光の信号として2Rが選択され、長時間露光の信号として8Rが選択された場合、露光量の比が1:4である信号を用いたHDR処理が可能となる。このように、露光量の比が1:2から1:8まで設定可能なHDR処理を実現できる。
本実施例においては、垂直方向に2行離れた同色の画素を用いて像面位相差方式の焦点検出およびHDR処理を実施する例を説明したが、同色の画素であれば、さらに離れた画素を用いてもよい。また、垂直方向の同色画素であれば、さらに多くの信号を加算してもよい。ただし、像面位相差AFによる水平方向の焦点検出に用いる信号については、垂直方向に同じ位置の光電変換素子の信号同士を加算する必要がある。一方、HDR処理に用いる信号については、同じ露光量の光電変換素子の信号同士を加算する必要がある。また、光電変換素子D1aと光電変換素子D1bとの露光比、および光電変換素子D1cと光電変換素子D1dとの露光比を1:2より大きくとることで、より効果的なHDR処理画像を生成してもよい。
次に、図15(A)で説明した像面位相差方式の焦点検出結果を用いた位相ずれ補正について説明する。位相ずれ補正では、HDR処理を行うk行目の画素部の光電変換素子D1aおよびD1dと、k+2行目の画素の光電変換素子D1aおよびD1dとの組合せを求める処理が行われる。
本実施例で用いられる像面位相差方式の焦点検出方法は、光電変換素子D1aおよびD1cから得られる画像信号と、光電変換素子D1bおよびD1dから得られる画像信号との位相差に基づく方法である。このため、焦点がずれた状態では、上下方向(垂直方向)に配列される、光電変換素子D1aおよびD1cから得られる信号と光電変換素子D1bおよびD1dから得られる信号では、位相差に相当する画像の差が発生している。HDR処理を行うk行目の画素部の光電変換素子D1bおよびD1cと、k+2行目の画素部の光電変換素子D1bおよびD1cの組合せを求める位相ずれ補正を実施することで、画像としての位相差の影響を回避できる。位相ずれ補正は、焦点検出結果を用いるため、信号処理部13が実行する。
具体例として、焦点検出の結果、1列目の位置での位相のずれが画素数に換算して2画素であった場合を説明する。各画素部の露光状態の組合せは、例えば以下の通りである。
・Sk,1(1R,φ/φ,1R)およびSk+2,3(1R,φ/φ,1R)
・Sk,3(φ,2R/2R,φ)およびSk+2,1(φ,2R/2R,φ)
k行1列目の画素の光電変換素子D1aの信号1RとD1dの信号1R、および、k+2行3列目の画素の光電変換素子D1aの信号1RとD1dの信号1Rを加算すると、短時間露光の信号4Rとなる。同様に、k行3列目の画素の光電変換素子D1bの信号2RとD1cの信号2R、および、k+2行1列目の画素の光電変換素子D1bの信号2RとD1cの信号2Rを加算すると、長時間露光の信号8Rとなる。それぞれの加算信号を用いて露光量の比が1:2のHDR処理が実行される。
しかし、この組合せの場合、露光状態が1Rの光電変換素子D1aおよびD1dが右斜め下方向に強い相関を持ち、露光状態が2Rの光電変換素子D1bおよびD1cが右斜め上方向に強い相関を持つ。このため、右斜め上につながる被写体の模様の比重が大きくなってしまうことになる。そこで、1列目の位置での位相のずれが2画素であった場合には、各画素部の露光状態の組合せを、以下のように設定する。
・Sk,3(1R,φ/φ,1R)およびSk+2,1(1R,φ/φ,1R)
・Sk,1(φ,2R/2R,φ)およびSk+2,3(φ,2R/2R,φ)
k行3列目の画素部の光電変換素子D1aの信号1RとD1dの信号1R、および、k+2行1列目の画素部の光電変換素子D1aの信号1RとD1dの信号1Rを加算すると、短時間露光の信号4Rとなる。同様に、k行1列目の画素の光電変換素子D1bの信号2RとD1cの信号2R、および、k+2行3列目の画素部の光電変換素子D1bの信号2RとD1cの信号2Rを加算すると、長時間露光の信号8Rとなる。それぞれの加算信号を用いた露光量の比が1:2のHDR処理を実施することで、斜め方向の比重が大きくなるという弊害を緩和できる。
また、焦点検出結果による位相のずれが画素数に換算して1画素であった場合、各画素部の露光状態の組合せは、以下の通りである。
・Sk+2,1(1R,φ/φ,1R)およびSk+2,3(1R,φ/φ,1R)および
Sk,1(1R,φ/φ,1R)
・Sk+2,1(φ,2R/2R,φ)およびSk+2,3(φ,2R/2R,φ)および
Sk,1(φ,2R/2R,φ)
k+2行1列目の画素部の光電変換素子D1aの信号1Rと、k+2行3列目の画素部の光電変換素子D1aの信号1Rとの平均値は1Rである。また、k+2行1列目の画素部の光電変換素子D1dの信号1Rとk+2行3列目の画素部の光電変換素子D1dの信号1Rの平均値は1Rである。求めた2つの平均値1Rを、k行1列目の画素部の光電変換素子D1aの信号1RおよびD1dの信号1Rとともに加算すると、短時間露光の信号4Rとなる。同様に、k+2行1列目の画素部の光電変換素子D1bの信号2Rとk+2行3列目の画素部の光電変換素子D1bの信号2Rの平均値は2Rである。k+2行1列目の画素部の光電変換素子D1cの信号2Rと、k+2行3列目の画素部の光電変換素子D1cの信号2Rとの平均値は2Rである。求めた2つの平均値2Rを、k行1列目の画素部の光電変換素子D1bの信号2RおよびD1cの信号2Rとともに加算すると、長時間露光の信号8Rとなる。それぞれの加算信号を用いて露光量の比が1:2のHDR処理が実行される。
さらに、4つの光電変換素子を含む画素部に対して、水平方向と垂直方向の信号処理での加算方向を入れ替えることで、垂直方向の焦点検出を実施することが可能となる。そこで、領域を分けて、水平方向の焦点検出と垂直方向の焦点検出を実施することも可能である。
以上のように、本実施例では、撮像素子の画素部が水平および垂直方向に画素内瞳分割機能をもつ4つの光電変換素子を有する。1つの画素部内の4つの光電変換素子に対して異なる露光条件を設定した場合、垂直方向の異なる行にて各画素部の同じ位置にある光電変換素子の信号を加算する処理が行われる。出力条件を揃えた加算信号を用いて、像面位相差方式の焦点検出を実施できる。同時に、垂直方向の異なる行にて各画素部の異なる位置にある光電変換素子の信号を組合せて加算する処理が行われる。出力条件の異なる加算信号を用いて、HDR処理を実施できる。このように、1回の撮影で像面位相差方式の焦点検出とHDR処理を同時に実現することが可能となる。
また、HDR処理において、加算する信号の重心が一致するため、HDR処理された画像の品位が向上するという効果が得られる。焦点検出結果に応じた位相ずれ補正を実施することで、HDR処理された画像の品位をさらに向上させることができる。
[変形例]
次に図16、図17を参照して、本実施例の信号処理動作の変形例について説明する。図16は、本変形例に係る画素の露光状態を示す図である。k行目については、図14と同じ露光状態を表しており、以下の通りである。
・Sk,1または3(1R,2R/2R,1R)
・Sk,2または4(1Gr,2Gr/2Gr,1Gr)
k+2行の1列目から4列目の各画素部の露光状態は、以下の通りである。
・Sk+2,1または3(2R,1R/1R,2R)
・Sk+2,2または4(2Gr,1Gr/1Gr,2Gr)
すなわち、k+2行目の画素部の露光状態は、k行目の画素部の露光状態に対して位相関係を反転させたものとなっている。垂直方向において、k行目およびk+2行目の関係を保った状態で画素パターンが周期的に繰り返されるものとする。
図17は、本変形例に係る信号処理動作を示す図である。図17(A)を参照して、Rフィルタの信号を用いた像面位相差方式の焦点検出方法について説明する。k行1列目の画素部とk+2行1列目の画素部において、光電変換素子D1aと光電変換素子D1cの信号同士を加算すると、(1R+2R+2R+1R)=6Rとなる。また、光電変換素子D1bと光電変換素子D1dの信号同士を加算すると、(2R+1R+1R+2R)=6Rとなる。よって、これらの加算信号は見かけ上の感度が同一の信号になる。k行目の画素部とk+2行目の画素部の光電変換素子を左右のグループに分けて、それぞれ左側4つと右側4つの光電変換素子の信号同士を加算する処理が行われる。光電変換素子D1aおよびD1cから得られる画像信号と、光電変換素子D1bおよびD1dから得られる画像信号に基づく焦点検出が可能となる。
次に、図15(A)と図17(A)を参照して、加算信号の重心について説明する。図15(A)において、k行1列目の画素部の光電変換素子D1aおよびD1cを加算する場合には、信号1Rと信号2Rの加算となる。加算信号の重心は信号2Rの側(下側)にずれて光電変換素子D1aとD1c間の下から1/3の位置となる。同様に、k行1列目の画素部の光電変換素子D1bおよびD1dを加算する場合には、信号2Rと信号1Rの加算となる。加算信号の重心は、光電変換素子D1bとD1d間の下から2/3の位置となる。よって、k行目の画素部の画素信号に基づいて焦点検出を実施した場合、その焦点検出結果は、水平方向ではなく若干右上方向に対する焦点検出となる。このことは、k+2行目の画素部の露光状態についても同様となる。
図15(A)では、k行目の画素部とk+2行目の画素部の光電変換素子を左右のグループに分けて、それぞれ左側4つと右側4つの光電変換素子の信号同士を加算する処理が実行される。加算信号から求めた位相差を持つ2つの画像に基づいて焦点検出を実施した場合、その焦点検出結果は、水平方向ではなく若干右上方向に対する焦点検出となる。
一方、図17(A)においては、k行目の画素部の露光状態が図15(A)と同様であるのに対して、k+2行目の画素部の露光状態は、k行目の画素部の露光状態に対して位相関係を反転したものとなっている。すなわち、k+2行1列目の画素部の光電変換素子D1aおよびD1cを加算する場合には、信号2Rと信号1Rの加算となる。加算信号の重心は、信号2Rの側(上側)ずれて光電変換素子D1aとD1c間の下から2/3の位置となる。k+2行1列目の画素部の光電変換素子D1bおよびD1dを加算する場合には、信号1Rと信号2Rの加算となる。加算信号の重心は、信号2Rの側(下側)にずれて光電変換素子D1bとD1d間の下から1/3の位置となる。よって、k+2行目の画素部の画素信号に基づいて焦点検出を実施した場合、その焦点検出結果は、水平方向ではなく若干右下方向に対する焦点検出となる。
そこで、本変形例では、k行目の画素部とk+2行目の画素部の光電変換素子を左右のグループに分けて、それぞれ左側4つと右側4つの光電変換素子の信号同士を加算する処理が実行される。加算信号から求めた位相差を持つ2つの画像を用いて焦点検出を実施した場合、等価的に水平方向の焦点検出が実施されたことになる。
本変形例では、k行目の画素部とk+2行目の画素部の光電変換素子を左右に分けて、それぞれ左側4つと右側4つの光電変換素子の信号同士を加算したが、見かけ上感度が同一になればよいので、加算数は4以下でも構わない。
次に、図17(B)を参照して、Rフィルタの信号を用いたHDR処理について説明する。図17(B)では、k行1列目の画素部とk+2行1列目の画素部において、異なる位置の光電変換素子の信号を組合せた加算処理が実施される。着目する信号の組合せは以下の通りである。
・Sk,1(1R,φ/φ,1R)およびSk+2,1(φ,1R/1R,φ)
・Sk,1(φ,2R/2R,φ)およびSk+2,1(2R,φ/φ,2R)
k行1列目の画素部の光電変換素子D1aおよびD1dの信号と、k+2行1列目の画素部の光電変換素子D1bおよびD1cの信号を加算すると、短時間露光の信号(1R+1R+1R+1R)=4Rとなる。また、k行1列目の画素部の光電変換素子D1bおよびD1cの信号とk+2行1列目の画素部の光電変換素子D1aおよびD1dの信号を加算すると長時間露光の信号(2R+2R+2R+2R)=8Rとなる。よって、露光量の比が1:2の信号が得られる。つまり、k行目の画素部とk+2行目の画素部の異なる位置の光電変換素子の信号を組合せて加算することで、露光量の比が1:2の信号を用いたHDR処理が可能となる。図17(B)において、加算される4つの光電変換素子の配置を見ればわかるように、加算した信号の重心が一致するため、HDR処理された画像の品位が向上するという効果を奏する。
図15(B)と比較した場合、本変形例の利点は、特定方向の模様に依存する度合いを抑制したHDR処理を実現できることである。図15(B)において、k行1列目の画素部の光電変換素子D1bおよびD1cを加算した場合、あるいは、k+2行1列目の画素部の光電変換素子D1bおよびD1cを加算した場合、露光時間の長い信号同士の加算となる。このため、右斜め上につながる被写体の模様の比重が大きくなる。よって、図15(B)のように、異なる位置の光電変換素子の信号を組合せた加算を実施した場合には、右斜め上につながる被写体の模様の比重が大きくなるのは明らかである。すべてのHDR処理を図15(B)のように、k行目の信号とk+2行目の信号を用いた状態で実施すると、特定方向の模様に依存した画像となってしまう。
これに対して、図17(B)においては、k行目の画素部の露光状態が、図15(A)と同様であるのに対して、k+2行目の画素部の露光状態は、k行目の画素部の露光状態とは位相関係が反転している。すなわち、k+2行1列目の画素部の光電変換素子D1aおよびD1dを加算した場合には、露光時間の長い信号同士の加算となるため、右斜め下につながる被写体の模様の比重が大きくなる。図17(B)では、異なる位置の光電変換素子の信号を組合せた加算を実施した場合、特定方向の模様に依存することがなくなる。図17(B)のように信号を読み出してHDR処理画像を生成することで、特定方向の模様の比重が大きくなるという弊害を回避できる。
また、本変形例において、短時間露光の信号として1Rから4Rまでの組合せから選択し、長時間露光の信号として2Rから8Rまでの組合せから選択することで、露光量の比が1:2から1:8まで設定可能なHDR処理を実現できる。本変形例では、垂直方向に2行離れた同色の画素部を用いて像面位相差方式の焦点検出およびHDR処理を実施したが、同色の画素であれば、さらに離れた画素を用いてもよい。また、垂直方向の同色画素であれば、さらに多くの信号を加算してもよい。ただし、像面位相差AFによる水平方向の焦点検出に用いる信号は、垂直方向に同じ位置の光電変換素子の信号同士を加算する必要があり、HDR処理に用いる信号は、同じ露光量の光電変換素子の信号同士を加算する必要がある。さらに、画素部内の各光電変換素子の露光量の比を1:2より大きくとることで、より効果的なHDR処理画像を生成することも可能である。本変形例においても、図7と同様の位相ずれ補正を実施可能である。
本変形例によれば、異なる行間に跨る信号処理動作を実施することで、所定方向(例えば水平方向)の焦点検出を実行しつつ、模様依存が改善されたHDR処理を実行することができる。
第1および第2の実施例では、撮像素子12に対して信号処理部13が撮像装置内に設けられた構成例を説明したが、信号処理部13の機能の少なくとも一部を撮像素子内に設けた構成でもよい。この場合、例えば、撮像素子には多数の画素部を行列状に配列した画素アレイ部(撮像部)と、各画素部の信号を処理する信号処理部13が集積回路チップ上に実装される。例えば、積層型撮像素子の場合、撮像素子は信号処理部13を構成する第1の集積回路チップ上に撮像部を構成する第2の集積回路チップが積層された構成である。このとき、第1の集積回路チップ上に構成される信号処理部として、焦点検出用には2像の相関演算を行う相関演算部と相関演算結果から像ずれ量を算出する算出部を備えるとよい。これにより、撮像素子12からの出力としては像ずれ量(あるいはデフォーカス量)やその分布を出力すればよいので、センサの製造コストを下げたり、後段の画像処理部の帯域を確保することができる。またこのとき、HDR処理用には撮像素子12に起因する画素の欠陥や信号のばらつき等を補正する補正処理部とHDR合成を行う合成処理部を備えるとよい。これにより、撮像素子12からの出力としては合成後の1フレーム分の画像信号が出力されるので、上記と同様の効果がある上に、画質を決める重要な処理を、より高精度な解析や処理が可能であろう後段の画像処理部に任せることができる。もちろん上記に限らず、焦点検出用、HDR処理用に他の処理の一部あるいは全部を撮像素子12内の信号処理部に設けてもよい。また、信号処理部の具体的な構成例としては、HDR処理にてビットレンジ伸長処理を行う第1の信号処理と、位相差検出を行う第2の信号処理を並列に実行する1つの信号処理部を設けてもよい。
(その他の実施例)
本発明は、上述の実施形態の1以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける1つ以上のプロセッサーがプログラムを読出し実行する処理でも実現可能である。また、1以上の機能を実現する回路(例えば、ASIC)によっても実現可能である。