JP6795734B2

JP6795734B2 - Ｄｃ／ａｃインバータ

Info

Publication number: JP6795734B2
Application number: JP2016246945A
Authority: JP
Inventors: 伊東　洋一; 洋一伊東; 伊東　淳一; 淳一伊東; 長井　真一郎; 真一郎長井; 大貴渡辺
Original assignee: Sanken Electric Co Ltd; Nagaoka University of Technology
Current assignee: Sanken Electric Co Ltd; Nagaoka University of Technology
Priority date: 2016-12-20
Filing date: 2016-12-20
Publication date: 2020-12-02
Anticipated expiration: 2036-12-20
Also published as: JP2018102062A

Description

本発明は、太陽光発電用パワーコンディショナー等、低圧の直流を系統に連系させるＤＣ／ＡＣインバータに関する。

特許文献１は、２つのインバータを用いて、交流の脈動に合わせてインバータの出力電圧を調整し、２つのインバータの動作を切り換えて直流を交流に変換する。

しかし、特許文献１では、インバータの平滑コンデンサに交流のリップル電流が流れることから、平滑コンデンサの容量を低減することができない。このため、図１１に示す特許文献２に記載のインバータ装置が用いられている。このインバータ装置は、スイッチ素子５１Ｓ〜５４Ｓからなるフルブリッジ回路とダイオードＤ１１〜Ｄ１４からなる絶縁型ＤＣ／ＤＣコンバータ２１３と、リアクトルＬ３、コンデンサＣ１２、スイッチ素子３ＳとコンデンサＣｄｃとを有するアクティブフィルタ回路２１１、スイッチ素子４１Ｓ〜４４Ｓからなるフルブリッジ回路を有するインバータ回路２２１からなる。

このインバータ装置は、アクティブフィルタ回路２１１を用いてコンデンサＣｃｄに交流の脈動分を生成し、コンデンサＣｃｄの電圧と直流電圧Ｖｄｃの合成電圧をインバータ回路２２１に入力することで直流を交流に変換する。これにより、コンデンサＣ１２に流れる電流のリップル分を抑制できる。

特開昭６１−２５１４８０号公報国際公開２０１３／１４６３４０号公報

しかしながら、絶縁型ＤＣ／ＤＣコンバータ（スイッチング電源回路）２１３の整流回路Ｄ１１〜Ｄ１４とアクティブフィルタ回路２１１のそれぞれにスイッチ素子を使用しているため、部品点数が多く、スイッチ素子による導通損失が大きいため、効率が低下していた。

本発明の課題は、回路の簡素化及び効率の向上を図ることができるＤＣ／ＡＣインバータを提供することにある。

本発明は、直流電圧を交流電圧に変換するＤＣ／ＡＣインバータであって、第１スイッチ素子及び第２スイッチ素子からなるハーフブリッジ回路を備え、前記第１スイッチ素子及び前記第２スイッチ素子をスイッチングすることにより前記直流電圧をを交流電圧に変換してトランスの一次巻線を介して二次巻線に出力するＤＣ／ＤＣコンバータと、前記二次巻線に接続された第３スイッチ素子乃至第６スイッチ素子からなる第１フルブリッジ回路、前記第１フルブリッジ回路の出力両端に接続されたバッファコンデンサを備えたアクティブバッファ回路と、第７スイッチ素子乃至第１０スイッチ素子からなる第２フルブリッジ回路を有し、前記バッファコンデンサからの電圧を交流電圧に変換して負荷に供給する電流インバータと、前記第１スイッチ素子乃至第１０スイッチ素子の各スイッチ素子をオンオフ制御する制御回路とを備え、前記制御回路は、前記ＤＣ／ＤＣコンバータの出力を前記負荷に供給する第１モード、前記ＤＣ／ＤＣコンバータの出力により前記バッファコンデンサを充電する第２モード、前記ＤＣ／ＤＣコンバータの出力と前記バッファコンデンサを直列に接続して前記負荷に放電する第３モード、前記ＤＣ／ＤＣコンバータの出力が前記バッファコンデンサに作用しない第４モードの処理を第１モードから順番に第４モードまで行うように、前記各スイッチ素子をオンオフ制御し、前記二次巻線は、第１の二次巻線と第２の二次巻線との直列回路からなり、前記第１の二次巻線の一端に前記第３スイッチ素子と第４スイッチ素子が接続され、前記第２の二次巻線の一端に第５スイッチ素子と前記第６スイッチ素子が接続され、前記制御回路は、前記第１モードにおいて、前記第３スイッチ素子又は前記第５スイッチ素子をオンさせ、前記第２フルブリッジ回路の対角をなす２つのスイッチ素子をオンさせ、前記第２モードにおいて、前記第３スイッチ素子又は前記第５スイッチ素子をオンさせ、前記第２フルブリッジ回路の全スイッチ素子をオフさせ、前記第３モードにおいて、前記第４スイッチ素子又は前記第６スイッチ素子をオンさせ、前記第２フルブリッジ回路の対角をなす２つのスイッチ素子をオンさせ、前記第４モードにおいて、前記第４スイッチ素子又は前記第６スイッチ素子をオンさせ、前記第２フルブリッジ回路の全スイッチ素子をオフさせることを特徴とする。

本発明によれば、従来のＤＣ／ＡＣインバータに対して、ＤＣ／ＤＣコンバータを、第１及び第２スイッチ素子からなるハーフブリッジ回路で構成し且つダイオードを削除し、アクティブバッファ回路に高周波の整流動作を付加することで、トランス二次側回路の通過素子数を低減させたので、回路構成を簡素化でき、導通損失を低減することで効率の向上を図ることができる。

本発明の実施例１に係るＤＣ／ＡＣインバータの回路構成を示す図である。本発明の実施例１に係るＤＣ／ＡＣインバータの各モードの動作を説明するための図である。本発明の実施例１に係るＤＣ／ＡＣインバータの各モードの動作を説明するための図である。本発明の実施例１に係るＤＣ／ＡＣインバータの制御回路の構成を示す図である。図４に示すΔ−ΣＰＤＭ部の詳細な構成を示す図である。本発明の実施例１に係るＤＣ／ＡＣインバータ内のハーフブリッジ回路の電圧波形及び電流波形を示す図である。本発明の実施例１に係るＤＣ／ＡＣインバータ内のアクティブバッファ回路及び電流インバータの電圧波形及び電流波形を示す図である。本発明の実施例１に係るＤＣ／ＡＣインバータの入力電圧、入力電流、コンデンサ電圧、系統電圧、インバータ出力電流の波形を示す図である。本発明の実施例１に係るＤＣ／ＡＣインバータの出力電力の効率を示す図である。本発明の実施例１に係るＤＣ／ＡＣインバータの出力電力３００Ｗ時における損失解析結果を示す図である。従来のＤＣ／ＡＣインバータの回路構成を示す図である。

以下、本発明の実施の形態のＤＣ／ＡＣインバータについて、図面を参照しながら詳細に説明する。

図１は、本発明の実施例１に係るＤＣ／ＡＣインバータの回路構成を示す図である。図１に示すＤＣ／ＡＣインバータは、アクティブバッファ回路に高周波の整流動作を付加することで、トランス二次側回路を通過素子数を低減させて回路構成を簡素化し、導通損失を低減したことを特徴とする。

図１に示すＤＣ／ＡＣインバータにおいて、直流電源Ｖｉｎの両端には、コンデンサＣ１とコンデンサＣ２との直列回路と、第１スイッチ素子Ｓ１と第２スイッチ素子Ｓ２との直列回路とが接続されている。コンデンサＣ１とコンデンサＣ２との接続点と、第１スイッチ素子Ｓ１と第２スイッチ素子Ｓ２との接続点との間には、リアクトルＬｓとトランスＴの一次巻線Ｐとの直列回路が接続されている。第１スイッチ素子Ｓ１と第２スイッチ素子Ｓ２とは、ハーフブリッジ回路を構成する。リアクトルＬｓは、トランスＴの一次巻線Ｐと二次巻線間のリーケージインダクタンスでも良い。

コンデンサＣ１、コンデンサＣ２、第１スイッチ素子Ｓ１、第２スイッチ素子Ｓ２、リアクトルＬｓ及びトランスＴの一次巻線Ｐとは、絶縁型のＤＣ／ＤＣコンバータを構成する。このＤＣ／ＤＣコンバータは、リアクトルＬｓとコンデンサＣ１，Ｃ２との共振により第１スイッチ素子Ｓ１と第２スイッチ素子Ｓ２とをゼロ電流スイッチング（ＺＣＳ）して、スイッチング損失を低減する。

トランスＴの二次側は、第１の二次巻線ＳＡ１と第２の二次巻線ＳＡ２とが直列に接続されている。第１の二次巻線ＳＡ１と第２の二次巻線ＳＡ２とには、第３スイッチ素子Ｓ３乃至第６スイッチ素子Ｓ６からなる第１フルブリッジ回路と第１フルブリッジ回路の両端に接続されるコンデンサＣ３（バッファコンデンサに対応）と、ダイオードＤ１〜Ｄ３とを備えるアクティブバッファ回路２が接続されている。ダイオードＤ１は、第１整流素子に対応し、ダイオードＤ２は、第２整流素子に対応し、ダイオードＤ３は、第３整流素子に対応する。

第１の二次巻線ＳＡ１の一端には、第３スイッチ素子Ｓ３のソースとダイオードＤ１のアノードとが接続され、ダイオードＤ１のカソードには第４スイッチ素子Ｓ４のドレインが接続されている。第２の二次巻線ＳＡ２の一端には、第５スイッチ素子Ｓ５のソースとダイオードＤ２のアノードとが接続され、ダイオードＤ２のカソードには第６スイッチ素子Ｓ６のドレインが接続されている。

第３スイッチ素子Ｓ３のドレインと第５スイッチ素子Ｓ５のドレインとはコンデンサＣ３の一端に接続され、第４スイッチ素子Ｓ４のソースと第６スイッチ素子Ｓ６のソースとはコンデンサＣ３の他端とダイオードＤ３のアノードに接続されている。第１の二次巻線ＳＡ１と第２の二次巻線ＳＡ２との接続点は、ダイオードＤ３のカソードに接続されている。

コンデンサＣ３とダイオードＤ３との直列回路の両端には、第７スイッチ素子Ｓ７乃至第１０スイッチ素子Ｓ１０からなる第２フルブリッジ回路を備えた電流インバータ３が接続されている。第７スイッチ素子Ｓ７のドレインと第９スイッチ素子Ｓ９のドレインとはコンデンサＣ３の一端に接続され、第８スイッチ素子Ｓ８のソースと第１０スイッチ素子Ｓ１０のソースとはダイオードＤ３のカソードに接続されている。

第７スイッチ素子Ｓ７のソースには第８スイッチ素子Ｓ８のドレインが接続され、第９スイッチ素子Ｓ９のソースには第１０スイッチ素子Ｓ１０のドレインが接続されている。第７スイッチ素子Ｓ７のソースと第８スイッチ素子Ｓ８のドレインとの接続点と、第９スイッチ素子Ｓ９のソースと第１０スイッチ素子Ｓ１０のドレインとの接続点には、コンデンサＣ４の両端が接続されるとともに、リアクトルＬｏと交流電源４との直列回路が接続されている。コンデンサＣ４とリアクトルＬｏとは出力フィルタを構成する。

第１スイッチ素子Ｓ１乃至第１０スイッチ素子Ｓ１０は、ＭＯＳＦＥＴからなり、このＭＯＳＦＥＴのドレインとソース間にはダイオードが接続されている。このダイオードは、ＭＯＳＦＥＴの寄生ダイオードでもよく、あるいは個別のダイオードでも良い。

制御回路１０は、第１スイッチ素子Ｓ１乃至第１０スイッチ素子Ｓ１０をオンオフ制御する。制御回路１０の各スイッチ素子のオンオフ制御の詳細は、後述する。

次にこのように構成された実施例１のＤＣ／ＡＣインバータについて図１乃至図３を参照しながら各動作モードの動作を詳細に説明する。動作モードは、直送モード（図２（ａ）、図２（ｂ）、第１モードに対応）、充電モード（図２（ｃ）、図２（ｄ）、第２モードに対応）、放電モード（図３（ａ）、図３（ｂ）、第３モードに対応）、還流モード（図３（ｃ）、図３（ｄ）、第４モードに対応）の４つのモードからなる。ここでは、系統電圧が正の場合の動作モードのみを説明する。なお、ハーフブリッジ回路のスイッチング周波数は、共振周波数に合わせ、デューティが５０％で設定される。

まず、図１及び図２（ａ）、図２（ｂ）を用いて直送モードを説明する。制御回路１０は、ゲート信号の半周期において、第１スイッチ素子Ｓ１をオフさせ、第２スイッチ素子Ｓ２と第３スイッチ素子Ｓ３と第７スイッチ素子Ｓ７と第１０スイッチ素子Ｓ１０とをオンさせる。すると、Ｖｉｎ→Ｃ１→Ｌｓ→Ｐ→Ｓ２→Ｖｉｎの経路で電流ｉｒｃｃが流れる。トランスＴの二次側では、第１の二次巻線ＳＡ１の一端→Ｓ３→Ｓ７→４→Ｓ１０→第１の二次巻線ＳＡ１の他端の経路で電流ｉｄｃが流れる。

次に、制御回路１０は、ゲート信号の次の半周期において、第２スイッチ素子Ｓ２をオフさせ、第１スイッチ素子Ｓ１と第５スイッチ素子Ｓ５と第７スイッチ素子Ｓ７と第１０スイッチ素子Ｓ１０とをオンさせる。すると、Ｖｉｎ→Ｓ１→Ｐ→Ｌｓ→Ｃ２→Ｖｉｎの経路で電流ｉｒｃｃが流れる。トランスＴの二次側では、第２の二次巻線ＳＡ２の一端→Ｓ５→Ｓ７→４→Ｓ１０→第２の二次巻線ＳＡ２の他端の経路で電流ｉｄｃが流れる。このため、直流電源１の電力を負荷４（系統）に直送することができる。

次に、図１及び図２（ｃ）、図２（ｄ）を用いてコンデンサＣ３を充電するための充電モードを説明する。

制御回路１０は、ゲート信号の半周期において、第２スイッチ素子Ｓ２と第３スイッチ素子Ｓ３とをオンさせ、第７スイッチ素子Ｓ７乃至第１０スイッチ素子Ｓ１０をオフさせる。すると、Ｖｉｎ→Ｃ１→Ｌｓ→Ｐ→Ｓ２→Ｖｉｎの経路で電流ｉｒｃｃが流れる。トランスＴの二次側では、第１の二次巻線ＳＡ１の一端→Ｃ３→Ｄ３→第１の二次巻線ＳＡ１の他端の経路で電流ｉｄｃが流れる。

次に、制御回路１０は、ゲート信号の次の半周期において、第１スイッチ素子Ｓ１と第５スイッチ素子Ｓ５とをオンさせ、第７スイッチ素子Ｓ７乃至第１０スイッチ素子Ｓ１０をオフさせる。すると、Ｖｉｎ→Ｓ１→Ｐ→Ｌｓ→Ｃ２→Ｖｉｎの経路で電流ｉｒｃｃが流れる。トランスＴの二次側では、第２の二次巻線ＳＡ２の一端→Ｓ５→Ｃ３→Ｄ３→第２の二次巻線ＳＡ２の他端の経路で電流ｉｄｃが流れる。このため、直流電源１の電力をコンデンサＣ３に充電することができる。

次に、図１及び図３（ａ）、図３（ｂ）を用いてコンデンサＣ３を放電するための放電モードを説明する。

制御回路１０は、ゲート信号の半周期において、第１スイッチ素子Ｓ１をオフさせ、第２スイッチ素子Ｓ２と第４スイッチ素子Ｓ４と第７スイッチ素子Ｓ７と第１０スイッチ素子Ｓ１０をオンさせる。すると、Ｖｉｎ→Ｃ１→Ｌｓ→Ｐ→Ｓ２→Ｖｉｎの経路で電流ｉｒｃｃが流れる。トランスＴの二次側では、第１の二次巻線ＳＡ１の一端→Ｄ１→Ｓ４→Ｄ３→第１の二次巻線ＳＡ１の他端の経路で電流ｉｄｃが流れる。また、Ｃ３→Ｓ７→４→Ｓ１０の経路で、コンデンサＣ３は、負荷４（系統）に放電する。

次に、制御回路１０は、ゲート信号の次の半周期において、第２スイッチ素子Ｓ２をオフさせ、第１スイッチ素子Ｓ１と第６スイッチ素子Ｓ６と第７スイッチ素子Ｓ７と第１０スイッチ素子Ｓ１０をオンさせる。すると、Ｖｉｎ→Ｓ１→Ｐ→Ｌｓ→Ｃ２→Ｖｉｎの経路で電流ｉｒｃｃが流れる。トランスＴの二次側では、第２の二次巻線ＳＡ２の一端→Ｄ２→Ｓ６→Ｄ３→第２の二次巻線ＳＡ２の他端の経路で電流ｉｄｃが流れる。また、Ｃ３→Ｓ７→４→Ｓ１０の経路で、コンデンサＣ３は、負荷４（系統）に放電する。

次に、図１及び図３（ｃ）、図３（ｄ）を用いて還流モードを説明する。

制御回路１０は、ゲート信号の半周期において、第２スイッチ素子Ｓ２と第４スイッチ素子Ｓ４とをオンさせ、第１スイッチ素子Ｓ１と第７スイッチ素子Ｓ７乃至第１０スイッチ素子Ｓ１０をオフさせる。すると、Ｖｉｎ→Ｃ１→Ｌｓ→Ｐ→Ｓ２→Ｖｉｎの経路で電流ｉｒｃｃが流れる。トランスＴの二次側では、第１の二次巻線ＳＡ１の一端→Ｄ１→Ｓ４→Ｄ３→第１の二次巻線ＳＡ１の他端の経路で電流ｉｄｃが流れる。

次に、制御回路１０は、ゲート信号の次の半周期において、第１スイッチ素子Ｓ１と第６スイッチ素子Ｓ６とをオンさせ、第２スイッチ素子Ｓ２と第７スイッチ素子Ｓ７乃至第１０スイッチ素子Ｓ１０をオフさせる。すると、Ｖｉｎ→Ｓ１→Ｐ→Ｌｓ→Ｃ２→Ｖｉｎの経路で電流ｉｒｃｃが流れる。トランスＴの二次側では、第２の二次巻線ＳＡ２の一端→Ｄ２→Ｓ６→Ｄ３→第２の二次巻線ＳＡ２の他端の経路で電流ｉｄｃが流れる。即ち、電流ｉｄｃの還流経路となり、負荷４（系統）やコンデンサＣ３には電流は流れない。

なお、系統電圧が正の場合の動作モードのみを説明したが、系統電圧が負の場合には、図２（ａ）、図２（ｂ）、図３（ａ）、図３（ｂ）において、制御回路１０は、第７スイッチ素子Ｓ７と第１０スイッチ素子Ｓ１０とをオフさせ、第８スイッチ素子Ｓ８と第９スイッチ素子Ｓ９とをオンさせる。その他の動作は、系統電圧が正の場合の動作と同じである。

このように、実施例１に係るＤＣ／ＡＣインバータによれば、図１１に示す従来のＤＣ／ＡＣインバータに対して、ＤＣ／ＤＣコンバータを、スイッチ素子Ｓ１，Ｓ２からなるハーフブリッジ回路で構成し且つダイオードＤ１１〜Ｄ１４を削除し、アクティブバッファ回路２に高周波の整流動作を付加することで、トランス二次側回路の通過素子数を低減させたので、回路構成を簡素化でき、導通損失を低減することができる。

また、トランスの２次側整流回路をスイッチングすることで、直送モード、充電モード、放電モード、還流モードを実現することで、コンデンサＣ３を小容量化することができる。このため、電解コンデンサを用いなくても済む。また、直送モード、還流モードにさらにコンデンサＣ３の充放電モードを加えて、充放電動作の割合を制御することで電力脈動補償を実現することができる。

次に、図４に示す制御回路１０の詳細な構成を説明する。制御回路１０は、Δ−ΣＰＤＭ部１１、アクティブバッファスイッチングテーブル１２、インバータスイッチングテーブル１３を備えている。

Δ−ΣＰＤＭ部１１は、ＤＣ／ＤＣコンバータの第１スイッチ素子Ｓ１と第２スイッチ素子Ｓ２をオンオフする制御するための第１コンバータゲート信号と直送モード及び還流モードのための第１デューティ指令値ｄmode1と充電モードのための第２デューティ指令値ｄmode2と放電モードのための第３デューティ指令値ｄmode3をΔ−Σ変換を用いて量子化することにより３つのモード選択情報Ｓｅｌmode1、Ｓｅｌmode2、Ｓｅｌmode3を生成する。

図５は、Δ−ΣＰＤＭ部１１の詳細な構成図である。Δ−ΣＰＤＭ部１１は、減算器１１１ａ〜１１１ｃ、積分器１１２ａ〜１１２ｃ、量子化器１１３ａ〜１１３ｃ、乗算器１１４ａ〜１１４ｃ、遅延器１１５ａ〜１１５ｃを備えたΔΣ変調器を有する。また、Δ−ΣＰＤＭ部１１は、コンパレータ１１６，１１８、インバータ１１７，１１９を有する。ＺＯＨは、ゼロ次ホールドである。

減算器１１１ａは、第２デューティ指令値ｄmode2と遅延器１１５ａからの量子化器１１３ａの出力との差分を求め、積分器１１２ａは、減算器１１１ａからの出力を積分し、量子化誤差を蓄積する。次に、量子化器１１３ａは、蓄積誤差に基づいて出力を１又は０に切り換えた量子化パルスを乗算器１１４ａに出力する。

減算器１１１ｂは、第１デューティ指令値ｄmode1と遅延器１１５ｂからの量子化器１１３ｂの出力との差分を求め、積分器１１２ｂは、減算器１１１ｂからの出力を積分し、量子化誤差を蓄積する。次に、量子化器１１３ｂは、蓄積誤差に基づいて出力を１又は０に切り換えた量子化パルスを乗算器１１４ｂに出力する。

減算器１１１ｃは、第３デューティ指令値ｄmode3と遅延器１１５ｃからの量子化器１１３ｃの出力との差分を求め、積分器１１２ｃは、減算器１１１ｃからの出力を積分し、量子化誤差を蓄積する。次に、量子化器１１３ｃは、蓄積誤差に基づいて出力を１又は０に切り換えた量子化パルスを乗算器１１４ｃに出力する。

蓄積誤差はデューティの大小に比例して増加する。量子化間隔はパルス電流の一周期に相当する。Δ−Σ変換は量子化するのみであるから、本来のデューティ指令値通りに各スイッチ素子をオンオフさせるためのスイッチングパターンを生成する。

また、３つの積分器１１２ａ〜１１２ｃの量子化誤差を比較して、最も大きい量子化誤差を有する積分器を選択し、選択された積分器を有する変調器からモード選択情報を出力させるモード選択部を備えている。モード選択部は、コンパレータ１１６，１１８、インバータ１１７，１１９、乗算器１１４ａ〜１１４ｃからなる。

コンパレータ１１６，１１８を用いて各モードを選択的に出力する。具体的には、コンパレータ１１６は、積分器１１２ａの出力が積分器１１２ｂの出力以上の場合には１をインバータ１１７と乗算器１１４ａに出力し、積分器１１２ａの出力が積分器１１２ｂの出力未満の場合には０をインバータ１１７と乗算器１１４ａに出力する。乗算器１１４ａはコンパレータ１１６の出力と量子化器１１３ａの出力を乗算して乗算出力をモード選択情報Ｓｅｌmode2として出力する。インバータ１１７は、コンパレータ１１６の出力を反転して乗算器１１４ｂに出力する。

コンパレータ１１８は、積分器１１２ｂの出力が積分器１１２ｃの出力以上の場合には１をインバータ１１９と乗算器１１４ｂに出力し、積分器１１２ｂの出力が積分器１１２ｃの出力未満の場合には０をインバータ１１９と乗算器１１４ｂに出力する。乗算器１１４ｂはコンパレータ１１８の出力と量子化器１１３ｂの出力とインバータ１１７の出力とを乗算して乗算出力をモード選択情報Ｓｅｌmode1として出力する。インバータ１１９は、コンパレータ１１８の出力を反転して乗算器１１４ｃに出力する。

即ち、蓄積誤差とデューティ指令値とは比例するため、蓄積誤差が最も大きかったモードの出力を優先し、それ以外はゼロとすることで変調器の非干渉化を行うことができる。今回選択されなかったモードは、量子化誤差として蓄積され、次回のモード選択に反映される。

アクティブバッファスイッチングテーブル１２は、第１コンバータゲート信号とΔ−ΣＰＤＭ部１１からのモード選択情報Ｓｅｌmode1、Ｓｅｌmode2、Ｓｅｌmode3に基づき、第１コンバータゲート信号の極性に同期して、アクティブバッファ回路２に有する第３スイッチ素子Ｓ３乃至第６スイッチ素子Ｓ６のためのスイッチングパルスからなるゲート信号を生成する。

インバータスイッチングテーブル１３は、負荷４（系統）からのグリッド電圧極性信号と、Δ−ΣＰＤＭ部１１からのモード選択情報Ｓｅｌmode1、Ｓｅｌmode2、Ｓｅｌmode3に基づき、グリッド電圧極性信号に同期して、電流インバータ３に有する第７スイッチ素子Ｓ７乃至第１０スイッチ素子Ｓ１０のためのスイッチングパルスからなるゲート信号を生成する。

また、制御回路１０は、ＤＣ／ＤＣコンバータの制御信号を用いて高周波電流の極性を判定し、判定された極性に応じて第１フルブリッジ回路の対角をなす２つのスイッチ素子を選択する。具体的には、アクティブバッファスイッチングテーブル１２が第１コンバータゲート信号（ＤＣ／ＤＣコンバータの制御信号に対応）の極性に応じて、アクティブバッファ回路２の第３スイッチ素子Ｓ３乃至第６スイッチ素子Ｓ６のためのゲート信号を生成するので、アクティブバッファ回路２は、トランスＴの一次電流の極性に応じて動作する対角をなす２つのスイッチ素子を切り替えて、高周波の整流動作を行うことができる。

また、電流インバータ３は、インバータスイッチングテーブル１３を参照して、系統電圧の極性に応じて動作するレグ（第２フルブリッジ回路Ｓ７〜Ｓ１０の対角をなす２つのスイッチ素子）を切り替えるので、商用周波数の正弦波電流を系統側に出力することができる。

さらに、実施例１では、一次側に接続されたコンデンサＣ１，Ｃ２とトランスの漏れインダクタンスであるリアクトルＬｓとを共振させることでハーフブリッジ回路の第１スイッチ素子Ｓ１と第２スイッ素子Ｓ２のゼロ電流スイッチング（ＺＣＳ）を行うので、スイッチング損失を低減することができる。従って、装置の小型化と高効率化を図ることができる。

図６に、ハーフブリッジ回路の第１スイッチ素子Ｓ１のドレイン−ソース間電圧波形Ｖｓ１及び電流波形ｉｓ１を示す。図７に、アクティブバッファ回路２の第３スイッチ素子Ｓ３のドレイン−ソース間電圧波形Ｖｓ３及び電流波形ｉｓ３と、電流インバータ３の第７スイッチ素子Ｓ７のドレイン−ソース間電圧波形Ｖｓ７及び電流波形ｉｓ７を示す。

図６及び図７から、各スイッチ素子において、ドレイン電流のゼロ付近でドレイン−ソース間電圧が立ち上がり又は立下りしていることから、ＺＣＳ動作していることがわかる。ＺＣＳ動作するのは、一次側回路については、トランスＴのリーケージインダクタンスＬｓとコンデンサＣ１，Ｃ２との直列共振、二次側回路については、Δ−ΣＰＤＭを適用しているためである。

図８に、入力電圧Ｖｉｎ、入力電流Ｉｉｎ、コンデンサ電圧Ｖｃ、系統電圧Ｖａｃ、インバータ出力電流ｉａｃの波形を示す。コンデンサ電圧Ｖｃを系統電圧Ｖａｃの２倍周波数で制御することで、入力電圧Ｖｉｎには電源周波数の２倍周波数の電圧リップルは発生せず、単相電力脈動が良好に補償できる。

図９に、ＤＣ／ＡＣインバータの出力電力の効率を示す。実施例１は、全てのスイッチ素子でＺＣＳを達成するため、スイッチング損失は考慮しない。また、トランスＴ及び出力フィルタＬｏ，Ｃ４の損失は無視する。図９から、実施例１では、全ての出力電力領域において、従来回路に比較して効率を改善できていることがわかる。これは、二次側回路の通過素子数を低減するに伴い、導通損失が低減されるためである。定格出力３００Ｗ時の効率は、９６．９％となり、１．１％改善した。

図１０に、ＤＣ／ＡＣインバータの出力電力３００Ｗ時における損失解析結果を示す。図１０（ａ）は、実施例１の回路、図１０（ｂ）は、従来回路の損失データである。実施例１の回路は、従来回路に対して導通損失を２５％低減できている。また、ＤＣ／ＤＣコンバータの導通損失が支配的であることが確認することができた。これは、一次側回路においては、低圧大電流動作となるためである。特に、一次側回路に用いるＭＯＳＦＥＴに対して、低オン抵抗素子を用いることが挙げられる。

１直流電源
２アクティブバッファ回路
３電流インバータ
４交流電源
１０制御回路
１１ Δ−ΣＰＤＭ部
１２アクティブバッファスイッチングテーブル
１３インバータスイッチングテーブル
１１１ａ〜１１１ｃ減算器
１１２ａ〜１１２ｃ積分器
１１３ａ〜１１３ｃ量子化器
１１４ａ〜１１４ｃ乗算器
１１６，１１８コンパレータ
Ｃ１〜Ｃ４コンデンサ
Ｓ１〜Ｓ１０第１スイッチ素子乃至第１０スイッチ素子
Ｔトランス
Ｐ一次巻線
ＳＡ１第１の二次巻線
ＳＡ２第２の二次巻線
Ｌｓ，Ｌ０リアクトル

Claims

直流電圧を交流電圧に変換するＤＣ／ＡＣインバータであって、
第１スイッチ素子及び第２スイッチ素子からなるハーフブリッジ回路を備え、前記第１スイッチ素子及び前記第２スイッチ素子をスイッチングすることにより前記直流電圧を交流電圧に変換してトランスの一次巻線を介して二次巻線に出力するＤＣ／ＤＣコンバータと、
前記二次巻線に接続された第３スイッチ素子乃至第６スイッチ素子からなる第１フルブリッジ回路、前記第１フルブリッジ回路の出力両端に接続されたバッファコンデンサを備えたアクティブバッファ回路と、
第７スイッチ素子乃至第１０スイッチ素子からなる第２フルブリッジ回路を有し、前記バッファコンデンサからの電圧を交流電圧に変換して負荷に供給する電流インバータと、
前記第１スイッチ素子乃至第１０スイッチ素子の各スイッチ素子をオンオフ制御する制御回路と、
を備え、
前記制御回路は、前記ＤＣ／ＤＣコンバータの出力を前記負荷に供給する第１モード、前記ＤＣ／ＤＣコンバータの出力により前記バッファコンデンサを充電する第２モード、前記ＤＣ／ＤＣコンバータの出力と前記バッファコンデンサを直列に接続して前記負荷に放電する第３モード、前記ＤＣ／ＤＣコンバータの出力が前記バッファコンデンサに作用しない第４モードの処理を第１モードから順番に第４モードまで行うように、前記各スイッチ素子をオンオフ制御し、
前記二次巻線は、第１の二次巻線と第２の二次巻線との直列回路からなり、
前記第１の二次巻線の一端に前記第３スイッチ素子と第４スイッチ素子が接続され、前記第２の二次巻線の一端に第５スイッチ素子と前記第６スイッチ素子が接続され、
前記制御回路は、前記第１モードにおいて、前記第３スイッチ素子又は前記第５スイッチ素子をオンさせ、前記第２フルブリッジ回路の対角をなす２つのスイッチ素子をオンさせ、
前記第２モードにおいて、前記第３スイッチ素子又は前記第５スイッチ素子をオンさせ、前記第２フルブリッジ回路の全スイッチ素子をオフさせ、
前記第３モードにおいて、前記第４スイッチ素子又は前記第６スイッチ素子をオンさせ、前記第２フルブリッジ回路の対角をなす２つのスイッチ素子をオンさせ、
前記第４モードにおいて、前記第４スイッチ素子又は前記第６スイッチ素子をオンさせ、前記第２フルブリッジ回路の全スイッチ素子をオフさせることを特徴とするＤＣ／ＡＣインバータ。
前記第１の二次巻線と前記第２の二次巻線との巻数比は、１：１であることを特徴とする請求項１記載のＤＣ／ＡＣインバータ。
前記第１の二次巻線の一端と前記第４スイッチ素子との間に接続された第１整流素子と、
前記第２の二次巻線の一端と前記第６スイッチ素子との間に接続された第２整流素子と、
を備えることを特徴とする請求項１又は請求項２記載のＤＣ／ＡＣインバータ。
前記第１の二次巻線と第２の二次巻線との接続点と、前記バッファコンデンサの一端とに接続された第３整流素子を備えることを特徴とする請求項１乃至請求項３のいずれか１項記載のＤＣ／ＡＣインバータ。
前記制御回路は、前記第１モード及び前記第４モードのための第１デューティ指令値と前記第２モードのための第２デューティ指令値と前記第３モードのための第３デューティ指令値とをΔ−Σ変換を用いて量子化することによりモード選択情報を生成するΔ−ΣＰＤＭ部を備え、
前記Δ−ΣＰＤＭ部は、前記第１デューティ指令値乃至前記第３デューティ指令値に対応して、減算器、積分器、量子化器及び前記量子化器の出力に接続された遅延器を有する変調器を３組備え、
各変調器において、前記減算器は、前記デューティ指令値と前記遅延器からの前記量子化器の出力との差分を求め、前記積分器は、前記減算器からの出力を積分して量子化誤差を蓄積し、前記量子化器は、前記積分器からの蓄積誤差に基づいて出力を１又は０に切り換えた量子化パルスを前記モード選択情報として出力することを特徴とする請求項１乃至請求項４のいずれか１項記載のＤＣ／ＡＣインバータ。
３つの前記積分器の前記量子化誤差を比較して、最も大きい前記量子化誤差を有する積分器を選択し、選択された前記積分器を有する前記変調器から前記モード選択情報を出力させるモード選択部を備えることを特徴とする請求項５記載のＤＣ／ＡＣインバータ。