JP6787212B2

JP6787212B2 - Manufacturing method of semiconductor devices

Info

Publication number: JP6787212B2
Application number: JP2017059010A
Authority: JP
Inventors: 弘之市川
Original assignee: Sumitomo Electric Industries Ltd
Current assignee: Sumitomo Electric Industries Ltd
Priority date: 2017-03-24
Filing date: 2017-03-24
Publication date: 2020-11-18
Anticipated expiration: 2037-03-24
Also published as: JP2018163923A

Description

本発明は、半導体装置の製造方法に関し、例えば窒化物半導体層を有する半導体装置の製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor device, for example, a method for manufacturing a semiconductor device having a nitride semiconductor layer.

窒化物半導体層にオーミック電極を形成する場合、窒化物半導体層にオーミック電極を形成した後に、窒化物半導体層とオーミック電極とをオーミック接触させるための熱処理を行うことが知られている（例えば特許文献１）。 When forming an ohmic electrode on a nitride semiconductor layer, it is known that after forming an ohmic electrode on the nitride semiconductor layer, heat treatment is performed to bring the nitride semiconductor layer and the ohmic electrode into ohmic contact (for example, patent). Document 1).

特開２０１０−１７１１３３号公報JP-A-2010-171133

窒化物半導体層が露出した状態でオーミック接触のための熱処理を行うと、窒化物半導体層の表面が劣化してしまう。オーミック電極を絶縁膜で被覆させ熱処理を行うと、絶縁膜が劣化してしまう。オーミック電極を絶縁膜で被覆させ熱処理を行い、その後、絶縁膜を除去すると、絶縁膜の除去によりオーミック電極が劣化してしまう。 If the heat treatment for ohmic contact is performed with the nitride semiconductor layer exposed, the surface of the nitride semiconductor layer deteriorates. When the ohmic electrode is covered with an insulating film and heat-treated, the insulating film deteriorates. When the ohmic electrode is covered with an insulating film and heat-treated, and then the insulating film is removed, the ohmic electrode is deteriorated due to the removal of the insulating film.

本半導体装置の製造方法は、半導体装置の劣化を抑制することを目的とする。 The manufacturing method of this semiconductor device aims at suppressing deterioration of the semiconductor device.

本発明の一実施形態は、窒化物半導体層上にオーミック電極を形成する工程と、前記オーミック電極の上面および側面を覆うように金属膜を形成する工程と、前記窒化物半導体層上に前記金属膜の表面を被覆する第１絶縁膜を形成する工程と、前記第１絶縁膜が形成された状態で前記オーミック電極を熱処理する工程と、前記金属膜の表面が露出するように、前記第１絶縁膜をエッチング液を用いウェットエッチングする工程と、前記第１絶縁膜をウェットエッチングする工程の後、前記窒化物半導体層上に前記金属膜の表面を覆うように第２絶縁膜を形成する工程と、を含む半導体装置の製造方法である。 One embodiment of the present invention includes a step of forming an ohmic electrode on the nitride semiconductor layer, a step of forming a metal film so as to cover the upper surface and side surfaces of the ohmic electrode, and the metal on the nitride semiconductor layer. A step of forming a first insulating film that covers the surface of the film, a step of heat-treating the ohmic electrode with the first insulating film formed, and the first step of exposing the surface of the metal film. After the step of wet-etching the insulating film with an etching solution and the step of wet-etching the first insulating film, a step of forming a second insulating film on the nitride semiconductor layer so as to cover the surface of the metal film. It is a manufacturing method of a semiconductor device including.

本半導体装置の製造方法によれば、半導体装置の劣化を抑制することができる。 According to the method for manufacturing the semiconductor device, deterioration of the semiconductor device can be suppressed.

図１（ａ）から図１（ｅ）は、比較例１に係る半導体装置の製造方法を示す断面図である。1 (a) to 1 (e) are cross-sectional views showing a method of manufacturing a semiconductor device according to Comparative Example 1. 図２（ａ）から図２（ｃ）は、比較例２に係る半導体装置の製造方法を示す断面図である。2 (a) to 2 (c) are cross-sectional views showing a method of manufacturing a semiconductor device according to Comparative Example 2. 図３（ａ）から図３（ｄ）は、比較例３に係る半導体装置の製造方法を示す断面図である。3 (a) to 3 (d) are cross-sectional views showing a method of manufacturing a semiconductor device according to Comparative Example 3. 図４（ａ）から図４（ｅ）は、実施例１に係る半導体装置の製造方法を示す断面図（その１）である。4 (a) to 4 (e) are cross-sectional views (No. 1) showing a method of manufacturing the semiconductor device according to the first embodiment. 図５は、実施例１におけるオーミック電極および金属膜の断面を示す図である。FIG. 5 is a diagram showing a cross section of the ohmic electrode and the metal film in Example 1. 図６（ａ）から図６（ｄ）は、実施例１に係る半導体装置の製造方法を示す断面図（その２）である。6 (a) to 6 (d) are cross-sectional views (No. 2) showing a method of manufacturing the semiconductor device according to the first embodiment. 図７（ａ）から図７（ｄ）は、実施例１に係る半導体装置の製造方法を示す断面図（その３）である。7 (a) to 7 (d) are cross-sectional views (No. 3) showing a method of manufacturing the semiconductor device according to the first embodiment. 図８（ａ）から図８（ｄ）は、実施例２に係る半導体装置の製造方法を示す断面図（その１）である。8 (a) to 8 (d) are cross-sectional views (No. 1) showing a method of manufacturing the semiconductor device according to the second embodiment. 図９（ａ）から図９（ｃ）は、実施例２に係る半導体装置の製造方法を示す断面図（その２）である。9 (a) to 9 (c) are cross-sectional views (No. 2) showing a method of manufacturing the semiconductor device according to the second embodiment. 図１０は、実施例２におけるオーミック電極および金属膜の断面を示す図である。FIG. 10 is a diagram showing a cross section of the ohmic electrode and the metal film in Example 2. 図１１（ａ）から図１１（ｃ）は、実施例３に係る半導体装置の製造方法を示す断面図である。11 (a) to 11 (c) are cross-sectional views showing a method of manufacturing the semiconductor device according to the third embodiment. 図１２（ａ）から図１２（ｃ）は、実施例４に係る半導体装置の製造方法を示す断面図である。12 (a) to 12 (c) are cross-sectional views showing a method of manufacturing the semiconductor device according to the fourth embodiment.

［本願発明の実施形態の説明］
最初に本願発明の実施形態の内容を列記して説明する。 [Explanation of Embodiments of the Invention]
First, the contents of the embodiments of the present invention will be listed and described.

［本願発明の実施形態の詳細］
最初に本願発明の実施形態の内容を列記して説明する。
（１）本願発明の一実施形態は、窒化物半導体層上にオーミック電極を形成する工程と、前記オーミック電極の上面および側面を覆うように金属膜を形成する工程と、前記窒化物半導体層上に前記金属膜の表面を被覆する第１絶縁膜を形成する工程と、前記第１絶縁膜が形成された状態で前記オーミック電極を熱処理する工程と、前記金属膜の表面が露出するように、前記第１絶縁膜をエッチング液を用いウェットエッチングする工程と、前記第１絶縁膜をウェットエッチングする工程の後、前記窒化物半導体層上に前記金属膜の表面を覆うように第２絶縁膜を形成する工程と、を含む半導体装置の製造方法である。
これにより、窒化物半導体層の表面からの窒素の抜け、絶縁膜の変質および／またはオーミック電極の腐食等の半導体装置の劣化を抑制できる。
（２）前記熱処理する工程は、５００℃以上で熱処理する工程を含むことが好ましい。これにより、オーミック接触のため５００℃以上で熱処理しても半導体装置の劣化を抑制できる。
（３）前記オーミック電極は、窒化物半導体層上に形成されたチタン膜またはタンタル膜と、前記チタン膜またはタンタル膜上に形成されたアルミニウム膜と、を含むことが好ましい。これにより、オーミック電極と窒化物半導体層とのオーミック接触のためアルミニウムを用いてもオーミック電極の腐食を抑制できる。
（４）前記第１絶縁膜を除去する工程において、弗酸を含むエッチング液を用い前記第１絶縁膜を除去することが好ましい。これにより、エッチング液として弗酸を用いてもオーミック電極の腐食を抑制できる。
（５）前記金属膜は金膜または金ゲルマニウム膜であることが好ましい。これにより、ウェットエッチングによりオーミック電極が腐食することを抑制できる。 [Details of Embodiments of the present invention]
First, the contents of the embodiments of the present invention will be listed and described.
(1) One embodiment of the present invention includes a step of forming an ohmic electrode on the nitride semiconductor layer, a step of forming a metal film so as to cover the upper surface and side surfaces of the ohmic electrode, and a step of forming the metal film on the nitride semiconductor layer. A step of forming a first insulating film that covers the surface of the metal film, a step of heat-treating the ohmic electrode with the first insulating film formed, and a step of exposing the surface of the metal film. After the step of wet-etching the first insulating film with an etching solution and the step of wet-etching the first insulating film, a second insulating film is formed on the nitride semiconductor layer so as to cover the surface of the metal film. It is a manufacturing method of a semiconductor device including a step of forming.
As a result, deterioration of the semiconductor device such as nitrogen escape from the surface of the nitride semiconductor layer, alteration of the insulating film and / or corrosion of the ohmic electrode can be suppressed.
(2) The heat treatment step preferably includes a step of heat treatment at 500 ° C. or higher. As a result, deterioration of the semiconductor device can be suppressed even if heat treatment is performed at 500 ° C. or higher for ohmic contact.
(3) The ohmic electrode preferably includes a titanium film or tantalum film formed on the nitride semiconductor layer and an aluminum film formed on the titanium film or tantalum film. As a result, corrosion of the ohmic electrode can be suppressed even if aluminum is used for ohmic contact between the ohmic electrode and the nitride semiconductor layer.
(4) In the step of removing the first insulating film, it is preferable to remove the first insulating film using an etching solution containing phosphoric acid. As a result, corrosion of the ohmic electrode can be suppressed even if fluoroacid is used as the etching solution.
(5) The metal film is preferably a gold film or a gold germanium film. As a result, it is possible to prevent the ohmic electrode from being corroded by wet etching.

本発明の実施形態にかかる半導体装置の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。 Specific examples of the semiconductor device according to the embodiment of the present invention will be described below with reference to the drawings. It should be noted that the present invention is not limited to these examples, and is indicated by the scope of claims, and is intended to include all modifications within the meaning and scope equivalent to the scope of claims.

［比較例１］
図１（ａ）から図１（ｅ）は、比較例１に係る半導体装置の製造方法を示す断面図である。図１（ａ）に示すように、基板１０上に窒化物半導体層１８として、電子走行層１２、電子供給層１４およびキャップ層１６を積層する。図１（ｂ）に示すように、窒化物半導体層１８上にオーミック電極２０を形成する。 [Comparative Example 1]
1 (a) to 1 (e) are cross-sectional views showing a method of manufacturing a semiconductor device according to Comparative Example 1. As shown in FIG. 1A, the electron traveling layer 12, the electron supply layer 14, and the cap layer 16 are laminated as the nitride semiconductor layer 18 on the substrate 10. As shown in FIG. 1 (b), the ohmic electrode 20 is formed on the nitride semiconductor layer 18.

図１（ｃ）に示すように、窒化物半導体層１８の表面が露出した状態で、熱処理する。これにより、オーミック電極２０と窒化物半導体層１８とがオーミック接触する。図１（ｄ）に示すように、窒化物半導体層１８上にオーミック電極２０を覆うように絶縁膜２６を形成する。図１（ｅ）に示すように、絶縁膜２６に開口を設け開口内に窒化物半導体層１８に接触するゲート電極３０を形成する。 As shown in FIG. 1 (c), the heat treatment is performed with the surface of the nitride semiconductor layer 18 exposed. As a result, the ohmic electrode 20 and the nitride semiconductor layer 18 come into ohmic contact. As shown in FIG. 1D, an insulating film 26 is formed on the nitride semiconductor layer 18 so as to cover the ohmic electrode 20. As shown in FIG. 1 (e), an opening is provided in the insulating film 26 to form a gate electrode 30 in contact with the nitride semiconductor layer 18.

比較例１では、図１（ｃ）において、窒化物半導体層１８が露出した状態で熱処理を行う。このため、窒化物半導体層１８が劣化してしまう。例えば、熱処理温度は５００℃から９００℃である。このような高い温度の熱処理により、窒化物半導体層１８の表面から窒素が抜ける。これにより、窒化物半導体層１８の表面には、ガリウムのダングリングボンド等に起因した界面準位が形成される。このような界面準位により、半導体装置を動作させたときに、電気的特性が劣化してしまう。例えば、ドレイン電流のコラプス現象などが生じる。 In Comparative Example 1, in FIG. 1C, the heat treatment is performed with the nitride semiconductor layer 18 exposed. Therefore, the nitride semiconductor layer 18 is deteriorated. For example, the heat treatment temperature is 500 ° C to 900 ° C. By such a high temperature heat treatment, nitrogen is released from the surface of the nitride semiconductor layer 18. As a result, an interface state due to gallium dangling bonds or the like is formed on the surface of the nitride semiconductor layer 18. Due to such an interface state, the electrical characteristics deteriorate when the semiconductor device is operated. For example, a collapse phenomenon of the drain current occurs.

［比較例２］
図２（ａ）から図２（ｃ）は、比較例２に係る半導体装置の製造方法を示す断面図である。図２（ａ）に示すように、比較例１の図１（ｂ）の後、窒化物半導体層１８上にオーミック電極２０を覆うように絶縁膜２４を形成する。図２（ｂ）に示すように、オーミック接触のための熱処理を行う。これにより、絶縁膜２４は絶縁膜２４ａに変質する。図２（ｃ）に示すように、比較例１と同様にゲート電極３０を形成する。 [Comparative Example 2]
2 (a) to 2 (c) are cross-sectional views showing a method of manufacturing a semiconductor device according to Comparative Example 2. As shown in FIG. 2A, after FIG. 1B of Comparative Example 1, an insulating film 24 is formed on the nitride semiconductor layer 18 so as to cover the ohmic electrode 20. As shown in FIG. 2B, heat treatment for ohmic contact is performed. As a result, the insulating film 24 is transformed into the insulating film 24a. As shown in FIG. 2C, the gate electrode 30 is formed in the same manner as in Comparative Example 1.

比較例２では、図２（ｂ）に示すように、オーミック接触のための熱処理のときに、窒化物半導体層１８が露出しておらず、窒化物半導体層の劣化が抑制される。しかし、絶縁膜２４ａは熱処理を経ることで劣化する。例えば、絶縁膜２４が窒化シリコン膜の場合、熱処理により膜内の水素が抜け欠陥となる。さらに、シリコンのダングリングボンド等に起因したキャップ層１６の窒素引き抜きが発生し、キャップ層１６の表面に界面準位が形成される。このように変質した絶縁膜２４ａが残存していると半導体装置の特性が劣化する（例えばドレイン電流のコラスプ現象などが生じる）。また、例えば絶縁膜２４が酸化アルミニウム（Ａｌ_２Ｏ_３）膜の場合、熱処理により酸化アルミニウム膜が結晶化してしまう。結晶化した絶縁膜２４ａが残存していると、この後の製造工程において寸法精度の高い加工が困難となる。 In Comparative Example 2, as shown in FIG. 2B, the nitride semiconductor layer 18 is not exposed during the heat treatment for ohmic contact, and the deterioration of the nitride semiconductor layer is suppressed. However, the insulating film 24a deteriorates due to the heat treatment. For example, when the insulating film 24 is a silicon nitride film, hydrogen in the film is released by heat treatment and becomes a defect. Further, nitrogen extraction of the cap layer 16 due to a dangling bond of silicon or the like occurs, and an interface state is formed on the surface of the cap layer 16. If the insulating film 24a altered in this way remains, the characteristics of the semiconductor device deteriorate (for example, a drain current collapsing phenomenon occurs). Further, for example, when the insulating film 24 is an aluminum oxide (Al ₂ O ₃ ) film, the aluminum oxide film is crystallized by the heat treatment. If the crystallized insulating film 24a remains, it becomes difficult to process with high dimensional accuracy in the subsequent manufacturing process.

［比較例３］
図３（ａ）から図３（ｄ）は、比較例３に係る半導体装置の製造方法を示す断面図である。図３（ａ）に示すように、比較例２の図２（ｂ）における熱処理後、オーミック電極２０を覆うように絶縁膜２４ａが形成されている。図３（ｂ）に示すように、絶縁膜２４ａを除去する。図３（ｃ）に示すように、窒化物半導体層１８上にオーミック電極２０を覆うように絶縁膜２６を形成する。図３（ｄ）に示すように、比較例１と同様にゲート電極３０を形成する。 [Comparative Example 3]
3 (a) to 3 (d) are cross-sectional views showing a method of manufacturing the semiconductor device according to Comparative Example 3. As shown in FIG. 3A, after the heat treatment in FIG. 2B of Comparative Example 2, the insulating film 24a is formed so as to cover the ohmic electrode 20. As shown in FIG. 3B, the insulating film 24a is removed. As shown in FIG. 3C, an insulating film 26 is formed on the nitride semiconductor layer 18 so as to cover the ohmic electrode 20. As shown in FIG. 3D, the gate electrode 30 is formed in the same manner as in Comparative Example 1.

比較例３では、熱処理のときに、窒化物半導体層１８が露出しておらず、窒化物半導体層の劣化が抑制される。また、熱処理により変質した絶縁膜２４を除去し、新たに絶縁膜２６を形成する。これにより、変質した絶縁膜２４ａが残存することを抑制できる。 In Comparative Example 3, the nitride semiconductor layer 18 is not exposed during the heat treatment, and the deterioration of the nitride semiconductor layer is suppressed. In addition, the insulating film 24 that has been altered by the heat treatment is removed to form a new insulating film 26. As a result, it is possible to prevent the altered insulating film 24a from remaining.

しかしながら、図３（ｂ）において、絶縁膜２４ａを除去するときに、オーミック電極２０が劣化する。例えば絶縁膜２４ａをドライエッチング法を用い除去すると、窒化物半導体層１８の表面およびオーミック電極２０にダメージが導入される。また、絶縁膜２４ａをウェットエッチング法を用い除去すると、オーミック電極２０が腐食される。例えば、オーミック電極２０が、チタン、ニッケルまたはタンタルと、アルミニウムと、を含み、絶縁膜２４ａが窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜または酸化アルミニウム膜のとき、絶縁膜２４ａを弗酸を含む溶液でエッチングすると、オーミック電極２０が腐食され、抵抗が増大する。 However, in FIG. 3B, the ohmic electrode 20 deteriorates when the insulating film 24a is removed. For example, when the insulating film 24a is removed by a dry etching method, damage is introduced to the surface of the nitride semiconductor layer 18 and the ohmic electrode 20. Further, when the insulating film 24a is removed by a wet etching method, the ohmic electrode 20 is corroded. For example, when the ohmic electrode 20 contains titanium, nickel or tantalum, and aluminum, and the insulating film 24a is a silicon nitride film, a silicon oxide film, a silicon nitride oxide film, or an aluminum oxide film, the insulating film 24a is provided with phosphoric acid. When etched with the containing solution, the aluminum electrode 20 is corroded and the resistance is increased.

比較例１から３のように、オーミック接触のための熱処理を行うと、窒化物半導体層１８、絶縁膜２４およびオーミック電極２０の少なくとも１つが劣化してしまう。以下、上記課題を解決する実施例について説明する。 When the heat treatment for ohmic contact is performed as in Comparative Examples 1 to 3, at least one of the nitride semiconductor layer 18, the insulating film 24, and the ohmic electrode 20 is deteriorated. Hereinafter, examples for solving the above problems will be described.

実施例１は、図４（ａ）から図４（ｅ）および図６（ａ）から図７（ｄ）は、実施例１に係る半導体装置の製造方法を示す断面図である。図４（ａ）に示すように、基板１０上に窒化物半導体層１８を成膜する。基板１０は、例えばＳｉＣ基板、サファイア基板またはＳｉ基板である。ＳｉＣ基板のように基板１０が透明な場合、基板１０の下面に金属膜を形成してもよい。窒化物半導体層１８は、電子走行層１２、電子供給層１４およびキャップ層１６を含む。電子走行層１２、電子供給層１４およびキャップ層１６は、それぞれ例えばＧａＮ層、ＡｌＧａＮ層およびＧａＮ層である。電子走行層１２の電子供給層１４の界面付近に２次元電子ガスが形成される。２次元電子ガスと基板１０との間の電子走行層１２はバッファ層として機能する。電子供給層１４は例えばＩｎＡｌＮ層でもよい。窒化物半導体層１８は、例えばＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法を用い成膜する。 1 is a cross-sectional view showing a method of manufacturing a semiconductor device according to the first embodiment, FIGS. 4 (a) to 4 (e) and 6 (a) to 7 (d). As shown in FIG. 4A, the nitride semiconductor layer 18 is formed on the substrate 10. The substrate 10 is, for example, a SiC substrate, a sapphire substrate, or a Si substrate. When the substrate 10 is transparent like a SiC substrate, a metal film may be formed on the lower surface of the substrate 10. The nitride semiconductor layer 18 includes an electron traveling layer 12, an electron supply layer 14, and a cap layer 16. The electron traveling layer 12, the electron supply layer 14, and the cap layer 16 are, for example, a GaN layer, an AlGaN layer, and a GaN layer, respectively. A two-dimensional electron gas is formed near the interface of the electron supply layer 14 of the electron traveling layer 12. The electron traveling layer 12 between the two-dimensional electron gas and the substrate 10 functions as a buffer layer. The electron supply layer 14 may be, for example, an InAlN layer. The nitride semiconductor layer 18 is formed into a film by using, for example, a MOCVD (Metal Organic Chemical Vapor Deposition) method.

素子分離領域において電子走行層１２まで達する溝（不図示）を形成することにより、トランジスタ間をアイソレーション（素子分離）する。このとき、この後のパターン形成のためのアライメントマークを同時に形成してもよい。 Isolation (element separation) between transistors is performed by forming a groove (not shown) reaching the electron traveling layer 12 in the element separation region. At this time, the alignment mark for the subsequent pattern formation may be formed at the same time.

図４（ｂ）に示すように、窒化物半導体層１８上に開口５１を有するマスク層５０を形成する。マスク層５０は例えばフォトレジストである。図４（ｃ）に示すように、開口５１から露出した窒化物半導体層１８の上面およびマスク層５０上面にオーミック電極２０および金属膜２１を蒸着法を用い形成する。オーミック電極２０は、ソース電極およびドレイン電極である。金属膜２１はオーミック電極２０と同じ金属膜であるが、マスク層５０上の金属膜を金属膜２１として図示する。オーミック電極２０および金属膜２１を形成するときに、原子は矢印６０のように、窒化物半導体層１８のほぼ法線方向から飛来するようにする。また、オーミック電極２０は、キャップ層１６および電子供給層１４に形成されたリセス内（例えばリセスの底面が電子供給層１４内にある）に形成されてもよい。 As shown in FIG. 4B, a mask layer 50 having an opening 51 is formed on the nitride semiconductor layer 18. The mask layer 50 is, for example, a photoresist. As shown in FIG. 4C, the ohmic electrode 20 and the metal film 21 are formed on the upper surface of the nitride semiconductor layer 18 and the upper surface of the mask layer 50 exposed from the opening 51 by a vapor deposition method. The ohmic electrode 20 is a source electrode and a drain electrode. The metal film 21 is the same metal film as the ohmic electrode 20, but the metal film on the mask layer 50 is shown as the metal film 21. When forming the ohmic electrode 20 and the metal film 21, the atoms are made to fly from substantially the normal direction of the nitride semiconductor layer 18 as shown by the arrow 60. Further, the ohmic electrode 20 may be formed in the recess formed in the cap layer 16 and the electron supply layer 14 (for example, the bottom surface of the recess is in the electron supply layer 14).

図４（ｄ）に示すように、オーミック電極２０および金属膜２１上に金属膜２２および２３を蒸着法を用い形成する。例えば金属膜２２は金属膜２１の表面に接している。金属膜２３は金属膜２２と同じ金属膜であるが、マスク層５０上の金属膜を金属膜２３として開口５１内の金属膜２２と区別して図示する。金属膜２２および２３の原子は、矢印６２のように窒化物半導体層１８の法線方向６４から角度θ傾斜した方向から飛来するようにする。例えば、基板１０を原子の飛来方向から傾け、かつ基板１０を自転させることにより、矢印６２のように、原子が斜め方向から飛来する。図４（ｅ）に示すように、マスク層５０を除去することにより、マスク層５０上に形成された金属膜２１および２３がリフトオフされる。 As shown in FIG. 4D, the metal films 22 and 23 are formed on the ohmic electrode 20 and the metal film 21 by a vapor deposition method. For example, the metal film 22 is in contact with the surface of the metal film 21. The metal film 23 is the same metal film as the metal film 22, but the metal film on the mask layer 50 is shown as the metal film 23 to distinguish it from the metal film 22 in the opening 51. The atoms of the metal films 22 and 23 are made to fly from the direction inclined by an angle θ from the normal direction 64 of the nitride semiconductor layer 18 as shown by the arrow 62. For example, by tilting the substrate 10 from the direction in which the atoms fly and rotating the substrate 10, the atoms fly in the oblique direction as shown by the arrow 62. As shown in FIG. 4 (e), by removing the mask layer 50, the metal films 21 and 23 formed on the mask layer 50 are lifted off.

図５は、実施例１におけるオーミック電極２０および金属膜２２の断面を示す図である。図５に示すように、オーミック電極２０は、積層された金属膜２０ａから２０ｄを有している。金属膜２０ａから２０ｄは、例えばそれぞれ膜厚が２０ｎｍのチタン膜、膜厚が１００ｎｍのアルミニウム膜、膜厚が２０ｎｍのチタン膜（またはニッケル膜）および膜厚が５０ｎｍの金膜である。金属膜２０ａおよび２０ｃは、タンタル膜でもよい。金属膜２２は、例えば膜厚が５０ｎｍの金膜である。 FIG. 5 is a diagram showing a cross section of the ohmic electrode 20 and the metal film 22 in the first embodiment. As shown in FIG. 5, the ohmic electrode 20 has the laminated metal films 20a to 20d. The metal films 20a to 20d are, for example, a titanium film having a film thickness of 20 nm, an aluminum film having a film thickness of 100 nm, a titanium film (or nickel film) having a film thickness of 20 nm, and a gold film having a film thickness of 50 nm, respectively. The metal films 20a and 20c may be tantalum films. The metal film 22 is, for example, a gold film having a film thickness of 50 nm.

図４（ｃ）のように、オーミック電極２０を形成すると、金属膜２０ｄが金属膜２０ｃの側面を覆う場合もあるが、金属膜２０ｃの側面を完全には覆わない、または膜厚が不十分である。金属膜２２は、図４（ｄ）のように、図４（ｃ）より斜め方向から原子が飛来するように蒸着するため、オーミック電極２０の側面に厚い金属膜２２が形成される。金属膜２２がオーミック電極２０の側面を保護するため、オーミック電極２０の側面に形成された金属膜２２の膜厚は例えば２０ｎｍ以上である。 When the ohmic electrode 20 is formed as shown in FIG. 4C, the metal film 20d may cover the side surface of the metal film 20c, but the side surface of the metal film 20c is not completely covered or the film thickness is insufficient. Is. As shown in FIG. 4 (d), the metal film 22 is vapor-deposited so that atoms fly from an oblique direction from FIG. 4 (c), so that a thick metal film 22 is formed on the side surface of the ohmic electrode 20. Since the metal film 22 protects the side surface of the ohmic electrode 20, the film thickness of the metal film 22 formed on the side surface of the ohmic electrode 20 is, for example, 20 nm or more.

図６（ａ）に示すように、窒化物半導体層１８上に金属膜２２を覆うように絶縁膜２４を形成する。絶縁膜２４は、例えば膜厚が４０ｎｍの窒化シリコン膜でありＣＶＤ法を用い形成する。絶縁膜２４は、酸化アルミニウム膜でありＡＬＤ（Atomic Layer deposition）法を用い形成してもよい。絶縁膜２４は、酸化シリコン膜または窒化酸化シリコン膜でもよい。絶縁膜２４の膜厚は例えば２０ｎｍから５０ｎｍである。絶縁膜２４の膜厚は、熱処理の保護膜として機能しかつ熱応力により歪および／または成膜時のダメージを考慮して決定する。 As shown in FIG. 6A, the insulating film 24 is formed on the nitride semiconductor layer 18 so as to cover the metal film 22. The insulating film 24 is, for example, a silicon nitride film having a film thickness of 40 nm and is formed by using a CVD method. The insulating film 24 is an aluminum oxide film and may be formed by using an ALD (Atomic Layer deposition) method. The insulating film 24 may be a silicon oxide film or a silicon nitride film. The film thickness of the insulating film 24 is, for example, 20 nm to 50 nm. The film thickness of the insulating film 24 is determined in consideration of strain and / or damage during film formation due to thermal stress, which functions as a protective film for heat treatment.

図６（ｂ）に示すように、オーミック電極２０を熱処理する。これにより、オーミック電極２０と窒化物半導体層１８のキャップ層１６とがオーミック接触する。絶縁膜２４は２４ａに変質する。熱処理は、例えばＲＴＡ（Rapid Thermal Anneal)法を用い８５０℃、３０秒行う。熱処理温度および熱処理時間は、例えば５００℃から９００℃および３０秒から６０秒である。オーミック接触のため、金属膜２０ａがチタン膜のとき、熱処理温度は７００℃から９００℃が好ましい。金属膜２０ａがタンタル膜のとき、熱処理温度は５００℃から７００℃が好ましい。熱処理時間は例えば３０秒から１分である。 As shown in FIG. 6B, the ohmic electrode 20 is heat-treated. As a result, the ohmic electrode 20 and the cap layer 16 of the nitride semiconductor layer 18 come into ohmic contact. The insulating film 24 is transformed into 24a. The heat treatment is performed at 850 ° C. for 30 seconds using, for example, the RTA (Rapid Thermal Anneal) method. The heat treatment temperature and heat treatment time are, for example, 500 ° C. to 900 ° C. and 30 seconds to 60 seconds. For ohmic contact, when the metal film 20a is a titanium film, the heat treatment temperature is preferably 700 ° C. to 900 ° C. When the metal film 20a is a tantalum film, the heat treatment temperature is preferably 500 ° C. to 700 ° C. The heat treatment time is, for example, 30 seconds to 1 minute.

金属膜２０ａのチタン膜またはタンタル膜は、キャップ層１６の表面の酸化層を還元させるゲッタリング効果と共に、キャップ層１６中の窒素と反応して、低抵抗のＴｉＮをキャップ層１６側に形成する。これにより、低抵抗なＴｉＮが２次元電子ガス近傍にまで形成される。このため、２層目の金属膜２０ｂのアルミニウム膜と２次元電子ガスとがトンネル効果によりコンタクトされやすくなる。金属膜２０ｃのチタン膜、ニッケル膜またはタンタル膜は、金属膜２０ｂと２０ｄとのバリア層である。金属膜２０ｄの金膜は金属膜２０ａから２０ｃの酸化を抑制する。また、金属膜２０ｄの金膜は上層との接触抵抗を低下させるための膜である。 The titanium film or tantalum film of the metal film 20a reacts with nitrogen in the cap layer 16 to form low resistance TiN on the cap layer 16 side, together with a gettering effect of reducing the oxide layer on the surface of the cap layer 16. .. As a result, low resistance TiN is formed even in the vicinity of the two-dimensional electron gas. Therefore, the aluminum film of the second metal film 20b and the two-dimensional electron gas are easily contacted by the tunnel effect. The titanium film, nickel film or tantalum film of the metal film 20c is a barrier layer between the metal films 20b and 20d. The gold film of the metal film 20d suppresses the oxidation of the metal films 20a to 20c. The gold film of the metal film 20d is a film for reducing the contact resistance with the upper layer.

図６（ｃ）に示すように、金属膜２２が腐食されないエッチング液を用い絶縁膜２４ａをウェットエッチングする。絶縁膜２４ａが例えば窒化シリコン膜、酸化アルミニウム膜、酸化シリコン膜または窒化酸化シリコン膜の場合、絶縁膜２４ａは例えば緩衝弗酸（バッファード弗酸）を用いたウェットエッチングにより除去する。金は、緩衝弗酸等の酸またはアルカリに腐食され難い。金膜である金属膜２２がオーミック電極２０を保護するため、オーミック電極２０の腐食が抑制される。 As shown in FIG. 6C, the insulating film 24a is wet-etched with an etching solution that does not corrode the metal film 22. When the insulating film 24a is, for example, a silicon nitride film, an aluminum oxide film, a silicon oxide film, or a silicon nitride film, the insulating film 24a is removed by wet etching using, for example, buffered phosphoric acid. Gold is not easily corroded by acids such as buffered phosphoric acid or alkalis. Since the metal film 22 which is a gold film protects the ohmic electrode 20, corrosion of the ohmic electrode 20 is suppressed.

図６（ｄ）に示すように、窒化物半導体層１８上に金属膜２２を覆うように絶縁膜２６を形成する。絶縁膜２６は、例えば膜厚が４０ｎｍの窒化シリコン膜でありＣＶＤ法を用い形成する。絶縁膜２６は、酸化アルミニウム膜でありＡＬＤ（Atomic Layer deposition）法を用い形成してもよい。絶縁膜２６は、酸化シリコン膜または窒化酸化シリコン膜でもよい。 As shown in FIG. 6D, the insulating film 26 is formed on the nitride semiconductor layer 18 so as to cover the metal film 22. The insulating film 26 is, for example, a silicon nitride film having a film thickness of 40 nm and is formed by using a CVD method. The insulating film 26 is an aluminum oxide film and may be formed by using an ALD (Atomic Layer deposition) method. The insulating film 26 may be a silicon oxide film or a silicon nitride film.

図７（ａ）に示すように、絶縁膜２６上に開口５３を有するマスク層５２を形成する。マスク層５２は例えばフォトレジストである。マスク層５２をマスクに絶縁膜２６を除去する。図７（ｂ）に示すように、マスク層５２を除去した後、絶縁膜２６の開口を覆うようにゲート電極３０を形成する。ゲート電極３０は、例えば窒化物半導体層１８側から膜厚が８０ｎｍのニッケル膜および膜厚が３００ｎｍの金膜であり、蒸着法およびリフトオフ法を用い形成する。 As shown in FIG. 7A, a mask layer 52 having an opening 53 is formed on the insulating film 26. The mask layer 52 is, for example, a photoresist. The insulating film 26 is removed by using the mask layer 52 as a mask. As shown in FIG. 7B, after removing the mask layer 52, the gate electrode 30 is formed so as to cover the opening of the insulating film 26. The gate electrode 30 is, for example, a nickel film having a film thickness of 80 nm and a gold film having a film thickness of 300 nm from the nitride semiconductor layer 18 side, and is formed by a vapor deposition method and a lift-off method.

図７（ｃ）に示すように、絶縁膜２６およびゲート電極３０上に層間膜３２を形成する。層間膜３２は、例えば窒化シリコン膜等の絶縁膜であり、ＣＶＤ法を用い形成する。層間膜３２は、酸化シリコン膜または窒化酸化シリコン膜でもよい。 As shown in FIG. 7C, an interlayer film 32 is formed on the insulating film 26 and the gate electrode 30. The interlayer film 32 is an insulating film such as a silicon nitride film, and is formed by using a CVD method. The interlayer film 32 may be a silicon oxide film or a silicon nitride film.

図７（ｄ）に示すように、層間膜３２に開口を設ける。開口を介し金属膜２２と接触する配線層３４を形成する。配線層３４は、例えば金膜であり、メッキ法を用い形成する。 As shown in FIG. 7D, an opening is provided in the interlayer film 32. A wiring layer 34 is formed in contact with the metal film 22 through the opening. The wiring layer 34 is, for example, a gold film, and is formed by using a plating method.

実施例１によれば、図４（ｃ）のように、窒化物半導体層１８上にオーミック電極２０を形成する。図４（ｄ）および図５のように、オーミック電極２０の上面および側面を覆うように金属膜２２（金を含む膜）を形成する。図６（ａ）のように、窒化物半導体層１８上に金属膜２２の表面を被覆する絶縁膜２４（第１絶縁膜）を形成する。図６（ｂ）のように、絶縁膜２４が形成された状態でオーミック電極２０と窒化物半導体層１８とをオーミック接触させるように熱処理する。図６（ｃ）のように、金属膜２２の表面が露出するように、金属膜２２が腐食されないエッチング液を用い絶縁膜２４ａをウェットエッチングする。図６（ｄ）のように、窒化物半導体層１８上に金属膜２２の表面を覆うように絶縁膜２６（第２絶縁膜）を形成する。 According to the first embodiment, the ohmic electrode 20 is formed on the nitride semiconductor layer 18 as shown in FIG. 4 (c). As shown in FIGS. 4 (d) and 5, a metal film 22 (a film containing gold) is formed so as to cover the upper surface and the side surface of the ohmic electrode 20. As shown in FIG. 6A, an insulating film 24 (first insulating film) that covers the surface of the metal film 22 is formed on the nitride semiconductor layer 18. As shown in FIG. 6B, the ohmic electrode 20 and the nitride semiconductor layer 18 are heat-treated so as to make ohmic contact with the insulating film 24 formed. As shown in FIG. 6C, the insulating film 24a is wet-etched with an etching solution that does not corrode the metal film 22 so that the surface of the metal film 22 is exposed. As shown in FIG. 6D, an insulating film 26 (second insulating film) is formed on the nitride semiconductor layer 18 so as to cover the surface of the metal film 22.

図６（ｂ）のように、オーミック接触のための熱処理するときに、窒化物半導体層１８の表面が絶縁膜２４で覆われているため、比較例１のような窒化物半導体層１８の表面の窒素抜け等に起因した劣化を抑制できる。図６（ｃ）のように、熱処理により変質した絶縁膜２４ａを除去し、図６（ｄ）のように、絶縁膜２６を形成する。このため、比較例２のような変質した絶縁膜２４ａによる半導体装置の特性の劣化が抑制できる。図６（ｃ）のように、絶縁膜２４ａをウェットエッチングするときに、オーミック電極２０の表面が金属膜２２に保護されている。これにより、比較例３のようなオーミック電極２０の腐食等による劣化が抑制できる。以上のように、窒化物半導体層１８の表面からの窒素抜け、絶縁膜２４の変質および／またはオーミック電極２０の腐食等の半導体装置の劣化を抑制できる。 As shown in FIG. 6B, since the surface of the nitride semiconductor layer 18 is covered with the insulating film 24 during the heat treatment for ohmic contact, the surface of the nitride semiconductor layer 18 as in Comparative Example 1 Deterioration due to nitrogen loss, etc. can be suppressed. As shown in FIG. 6 (c), the insulating film 24a altered by the heat treatment is removed, and the insulating film 26 is formed as shown in FIG. 6 (d). Therefore, deterioration of the characteristics of the semiconductor device due to the altered insulating film 24a as in Comparative Example 2 can be suppressed. As shown in FIG. 6C, the surface of the ohmic electrode 20 is protected by the metal film 22 when the insulating film 24a is wet-etched. As a result, deterioration of the ohmic electrode 20 due to corrosion or the like as in Comparative Example 3 can be suppressed. As described above, deterioration of the semiconductor device such as nitrogen escape from the surface of the nitride semiconductor layer 18, alteration of the insulating film 24 and / or corrosion of the ohmic electrode 20 can be suppressed.

比較例１では、オーミック接触のための熱処理を５００℃以上で行うと、窒化物半導体層１８の表面からの窒素抜けのように窒化物半導体層が劣化する。また、比較例２では変質した絶縁膜２４ａが残存する。窒化物半導体層１８および絶縁膜２４は６００℃以上でより劣化し、７００℃以上でさらに劣化する。実施例１によれば、図６（ｂ）において５００℃以上、６００℃以上または７００℃以上で熱処理しても、窒化物半導体層１８の表面からの窒素抜けおよび／または変質した絶縁膜２４ａが残存することを抑制できる。 In Comparative Example 1, when the heat treatment for ohmic contact is performed at 500 ° C. or higher, the nitride semiconductor layer deteriorates like nitrogen escape from the surface of the nitride semiconductor layer 18. Further, in Comparative Example 2, the altered insulating film 24a remains. The nitride semiconductor layer 18 and the insulating film 24 are further deteriorated at 600 ° C. or higher, and further deteriorated at 700 ° C. or higher. According to the first embodiment, even if the heat treatment is performed at 500 ° C. or higher, 600 ° C. or higher, or 700 ° C. or higher in FIG. 6B, nitrogen escape from the surface of the nitride semiconductor layer 18 and / or the altered insulating film 24a is formed. It can be suppressed from remaining.

図５のように、オーミック電極２０は、窒化物半導体層１８上に形成されたチタン膜またはタンタル膜と、チタン膜またはタンタル膜上に形成されたアルミニウム膜と、を含む。これにより、窒化物半導体層１８とオーミック電極２０とのオーミック接触を得ることができる。また、オーミック電極２０は、アルミニウム膜上に形成されたチタン膜、ニッケル膜またはタンタル膜を含む。これにより、窒化物半導体層１８とオーミック電極２０とのオーミック接触を得ることができる。 As shown in FIG. 5, the ohmic electrode 20 includes a titanium film or tantalum film formed on the nitride semiconductor layer 18 and an aluminum film formed on the titanium film or tantalum film. As a result, ohmic contact between the nitride semiconductor layer 18 and the ohmic electrode 20 can be obtained. Further, the ohmic electrode 20 includes a titanium film, a nickel film or a tantalum film formed on an aluminum film. As a result, ohmic contact between the nitride semiconductor layer 18 and the ohmic electrode 20 can be obtained.

これらの金属は、絶縁膜２４のエッチング液により腐食されやすい。そこで、実施例１のように金属膜２２を設けることで、オーミック電極２０の腐食を抑制できる。 These metals are easily corroded by the etching solution of the insulating film 24. Therefore, by providing the metal film 22 as in the first embodiment, corrosion of the ohmic electrode 20 can be suppressed.

これらの金属は、弗酸を含むエッチング液により特に腐食する。よって、図６（ｃ）のように、弗酸を含むエッチング液を用い絶縁膜２４ａを除去する場合、金属膜２２を設けることが好ましい。 These metals are particularly corroded by etching solutions containing fluoroacids. Therefore, as shown in FIG. 6C, when the insulating film 24a is removed by using an etching solution containing phosphoric acid, it is preferable to provide the metal film 22.

金からなる膜は、弗酸等の酸およびアルカリ溶液に対し腐食されない。よって、金属膜２２は金膜または金ゲルマニウム膜であることが好ましい。 The gold film is not corroded by acids such as phosphoric acid and alkaline solutions. Therefore, the metal film 22 is preferably a gold film or a gold germanium film.

絶縁膜２４は、例えば窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜または酸化アルミニウム膜である。これらの絶縁膜は熱処理の保護膜に好適である。しかし、これらの絶縁膜は、熱処理により変質しやすい。また、これら絶縁膜を除去するためには、弗酸を含むエッチング液を用いる。よって、オーミック電極２０の腐食抑制のため金属膜２２を設けることが好ましい。 The insulating film 24 is, for example, a silicon nitride film, a silicon oxide film, a silicon nitride film, or an aluminum oxide film. These insulating films are suitable as protective films for heat treatment. However, these insulating films are easily deteriorated by heat treatment. Further, in order to remove these insulating films, an etching solution containing phosphoric acid is used. Therefore, it is preferable to provide the metal film 22 in order to suppress the corrosion of the ohmic electrode 20.

絶縁膜２６は、例えば窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜または酸化アルミニウム膜である。金属膜２２が金膜の場合、絶縁膜２６をＡＬＤ法を用い形成することが好ましい。ＡＬＤ法は表面反応を利用して成膜する方法であり、下地金属により製膜される膜厚および／または膜質が変わることがある。オーミック電極２０の露出している部分は全てが金膜で覆われている。このため、金属膜２２の膜厚および／または膜質を均一にできる。これにより、オーミック電極２０剥がれ等を抑制できる。 The insulating film 26 is, for example, a silicon nitride film, a silicon oxide film, a silicon nitride film, or an aluminum oxide film. When the metal film 22 is a gold film, it is preferable to form the insulating film 26 by using the ALD method. The ALD method is a method of forming a film by utilizing a surface reaction, and the film thickness and / or film quality formed by the base metal may change. The exposed portion of the ohmic electrode 20 is entirely covered with a gold film. Therefore, the film thickness and / or film quality of the metal film 22 can be made uniform. As a result, peeling of the ohmic electrode 20 and the like can be suppressed.

オーミック電極２０を形成するときに、図４（ｂ）のように、窒化物半導体層１８上に開口５１を有するマスク層５０を形成する。図４（ｃ）のように、マスク層５０をマスクに窒化物半導体層１８上に蒸着法を用いオーミック電極２０を形成する。金属膜２２を形成するときに、図４（ｄ）のように、マスク層５０をマスクに、金属膜２２を形成する。このとき、窒化物半導体層１８の上面の法線方向６４に対する原子の入射角度θが図４（ｃ）においてオーミック電極２０を形成する工程の入射角度より大きくなるような蒸着法を用いる。これにより、図５のように、金属膜２２は、オーミック電極２０の側面を覆うように形成される。 When forming the ohmic electrode 20, a mask layer 50 having an opening 51 is formed on the nitride semiconductor layer 18 as shown in FIG. 4 (b). As shown in FIG. 4C, the ohmic electrode 20 is formed on the nitride semiconductor layer 18 using the mask layer 50 as a mask by a vapor deposition method. When forming the metal film 22, the metal film 22 is formed by using the mask layer 50 as a mask as shown in FIG. 4D. At this time, a thin-film deposition method is used in which the incident angle θ of the atoms with respect to the normal direction 64 of the upper surface of the nitride semiconductor layer 18 is larger than the incident angle in the step of forming the ohmic electrode 20 in FIG. 4C. As a result, as shown in FIG. 5, the metal film 22 is formed so as to cover the side surface of the ohmic electrode 20.

また、同じマスク層５０を用いオーミック電極２０と金属膜２２を形成するため、製造工程の簡略化が可能となる。 Further, since the ohmic electrode 20 and the metal film 22 are formed by using the same mask layer 50, the manufacturing process can be simplified.

実施例２は、オーミック電極２０と金属膜２２を別のマスク層を用い形成する例である。図８（ａ）から図９（ｃ）は、実施例２に係る半導体装置の製造方法を示す断面図である。図８（ａ）に示すように、実施例１の図４（ｂ）と同様に、窒化物半導体層１８上に開口幅Ｗ１の開口５１を有するマスク層５０を形成する。図８（ｂ）に示すように、実施例１の図４（ｃ）と同様に、マスク層５０をマスクにオーミック電極２０および金属膜２１を形成する。 The second embodiment is an example in which the ohmic electrode 20 and the metal film 22 are formed by using different mask layers. 8 (a) to 9 (c) are cross-sectional views showing a method of manufacturing the semiconductor device according to the second embodiment. As shown in FIG. 8A, a mask layer 50 having an opening 51 having an opening width W1 is formed on the nitride semiconductor layer 18 in the same manner as in FIG. 4B of the first embodiment. As shown in FIG. 8 (b), the ohmic electrode 20 and the metal film 21 are formed using the mask layer 50 as a mask in the same manner as in FIG. 4 (c) of the first embodiment.

図８（ｃ）に示すように、マスク層５０を除去することで金属膜２１をリフトオフする。図８（ｄ）に示すように、窒化物半導体層１８上に開口幅Ｗ２の開口５５を有するマスク層５４を形成する。マスク層５４は例えばフォトレジストである。開口５５はオーミック電極２０に重なるように設ける。 As shown in FIG. 8C, the metal film 21 is lifted off by removing the mask layer 50. As shown in FIG. 8D, a mask layer 54 having an opening 55 having an opening width W2 is formed on the nitride semiconductor layer 18. The mask layer 54 is, for example, a photoresist. The opening 55 is provided so as to overlap the ohmic electrode 20.

図９（ａ）に示すように、オーミック電極２０およびマスク層５４上に金属膜２２および金属膜２３を形成する。図９（ｂ）に示すように、マスク層５４を除去することで金属膜２３をリフトオフする。図９（ｃ）に示すように、実施例１の図６（ａ）から図７（ｄ）と同様の工程を行う。 As shown in FIG. 9A, the metal film 22 and the metal film 23 are formed on the ohmic electrode 20 and the mask layer 54. As shown in FIG. 9B, the metal film 23 is lifted off by removing the mask layer 54. As shown in FIG. 9 (c), the same steps as those in FIGS. 6 (a) to 7 (d) of the first embodiment are performed.

図１０は、実施例２におけるオーミック電極２０および金属膜２２の断面を示す図である。図１０に示すように、オーミック電極２０および金属膜２２の幅は、ほぼ開口幅Ｗ１およびＷ２となる。開口幅Ｗ２を開口幅Ｗ１より十分大きくすれば、オーミック電極２０の側面は金属膜２２に完全に覆われる。その他の製造工程は実施例１と同じであり説明を省略する。 FIG. 10 is a diagram showing a cross section of the ohmic electrode 20 and the metal film 22 in the second embodiment. As shown in FIG. 10, the widths of the ohmic electrode 20 and the metal film 22 are substantially the opening widths W1 and W2. If the opening width W2 is made sufficiently larger than the opening width W1, the side surface of the ohmic electrode 20 is completely covered with the metal film 22. The other manufacturing steps are the same as those in the first embodiment, and the description thereof will be omitted.

実施例２によれば、図８（ａ）のようにオーミック電極２０を形成するときに、窒化物半導体層１８上に開口５１（第１開口）を有するマスク層５０（第１マスク）を形成する。図８（ｂ）のように、マスク層５０をマスクに窒化物半導体層１８上に前記オーミック電極２０を形成する。金属膜２２を形成するとき、図８（ｃ）のように、マスク層５０を除去した後、図８（ｄ）のように、窒化物半導体層１８上にオーミック電極２０を含み開口５１より広い開口５５（第２開口）を有するマスク層５４（第２マスク層）を形成する。図９（ａ）のように、マスク層５４をマスクに窒化物半導体層１８上に金属膜２２を形成する。これにより、図１０のように、金属膜２２は、オーミック電極２０の側面を覆うように形成される。 According to the second embodiment, when the ohmic electrode 20 is formed as shown in FIG. 8A, a mask layer 50 (first mask) having an opening 51 (first opening) is formed on the nitride semiconductor layer 18. To do. As shown in FIG. 8B, the ohmic electrode 20 is formed on the nitride semiconductor layer 18 with the mask layer 50 as a mask. When the metal film 22 is formed, after the mask layer 50 is removed as shown in FIG. 8 (c), the ohmic electrode 20 is included on the nitride semiconductor layer 18 and is wider than the opening 51 as shown in FIG. 8 (d). A mask layer 54 (second mask layer) having an opening 55 (second opening) is formed. As shown in FIG. 9A, the metal film 22 is formed on the nitride semiconductor layer 18 with the mask layer 54 as a mask. As a result, as shown in FIG. 10, the metal film 22 is formed so as to cover the side surface of the ohmic electrode 20.

図８（ｂ）におけるオーミック電極２０を形成する原子の入射角度と図８（ｄ）における金属膜２２を形成する原子の入射角度は同じでもよいし異なっていてもよい。例えば、オーミック電極２０を形成する装置と金属膜２２を形成する装置は同じでもよい。これにより、実施例１と比べ成膜装置を削減できる。オーミック電極２０および金属膜２２は蒸着法により形成してもよいしスパッタリング法を用い形成してもよい。 The incident angle of the atom forming the ohmic electrode 20 in FIG. 8 (b) and the incident angle of the atom forming the metal film 22 in FIG. 8 (d) may be the same or different. For example, the device for forming the ohmic electrode 20 and the device for forming the metal film 22 may be the same. As a result, the number of film forming apparatus can be reduced as compared with the first embodiment. The ohmic electrode 20 and the metal film 22 may be formed by a vapor deposition method or a sputtering method.

実施例３は、絶縁膜２６の形成前にゲート電極３０を形成する例である。図１１（ａ）から図１１（ｃ）は、実施例３に係る半導体装置の製造方法を示す断面図である。図１１（ａ）に示すように、実施例１の図６（ｃ）または実施例２の図９（ａ）の後に、実施例１の図７（ｂ）と同様に窒化物半導体層１８上にゲート電極３０を形成する。図１１（ｂ）に示すように、窒化物半導体層１８上に、金属膜２２およびゲート電極３０を覆うように絶縁膜２６を形成する。絶縁膜２６はＣＶＤ法またはＡＬＤ法を用い形成する。特に、絶縁膜２６をＡＬＤ法を用い形成することで、絶縁膜２６をゲート電極３０の庇の下まで均一に形成できる。 Example 3 is an example in which the gate electrode 30 is formed before the insulating film 26 is formed. 11 (a) to 11 (c) are cross-sectional views showing a method of manufacturing the semiconductor device according to the third embodiment. As shown in FIG. 11 (a), after FIG. 6 (c) of Example 1 or FIG. 9 (a) of Example 2, on the nitride semiconductor layer 18 as in FIG. 7 (b) of Example 1. The gate electrode 30 is formed in the. As shown in FIG. 11B, an insulating film 26 is formed on the nitride semiconductor layer 18 so as to cover the metal film 22 and the gate electrode 30. The insulating film 26 is formed by using a CVD method or an ALD method. In particular, by forming the insulating film 26 by using the ALD method, the insulating film 26 can be uniformly formed under the eaves of the gate electrode 30.

図１１（ｃ）に示すように、実施例１の図７（ｂ）から図７（ｄ）と同様の工程を行う。その他の製造工程は実施例１および２と同じであり説明を省略する。 As shown in FIG. 11 (c), the same steps as in FIGS. 7 (b) to 7 (d) of Example 1 are performed. Other manufacturing steps are the same as in Examples 1 and 2, and the description thereof will be omitted.

実施例１および２のように、絶縁膜２６の形成後にゲート電極３０を形成してもよい。実施例３のように、ゲート電極３０の形成後に絶縁膜２６を形成してもよい。 As in Examples 1 and 2, the gate electrode 30 may be formed after the insulating film 26 is formed. As in the third embodiment, the insulating film 26 may be formed after the gate electrode 30 is formed.

実施例４は、キャップ層１６を除去し電子供給層１４上にオーミック電極２０を形成する例である。図１２（ａ）から図１２（ｃ）は、実施例４に係る半導体装置の製造方法を示す断面図である。図１２（ａ）に示すように、窒化物半導体層１８上に開口５１を有するマスク層５０を形成する。マスク層５０をマスクにキャップ層１６を除去する。 Example 4 is an example in which the cap layer 16 is removed and the ohmic electrode 20 is formed on the electron supply layer 14. 12 (a) to 12 (c) are cross-sectional views showing a method of manufacturing the semiconductor device according to the fourth embodiment. As shown in FIG. 12A, a mask layer 50 having an opening 51 is formed on the nitride semiconductor layer 18. The cap layer 16 is removed by using the mask layer 50 as a mask.

図１２（ｂ）に示すように、実施例１の図４（ｃ）から図４（ｅ）または実施例２の図８（ｂ）から図９（ｂ）と同様に、電子供給層１４上に接触するオーミック電極２０を形成する。オーミック電極２０を覆う金属膜２２を形成する。このとき、オーミック電極２０および金属膜２２の両方がキャップ層１６に埋め込まれていてもよいし、オーミック電極２０のみがキャップ層１６に埋め込まれ金属膜２２はキャップ層１６に埋め込まれていなくてもよい。 As shown in FIG. 12 (b), similarly to FIGS. 4 (c) to 4 (e) of Example 1 or FIGS. 8 (b) to 9 (b) of Example 2, on the electron supply layer 14. Form an ohmic electrode 20 in contact with. A metal film 22 covering the ohmic electrode 20 is formed. At this time, both the ohmic electrode 20 and the metal film 22 may be embedded in the cap layer 16, or only the ohmic electrode 20 may be embedded in the cap layer 16 and the metal film 22 may not be embedded in the cap layer 16. Good.

図１２（ｃ）に示すように、実施例１の図６（ａ）から図７（ｄ）と同様の工程、または実施例３の図１１（ａ）から図１１（ｃ）と同様の工程を行う。その他の製造工程は実施例１から３と同じであり説明を省略する。 As shown in FIG. 12 (c), the same steps as in FIGS. 6 (a) to 7 (d) of Example 1, or the same steps as in FIGS. 11 (a) to 11 (c) of Example 3. I do. Other manufacturing steps are the same as those in Examples 1 to 3, and the description thereof will be omitted.

実施例１および３のように、オーミック電極２０をキャップ層１６に接触するように形成してもよい。実施例４のように、オーミック電極２０を電子供給層１４に接触するように形成してもよい。絶縁膜２６の形成後にゲート電極３０を形成してもよいし、実施例３のように、ゲート電極３０の形成後に絶縁膜２６を形成してもよい。 The ohmic electrode 20 may be formed so as to be in contact with the cap layer 16 as in Examples 1 and 3. The ohmic electrode 20 may be formed so as to be in contact with the electron supply layer 14, as in the fourth embodiment. The gate electrode 30 may be formed after the insulating film 26 is formed, or the insulating film 26 may be formed after the gate electrode 30 is formed as in the third embodiment.

実施例１から４では、半導体装置として、オーミック電極２０間にゲート電極３０が設けられ、電子走行層１２および電子走行層１２上に形成された電子供給層１４を有するＨＥＭＴ（High Electron Mobility Transistor）を例に説明した。ＨＥＭＴ以外の半導体装置のオーミック装置に実施例１から４の方法を適用してもよい。窒化物半導体とは、窒素（Ｎ）を含む半導体であり、例えば窒化ガリウム（ＧａＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、窒化インジウム（ＩｎＮ）、および窒化アルミニウムインジウムガリウム（ＡｌＩｎＧａＮ）などである。 In Examples 1 to 4, HEMT (High Electron Mobility Transistor) having a gate electrode 30 provided between the ohmic electrodes 20 and an electron supply layer 14 formed on the electron traveling layer 12 and the electron traveling layer 12 as a semiconductor device. Was explained as an example. The methods of Examples 1 to 4 may be applied to ohmic devices of semiconductor devices other than HEMTs. Nitride semiconductors are semiconductors containing nitrogen (N), such as gallium nitride (GaN), aluminum gallium nitride (AlGaN), indium gallium nitride (InGaN), indium nitride (InN), and indium gallium nitride (AlInGaN). ) And so on.

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。 It should be considered that the embodiments disclosed this time are exemplary in all respects and not restrictive. The scope of the present invention is indicated by the scope of claims, not the above-mentioned meaning, and is intended to include all modifications within the meaning and scope equivalent to the scope of claims.

（付記１）
窒化物半導体層上にオーミック電極を形成する工程と、
前記オーミック電極の上面および側面を覆うように金属膜を形成する工程と、
前記窒化物半導体層上に前記金属膜の表面を被覆する第１絶縁膜を形成する工程と、
前記第１絶縁膜が形成された状態で前記オーミック電極を熱処理する工程と、
前記金属膜の表面が露出するように、前記第１絶縁膜をエッチング液を用いウェットエッチングする工程と、
前記第１絶縁膜をウェットエッチングする工程の後、前記窒化物半導体層上に前記金属膜の表面を覆うように第２絶縁膜を形成する工程と、
を含む半導体装置の製造方法。
（付記２）
前記熱処理する工程は、５００℃以上で熱処理する工程を含む付記１に記載の半導体装置の製造方法。
（付記３）
前記オーミック電極は、窒化物半導体層上に形成されたチタン膜またはタンタル膜と、前記チタン膜またはタンタル膜上に形成されたアルミニウム膜を含む付記１に記載の半導体装置の製造方法。
（付記４）
前記第１絶縁膜を除去する工程において、弗酸を含むエッチング液を用い前記第１絶縁膜を除去する付記３に記載の半導体装置の製造方法。
（付記５）
前記金属膜は金膜または金ゲルマニウム膜である付記１に記載の半導体装置の製造方法。
（付記６）
前記第１絶縁膜および前記第２絶縁膜は窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜または酸化アルミニウム膜である付記１に記載の半導体装置の製造方法。
（付記７）
前記窒化物半導体層上の前記オーミック電極間にゲート電極を形成する工程を含み、
前記窒化物半導体層は、電子走行層と、前記電子走行層上に形成された電子供給層と、を含む付記１に記載の半導体装置の製造方法。
（付記８）
前記オーミック電極を形成する工程は、
前記窒化物半導体層上に開口を有するマスク層を形成する工程と、
前記マスク層をマスクに前記窒化物半導体層上に蒸着法を用い前記オーミック電極を形成する工程と、を含み、
前記金属膜を形成する工程は、
前記マスク層をマスクに、前記窒化物半導体層の上面の法線方向に対する原子の入射角度が前記オーミック電極を形成する工程の原子の入射角度より大きくなるような蒸着法を用い前記金属膜を形成する工程と、を含む付記１に記載の半導体装置の製造方法。
（付記９）
前記オーミック電極を形成する工程は、
前記窒化物半導体層上に第１開口を有する第１マスク層を形成する工程と、
前記第１マスク層をマスクに前記窒化物半導体層上に前記オーミック電極を形成する工程と、を含み、
前記金属膜を形成する工程は、
前記第１マスク層を除去した後、前記窒化物半導体層上に前記オーミック電極を含み前記第１開口より広い第２開口を有する第２マスク層を形成する工程と、
前記第２マスク層をマスクに前記窒化物半導体層上に前記金属膜を形成する工程と、を含む付記１に記載の半導体装置の製造方法。
（付記１０）
前記熱処理する工程は、７００℃以上で熱処理する工程を含む付記１に記載の半導体装置の製造方法。
（付記１１）
前記オーミック電極は、前記アルミニウム膜上に形成されたチタン膜、ニッケル膜またはタンタル膜を含む付記３に記載の半導体装置の製造方法。 (Appendix 1)
The process of forming an ohmic electrode on the nitride semiconductor layer and
A step of forming a metal film so as to cover the upper surface and the side surface of the ohmic electrode, and
A step of forming a first insulating film that covers the surface of the metal film on the nitride semiconductor layer, and
A step of heat-treating the ohmic electrode with the first insulating film formed, and
A step of wet-etching the first insulating film with an etching solution so that the surface of the metal film is exposed.
After the step of wet-etching the first insulating film, a step of forming a second insulating film on the nitride semiconductor layer so as to cover the surface of the metal film.
A method for manufacturing a semiconductor device including.
(Appendix 2)
The method for manufacturing a semiconductor device according to Appendix 1, wherein the heat treatment step includes a step of heat treatment at 500 ° C. or higher.
(Appendix 3)
The method for manufacturing a semiconductor device according to Appendix 1, wherein the ohmic electrode includes a titanium film or tantalum film formed on a nitride semiconductor layer and an aluminum film formed on the titanium film or tantalum film.
(Appendix 4)
The method for manufacturing a semiconductor device according to Appendix 3, wherein in the step of removing the first insulating film, an etching solution containing phosphoric acid is used to remove the first insulating film.
(Appendix 5)
The method for manufacturing a semiconductor device according to Appendix 1, wherein the metal film is a gold film or a gold germanium film.
(Appendix 6)
The method for manufacturing a semiconductor device according to Appendix 1, wherein the first insulating film and the second insulating film are a silicon nitride film, a silicon oxide film, a silicon oxide film, or an aluminum oxide film.
(Appendix 7)
A step of forming a gate electrode between the ohmic electrodes on the nitride semiconductor layer is included.
The method for manufacturing a semiconductor device according to Appendix 1, wherein the nitride semiconductor layer includes an electron traveling layer and an electron supply layer formed on the electron traveling layer.
(Appendix 8)
The step of forming the ohmic electrode is
A step of forming a mask layer having an opening on the nitride semiconductor layer, and
Including a step of forming the ohmic electrode on the nitride semiconductor layer using the mask layer as a mask by a vapor deposition method.
The step of forming the metal film is
Using the mask layer as a mask, the metal film is formed by a vapor deposition method such that the incident angle of atoms with respect to the normal direction of the upper surface of the nitride semiconductor layer is larger than the incident angle of atoms in the step of forming the ohmic electrode. The method for manufacturing a semiconductor device according to Appendix 1, which includes a step of
(Appendix 9)
The step of forming the ohmic electrode is
A step of forming a first mask layer having a first opening on the nitride semiconductor layer, and
A step of forming the ohmic electrode on the nitride semiconductor layer using the first mask layer as a mask is included.
The step of forming the metal film is
After removing the first mask layer, a step of forming a second mask layer including the ohmic electrode and having a second opening wider than the first opening on the nitride semiconductor layer.
The method for manufacturing a semiconductor device according to Appendix 1, further comprising a step of forming the metal film on the nitride semiconductor layer using the second mask layer as a mask.
(Appendix 10)
The method for manufacturing a semiconductor device according to Appendix 1, wherein the heat treatment step includes a step of heat treatment at 700 ° C. or higher.
(Appendix 11)
The method for manufacturing a semiconductor device according to Appendix 3, wherein the ohmic electrode includes a titanium film, a nickel film, or a tantalum film formed on the aluminum film.

１０基板
１２電子走行層
１４電子供給層
１６キャップ層
１８窒化物半導体層
２０オーミック電極
２０ａ−２０ｄ、２１、２２、２３金属膜
２４、２４ａ、２６絶縁膜
３０ゲート電極
３２層間膜
３４配線層
５０、５２、５４マスク層
５１、５３、５５開口
６０、６２矢印
６４法線方向
10 Substrate 12 Electron traveling layer 14 Electron supply layer 16 Cap layer 18 Nitride semiconductor layer 20 Ohmic electrode 20a-20d, 21, 22, 23 Metal film 24, 24a, 26 Insulation film 30 Gate electrode 32 Interlayer film 34 Wiring layer 50, 52, 54 Mask layer 51, 53, 55 Opening 60, 62 Arrow 64 Normal direction

Claims

The process of forming an ohmic electrode on the nitride semiconductor layer and
A step of forming a metal film so as to cover the upper surface and the side surface of the ohmic electrode, and
A step of forming a first insulating film that covers the surface of the metal film on the nitride semiconductor layer, and
A step of heat-treating the ohmic electrode with the first insulating film formed, and
A step of wet-etching the first insulating film with an etching solution so that the surface of the metal film is exposed.
After the step of wet-etching the first insulating film, a step of forming a second insulating film on the nitride semiconductor layer so as to cover the surface of the metal film.
A method for manufacturing a semiconductor device including.

The method for manufacturing a semiconductor device according to claim 1, wherein the heat treatment step includes a step of heat treatment at 500 ° C. or higher.

The manufacture of the semiconductor device according to claim 1 or 2, wherein the ohmic electrode includes a titanium film or tantalum film formed on a nitride semiconductor layer and an aluminum film formed on the titanium film or tantalum film. Method.

The method for manufacturing a semiconductor device according to claim 3, wherein in the step of removing the first insulating film, an etching solution containing phosphoric acid is used to remove the first insulating film.

The method for manufacturing a semiconductor device according to any one of claims 1 to 4, wherein the metal film is a gold film or a gold germanium film.