JP6784176B2 - Wiring structure, electronic device, and manufacturing method of wiring structure - Google Patents
Wiring structure, electronic device, and manufacturing method of wiring structure Download PDFInfo
- Publication number
- JP6784176B2 JP6784176B2 JP2017005218A JP2017005218A JP6784176B2 JP 6784176 B2 JP6784176 B2 JP 6784176B2 JP 2017005218 A JP2017005218 A JP 2017005218A JP 2017005218 A JP2017005218 A JP 2017005218A JP 6784176 B2 JP6784176 B2 JP 6784176B2
- Authority
- JP
- Japan
- Prior art keywords
- metal film
- wiring
- convex portion
- side surfaces
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
本発明は、配線構造、電子装置、及び、配線構造の製造方法に関する。 The present invention relates to a wiring structure, an electronic device, and a method for manufacturing the wiring structure.
従来より、基板の表面に形成した絶縁膜に配線用凹部を設け、前記配線用凹部の内部に配線材料を埋め込んで絶縁膜の表面に該配線材料からなる金属膜を形成し、前記配線用凹部以外の余剰な金属材料を除去し基板表面を平坦化して配線を形成する配線形成方法がある。 Conventionally, a wiring recess is provided in an insulating film formed on the surface of a substrate, a wiring material is embedded inside the wiring recess to form a metal film made of the wiring material on the surface of the insulating film, and the wiring recess is formed. There is a wiring forming method for forming wiring by removing excess metal material other than the above and flattening the surface of the substrate.
配線形成方法は、さらに、前記配線の露出表面に導電性材料からなる第1保護膜を選択的に形成し、前記第1保護膜を形成した基板の表面に第2保護膜を形成し、前記第2保護膜を形成した基板の表面に層間絶縁層を形成し、前記層間絶縁膜の表面を平坦化する。配線用凹部には、断面視でコの字型にシード層及びバリア層が形成され、第1保護膜は、シード層及びバリア層のコの字を閉じるように配線の露出表面に設けられる(例えば、特許文献1参照)。 In the wiring forming method, a first protective film made of a conductive material is selectively formed on the exposed surface of the wiring, and a second protective film is formed on the surface of the substrate on which the first protective film is formed. An interlayer insulating layer is formed on the surface of the substrate on which the second protective film is formed, and the surface of the interlayer insulating film is flattened. A seed layer and a barrier layer are formed in a U-shape in a cross-sectional view in the wiring recess, and the first protective film is provided on the exposed surface of the wiring so as to close the U-shape of the seed layer and the barrier layer ( For example, see Patent Document 1).
ところで、従来の配線形成方法によって形成される配線は、第1保護膜とシード層及びバリア層との接続部に隙間があると、配線の導電材料のリーク、リークにより導電材料が減少することによる配線の抵抗値の上昇、電界の集中等が生じ、配線の電気的な信頼性が低下するおそれがある。 By the way, in the wiring formed by the conventional wiring forming method, if there is a gap between the first protective film and the connection portion between the seed layer and the barrier layer, the conductive material leaks from the wiring, and the conductive material decreases due to the leak. The resistance value of the wiring may increase, the electric field may be concentrated, and the electrical reliability of the wiring may decrease.
そこで、電気的信頼性の高い配線構造、電子装置、及び、配線構造の製造方法を提供することを目的とする。 Therefore, it is an object of the present invention to provide a wiring structure having high electrical reliability, an electronic device, and a method for manufacturing the wiring structure.
本発明の実施の形態の配線構造は、一方の面から突出する凸部を有する絶縁層と、前記凸部の上面を覆う第1金属膜と、前記凸部の上に前記第1金属膜を介して設けられる金属配線と、前記金属配線の上面及び両側面を覆う第2金属膜と、前記凸部の両側面を覆い、前記第1金属膜又は前記第2金属膜と一体的に形成される、第3金属膜とを含み、前記第3金属膜は、前記第1金属膜と一体的に形成され、前記凸部の両側面を覆う第4金属膜と、前記第2金属膜と一体的に形成され、前記第4金属膜を介して前記凸部の両側面を覆う第5金属膜とを有する。
The wiring structure of the embodiment of the present invention includes an insulating layer having a convex portion protruding from one surface, a first metal film covering the upper surface of the convex portion, and the first metal film on the convex portion. A metal wiring provided via the metal wiring, a second metal film covering the upper surface and both side surfaces of the metal wiring, and both side surfaces of the convex portion are covered and integrally formed with the first metal film or the second metal film. that, and a third metal film viewing including the third metal layer, the is first metal film and integrally formed, and a fourth metal film covering both sides of the convex portion, and the second metal film It has a fifth metal film that is integrally formed and covers both side surfaces of the convex portion via the fourth metal film .
電気的信頼性の高い配線構造、電子装置、及び、配線構造の製造方法を提供することができる。 It is possible to provide a wiring structure having high electrical reliability, an electronic device, and a method for manufacturing the wiring structure.
以下、本発明の配線構造、電子装置、及び、配線構造の製造方法を適用した実施の形態について説明する。 Hereinafter, embodiments to which the wiring structure, the electronic device, and the method for manufacturing the wiring structure of the present invention are applied will be described.
<実施の形態1>
図1は、実施の形態1の配線構造100の断面構成を示す図である。以下では、XYZ座標系を定義して説明する。
<Embodiment 1>
FIG. 1 is a diagram showing a cross-sectional configuration of the
配線構造100は、絶縁膜110、金属膜120、配線130、金属膜140、及び絶縁膜150を含む。配線130は、Y軸方向に伸延しており、図1には、配線130の長手方向(Y軸方向)に対する断面を示す。
The
絶縁膜110は、凸部111を有する。凸部111は、絶縁膜110の表面112からZ軸方向に突出しており、配線130と同様にY軸方向に伸延している。表面112は、絶縁膜110の凸部111以外の部分(凸部111の両側の低い部分)の表面である。
The
ここでは、凸部111のZ軸正方向側の面を上面と称す。ただし、凸部111の上面は、普遍的な位置関係における上面ではなく、説明の便宜上の名称である。凸部111の上面と左右の側面(両側面)とは、金属膜120によって覆われている。
Here, the surface of the
絶縁膜110は、有機樹脂であれば特に限定されないが、例えば、ポリイミド樹脂、エポキシ樹脂、ビスマレイミド樹脂、マレイミド樹脂、シアネート樹脂、フェノール樹脂、ノボラック樹脂、アクリル樹脂、メタクリル樹脂、ポリフェニレンエーテル樹脂、ポリフェニレンオキサイド樹脂、オレフィン樹脂、フッ素含有樹脂、液晶ポリマー、ポリエーテルイミド樹脂、ポリエーテルエーテルケトン樹脂を含む群から選ばれた少なくとも一つを含む絶縁材料を好ましく用いることができ、これを用いて成膜した絶縁膜である。
The
金属膜120は、絶縁膜110と配線130を密着させる密着層として設けられている。金属膜120は、セミアディティブ法で用いるシード層である。金属膜120は、凸部111の上面と左右の側面(両側面)とを覆うように設けられている。金属膜120は、凸部111の両側面については、凸部111の下端まで覆っている必要はなく、上面から連続的に、上面よりも所定の長さだけ下方の位置まで覆っていればよい。
The
金属膜120は、例えば、ボロン(B),リン(P),チタン(Ti),コバルト(Co),ニッケル(Ni),銅(Cu),パラジウム(Pd),錫(Sn),タンタル(Ta),タングステン(W)、又は、これらの窒化物、あるいは、これらの合金のいずれかであればよい。金属膜120は、好ましくはTi,Ni,Cu,Ta、又は、それらの窒化物膜である。
The
金属膜120の膜厚としては特に限定されないが、10 nmから500 nmが好ましい。薄い場合には成膜時のピンホールによる信頼性への影響が懸念され、厚い場合には、これを除去する際のプロセス負荷が大きくなる。
The film thickness of the
配線130は、凸部111の上面に、金属膜120を介して設けられている。配線130は、一例として銅製であり、金属配線の一例である。配線130のX軸方向の幅は、金属膜120のうちの凸部111の上面の部分のX軸方向の幅と等しい。金属膜120の膜厚は、凸部111のX軸方向の幅に比べると無視できる程度に薄いため、配線130のX軸方向の幅は、凸部111のX軸方向の幅と略等しい。
The
金属膜140は、配線130の銅が絶縁膜150に漏れ出ないようにするバリア膜としての機能を有する。金属膜140は、配線130の上面及び左右の側面(両側面)を覆うとともに、さらに、凸部111の両側面の金属膜120を覆うように設けられている。このため、配線130は、上面及び左右の両側面が金属膜140によって覆われるとともに、下面(Z軸負方向側の面)が金属膜120によって覆われている。また、金属膜140と金属膜120は、凸部111の両側面において重ね合わされているので、配線130は、断面視において金属膜140と金属膜120によって封止されている。
The
なお、配線130の上面とは、図1における配線130のZ軸正方向側の面であり、配線130の下面とは、図1における配線130のZ軸負方向側の面である。配線130の上面及び下面は、普遍的な位置関係における上面及び下面ではなく、説明の便宜上の名称である。
The upper surface of the
金属膜140は、ボロン(B)、リン(P),チタン(Ti)、コバルト(Co)、ニッケル(Ni)、銅(Cu)、パラジウム(Pd)、錫(Sn)、タンタル(Ta)、タングステン(W)、又は、これらの窒化物、あるいはこれらの合金のいずれかであればよい。これらは配線130の材料、又は、絶縁膜150の材料によって適宜選択することができる。なお、金属膜140の材料は、金属膜120の材料とは異なる。
The
金属膜140をセミアディティブ法で形成する場合には、金属膜140の材料は、NiP,NiB,NiWB,NiWP,CoP,CoB,CoWP,CoWB,NiCoWP,NiCoWB,NiCoP,又はNiCoBが好ましい。また、金属膜140は、例えば、2 nmから100 nmが好ましい。薄い場合にはバリア膜としての効果が低下し、厚い場合には、、金属膜120の厚さ分だけ目的の配線幅が減少して配線抵抗が上昇してしまうため、適切な膜厚に設定することが好ましい。なお、金属膜140は、用いる材料によって、スパッタ法やCVD法、無電解めっき法を用いて形成するものである。
When the
絶縁膜150は、絶縁膜110、金属膜120、配線130、金属膜140を覆うように設けられている。
The insulating
絶縁膜150は、有機樹脂であれば特に限定されないが、例えば、ポリイミド樹脂、エポキシ樹脂、ビスマレイミド樹脂、マレイミド樹脂、シアネート樹脂、フェノール樹脂、ノボラック樹脂、アクリル樹脂、メタクリル樹脂、ポリフェニレンエーテル樹脂、ポリフェニレンオキサイド樹脂、オレフィン樹脂、フッ素含有樹脂、液晶ポリマー、ポリエーテルイミド樹脂、ポリエーテルエーテルケトン樹脂を含む群から選ばれた少なくとも一つを含む絶縁膜を好ましく用いることができる。ここでは、絶縁膜150の材料は、絶縁膜110の材料と同一であるものとして説明するが、異なっていてもよい。
The insulating
ここで、金属膜120は、第1金属膜及び第4金属膜の一例である。より具体的には、金属膜120のうち、凸部111の上面に設けられている部分が第1金属膜の一例であり、凸部111の両側面に設けられている部分が第4金属膜の一例である。
Here, the
また、金属膜140は、第2金属膜及び第5金属膜の一例である。金属膜140のうち、配線130の上面及び両側面に設けられている部分が第2金属膜の一例であり、凸部111の両側面に設けられている部分が第5金属膜の一例である。第5金属膜としての金属膜140と、第4金属膜としての金属膜120とは、第3金属膜を構築する。
The
次に、図2乃至図4を用いて配線構造100の製造方法について説明する。図2乃至図5は、配線構造100の製造工程を示す図である。
Next, a method of manufacturing the
まず、図2(A)に示すように、基板10の上に絶縁膜110Aを形成する。絶縁膜110Aは、スピンコート法で塗布すればよい。絶縁膜110Aは、後に絶縁膜110(図1参照)になるため、上述した絶縁膜110の材料で作製すればよい。なお、基板10は、例えば、配線基板を用いることができる。配線基板は、一例として、Si(シリコン)基板、FR−4(Flame Retardant type-4)規格の配線基板を用いることができる。
First, as shown in FIG. 2A, the insulating
次に、絶縁膜110Aにフォトリソグラフィ及び現像処理を行うことによってパターニングを行い、図2(B)に示すように複数本の凸部111Bを有する絶縁膜110Bを形成する。凸部111Bの間で絶縁膜110Aが除去された部分には、表面112Bが表出する。表面112Bは、絶縁膜110Bの凸部111B以外の部分(凸部111Bの両側の低い部分)の表面である。
Next, patterning is performed on the insulating
複数本の凸部111Bは、例えば、1μmライン&スペース、高さ0.3μmである。すなわち、凸部111のX軸方向の幅は1μmであり、X軸方向において隣り合う凸部111B同士の間隔も1μmである。凸部111BのZ軸方向の高さは、0.3μmである。
The plurality of
次に、図2(C)に示すように、絶縁膜110Bの上に金属膜120Aをスパッタ法で形成する。金属膜120Aは、後に金属膜120(図1参照)になるため、上述した金属膜120の材料で作製すればよい。金属膜120Aの厚さは、後に得る金属膜120よりも少し厚くすればよい。例えば、Tiを20nm、さらにその上面にCuを100nm形成する。
Next, as shown in FIG. 2C, a
次に、図3(A)に示すように、金属膜120Aの上に絶縁パターン160を形成する。絶縁パターン160は、凸部111Bを避けて凸部111Bの両脇の表面112Bに配置されるように、0.6μmライン&1.4μmスペースで、高さ1.5μmに形成する。
Next, as shown in FIG. 3A, the
絶縁パターン160は、凸部111Bの側面の金属膜120Aに接触しないように表面112B上に形成すればよい。このような絶縁パターン160は、金属膜120Aの上の一面に絶縁膜を形成し、形成した絶縁膜に対して、フォトリソグラフィ及び現像処理を行うことによって作製する。 次に、図3(B)に示すように、電解めっき処理を行うことにより、絶縁パターン160同士の間に位置する凸部111Bの上の金属膜120Aの上に、高さ1.31.5μmの配線130Aを形成する。このときに、配線130Aは、幅方向(X軸方向)において、金属膜120Aのうちの凸部111Bの上の部分とを跨ぐように形成される。
The
次に、絶縁パターン160を剥離することにより、図3(C)に示す構造体を得る。絶縁パターン160の剥離は、例えば、N-メチル-ピロリドン等の絶縁樹脂の剥離剤を用いることによって実現可能である。
Next, the structure shown in FIG. 3C is obtained by peeling off the
次に、ウエットエッチングを行うことにより、絶縁膜110Bの表面112Bの上に設けられている金属膜120AのうちのCu層を除去し、金属膜120Bを得る。金属膜120Bは、Ti層である。このとき、金属膜120AのCuと共元素である配線130Aもエッチングされるため、図4(A)に示すように、配線130が形成される。Cu層を選択的に除去するエッチング液としては、例えば、メルテックス社製のメルストリップCu3931、和光純薬社製のCuE-3000M、日本化学産業社製のCSなどがある。
Next, by performing wet etching, the Cu layer of the
次に、ドライエッチングを行うことによって、絶縁膜110Bの表面112Bの金属膜120B(Ti層)を除去して金属膜120を得る。さらに、連続的にドライエッチングを継続することにより、絶縁膜110Bの表面112Bを掘り下げ、図4(B)に示す構造体を形成する。図4(A)に示す絶縁膜110B及び金属膜120Bは、図4(B)では絶縁膜110及び金属膜120になっている。絶縁膜110は、凸部111及び表面112を有する。
Next, the
表面112Bを掘り下げる深さは、ここでは、例えば0.2μmとする。これにより、金属膜120は、断面視で下方が開いたコの字型になり、コの字の両端は、絶縁膜110の表面112から0.2μm程度浮いた状態になる。
Here, the depth of digging the
次に、無電解めっき法によって、配線130と、絶縁膜110の凸部111の側面の金属膜120との表面に、図5(A)に示すように金属膜140を形成する。これにより、配線130は、断面視で、金属膜140と金属膜120とによって封止された状態になる。ここで、金属膜140としてNiPを用い、図5(A)に示すように、金属膜140及び金属膜120が重なり合う区間を設けることにより、配線130を金属膜140と金属膜120とで封止することができる。
Next, a
次に、絶縁膜110、金属膜120、金属膜140を覆うように絶縁膜150を形成することにより、図5(B)に示す配線構造100を得る。絶縁膜150の材料は、上述した通りである。絶縁膜150は、スピンコート法で塗布すればよい。以上の工程を行うことにより、配線構造100が完成する。
Next, the
以上、実施の形態1によれば、配線130は、断面視で、金属膜140と金属膜120とによって封止されているので、配線130の銅成分が断面視で金属膜140及び金属膜120の外部にリークすることを抑制することができ、高い信頼性を実現できる。
As described above, according to the first embodiment, since the
また、金属膜140と金属膜120とが凸部111の両側面で重ね合わされる区間を有するので、金属膜140と金属膜120との間に隙間が生じることを抑制でき、このような隙間における電界の集中を抑制することができる。
Further, since the
従って、実施の形態1によれば、電気的な信頼性を向上させた配線構造100を提供することができる。
Therefore, according to the first embodiment, it is possible to provide the
<実施の形態2>
図6は、実施の形態2の配線構造200の断面構成を示す図である。以下では、XYZ座標系を定義して説明する。
<
FIG. 6 is a diagram showing a cross-sectional configuration of the
配線構造200は、絶縁膜210、金属膜220、配線230、金属膜240、及び絶縁膜250を含む。配線230は、実施の形態1の配線130と同様に、Y軸方向に伸延しており、図6には、配線230の長手方向(Y軸方向)に対する断面を示す。
The
絶縁膜210は、実施の形態1の絶縁膜110と同様に、Y軸方向に伸延する凸部211を有する。絶縁膜210は、実施の形態1の絶縁膜110と同様であるが、凸部211のXZ断面視でのサイズが異なる。凸部211の上面と左右の側面(両側面)とは、金属膜220によって覆われている。
The insulating
金属膜220は、実施の形態1の金属膜120と同様に、絶縁膜210と配線230を密着させる密着層として設けられており、セミアディティブ法で用いるシード層である。金属膜220は、凸部211の上面を覆うように設けられている。金属膜220は、凸部211の上面のみに設けられており、凸部211の両側面には設けられていない。
Similar to the
配線230は、凸部211の上面に、金属膜220を介して設けられている。配線230のX軸方向の幅は、金属膜220及び凸部211の幅と等しい。配線230は、一例として、銅製である。
The
金属膜240は、配線230の銅が絶縁膜250に漏れでないようにするバリア膜としての機能を有する。金属膜240は、配線230の上面及び左右の側面(両側面)を覆うとともに、さらに、凸部211の両側面を覆うように設けられている。金属膜240は、凸部211の両側面で、金属膜220の両端に接触する。このため、配線230は、上面及び左右の両側面が金属膜240によって覆われるとともに、下面(Z軸負方向側の面)が金属膜220によって覆われている。
The
ここで、金属膜240としてNiPを用い、金属膜240が凸部211の両側面に配設される区間を設けることにより、配線230を金属膜240と金属膜220とで封止することができる。なお、金属膜240の材料は、実施の形態1の金属膜140と同様である。
Here, by using NiP as the
絶縁膜250は、絶縁膜210、金属膜220、配線230、金属膜240を覆うように設けられている。
The insulating
ここで、金属膜220は、第1金属膜の一例である。また、金属膜240は、第2金属膜及び第3金属膜の一例である。金属膜240のうち、配線230の上面及び両側面に設けられている部分が第2金属膜の一例であり、凸部211の両側面に設けられている部分が第3金属膜の一例である。
Here, the
次に、図7乃至図9を用いて配線構造200の製造方法について説明する。図7乃至図11は、配線構造200の製造工程を示す図である。
Next, a method of manufacturing the
まず、図7(A)に示すように、基板10の上に絶縁膜210Aを形成する。絶縁膜210Aは、実施の形態1の絶縁膜110Aと同様である。
First, as shown in FIG. 7A, an insulating
次に、図7(B)に示すように、絶縁膜210Aの表面にスパッタ法で金属膜220Aを形成する。金属膜220Aは、後に金属膜220になるものであるため、金属膜220を形成するための金属材料で形成すればよい。例えば、Tiを20nm,さらにその上面にCuを40nm形成する。
Next, as shown in FIG. 7B, a
次に、金属膜220Aの上に、フォトリソグラフィ及び現像処理により、図7(C)に示すように複数本のパターン260を形成する。複数本のパターン260は、例えば、1μmライン&スペース、高さ2μmで形成すればよい。
Next, a plurality of
次に、電解めっき処理により、図8(A)に示すように、複数本のパターン260の間の金属膜220Aの上に高さ1.1μmの配線230Aを形成する。配線230Aは、後に配線230になるものであるため、銅めっき処理で作製すればよい。
Next, as shown in FIG. 8A, the
次に、パターン260を剥離することにより、図8(B)に示す構造体を得る。
Next, the structure shown in FIG. 8B is obtained by peeling the
次に、ウエットエッチングにて金属膜220AのうちのCu層を除去し、さらにドライエッチングにて金属膜220AのうちのTi層を除去することにより、図9(A)に示すように金属膜220を得る。金属膜220AのうちのCu層を除去する際に、配線230Aの上面及び両側面がエッチングされ、配線230になる。金属膜220は、配線230と絶縁膜210Aとの間に位置する。Cu層を除去するウエットエッチング液は、実施の形態1と同様である。
Next, the Cu layer of the
次に、ドライエッチングを行うことにより、絶縁膜210Aの表面212Aを掘り下げ、図9(B)に示す構造体を形成する。このドライエッチング処理により、絶縁膜210Aの表面212A(図9(A)参照)は表面212まで掘り下げられ、絶縁膜210Aは絶縁膜210になる。絶縁膜210は、凸部211を有する。掘り下げる深さはここでは例えば1.0μmとする。
Next, by performing dry etching, the
次に、図9(C)に示すように、凸部211の両側の表面212の上に絶縁膜270を形成する。絶縁膜270は、配線230の上面よりも低い高さまで形成される。
Next, as shown in FIG. 9C, an insulating
次に、フォトリソグラフィ及び現像処理を行うことによって、図10(A)に示すように、絶縁膜270Aを形成する。絶縁膜270Aは、図9(C)に示す絶縁膜270に、凸部211との間に所定間隔の溝を形成することによって作製される。
Next, the insulating
次に、スパッタ法によって、配線230の上面及び両側面、金属膜220の側面、凸部211の側面、絶縁膜270Aの上面及び両側面に、図10(B)に示すように金属膜240Aを形成する。これにより、配線230は、断面視で、金属膜240Aと金属膜220とによって完全に封止された状態になる。金属膜240Aは、例えばNiを30nm形成することによって作製する。
Next, as shown in FIG. 10B, the
次に、絶縁膜270Aを剥離し、図11(A)に示す構造体を得る。絶縁膜270Aとともに、金属膜240Aのうちの絶縁膜270Aの上面及び両側面の部分も除去される。
Next, the insulating
次に、絶縁膜210及び金属膜240を覆うように絶縁膜250を形成することにより、図11(B)に示す配線構造200を得る。
Next, the
以上、実施の形態2によれば、配線230は、断面視で、金属膜240と金属膜220とによって封止されているので、配線230の銅成分が断面視で金属膜240及び金属膜220の外部にリークすることを抑制でき、配線230の抵抗値を長期にわたって安定した値に保持することができる。
As described above, according to the second embodiment, since the
また、金属膜240と金属膜220の両端とが接触するとともに、金属膜240が凸部211の両側面に設けられる区間を有するので、金属膜240と金属膜220との間に隙間が生じることを抑制できる。
Further, since the
従って、実施の形態2によれば、電気的な信頼性を向上させた配線構造200を提供することができる。
Therefore, according to the second embodiment, it is possible to provide the
<信頼性評価と電子機器>
次に、図12乃至図14を用いて、実施の形態1及び2の配線構造100及び200の信頼性試験について説明する。図12は、配線構造100Aの信頼性試験を行う構造体を示す図である。ここでは、配線構造100の信頼性試験を行う構造体を配線構造100Aと称す。図13及び図14は、比較用の配線構造1、2を示す図である。
<Reliability evaluation and electronic devices>
Next, the reliability tests of the
配線構造100Aにおいては、配線130は櫛歯配線構造であり、配線130とともに形成されるパッド部131と接続しているが、図1に示す配線構造100の絶縁膜150に、配線170、パッド180、絶縁パターン190を追加した構成を有する。配線170は、絶縁膜150に形成したビアホールの内部と絶縁膜150の上面の一部とにスパッタ法で、例えば、Tiを30nm,さらにその上面にCuを100nm形成することによって作製される。ビアホールの下端は、金属膜140に達しているため、配線170は金属膜140に接続される。パッド180は、配線170の上に形成されており、パッド180は絶縁パターン190によって囲繞されている。
In the
信頼性試験の前処理として、温度125℃の大気雰囲気のオーブンで配線構造100Aに対して24時間の乾燥を行い、次に、温度60℃、湿度65%の恒温恒湿槽で40時間吸湿させ、さらに260℃×3回のリフロー処理を行った。
As a pretreatment for the reliability test, the
このような前処理を行った後に、信頼性試験として、130℃、85%の環境下で、配線構造100Aの2つのパッド180を介して3.5Vの電圧を最大150時間印加して、櫛歯配線130の絶縁性評価を行った。櫛歯配線130間の間隔は1μmである。同様の試験を実施の形態2の配線構造200に配線170、パッド180、絶縁パターン190を追加した構造体に対しても行った。
After performing such pretreatment, as a reliability test, a voltage of 3.5 V is applied through two
さらに、図13及び図14に示す比較用の配線構造1、2に対しても信頼性試験を行った。図13に示す比較用の配線構造1は、配線構造100Aの金属膜140と金属膜120を凸部111の両側面に設けない構造体である。すなわち、金属膜120は凸部111の上面にのみ設けられており、金属膜140は配線130の上面及び両側面にのみ設けられていて、金属膜140と金属膜120が凸部111の両側面に設けられていない。
Further, reliability tests were also performed on the
また、図14に示す比較用の配線構造2は、配線構造200の金属膜240を凸部111の両側面に設けない構造体(金属膜240は配線130の上面及び両側面にのみ設けられていて、金属膜240が凸部211の両側面に設けられていない構造体)に配線170、パッド180、絶縁パターン190を追加した構造体である。
Further, the
図15は、試験結果を表す図である。櫛歯配線130にリーク等の不良が生じるまでの耐久時間(不良発生時間)は、実施の形態1の配線構造100Aと、実施の形態2の配線構造200をベースにした構造体とで150時間より長く、非常に良好な結果が得られた。
FIG. 15 is a diagram showing the test results. The durability time (defect occurrence time) until a defect such as a leak occurs in the
また、比較用の配線構造1では95時間、比較用の配線構造2では110時間であった。比較用の配線構造1、2で耐久時間(不良発生時間)が短かったのは、金属膜140と金属膜120の界面、金属膜240と金属膜220との界面で、銅のリーク、リークによる抵抗値の上昇が生じたためと考えられる。
Further, it took 95 hours for the wiring structure 1 for comparison and 110 hours for the
以上より、実施の形態1、2の配線構造100、200の電気的な信頼性の高さを確認することができた。
From the above, it was possible to confirm the high electrical reliability of the
図16は、電子機器500を示す図である。電子機器500は、実施の形態1の配線構造100A(図12参照)の絶縁膜150の上に電子部品300を実装し、電子部品300の端子とパッド180をバンプ301で接続した構成を有する。電子機器500は電子装置の一例である。電子部品300は、例えば、CPU(Central Processing Unit)チップ、マイクロコンピュータ、メモリ、又は、キャパシタあるいはインダクタのような電子素子であってもよい。
FIG. 16 is a diagram showing an
このように、実施の形態1の配線構造100Aに電子部品300を実装することができる。なお、実施の形態2の配線構造200も同様である。
In this way, the
以上、本発明の例示的な実施の形態の配線構造、電子装置、及び、配線構造の製造方法について説明したが、本発明は、具体的に開示された実施の形態に限定されるものではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。
以上の実施の形態に関し、さらに以下の付記を開示する。
(付記1)
一方の面から突出する凸部を有する絶縁層と、
前記凸部の上面を覆う第1金属膜と、
前記凸部の上に前記第1金属膜を介して設けられる金属配線と、
前記金属配線の上面及び両側面を覆う第2金属膜と、
前記凸部の両側面を覆い、前記第1金属膜又は前記第2金属膜と一体的に形成される、第3金属膜と
を含む、配線構造。
(付記2)
前記第3金属膜は、前記第1金属膜と一体的に形成され、前記凸部の両側面を覆う第4金属膜と、前記第2金属膜と一体的に形成され、前記第4金属膜を介して前記凸部の両側面を覆う第5金属膜とを有する、付記1記載の配線構造。
(付記3)
前記第3金属膜は、前記第2金属膜と一体的に形成される、付記1記載の配線構造。
(付記4)
一方の面から突出する凸部を有する絶縁層と、
前記凸部の上面を覆う第1金属膜と、
前記凸部の上に前記第1金属膜を介して設けられる金属配線と、
前記金属配線の上面及び両側面を覆う第2金属膜と、
前記凸部の両側面を覆い、前記第1金属膜又は前記第2金属膜と一体的に形成される、第3金属膜と、
前記金属配線に接続される電子部品と
を含む、電子装置。
(付記5)
絶縁層を形成する工程と、
前記絶縁層の一方の面をエッチングして前記一方の面から突出する凸部を形成する工程と、
前記凸部の上面を覆う第1金属膜を形成する工程と、
前記凸部の上に前記第1金属膜を介して金属配線を形成する工程と、
前記金属配線の上面及び両側面を覆う第2金属膜を形成する工程と、
前記凸部の両側面を覆い、前記第1金属膜又は前記第2金属膜と一体的に第3金属膜を形成する工程と
を含む、配線構造の製造方法。
Although the wiring structure, the electronic device, and the method for manufacturing the wiring structure of the exemplary embodiment of the present invention have been described above, the present invention is not limited to the specifically disclosed embodiments. , Various modifications and changes are possible without departing from the scope of claims.
The following additional notes will be further disclosed with respect to the above embodiments.
(Appendix 1)
An insulating layer having a convex portion protruding from one surface,
A first metal film covering the upper surface of the convex portion and
A metal wiring provided on the convex portion via the first metal film, and
A second metal film covering the upper surface and both side surfaces of the metal wiring,
A wiring structure including a third metal film that covers both side surfaces of the convex portion and is integrally formed with the first metal film or the second metal film.
(Appendix 2)
The third metal film is integrally formed with the first metal film, and is integrally formed with the fourth metal film covering both side surfaces of the convex portion and the second metal film, and the fourth metal film is formed. The wiring structure according to Appendix 1, which has a fifth metal film covering both side surfaces of the convex portion via the above.
(Appendix 3)
The wiring structure according to Appendix 1, wherein the third metal film is integrally formed with the second metal film.
(Appendix 4)
An insulating layer having a convex portion protruding from one surface,
A first metal film covering the upper surface of the convex portion and
A metal wiring provided on the convex portion via the first metal film, and
A second metal film covering the upper surface and both side surfaces of the metal wiring,
A third metal film that covers both sides of the convex portion and is integrally formed with the first metal film or the second metal film.
An electronic device that includes an electronic component that is connected to the metal wiring.
(Appendix 5)
The process of forming the insulating layer and
A step of etching one surface of the insulating layer to form a convex portion protruding from the one surface, and
A step of forming a first metal film covering the upper surface of the convex portion, and
A step of forming a metal wiring on the convex portion via the first metal film, and
A step of forming a second metal film covering the upper surface and both side surfaces of the metal wiring, and
A method for manufacturing a wiring structure, which comprises a step of covering both side surfaces of the convex portion and forming a third metal film integrally with the first metal film or the second metal film.
100、200 配線構造
110、210 絶縁膜
111、211 凸部
112、212 表面
120、220 金属膜
130、230 配線
140、240 金属膜
150、250 絶縁膜
100, 200
Claims (3)
前記凸部の上面を覆う第1金属膜と、
前記凸部の上に前記第1金属膜を介して設けられる金属配線と、
前記金属配線の上面及び両側面を覆う第2金属膜と、
前記凸部の両側面を覆い、前記第1金属膜又は前記第2金属膜と一体的に形成される、第3金属膜と
を含み、
前記第3金属膜は、前記第1金属膜と一体的に形成され、前記凸部の両側面を覆う第4金属膜と、前記第2金属膜と一体的に形成され、前記第4金属膜を介して前記凸部の両側面を覆う第5金属膜とを有する、配線構造。 An insulating layer having a convex portion protruding from one surface,
A first metal film covering the upper surface of the convex portion and
A metal wiring provided on the convex portion via the first metal film, and
A second metal film covering the upper surface and both side surfaces of the metal wiring,
The cover both side surfaces of the convex portion, the first metal layer or the second is a metal film formed integrally with, seen including a third metal film,
The third metal film is integrally formed with the first metal film, and is integrally formed with the fourth metal film covering both side surfaces of the convex portion and the second metal film, and the fourth metal film is formed. A wiring structure having a fifth metal film covering both side surfaces of the convex portion via the above .
前記凸部の上面を覆う第1金属膜と、
前記凸部の上に前記第1金属膜を介して設けられる金属配線と、
前記金属配線の上面及び両側面を覆う第2金属膜と、
前記凸部の両側面を覆い、前記第1金属膜又は前記第2金属膜と一体的に形成される、第3金属膜と、
前記金属配線に接続される電子部品と
を含み、
前記第3金属膜は、前記第1金属膜と一体的に形成され、前記凸部の両側面を覆う第4金属膜と、前記第2金属膜と一体的に形成され、前記第4金属膜を介して前記凸部の両側面を覆う第5金属膜とを有する、電子装置。 An insulating layer having a convex portion protruding from one surface,
A first metal film covering the upper surface of the convex portion and
A metal wiring provided on the convex portion via the first metal film, and
A second metal film covering the upper surface and both side surfaces of the metal wiring,
A third metal film that covers both sides of the convex portion and is integrally formed with the first metal film or the second metal film.
Look including an electronic component connected to the metal wiring,
The third metal film is integrally formed with the first metal film, and is integrally formed with the fourth metal film covering both side surfaces of the convex portion and the second metal film, and the fourth metal film is formed. An electronic device having a fifth metal film covering both side surfaces of the convex portion via the above .
前記絶縁層の一方の面をエッチングして前記一方の面から突出する凸部を形成する工程と、
前記凸部の上面を覆う第1金属膜を形成する工程と、
前記凸部の上に前記第1金属膜を介して金属配線を形成する工程と、
前記金属配線の上面及び両側面を覆う第2金属膜を形成する工程と、
前記凸部の両側面を覆い、前記第1金属膜又は前記第2金属膜と一体的に第3金属膜を形成する工程と
を含み、
前記第3金属膜は、前記第1金属膜と一体的に形成され、前記凸部の両側面を覆う第4金属膜と、前記第2金属膜と一体的に形成され、前記第4金属膜を介して前記凸部の両側面を覆う第5金属膜とを有する、配線構造の製造方法。 The process of forming the insulating layer and
A step of etching one surface of the insulating layer to form a convex portion protruding from the one surface, and
A step of forming a first metal film covering the upper surface of the convex portion, and
A step of forming a metal wiring on the convex portion via the first metal film, and
A step of forming a second metal film covering the upper surface and both side surfaces of the metal wiring, and
Covering the both side surfaces of the protrusion, seen including a step of forming said first metal film or the second metal film and integrally third metal film,
The third metal film is integrally formed with the first metal film, and is integrally formed with the fourth metal film covering both side surfaces of the convex portion and the second metal film, and the fourth metal film is formed. A method for manufacturing a wiring structure, which has a fifth metal film covering both side surfaces of the convex portion via the above .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017005218A JP6784176B2 (en) | 2017-01-16 | 2017-01-16 | Wiring structure, electronic device, and manufacturing method of wiring structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017005218A JP6784176B2 (en) | 2017-01-16 | 2017-01-16 | Wiring structure, electronic device, and manufacturing method of wiring structure |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018116973A JP2018116973A (en) | 2018-07-26 |
JP6784176B2 true JP6784176B2 (en) | 2020-11-11 |
Family
ID=62984063
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017005218A Active JP6784176B2 (en) | 2017-01-16 | 2017-01-16 | Wiring structure, electronic device, and manufacturing method of wiring structure |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6784176B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020047773A (en) * | 2018-09-19 | 2020-03-26 | 株式会社フジクラ | Printed wiring board and manufacturing method thereof |
US20240121898A1 (en) * | 2021-07-02 | 2024-04-11 | Sumitomo Electric Industries, Ltd. | Flexible printed circuit board and method of manufacturing flexible printed circuit board |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3324466B2 (en) * | 1997-09-19 | 2002-09-17 | 日本電気株式会社 | Dry etching method for metal wiring |
JP2006135058A (en) * | 2004-11-05 | 2006-05-25 | Advanced Lcd Technologies Development Center Co Ltd | Method for forming copper wiring layer and method for manufacturing semiconductor device |
JP6120528B2 (en) * | 2012-11-08 | 2017-04-26 | ルネサスエレクトロニクス株式会社 | Semiconductor device and manufacturing method thereof |
JP6355541B2 (en) * | 2014-12-04 | 2018-07-11 | ルネサスエレクトロニクス株式会社 | Semiconductor device and manufacturing method thereof |
KR20160120891A (en) * | 2015-04-09 | 2016-10-19 | 삼성전자주식회사 | Semiconductor devices |
-
2017
- 2017-01-16 JP JP2017005218A patent/JP6784176B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018116973A (en) | 2018-07-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR920008841B1 (en) | Semiconductor device | |
TWI573205B (en) | Metal bump structure | |
US10153228B2 (en) | Semiconductor device | |
KR100503940B1 (en) | Semiconductor device and method of manufacturing the same | |
JP5012191B2 (en) | MULTILAYER WIRING BOARD, MANUFACTURING METHOD THEREOF, AND PROBE DEVICE | |
WO2011100021A2 (en) | Bond pad with multiple layer over pad metallization and method of formation | |
JP6784176B2 (en) | Wiring structure, electronic device, and manufacturing method of wiring structure | |
JP4819150B2 (en) | Method for forming electrode pattern on ceramic substrate | |
US8872040B2 (en) | Wiring structure and manufacturing method thereof, and electronic apparatus and manufacturing method thereof | |
JP5387695B2 (en) | Method for forming wiring structure | |
JP6237145B2 (en) | Method for manufacturing electronic component and method for manufacturing electronic device | |
TW200947635A (en) | Printed circuit board and method of manufacturing the same | |
JP2012015405A (en) | Method of manufacturing electronic component and electronic component | |
JP5273920B2 (en) | Semiconductor device | |
TW201017839A (en) | Substrate for window ball grid array package and mehtod for making the same | |
US20180040577A1 (en) | Pad structure and manufacturing method thereof | |
US11276610B2 (en) | Wiring board and method of manufacturing the same | |
JP5910151B2 (en) | Wiring structure and manufacturing method thereof, electronic device and manufacturing method thereof | |
US20090294971A1 (en) | Electroless nickel leveling of lga pad sites for high performance organic lga | |
JP2019062062A (en) | Wiring board, electronic device, and manufacturing method of wiring board | |
US20110269307A1 (en) | Method for Making Integrated Circuit Device Using Copper Metallization on 1-3 PZT Composite | |
TWI751506B (en) | Wiring board and manufacturing method thereof | |
JP5169894B2 (en) | Tape carrier for semiconductor device and manufacturing method thereof | |
RU2717264C1 (en) | Method of using platinum metallization in system of redistribution of contact pads of crystals of integrated microcircuits and semiconductor devices | |
JP5509818B2 (en) | Wiring board manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191008 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200714 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200716 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200910 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200923 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201006 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6784176 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |