JP6784005B2 - MEMS device and its manufacturing method - Google Patents
MEMS device and its manufacturing method Download PDFInfo
- Publication number
- JP6784005B2 JP6784005B2 JP2017043419A JP2017043419A JP6784005B2 JP 6784005 B2 JP6784005 B2 JP 6784005B2 JP 2017043419 A JP2017043419 A JP 2017043419A JP 2017043419 A JP2017043419 A JP 2017043419A JP 6784005 B2 JP6784005 B2 JP 6784005B2
- Authority
- JP
- Japan
- Prior art keywords
- slit
- membrane layer
- movable electrode
- forming
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Micromachines (AREA)
- Electrostatic, Electromagnetic, Magneto- Strictive, And Variable-Resistance Transducers (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本発明は、MEMS素子に関し、特にマイクロフォン、各種センサ、スイッチ等として用いられる容量型のMEMS素子およびその製造方法に関する。 The present invention relates to a MEMS element, particularly a capacitive MEMS element used as a microphone, various sensors, a switch, etc., and a method for manufacturing the same.
従来、半導体プロセスを用いたMEMS(Micro Electro Mechanical Systems)素子では、半導体基板上に可動電極、犠牲層及び固定電極を形成した後、犠牲層の一部を除去することで、スペーサーを介して固定された可動電極と固定電極との間にエアーギャップ(中空)構造が形成されている。 Conventionally, in a MEMS (Micro Electro Mechanical Systems) element using a semiconductor process, a movable electrode, a sacrificial layer, and a fixed electrode are formed on a semiconductor substrate, and then a part of the sacrificial layer is removed to fix the element via a spacer. An air gap (hollow) structure is formed between the movable electrode and the fixed electrode.
例えば、容量型MEMS素子であるコンデンサマイクロフォンでは、音圧を通過させる複数の貫通孔を備えた固定電極と、音圧を受けて振動する可動電極とを対向して配置し、音圧を受けて振動する可動電極の変位を電極間の容量変化として検出する構成となっている。 For example, in a condenser microphone which is a capacitive MEMS element, a fixed electrode having a plurality of through holes for passing sound pressure and a movable electrode that vibrates in response to sound pressure are arranged to face each other and receive sound pressure. The configuration is such that the displacement of the vibrating movable electrode is detected as a change in capacitance between the electrodes.
ところで、コンデンサマイクロフォンの感度を上げるには、音圧による可動電極の変位を大きくする必要がある。そのため可動電極は、引っ張り応力が残留する膜を用いるのが一般的である。一方この残留応力が大きすぎると可動電極の破損の原因となってしまう。 By the way, in order to increase the sensitivity of the condenser microphone, it is necessary to increase the displacement of the movable electrode due to sound pressure. Therefore, as the movable electrode, a film in which tensile stress remains is generally used. On the other hand, if this residual stress is too large, it causes damage to the movable electrode.
そこで、膜自体の残留応力を制御する方法や、構造上の工夫により残留応力の影響を緩和する方法が提案されている。具体的には、前者の場合、固定電極をLPCVD(Low Pressure Chemical Vapor Deposition)法により堆積させ、堆積後のアニール条件等を制御して残留応力を調整する方法が、後者の場合、スリットを形成する方法(特許文献1)により残留応力を調整する方法が提案されている。 Therefore, a method of controlling the residual stress of the film itself and a method of mitigating the influence of the residual stress by devising a structure have been proposed. Specifically, in the former case, the fixed electrode is deposited by the LPCVD (Low Pressure Chemical Vapor Deposition) method, and the annealing conditions after the deposition are controlled to adjust the residual stress. In the latter case, a slit is formed. A method of adjusting the residual stress has been proposed by the method of adjusting the residual stress (Patent Document 1).
図14は、スリットが形成された従来のMEMS素子の説明図である。図14に示すようにシリコン基板1上に熱酸化膜2を介して可動電極8が形成されている。可動電極8上には、スペーサー15を介して固定電極10と窒化膜12が形成され、固定電極10および窒化膜12からなるバックプレートには貫通孔13が形成されている。一方、可動電極8にはスリット20が形成され、残留応力が調整されている。可動電極8と固定電極10の間に形成されたエアーギャップ21は、スリット20を介してシリコン基板1に形成されたバックチャンバー14に連通する構造となっている。
FIG. 14 is an explanatory diagram of a conventional MEMS device in which a slit is formed. As shown in FIG. 14, the
ところで、可動電極にスリットを形成する場合、可動電極の厚さが厚くなると、スリットの微細加工が困難になるため、スリット幅が広くなってしまう。その結果、低域感度が低下するという問題があった。一方、可動電極を薄くすると、スリット幅を狭くすることが可能となり、低域感度の低下を抑制することができる。しかしながらその結果、可動電極自体の強度が低下してしまうという問題があった。本発明は、この様な問題を解決するため、MEMS素子の低域感度低下の抑制と、可動電極の強度を維持することができるMEMS素子およびその製造方法を提供することを目的とする。 By the way, when forming a slit in a movable electrode, if the thickness of the movable electrode becomes thick, it becomes difficult to finely process the slit, so that the slit width becomes wide. As a result, there is a problem that the low frequency sensitivity is lowered. On the other hand, if the movable electrode is made thin, the slit width can be narrowed, and the decrease in low frequency sensitivity can be suppressed. However, as a result, there is a problem that the strength of the movable electrode itself is lowered. In order to solve such a problem, it is an object of the present invention to provide a MEMS element capable of suppressing a decrease in low frequency sensitivity of the MEMS element and maintaining the strength of a movable electrode, and a method for manufacturing the same.
上記目的を達成するため、本願請求項1に係る発明は、バックチャンバーを備えた基板と、該基板上に、スペーサーを挟んで固定電極と可動電極とを配置することでエアーギャップが形成されたMEMS素子において、前記可動電極は、少なくとも第1のメンブレン層と第1のメンブレン層より薄い第2のメンブレン層とからなり、前記第1のメンブレン層と前記第2のメンブレン層を貫通する複数のスリットが形成されていることと、前記スリットは、前記第1のメンブレン層に形成された第1のスリットと、前記第2のメンブレン層に形成された第2のスリットか重なるように配置されていることと、前記第2のスリットの幅は、前記第1のスリットの幅よりも狭いことを特徴とする。
In order to achieve the above object, in the invention according to
本願請求項2に係る発明は、バックチャンバーを備えた基板上に、スペーサーを挟んで固定電極と可動電極とを配置したMEMS素子の製造方法において、前記基板表面に第1の絶縁膜を形成する工程と、該第1の絶縁膜上に、第1のスリットを有する第1のメンブレン層あるいは前記第1のスリットの幅より狭い幅の第2のスリットを有する第1のメンブレン層より薄い第2のメンブレン層を形成する工程と、前記第1のメンブレン層上に前記第2のメンブレン層を形成し、あるいは前記第2のメンブレン層上第1のメンブレン層を形成し、前記第1のメンブレン層および前記第2のメンブレン層を含む可動電極を形成する工程と、前記可動電極上に、第2の絶縁膜を形成する工程と、該第2の絶縁膜上に、前記固定電極を形成する工程と、前記固定電極に貫通孔を形成する工程と、前記基板の一部をエッチング除去し、前記バックチャンバーを形成する工程と、前記貫通孔から前記第2の絶縁膜の一部をエッチング除去し、前記スペーサーを形成し、前記固定電極と前記可動電極との間にエアーギャップを形成すると同時に、前記第1の絶縁膜の一部を除去し、前記第1のスリットと前記第2のスリットとが連通する前記可動電極を露出する工程と、を含むことを特徴とする。
The invention according to
本願請求項3に係る発明は、請求項2記載のMEMS素子の製造方法において、前記第1のメンブレン層上に前記第2のメンブレン層を含む可動電極を形成する工程は、前記第1のスリット内に第3の絶縁膜を充填した後、前記第2のメンブレン層を形成する工程を含み、前記可動電極を形成する工程は、前記エアーギャップを形成すると同時に、前記第1の絶縁膜の一部と前記第3の絶縁膜を除去し、前記第1のスリットと前記第2のスリットとが連通する前記可動電極を形成する工程を含むことを特徴とする。
In the invention according to
本発明のMEMS素子の製造方法により製造したMEMS素子は、可動電極を厚さの異なるメンブレン層からなる多層構造とし、可動電極に形成するスリットを、厚いメンブレン層に形成された幅の広いスリットと薄いメンブレン層に形成された幅の狭いスリットとで構成している。このため、幅の狭いスリットにより低域感度の低下を抑制することが可能となる。同時に、厚いメンブレン層により薄いメンブレン層を補強し、可動電極に強度を持たせることが可能となる。 The MEMS device manufactured by the method for manufacturing a MEMS device of the present invention has a multilayer structure in which a movable electrode is composed of membrane layers having different thicknesses, and a slit formed in the movable electrode is a wide slit formed in a thick membrane layer. It is composed of narrow slits formed in a thin membrane layer. Therefore, it is possible to suppress a decrease in low frequency sensitivity by using a narrow slit. At the same time, the thick membrane layer can reinforce the thin membrane layer and give the movable electrode strength.
また本発明のMEMS素子の製造方法によれば、第1のメンブレン層上に第2のメンブレン層を含む可動電極を形成する際、下層の第1のメンブレン層の第1のスリットを第3の絶縁膜で埋めこむことで、上層に形成する第2のメンブレン層の第2のスリットの幅を狭く加工することが容易となり効果が大きい。 Further, according to the method for manufacturing a MEMS element of the present invention, when a movable electrode including a second membrane layer is formed on the first membrane layer, the first slit of the lower first membrane layer is formed into a third. By embedding it with an insulating film, it becomes easy to narrow the width of the second slit of the second membrane layer formed on the upper layer, and the effect is great.
本発明に係るMEMS素子は、可動電極を厚さの異なる複数のメンブレン層からなる多層構造とし、可動電極に形成するスリットを、厚いメンブレン層に形成された幅の広いスリットと薄いメンブレン層に形成された幅の狭いスリットとが重なり合うように配置することで、低域感度の低下を抑制し、かつ可動電極の強度を維持することが可能となる。以下、MEMS素子としてコンデンサマイクロフォンを例にとり、本発明のMEMS素子の製造方法に従い、本発明の実施例について説明する。 In the MEMS element according to the present invention, the movable electrode has a multi-layer structure composed of a plurality of membrane layers having different thicknesses, and the slits formed in the movable electrodes are formed in a wide slit formed in the thick membrane layer and a thin membrane layer. By arranging the narrow slits so as to overlap each other, it is possible to suppress a decrease in low frequency sensitivity and maintain the strength of the movable electrode. Hereinafter, an embodiment of the present invention will be described according to the method for manufacturing a MEMS element of the present invention, taking a condenser microphone as an example of the MEMS element.
本発明の第1の実施例について説明する。まず、結晶方位(100)面の厚さ420μmのシリコン基板1上に、厚さ1μm程度の熱酸化膜2(第1の絶縁膜に相当)を形成し、熱酸化膜2上に、CVD(Chemical Vapor Deposition)法により厚さ1μm程度の導電性ポリシリコン膜を積層形成する。次に通常のフォトリソグラフ法によりパターニングし、幅1〜2μm程度の第1のスリット3を有する第1のメンブレン層4を形成する(図1)。
A first embodiment of the present invention will be described. First, a thermal oxide film 2 (corresponding to the first insulating film) having a thickness of about 1 μm is formed on a
その後、第1のメンブレン層4上にCVD法により酸化膜を積層形成し、第1のスリット3内を酸化膜5(第3の絶縁膜に相当)で埋め込み、平坦化する。次に、第1のメンブレン層4上の酸化膜を除去し、第1のスリット3内に酸化膜5を残し、第1のメンブレン層4を露出する。その後、第1のメンブレン層4および酸化膜5上に、厚さ0.08μm程度の導電性ポリシリコン膜を積層形成する。次に、通常のフォトリソグラフ法によりパターニングし、第1のスリット3に埋め込んだ酸化膜5上に幅0.1〜0.2μm程度の第2のスリット6が配置する第2のメンブレン層7を形成する(図2)。
After that, an oxide film is laminated and formed on the
以下、通常の製造工程に従い、第1のメンブレン層4と第2のメンブレン層7からなる可動電極8上に、厚さ2.0〜4.0μm程度のUSG(Undoped Silicate Glass)膜からなる犠牲層9(第2の絶縁膜に相当)を積層形成し、さらに犠牲層9上に、厚さ0.1〜1.0μm程度の導電性ポリシリコン膜を積層形成する。次に通常のフォトリソグラフ法によりパターニングし、固定電極10を積層形成する(図3)。
Hereinafter, according to a normal manufacturing process, a sacrifice made of a USG (Undoped Silicate Glass) film having a thickness of about 2.0 to 4.0 μm is formed on a
犠牲層9の一部をエッチング除去し、先に形成した可動電極8の一部を露出させる。露出した可動電極8および固定電極10にそれぞれ接続するアルミニウム等の導体膜からなる配線膜11を形成する(図4)。
A part of the
全面に窒化膜12を堆積させた後、通常のフォトリソグラフ法により音圧を可動電極8に伝えるための貫通孔13を形成し、貫通孔13内に犠牲層9を露出させる。その後、シリコン基板1の裏面側から熱酸化膜2が露出するまでシリコン基板1を除去し、バックチャンバー14を形成する(図5)。
After the
その後、窒化膜12および固定電極10に形成された貫通孔13を通して犠牲層9の一部を除去することで、スペーサー15により固定電極10と可動電極8が固定されたエアーギャップ構造が形成される。このエッチングにより、熱酸化膜2の一部および第1のスリット内の酸化膜5も除去される(図6a)。その結果、第1のスリット3および第2のスリット6が開口する(図6b)。
After that, by removing a part of the
このように形成する本実施例のMEMS素子のスリットは、図6(b)に示すように幅の広い第1のスリット3と幅の狭い第2のスリット6で構成されており、この幅の狭い第2のスリット6により低域感度の低下を抑制することが可能となる。さらに、可動電極が厚い第1のメンブレン層4と薄い第2のメンブレン層7で構成することで、厚い第1のメンブレン層4により薄い第2のメンブレン層7を補強することができるため、可動電極8に強度を持たせることが可能となる。
As shown in FIG. 6B, the slit of the MEMS element of the present embodiment formed in this way is composed of a wide
次に、本発明の第2の実施例について説明する。まず、上記第1の実施例同様、結晶方位(100)面の厚さ420μmのシリコン基板1上に、厚さ1μm程度の熱酸化膜2を形成し、熱酸化膜2上に、CVD法により厚さ1μm程度の導電性ポリシリコン膜を積層形成する。次に通常のフォトリソグラフ法によりパターニングし、幅1〜2μm程度の第1のスリット3を有する第1のメンブレン層4を形成する(図1)。
Next, a second embodiment of the present invention will be described. First, as in the first embodiment, a
その後、第1のスリット3内に酸化膜5を充填せず、第1のメンブレン層4上および第1のスリット3内に露出する熱酸化膜2上に、厚さ0.08μm程度の導電性ポリシリコン膜を積層形成する。次に、通常のフォトリソグラフ法によりパターニングし、第1のスリット3内に幅0.1〜0.2μm程度の第2のスリット6が配置する第2のメンブレン層7を形成する(図7)。
After that, the
このように第1のスリット3内を酸化膜5で充填せずに第2のスリット6を形成することで、製造工程の短縮が可能となる。
By forming the
次に上記第1の実施例同様、第1のメンブレン層4と第2のメンブレン層7からなる可動電極8上に厚さ2.0〜4.0μm程度のUSG膜からなる犠牲層9を積層する。このとき、第1のスリット3および第2のスリット6により形成される段差は、犠牲層9の厚さより十分に小さいため、犠牲層9の形成のみで平坦化することが可能である。以下、上記第1の実施例同様の製造工程に従い、図8に示す構造のMEMS素子を形成することができる。
Next, as in the first embodiment, the
このように形成する本実施例のスリットは、図8(b)に示すように幅の広い第1のスリット3内に幅の狭い第2のスリット6が配置しており、この幅の狭い第2のスリット6により低域感度の低下を抑制することが可能となる。さらに、可動電極8が厚い第1のメンブレン層4と薄い第2のメンブレン層7で構成することで、この厚い第1のメンブレン層4により薄い第2のメンブレン層7を補強することができるため、可動電極8に強度を持たせることが可能となる。
In the slit of the present embodiment formed in this way, as shown in FIG. 8B, a narrow
次に、本発明の第3の実施例について説明する。まず、結晶方位(100)面の厚さ420μmのシリコン基板1上に、厚さ1μm程度の熱酸化膜2を形成し、熱酸化膜2上に、CVD法により厚さ0.08μm程度の導電性ポリシリコン膜を積層形成する。次に通常のフォトリソグラフ法によりパターニングし、幅0.1〜0.2μm程度の第2のスリット6を有する第2のメンブレン層7を形成する(図9)。
Next, a third embodiment of the present invention will be described. First, a
その後、第2のメンブレン層7上および第2のスリット6内に露出する熱酸化膜2上に、CVD法により厚さ0.01〜0.05μm程度の酸化膜16(第3の絶縁膜に相当)を積層形成する。ここで、酸化膜16は図10(b)に示すように平坦化する必要はない。その後形成する第1のメンブレン層4のパターニングが微細化を要求するものはないからである。この酸化膜16は第1のメンブレン層4のエッチングストッパーとして機能している。次に、酸化膜16上にCVD法により厚さ1μm程度の導電性ポリシリコン膜を積層形成する。その後、通常のフォトリソグラフ法によりパターニングし、第2のスリット6の上部に幅1〜2μm程度の第1のスリット3を有する第1のメンブレン層4を形成する(図10)。
After that, on the
次に、上記第1の実施例同様、第2のメンブレン層7および第1のメンブレン層4からなる可動電極8上に厚さ0.2〜4.0μm程度のUSGからなる犠牲層9を積層する。このとき、第2のスリット6および第1のスリット3により形成される段差は、犠牲層9の厚さより十分小さいため、犠牲層9の形成のみで平坦化することが可能である。以下、上記第1および第2の実施例同様、貫通孔13を形成し、貫通孔13内に犠牲層9を露出させる。その後、シリコン基板1の裏面側から熱酸化膜2を露出するまでシリコン基板1を除去し、バックチャンバー14を形成する(図5に相当)。
Next, as in the first embodiment, the
その後、窒化膜12および固定電極10に形成された貫通孔13を通して犠牲層9の一部を除去することで、スペーサー15により固定電極10と可動電極8が固定されたエアーギャップ構造が形成される。このエッチングにより、熱酸化膜2の一部および第1のスリット3内に露出する酸化膜16も除去される(図11b)。その結果、第2のスリット6および第1のスリット3が開口する(図11a)。
After that, by removing a part of the
このように第2のスリット6内を酸化物16で充填せずに第1のスリット6を形成することで、製造工程の短縮が可能となる。
By forming the
また、本実施例のスリットも、図11(b)に示すように幅の狭い第2のスリット6の上に幅の広い第1のスリット3が配置しており、実施例1に示したスリットと配置が逆としても、幅の狭い第2のスリット6により低域感度の低下を抑制することが可能となり、厚い第1のメンブレン層4により薄い第2のメンブレン層7を補強することも可能となる。
Further, as in the slit of the present embodiment, as shown in FIG. 11B, the wide
次に、本発明の第4の実施例について説明する。まず、上記第3の実施例同様、結晶方位(100)面の厚さ420μmのシリコン基板1上に、厚さ1μm程度の熱酸化膜2を形成し、熱酸化膜2上に、CVD法により厚さ0.08μm程度の導電性ポリシリコン膜を積層形成する。次に通常のフォトリソグラフ法によりパターニングし、幅0.1〜0.2μm程度の第2のスリット6を有する第2のメンブレン層7を形成する(図9)。
Next, a fourth embodiment of the present invention will be described. First, as in the third embodiment, a
その後、第2のメンブレン層7上および第2のスリット6内に露出する熱酸化膜2上に、CVD法により厚さ0.01〜0.05μm程度の酸化膜16(第3の絶縁膜に相当)を積層形成する。次に、酸化膜16上にCVD法により厚さ1μm程度の導電性ポリシリコン膜を積層形成する。その後、通常のフォトリソグラフ法によりパターニングし、第2のスリット6の上部に幅1〜2μm程度の第1のスリット3を有する第1のメンブレン層4を形成する(図10)。
After that, on the
次に、第1のメンブレン層4上にCVD法により酸化膜を積層形成し、第1のスリット3内を酸化膜17(これも第3の絶縁膜に相当)で埋め込み、平坦化する。次に、第1のメンブレン層4上の酸化膜17を除去し、第2のスリット6および第1のスリット3内に酸化膜17を残し、第1のメンブレン層4を露出する。その後、平坦化された第1のメンブレン層4上に、厚さ0.08μm程度の導電性ポリシリコン膜を積層形成する。次に、通常のフォトリソグラフ法によりパターニングし、第1のスリット3に埋め込んだ酸化膜17上に幅0.1〜0.2μm程度の第3のスリット18(第2のスリットに相当)を有する第3のメンブレン層19(第2のメンブレン層に相当)を形成する(図12)。
Next, an oxide film is laminated and formed on the
以下、上記第1の実施例同様、第2のメンブレン層7、第1のメンブレン層4および第3のメンブレン層19からなる可動電極8上に厚さ2.0〜4.0μm程度のUSG膜からなる犠牲層9を積層する。その後、シリコン基板1の裏面側から熱酸化膜2を露出するまでシリコン基板1を除去し、バックチャンバー14形成する。
Hereinafter, as in the first embodiment, a USG film having a thickness of about 2.0 to 4.0 μm is placed on the
その後、窒化膜12および固定電極10に形成された貫通孔13を通して犠牲層9の一部を除去することで、スペーサー15により固定電極10と可動電極8が固定されたエアーギャップ構造が形成される。このエッチングにより、熱酸化膜2の一部および第3のスリット18内に露出する酸化膜17と、酸化膜17の除去により露出する酸化膜16を除去される(図13a)。その結果、第3のスリット18、第1のスリット3および第2のスリット6が開口する(図13b)。
After that, by removing a part of the
このように本実施例のスリットも、図13(b)に示すように幅の狭い第2のスリット6の上に幅の広い第1のスリット3が配置され、さらに幅の狭い第3のスリット18が配置されており、幅の狭い第2のスリット6と第3のスリット18により低域感度の低下を抑制することが可能となる。さらに、厚い第1のメンブレン層4により、薄い第2のメンブレン層7および第3のメンブレン層19を補強することができるため、可動電極8に強度を持たせることが可能となる。
As described above, in the slit of the present embodiment, as shown in FIG. 13B, the wide
1:シリコン基板、2:熱酸化膜、3:第1のスリット、4:第1のメンブレン層、5:酸化膜、6:第2のスリット、7:第2のメンブレン層、8:可動電極、9:犠牲層、10:固定電極、11:配線膜、12:窒化膜、13:貫通孔、14:バックチャンバー、15:スペーサー、16:酸化膜、17:酸化膜、18:第3のスリット、19:第3のメンブレン層、20:スリット、21:エアーギャップ 1: Silicon substrate, 2: Thermal oxide film, 3: 1st slit, 4: 1st membrane layer, 5: oxide film, 6: 2nd slit, 7: 2nd membrane layer, 8: movable electrode , 9: sacrificial layer, 10: fixed electrode, 11: wiring film, 12: nitride film, 13: through hole, 14: back chamber, 15: spacer, 16: oxide film, 17: oxide film, 18: third Slit, 19: 3rd membrane layer, 20: Slit, 21: Air gap
Claims (3)
前記可動電極は、少なくとも第1のメンブレン層と第1のメンブレン層より薄い第2のメンブレン層とからなり、前記第1のメンブレン層と前記第2のメンブレン層を貫通する複数のスリットが形成されていることと、
前記スリットは、前記第1のメンブレン層に形成された第1のスリットと、前記第2のメンブレン層に形成された第2のスリットが重なるように配置されていることと、
前記第2のスリットの幅は、前記第1のスリットの幅よりも狭いことを特徴とするMEMS素子。 In a substrate provided with a back chamber and a MEMS element in which an air gap is formed by arranging a fixed electrode and a movable electrode on the substrate with a spacer interposed therebetween.
The movable electrode is composed of at least a first membrane layer and a second membrane layer thinner than the first membrane layer, and a plurality of slits penetrating the first membrane layer and the second membrane layer are formed. What you are doing
The slits are arranged so that the first slit formed on the first membrane layer and the second slit formed on the second membrane layer overlap each other.
A MEMS device characterized in that the width of the second slit is narrower than the width of the first slit.
前記基板表面に第1の絶縁膜を形成する工程と、
該第1の絶縁膜上に、第1のスリットを有する第1のメンブレン層あるいは前記第1のスリットの幅より狭い幅の第2のスリットを有する前記第1のメンブレン層より薄い第2のメンブレン層を形成する工程と、
前記第1のメンブレン層上に前記第2のメンブレン層を形成し、あるいは前記第2のメンブレン層上に前記第1のメンブレン層を形成し、前記第1のメンブレン層および前記第2のメンブレン層を含む可動電極を形成する工程と、
前記可動電極上に、第2の絶縁膜を形成する工程と、
該第2の絶縁膜上に、前記固定電極を形成する工程と、
前記固定電極に貫通孔を形成する工程と、
前記基板の一部をエッチング除去し、前記バックチャンバーを形成する工程と、
前記貫通孔から前記第2の絶縁膜の一部をエッチング除去し、前記スペーサーを形成し、前記固定電極と前記可動電極との間にエアーギャップを形成すると同時に、前記第1の絶縁膜の一部を除去し、前記第1のスリットと前記第2のスリットとが連通する前記可動電極を形成する工程と、を含むことを特徴とするMEMS素子の製造方法。 In a method for manufacturing a MEMS element in which a fixed electrode and a movable electrode are arranged with a spacer interposed therebetween on a substrate provided with a back chamber.
The step of forming the first insulating film on the surface of the substrate and
On the first insulating film, a first membrane layer having a first slit or a second membrane thinner than the first membrane layer having a second slit having a width narrower than the width of the first slit. The process of forming the layer and
The second membrane layer is formed on the first membrane layer, or the first membrane layer is formed on the second membrane layer, and the first membrane layer and the second membrane layer are formed. And the process of forming a movable electrode including
A step of forming a second insulating film on the movable electrode and
The step of forming the fixed electrode on the second insulating film and
The step of forming a through hole in the fixed electrode and
A step of etching and removing a part of the substrate to form the back chamber, and
A part of the second insulating film is removed by etching from the through hole to form the spacer, an air gap is formed between the fixed electrode and the movable electrode, and at the same time, one of the first insulating films. A method for manufacturing a MEMS element, which comprises a step of removing a portion and forming the movable electrode in which the first slit and the second slit communicate with each other.
前記第1のメンブレン層上に前記第2のメンブレン層を含む可動電極を形成する工程は、前記第1のスリット内に第3の絶縁膜を充填した後、前記第2のメンブレン層を形成する工程を含み、
前記可動電極を形成する工程は、前記エアーギャップを形成すると同時に、前記第1の絶縁膜の一部と前記第3の絶縁膜を除去し、前記第1のスリットと前記第2のスリットとが連通する前記可動電極を形成する工程を含むことを特徴とするMEMS素子の製造方法。 In the method for manufacturing a MEMS device according to claim 2.
In the step of forming the movable electrode including the second membrane layer on the first membrane layer, the second membrane layer is formed after filling the first slit with the third insulating film. Including the process
In the step of forming the movable electrode, at the same time as forming the air gap, a part of the first insulating film and the third insulating film are removed, and the first slit and the second slit are formed. A method for manufacturing a MEMS element, which comprises a step of forming the movable electrode to be communicated with.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017043419A JP6784005B2 (en) | 2017-03-08 | 2017-03-08 | MEMS device and its manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017043419A JP6784005B2 (en) | 2017-03-08 | 2017-03-08 | MEMS device and its manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018148473A JP2018148473A (en) | 2018-09-20 |
JP6784005B2 true JP6784005B2 (en) | 2020-11-11 |
Family
ID=63591717
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017043419A Active JP6784005B2 (en) | 2017-03-08 | 2017-03-08 | MEMS device and its manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6784005B2 (en) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS55115216A (en) * | 1979-02-27 | 1980-09-05 | Fujitsu Ltd | Method of forming movable electrode on base |
JP2007104641A (en) * | 2005-09-09 | 2007-04-19 | Yamaha Corp | Capacitor microphone |
JP4244232B2 (en) * | 2006-07-19 | 2009-03-25 | ヤマハ株式会社 | Condenser microphone and manufacturing method thereof |
JP6467837B2 (en) * | 2014-09-25 | 2019-02-13 | オムロン株式会社 | Acoustic transducer and microphone |
JP6405276B2 (en) * | 2015-03-27 | 2018-10-17 | 新日本無線株式会社 | MEMS device and manufacturing method thereof |
-
2017
- 2017-03-08 JP JP2017043419A patent/JP6784005B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018148473A (en) | 2018-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6405276B2 (en) | MEMS device and manufacturing method thereof | |
JP6151541B2 (en) | MEMS device and manufacturing method thereof | |
JP6345926B2 (en) | MEMS device and manufacturing method thereof | |
JP6356512B2 (en) | MEMS element | |
JP6214219B2 (en) | MEMS element | |
JP2015188946A (en) | MEMS element | |
JP2016192628A (en) | MEMS element | |
JP2021097302A (en) | MEMS element | |
JP6784005B2 (en) | MEMS device and its manufacturing method | |
JP6582274B2 (en) | MEMS element | |
JP2017121028A (en) | MEMS element | |
JP6659027B2 (en) | MEMS device and manufacturing method thereof | |
JP6382032B2 (en) | MEMS element | |
JP2015188947A (en) | MEMS element | |
JP6631778B2 (en) | MEMS element | |
JP2008244752A (en) | Electrostatic pressure transducer | |
JP2018058150A (en) | Mems element and manufacturing method thereof | |
JP7040722B2 (en) | MEMS element | |
JP6860514B2 (en) | MEMS device and its manufacturing method | |
JP6699854B2 (en) | MEMS element | |
JP6639042B2 (en) | MEMS element | |
JP6679044B2 (en) | MEMS element | |
JP2016007681A (en) | Mems element and method for manufacturing the same | |
JP6863545B2 (en) | MEMS device and its manufacturing method | |
JP6662509B2 (en) | MEMS element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200129 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200907 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200923 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201005 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6784005 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |