JP6769059B2 - Multilayer capacitor - Google Patents
Multilayer capacitor Download PDFInfo
- Publication number
- JP6769059B2 JP6769059B2 JP2016050057A JP2016050057A JP6769059B2 JP 6769059 B2 JP6769059 B2 JP 6769059B2 JP 2016050057 A JP2016050057 A JP 2016050057A JP 2016050057 A JP2016050057 A JP 2016050057A JP 6769059 B2 JP6769059 B2 JP 6769059B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- internal
- element body
- exposed
- electrode layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Description
本発明は、積層コンデンサに関する。 The present invention relates to a multilayer capacitor.
従来より、複数の内部電極を有する積層構造の様々な積層コンデンサが知られている。特許文献1には、2端子垂直積層型コンデンサ(すなわち、コンデンサ内の積層された内部電極が回路基板の実装面に垂直に配置され、回路基板に接続される2つのコンデンサの端子を備えたコンデンサ)が開示されている。 Conventionally, various laminated capacitors having a laminated structure having a plurality of internal electrodes have been known. Patent Document 1 describes a two-terminal vertically stacked capacitor (that is, a capacitor having two capacitor terminals in which stacked internal electrodes in the capacitor are arranged perpendicular to the mounting surface of the circuit board and connected to the circuit board. ) Is disclosed.
特許文献1に開示された積層コンデンサでは、回路基板に対向する面に、一対の外部電極と、一対の外部電極の間の領域を完全に覆う絶縁層とが設けられている。 In the multilayer capacitor disclosed in Patent Document 1, a pair of external electrodes and an insulating layer that completely covers the region between the pair of external electrodes are provided on the surface facing the circuit board.
上述した積層コンデンサにおいては、一対の外部電極の間に短絡が生じた場合には、部品の動作不良を招くため、そのような短絡を防止することが重要である。それと同時に、等価直列インダクタンス(ESL)の低減も求められている。 In the above-mentioned multilayer capacitor, if a short circuit occurs between a pair of external electrodes, it causes a malfunction of the component, and it is important to prevent such a short circuit. At the same time, reduction of equivalent series inductance (ESL) is also required.
本開示は、短絡を抑制しつつ、ESLの低減が図られた積層コンデンサを提供することを目的とする。 An object of the present disclosure is to provide a multilayer capacitor in which ESL is reduced while suppressing a short circuit.
本開示に係る積層コンデンサは、素体と、素体の内部に位置し、素体の第1の面から端面が露出する引き出し電極を有する内部電極と、素体の第1の面に設けられ、素体の第1の面において露出する引き出し電極の端面と接する電極層と、素体の第1の面に、電極層の一部を覆うように設けられた絶縁層とを備え、内部電極の法線方向から見て、引き出し電極の引き出し方向に関する幅をW1とし、電極層が絶縁層から露出している領域の幅をW2とし、電極層の幅をW3とし、素体の幅をW4としたときに、W2<W3≦W1の式が成り立ち、かつ、W3/W4≧0.25の式が成り立つ。 The multilayer capacitor according to the present disclosure is provided on the element body, an internal electrode having a lead-out electrode located inside the element body and having an end surface exposed from the first surface of the element body, and a first surface of the element body. The internal electrode is provided with an electrode layer in contact with the end surface of the extraction electrode exposed on the first surface of the element body and an insulating layer provided on the first surface of the element body so as to cover a part of the electrode layer. When viewed from the normal direction of, the width of the lead-out electrode in the pull-out direction is W1, the width of the region where the electrode layer is exposed from the insulating layer is W2, the width of the electrode layer is W3, and the width of the element body is W4. Then, the equation of W2 <W3 ≦ W1 holds, and the formula of W3 / W4 ≧ 0.25 holds.
上記積層コンデンサにおいては、電極層が絶縁層から露出している領域の幅(W2)が電極層の幅(W3)より狭い(すなわち、W2<W3)ため、実装時における短絡が抑制される。加えて、上記積層コンデンサにおいては、引き出し電極の幅(W1)が、電極層の幅(W3)と比べて同じまたはより大きく、かつ、電極層の幅/素体の幅(W3/W4)が0.25以上であるため、ESLの低減も図られている。 In the multilayer capacitor, the width (W2) of the region where the electrode layer is exposed from the insulating layer is narrower than the width (W3) of the electrode layer (that is, W2 <W3), so that a short circuit during mounting is suppressed. In addition, in the multilayer capacitor, the width of the extraction electrode (W1) is the same as or larger than the width of the electrode layer (W3), and the width of the electrode layer / the width of the element body (W3 / W4) is large. Since it is 0.25 or more, the ESL is also reduced.
また、互いに平行に積層された極性の異なる複数の内部電極を備え、素体の第1の面に設けられた第1の電極層に、一方の極性の内部電極の引き出し電極の端面が接し、素体の第1の面に設けられ、第1の電極層とは異なる第2の電極層に、他方の極性の内部電極の引き出し電極の端面が接し、複数の内部電極の積層方向から見て、第1の面において一方の極性の内部電極の引き出し電極の端面および他方の極性の内部電極の引き出し電極の端面のいずれも露出していない領域の長さをYとしたときに、W1/Y≧1.00の式が成り立つ態様であってもよい。この場合、第1の面に設けられた第1の電極層と第2の電極層との間の実装時における短絡を抑制しつつ、ESLの低減を図ることができる。 Further, a plurality of internal electrodes having different polarities laminated in parallel with each other are provided, and the end surface of the extraction electrode of the internal electrode having one polarity is in contact with the first electrode layer provided on the first surface of the element body. The end face of the extraction electrode of the internal electrode of the other polarity is in contact with the second electrode layer provided on the first surface of the element body and different from the first electrode layer, and is viewed from the stacking direction of the plurality of internal electrodes. W1 / Y, where Y is the length of the region where neither the end face of the lead-out electrode of the internal electrode of one polarity and the end face of the lead-out electrode of the internal electrode of the other polarity are exposed on the first surface. The mode may be such that the equation of ≧ 1.00 holds. In this case, the ESL can be reduced while suppressing a short circuit at the time of mounting between the first electrode layer and the second electrode layer provided on the first surface.
さらに、互いに平行に積層された極性の異なる複数の内部電極を備え、素体の第1の面に設けられた第1の電極層に、一方の極性の内部電極の引き出し電極の端面が接し、素体の第1の面とは異なる第2の面に設けられ、第1の電極層とは異なる第2の電極層に、他方の極性の内部電極の引き出し電極の端面が接し、複数の内部電極の積層方向から見て、素体の幅をW4としたときに、W1/W4≧0.25の式が成り立つ態様であってもよい。この場合、第1の面に設けられた第1の電極層と第2の面に設けられた第2の電極層との間の実装時における短絡を抑制しつつ、ESLの低減を図ることができる。 Further, a plurality of internal electrodes having different polarities laminated in parallel with each other are provided, and the end surface of the extraction electrode of the internal electrode having one polarity is in contact with the first electrode layer provided on the first surface of the element body. A second electrode layer provided on a second surface different from the first surface of the element body and different from the first electrode layer is in contact with the end face of the extraction electrode of the internal electrode of the other polarity, and a plurality of internal surfaces are provided. When the width of the element body is W4 when viewed from the stacking direction of the electrodes, the equation W1 / W4 ≥ 0.25 may hold. In this case, it is possible to reduce ESL while suppressing a short circuit at the time of mounting between the first electrode layer provided on the first surface and the second electrode layer provided on the second surface. it can.
また、電極層が絶縁層から露出している領域にめっき層が形成されている態様であってもよい。この場合、めっき層が形成された領域において実装することができる。 Further, the plating layer may be formed in the region where the electrode layer is exposed from the insulating layer. In this case, it can be mounted in the region where the plating layer is formed.
さらに、素体の第1の面に複数の絶縁層が設けられており、内部電極の法線方向から見て、引き出し電極の端面の両端部が電極層から露出しており、露出した引き出し電極の端面の両端部が複数の絶縁層でそれぞれ覆われている態様であってもよい。この場合、電極層と引き出し電極の端面とが接する長さが、電極層の幅と同じになるため、ESLのばらつきが抑制される。 Further, a plurality of insulating layers are provided on the first surface of the element body, and both ends of the end faces of the extraction electrodes are exposed from the electrode layer when viewed from the normal direction of the internal electrode, and the exposed extraction electrodes are exposed. Both ends of the end face of the above surface may be covered with a plurality of insulating layers. In this case, the length of contact between the electrode layer and the end face of the extraction electrode is the same as the width of the electrode layer, so that the variation in ESL is suppressed.
本開示によれば、短絡を抑制しつつ、ESLの低減が図られた積層コンデンサが提供される。 According to the present disclosure, a multilayer capacitor in which ESL is reduced while suppressing a short circuit is provided.
以下、添付図面を参照して、実施形態に係る積層コンデンサについて詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。 Hereinafter, the multilayer capacitor according to the embodiment will be described in detail with reference to the accompanying drawings. In the description, the same reference numerals are used for the same elements or elements having the same function, and duplicate description will be omitted.
図1に、実施形態に係る積層コンデンサ10を示す。図1に示すように、積層コンデンサ10は、略直方体形状の外形を有する素体20を備える。素体20は、対向する一対の端面20a、20bを有し、また、両端面20a、20bに直交するように延在し、かつ、両端面20a、20bを結ぶ底面(第1の面)20cを有する。素体20の寸法は、一例として、長手方向長さ(両端面20a、20bの離間距離)が600μm、短手方向長さ(両端面20a、20bの対向方向と底面20cの法線方向とに直交する方向の長さ)が300μm、高さが300μmであるが、これに限定されない。素体20の寸法は、長手方向長さを1000μm以下、短手方向長さを500μm以下、高さを500μm以下とすることが好ましい。
FIG. 1 shows the
素体20の内部には、複数の内部電極22、24が形成されている。各内部電極22、24は、素体20の底面20cに対して立直した姿勢で、端面20a、20bの対向方向に沿って延在している。そして、複数の内部電極22、24は、所定距離だけ離間されて互いに平行に積層されている。すなわち、複数の内部電極22、24は、素体20の端面20a、20bの対向方向および底面20cの法線方向に対して直交するように、積層されている。
A plurality of
複数の内部電極22、24は、正極の内部電極22と負極の内部電極24とで構成されており、正極の内部電極22と負極の内部電極24とが交互に配置されている。各内部電極22、24は、一体的に形成された、主に容量を形成するための容量電極22a、24aと、主に電極を素体外部に引き出するための引き出し電極22b、24bとを有する。具体的には、図2に示すように、内部電極24は、素体端面20a、20bの対向方向(図2の左右方向)に長く延びる長方形状の容量電極24aと、容量電極24aの底面20c側に設けられて底面20cに露出する長方形状の引き出し電極24bとを有する。引き出し電極24bは、底面20cに沿って、端面20b近傍から底面20cの中央付近まで延びている。他方の内部電極22についても、内部電極24の容量電極24aと実質的に同一寸法の容量電極22aと、容量電極22aの底面20c側に設けられて底面20cに露出する長方形状の引き出し電極22bとを有する。
The plurality of
なお、容量電極22a、24aの寸法は、一例として、長さ500μm、高さ200μm、厚さ1μmである。引き出し電極22b、24bの寸法は、一例として、長さ200μm、高さ50μm、厚さ1μmである。
The dimensions of the
そして、素体20の底面20c(第1の面)には、電極層30A(第1の電極層)、電極層30B(第2の電極層)および3つの絶縁層40、40A、40Bが形成されている。一対の電極層30A、30Bおよび3つの絶縁層40、40A、40Bは、図1〜3に示すように、底面20cの短手方向(すなわち、内部電極22、24の積層方向)に全長に亘って形成されている。
An
一対の電極層30A、30Bは、上述した内部電極22、24と接続される。具体的には、正極の電極層30Aは、端面20a側の底面領域に設けられ、底面20cに露出した各内部電極22の引き出し電極22bの端面23の一部と接し、それにより、電極層30Aと各内部電極22とが電気的に接続される。負極の電極層30Bは、端面20b側の底面領域に設けられ、底面20cに露出した各内部電極24の引き出し電極24bの端面25の一部と接し、それにより、電極層30Bと各内部電極24とが電気的に接続される。
The pair of
絶縁層40は、一対の電極層30A、30Bの間の領域および各電極層30A、30Bの一部を一体的に覆うように、底面20cの中央領域に設けられている。より詳しくは、図2に示すように、絶縁層40は、電極層30Aの中央側の端部(すなわち、電極層30B側の端部)を所定長さ分だけ覆っている。絶縁層40は、同様に、電極層30Bの中央側の端部(すなわち、電極層30A側の端部)も、電極層30Aと同じ長さ分だけ覆っている。そのため、絶縁層40は、図2において線対称の断面形状を呈する。
The insulating
また、絶縁層40は、一対の電極層30A、30Bの間を充たすとともに、各電極層30A、30B上に乗り上げており、各電極層30A、30Bの厚さよりも絶縁層40の厚さが厚くなるように設計されている。絶縁層40と接する部分の電極層30A、30Bが、絶縁層40の下側(底面20c側)に潜り込んでいると言うこともできる。
Further, the insulating
絶縁層40Aは、底面20cに沿って、端面20a近傍から電極層30Aの一部を覆う位置まで延びている。絶縁層40Aは、底面20cに露出した各内部電極22の引き出し電極22bの端面23のうち、電極層30Aから露出している部分を覆っている。また、絶縁層40Bは、底面20cに沿って、端面2b近傍から電極層30Bの一部を覆う位置まで延びている。絶縁層40Bは、底面20cに露出した各内部電極24の引き出し電極24bの端面25のうち、電極層30Bから露出している部分を覆っている。絶縁層40A、40Bはいずれも、電極層30A、30B上に乗り上げており、各電極層30A、30Bの厚さよりも厚さが厚くなるように設計されている。
The insulating
絶縁層40、40A、40Bは、たとえばガラスや樹脂等の絶縁材料で構成されており、印刷等の形成方法によって形成される。 The insulating layers 40, 40A, and 40B are made of an insulating material such as glass or resin, and are formed by a forming method such as printing.
なお、図2に示すように、電極層30A、30Bが絶縁層40、40A、40Bから露出している領域それぞれに、めっき層50を形成することができる。めっき層50が形成された領域において、回路基板51上に実装され得る。
As shown in FIG. 2, the
ここで、図4を参照しつつ、引き出し電極22b、24b、電極層30A、30Bおよび絶縁層40、40A、40Bの位置関係および寸法の大小関係について、より詳しく説明する。
Here, with reference to FIG. 4, the positional relationship and the magnitude relationship of the dimensions of the
図4に示すように、説明の便宜上、内部電極22、24の積層方向から見て、内部電極22の引き出し電極22bの引き出し方向に関する幅をW1とし、電極層30Aが絶縁層40、40Aから露出している領域の幅をW2とし、電極層30Aの幅をW3とする。また、素体20の底面20cの幅をW4とし、底面20cにおいて、内部電極22、24の引き出し電極22b、24bの端面23、25のいずれも露出していない領域の合計長さをY(Y=y1+y2+y3)とする。なお、y1は、素体20の端面20aと、底面20cに露出した引き出し電極22bの端面23とが離間している領域の長さを示し、y2は、素体20の底面20cの中央付近において引き出し電極22bの端面23と引き出し電極24bの端面25とが離間している領域の長さを示し、y3は、素体20の端面20bと、底面20cに露出した引き出し電極24bの端面25とが離間している領域の長さを示す。上記の幅W1、W2、W3、W4はいずれも、図4のように内部電極の法線方向からみたときの、引き出し電極の引き出し方向に関する幅、すなわち、引き出し方向に対して直交する方向の長さである。
As shown in FIG. 4, for convenience of explanation, the width of the
このとき、積層コンデンサ10においては、W2<W3≦W1の式(以下、第1の式とも称す。)が成り立つとともに、W3/W4≧0.25の式(以下、第2の式とも称す。)が成り立ち、かつ、W1/Y≧1.00の式(以下、第3の式とも称す。)が成り立つ。
At this time, in the
なお、素体20の底面20cに設けられる絶縁層40、40A、40Bの数は、3つに限らず、1つ(絶縁層40のみ)であっても、上記第1の式、第2の式、および、第3の式は成り立ち得る。
The number of the insulating
上記第1の式は、電極層30Aが絶縁層40から露出している領域の幅(W2)が、電極層30Aの幅(W3)より狭い(すなわち、W2<W3)ことを意味し、図2に示すように電極層30Aの中央側の端部が絶縁層40で覆われていることを意味する。この場合、電極層30Aは、絶縁層40により、その露出部分が他方の電極層30Bから遠ざかるため、電極層30Aと電極層30Bとの間に電圧が印加される実装時において、両電極層30A、30B間に短絡が生じる事態が抑制される。
The first equation means that the width (W2) of the region where the
また、上記第1の式は、引き出し電極22bの幅(W1)が、電極層30Aの幅(W3)と比べて同じまたはより大きい(すなわち、W3≦W1)ことを意味し、第2の式は、電極層30Aの幅(W3)が素体20の幅(W4)の0.25倍以上であることを意味し、これらの式が成り立つ場合には、積層コンデンサ10のESLの低減が図られることが、発明者らによる以下に示す実験により見出された。
Further, the first equation means that the width (W1) of the
実験では、図5に示すように、比較例に係る試料および4つの実施例1〜4に係る試料を準備し、ネットワークアナライザを使用してSパラメータからインピーダンスヘ換算し、各試料のESL(pH)を測定した。なお、いずれの試料も、内部電極22、24の積層方向から見た素体20の幅(W4)は600μmで統一されている。
In the experiment, as shown in FIG. 5, a sample according to a comparative example and four samples according to Examples 1 to 4 were prepared, and the S parameter was converted into impedance using a network analyzer, and the ESL (pH) of each sample was converted. ) Was measured. In each sample, the width (W4) of the
具体的には、比較例に係る試料では、電極層30A、30Bの幅がいずれも200μmであり、W3がW4の0.33倍となっている。すなわち、比較例に係る試料では、W3≦W1の関係が成り立っておらず、第2の式の関係も成り立っていない。 Specifically, in the sample according to the comparative example, the widths of the electrode layers 30A and 30B are both 200 μm, and W3 is 0.33 times that of W4. That is, in the sample according to the comparative example, the relationship of W3 ≦ W1 does not hold, and the relationship of the second equation does not hold either.
そして、比較例に係る試料についてESLを測定したところ、230pHとなり、高い値を示した。 Then, when ESL was measured for the sample according to the comparative example, it was 230 pH, which was a high value.
実施例1〜4に関しては、実施例1に係る試料では、電極層30A、30Bの幅がいずれも150μmであり、W3がW4の0.25倍となっている。また、実施例2に係る試料では、電極層30A、30Bの幅がいずれも150μmであり、W3がW4の0.25倍となっている。さらに、実施例3に係る試料では、電極層30A、30Bの幅がいずれも150μmであり、W3がW4の0.25倍となっている。また、実施例4に係る試料では、電極層30A、30Bの幅がいずれも200μmであり、W3がW4の0.33倍となっている。すなわち、実施例1〜4に係る試料のいずれもW3がW4の0.25倍以上であり、第2の式の関係が成り立つ。 Regarding Examples 1 to 4, in the sample according to Example 1, the widths of the electrode layers 30A and 30B are both 150 μm, and W3 is 0.25 times that of W4. Further, in the sample according to Example 2, the widths of the electrode layers 30A and 30B are both 150 μm, and W3 is 0.25 times that of W4. Further, in the sample according to Example 3, the widths of the electrode layers 30A and 30B are both 150 μm, and W3 is 0.25 times that of W4. Further, in the sample according to Example 4, the widths of the electrode layers 30A and 30B are both 200 μm, and W3 is 0.33 times that of W4. That is, in all of the samples according to Examples 1 to 4, W3 is 0.25 times or more that of W4, and the relationship of the second equation holds.
実施例1〜4に係る試料それぞれについてESLを測定したところ、実施例1の試料では155pH、実施例2の試料では140pH、実施例3の試料では110pH、実施例4の試料では100pHとなり、いずれも比較例1〜3に比べて低い値を示した。なお、本実験において、ESLが155pH以下であれば実用上十分に低い値であり、110pH以下であればさらに実用性のある値である。 When the ESL was measured for each of the samples according to Examples 1 to 4, it was 155 pH for the sample of Example 1, 140 pH for the sample of Example 2, 110 pH for the sample of Example 3, and 100 pH for the sample of Example 4. Also showed a lower value than Comparative Examples 1 to 3. In this experiment, if the ESL is 155 pH or less, the value is sufficiently low for practical use, and if the ESL is 110 pH or less, the value is more practical.
以上の実験結果から、発明者らは、W3≦W1の関係が成り立ち、かつ、W3がW4の0.25倍以上である(すなわち、第2の式が成り立つ)場合には、実用上十分に低いESLの値が得られるとの知見を得た。 From the above experimental results, the inventors have found that when the relationship of W3 ≦ W1 holds and W3 is 0.25 times or more of W4 (that is, the second equation holds), it is practically sufficient. It was found that a low ESL value can be obtained.
なお、内部電極24および電極層30Bに関しても、内部電極22、24の積層方向から見て、引き出し電極24bの幅をW1とし、電極層30Bが絶縁層40から露出している領域の幅をW2とし、電極層30Bの幅をW3としたときも、上述の第1の式および第2の式が成り立つ。
Regarding the
また、第3の式は、W1がYの1.00倍以上であることを意味しており、この式が成り立つ場合、上述した実験の結果のとおり、積層コンデンサ10のESLの低減が図られる。すなわち、図5に示した実験結果のとおり、W1がYの1.00倍未満である比較例に係る試料では低いESLの値が得られないが、W1がYの1.00倍以上である実施例1〜4に係る試料では、低いESLの値が得られる。
Further, the third equation means that W1 is 1.00 times or more of Y, and when this equation holds, the ESL of the
積層コンデンサ10は、図2に示すように、内部電極22、24、電極層30A、30Bおよび絶縁層40が対称性を有するため、上記実験結果から、内部電極24の引き出し電極24bの幅をW1としたときにW1/Y≧1.00が成り立つときにも、低いESLの値が得られると考えられる。
As shown in FIG. 2, in the
上述した積層コンデンサ10は、図6に示した構成とすることができる。すなわち、図6では、内部電極22、24の積層方向から見て、内部電極22の引き出し電極22bの端面23の両端部23a、23bが電極層30Aから露出しており、露出した引き出し電極22bの端面23の両端部23a、23bが2つの絶縁層40、40Aでそれぞれ覆われている。
The
図6に示した構成では、互いに接する引き出し電極22bと電極層30Aとは、素体20の底面20cに沿って相対位置ズレが生じた場合であっても、接する長さは一定であり、電極層30Aの幅と同じである。そのため、もし仮に製造時等において上記相対位置ズレが生じた場合であってもESLのばらつきが抑制される。
In the configuration shown in FIG. 6, the
なお、内部電極22の引き出し電極22bの端面23の両端部23a、23bの一方だけが電極層30Aから露出する場合には、上記相対位置ズレが生じると、引き出し電極22bと電極層30Aとの接する長さは変わり、ESLがばらつく。
When only one of both ends 23a and 23b of the
なお、図6に示した構成では、内部電極24についても、引き出し電極24bの端面25の両端部25a、25bが電極層30Bから露出し、両端部25a、25bが2つの絶縁層40、40Bでそれぞれ覆われているため、上述した理由により、ESLのばらつきが抑制される。
In the configuration shown in FIG. 6, also for the
図7に、上述した積層コンデンサ10とは異なる態様の積層コンデンサ10Aを示す。
FIG. 7 shows a
積層コンデンサ10Aは、上述した積層コンデンサ10の素体20と同様の素体20Aを有し、素体20Aの内部には、複数の内部電極26、28が形成されている。各内部電極26、28は、素体20Aの底面20cに対して平行な姿勢で、端面20a、20bの対向方向に沿って延在している。そして、複数の内部電極26、28は、所定距離だけ離間されて互いに平行に積層されている。
The
複数の内部電極26、28は、正極の内部電極26と負極の内部電極28とで構成されており、正極の内部電極26と負極の内部電極28とが交互に配置されている。各内部電極26、28は、一体的に形成された、主に容量を形成するための容量電極26a、28aと、主に電極を素体外部に引き出するための引き出し電極26b、28bとを有する。具体的には、図8に示すように、内部電極26は、素体端面20a、20bの対向方向(図8の左右方向)に長く延びる長方形状の容量電極26aと、容量電極26aから素体20Aの両側面20d、20eまで延びて露出する長方形状の一対の引き出し電極26bとを有する。一対の引き出し電極26bは、端面20a近傍から側面20dに沿って側面20dの中央付近まで延びている引き出し電極26bと、端面20b近傍から側面20eに沿って側面20eの中央付近まで延びている引き出し電極26bとで構成されている。他方の内部電極28についても、内部電極26の容量電極26aと実質的に同一寸法の容量電極28aと、容量電極28aから素体20Aの両側面20d、20eまで延びて露出する長方形状の一対の引き出し電極28bとを有する。一対の引き出し電極28bは、端面20a近傍から側面20eに沿って側面20eの中央付近まで延びている引き出し電極28bと、端面20b近傍から側面20dに沿って側面20dの中央付近まで延びている引き出し電極28bとで構成されている。そして、内部電極26の形状と内部電極28の形状とは、180度回転させたときに重なる回転対称の関係または鏡像の関係を有する。
The plurality of
なお、容量電極26a、28aの寸法は、一例として、長さ500μm、高さ200μm、厚さ1μmである。各引き出し電極26b、28bの寸法は、一例として、長さ200μm、高さ50μm、厚さ1μmである。
The dimensions of the
そして、素体20Aの両側面20d、20eには、4つの電極層30A〜30Dおよび6つの絶縁層40、40A、40Bが形成されている。すなわち、素体20Aの一方の側面20d(第1の面)には、電極層30A(第1の電極層)、電極層30B(第2の電極層)および3つの絶縁層40、40A、40Bが形成されており、他方の側面20eには、一対の電極層30C、30Dおよび絶縁層40、40A、40Bが形成されている。
Four
なお、積層コンデンサ10Aにおいても、電極層30A〜30Dが絶縁層40、40A、40Bから露出している領域それぞれに、回路基板51上に実装するためのめっき層50を形成することができる。
Also in the
そして、積層コンデンサ10Aにおいては、素体20Aの両側面20d、20eのそれぞれの側において、内部電極26、28の積層方向から見たときの引き出し電極26b、28b、電極層30A〜30Dおよび絶縁層40、40A、40Bの位置関係および寸法の大小関係が、上述した積層コンデンサ10の引き出し電極22b、24b、電極層30A、30Bおよび絶縁層40、40A、40Bの位置関係および寸法の大小関係が同じになっている。
In the
すなわち、図8に示すように、内部電極26、28の積層方向から見て、内部電極26の引き出し電極26bの引き出し方向に関する幅をW1とし、電極層30Aが絶縁層40、40Aから露出している領域の幅をW2とし、電極層30Aの幅をW3とする。また、素体20Aの側面20dの幅をW4とし、側面20dにおいて、内部電極26、28の引き出し電極26b、28bの端面27、29のいずれも露出していない領域の合計長さをY(Y=y1+y2+y3)とする。なお、y1は、素体20Aの端面20aと、側面20dに露出した引き出し電極26bの端面27とが離間している領域の長さを示し、y2は、素体20Aの側面20dの中央付近において引き出し電極26bの端面27と引き出し電極28bの端面29とが離間している領域の長さを示し、y3は、素体20Aの端面20bと、側面20dに露出した引き出し電極28bの端面29とが離間している領域の長さを示す。上記の幅W1、W2、W3、W4はいずれも、図8のように内部電極の法線方向からみたときの、引き出し電極の引き出し方向に関する幅、すなわち、引き出し方向に対して直交する方向の長さである。
That is, as shown in FIG. 8, when viewed from the stacking direction of the
このとき、積層コンデンサ10Aにおいては、上述した第1の式(W2<W3≦W1)、第2の式(W3/W4≧0.25)および第3の式(W1/Y≧1.00)がいずれも成り立っている。
At this time, in the
なお、素体20Aの一方の側面20d(または、側面20e)に設けられる絶縁層40、40A、40Bの数は、3つに限らず、1つ(絶縁層40のみ)であっても、上記第1の式、第2の式、および、第3の式は成り立ち得る。
The number of the insulating
そのため、積層コンデンサ10Aにおいても、上述した積層コンデンサ10同様、電極層30Aと電極層30Bとの間および電極層30Cと電極層30Dとの間に電圧が印加される実装時において、電極層30A、30B間および電極層30C、30D間に短絡が生じる事態が抑制されるとともに、ESLの低減が図られる。
Therefore, also in the
図9に、上述した積層コンデンサ10、10Aとは異なる態様の積層コンデンサ10Bを示す。
FIG. 9 shows a
積層コンデンサ10Bは、上述した積層コンデンサ10、10Aの素体20、20Aと同様の素体20Bを有し、素体20Bの内部には、複数の内部電極52、54が形成されている。各内部電極52、54は、素体20Bの底面20cに対して平行な姿勢で、端面20a、20bの対向方向に沿って延在している。そして、複数の内部電極52、54は、所定距離だけ離間されて互いに平行に積層されている。
The
複数の内部電極52、54は、正極の内部電極52と負極の内部電極54とで構成されており、正極の内部電極52と負極の内部電極54とが交互に配置されている。各内部電極52、54は、一体的に形成された、主に容量を形成するための容量電極52a、54aと、主に電極を素体外部に引き出するための引き出し電極52b、54bとを有する。具体的には、図10に示すように、内部電極52は、素体端面20a、20bの対向方向(図10の左右方向)に長く延びる長方形状の容量電極52aと、容量電極52aから素体20Bの両側面20d、20eまで延びて露出する長方形状の一対の引き出し電極52bとを有する。一対の引き出し電極52bは、側面20d側の中央付近に形成された引き出し電極52bと、側面20e側の中央付近に形成された引き出し電極52bとで構成されている。他方の内部電極54は、内部電極52の容量電極52aと実質的に同一寸法の容量電極54aと、容量電極54aから素体20Bの両端面20a、20bまで延びて露出する長方形状の一対の引き出し電極54bとを有する。一対の引き出し電極54bは、端面20a側の中央付近に形成された引き出し電極54bと、端面20b側の中央付近に形成された引き出し電極54bとで構成されている。
The plurality of
なお、容量電極52a、54aの寸法は、一例として、長さ500μm、高さ200μm、厚さ1μmである。各引き出し電極52b、54bの寸法は、一例として、長さ200μm、高さ50μm、厚さ1μmである。
The dimensions of the
そして、素体20Bの両端面20a、20bおよび両側面20d、20eには、4つの電極層30A〜30Dおよび4つの絶縁層40が形成されている。すなわち、素体20Bの一方の側面20d(第1の面)には、電極層30A(第1の電極層)および2つの絶縁層40が形成されており、他方の側面20eには、電極層30Cおよび2つの絶縁層40が形成されており、一方の端面20a(第2の面)には電極層30B(第2の電極層)が形成されており、他方の端面20bには電極層30Dが形成されている。
Four
電極層30A、30Cは、内部電極52と接続される。具体的には、正極の電極層30A、30Cは、側面20d、20eの中央領域に設けられ、各側面20d、20eに露出した各内部電極52の引き出し電極52bの端面53の一部と接し、それにより、電極層30A、30Cと各内部電極52とが電気的に接続される。負極の電極層30B、30Dは、端面20a、20bの中央領域に設けられ、各端面20a、20bに露出した各内部電極54の引き出し電極54bの端面55の一部と接し、それにより、電極層30B、30Dと各内部電極54とが電気的に接続される。
The electrode layers 30A and 30C are connected to the
4つの絶縁層40は、正極の電極層30A、30Cと負極の電極層30B、30Dとのそれぞれの間を覆うように、両側面20d、20eに2つずつ設けられている。具体的には、各絶縁層40は、電極層の間の領域および電極層30A、30Cの一部を一体的に覆うように設けられている。より詳しくは、図10に示すように、各側面20d、20eにおける2つの絶縁層40は、電極層30A、30Cの両端部を同じ長さ分だけ覆っているとともに、各側面20d、20eに露出した各内部電極52の引き出し電極52bの端面53のうち、電極層30A、30Cから露出している部分を覆っている。そのため、電極層30A、30Cおよび絶縁層40は、図10において線対称の平面形状を呈する。
Two of the four insulating
また、絶縁層40は、電極層30A〜30Dのそれぞれの間を覆うとともに、電極層30A、30C上に乗り上げている。絶縁層40と接する部分の電極層30A、30Cが、絶縁層40の下側(側面20d、20e側)に潜り込んでいると言うこともできる。
Further, the insulating
なお、積層コンデンサ10Bにおいても、電極層30A〜30Dが絶縁層40から露出している領域それぞれに、回路基板51上に実装するためのめっき層50を形成することができる。
Also in the
そして、積層コンデンサ10Bにおいては、素体20Bの両側面20d、20eのそれぞれの側において、内部電極52、54の積層方向から見たときの引き出し電極52b、電極層30A、30Cおよび絶縁層40の位置関係および寸法の大小関係が、上述した第1の式(W2<W3≦W1)および第2の式(W3/W4≧0.25)を満たしている。
Then, in the
すなわち、図10に示すように、内部電極52、54の積層方向から見て、内部電極52の引き出し電極52bの引き出し方向に関する幅をW1とし、電極層30Aが絶縁層40から露出している領域の幅をW2とし、電極層30Aの幅をW3とし、素体20Bの側面20dの幅をW4とする。
That is, as shown in FIG. 10, the width of the
そのため、積層コンデンサ10Bにおいても、上述した積層コンデンサ10、10A同様、電極層30Aと電極層30B、30Dとの間および電極層30Cと電極層30B、30Dとの間に電圧が印加される実装時において、これらの電極層間に短絡が生じる事態が抑制されるとともに、ESLの低減が図られる。
Therefore, in the
また、積層コンデンサ10Bにおいては、W1/W4≧0.25の式(以下、第4の式とも称す。)が成り立つ。
Further, in the
上記第4の式は、W1がW4の0.25倍以上であることを意味しており、発明者らによる以下に示す実験により見出された式である。 The fourth equation means that W1 is 0.25 times or more that of W4, and is an equation found by the following experiments by the inventors.
実験では、図11に示すように、3つの比較例1〜3に係る試料および4つの実施例1〜4に係る試料を準備し、ネットワークアナライザを使用してSパラメータからインピーダンスヘ換算し、各試料のESL(pH)を測定した。なお、いずれの試料も、内部電極52、54の積層方向から見た素体20Bの幅(W4)は1000μmで統一されている。
In the experiment, as shown in FIG. 11, three samples according to Comparative Examples 1 to 3 and four samples according to Examples 1 to 4 were prepared, and S-parameters were converted into impedance using a network analyzer. The ESL (pH) of the sample was measured. In each sample, the width (W4) of the
具体的には、比較例1に係る試料では、引き出し電極52bの幅が80μmであり、W1がW4の0.08倍となっている。また、比較例2、3に係る試料ではいずれも、引き出し電極52bの幅が200μmであり、W1がW4の0.20倍となっている。すなわち、比較例1〜3に係る試料のいずれもW1がYの0.25倍未満であり、第4の式の関係が成り立っていない。
Specifically, in the sample according to Comparative Example 1, the width of the
これらの比較例1〜3に係る試料についてESLを測定したところ、比較例1の試料では34pH、比較例2の試料では20pH、比較例3の試料では22pHとなり、いずれも高い値を示した。 When the ESL of the samples according to Comparative Examples 1 to 3 was measured, it was 34 pH in the sample of Comparative Example 1, 20 pH in the sample of Comparative Example 2, and 22 pH in the sample of Comparative Example 3, all showing high values.
実施例1〜4に関しては、実施例1に係る試料では、引き出し電極52bの幅が250μmであり、W1がW4の0.25倍となっている。また、実施例2に係る試料では、引き出し電極52bの幅が350μmであり、W1がW4の0.35倍となっている。実施例3に係る試料では、引き出し電極52bの幅が450μmであり、W1がW4の0.45倍となっている。実施例4に係る試料では、引き出し電極52bの幅が500μmであり、W1がW4の0.50倍となっている。すなわち、実施例1〜4に係る試料のいずれもW1がYの0.25倍以上であり、第4の式の関係が成り立つ。
Regarding Examples 1 to 4, in the sample according to Example 1, the width of the
実施例1〜4に係る試料それぞれについてESLを測定したところ、実施例1の試料では17pH、実施例2の試料では13pH、実施例3の試料では12pH、実施例4の試料では12pHとなり、いずれも比較例1〜3に比べて低い値を示した。なお、本実験において、ESLが17pH以下であれば実用上十分に低い値であり、12pH以下であればさらに実用性のある値である。 When the ESL was measured for each of the samples according to Examples 1 to 4, it was 17 pH for the sample of Example 1, 13 pH for the sample of Example 2, 12 pH for the sample of Example 3, and 12 pH for the sample of Example 4. Also showed a lower value than Comparative Examples 1 to 3. In this experiment, if ESL is 17 pH or less, it is a sufficiently low value for practical use, and if it is 12 pH or less, it is a more practical value.
以上の実験結果から、発明者らは、W1がW4の0.25倍以上である場合には、すなわち上記第4の式が成り立つ場合には、実用上十分に低いESLの値が得られるとの知見を得た。 From the above experimental results, the inventors can obtain a practically sufficiently low ESL value when W1 is 0.25 times or more that of W4, that is, when the above-mentioned fourth equation holds. I got the knowledge of.
なお、本発明は、上記実施形態に限定されず、種々の変更が可能である。たとえば、容量電極や引き出し電極といった内部電極の形状は、適宜変更することができる。また、そのような変更に伴い、電極層の形状や数も適宜変更することができる。 The present invention is not limited to the above embodiment, and various modifications can be made. For example, the shapes of internal electrodes such as capacitive electrodes and lead-out electrodes can be changed as appropriate. Further, along with such a change, the shape and number of the electrode layers can be appropriately changed.
10、10A、10B…積層コンデンサ、20、20A、20B…素体、20a、20b…端面、20c…底面、20d、20e…側面、22、24、26、28、52、54…内部電極、22b、24b、26b、52b、54b…引き出し電極、23、25、27、29、53、55…端面、30A〜30D…電極層、40、40A、40B…絶縁層、50…めっき層。 10, 10A, 10B ... Multilayer capacitor, 20, 20A, 20B ... Elementary body, 20a, 20b ... End face, 20c ... Bottom surface, 20d, 20e ... Side surface, 22, 24, 26, 28, 52, 54 ... Internal electrode, 22b , 24b, 26b, 52b, 54b ... Lead-out electrode, 23, 25, 27, 29, 53, 55 ... End face, 30A to 30D ... Electrode layer, 40, 40A, 40B ... Insulation layer, 50 ... Plating layer.
Claims (5)
前記素体の内部に位置し、互いに平行に積層された極性の異なる複数の内部電極であって、前記素体の第1の面から端面が露出する引き出し電極を有する一方の極性の内部電極と、前記素体から端面が露出するとともに前記複数の内部電極の積層方向から見て前記一方の極性の内部電極の前記引き出し電極と離間している引き出し電極を有する他方の極性の内部電極とを含む、複数の内部電極と、
前記素体の前記第1の面に設けられ、前記素体の前記第1の面において露出する前記一方の極性の内部電極の引き出し電極の端面と接する第1の電極層と、
前記他方の極性の内部電極の引き出し電極が露出する前記素体の面に設けられ、該面において露出する前記他方の極性の前記内部電極の引き出し電極の端面と接する第2の電極層と、
前記素体の前記第1の面に、前記第1の電極層と前記第2の電極層との間を覆うとともに前記第1の電極層の前記第2の電極層側の一部および前記第2の電極層側とは反対側の一部を覆うように設けられた複数の絶縁層と
を備え、
前記複数の内部電極の積層方向から見て、前記一方の極性の内部電極の引き出し電極の引き出し方向に関する幅をW1とし、前記第1の電極層が前記絶縁層から露出している領域の幅をW2とし、前記第1の電極層の幅をW3とし、前記素体の幅をW4としたときに、W2<W3≦W1の式が成り立ち、かつ、W3/W4≧0.25の式が成り立つ、積層コンデンサ。 With the body
A plurality of internal electrodes having different polarities, which are located inside the element body and are laminated in parallel with each other, and have an internal electrode having a lead-out electrode whose end surface is exposed from the first surface of the element body. Includes an internal electrode of one polarity that is exposed from the element body and has an internal electrode of the other polarity that is separated from the extraction electrode of the internal electrode of one polarity when viewed from the stacking direction of the plurality of internal electrodes. , With multiple internal electrodes,
A first electrode layer provided on the first surface of the element body and exposed on the first surface of the element body and in contact with an end surface of a lead-out electrode of an internal electrode having one of the polarities.
A second electrode layer provided on the surface of the element body to which the extraction electrode of the other polarity internal electrode is exposed and in contact with the end surface of the extraction electrode of the other polarity internal electrode exposed on the surface.
The first surface of the element body covers between the first electrode layer and the second electrode layer, and a part of the first electrode layer on the second electrode layer side and the second electrode layer. It is provided with a plurality of insulating layers provided so as to cover a part of the side opposite to the electrode layer side of 2.
When viewed from the stacking direction of the plurality of internal electrodes, the width of the pull-out electrode of the one-polarity internal electrode is defined as W1, and the width of the region where the first electrode layer is exposed from the insulating layer is defined as W1. When W2 is used, the width of the first electrode layer is W3, and the width of the element body is W4, the formula W2 <W3 ≦ W1 holds, and the formula W3 / W4 ≧ 0.25 holds. , Multilayer capacitor.
前記複数の内部電極の積層方向から見て、前記第1の面において前記一方の極性の内部電極の引き出し電極の端面および前記他方の極性の内部電極の引き出し電極の端面のいずれも露出していない領域の長さをYとしたときに、W1/Y≧1.00の式が成り立つ、請求項1に記載の積層コンデンサ。 The extraction electrode of the internal electrode having the other polarity is exposed from the first surface of the element body, and the second electrode layer is provided on the first surface of the element body.
When viewed from the stacking direction of the plurality of internal electrodes, neither the end surface of the extraction electrode of the internal electrode of one polarity nor the end surface of the extraction electrode of the internal electrode of the other polarity is exposed on the first surface. The multilayer capacitor according to claim 1, wherein the equation W1 / Y ≥ 1.00 holds when the length of the region is Y.
W1/W4≧0.25の式が成り立つ、請求項1に記載の積層コンデンサ。 The extraction electrode of the internal electrode having the other polarity is exposed from a second surface different from the first surface of the element body, and the second electrode layer is provided on the second surface of the element body. Has been
The multilayer capacitor according to claim 1, wherein the equation W1 / W4 ≥ 0.25 holds.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016050057A JP6769059B2 (en) | 2016-03-14 | 2016-03-14 | Multilayer capacitor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016050057A JP6769059B2 (en) | 2016-03-14 | 2016-03-14 | Multilayer capacitor |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017168521A JP2017168521A (en) | 2017-09-21 |
JP6769059B2 true JP6769059B2 (en) | 2020-10-14 |
Family
ID=59910141
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016050057A Active JP6769059B2 (en) | 2016-03-14 | 2016-03-14 | Multilayer capacitor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6769059B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102561932B1 (en) * | 2018-08-29 | 2023-08-01 | 삼성전기주식회사 | Capacitor component |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4108650B2 (en) * | 2004-06-29 | 2008-06-25 | Tdk株式会社 | Multilayer capacitor |
JP2009026872A (en) * | 2007-07-18 | 2009-02-05 | Taiyo Yuden Co Ltd | Multilayer capacitor |
JP4953988B2 (en) * | 2007-08-29 | 2012-06-13 | 京セラ株式会社 | Multilayer capacitor and capacitor mounting board |
CN103443889B (en) * | 2011-03-29 | 2016-06-15 | 株式会社村田制作所 | Electronic devices and components |
KR101376925B1 (en) * | 2012-12-10 | 2014-03-20 | 삼성전기주식회사 | Multi-layered ceramic capacitor and method of manufacturing the same |
JP5811114B2 (en) * | 2013-02-28 | 2015-11-11 | 株式会社村田製作所 | Electronic components |
KR101525662B1 (en) * | 2013-04-26 | 2015-06-03 | 삼성전기주식회사 | Multi-layered ceramic electronic part and board for mounting the same |
-
2016
- 2016-03-14 JP JP2016050057A patent/JP6769059B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017168521A (en) | 2017-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4299258B2 (en) | Multilayer capacitor | |
JP4374041B2 (en) | Multilayer capacitor | |
JP5035319B2 (en) | Multilayer capacitor | |
JP4086086B2 (en) | Multilayer capacitor and its mounting structure | |
JP3832505B2 (en) | Multilayer capacitor and its mounting structure | |
JP5035318B2 (en) | Multilayer capacitor | |
JP2006286731A (en) | Multilayer capacitor | |
JP2014036214A (en) | Multilayer capacitor | |
JP5870674B2 (en) | Multilayer capacitor array | |
JP5929279B2 (en) | Multilayer capacitor | |
JP2008300563A (en) | Multilayer capacitor | |
JP3727575B2 (en) | Multilayer capacitor | |
JP3210627U (en) | Multilayer capacitor | |
JP6111768B2 (en) | Feedthrough capacitor | |
JP2006190774A (en) | Laminated ceramic electronic component | |
JPH0955335A (en) | Laminated type through capacitor | |
JP6769059B2 (en) | Multilayer capacitor | |
JP4091054B2 (en) | Multilayer ceramic capacitor | |
JP6031854B2 (en) | Common mode filter | |
JP5861531B2 (en) | Multilayer capacitor | |
JP6769058B2 (en) | Multilayer capacitor | |
JP4096993B2 (en) | Multilayer capacitor and its mounting structure | |
JP2008193062A (en) | Laminated chip capacitor | |
JP3998033B2 (en) | Multilayer capacitor and its mounting structure | |
JP4046296B2 (en) | Multilayer electronic components |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181031 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190731 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190820 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191018 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20200324 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200623 |
|
C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20200623 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20200703 |
|
C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20200707 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200825 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200907 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6769059 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |