JP6765906B2 - High-voltage generator and image forming device - Google Patents
High-voltage generator and image forming device Download PDFInfo
- Publication number
- JP6765906B2 JP6765906B2 JP2016172685A JP2016172685A JP6765906B2 JP 6765906 B2 JP6765906 B2 JP 6765906B2 JP 2016172685 A JP2016172685 A JP 2016172685A JP 2016172685 A JP2016172685 A JP 2016172685A JP 6765906 B2 JP6765906 B2 JP 6765906B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- operational amplifier
- load
- current
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electrostatic Charge, Transfer And Separation In Electrography (AREA)
- Control Or Security For Electrophotography (AREA)
- Dc-Dc Converters (AREA)
Description
本発明は、高圧を発生する高圧発生装置及び該高圧発生装置を用いた画像形成装置に関する。 The present invention relates to a high-voltage generator that generates high voltage and an image forming apparatus that uses the high-voltage generator.
従来、電子写真方式の画像形成装置においては、帯電ローラや一次転写ローラなどのプロセスユニットに高電圧を印加し、そのときに流れる電流を検出することで様々な制御にフィードバックしている。この高電圧出力および電流検出は装置内の高圧基板によって行われ、高圧基板には負荷への電圧印加、および負荷に流れる電流の検出を高精度に行うことが求められている。 Conventionally, in an electrophotographic image forming apparatus, a high voltage is applied to a process unit such as a charging roller or a primary transfer roller, and the current flowing at that time is detected to feed back to various controls. The high voltage output and current detection are performed by the high voltage substrate in the apparatus, and the high voltage substrate is required to apply the voltage to the load and detect the current flowing through the load with high accuracy.
例えば、特許文献1には、印加電圧を検出する電圧検出部が直接接地されず、オペアンプのフィードバックを用いた電流検出回路におけるオペアンプのフィードバック部に接続されている構成が記載されている。この電流検出回路には、基準電圧(オペアンプのプラス端子電圧)に所定のオフセット電位が与えられている。このようにすることで、他負荷からの流れ込み電流があった場合でも、オペアンプ出力部がGNDレベルにならないため、電圧検出部の基準電圧を一定に保つことが可能となっている。
For example,
しかしながら、特許文献1の電流検出回路を用いて、例えば帯電ローラのように負の電圧を印加することによって流れる電流を検出する場合、電流検出値はオフセット電位から出力電流に比例して下がっていく。そのため、大電流が流れた場合、電流検出値がGNDレベルに達してしまい、電流検出回路のフィードバック部の電圧を一定に保つことができなくなってしまう。このとき、フィードバック部の電圧は電圧検出の基準電圧であるため、定電圧制御ができず出力値は目標値と大きくずれてしまう。
However, when the current detection circuit of
本発明の目的は、大電流が流れた場合でも、電流検出値がGNDレベルまで落ちてしまうことを防止することにある。 An object of the present invention is to prevent the current detection value from dropping to the GND level even when a large current flows.
本発明の高圧発生装置は、入力される電圧を昇圧するトランスと、前記トランスの出力を整流して、負荷に直流電圧を供給する整流手段と、前記負荷に流れる直流電流が第1入力端子に入力され、基準値が第2入力端子に入力されるオペアンプを有し、前記オペアンプの出力が電流検出用抵抗を介して前記オペアンプの第1入力端子にフィードバックされ、前記負荷に流れる直流電流を前記電流検出用抵抗に発生する電圧として検出する電流検出手段と、前記オペアンプの第1入力端子に接続され、前記整流手段から前記負荷に供給される直流電圧を検出する電圧検出手段と、を有し、前記電流検出手段は、前記オペアンプの出力を前記負荷に流れる直流電流の検出値として分圧する分圧手段と、前記負荷に流れる直流電流の検出値が所定値より低下する場合に、前記電圧検出手段と前記オペアンプの第1入力端子との接続部から前記オペアンプの出力端子へ電流を流すためのバイパス手段と、を有することを特徴とする。 The high-voltage generator of the present invention has a transformer that boosts the input voltage, a rectifying means that rectifies the output of the transformer and supplies a DC voltage to the load, and a DC current flowing through the load to the first input terminal. It has an operational capacitor that is input and a reference value is input to the second input terminal, the output of the operational capacitor is fed back to the first input terminal of the operational object via a current detection resistor, and the direct current flowing through the load is transferred to the load. It has a current detecting means for detecting as a voltage generated in a current detecting resistor, and a voltage detecting means for detecting a DC voltage connected to the first input terminal of the operational capacitor and supplied from the rectifying means to the load. The current detecting means is a voltage dividing means that divides the output of the operational amplifier as a detection value of a direct current flowing through the load, and the voltage detecting means when the detected value of the direct current flowing through the load is lower than a predetermined value. It is characterized by having a bypass means for passing a current from a connection portion between the means and the first input terminal of the operational amplifier to the output terminal of the operational amplifier.
本発明によれば、オペアンプのフィードバック端子部からオペアンプ出力端子部へ電流が流れるようなバイパス手段を設けることで、オペアンプ出力部がGNDレベルになり高圧出力に異常が生じることを防止することが可能となる。 According to the present invention, by providing a bypass means for flowing a current from the feedback terminal of the operational amplifier to the output terminal of the operational amplifier, it is possible to prevent the output of the operational amplifier from reaching the GND level and causing an abnormality in the high voltage output. It becomes.
以下、本発明の実施形態を、図面を用いて説明する。図1は、本発明の実施形態である電子写真プロセスを用いた画像形成装置の概略構成図である。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a schematic configuration diagram of an image forming apparatus using an electrophotographic process according to an embodiment of the present invention.
同図において、画像形成部10には、4つの画像形成部が設けられており、感光体ドラム1a〜1d、帯電ローラ2a〜2d、レーザスキャナ3a〜3d、現像器4a〜4d、中間転写ベルト5、一次転写ローラ6a〜6d、二次転写ローラ7が配置されている。尚、数字の添え字であるa〜dは、それぞれイエロー、マゼンタ、シアン、ブラックの画像形成部に対応している。を表しているが、各画像形成部の像形成色はこの限りではない。
In the figure, the
画像形成動作の概略について説明する。帯電ローラ2a〜2dによって感光体ドラム1a〜1dが一様に帯電された後、形成すべき画像に対応する画像信号に基づく露光がレーザスキャナ3a〜3dによってなされることにより、感光体ドラム1a〜1d上に静電潜像が形成される。その後、形成された静電潜像は現像器4a〜4dによってトナー像として現像され、各トナー像は一次転写ローラ6a〜6dによって中間転写ベルト5に多重転写される。中間転写ベルト5に転写されたトナー像は、二次転写ローラ7によって用紙カセット9から搬送された記録材Pに転写され、定着器8によって定着されることにより、カラー画像が得られる。
The outline of the image forming operation will be described. After the photoconductor drums 1a to 1d are uniformly charged by the
図2は帯電ローラ2a〜2d、現像器4a〜4dに印加する高電圧を生成する高圧発生装置としての帯電現像基板200a〜200d、および制御基板100のブロック図である。
FIG. 2 is a block diagram of the
帯電現像基板200aは帯電ローラ2aに印加する高電圧出力(帯電高圧)を生成する帯電高圧回路300aと、現像器4aに印加する高電圧出力(現像高圧)を生成する現像高圧回路400aを有する高圧基板である。
The
帯電現像基板200bは帯電ローラ2bに印加する高電圧出力(帯電高圧)を生成する帯電高圧回路300bと、現像器4bに印加する高電圧出力(現像高圧)を生成する現像高圧回路400bを有する高圧基板である。
The charged development substrate 200b has a high
帯電現像基板200cは帯電ローラ2cに印加する高電圧出力(帯電高圧)を生成する帯電高圧回路300cと、現像器4cに印加する高電圧出力(現像高圧)を生成する現像高圧回路400cを有する高圧基板である。
The
帯電現像基板200dは帯電ローラ2dに印加する高電圧出力(帯電高圧)を生成する帯電高圧回路300dと、現像器4dに印加する高電圧出力(現像高圧)を生成する現像高圧回路400dを有する高圧基板である。
The
制御基板100は帯電現像基板200a〜dのそれぞれに対し、動作開始や出力電圧の設定および検出値の取得を行い画像形成動作全般の制御を行う。
The
ここで、本実施形態における帯電現像基板200a〜dは全て同一回路の基板となっているため、以後の説明では代表して帯電現像基板200aについてのみ説明する。
Here, since the charged and developed
図3は高圧発生装置としての帯電高圧回路300aの説明図である。帯電高圧回路300aは、PWM平滑部301、定電圧制御部302、トランス駆動部303、高圧整流部304、電圧検出部305、電流検出部306から構成され、帯電ローラ2へ負の直流の高電圧HVoutを出力する。帯電高圧回路300aには、制御基板100からPWM信号とトランス駆動クロックCLKが入力され、更に、制御基板100から出力される3.4V電圧と24V電圧が供給されている。また、帯電ローラ2に流れる直流電流(帯電電流Iout)の検出値(帯電電流検出値Isns)が制御基板100へフィードバックされる。
FIG. 3 is an explanatory diagram of a charged
<PWM平滑部301>
PWM平滑部301は、抵抗R1、コンデンサC1から構成されるローパスフィルタであり、入力されたPWM信号を所定のカットオフ周波数にてDC電圧に変換する。入力されるPWM信号のデューティ比を変えることで帯電出力(HVout)を変えることができる。例えばデューティ比が50%の場合、約−800V、デューティ比が0%の場合約−1500Vが出力される設定となる。
<PWM smoothing
The
<定圧制御部302>
定圧制御部302は、オペアンプIC1とコンデンサC2、トランジスタQ1と電解コンデンサC3から構成される。オペアンプIC1は、−端子にPWM平滑部301から出力されたDC電圧が入力され、+端子に後述の電圧検出値Vsnsがフィードバックされ、+端子と−端子の電圧が一致するように出力電圧を調整する反転増幅回路である。また、コンデンサC2は増幅回路の出力電圧の安定化を目的とした積分要素である。また、オペアンプIC1の出力はコレクタ接地のトランジスタQ1のベースに接続されており、トランジスタQ1のエミッタはオペアンプIC1の出力端子の電圧よりトランジスタQ1のベースエミッタ間電圧分(約0.6V)低い電圧となる。トランジスタQ1のエミッタには電圧安定化用の電解コンデンサC3が接続されている。
<Constant
The constant
<トランス駆動部303>
トランス駆動部303は、入力電圧を昇圧するトランスT1を駆動するための回路であり、プルダウン抵抗R2、ダンピング抵抗R3、FET Q2から構成され、トランス駆動クロックCLKに従ってFETQ2のオン、オフを繰り返す。本実施形態では、トランス駆動クロックCLKは周期が50kHz、デューティ比が25%デューティ比である。これによりトランスT1の動作開始、停止を制御することが可能となる。
<
The
<高圧整流部304>
高圧整流部304は、高圧ダイオードD1、高圧セラミックコンデンサC4から構成され、トランスT1から出力された交流電圧の負の電圧を整流・平滑化し負の直流電圧を帯電出力HVout(0V〜−1500V出力)として出力する。
<
The high-
<電圧検出部305>
電圧検出部305は、二つの抵抗R4、R5で構成され、帯電出力HVoutと後述のVref2間の電圧をR4、R5で分圧した電圧を電圧検出値Vsns(0〜3.0V)として出力する。
<
The
<電流検出部306>
電流検出部306は、オペアンプIC2と複数の抵抗R7〜R12、ダイオードD2から構成され、帯電出力HVoutが帯電ローラに印加された際の帯電電流Ioutを0〜3.0Vの帯電電流検出値Isnsとして出力する回路である。IsnsはオペアンプIC2の出力を抵抗R8と抵抗R11による分圧した値により検出される。ここで、回路を流れる電流(Ioutおよび後述のIr7、Id2、I1、I2)の向きは図3の向きを正として説明する。また、電流検出部306の各抵抗定数をR7:20kΩ、R8:3.3kΩ、R9:2kΩ、R10:15kΩ、R11:1kΩ、R12:1kΩとしたときの、帯電電流Ioutにおける各部の電圧を図4に示す。
<
The
オペアンプIC2の+端子部の電圧Vref1は電圧3.4Vを抵抗R9とR10で分圧した値であるため、下記式のように
Vref1[V]=3.4×R10/(R9+R10)=3V (1)
となる。
Since the voltage Vref1 at the + terminal of the operational amplifier IC2 is a value obtained by dividing the voltage of 3.4V by the resistors R9 and R10, Vref1 [V] = 3.4 × R10 / (R9 + R10) = 3V as shown in the following equation. 1)
Will be.
オペアンプIC2の−端子(第1入力端子)には、帯電電流Ioutが入力され、+端子(第2入力端子)には基準値としての電圧Vrefが入力される。また、オペアンプIC2の出力端子部(c点)は電流検出用抵抗としての抵抗R7でオペアンプIC2の−端子部(a点)にフィードバックされているため、a点の電圧Vref2は仮想接地により+端子部の電圧Vref1と等しく、一定値となる。 The charging current Iout is input to the-terminal (first input terminal) of the operational amplifier IC2, and the voltage Vref as a reference value is input to the + terminal (second input terminal). Further, since the output terminal portion (point c) of the operational amplifier IC2 is fed back to the-terminal portion (point a) of the operational amplifier IC2 by the resistor R7 as a resistance for current detection, the voltage Vref2 at the point a is a + terminal by virtual grounding. It is equal to the voltage Vref1 of the unit and becomes a constant value.
Vref2[V]=3V (2)
また、a点には電圧検出部305も接続され、a点電圧Vref2は電圧検出の基準電圧としても用いられる。
Vref2 [V] = 3V (2)
A
帯電出力HVoutは負の高電圧出力であるため、帯電電流Ioutは図の点線矢印の経路で流れる。即ち、帯電電流Ioutは、帯電高圧出力端子からトランスT1を通り、a点からR7を介してb点およびR11、GNDへと流れ込む。上述したようにa点電圧Vref2は3Vで一定値のため、b点の電圧はVref2から帯電電流IoutがR7に流れることによるR7での電圧分下がった電圧となるため、b点電圧を帯電電流検出値Isnsとして検出することが可能となる。Isnsは下記式のように
Isns[V]=Vref2−Iout×R7 (3)
となり、図4の実線矢印で表されるようにIoutが0μAの場合3V、Ioutが100μAの場合1Vになる一次式で表される。
Since the charged output HVout is a negative high voltage output, the charged current Iout flows along the path indicated by the dotted arrow in the figure. That is, the charging current Iout passes through the transformer T1 from the charged high-voltage output terminal, and flows from the point a to the point b, R11, and GND via R7. As described above, since the point a voltage Vref2 is a constant value at 3V, the voltage at point b is a voltage that is lower than the voltage at R7 due to the charging current Iout flowing from Vref2 to R7. It can be detected as a detected value Isns. Isns is as shown in the following formula: Isns [V] = Vref2-Iout × R7 (3)
As shown by the solid arrow in FIG. 4, it is represented by a linear expression of 3V when Iout is 0 μA and 1V when Iout is 100 μA.
また、抵抗R11はプルダウン抵抗であり、R11に流れる電流I1は、
I1[μA]=Isns/R11 (4)
となるため、オペアンプIC2の出力電流Iic2は
Iic2[μA]=I1−Iout (5)
となる。よって、オペアンプIC2出力端子(c)の電圧Vic2は
Vic2[V]=Isns+Iic2×R8 (6)
となる。図4の破線矢印で表されるようにIoutが0μAの場合12.9V、100μAの場合3.97Vであるため、Isnsと比較し変化が大きくなる。ここで、R8はオペアンプの出力端子が静電気によって破壊されないための保護用の抵抗である。尚、本実施形態において、R11は帯電現像基板200aに配置されているが、制御基板100に配置されていてもよく、その場合も計算式は同一となる。
Further, the resistor R11 is a pull-down resistor, and the current I1 flowing through R11 is
I1 [μA] = Isns / R11 (4)
Therefore, the output current Iic2 of the operational amplifier IC2 is Iic2 [μA] = I1-Iout (5).
Will be. Therefore, the voltage Vic2 of the operational amplifier IC2 output terminal (c) is Vic2 [V] = Isns + Iic2 × R8 (6).
Will be. As shown by the broken line arrow in FIG. 4, when Iout is 0 μA, it is 12.9 V, and when Iout is 100 μA, it is 3.97 V. Therefore, the change is larger than that of Isns. Here, R8 is a protective resistor so that the output terminal of the operational amplifier is not destroyed by static electricity. In the present embodiment, R11 is arranged on the charged developing
一方、従来の回路構成では帯電電流Ioutが200μAなどのように大きい場合、計算上では(3)式からIsnsは−1Vとなる。しかし、実際にはIsnsは0V未満になることができないため、Vref2が3Vを維持できず、4Vまで上がってしまう(200μA×20kΩ)。Vref2が3Vを超えて、例えば4Vになると電圧検出の基準電圧がずれるため、電圧検出値Vsnsが実際の値とはずれてしまい、結果として帯電出力HVoutが適正値からずれてしまう。 On the other hand, in the conventional circuit configuration, when the charging current Iout is as large as 200 μA, Isns is calculated to be -1V from the equation (3). However, in reality, Since Isns cannot be less than 0V, Vref2 cannot maintain 3V and rises to 4V (200 μA × 20 kΩ). When Vref2 exceeds 3V, for example, 4V, the reference voltage for voltage detection deviates, so that the voltage detection value Vsns deviates from the actual value, and as a result, the charged output HVout deviates from the appropriate value.
これを防止するために、本実施形態では、c点とa点との間にダイオードD2と抵抗R12との直列接続回路から構成されるバイパス手段が接続されている。このバイパス手段の機能は、帯電器2の抵抗値が低下して大電流が流れる時に、電圧検出手段305とオペアンプIC2の第1入力端子との接続部から帯電電流Ioutが抵抗R7側ではなくダイオードD2側に流れるようにするものである。バイパス手段としての抵抗R12とダイオードD2は、電流検出用抵抗としての抵抗R7に並列に接続され、ダイオードD2のカソードがオペアンプIC2の出力端子側に配置される。このとき、ダイオードD2に電流が流れる条件は、ダイオードD2の順方向電圧をVfとすると、(6)式を用いて求められるVic2に対して以下の式となる。
Vref2−Vic2≧Vf (7)
In order to prevent this, in the present embodiment, a bypass means composed of a series connection circuit of the diode D2 and the resistor R12 is connected between the points c and a. The function of this bypass means is that when the resistance value of the charger 2 decreases and a large current flows, the charging current Iout from the connection between the voltage detecting means 305 and the first input terminal of the operational amplifier IC2 is a diode instead of the resistance R7 side. It is intended to flow to the D2 side. The resistor R12 as a bypass means and the diode D2 are connected in parallel to the resistor R7 as a current detection resistor, and the cathode of the diode D2 is arranged on the output terminal side of the operational amplifier IC2. At this time, the condition for the current to flow through the diode D2 is as follows for Vic2 obtained by using the equation (6), where Vf is the forward voltage of the diode D2.
Vref2-Vic2 ≧ Vf (7)
例えば、帯電電流Ioutが50μAの場合、Vref2−Vic2は−5.44VであるためダイオードD2には電流が流れない。帯電電流Ioutが200μAの場合、Vref2−Vic2は7.96Vとなり、ダイオードD2に電流が流れる。 For example, when the charging current Iout is 50 μA, Vref2-Vic2 is −5.44 V, so no current flows through the diode D2. When the charging current Iout is 200 μA, Vref2-Vic2 becomes 7.96 V, and a current flows through the diode D2.
また、ダイオードD2に電流が流れ始める電流をIout’とすると、Iout’は(7)式が成り立つ場合であり、(2)〜(7)式を用いて
Iout’[μA]=(R11/(R7×R8+R8×R11+R11×R7))
×(Vf+(R8/R11)×Vref2)(8)
となる。Vfを0.6VとするとIout’は117.6μAとなる。また、ダイオードD2に電流が流れ始めるときの帯電電流検出値Isns’は(3)式から0.648Vとなる。この0.648Vという電圧は、帯電器2の抵抗値が異物混入で低下していない状態での帯電電流検出値Isnsの上限値となる。よって、Isnsが所定値としての0.648Vを超える場合、ダイオードD2に電流Id2が流れることにより、Isnsは出力電流Ioutによらず0.648Vで一定値となる。従って、電圧Vref2は出力電流Ioutによらず3Vを維持することが可能となる。
Further, assuming that the current at which the current starts to flow in the diode D2 is Iout', Iout' is the case where the equation (7) holds, and Iout'[μA] = (R11 / (R11 /) using the equations (2) to (7). R7 x R8 + R8 x R11 + R11 x R7))
× (Vf + (R8 / R11) × Vref2) (8)
Will be. When Vf is 0.6V, Iout'is 117.6μA. Further, the charge current detection value Isns' when the current starts to flow in the diode D2 is 0.648 V from the equation (3). This voltage of 0.648V is the upper limit of the charging current detection value Isns when the resistance value of the charger 2 is not lowered due to foreign matter contamination. Therefore, when the Ins exceeds 0.648V as a predetermined value, the current Id2 flows through the diode D2, so that the Iss becomes a constant value at 0.648V regardless of the output current Iout. Therefore, the voltage Vref2 can maintain 3V regardless of the output current Iout.
また、図4から分かるようにVic2は出力電流Ioutに対し、変化の大きい信号である。従って、電流検出部305内の抵抗値やVfの値がばらついた場合でもIout’のばらつきは小さく、±5μA(Isns’で±0.1V)程度に抑えることが可能である。
Further, as can be seen from FIG. 4, Vic2 is a signal having a large change with respect to the output current Iout. Therefore, even if the resistance value and the Vf value in the
図5は帯電ローラ2の抵抗値が20MΩであり、帯電出力HVoutとして−1000V出力中に(Iout50μA)、異物等の混入で帯電ローラ2の抵抗値が5MΩに変化する場合の各部の動作の説明図である。なお、同図(a)はダイオードD2、抵抗R12がない場合を表しており、(b)はダイオードD2、抵抗R12が有る場合を表している。 FIG. 5 shows an explanation of the operation of each part when the resistance value of the charging roller 2 is 20MΩ and the resistance value of the charging roller 2 changes to 5MΩ due to the mixing of foreign matter or the like during the charging output HVout of −1000V (Iout50μA). It is a figure. Note that FIG. 3A shows a case where the diode D2 and the resistor R12 are not provided, and FIG. 3B shows a case where the diode D2 and the resistor R12 are present.
ダイオードD2、抵抗R12がない場合(図5(a))、帯電ローラ2の抵抗値が変化したタイミングTcでIout(負の値)が50μAから徐々に上昇し、150μAに達したところでIsnsがGNDレベルに達する。IsnsがGNDレベルに達すると、Vref2を3Vに維持することができずVref2は上昇する。Vref2が上昇すると、電圧検出値VSNSも上昇するため、定電圧制御部302は帯電出力HVoutが目標値よりも低いとみなして出力電圧を上げようとする。しかし、VSNSが目標値と一致することは無いため、HVoutは最大出力である−1500Vとなり、出力電流は300μAまで達する。R7が20kΩであるため、このときのVref2は6V以上になる。
When there is no diode D2 and resistor R12 (FIG. 5 (a)), Iout (negative value) gradually rises from 50 μA at the timing Tc when the resistance value of the charging roller 2 changes, and when it reaches 150 μA, Iss is GND. Reach the level. When the Ins reaches the GND level, Vref2 cannot be maintained at 3V and Vref2 rises. When Vref2 rises, the voltage detection value VSNS also rises, so the constant
一方、ダイオードD2、抵抗R12がある場合(図5(b))、帯電ローラ2の抵抗値が変化したタイミングTcでIout(負の値)が50μAから徐々に上昇し、117.6μAに達したところでダイオードD2側に電流が流れる。このとき、Isnsは(3)式から3V−117.6μA×20kΩ=0.648Vで一定値となる。ダイオードD2を流れる電流によって、Vref2は3Vを維持することができるため、HVoutは−1000Vに維持される。即ち、Isnsが所定値である0.648Vとなるときに負荷に流れる直流電流Iout(−117.6μA)は、バイパス手段がない場合にIsnsがGNDレベルになるときに負荷に流れる直流電流Iout(−150μA)より低くなる。 On the other hand, when the diode D2 and the resistor R12 are present (FIG. 5 (b)), Iout (negative value) gradually increases from 50 μA to 117.6 μA at the timing Tc when the resistance value of the charging roller 2 changes. By the way, a current flows on the diode D2 side. At this time, Isns becomes a constant value at 3V-117.6 μA × 20 kΩ = 0.648 V from the equation (3). Due to the current flowing through the diode D2, Vref2 can maintain 3V, so that HVout is maintained at −1000V. That is, the DC current Iout (-117.6 μA) flowing in the load when the Isns reaches the predetermined value of 0.648 V is the DC current Iout (-117.6 μA) flowing in the load when the Isns reaches the GND level in the absence of the bypass means. It is lower than -150 μA).
以上のように、本実施形態では、オペアンプのフィードバック端子と出力端子の間にダイオードを配置することで、帯電器に大電流が流れたとしても電流検出用の抵抗を流れる電流を一定にし、電流検出値がGNDレベルまで下がることを防止できる。これにより定電圧制御を継続できる。 As described above, in the present embodiment, by arranging the diode between the feedback terminal and the output terminal of the operational amplifier, even if a large current flows through the charger, the current flowing through the resistor for current detection is made constant, and the current flows. It is possible to prevent the detected value from dropping to the GND level. As a result, constant voltage control can be continued.
2 帯電ローラ
100 制御基板
200 帯電現像基板
300 帯電高圧回路
306 電流検出部
D2 ダイオード
IC2 オペアンプ
2 Charging
Claims (7)
前記トランスの出力を整流して、負荷に直流電圧を供給する整流手段と、
前記負荷に流れる直流電流が第1入力端子に入力され、基準値が第2入力端子に入力されるオペアンプを有し、前記オペアンプの出力が電流検出用抵抗を介して前記オペアンプの第1入力端子にフィードバックされ、前記負荷に流れる直流電流を前記電流検出用抵抗に発生する電圧として検出する電流検出手段と、
前記オペアンプの第1入力端子に接続され、前記整流手段から前記負荷に供給される直流電圧を検出する電圧検出手段と、
を有し、
前記電流検出手段は、前記オペアンプの出力を前記負荷に流れる直流電流の検出値として分圧する分圧手段と、前記負荷に流れる直流電流の検出値が所定値より低下する場合に、前記電圧検出手段と前記オペアンプの第1入力端子との接続部から前記オペアンプの出力端子へ電流を流すためのバイパス手段と、を有することを特徴とする高圧発生装置。 A transformer that boosts the input voltage and
A rectifying means that rectifies the output of the transformer and supplies a DC voltage to the load.
It has an operational amplifier in which the DC current flowing through the load is input to the first input terminal and the reference value is input to the second input terminal, and the output of the operational amplifier is the first input terminal of the operational amplifier via a current detection resistor. A current detecting means that detects the direct current flowing through the load as a voltage generated in the current detecting resistor.
A voltage detecting means connected to the first input terminal of the operational amplifier and detecting a DC voltage supplied from the rectifying means to the load, and
Have,
The current detecting means is a voltage dividing means that divides the output of the operational amplifier as a detection value of a direct current flowing through the load, and the voltage detecting means when the detected value of the direct current flowing through the load is lower than a predetermined value. A high-voltage generator, comprising: a bypass means for passing a current from a connection portion between the operational amplifier and the first input terminal of the operational amplifier to an output terminal of the operational amplifier.
前記感光体を帯電する帯電手段と、
請求項1乃至6の何れか1項記載の高圧発生装置を有し、
前記高圧発生装置は、前記帯電手段に負の高電圧を印加し、前記電流検出手段は前記帯電手段に流れる電流を検出することを特徴とする画像形成装置。 The photoconductor on which the electrostatic latent image is formed and
The charging means for charging the photoconductor and
The high-voltage generator according to any one of claims 1 to 6 is provided.
The image forming apparatus is characterized in that the high voltage generator applies a negative high voltage to the charging means, and the current detecting means detects a current flowing through the charging means.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016172685A JP6765906B2 (en) | 2016-09-05 | 2016-09-05 | High-voltage generator and image forming device |
US15/694,603 US10031436B2 (en) | 2016-09-05 | 2017-09-01 | High voltage generation apparatus and image forming apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016172685A JP6765906B2 (en) | 2016-09-05 | 2016-09-05 | High-voltage generator and image forming device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018042305A JP2018042305A (en) | 2018-03-15 |
JP6765906B2 true JP6765906B2 (en) | 2020-10-07 |
Family
ID=61626600
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016172685A Active JP6765906B2 (en) | 2016-09-05 | 2016-09-05 | High-voltage generator and image forming device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6765906B2 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7222278B2 (en) * | 2019-03-13 | 2023-02-15 | 株式会社リコー | image forming device |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06164390A (en) * | 1992-11-24 | 1994-06-10 | Roland Corp | Compander |
US6392402B1 (en) * | 1998-07-30 | 2002-05-21 | Fluke Corporation | High crest factor rms measurement method |
JP3639760B2 (en) * | 1999-12-09 | 2005-04-20 | キヤノン株式会社 | High voltage generator and image forming apparatus having the same |
JP2002218751A (en) * | 2001-01-22 | 2002-08-02 | Fuji Xerox Co Ltd | High-voltage generator |
KR100636222B1 (en) * | 2005-02-02 | 2006-10-19 | 삼성전자주식회사 | Analog control ASIC apparatus for High Voltage Power Supply in image forming apparatus |
JP5376862B2 (en) * | 2007-08-22 | 2013-12-25 | キヤノン株式会社 | Image forming apparatus and high voltage output power source |
JP6183153B2 (en) * | 2013-10-29 | 2017-08-23 | Tdk株式会社 | Automotive voltage converter |
-
2016
- 2016-09-05 JP JP2016172685A patent/JP6765906B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018042305A (en) | 2018-03-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9904232B2 (en) | Power supply apparatus and image forming apparatus | |
US9141019B2 (en) | Power-supply device and image formation apparatus | |
US20200089141A1 (en) | Power supply apparatus and image forming apparatus for determining malfunction or load abnormality | |
US8538282B2 (en) | Image forming apparatus and method for controlling charger | |
JP6448305B2 (en) | Power supply device and image forming apparatus | |
JP6765906B2 (en) | High-voltage generator and image forming device | |
JP2011232450A (en) | Image forming apparatus | |
JP2015019533A (en) | High-voltage power source device and image forming apparatus | |
US11435684B2 (en) | Power supply apparatus and image forming apparatus | |
JP6942518B2 (en) | High-voltage generator and image forming device | |
US10031436B2 (en) | High voltage generation apparatus and image forming apparatus | |
JP2019012232A (en) | Image forming apparatus | |
US9052632B2 (en) | High-voltage power supply for image forming apparatus | |
JP6108193B2 (en) | Image forming apparatus | |
JP7455683B2 (en) | Power supply device and image forming device | |
JP2018063674A (en) | Power supply device and image forming apparatus | |
US9423758B2 (en) | Power supply apparatus and image forming apparatus | |
JP2021056360A (en) | Image forming apparatus | |
JP6700695B2 (en) | Power supply device and image forming apparatus | |
JP6379856B2 (en) | Image forming apparatus, control method, and program | |
JP2023111293A (en) | Image forming apparatus | |
JP2021061720A (en) | Power supply device and image forming apparatus | |
JP2012217244A (en) | Power supply circuit and image forming apparatus | |
JP2007052690A (en) | Power supply device and image processing apparatus | |
JP2010217724A (en) | Power supply device and image forming apparatus using the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190902 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200722 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200818 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200916 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6765906 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |