JP6942518B2 - High-voltage generator and image forming device - Google Patents
High-voltage generator and image forming device Download PDFInfo
- Publication number
- JP6942518B2 JP6942518B2 JP2017090410A JP2017090410A JP6942518B2 JP 6942518 B2 JP6942518 B2 JP 6942518B2 JP 2017090410 A JP2017090410 A JP 2017090410A JP 2017090410 A JP2017090410 A JP 2017090410A JP 6942518 B2 JP6942518 B2 JP 6942518B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- operational amplifier
- output
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
- Control Or Security For Electrophotography (AREA)
Description
本発明は、高圧を発生する高圧発生装置及び該高圧発生装置を用いた画像形成装置に関する。 The present invention relates to a high-voltage generator that generates high voltage and an image forming apparatus that uses the high-voltage generator.
従来、電子写真方式の画像形成装置においては、帯電ローラや一次転写ローラなどのプロセスユニットに高電圧を印加し、そのときに流れる電流を検出することで様々な制御にフィードバックしている。この高電圧出力および電流検出は装置内の高圧基板によって行われ、高圧基板には負荷への電圧印加、および負荷に流れる電流の検出を高精度に行うことが求められている。 Conventionally, in an electrophotographic image forming apparatus, a high voltage is applied to a process unit such as a charging roller or a primary transfer roller, and the current flowing at that time is detected to feed back to various controls. The high-voltage output and current detection are performed by the high-voltage board in the device, and the high-voltage board is required to apply a voltage to the load and detect the current flowing through the load with high accuracy.
例えば、特許文献1には、印加電圧を検出する電圧検出部が直接接地されず、オペアンプのフィードバックを用いた電流検出回路におけるオペアンプのフィードバック部に接続されている構成が記載されている。この電流検出回路には、基準電圧(オペアンプのプラス端子電圧)に所定のオフセット電位が与えられている。このようにすることで、他負荷からの流れ込み電流があった場合でも、オペアンプ出力部がGNDレベルにならないため、電圧検出部の基準電圧を一定に保つことが可能となっている。 For example, Patent Document 1 describes a configuration in which a voltage detection unit that detects an applied voltage is not directly grounded but is connected to an operational amplifier feedback unit in a current detection circuit that uses operational amplifier feedback. A predetermined offset potential is given to the reference voltage (positive terminal voltage of the operational amplifier) in this current detection circuit. By doing so, even if there is a current flowing in from another load, the operational amplifier output unit does not reach the GND level, so that the reference voltage of the voltage detection unit can be kept constant.
しかしながら、特許文献1の電流検出回路を用いて、例えば感光ドラムを帯電させるために帯電ローラに負の電圧を印加する場合、帯電ローラに流れる電流の検出値はオフセット電位から出力電流に比例して下がっていく。このとき、感光ドラムの一部に傷がある場合、その傷部が感光ドラムと帯電ローラニップに達するとその瞬間に通常使用時よりも大きな電流が流れることがある。その電流値によっては、電流検出値がGNDレベルに達してしまい、電流検出回路のフィードバック部の電圧を一定に保つことができなくなってしまう。また、フィードバック部の電圧は電圧検出の基準電圧であるため、定電圧制御ができず、出力値は目標値と大きくずれてしまう。その結果、プリント画像にトナーやキャリアがスジ状に吐き出されてしまう。 However, when a negative voltage is applied to the charging roller, for example, to charge the photosensitive drum using the current detection circuit of Patent Document 1, the detected value of the current flowing through the charging roller is proportional to the output current from the offset potential. It goes down. At this time, if a part of the photosensitive drum is scratched, when the scratched portion reaches the photosensitive drum and the charging roller nip, a larger current than in normal use may flow at that moment. Depending on the current value, the current detection value reaches the GND level, and the voltage of the feedback unit of the current detection circuit cannot be kept constant. Further, since the voltage of the feedback unit is the reference voltage for voltage detection, constant voltage control cannot be performed, and the output value deviates greatly from the target value. As a result, toner and carriers are spit out in a streak pattern on the printed image.
また、帯電ローラと感光ドラム間に、更に大きな電流が流れると感光ドラムや帯電ローラに大きなダメージが与えられる可能性がある。そこで、所定電流値で回路を停止させるような保護を実施しようとした場合、電流検出値がGNDレベルに達してしまうとそれ以上の電流値が検出できないため、電流検出範囲を広げる必要がある。しかし、電流検出の分解能が悪化してしまう。 Further, if a larger current flows between the charging roller and the photosensitive drum, the photosensitive drum and the photosensitive drum may be significantly damaged. Therefore, when an attempt is made to implement protection that stops the circuit at a predetermined current value, when the current detection value reaches the GND level, no further current value can be detected, so it is necessary to widen the current detection range. However, the resolution of current detection deteriorates.
上述した課題を解決するために、本発明の高圧発生装置は、入力される電圧を昇圧するトランスと、前記トランスの出力を整流して、負荷に直流電圧を供給する整流手段と、前記負荷に流れる直流電流が第1入力端子に入力され、基準値が第2入力端子に入力されるオペアンプを有し、前記オペアンプの出力が電流検出用抵抗を介して前記オペアンプの第1入力端子にフィードバックされ、前記負荷に流れる直流電流を前記電流検出用抵抗に発生する電圧として検出する電流検出手段と、前記オペアンプの第1入力端子に接続され、前記整流手段から前記負荷に供給される直流電圧を検出する電圧検出手段と、を有し、前記電流検出手段は、前記オペアンプの出力を前記負荷に流れる直流電流の検出値として分圧する分圧手段と、前記負荷に流れる直流電流が第一の閾値に達する場合に、前記電圧検出手段と前記オペアンプの第1入力端子との接続部から前記オペアンプの出力端子へ電流を流すためのバイパス手段とを備え、更に、前記バイパス手段に電流が流れた場合でも、前記負荷に流れる直流電流が前記第一の閾値よりも大きい第二の閾値に達すると前記トランスの出力電力を低下させる保護手段と、を有することを特徴とする。 In order to solve the above-mentioned problems, the high-voltage generator of the present invention includes a transformer that boosts the input voltage, a rectifying means that rectifies the output of the transformer and supplies a DC voltage to the load, and the load. The DC current to flow is input to the first input terminal, and the reference value is input to the second input terminal. The output of the electric current is fed back to the first input terminal of the electric current via a current detection resistor. , A current detecting means that detects the DC current flowing through the load as a voltage generated in the current detecting resistor, and a DC voltage that is connected to the first input terminal of the operational capacitor and is supplied to the load from the rectifying means. The current detecting means has a voltage dividing means for dividing the output of the operational amplifier as a detection value of a DC current flowing through the load, and a DC current flowing through the load as a first threshold value. When it reaches, it is provided with a bypass means for passing a current from the connection portion between the voltage detecting means and the first input terminal of the operational amplifier to the output terminal of the operational amplifier, and further, even when a current flows through the bypass means. It is characterized by having a protective means for reducing the output power of the transformer when the DC current flowing through the load reaches a second threshold value larger than the first threshold value.
本発明によれば、負荷に大きな電流が流れたとしてもオペアンプのフィードバック端子部からオペアンプ出力端子部へ電流が流れるようなバイパス手段を設け、バイパス手段に流れる電流値により保護回路を動作させる。これにより、電流検出の分解能を悪化させることなく、オペアンプ出力部がGNDレベルになり高圧出力に異常が生じることを防止することが可能となる。 According to the present invention, a bypass means is provided so that a current flows from the feedback terminal portion of the operational amplifier to the output terminal portion of the operational amplifier even if a large current flows through the load, and the protection circuit is operated by the current value flowing through the bypass means. This makes it possible to prevent the operational amplifier output unit from reaching the GND level and causing an abnormality in the high voltage output without deteriorating the resolution of current detection.
以下、本発明の実施形態を、図面を用いて説明する。図1は、本発明の実施形態である電子写真プロセスを用いた画像形成装置の概略構成図である。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a schematic configuration diagram of an image forming apparatus using an electrophotographic process according to an embodiment of the present invention.
同図において、画像形成部10には、4つの画像形成部が設けられており、感光体ドラム1a〜1d、帯電ローラ2a〜2d、レーザスキャナ3a〜3d、現像器4a〜4d、中間転写ベルト5、一次転写ローラ6a〜6d、二次転写ローラ7が配置されている。尚、数字の添え字であるa〜dは、それぞれイエロー、マゼンタ、シアン、ブラックの画像形成部に対応している。を表しているが、各画像形成部の像形成色はこの限りではない。
In the figure, the
画像形成動作の概略について説明する。帯電ローラ2a〜2dによって表面に導電層を有する感光体ドラム1a〜1dが一様に帯電された後、形成すべき画像に対応する画像信号に基づく露光がレーザスキャナ3a〜3dによってなされることにより、感光体ドラム1a〜1d上に静電潜像が形成される。その後、形成された静電潜像は現像器4a〜4dによってトナー像として現像され、各トナー像は一次転写ローラ6a〜6dによって中間転写ベルト5に多重転写される。中間転写ベルト5に転写されたトナー像は、二次転写ローラ7によって用紙カセット9から搬送された記録材Pに転写され、定着器8によって定着されることにより、カラー画像が得られる。
The outline of the image forming operation will be described. After the
図2は帯電ローラ2a〜2d、現像器4a〜4dに印加する高電圧を生成する高圧発生装置としての帯電現像基板200a〜200d、および制御基板100のブロック図である。
FIG. 2 is a block diagram of the
帯電現像基板200aは帯電ローラ2aに印加する高電圧出力(帯電高圧)を生成する帯電高圧回路300aと、現像器4aに印加する高電圧出力(現像高圧)を生成する現像高圧回路400aを有する高圧基板である。
The
帯電現像基板200bは帯電ローラ2bに印加する高電圧出力(帯電高圧)を生成する帯電高圧回路300bと、現像器4bに印加する高電圧出力(現像高圧)を生成する現像高圧回路400bを有する高圧基板である。
The
帯電現像基板200cは帯電ローラ2cに印加する高電圧出力(帯電高圧)を生成する帯電高圧回路300cと、現像器4cに印加する高電圧出力(現像高圧)を生成する現像高圧回路400cを有する高圧基板である。
The
帯電現像基板200dは帯電ローラ2dに印加する高電圧出力(帯電高圧)を生成する帯電高圧回路300dと、現像器4dに印加する高電圧出力(現像高圧)を生成する現像高圧回路400dを有する高圧基板である。
The
制御基板100は帯電現像基板200a〜dのそれぞれに対し、動作開始や出力電圧の設定および検出値の取得を行い画像形成動作全般の制御を行う。
The
ここで、本実施形態における帯電現像基板200a〜dは全て同一回路の基板となっているため、以後の説明では代表して帯電現像基板200aについてのみ説明する。
Here, since the charge-developing
図3は高圧発生装置としての帯電高圧回路300aの説明図である。帯電高圧回路300aは、PWM平滑部301、定電圧制御部302、トランス駆動部303、高圧整流部304、電圧検出部305、電流検出部306から構成され、帯電ローラ2へ負の直流の高電圧HVoutを出力する。帯電高圧回路300aには、制御基板100からPWM信号とトランス駆動クロックCLKが入力され、更に、制御基板100から出力される3.4V電圧と24V電圧が供給されている。また、帯電ローラ2に流れる直流電流(帯電電流Iout)の検出値(帯電電流検出値Isns)が制御基板100へフィードバックされる。
FIG. 3 is an explanatory diagram of a charged high-
<PWM平滑部301>
PWM平滑部301は、抵抗R1、コンデンサC1から構成されるローパスフィルタであり、入力されたPWM信号を所定のカットオフ周波数にてDC電圧に変換する。入力されるPWM信号のデューティ比を変えることで帯電出力(HVout)を変えることができる。例えばデューティ比が50%の場合、約−800V、デューティ比が0%の場合約−1500Vが出力される設定となる。
<PWM smoothing
The
<定電圧制御部302>
定電圧制御部302は、オペアンプIC1とコンデンサC2、トランジスタQ1と電解コンデンサC3から構成される。オペアンプIC1は、−端子にPWM平滑部301から出力されたDC電圧が入力され、+端子に後述の電圧検出値Vsnsがフィードバックされ、+端子と−端子の電圧が一致するように出力電圧を調整する反転増幅回路である。また、コンデンサC2は増幅回路の出力電圧の安定化を目的とした積分要素である。また、オペアンプIC1の出力はコレクタ接地のトランジスタQ1のベースに接続されており、トランジスタQ1のエミッタはオペアンプIC1の出力端子の電圧よりトランジスタQ1のベースエミッタ間電圧分(約0.6V)低い電圧となる。トランジスタQ1のエミッタには電圧安定化用の電解コンデンサC3が接続されている。
<Constant
The constant
<トランス駆動部303>
トランス駆動部303は、入力電圧を昇圧するトランスT1を駆動するための回路であり、プルダウン抵抗R2、ダンピング抵抗R3、FET Q2から構成され、トランス駆動クロックCLKに従ってFETQ2のオン、オフを繰り返す。本実施形態では、トランス駆動クロックCLKは周期が50kHz、デューティ比が25%デューティ比である。これによりトランスT1の動作開始、停止を制御することが可能となる。
<
The
<高圧整流部304>
高圧整流部304は、高圧ダイオードD1、高圧セラミックコンデンサC4から構成され、トランスT1から出力された交流電圧の負の電圧を整流・平滑化し負の直流電圧を帯電出力HVout(0V〜−1500V出力)として出力する。
<
The high-
<電圧検出部305>
電圧検出部305は、二つの抵抗R4、R5で構成され、帯電出力HVoutと後述のVref2間の電圧をR4、R5で分圧した電圧を電圧検出値Vsns(0〜3.0V)として出力する。
<
The
<電流検出部306>
電流検出部306は、オペアンプIC2と複数の抵抗R7〜R12、ダイオードD2から構成され、帯電出力HVoutが帯電ローラに印加された際の帯電電流Ioutを0〜3.0Vの帯電電流検出値Isnsとして出力する回路である。IsnsはオペアンプIC2の出力を抵抗R8と抵抗R11による分圧した値により検出される。ここで、回路を流れる電流(Ioutおよび後述のIr7、Id2、I1、I2)の向きは図3の向きを正として説明する。なお、出力電流Ioutにおける各部の電圧および各部を流れる電流に関しては後述する。
<
The
<過電流保護部307>
過電流保護部307は、コンパレータIC3とFET Q3と抵抗R13〜R17で構成される。電圧Vref2が印加されて電流検出部306内の抵抗R12及びダイオードD2に流れる電流Id2により抵抗R12で電圧降下が生じる。降下後の電圧値(Vic3)はコンパレータIC3に入力され、電圧Vref3と比較される。電圧Vic3が電圧Vref3まで低下すると、FET Q3がオンすることでFET Q2がオフし、帯電高圧出力HVoutが低下する。
<
The
次に、電流検出部306の各抵抗定数をR7:20kΩ、R8:3.3kΩ、R9:2kΩ、R10:15kΩ、R11:1kΩ、R12:10kΩ、過電流保護部307の各抵抗をR13:24kΩ、R14:10kΩとする。この場合の帯電電流Ioutにおける各部の電圧を図4に示す。図3の回路の各部の電圧は帯電電流Ioutの値がとる範囲となる領域(電流検出可能領域(i)、電流バイパス領域(ii)、保護領域(iii))で挙動が変わるため、それぞれの領域について以下で説明する。
Next, the resistance constants of the
<電流検出可能領域(i)>
電流検出可能領域(i)は帯電電流Ioutに対し、帯電電流検出値Isnsが一次式で表される領域である。
<Current detectable region (i)>
The current-detectable region (i) is a region in which the charging current detection value Isns is represented by a linear expression with respect to the charging current Iout.
オペアンプIC2の+端子部の電圧Vref1は電圧3.4Vを抵抗R9とR10で分圧した値であるため、下記式のように
Vref1[V]=3.4×R10/(R9+R10)=3V (1)
となる。
Since the voltage Vref1 at the + terminal of the operational amplifier IC2 is a value obtained by dividing the voltage of 3.4V by the resistors R9 and R10, Vref1 [V] = 3.4 × R10 / (R9 + R10) = 3V (R9 + R10) = 3V as shown in the following equation. 1)
Will be.
オペアンプIC2の−端子(第1入力端子)には、帯電電流Ioutが入力され、+端子(第2入力端子)には基準値としての電圧Vref1が入力される。また、オペアンプIC2の出力端子部(c点)は電流検出用抵抗としての抵抗R7でオペアンプIC2の−端子部(a点)にフィードバックされているため、a点の電圧Vref2は仮想接地により+端子部の電圧Vref1と等しく、一定値となる。
Vref2[V]=3V (2)
The charging current Iout is input to the-terminal (first input terminal) of the operational amplifier IC2, and the voltage Vref1 as a reference value is input to the + terminal (second input terminal). Further, since the output terminal portion (point c) of the operational amplifier IC2 is fed back to the-terminal portion (point a) of the operational amplifier IC2 by the resistor R7 as a current detection resistor, the voltage Vref2 at the point a is a + terminal by virtual grounding. It is equal to the voltage Vref1 of the unit and becomes a constant value.
Vref2 [V] = 3V (2)
また、a点には電圧検出部305も接続され、a点電圧Vref2は電圧検出の基準電圧としても用いられる。
A
帯電出力HVoutは負の高電圧出力であるため、帯電電流Ioutは図の点線矢印の経路で流れる。即ち、帯電電流Ioutは、帯電高圧出力端子からトランスT1を通り、a点からR7を介してb点およびR11、GNDへと流れ込む。上述したようにa点電圧Vref2は3Vで一定値のため、b点の電圧はVref2から帯電電流IoutがR7に流れることによるR7での電圧分下がった電圧となるため、b点電圧を帯電電流検出値Isnsとして検出することが可能となる。Isnsは下記式のように
Isns[V]=Vref2−Iout×R7 (3)
となり、図4の破線で表されるようにIoutが0μAの場合3V、Ioutが100μAの場合1Vになる一次式で表される。
Since the charged output HVout is a negative high voltage output, the charged current Iout flows along the path indicated by the dotted arrow in the figure. That is, the charging current Iout passes through the transformer T1 from the charged high-voltage output terminal, and flows from the point a to the point b, R11, and GND via R7. As described above, since the point a voltage Vref2 is a constant value at 3V, the voltage at point b is a voltage that is lower than the voltage at R7 due to the charging current Iout flowing from Vref2 to R7. It can be detected as a detected value Isns. Isns is as shown in the following equation: Isns [V] = Vref2-Iout × R7 (3)
As shown by the broken line in FIG. 4, it is represented by a linear expression of 3V when Iout is 0 μA and 1V when Iout is 100 μA.
また、抵抗R11はプルダウン抵抗であり、抵抗R11に流れる電流I1は、
I1[μA]=Isns/R11 (4)
となるため、オペアンプIC2の出力電流Iic2は
Iic2[μA]=I1−Iout (5)
となる。よって、オペアンプIC2出力端子(c)の電圧Vic2は
Vic2[V]=Isns+Iic2×R8 (6)
となる。電圧Vic2は、図4の一点鎖線で表されるように、帯電電流Ioutが0μAの場合12.9V、100μAの場合3.97Vであるため、Isnsと比較し変化が大きくなる。ここで、抵抗R8はオペアンプIC2の出力端子が静電気によって破壊されないための保護用の抵抗である。尚、本実施形態において、抵抗R11は帯電現像基板200aに配置されているが、制御基板100に配置されていてもよく、その場合も計算式は同一となる。
Further, the resistor R11 is a pull-down resistor, and the current I1 flowing through the resistor R11 is
I1 [μA] = Isns / R11 (4)
Therefore, the output current Iic2 of the operational amplifier IC2 is Iic2 [μA] = I1-Iout (5).
Will be. Therefore, the voltage Vic2 of the operational amplifier IC2 output terminal (c) is Vic2 [V] = Isns + Iic2 × R8 (6).
Will be. As shown by the alternate long and short dash line in FIG. 4, the voltage Vic2 is 12.9 V when the charging current Iout is 0 μA and 3.97 V when the charged current Iout is 100 μA, so that the change is large as compared with Isns. Here, the resistor R8 is a protective resistor for preventing the output terminal of the operational amplifier IC2 from being destroyed by static electricity. In the present embodiment, the resistor R11 is arranged on the charged developing
ダイオードD2に電流が流れる条件は、ダイオードD2の順方向電圧をVfとすると、(6)式を用いて求められるVic2に対して以下の式となる。
Vref2−Vic2≧Vf (7)
The condition for the current to flow through the diode D2 is as follows with respect to Vic2 obtained by using the equation (6), where Vf is the forward voltage of the diode D2.
Vref2-Vic2 ≧ Vf (7)
電流検出可能領域(i)では、Vref2−Vic2がダイオードD2の順方向電圧Vf以下になっていないため、電流Id2が流れず、ダイオードD2もオフ状態であるため、Vic3はVref2と同電位の3Vとなる(図4の実線)。 In the current-detectable region (i), since Vref2-Vic2 is not equal to or lower than the forward voltage Vf of the diode D2, the current Id2 does not flow and the diode D2 is also in the off state, so that Vic3 has the same potential of 3V as Vref2. (Solid line in FIG. 4).
<電流バイパス領域(ii)>
帯電電流Ioutが200μAなどのように大きい場合、計算上では(3)式からIsnsは−1Vとなる。しかし、実際にはIsnsは0V未満になることができないため、Vref2が3Vを維持できず、4Vまで上昇しまう(200μA×20kΩ)。Vref2が3Vを超えて、例えば4Vになると電圧検出の基準電圧がずれるため、電圧検出値Vsnsが実際の値とはずれてしまい、結果として帯電出力HVoutが適正値からずれてしまう。
<Current bypass region (ii)>
When the charging current Iout is large, such as 200 μA, Isns is calculated to be -1V from Eq. (3). However, in reality, Since Isns cannot be less than 0V, Vref2 cannot maintain 3V and rises to 4V (200 μA × 20 kΩ). When Vref2 exceeds 3V, for example, 4V, the reference voltage for voltage detection deviates, so that the voltage detection value Vsns deviates from the actual value, and as a result, the charged output HVout deviates from the appropriate value.
これを防止するために、本実施形態では、c点とa点との間にダイオードD2と抵抗R12との直列接続回路から構成されるバイパス手段が接続されている。このバイパス手段の機能は、感光ドラム1の表面の導電層に傷が付いたり、表面に異物が付着する等で帯電ローラ2に大電流が流れたとしても、電圧検出回路305とオペアンプIC2の第1入力端子との接続部から帯電電流Ioutが抵抗R7側ではなくダイオードD2側に流れるようにするものである。バイパス手段としての抵抗R12とダイオードD2は、電流検出用抵抗としての抵抗R7に並列に接続され、ダイオードD2のカソードがオペアンプIC2の出力端子側に配置される。このとき、ダイオードD2に電流が流れる条件は、上述した(7)式の通りである。
In order to prevent this, in the present embodiment, a bypass means composed of a series connection circuit of the diode D2 and the resistor R12 is connected between the points c and a. The function of this bypass means is that even if a large current flows through the charging
例えば、帯電電流Ioutが50μAの場合、Vref2−Vic2は−5.44VであるためダイオードD2には電流が流れない。帯電電流Ioutが200μAの場合、Vref2−Vic2は7.96Vとなり、ダイオードD2に電流が流れる。 For example, when the charging current Iout is 50 μA, Vref2-Vic2 is −5.44 V, so no current flows through the diode D2. When the charging current Iout is 200 μA, Vref2-Vic2 becomes 7.96 V, and a current flows through the diode D2.
また、ダイオードD2に電流が流れ始める電流をIout’とすると、Iout’は(7)式が成り立つ場合であり、(2)〜(7)式を用いて
Iout’[μA]=(R11/(R7×R8+R8×R11+R11×R7))
×(Vf+(R8/R11)×Vref2) (8)
となる。Vfを0.6VとするとIout’は117.6μAとなる。また、ダイオードD2に電流が流れ始めるときの帯電電流検出値Isns’は(3)式から0.648Vとなる。この0.648Vという電圧は、帯電電流検出値Isnsの上限値となる。よって、Isnsが所定値としての0.648Vを超える場合、ダイオードD2に電流Id2が流れることにより、Isnsは出力電流Ioutによらず0.648Vで一定値となる。従って、電圧Vref2は出力電流Ioutによらず3Vを維持することが可能となる。
Further, assuming that the current at which the current starts to flow in the diode D2 is Iout', Iout' is the case where the equation (7) holds, and Iout'[μA] = (R11 / (R11 /) using the equations (2) to (7). R7 x R8 + R8 x R11 + R11 x R7))
× (Vf + (R8 / R11) × Vref2) (8)
Will be. When Vf is 0.6V, Iout'is 117.6 μA. Further, the charge current detection value Isns' when the current starts to flow in the diode D2 is 0.648V from the equation (3). This voltage of 0.648V is the upper limit of the charging current detection value Isns. Therefore, when the Ins exceeds 0.648V as a predetermined value, the current Id2 flows through the diode D2, so that the Iss becomes a constant value at 0.648V regardless of the output current Iout. Therefore, the voltage Vref2 can maintain 3V regardless of the output current Iout.
また、図4から分かるようにVic2は出力電流Ioutに対し、変化の大きい信号である。従って、電流検出部305内の抵抗値やVfの値がばらついた場合でもIout’のばらつきは小さく、±5μA(Isns’で±0.1V)程度に抑えることが可能である。
Further, as can be seen from FIG. 4, Vic2 is a signal having a large change with respect to the output current Iout. Therefore, even if the resistance value and the Vf value in the
また、電流バイパス領域(ii)ではVref2は3Vで一定であり、Vic3はVref2からバイパス電流Id2によりR12で発生する電圧分、電圧降下した値になる。従って、Vic3は以下の(9)式で求められる。
Vic3=Vref2−Id2*R12 (9)
Further, in the current bypass region (ii), Vref2 is constant at 3V, and Vic3 is a value dropped from Vref2 by the voltage generated in R12 by the bypass current Id2. Therefore, Vic3 is obtained by the following equation (9).
Vic3 = Vref2-Id2 * R12 (9)
なお、Id2はIout−Iout’であるのでIoutによる一次式となる。 Since Id2 is Iout-Iout', it is a linear expression by Iout.
<保護領域(c)>
さらに大きな電流が帯電ローラ2に流れる場合、帯電ローラ2に大きなダメージが加えられる可能性がある。そのため、大きな電流が帯電ローラ2に流れた場合、上述の過電流保護部307がトランスT1の出力電力を制限する。
<Protected area (c)>
When a larger current flows through the charging
コンパレータIC3の正側入力端子に入力される電圧Vref3は3.4VをR13とR14で分圧した電圧となるため、以下の(10)式により求められる。
Vref3=3.4×R13/(R13+R14)=1V (10)
Since the voltage Vref3 input to the positive input terminal of the comparator IC3 is a voltage obtained by dividing 3.4V by R13 and R14, it can be obtained by the following equation (10).
Vref3 = 3.4 × R13 / (R13 + R14) = 1V (10)
従って、コンパレータIC3の負側入力端子に入力される電圧Vic3が1V以下になると過電流保護回路307は保護動作を実施する。この際のバイパス電流Id2は(9)式から
Id2=(Vref2−Vic3)/R12 (11)
となり、電流Id2は200μAとなる。また、このとき抵抗R7を流れる電流は117.6μAとなるため、Ioutの保護閾値(第二の閾値)は317.6μAとなる。Ioutが317.6μAに達するとコンパレータIC3の出力端がオープンとなり、FET Q3がオンされる。そのため、トランスT1を駆動するFET Q2の駆動が停止され、帯電高圧出力HVoutが低下し、出力電流Ioutが低下する。出力電流Ioutが低下することで抵抗R12に流れる電流Id2が低下するため、結果としてVic3が1Vより高くなる。そのため、コンパレータIC3の出力端はGNDレベルとなり、FET Q3がオフ状態になることで再度FET Q2が動作する。その結果トランスT1が駆動され、帯電出力HVoutが上昇する。つまり、帯電高圧回路300は、大電流が流れた時に出力電流Ioutが317.6μAで一定値になるように帯電出力HVoutを調整するような動作(定電流動作)になる。
Therefore, when the voltage Vic3 input to the negative input terminal of the comparator IC3 becomes 1 V or less, the
Then, the current Id2 becomes 200 μA. Further, at this time, since the current flowing through the resistor R7 is 117.6 μA, the protection threshold value (second threshold value) of Iout is 317.6 μA. When Iout reaches 317.6 μA, the output end of the comparator IC3 is opened and the FET Q3 is turned on. Therefore, the drive of the FET Q2 that drives the transformer T1 is stopped, the charged high-voltage output HVout decreases, and the output current Iout decreases. As the output current Iout decreases, the current Id2 flowing through the resistor R12 decreases, and as a result, Vic3 becomes higher than 1V. Therefore, the output end of the comparator IC3 reaches the GND level, and when the FET Q3 is turned off, the FET Q2 operates again. As a result, the transformer T1 is driven and the charged output HVout rises. That is, the charged high-
図5は帯電高圧回路300の負荷抵抗(帯電ローラ2と感光ドラム1の合成抵抗値に相当)が20MΩであり、帯電出力HVoutとして−1000V出力中に(Iout50μA)、感光ドラム1の傷で負荷抵抗が変化する場合の各部の動作の説明図である。なお、同図(a)はダイオードD2、抵抗R12がない場合に負荷抵抗が5MΩに変化した場合を表している。同図(b)はダイオードD2、抵抗R12が有る場合に負荷抵抗が5MΩに変化した場合、同図(c)はダイオードD2、抵抗R12がある場合に負荷抵抗が1MΩに変化した場合を表している。
FIG. 5 shows that the load resistance of the charging high-voltage circuit 300 (corresponding to the combined resistance value of the charging
ダイオードD2、抵抗R12がない場合(図5(a))、負荷抵抗が5MΩに変化したタイミングTcでIout(負の値)が50μAから徐々に上昇し、150μAに達したところでIsnsがGNDレベルに達する。IsnsがGNDレベルに達すると、Vref2が3Vに維持されなくなり、Vref2は上昇する。Vref2が上昇すると、電圧検出値VSNSも上昇するため、定電圧制御部302は帯電出力HVoutが目標値よりも低いとみなして出力電圧を上げようとする。しかし、VSNSが目標値と一致することは無いため、HVoutは最大出力である−1500Vとなり、出力電流は300μAまで達する。R7が20kΩであるため、このときのVref2は6V以上になる。
When there is no diode D2 and resistor R12 (Fig. 5 (a)), Iout (negative value) gradually rises from 50 μA at the timing Tc when the load resistance changes to 5 MΩ, and when it reaches 150 μA, Isons reaches the GND level. Reach. When the Ins reaches the GND level, Vref2 is no longer maintained at 3V and Vref2 rises. When Vref2 rises, the voltage detection value VSNS also rises, so the constant
一方、ダイオードD2、抵抗R12がある場合(図5(b))、負荷抵抗が変化したタイミングTcでIout(負の値)が50μAから徐々に上昇し、117.6μA(第一の閾値)に達したタイミングTdでダイオードD2側に電流Id2が流れる。このとき、Isnsは(3)式から3V−117.6μA×20kΩ=0.648Vとなり、その後も一定値となる。第1の閾値としての117.6μAは、感光ドラムの導電層の表面の状態が傷などのない正常な状態でのIoutの値よりも大きい(負の値として)。ダイオードD2を流れる電流Id2によって、Vref2は3Vに維持されるようになるため、帯電出力HVoutは−1000Vに維持される。即ち、Isnsが所定値である0.648Vとなるときに負荷に流れる電流Iout(−117.6μA)は、バイパス手段がない場合にIsnsがGNDレベルになるときに負荷に流れる直流電流Iout(−150μA)より低くなる。タイミングTd以降は、バイパス手段の抵抗R12には82.4μAの電流が流れるため、Vic3の電圧は3V−82.4μA×10kΩで2.176Vとなる。 On the other hand, when the diode D2 and the resistor R12 are present (FIG. 5 (b)), Iout (negative value) gradually increases from 50 μA to 117.6 μA (first threshold value) at the timing Tc when the load resistance changes. At the reached timing Td, the current Id2 flows on the diode D2 side. At this time, Isns becomes 3V-117.6 μA × 20 kΩ = 0.648 V from the equation (3), and continues to be a constant value thereafter. 117.6 μA as the first threshold value is larger than the value of Iout in the normal state where the surface condition of the conductive layer of the photosensitive drum is not scratched (as a negative value). The current Id2 flowing through the diode D2 causes Vref2 to be maintained at 3V, so that the charged output HVout is maintained at −1000V. That is, the current Iout (-117.6 μA) that flows in the load when the Ins reaches the predetermined value of 0.648 V is the DC current Iout (−17.6 μA) that flows in the load when the Iss reaches the GND level in the absence of the bypass means. It is lower than 150 μA). After the timing Td, a current of 82.4 μA flows through the resistor R12 of the bypass means, so that the voltage of Vic3 becomes 2.176 V at 3 V-82.4 μA × 10 kΩ.
ダイオードD2、抵抗R12がある場合に負荷抵抗が1MΩに変化した場合(図5(c))、図5(b)の場合と同様にタイミングTdにIsnsが0.648Vまで減少し、その後一定となる。タイミングTd以降にバイパス手段の抵抗12に流れる電流によりVic3が低下する。このときの負荷抵抗は1MΩのためタイミングTeにて出力電流Ioutが−317.6μA(第二の閾値)に達し、Vic3が1Vに達する。そのため過電流保護回路307が動作し、Vic3が1V(Ioutが−317.6μA)になるように帯電出力HVoutが−317.6Vまで低下する。
When the load resistance changes to 1 MΩ in the presence of the diode D2 and the resistor R12 (FIG. 5 (c)), the Isns decreases to 0.648 V at the timing Td as in the case of FIG. 5 (b), and then becomes constant. Become. Vic3 is lowered by the current flowing through the resistor 12 of the bypass means after the timing Td. Since the load resistance at this time is 1 MΩ, the output current Iout reaches 317.6 μA (second threshold value) and Vic3 reaches 1 V at the timing Te. Therefore, the
よって、バイパス手段であるダイオードD2、抵抗R12があることで、Ioutが−317.6μA程度になるまでは定電圧制御を実行できる状態となり、Ioutが−317.6μAに達する際には過電流保護部307が動作する。
Therefore, the presence of the diode D2 and the resistor R12, which are bypass means, makes it possible to execute constant voltage control until Iout reaches about -117.6 μA, and overcurrent protection when Iout reaches 317.6 μA. The
本実施形態によれば、オペアンプIC2のフィードバック端子部からオペアンプ出力端子部へ電流が流れるようなバイパス手段を設け、バイパス手段に流れる電流値により保護動作が行われる。従って、電流検出の分解能を悪化させることなくオペアンプ出力部がGNDレベルになり高圧出力に異常が生じることを防止しつつ、任意の電流値にて保護をかけることが可能となる。 According to this embodiment, a bypass means for flowing a current from the feedback terminal portion of the operational amplifier IC2 to the operational amplifier output terminal portion is provided, and the protection operation is performed by the current value flowing through the bypass means. Therefore, it is possible to protect the operational amplifier output unit at an arbitrary current value while preventing the operational amplifier output unit from reaching the GND level and causing an abnormality in the high voltage output without deteriorating the resolution of current detection.
なお、本実施形態では、バイパス手段としての抵抗R12とダイオードD2との接続点の電圧を用いて過電流保護を実施したが、ダイオードD2のカソード側の電圧を過電流保護に用いても良い。 In the present embodiment, the overcurrent protection is performed by using the voltage at the connection point between the resistor R12 and the diode D2 as the bypass means, but the voltage on the cathode side of the diode D2 may be used for the overcurrent protection.
また、本実施形態では、過電流が検出された時に出力電流が一定になるように保護動作を行うようにしたが、過電流検出時に所定時間回路動作を停止させるように間欠的な保護動作にしても良い。 Further, in the present embodiment, the protection operation is performed so that the output current becomes constant when the overcurrent is detected, but the protection operation is performed intermittently so as to stop the circuit operation for a predetermined time when the overcurrent is detected. You may.
2 帯電ローラ
100 制御基板
200 帯電現像基板
300 帯電高圧回路
306 電流検出部
307 過電流保護回路
D2 ダイオード
IC2、IC3 オペアンプ
Q2,Q3 FET
T1 トランス
2 Charging
T1 transformer
Claims (7)
前記トランスの出力を整流して、負荷に直流電圧を供給する整流手段と、
前記負荷に流れる直流電流が第1入力端子に入力され、基準値が第2入力端子に入力されるオペアンプを有し、前記オペアンプの出力が電流検出用抵抗を介して前記オペアンプの第1入力端子にフィードバックされ、前記負荷に流れる直流電流を前記電流検出用抵抗に発生する電圧として検出する電流検出手段と、
前記オペアンプの第1入力端子に接続され、前記整流手段から前記負荷に供給される直流電圧を検出する電圧検出手段と、を有し、
前記電流検出手段は、前記オペアンプの出力を前記負荷に流れる直流電流の検出値として分圧する分圧手段と、前記負荷に流れる直流電流が第一の閾値に達する場合に、前記電圧検出手段と前記オペアンプの第1入力端子との接続部から前記オペアンプの出力端子へ電流を流すためのバイパス手段とを備え、
更に、前記バイパス手段に電流が流れた場合でも、前記負荷に流れる直流電流が前記第一の閾値よりも大きい第二の閾値に達すると前記トランスの出力電力を低下させる保護手段と、を有することを特徴とする高圧発生装置。 A transformer that boosts the input voltage and
A rectifying means that rectifies the output of the transformer and supplies a DC voltage to the load.
It has an operational amplifier in which the direct current flowing through the load is input to the first input terminal and the reference value is input to the second input terminal, and the output of the operational amplifier is the first input terminal of the operational amplifier via a current detection resistor. A current detecting means that detects the direct current flowing through the load as a voltage generated in the current detecting resistor.
It has a voltage detecting means connected to a first input terminal of the operational amplifier and detecting a DC voltage supplied from the rectifying means to the load.
The current detecting means includes a voltage dividing means that divides the output of the operational amplifier as a detection value of a DC current flowing through the load, and the voltage detecting means and the voltage detecting means when the DC current flowing through the load reaches a first threshold value. It is provided with a bypass means for passing a current from the connection portion with the first input terminal of the operational amplifier to the output terminal of the operational amplifier.
Further, even when a current flows through the bypass means, it has a protective means for reducing the output power of the transformer when the direct current flowing through the load reaches a second threshold value larger than the first threshold value. A high-voltage generator characterized by.
前記感光体を帯電する帯電手段と、
請求項1乃至6の何れか1項記載の高圧発生装置を有し、
前記高圧発生装置は、前記帯電手段に負の高電圧を印加し、前記電流検出手段は前記帯電手段に流れる電流を検出することを特徴とする画像形成装置。 The photoconductor on which the electrostatic latent image is formed and
The charging means for charging the photoconductor and
The high-voltage generator according to any one of claims 1 to 6 is provided.
The high-voltage generator is an image forming apparatus, characterized in that a negative high voltage is applied to the charging means, and the current detecting means detects a current flowing through the charging means.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017090410A JP6942518B2 (en) | 2017-04-28 | 2017-04-28 | High-voltage generator and image forming device |
US15/694,603 US10031436B2 (en) | 2016-09-05 | 2017-09-01 | High voltage generation apparatus and image forming apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017090410A JP6942518B2 (en) | 2017-04-28 | 2017-04-28 | High-voltage generator and image forming device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018189739A JP2018189739A (en) | 2018-11-29 |
JP6942518B2 true JP6942518B2 (en) | 2021-09-29 |
Family
ID=64478552
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017090410A Active JP6942518B2 (en) | 2016-09-05 | 2017-04-28 | High-voltage generator and image forming device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6942518B2 (en) |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5248688Y2 (en) * | 1971-04-28 | 1977-11-05 | ||
JPS55166662A (en) * | 1979-06-14 | 1980-12-25 | Matsushita Electric Ind Co Ltd | High-voltage power source device for copying machine |
JP2707581B2 (en) * | 1988-03-31 | 1998-01-28 | 日本電気株式会社 | Switching stabilized power supply |
JP3639760B2 (en) * | 1999-12-09 | 2005-04-20 | キヤノン株式会社 | High voltage generator and image forming apparatus having the same |
JP5123652B2 (en) * | 2007-12-04 | 2013-01-23 | キヤノン株式会社 | Image forming apparatus |
KR101324182B1 (en) * | 2008-09-08 | 2013-11-06 | 삼성전자주식회사 | Method for controlling conducting voltage of image forming apparatus using constant voltage control and image forming apparatus thereof |
JP5523190B2 (en) * | 2009-06-08 | 2014-06-18 | キヤノン株式会社 | Image forming apparatus |
JP6512831B2 (en) * | 2015-01-13 | 2019-05-15 | キヤノン株式会社 | Image forming apparatus and electronic device |
-
2017
- 2017-04-28 JP JP2017090410A patent/JP6942518B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018189739A (en) | 2018-11-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9904232B2 (en) | Power supply apparatus and image forming apparatus | |
US10036974B2 (en) | Image forming apparatus, image forming method, and recording medium | |
JP5382462B2 (en) | Image forming apparatus | |
JP5573566B2 (en) | Image forming apparatus | |
US9141019B2 (en) | Power-supply device and image formation apparatus | |
JP2020042239A (en) | Power-supply unit and image forming apparatus | |
US8538282B2 (en) | Image forming apparatus and method for controlling charger | |
JP4544217B2 (en) | Image forming apparatus | |
US7899352B2 (en) | Image forming apparatus | |
JP6942518B2 (en) | High-voltage generator and image forming device | |
JP6765906B2 (en) | High-voltage generator and image forming device | |
JP6394994B2 (en) | Image forming apparatus | |
JP6464557B2 (en) | Image forming apparatus | |
US11435684B2 (en) | Power supply apparatus and image forming apparatus | |
US10031436B2 (en) | High voltage generation apparatus and image forming apparatus | |
JP6108193B2 (en) | Image forming apparatus | |
JP6060819B2 (en) | Image forming apparatus | |
US9052632B2 (en) | High-voltage power supply for image forming apparatus | |
JP2002258588A (en) | Image forming apparatus | |
JP6700695B2 (en) | Power supply device and image forming apparatus | |
JPH0739352Y2 (en) | High voltage power supply for copier | |
JP6561755B2 (en) | Power supply apparatus, image forming apparatus, and control method | |
JP2021056360A (en) | Image forming apparatus | |
US20150268615A1 (en) | Power supply apparatus and image forming apparatus | |
JP2005210865A (en) | High voltage power supply device and image forming apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200403 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210309 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210310 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210427 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210810 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210908 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6942518 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |