JP6755111B2 - 映像信号送信装置、映像信号受信装置および映像信号伝送システム - Google Patents

Description

本発明は、映像信号送信装置および映像信号受信装置、ならびに、これらを備える映像信号伝送システムに関するものである。

ＬＣＤ（Liquid Crystal Display）やＰＤＰ（Plasma Display Panel）等のディスプレイを有する映像表示装置に映像を表示させる際に、映像信号送信装置から映像信号受信装置へ映像信号等（ＲＧＢの色信号および制御用のシンク信号を含む映像信号の他、データイネーブル信号を含む。）が伝送され、この映像信号受信装置から映像表示装置に映像信号等が与えられる。例えばテレビ受像機は、このような映像信号送信装置および映像信号受信装置を備える映像信号伝送システムを備えている。

映像信号伝送システムにおいて、単位時間当たりの信号伝送量（データ伝送レート）を高めることにより、映像信号送信装置と映像信号受信装置との間の配線を少なくすることができる。このようなことを可能にする発明が特許文献１に開示されている。

特開２００９−１３５８０１号公報

映像表示装置のディスプレイは、より美しい映像を表示する為に高精細化、高リフレッシュレート化および多階調化などが求められている。このことから、商品化されているディスプレイの仕様は様々であり、また、開発が進められているディスプレイの仕様も様々である。

例えば、ＦＨＤ（Full High Definition ）、４Ｋ２Ｋ、８Ｋ４Ｋ等の多数の画素を有するディスプレイが規格化されており、画質の多様化が進んでいる。４Ｋ２Ｋの画素数はＦＨＤの画素数の４倍である。８Ｋ４Ｋの画素数は４Ｋ２Ｋの画素数の４倍である。

また、シネマ等の映像を表示するのに好適なディスプレイとして、通常と比べて横長の５Ｋまたは１０Ｋのものも規格化されている。このように、縦横の画素数比などに関する表示方式の多様化も進んでいる。

さらに、テレビ受像機の物理的な形態の多様化も進んでいる。例えば、小型から大型のものまでディスプレイのサイズは様々である。また、ディスプレイと受像機とが一体となっている一体型の他、ディスプレイと受像機とが互いに分離した別体型もある。このように用途に応じて多様な形態のテレビ受像機が開発され商品化されている。

このような様々な面でのテレビ受像機の多様化の傾向から、テレビ受像機の製造者は様々な仕様のものを開発する必要性が高まっている。また、これに伴い、テレビ受像機において用いられる映像信号伝送システムの要求仕様も多様化している。例えば、画質の多様化や表示方式の多様化は、映像信号伝送システムにおけるデータ伝送レートの多様化につながる。表示方式の多様化や形態の多様化は、映像信号伝送システムにおける映像信号等の物理的な伝送距離の多様化につながる。

映像信号伝送システムを設計する際に、コスト、消費電力および配線数などの好適化を考慮した上で要求仕様を満たす構成となるよう基板等を作製することが重要である。しかし、各々の要求仕様に応じた専用の基板を作製すると、却ってトータルの設計および製造のコストが増加してしまう場合があり、また、消費電力が増加する場合もある。そのようなコスト増加の傾向は、特に、或る新規の仕様のものが普及し始める初期の黎明期に強く現れる。また、コスト増加は、製造者が新規仕様のテレビ受像機の開発や商品化を行う意欲を低減することもある。

特許文献１に開示された発明は、映像信号送信装置と映像信号受信装置との間の配線の数の増加を抑制した上で、映像信号の階調数の増大に対応することができるので、この点ではコスト増加を抑制することができる。しかしながら、特許文献１に開示された発明は、画素数や縦横比などに関する様々な要求仕様に対応しようとすると配線数が増加する場合がある。

本発明は、上記問題点を解消する為になされたものであり、様々な要求仕様への対応が可能な映像信号送信装置、映像信号受信装置および映像信号伝送システムを提供することを目的とする。

本発明の映像信号送信装置は、(1) １または２以上のピクセル数の映像信号を構成する色信号およびシンク信号とデータイネーブル信号とを受けて、データイネーブル信号に基づいて、ピクセル数および色信号の階調ビット数に応じたサイズを有するパケット構成で映像信号をパケット処理して複数のブロック信号を生成するパッカーユニットと、(2) パッカーユニットにより生成された複数のブロック信号をエンコード処理して複数のエンコードブロック信号を生成するエンコーダユニットと、(3) エンコーダユニットにより生成された複数のエンコードブロック信号をパラレル−シリアル変換してシリアル信号を生成して出力するシリアライザと、を備える。

本発明の映像信号送信装置において、パッカーユニットは、１パケットに含まれるピクセルの数を示すピクセル数設定値を受け、ピクセル数設定値に応じたサイズを有するパケット構成でパケット処理をするピクセルパッカーと、１ピクセルの階調を表すのに必要なブロックの数を示すブロック数設定値を受け、ブロック数設定値に応じたサイズを有するパケット構成でピクセルパッカーの出力に対しパケット処理をするカラーパッカーと、を含む。パッカーユニットは、ピクセル数および色信号の階調ビット数に応じたパルス幅を有するパルスを含む制御信号を生成し、エンコーダユニットは、制御信号においてパルスが存在する第１期間と存在しない第２期間とで互いに異なるエンコード処理を行う。または、パッカーユニットは、色信号の階調ビット数に応じたパルス幅を有するパルスを含む制御信号を生成するとともに、制御信号においてパルスが存在する第１期間にピクセル数の情報を含むブロック信号を生成し、エンコーダユニットは、制御信号においてパルスが存在する第１期間と存在しない第２期間とで互いに異なるエンコード処理を行う。

エンコーダユニットは、(a) パッカーユニットにより生成されたブロック信号に対して、第１期間ではスクランブル処理を行わず、第２期間ではスクランブル処理を行うスクランブラと、(b) スクランブラによる処理後のブロック信号に対して、第１期間と第２期間とで互いに異なるエンコード処理を行うエンコーダと、含むのが好適である。エンコーダユニットは、エンコード効率が互いに異なる複数のエンコード処理のうちから何れかのエンコード処理を選択して行うのが好適である。また、シリアライザは、調整可能な波形等化機能または出力信号振幅調整機能を有するのが好適である。

本発明の映像信号受信装置は、(1) 映像信号送信装置から出力されたシリアル信号を受けて、このシリアル信号をシリアル−パラレル変換して複数のエンコードブロック信号を再生するデシリアライザと、(2) デシリアライザにより再生された複数のエンコードブロック信号をデコード処理して複数のブロック信号を再生するデコーダユニットと、(3) デコーダユニットにより再生された複数のブロック信号をアンパケット処理して、１または２以上のピクセル数の映像信号を構成する色信号およびシンク信号とデータイネーブル信号とを再生するアンパッカーユニットと、を備える。

本発明の映像信号受信装置において、デコーダユニットは、エンコードブロック信号のうち互いに異なるエンコード処理が行われた第１期間と第２期間とを識別して、第１期間に応じたパルス幅を有するパルスを含む制御信号を再生するとともに、第１期間と第２期間とで互いに異なるデコード処理を行う。

アンパッカーユニットは、ピクセル数および色信号の階調ビット数それぞれの設定値に基づいてアンパケット処理を行う。または、アンパッカーユニットは、制御信号のパルスのパルス幅に基づいて求めたピクセル数および色信号の階調ビット数に基づいてアンパケット処理を行う。または、アンパッカーユニットは、制御信号のパルスのパルス幅に基づいて求めた色信号の階調ビット数、および、第１期間のブロック信号に基づいて求めたピクセル数に基づいて、アンパケット処理を行う。アンパッカーユニットは、１ピクセルの階調を表すのに必要なブロックの数を示すブロック数設定値を受け、ブロック数設定値に基づいてアンパケット処理をするカラーアンパッカーと、１パケットに含まれるピクセルの数を示すピクセル数設定値を受け、ピクセル数設定値に基づいてカラーアンパッカーの出力に対しアンパケット処理をするピクセルアンパッカーと、を含む。

デコーダユニットは、(a) デシリアライザにより再生されたエンコードブロック信号に対して、第１期間と第２期間とで互いに異なるデコード処理を行うデコーダと、(b) デコーダによる処理後のエンコードブロック信号に対して、第１期間ではデスクランブル処理を行わず、第２期間ではデスクランブル処理を行うデスクランブラと、を含むのが好適である。デコーダユニットは、デコード効率が互いに異なる複数のデコード処理のうちから何れかのデコード処理を選択して行うのが好適である。また、デシリアライザは、調整可能な波形等化機能を有するのが好適である。

本発明の映像信号伝送システムは、上記の本発明の映像信号送信装置と、上記の本発明の映像信号受信装置と、を備える。

本発明の映像信号送信装置、映像信号受信装置および映像信号伝送システムは、様々な要求仕様への対応が可能となる。

図１は、映像信号伝送システム１の構成を示す図である。 図２は、映像信号送信装置１０の構成を示す図である。 図３は、映像信号送信装置１０における各信号のタイミングチャートである。 図４は、映像信号受信装置２０の構成を示す図である。 図５は、映像信号受信装置２０における各信号のタイミングチャートである。 図６は、第２態様の場合のピクセル数設定値Ｎおよびブロック数設定値Ｍと制御信号のパルス幅との関係を纏めた表である。 図７は、第３態様の場合のピクセル数設定値Ｎおよびブロック数設定値Ｍと制御信号のパルス幅との関係を纏めた表である。 図８は、映像信号受信装置２０の他の構成を示す図である。 図９は、品質検出部２４の構成例を示す図である。 図１０は、エンコード検出部２５の構成例を示す図である。 図１１は、映像信号送信装置１０のパッカーユニット１１の構成を示す図である。 図１２は、映像信号送信装置１０のパッカーユニット１１における各信号のタイミングチャートである。 図１３は、映像信号受信装置２０のアンパッカーユニット２１の構成を示す図である。 図１４は、映像信号送信装置１０のパッカーユニット１１の構成を示す図である。 図１５は、映像信号送信装置１０のパッカーユニット１１における各信号のタイミングチャートである。 図１６は、映像信号受信装置２０のアンパッカーユニット２１の構成を示す図である。

以下、添付図面を参照して、本発明を実施するための形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。本発明は、これらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

図１は、映像信号伝送システム１の構成を示す図である。映像信号伝送システム１は、映像信号送信装置（Transmitter）１０および映像信号受信装置（Receiver）２０を備える。

映像信号送信装置１０は、映像信号（色信号（ＲＧＢ）およびシンク信号（ＳＹＮＣ））、データイネーブル信号（ＤＥ）ならびにパケットクロック（Packet Clock）を受けて、データイネーブル信号に基づいて映像信号をパケット処理し、さらに、パケット処理された映像信号についてエンコード処理をした後にパラレル−シリアル変換してシリアル信号（Serial Data）を出力する。

映像信号受信装置２０は、映像信号送信装置１０から出力されたシリアル信号を受けて、このシリアル信号についてシリアル−パラレル変換した後にデコード処理およびアンパケット処理をして、映像信号（色信号（ＲＧＢ）およびシンク信号（ＳＹＮＣ））およびデータイネーブル信号（ＤＥ）を再生する。

色信号（ＲＧＢ）およびシンク信号（ＳＹＮＣ）は映像信号を構成する。色信号は、各ピクセルについてＲ（Red）Ｇ（Green）Ｂ（Blue）の各色の階調を表す信号である。シンク信号は、映像表示装置において映像を表示する際の制御用の信号である。一般に、データイネーブル信号（ＤＥ）がハイレベルであるとき、映像信号は色信号のみを含み、シンク信号は不定でよい。データイネーブル信号（ＤＥ）がローレベルであるとき、映像信号はシンク信号のみを含み、色信号は不定でよい。色信号と比べるとシンク信号の情報量は少ないので、データイネーブル信号（ＤＥ）がローレベルであるとき、映像信号送信装置１０から映像信号受信装置２０へシンク信号に加えて付加情報をも送ることができる。

図２は、映像信号送信装置１０の構成を示す図である。図３は、映像信号送信装置１０における各信号のタイミングチャートである。映像信号送信装置１０は、ピクセルパッカー（Pixel Packer）１１Ａおよびカラーパッカー（Color Packer）１１Ｂを含むパッカーユニット（Packer Unit）１１、スクランブラ（Scrambler）１２Ａおよびエンコーダ（Encoder）１２Ｂを含むエンコーダユニット（Encoder Unit）１２、ならびに、シリアライザ（Serializer）１３を備える。

ピクセルパッカー１１Ａは、パケットクロック（Packet Clock）に同期して信号を入力して、ピクセルクロック（Pixel Clock）に同期して信号を出力する。カラーパッカー１１Ｂは、ピクセルクロックに同期して信号を入力し、ブロッククロック（Block Clock）に同期して信号を出力する。エンコーダユニット１２は、ブロッククロックに同期して信号を入出力する。シリアライザ１３は、ブロッククロックに同期して信号を入力し、ビットクロック（Bit Clock）に同期して信号を出力する。

パケットクロック（図３（ｄ））、ピクセルクロック（図３（ｈ））、ブロッククロック（図３（ｋ））およびビットクロック（図３（ｎ））は、映像信号の多重化処理の進展に応じて順に周波数が高くなっていく。以下で説明するように、ピクセル数設定値をＮとし、ブロック数設定値をＭとし、ブロック信号のビット数をＢとする。このとき、ピクセルクロックの周波数は、パケットクロックの周波数のＮ倍である。ブロッククロックの周波数は、ピクセルクロックの周波数のＭ倍である。ビットクロックの周波数は、ブロッククロックの周波数のＢ倍である。

パッカーユニット１１は、ピクセル数Ｎの映像信号を構成する色信号（RGB1〜RGBN）およびシンク信号（Sync1〜SyncN）、データイネーブル信号（ＤＥ）、ピクセル数設定値Ｎならびにブロック数設定値Ｍを受ける（図３（ａ）〜（ｃ））。ピクセル数設定値Ｎは、１パケットに含まれるピクセルの数であり、１または２以上である。ブロック数設定値Ｍは、１ピクセルのＲＧＢの階調を表すのに必要なブロックの数である。例えば、１ブロックのビット数は８であり、各色の階調が１０ビットで表されるとすると、１ピクセルのＲＧＢの階調を表すのに３０ビットが必要であるから、この場合にはブロック数設定値Ｍは４となる。１パケットに含まれるブロックの数はＮＭである。

パッカーユニット１１は、データイネーブル信号に基づいて、ピクセル数設定値Ｎおよびブロック数設定値Ｍ（色信号の階調ビット数に応じた値）に応じたサイズを有するパケット構成で映像信号をパケット処理して複数のブロック信号（Blocks of Packet）を生成する（図３（ｉ））。また、パッカーユニット１１は、ピクセル数設定値Ｎおよびブロック数設定値Ｍに応じたパルス幅（または、ブロック数設定値Ｍに応じたパルス幅）を有するパルスを含む制御信号（Control(D/K)）を生成する（図３（ｊ））。

ピクセルパッカー１１Ａは、ピクセル数設定値Ｎに応じたサイズを有するパケット構成でパケット処理をする（図３（ｅ），（ｆ））。更に、カラーパッカー１１Ｂは、ブロック数設定値Ｍに応じたサイズを有するパケット構成でパケット処理をする。

エンコーダユニット１２は、パッカーユニット１１により生成された複数のブロック信号（Blocksof Packet）をエンコード処理して複数のエンコードブロック信号（Encoded Blocks ofPacket）を生成する（図３（ｍ））。エンコーダユニット１２は、制御信号（Control(D/K)）においてパルスが存在する第１期間（図３（ｊ）でＫ期間）と存在しない第２期間（Ｄ期間）とで互いに異なるエンコード処理を行う。

スクランブラ１２Ａは、パッカーユニット１１により生成されたブロック信号（Blocksof Packet）に対して、第１期間（Ｋ期間）ではスクランブル処理を行わず、第２期間（Ｄ期間）ではスクランブル処理を行って、スクランブルブロック信号（Scrambled Blocks of Packet）を出力する（図３（ｌ））。スクランブラ１２Ａは、乱数発生器を有しており、この乱数発生器で発生させた乱数を用いてスクランブル処理をする。

エンコーダ１２Ｂは、スクランブラ１２Ａから出力されたスクランブルブロック信号（ScrambledBlocks of Packet）に対して、第１期間（Ｋ期間）と第２期間（Ｄ期間）とで互いに異なるエンコード処理を行って、複数のエンコードブロック信号（Encoded Blocks of Packet）を生成する（図３（ｍ））。例えば、エンコーダ１２Ｂは、８Ｂ１０Ｂのエンコード処理をする場合に、第１期間（Ｋ期間）ではＫのマッピングに従ってエンコード処理を行い、第２期間（Ｄ期間）ではＤのマッピングに従ってエンコード処理を行う。

シリアライザ１３は、エンコーダユニット１２により生成された複数のエンコードブロック信号（Encoded Blocks of Packet）をパラレル−シリアル変換してシリアル信号（Serial Date of Packet）を生成して出力する（図３（ｏ）））。

図４は、映像信号受信装置２０の構成を示す図である。図５は、映像信号受信装置２０における各信号のタイミングチャートである。映像信号受信装置２０は、ピクセルアンパッカー（Pixel Unpacker）２１Ａおよびカラーアンパッカー（ColorUnpacker）２１Ｂを含むアンパッカーユニット（Unpacker Unit）２１、デスクランブラ（De-Scrambler）２２Ａおよびデコーダ（Decoder）２２Ｂを含むデコーダユニット（Decoder Unit）２２、ならびに、デシリアライザ（De-Serializer）２３を備える。

デシリアライザ２３は、ビットクロック（Bit Clock）に同期して信号を入力し、ブロッククロック（Block Clock）に同期して信号を出力する。デコーダユニット２２は、ブロッククロックに同期して信号を入出力する。カラーアンパッカー２１Ｂは、ブロッククロックに同期して信号を入力し、ピクセルクロック（Pixel Clock）に同期して信号を出力する。ピクセルアンパッカー２１Ａは、ピクセルクロックに同期して信号を入力し、パケットクロック（Packet Clock）に同期して信号を出力する。

ビットクロック（図５（ｂ））、ブロッククロック（図５（ｅ））、ピクセルクロック（図５（ｈ））およびパケットクロック（図５（ｌ））それぞれの周波数は、前述したとおりである。

デシリアライザ２３は、映像信号送信装置１０から出力されたシリアル信号（SerialData）を受けて、このシリアル信号をシリアル−パラレル変換して複数のエンコードブロック信号（EncodedBlocks of Packet）を再生する（図５（ａ），（ｃ））。デシリアライザ２３は、例えば、ＣＤＲ（ClockData Recovery）機能を有しており、シリアル信号に基づいてビットクロック（Bit Clock）およびシリアルデータを復元するのが好適である。

デコーダユニット２２は、デシリアライザ２３により再生された複数のエンコードブロック信号（Encoded Blocks of Packet）をデコード処理して複数のブロック信号（Blocksof Packet）を再生する（図５（ｆ））。デコーダユニット２２は、エンコードブロック信号のうち互いに異なるエンコード処理が行われた第１期間と第２期間とを識別して、第１期間に応じたパルス幅を有するパルスを含む制御信号（Control(D/K)）を再生する（図５（ｇ））。デコーダユニット２２は、第１期間（Ｋ期間）と第２期間（Ｄ期間）とで互いに異なるデコード処理を行う。

デコーダ２２Ｂは、デシリアライザ２３により再生されたエンコードブロック信号（EncodedBlocks of Packet）に対して、第１期間（Ｋ期間）と第２期間（Ｄ期間）とで互いに異なるデコード処理を行って、複数のスクランブルブロック信号（Scrambled Blocks of Packet）を出力する（図５（ｄ））。例えば、デコーダ２２Ｂは、８Ｂ１０Ｂのデコード処理をする場合に、第１期間（Ｋ期間）ではＫのマッピングに従ってデコード処理を行い、第２期間（Ｄ期間）ではＤのマッピングに従ってデコード処理を行う。

デスクランブラ２２Ａは、デコーダ２２Ｂから出力されたスクランブルブロック信号（ScrambledBlocks of Packet）に対して、第１期間（Ｋ期間）ではデスクランブル処理を行わず、第２期間（Ｄ期間）ではデスクランブル処理を行って、ブロック信号（Blocks of Packet）を再生する（図５（ｆ））。デスクランブラ２２Ａは、スクランブラ１２Ａが有する乱数発生器と同様の乱数発生器を有しており、この乱数発生器で発生させた乱数を用いてデスクランブル処理をする。

アンパッカーユニット２１は、デコーダユニット２２により再生された複数のブロック信号（EncodedBlocks of Packet）に対して、ピクセル数設定値Ｎおよびブロック数設定値Ｍ（色信号の階調ビット数に応じた値）に基づいてアンパケット処理して、ピクセル数Ｎの映像信号を構成する色信号（RGB1〜RGBN）およびシンク信号（Sync1〜SyncN）を再生するとともに、データイネーブル信号（ＤＥ）を再生する（図５（ｍ）〜（ｏ））。

カラーアンパッカー２１Ｂは、ブロック数設定値Ｍに基づいてアンパケット処理をする（図５（ｉ），（ｊ））。更に、ピクセルアンパッカー２１Ａは、ピクセル数設定値Ｎに基づいてパケット構成でアンパケット処理をする。

エンコーダユニット１２は、映像信号の情報量（縦横比または画素数の設定値）や物理的制約に応じたエンコード効率のエンコード処理を行うのが好適である。このエンコーダユニット１２に対応して、デコーダユニット２２は、映像信号の情報量（縦横比または画素数の設定値）や物理的制約に応じたデコード効率のデコード処理を行うのが好適である。例えば、エンコーダユニット１２は、エンコード効率が互いに異なる複数のエンコード処理のうちから何れかのエンコード処理を選択して行うのが好適である。デコーダユニット２２は、デコード効率が互いに異なる複数のデコード処理のうちから何れかのデコード処理を選択して行うのが好適である。

物理的制約とは、例えば、各クロックを生成するＰＬＬ（Phase Lock Loop）の最大周波数、発振周波数範囲、伝送路のケーブル品質、伝送路の不具合、などである。ここで、ピクセルクロック１００ＭＨｚで２４bit/pixelの映像信号を伝送する場合を考える。また、エンコード方式として８Ｂ１０Ｂおよび２４Ｂ２６Ｂの２種類が用意されているとする。８Ｂ１０Ｂエンコード方式では、エンコード後のビットレートが３Ｇｂｐｓとなり、この３Ｇｂｐｓを制御するクロック生成をＰＬＬで実現することが必要であり、極端な例では１００ＭＨｚのクロックから１.５ＧＨｚのクロックを生成するＰＬＬが必要となる。２４Ｂ２６Ｂエンコード方式では、エンコード後のビットレートが２.６Ｇｂｐｓとなり、この２.６Ｇｂｐｓを制御するクロック生成をＰＬＬで実現することが必要であり、極端な例では１００ＭＨｚのクロックから１.３ＧＨｚのクロックを生成するＰＬＬが必要となる。

ＰＬＬの主な構成要素である電圧制御発振器、位相比較器および低域フィルタの各部品は、一般的に動作周波数が低いほど、動作安定性を確保することが容易となり、また、消費電力および不要輻射を低減することができる。８Ｂ１０Ｂエンコード方式ではＰＬＬの最大周波数として１.５ＧＨｚを達成することが困難である場合でも、２４Ｂ２６Ｂエンコード方式では１.３ＧＨｚで伝送が可能となる。ＰＬＬの発振周波数範囲については、下限周波数として６００ＭＨｚが必要であると仮定すると、８Ｂ１０Ｂエンコード方式では６００ＭＨｚ〜１.５ＧＨｚの動作範囲が求められるのに対して、２４Ｂ２６Ｂエンコード方式では６００ＭＨｚ〜１.３ＧＨｚと動作範囲が狭くなる。

ケーブル品質については、伝送可能なビットレートとケーブルコストとは凡そ比例関係にあるので、ビットレートに応じたケーブル品質を選択してケーブルコストを低減するのが好ましい。ビットレートを抑えてケーブルコストを低減すると、伝送路の歪が大きくなる傾向がある。８Ｂ１０Ｂエンコード方式では、信号冗長度は２５％あるが、ランレングスが５以下であるので、データ・エラー判定が瞬時にできるメリットがある。また、ランレングスが小さいので、シンボル間干渉ジッタを低減する特性を有する。

シリアライザ１３は、調整可能な波形等化機能または出力信号振幅調整機能を有するのが好適である。また、デシリアライザ２３は、調整可能な波形等化機能を有するのが好適である。シリアライザ１３およびデシリアライザ２３は、伝送距離の設定値を受けて、この設定値に応じて波形等化機能を制限したり出力信号振幅を調整したりするのが好適である。伝送距離が短い場合や、伝送路における波形劣化が小さい場合には、波形等化機能を制限したり出力信号振幅を調整したりすることで、消費電力や不要輻射を低減するのが好ましい。

映像信号受信装置２０のアンパッカーユニット２１にピクセル数設定値Ｎおよびブロック数設定値Ｍを与える態様としては、以下のような態様がある。
（１）第１態様は、ピクセル数設定値Ｎおよびブロック数設定値Ｍを外部からアンパッカーユニット２１に与える。
（２）第２態様は、デコーダユニット２２により再生された制御信号（Control(D/K)）のパルス幅（Ｋ期間の時間幅）に基づいて求められたピクセル数設定値Ｎおよびブロック数設定値Ｍをアンパッカーユニット２１に与える。
（３）第３態様は、デコーダユニット２２により再生された制御信号（Control(D/K)）のパルス幅（Ｋ期間の時間幅）に基づいて求められるブロック数設定値Ｍ、および、制御信号の第１期間（Ｋ期間）のブロック信号に基づいて求められるピクセル数設定値Ｎを、アンパッカーユニット２１に与える。

図６は、第２態様の場合のピクセル数設定値Ｎおよびブロック数設定値Ｍと制御信号のパルス幅との関係を纏めた表である。第２態様では、制御信号のパルス幅は、ピクセル数設定値Ｎとブロック数設定値Ｍとの積に応じたブロック数分となる。したがって、制御信号のパルス幅からピクセル数設定値Ｎおよびブロック数設定値Ｍを求める為には、例えば、ブロック数設定値Ｍが最大で５であるとすると、ピクセル数設定値Ｎは２の冪乗の数（１，２，４，８，…）とする。

図７は、第３態様の場合のピクセル数設定値Ｎおよびブロック数設定値Ｍと制御信号のパルス幅との関係を纏めた表である。第３態様では、ピクセル数設定値Ｎおよびブロック数設定値Ｍは互いに独立に求めることができるので、第２態様の場合のような制限はない。

図８は、映像信号受信装置２０の他の構成を示す図である。この図８に示される映像信号受信装置２０は、図４に示された構成に加えて、品質検出部（Quality Detector）２４、エンコード検出部（Encode Detector）２５およびサイズ検出部（Packet/Pixel Size Detector）２６を更に備える。この図８に示される映像信号受信装置２０は、受信したシリアル信号の品質を品質検出部２４により検出し、映像信号の情報量（縦横比または画素数の設定値）をエンコード検出部２５により検出し、また、前述の第２態様または第３態様に対応してピクセル数設定値Ｎおよびブロック数設定値Ｍをサイズ検出部２６により検出する。

品質検出部２４は、受信したシリアル信号の品質を判定し、その品質判定結果に加えてピクセル数設定値Ｎおよびブロック数設定値Ｍに基づいて伝送路の品質を検出し、その検出結果をデシリアライザ２３に与える。デシリアライザ２３は、品質検出部２４による検出結果を受けて、波形等化機能を制限したり出力信号振幅を調整したりする。

図９は、品質検出部２４の構成例を示す図である。この図にはデシリアライザ２３も示されている。品質検出部２４は、モニタ部（Monitor）２４１、比較部（Compare）２４２および品質判定部（Quality Judge）２４３を含む。モニタ部２４１は、デシリアライザ２３と同様の構成を有しており、デシリアライザ２３に与えられるクロックを位相シフトしたクロック（Shift Clock）を入力して、シリアル信号（Serial Date ofPacket）をサンプリングするクロックの位相を変化させながらデータを取得する。比較部２４２は、デシリアライザ２３から出力されるエンコードブロック信号（Encoded Blocks of Packet）と、モニタ部２４１の出力信号とを比較する。

品質判定部２４３は、比較部２４２による比較の結果に基づいて、両信号の値が同一である区間が大きいと伝送品質が良いと判断し、該区間が小さいと伝送品質が悪いと判断することができる。ピクセル数設定値Ｎおよびブロック数設定値Ｍが大きいことは、単位時間当たりの伝送データ量が多いことを示す。単位時間当たりの伝送データ量が多い場合は、伝送品質の要求レベルが上がる。したがって、品質判定部２４３は、相対的に単位時間当たりの伝送データ量が少ないと伝送品質が良いと判断し、相対的に単位時間当たりの伝送データ量が多いと伝送品質が悪いと判断することができる。

エンコード検出部２５は、デシリアライザ２３から出力されるエンコードブロック信号（EncodedBlocks of Packet）に基づいて映像信号の情報量（縦横比または画素数の設定値）を検出し、その検出結果をデコーダユニット２２に与える。

図１０は、エンコード検出部２５の構成例を示す図である。この図にはデコーダユニット２２も示されている。エンコード検出部２５は、Ｅｎｃ１ディテクタ（Enc1 detector）２５１、Ｅｎｃ２ディテクタ（Enc2 detector）２５２およびエンコーダ判定部（Encoder Judge）２５３を含む。Ｅｎｃ１ディテクタ２５１およびＥｎｃ２ディテクタ２５２は、エンコードブロック信号におけるエンコード処理の種別を検出する。エンコーダ判定部２５３は、Ｅｎｃ１ディテクタ２５１およびＥｎｃ２ディテクタ２５２による検出結果に基づいて、互いに異なるエンコード処理が行われた第１期間と第２期間とを区別して、映像信号の情報量（縦横比または画素数の設定値）を読み取ることができる。

サイズ検出部２６は、デコーダユニット２２により再生された制御信号（Control(D/K)）を入力し、前述の第２態様の方法で、この制御信号のパルス幅（Ｋ期間の時間幅）基づいてピクセル数設定値Ｎおよびブロック数設定値Ｍを検出する。または、サイズ検出部２６は、デコーダユニット２２により再生されたブロック信号（Blocks of Packet）および制御信号（Control(D/K)）を入力し、前述の第３態様の方法で、制御信号のパルス幅（Ｋ期間の時間幅）に基づいてブロック数設定値Ｍを検出し、また、制御信号の第１期間（Ｋ期間）のブロック信号に基づいてピクセル数設定値Ｎを検出する。そして、サイズ検出部２６は、これら検出したピクセル数設定値Ｎおよびブロック数設定値Ｍをアンパッカーユニット２１および品質検出部２４に与える。

次に、図１１〜図１３を用いて、前述の第２態様の方法でピクセル数設定値Ｎおよびブロック数設定値Ｍを映像信号送信装置１０から映像信号受信装置２０へ伝送する為の構成の好適例について説明する。

図１１は、映像信号送信装置１０のパッカーユニット１１の構成を示す図である。図１２は、映像信号送信装置１０のパッカーユニット１１における各信号のタイミングチャートである。パッカーユニット１１は、ＭＵＸ１１１、エンコーダ１１２〜１１５、パターン選択部１１６、選択部１１７、選択部１１８およびＭＵＸ１１９を含む。これらのうち、ＭＵＸ１１１はピクセルパッカー１１Ａを構成している。エンコーダ１１２〜１１５、パターン選択部１１６、選択部１１７、選択部１１８およびＭＵＸ１１９は、カラーパッカー１１Ｂを構成している。

ＭＵＸ１１１は、ピクセル数Ｎの映像信号を構成する色信号（RGB1〜RGBN）およびシンク信号（Sync1〜SyncN）、データイネーブル信号（ＤＥ）ならびにピクセル数設定値Ｎを入力する。そして、ＭＵＸ１１１は、ピクセル数Ｎの色信号（RGB1〜RGBN）を多重化（Ｎ重化）して、その多重化後の色信号（RGB of Packet）をエンコーダ１１２へ出力する。ＭＵＸ１１１は、ピクセル数Ｎのシンク信号（Sync1〜SyncN）を多重化（Ｎ重化）して、その多重化後のシンク信号（Sync of Packet）をエンコーダ１１３〜１１５へ出力する。また、ＭＵＸ１１１は、データイネーブル信号（DEint of Packet）をパターン選択部１１６へ出力する（図１２（ａ））。

エンコーダ１１２は、ＭＵＸ１１１から出力された多重化後の色信号（RGB ofPacket）をエンコード処理し、その処理後の信号を選択部１１７へ出力する。エンコーダ１１３〜１１５は、ＭＵＸ１１１から出力された多重化後のシンク信号（Sync of Packet）をエンコード処理し、その処理後の信号を選択部１１７へ出力する。

パターン選択部１１６は、ＭＵＸ１１１から出力されたデータイネーブル信号（DEintof Packet）を入力するとともに、ピクセル数設定値Ｎを入力する。そして、パターン選択部１１６は、データイネーブル信号の立上り遷移のタイミングおよび立下り遷移のタイミングそれぞれを検出し、パターン選択信号（Pattern Select）を生成する（図１２（ｃ））。パターン選択部１１６は、このパターン選択信号を選択部１１７および選択部１１８に与える。

パターン選択信号は、データイネーブル信号がハイレベルである期間ではアクティブ（Active）を示す。パターン選択信号は、データイネーブル信号の立下り遷移タイミング後のブロック数設定値Ｍに応じた期間ではブランクスタート（ＢＳ）を示す。パターン選択信号は、データイネーブル信号の立上り遷移タイミング前のブロック数設定値Ｍに応じた期間ではブランクエンド（ＢＥ）を示す。また、パターン選択信号は、ブランクスタート（ＢＳ）後からブランクエンド（ＢＥ）前までの期間ではブランク（ＢＰ）を示す。

選択部１１７は、エンコーダ１１２〜１１５それぞれから出力された信号を入力するとともに、パターン選択部１１６から出力されたパターン信号を入力する。そして、パターン信号がアクティブ（Active）を示しているときには、選択部１１７は、エンコーダ１１２から出力された信号を選択してＭＵＸ１１９へ出力する。パターン信号がブランクスタート（ＢＳ）を示しているときには、選択部１１７は、エンコーダ１１３から出力された信号を選択してＭＵＸ１１９へ出力する。パターン信号がブランク（ＢＰ）を示しているときには、選択部１１７は、エンコーダ１１４から出力された信号を選択してＭＵＸ１１９へ出力する。また、パターン信号がブランクエンド（ＢＥ）を示しているときには、選択部１１７は、エンコーダ１１５から出力された信号を選択してＭＵＸ１１９へ出力する。

選択部１１８は、二つのＤ信号（例えばローレベルの信号）および二つのＫ信号（例えばハイレベルの信号）を入力するとともに、パターン選択部１１６から出力されたパターン信号を入力する。そして、パターン信号がアクティブ（Active）を示しているときには、選択部１１８は、ローレベルのＤ信号を選択してＭＵＸ１１９へ出力する。パターン信号がブランクスタート（ＢＳ）を示しているときには、選択部１１８は、ハイレベルのＫ信号を選択してＭＵＸ１１９へ出力する。パターン信号がブランク（ＢＰ）を示しているときには、選択部１１８は、ローレベルのＤ信号を選択してＭＵＸ１１９へ出力する。また、パターン信号がブランクエンド（ＢＥ）を示しているときには、選択部１１８は、ハイレベルのＫ信号を選択してＭＵＸ１１９へ出力する。選択部１１８から出力される信号は制御信号（Control(D/K)）である（図１２（ｅ））。

ＭＵＸ１１９は、選択部１１７から出力された信号を入力するとともに、ブロック数設定値Ｍを入力する。そして、ＭＵＸ１１９は、選択部１１７から出力された信号を多重化（Ｍ重化）して、その多重化後の信号をブロック信号（Blocks of Packet）として出力する（図１２（ｄ）））。また、ＭＵＸ１１９は、制御信号（Control(D/K)）をも出力する（図１２（ｅ））。

ＭＵＸ１１９から出力される制御信号は、ピクセル数設定値Ｎとブロック数設定値Ｍとの積に応じたパルス幅のパルスを含む信号である。

図１３は、映像信号受信装置２０のアンパッカーユニット２１の構成を示す図である。この図にはサイズ検出部２６も示されている。アンパッカーユニット２１は、ＤＥＭＵＸ２１１、パターンデコーダ２１２、ピクセルデコーダ２１３、シンクデコーダ２１４、ＤＥデコーダ２１５およびＤＥＭＵＸ２１６を含む。これらのうち、ＤＥＭＵＸ２１６はピクセルアンパッカー２１Ａを構成している。ＤＥＭＵＸ２１１、パターンデコーダ２１２、ピクセルデコーダ２１３およびシンクデコーダ２１４は、カラーアンパッカー２１Ｂを構成している。

サイズ検出部２６は、デコーダユニット２２により再生された制御信号（Control(D/K)）を入力し、前述の第２態様の方法で、この制御信号のパルス幅（Ｋ期間の時間幅）基づいてピクセル数設定値Ｎおよびブロック数設定値Ｍを検出する。そして、サイズ検出部２６は、これら検出したピクセル数設定値Ｎおよびブロック数設定値Ｍをアンパッカーユニット２１および品質検出部２４に与える。

ＤＥＭＵＸ２１１は、デコーダユニット２２により再生されたブロック信号（Blocksof Packet）および制御信号（Control(D/K)）を入力するとともに、ブロック数設定値Ｍを入力する。そして、ＤＥＭＵＸ２１１は、ブロック信号をＭ分割して、パターンデコーダ２１２，ピクセルデコーダ２１３およびシンクデコーダ２１４へ出力する。また、ＤＥＭＵＸ２１１は、制御信号をパターンデコーダ２１２へ出力する。

パターンデコーダ２１２は、ＤＥＭＵＸ２１１から出力されたＭ分割ブロック信号および制御信号（Control(D/K)）を入力するとともに、ブロック数設定値Ｍを入力する。そして、パターンデコーダ２１２は、これらの入力信号に基づいてパターン検出信号（Pattern Detect）を出力する。パターン検出信号は、パターン選択信号と同様に、アクティブ（Active）、ブランクスタート（ＢＳ）、ブランク（ＢＰ）およびブランクエンド（ＢＥ）の何れかを示す。パターンデコーダ２１２は、このパターン検出信号をピクセルデコーダ２１３，シンクデコーダ２１４およびＤＥデコーダ２１５へ出力する。

ピクセルデコーダ２１３は、ＤＥＭＵＸ２１１から出力されたＭ分割ブロック信号を入力するとともに、パターンデコーダ２１２から出力されたパターン検出信号を入力する。そして、パターン検出信号がアクティブ（Active）を示しているとき、ピクセルデコーダ２１３は、Ｍ分割ブロック信号をデコードして、パケット化された色信号（RGB of Packet）を再生する。

シンクデコーダ２１４は、ＤＥＭＵＸ２１１から出力されたＭ分割ブロック信号を入力するとともに、パターンデコーダ２１２から出力されたパターン検出信号を入力する。そして、パターン検出信号がブランクスタート（ＢＳ）、ブランク（ＢＰ）およびブランクエンド（ＢＥ）の何れかを示しているとき、ピクセルデコーダ２１３は、Ｍ分割ブロック信号をデコードして、パケット化されたシンク信号（Sync of Packet）を再生する。

ＤＥデコーダ２１５は、パターンデコーダ２１２から出力されたパターン検出信号を入力する。そして、ＤＥデコーダ２１５は、パターン検出信号に基づいて、データイネーブル信号（DEint of Packet）を再生する。

ＤＥＭＵＸ２１６は、ピクセルデコーダ２１３により再生されたパケット化された色信号（RGBof Packet）、シンクデコーダ２１４により再生されたパケット化されたシンク信号（Sync ofPacket）、および、ＤＥデコーダ２１５により再生されたデータイネーブル信号（DEint of Packet）を入力するとともに、ピクセル数設定値Ｎを入力する。そして、ＤＥＭＵＸ２１６は、入力した色信号（RGB of Packet）をＮ分割してピクセル数Ｎの色信号（RGB1〜RGBN）を再生するとともに、シンク信号（Sync of Packet）をＮ分割してピクセル数Ｎのシンク信号（Sync1〜SyncN）を再生する。また、ＤＥＭＵＸ２１６は、データイネーブル信号（ＤＥ）を出力する。

次に、図１４〜図１６を用いて、前述の第３態様の方法でピクセル数設定値Ｎおよびブロック数設定値Ｍを映像信号送信装置１０から映像信号受信装置２０へ伝送する為の構成の好適例について説明する。

図１４は、映像信号送信装置１０のパッカーユニット１１の構成を示す図である。図１５は、映像信号送信装置１０のパッカーユニット１１における各信号のタイミングチャートである。図１３は、映像信号受信装置２０のアンパッカーユニット２１の構成を示す図である。以下では、第２態様との相違点について主に説明する。

第３態様では、図１４に示されるように、パッカーユニット１１のエンコーダ１１３およびエンコーダ１１５にもピクセル数設定値Ｎが与えられる。エンコーダ１１３，１１５は、ＭＵＸ１１１から出力された多重化後のシンク信号（Sync of Packet）をエンコード処理する際に、その処理後の信号にピクセル数設定値Ｎの情報を含ませる。このピクセル数設定値Ｎの情報を含む信号は、制御信号（Control(D/K)）においてパルスが存在する第１期間（Ｋ期間）にＭＵＸ１１９からブロック信号（Blocks of Packet）として出力される。

第３態様では、図１４に示されるように、パッカーユニット１１のパターン選択部１１６から出力されるパターン選択信号（Pattern Select）は、ブランクスタート（ＢＳ）およびブランクエンド（ＢＥ）それぞれが示す期間の長さがピクセル数設定値Ｎによらない一定値とされる。これにより、ＭＵＸ１１９から出力される制御信号（Control(D/K)）は、ブロック数設定値Ｍに応じたパルス幅のパルスを含む信号となる。

また、第３態様では、図１６に示されるように、サイズ検出部２６は、デコーダユニット２２により再生されたブロック信号（Blocks of Packet）および制御信号（Control(D/K)）を入力し、前述の第３態様の方法で、制御信号のパルス幅（Ｋ期間の時間幅）に基づいてブロック数設定値Ｍを検出し、また、制御信号の第１期間（Ｋ期間）のブロック信号に基づいてピクセル数設定値Ｎを検出する。そして、サイズ検出部２６は、これら検出したピクセル数設定値Ｎおよびブロック数設定値Ｍをアンパッカーユニット２１および品質検出部２４に与える。

以上に説明した実施形態では、画素数または階調数が多い場合であっても、ピクセル数設定値Ｎおよびブロック数設定値Ｍに応じたサイズを有するパケット構成で映像信号をパケット処理して、そのパケット化された信号を映像信号送信装置１０から映像信号受信装置２０へ伝送するので、映像信号送信装置１０と映像信号受信装置２０との間の配線の数の増加を抑制することができる。

また、縦横比または画素数に応じてエンコード効率およびデコード効率を選択することにより、映像信号送信装置１０と映像信号受信装置２０との間の配線の数の増加を抑制することができ、また、データ伝送レートの最適化を図ることができる。また、伝送距離や伝送路品質に応じて、波形等化機能または出力信号振幅調整機能を制限または調整することにより、消費電力や不要輻射を低減することができる。

本実施形態では、様々な要求仕様への対応が可能であり、様々な要求仕様に対しても共通の基板等を用いることが容易となり、映像信号伝送システム１を安価に構成することができる。

１…映像信号伝送システム、１０…映像信号送信装置、１１…パッカーユニット、１１Ａ…ピクセルパッカー、１１Ｂ…カラーパッカー、１２…エンコーダユニット、１２Ａ…スクランブラ、１２Ｂ…エンコーダ、１３…シリアライザ、２０…映像信号受信装置、２１…アンパッカーユニット、２１Ａ…ピクセルアンパッカー、２１Ｂ…カラーアンパッカー、２２…デコーダユニット、２２Ａ…デスクランブラ、２２Ｂ…デコーダ、２３…デシリアライザ、２４…品質検出部、２５…エンコード検出部、２６…サイズ検出部、１１１…ＭＵＸ、１１２〜１１５…エンコーダ、１１６…パターン選択部、１１７…選択部、１１８…選択部、１１９…ＭＵＸ、２１１…ＤＥＭＵＸ、２１２…パターンデコーダ、２１３…ピクセルデコーダ、２１４…シンクデコーダ、２１５…ＤＥデコーダ、２１６…ＤＥＭＵＸ、２４１…モニタ部、２４２…比較部、２４３…品質判定部、２５１…Ｅｎｃ１ディテクタ、２５２…Ｅｎｃ２ディテクタ、２５３…エンコーダ判定部。

Claims (13)

1. １または２以上のピクセル数の映像信号を構成する色信号およびシンク信号とデータイネーブル信号とを受けて、前記データイネーブル信号に基づいて、前記ピクセル数および前記色信号の階調ビット数に応じたサイズを有するパケット構成で前記映像信号をパケット処理して複数のブロック信号を生成するパッカーユニットと、
   前記パッカーユニットにより生成された複数のブロック信号をエンコード処理して複数のエンコードブロック信号を生成するエンコーダユニットと、
   前記エンコーダユニットにより生成された複数のエンコードブロック信号をパラレル−シリアル変換してシリアル信号を生成して出力するシリアライザと、
   を備え、
   前記パッカーユニットは、１パケットに含まれるピクセルの数を示すピクセル数設定値を受け、前記ピクセル数設定値に応じたサイズを有するパケット構成でパケット処理をするピクセルパッカーと、１ピクセルの階調を表すのに必要なブロックの数を示すブロック数設定値を受け、前記ブロック数設定値に応じたサイズを有するパケット構成で前記ピクセルパッカーの出力に対しパケット処理をするカラーパッカーと、を含み、
   前記パッカーユニットは、前記ピクセル数および前記色信号の階調ビット数に応じたパルス幅を有するパルスを含む制御信号を生成し、
   前記エンコーダユニットは、前記制御信号において前記パルスが存在する第１期間と存在しない第２期間とで互いに異なるエンコード処理を行う、
   映像信号送信装置。
2. １または２以上のピクセル数の映像信号を構成する色信号およびシンク信号とデータイネーブル信号とを受けて、前記データイネーブル信号に基づいて、前記ピクセル数および前記色信号の階調ビット数に応じたサイズを有するパケット構成で前記映像信号をパケット処理して複数のブロック信号を生成するパッカーユニットと、
   前記パッカーユニットにより生成された複数のブロック信号をエンコード処理して複数のエンコードブロック信号を生成するエンコーダユニットと、
   前記エンコーダユニットにより生成された複数のエンコードブロック信号をパラレル−シリアル変換してシリアル信号を生成して出力するシリアライザと、
   を備え、
   前記パッカーユニットは、１パケットに含まれるピクセルの数を示すピクセル数設定値を受け、前記ピクセル数設定値に応じたサイズを有するパケット構成でパケット処理をするピクセルパッカーと、１ピクセルの階調を表すのに必要なブロックの数を示すブロック数設定値を受け、前記ブロック数設定値に応じたサイズを有するパケット構成で前記ピクセルパッカーの出力に対しパケット処理をするカラーパッカーと、を含み、
   前記パッカーユニットは、前記色信号の階調ビット数に応じたパルス幅を有するパルスを含む制御信号を生成するとともに、前記制御信号において前記パルスが存在する第１期間に前記ピクセル数の情報を含む前記ブロック信号を生成し、
   前記エンコーダユニットは、前記制御信号において前記パルスが存在する第１期間と存在しない第２期間とで互いに異なるエンコード処理を行う、
   映像信号送信装置。
3. 前記エンコーダユニットは、
   前記パッカーユニットにより生成されたブロック信号に対して、前記第１期間ではスクランブル処理を行わず、前記第２期間ではスクランブル処理を行うスクランブラと、
   前記スクランブラによる処理後のブロック信号に対して、前記第１期間と前記第２期間とで互いに異なるエンコード処理を行うエンコーダと、
   含む、
   請求項１または２に記載の映像信号送信装置。
4. 前記エンコーダユニットは、エンコード効率が互いに異なる複数のエンコード処理のうちから何れかのエンコード処理を選択して行う、
   請求項１〜３の何れか１項に記載の映像信号送信装置。
5. 前記シリアライザは、調整可能な波形等化機能または出力信号振幅調整機能を有する、
   請求項１〜４の何れか１項に記載の映像信号送信装置。
6. 請求項１または２に記載の映像信号送信装置から出力されたシリアル信号を受けて、このシリアル信号をシリアル−パラレル変換して複数のエンコードブロック信号を再生するデシリアライザと、
   前記デシリアライザにより再生された複数のエンコードブロック信号をデコード処理して複数のブロック信号を再生するデコーダユニットと、
   前記デコーダユニットにより再生された複数のブロック信号をアンパケット処理して、１または２以上のピクセル数の映像信号を構成する色信号およびシンク信号とデータイネーブル信号とを再生するアンパッカーユニットと、
   を備え、
   前記デコーダユニットは、前記エンコードブロック信号のうち互いに異なるエンコード処理が行われた第１期間と第２期間とを識別して、前記第１期間に応じたパルス幅を有するパルスを含む制御信号を再生するとともに、前記第１期間と前記第２期間とで互いに異なるデコード処理を行い、
   前記アンパッカーユニットは、前記ピクセル数および前記色信号の階調ビット数それぞれの設定値に基づいてアンパケット処理を行い、
   前記アンパッカーユニットは、１ピクセルの階調を表すのに必要なブロックの数を示すブロック数設定値を受け、前記ブロック数設定値に基づいてアンパケット処理をするカラーアンパッカーと、１パケットに含まれるピクセルの数を示すピクセル数設定値を受け、前記ピクセル数設定値に基づいて前記カラーアンパッカーの出力に対しアンパケット処理をするピクセルアンパッカーと、を含む、
   映像信号受信装置。
7. 請求項１に記載の映像信号送信装置から出力されたシリアル信号を受けて、このシリアル信号をシリアル−パラレル変換して複数のエンコードブロック信号を再生するデシリアライザと、
   前記デシリアライザにより再生された複数のエンコードブロック信号をデコード処理して複数のブロック信号を再生するデコーダユニットと、
   前記デコーダユニットにより再生された複数のブロック信号をアンパケット処理して、１または２以上のピクセル数の映像信号を構成する色信号およびシンク信号とデータイネーブル信号とを再生するアンパッカーユニットと、
   を備え、
   前記デコーダユニットは、前記エンコードブロック信号のうち互いに異なるエンコード処理が行われた第１期間と第２期間とを識別して、前記第１期間に応じたパルス幅を有するパルスを含む制御信号を再生するとともに、前記第１期間と前記第２期間とで互いに異なるデコード処理を行い、
   前記アンパッカーユニットは、前記制御信号の前記パルスのパルス幅に基づいて求めた前記ピクセル数および前記色信号の階調ビット数に基づいてアンパケット処理を行い、
   前記アンパッカーユニットは、１ピクセルの階調を表すのに必要なブロックの数を示すブロック数設定値を受け、前記ブロック数設定値に基づいてアンパケット処理をするカラーアンパッカーと、１パケットに含まれるピクセルの数を示すピクセル数設定値を受け、前記ピクセル数設定値に基づいて前記カラーアンパッカーの出力に対しアンパケット処理をするピクセルアンパッカーと、を含む、
   映像信号受信装置。
8. 請求項２に記載の映像信号送信装置から出力されたシリアル信号を受けて、このシリアル信号をシリアル−パラレル変換して複数のエンコードブロック信号を再生するデシリアライザと、
   前記デシリアライザにより再生された複数のエンコードブロック信号をデコード処理して複数のブロック信号を再生するデコーダユニットと、
   前記デコーダユニットにより再生された複数のブロック信号をアンパケット処理して、１または２以上のピクセル数の映像信号を構成する色信号およびシンク信号とデータイネーブル信号とを再生するアンパッカーユニットと、
   を備え、
   前記デコーダユニットは、前記エンコードブロック信号のうち互いに異なるエンコード処理が行われた第１期間と第２期間とを識別して、前記第１期間に応じたパルス幅を有するパルスを含む制御信号を再生するとともに、前記第１期間と前記第２期間とで互いに異なるデコード処理を行い、
   前記アンパッカーユニットは、前記制御信号の前記パルスのパルス幅に基づいて求めた前記色信号の階調ビット数、および、前記第１期間の前記ブロック信号に基づいて求めた前記ピクセル数に基づいて、アンパケット処理を行い、
   前記アンパッカーユニットは、１ピクセルの階調を表すのに必要なブロックの数を示すブロック数設定値を受け、前記ブロック数設定値に基づいてアンパケット処理をするカラーアンパッカーと、１パケットに含まれるピクセルの数を示すピクセル数設定値を受け、前記ピクセル数設定値に基づいて前記カラーアンパッカーの出力に対しアンパケット処理をするピクセルアンパッカーと、を含む、
   映像信号受信装置。
9. 前記デコーダユニットは、
   前記デシリアライザにより再生されたエンコードブロック信号に対して、前記第１期間と前記第２期間とで互いに異なるデコード処理を行うデコーダと、
   前記デコーダによる処理後のエンコードブロック信号に対して、前記第１期間ではデスクランブル処理を行わず、前記第２期間ではデスクランブル処理を行うデスクランブラと、
   を含む、
   請求項６〜８の何れか１項に記載の映像信号受信装置。
10. 前記デコーダユニットは、デコード効率が互いに異なる複数のデコード処理のうちから何れかのデコード処理を選択して行う、
    請求項６〜９の何れか１項に記載の映像信号受信装置。
11. 前記デシリアライザは、調整可能な波形等化機能を有する、
    請求項６〜１０の何れか１項に記載の映像信号受信装置。
12. 請求項１に記載の映像信号送信装置と、
    請求項６または７に記載の映像信号受信装置と、
    を備える映像信号伝送システム。
13. 請求項２に記載の映像信号送信装置と、
    請求項６または８に記載の映像信号受信装置と、
    を備える映像信号伝送システム。

Images