JP6750888B2 - デジタル信号処理のための拡張可能なアーキテクチャ - Google Patents
デジタル信号処理のための拡張可能なアーキテクチャ Download PDFInfo
- Publication number
- JP6750888B2 JP6750888B2 JP2017510662A JP2017510662A JP6750888B2 JP 6750888 B2 JP6750888 B2 JP 6750888B2 JP 2017510662 A JP2017510662 A JP 2017510662A JP 2017510662 A JP2017510662 A JP 2017510662A JP 6750888 B2 JP6750888 B2 JP 6750888B2
- Authority
- JP
- Japan
- Prior art keywords
- modules
- digital
- architecture
- processing
- outputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B7/00—Radio transmission systems, i.e. using radiation field
- H04B7/14—Relay systems
- H04B7/15—Active relay systems
- H04B7/185—Space-based or airborne stations; Stations for satellite systems
- H04B7/1851—Systems using a satellite or space-based relay
- H04B7/18515—Transmission equipment in satellites or space-based relays
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B17/00—Monitoring; Testing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Astronomy & Astrophysics (AREA)
- Aviation & Aerospace Engineering (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Radio Relay Systems (AREA)
Description
Claims (21)
- 複数のデジタル相互接続によって接続された物理的に区別される複数の処理モジュールにより画定される、複数のデジタル信号プロセッサを実装するためのアーキテクチャであって、
複数のアナログ信号入力または複数のデジタル信号入力を有し、複数のデジタル処理機能の第1の組を実行し、第1の複数のデジタル相互接続出力を生成する複数の第1モジュールと、
前記第1の複数のデジタル相互接続出力を受信し、複数のデジタル処理機能の第2の組を実行し、第2の複数のデジタル相互接続出力を生成する複数の第2モジュールと、
前記第2の複数のデジタル相互接続出力を受信し、複数のデジタル処理機能の第3の組を実行し、複数のアナログ信号出力または複数のデジタル信号出力を生成する複数の第3モジュールと、
を備え、
デジタル信号プロセッサに必要な信号の処理が、選択される前記複数の第1モジュールの数、前記複数の第2モジュールの数、および前記複数の第3モジュールの数の組み合わせにわたって前記処理を分配することにより達成されるように、前記アーキテクチャは、前記複数の第1モジュールの数、前記複数の第2モジュールの数、並びに、前記複数の第3モジュールの数およびそれらの間の前記複数のデジタル相互接続を選択することにより拡張可能であり、
前記複数の第1モジュールの数は、前記複数の第3モジュールの数とは独立である、アーキテクチャ。 - 前記複数の第1モジュールは、アナログ−デジタル変換、周波数変換、増幅、フィルタリング、結合、および分割のうちの少なくとも1つを実行することにより、複数のアナログ入力信号を処理する、請求項1に記載のアーキテクチャ。
- 前記複数の第3モジュールは、デジタル−アナログ変換、周波数変換、増幅、フィルタリング、結合、および分割のうちの少なくとも1つを実行することにより、複数のアナログ出力信号を処理する、請求項1または請求項2に記載のアーキテクチャ。
- 前記複数の第1モジュール、前記複数の第2モジュール、および前記複数の第3モジュールのそれぞれは、電気的に独立であり、それぞれが、それ自身のための電源を有する、請求項1から請求項3のいずれか1項に記載のアーキテクチャ。
- 前記複数の第1モジュール、前記複数の第2モジュール、および前記複数の第3モジュールのそれぞれは、機械的および熱的に独立である、請求項1から請求項4のいずれか1項に記載のアーキテクチャ。
- 個別のモジュールをオンまたはオフに切り替えることによって、故障に対するシステム冗長を含むように、前記複数の第1モジュールの数、前記複数の第2モジュールの数、および前記複数の第3モジュールの数が選択される、請求項1から請求項5のいずれか1項に記載のアーキテクチャ。
- 前記複数のデジタル相互接続は複数のシリアル接続であり、電気的または光学的通信方法である、請求項1から請求項6のいずれか1項に記載のアーキテクチャ。
- 前記複数の第1モジュールは、複数の入力信号に対してデジタルチャネル化およびトランスペアレントな経路設定の第1の段階を実行し、これにより、前記複数の第1モジュールは、チャネル化された複数の周波数帯域にある第1の複数のデジタル相互接続出力信号を生成する、請求項1から請求項7のいずれか1項に記載のアーキテクチャ。
- 前記複数の第2モジュールは、前記チャネル化された複数の周波数帯域のトランスペアレントな経路設定を実行する、請求項8に記載のアーキテクチャ。
- 前記複数の第3モジュールは、前記チャネル化された複数の周波数帯域のトランスペアレントな経路設定の最後の段階およびデジタル再結合を実行する、請求項9に記載のアーキテクチャ。
- 前記複数の第2モジュールは、複数のビームを表す複数のデジタル出力信号を生成するために、アンテナからの複数のデジタル入力信号に対して、チャネル化された複数の周波数帯域のデジタルビーム形成を実行する、請求項1から請求項7のいずれか1項に記載のアーキテクチャ。
- 前記複数の第2モジュールは、復調、復号化、符号化、または変調の複数の再生機能を実行する、請求項1から請求項7のいずれか1項に記載のアーキテクチャ。
- 前記複数のデジタル処理機能は、製造後に再プログラム可能である、請求項1から請求項12のいずれか1項に記載のアーキテクチャ。
- 複数のモジュール間で信号データを交換するために使用される前記複数のデジタル相互接続に沿って、複数の制御メッセージが経路設定される、請求項1から請求項13のいずれか1項に記載のアーキテクチャ。
- 複数の前記モジュールの外部の専用の複数の制御インターフェースおよび分配手段を使用して、それぞれのモジュールに対して、またはそれぞれのモジュールから、複数の制御メッセージが伝達される、請求項1から請求項13のいずれか1項に記載のアーキテクチャ。
- 前記複数の第1モジュール、前記複数の第2モジュール、および前記複数の第3モジュールのうちの少なくとも1つが、複数の異なる処理機能を表す複数のサブグループに配置される、請求項1から請求項15のいずれか1項に記載のアーキテクチャ。
- 前記複数の処理モジュールは、人工衛星に搭載するために適応されている、請求項1から請求項16のいずれか1項に記載のアーキテクチャ。
- 前記複数の第1モジュールは、複数のデジタル相互接続入力を有する、請求項1から請求項17のいずれか1項に記載のアーキテクチャ。
- 前記複数の第3モジュールは、複数のデジタル相互接続出力を有する、請求項1から請求項18のいずれか1項に記載のアーキテクチャ。
- デジタル信号プロセッサに必要な処理を実行すべく、複数のデジタル相互接続によって接続されて結合した物理的に区別される複数の処理モジュールを含むアーキテクチャを使用して、前記デジタル信号プロセッサを構成する方法であって、
複数のアナログ信号入力または複数のデジタル信号入力を有する複数の第1モジュールを、複数のデジタル処理機能の第1の組を実行し、第1の複数のデジタル相互接続出力を生成するように配置する段階と、
複数の第2モジュールを、前記第1の複数のデジタル相互接続出力を受信し、複数のデジタル処理機能の第2の組を実行し、第2の複数のデジタル相互接続出力を生成するように配置する段階と、
複数の第3モジュールを、前記第2の複数のデジタル相互接続出力を受信し、複数のデジタル処理機能の第3の組を実行し、複数のアナログ信号出力または複数のデジタル信号出力を生成するように配置する段階と、
前記複数の第1モジュールの数、前記複数の第2モジュールの数、および前記複数の第3モジュールの数を、前記デジタル信号プロセッサに必要な前記処理に従って選択することにより、前記アーキテクチャを拡大縮小する段階であって、前記複数の第1モジュールの数は、前記複数の第3モジュールの数とは独立である、段階と、
を含む方法。 - 請求項1から請求項19のいずれか1項に記載のアーキテクチャを使用して形成されたデジタル信号プロセッサを試験する方法であって、
完全なプロセッサの最後の試験の前に、物理的に区別される前記複数の処理モジュールまたは複数のグループまたは複数のモジュールに対し、環境試験を含む段階的な試験を行うことを含む、方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
GB1415684.8 | 2014-09-04 | ||
GBGB1415684.8A GB201415684D0 (en) | 2014-09-04 | 2014-09-04 | Scalable Architecture For Digital Signal Process |
PCT/GB2015/052547 WO2016034883A1 (en) | 2014-09-04 | 2015-09-03 | Scalable architecture for digital signal processing |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017532832A JP2017532832A (ja) | 2017-11-02 |
JP6750888B2 true JP6750888B2 (ja) | 2020-09-02 |
Family
ID=51796214
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017510662A Active JP6750888B2 (ja) | 2014-09-04 | 2015-09-03 | デジタル信号処理のための拡張可能なアーキテクチャ |
Country Status (6)
Country | Link |
---|---|
US (1) | US10187142B2 (ja) |
EP (2) | EP4009543A1 (ja) |
JP (1) | JP6750888B2 (ja) |
CA (1) | CA2957486C (ja) |
GB (1) | GB201415684D0 (ja) |
WO (1) | WO2016034883A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB201415684D0 (en) | 2014-09-04 | 2014-10-22 | Airbus Defence & Space Ltd | Scalable Architecture For Digital Signal Process |
EP3291470B1 (en) | 2016-08-30 | 2020-03-25 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Regenerative payload using end-to-end fec protection |
FR3066843B1 (fr) * | 2017-05-24 | 2020-06-19 | Thales | Dispositif de traitement numerique a connectivite et debit entrant/sortant eleve embarque a bord d'une plateforme spatiale et eclate en ilots de traitement modulaires mutuellement interconnectes et distants a l'echelle de la plateforme |
US10211856B1 (en) * | 2017-10-12 | 2019-02-19 | The Boeing Company | Hardware scalable channelizer utilizing a neuromorphic approach |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5790529A (en) * | 1996-08-01 | 1998-08-04 | Motorola, Inc. | Communications network node with switched channelizer architecture |
US6970709B1 (en) * | 1998-10-15 | 2005-11-29 | Airnet Communications Corporation | Method for dynamic allocation of wireless base station DSP resources |
US6631134B1 (en) * | 1999-01-15 | 2003-10-07 | Cisco Technology, Inc. | Method for allocating bandwidth in an optical network |
US6898235B1 (en) * | 1999-12-10 | 2005-05-24 | Argon St Incorporated | Wideband communication intercept and direction finding device using hyperchannelization |
US7184272B1 (en) * | 2002-04-05 | 2007-02-27 | Itt Manufacturing Enterprises, Inc. | Modular RF terminal having integrated bus structure |
CA2514959C (en) * | 2003-01-28 | 2012-05-01 | The Boeing Company | Systems and methods for digital processing of satellite communications data |
US7675985B1 (en) * | 2005-11-14 | 2010-03-09 | Lockheed Martin Corporation | Digital channelizer unit for processing multiple digital input signals |
EP2110967A1 (en) | 2008-04-18 | 2009-10-21 | Astrium Limited | Modular digital processing system for telecommunications satellite payloads |
US8077760B2 (en) * | 2008-11-06 | 2011-12-13 | Com Dev International Ltd. | Digital transponder with real signal channelizer and synthesizer |
US8995456B2 (en) * | 2009-04-08 | 2015-03-31 | Empire Technology Development Llc | Space-space-memory (SSM) Clos-network packet switch |
US20180288475A9 (en) * | 2009-04-17 | 2018-10-04 | Maxlinear, Inc | Flexible channel stacking |
US8570103B2 (en) | 2011-06-16 | 2013-10-29 | Donald C. D. Chang | Flexible multi-channel amplifiers via wavefront muxing techniques |
WO2012026417A1 (ja) * | 2010-08-25 | 2012-03-01 | 三菱電機株式会社 | 分波装置、合波装置および中継装置 |
US9118217B2 (en) * | 2010-09-30 | 2015-08-25 | Broadcom Corporation | Portable computing device with wireless power distribution |
MX2013008537A (es) * | 2011-01-21 | 2014-07-30 | Mobius Semiconductor Inc | Sistemas y metodos para seleccionar canales de contenido digital utilizando convertidores de bloques de bajo ruido que incluyen conmutadores canalizados. |
WO2012147753A1 (ja) * | 2011-04-28 | 2012-11-01 | 三菱電機株式会社 | 中継衛星および衛星通信システム |
CN103733516B (zh) * | 2011-06-10 | 2017-10-13 | 技术研究及发展基金公司 | 接收机、发射机以及用于数字多子频带处理的方法 |
US9954602B2 (en) * | 2012-11-01 | 2018-04-24 | The Boeing Company | Satellite communications data processing |
US9479422B2 (en) * | 2013-03-15 | 2016-10-25 | Cable Television Laboratories, Inc. | mDNS-DNS architecture |
US9733714B2 (en) * | 2014-01-07 | 2017-08-15 | Samsung Electronics Co., Ltd. | Computing system with command-sense mechanism and method of operation thereof |
GB201415684D0 (en) | 2014-09-04 | 2014-10-22 | Airbus Defence & Space Ltd | Scalable Architecture For Digital Signal Process |
-
2014
- 2014-09-04 GB GBGB1415684.8A patent/GB201415684D0/en not_active Ceased
-
2015
- 2015-09-03 CA CA2957486A patent/CA2957486C/en active Active
- 2015-09-03 WO PCT/GB2015/052547 patent/WO2016034883A1/en active Application Filing
- 2015-09-03 US US15/509,174 patent/US10187142B2/en active Active
- 2015-09-03 EP EP21208298.6A patent/EP4009543A1/en not_active Withdrawn
- 2015-09-03 JP JP2017510662A patent/JP6750888B2/ja active Active
- 2015-09-03 EP EP15762679.7A patent/EP3195494A1/en not_active Ceased
Also Published As
Publication number | Publication date |
---|---|
US20170279521A1 (en) | 2017-09-28 |
WO2016034883A1 (en) | 2016-03-10 |
JP2017532832A (ja) | 2017-11-02 |
EP3195494A1 (en) | 2017-07-26 |
US10187142B2 (en) | 2019-01-22 |
CA2957486C (en) | 2023-08-29 |
CA2957486A1 (en) | 2016-03-10 |
EP4009543A1 (en) | 2022-06-08 |
GB201415684D0 (en) | 2014-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU2684734C2 (ru) | Изменение конфигурации без помех размещенного на спутнике коммутационного элемента посредством распространяющейся синхронизации | |
JP6750888B2 (ja) | デジタル信号処理のための拡張可能なアーキテクチャ | |
EP3091673B1 (en) | Satellite transponder with a system and a method for processing communication data by analog digital conversion of the signals, formation of frequency channels and combination of them by a switch with a plurality of stages. | |
CN102067478B (zh) | 通信卫星有效载荷的模块化数字处理系统 | |
RU2709283C2 (ru) | Новая архитектура fdma/tdma с использованием канального приёмника и матричного усилителя мощности | |
JP2017055389A (ja) | Fdma/tdmaアーキテクチャにおけるtdma速度再構成可能マトリックス電力増幅器および通信方法 | |
US7031653B1 (en) | Switch matrix for satellite payloads with multiple uplink beams and on-board signal processing | |
CN108880656B (zh) | 一种分布式星群系统和信息系统 | |
US9749947B2 (en) | Wireless communication apparatus and wireless communication control method that performs communication using a frequency division multiplexing method | |
US10070208B2 (en) | Distributed control of a modular switching system | |
US9706274B2 (en) | Distributed control of a modular switching system | |
JP6125071B2 (ja) | 無線通信装置及び無線通信制御方法 | |
US10284283B2 (en) | Access switch network with redundancy | |
CA2913575C (en) | Distributed control of a modular switching system | |
WO2000024224A1 (en) | Architecture for managing transmission channels in telecommunication system switch, particularly for satellite applications |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180817 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190530 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190611 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190911 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200121 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200420 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200714 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200807 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6750888 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |