JP6745808B2 - 改善された性能のために同時機能を利用するマルチタッチセンサ及び静電気式ペンデジタル化システム - Google Patents

Description

本発明は、改善されたマルチタッチセンサ並びに静電気式ペンデジタル化システム、回路及び方法に概して関係がある。

投影型容量性タッチセンサは、通常、タッチ位置を検知する電極が配置されている基板を含む。基板は、グラフィカルボタン及びアイコンのような画像を表示する下部の表示デバイスによって表示される画像を見るために、高い光透過性を有している耐久ガラスであってよい。ユーザが、表示デバイス上に表示されている所望の選択に対応する位置で基板の外面上を、例えば、指又はスタイラスにより、タッチするとき、その位置は、電極に対する且つ電極どうしの間の容量の変化を検知することによって特定される。

いくつかの投影型容量性タッチセンサにおいて、電極は、電極の行及び電極の列において配置されている。行及び列は、絶縁層を介して互いから電気的に絶縁されている。タッチ位置は、矩形波信号（すなわち、駆動パルス）により第１の向きの電極（例えば、列電極又は駆動電極）を駆動することによって特定される。他の向きの電極（例えば、水平電極又は検知電極）へ結合される検知回路は、列電極と行電極との間に存在する相互容量結合により電極間の電流フローを測定する。電流フローの量は、相互容量の値に直接比例し、従って、相互容量の決定を助ける。列電極と行電極との交差の間の相互容量は、ユーザがその交差の近くで基板にタッチするときに変化する。

通常、相互容量を測定する検知回路は、増幅器出力を増幅器入力へ結合するキャパシタを含むフィードバック回路を備えた増幅器を含むアナログ積分器回路の入力部に対して検知電極を繰り返し切り替えることによって、作動する。そのような回路は、駆動電極を駆動する各立ち下がりの直前に積分器の入力部を検知電極へ結合し、次いで各立ち上がりの直前に切り離して、１つの極性の信号しか積分しないようにするスイッチを通常有する。積分器の出力は、次いでデジタル化され、デジタル化された値は、タッチが起こったかどうか及びどこで起こったかを判定するために用いられる。

しかし、積分器の入力部でのスイッチの寄生容量の相対的な大きさは、ほんのピコファラッドで通常は測定される電極間の相互容量と比較して、大きい。寄生容量によって引き起こされる影響を解消するよう、タッチ位置が正確に特定され得る前に、多数の積分サイクルが実施される。例えば、積分器は、２００ｋＨｚの周波数を有する駆動パルスについて１ｍｓ以上を要することになる２百以上のサイクルにわたって検知電極で測定された信号を積分し得る。特定を行うための時間の長さは、測定されるべき電極の数とともに長くなる。これは、モバイルデバイスで使用される、より小さいｐＣａｐディスプレイに対して、測定すべき多数の電極を通常有している相対的に大きいディスプレイについてのユーザ経験に影響を及ぼし得る。

タッチ位置はまた、第１の向きの電極（例えば、列電極）のみを駆動し、駆動電極への電流の変化のみを検知することによっても特定され得る。検知回路は、駆動電極間に存在する電極自己容量結合と、電極から他の電極への経路を含み得る接地までのインピーダンス経路とによる、電極への電流フロー変化を測定する。電流フローの量は、インピーダンス経路の値に直接比例し、従って、自己容量の決定を助ける。自己容量は、他の電極へのインピーダンス経路を変更しながらいずれかの接地電位までのユーザを経由した新しい経路を更に加える電極の近くでユーザが基板をタッチするときに、変化する。

典型的なマルチタッチシステムにおいて、自己容量信号対雑音比は、自己容量信号が駆動信号、センサ寄生容量、及びタッチ信号エネルギ変化を含むという事実により、相互容量よりもずっと大きく、一方で、相互容量信号は、それが交差寄生容量及びタッチ信号エネルギ変化しか含まないので、よりずっと小さい。また、典型的なシステムにおいて、自己寄生容量は、ただ１つの信号が一度に駆動されるときに周囲チャネルが有効に接地されるので、大きい。この場合における周囲チャネルは、隣接するチャネルであり、更には、通常はこの寄生容量の非常に大きい部分であるタッチエリアへのデリバリートレース（delivery traces）を含む２軸システムにおける交差チャネルでもある。それらの寄生容量は、高周波の高調波を含むパルス又は矩形波駆動及びサンプリングと相互作用する。それらの高調波は、ＲＣインピーダンスチェーンを下行し、タッチスクリーンインピーダンスが大きくなるにつれて相当の信号を後方に引き起こし且つ信号損失を増大させるときに、基本波よりも速く減衰するタッチエネルギ変化の相当の部分を含む。

いくつかの従前の容量タッチセンサシステムにおいて、自己容量測定は、隣接する電極が、対象の電極及び隣接する電極のインピーダンス経路の電流フローから関心のある電極をシールドするように同じ信号により駆動される保護電極とともに使用されてきた。シールドはまた、隣接するシールド電極の電圧がそれらの更なる容量及びインピーダンス経路の電流及び充電のほぼ全てを供給するので、更なる隣接経路への電流フローをブロックする。この自己容量測定が正確に実施されるとき、シールドは、塩水のような伝導体による汚濁によるエラー信号を低減するために使用され得る。塩水汚濁は、ユーザのタッチを増加させる傾向を有し、且つ、周囲インピーダンス経路へエネルギを橋渡しする傾向がある。隣接シールド法は、駆動トレースに近く且つそれを横断する交互軸チャネルをブロックせず、故に、約半数の起こり得るインピーダンス経路しかシールドしない。タッチセンサ上での塩水汚濁の存在下でタッチを測定する能力は、産業、海洋、又は軍事用途のようないくつかの場合に大いに望まれるが、利用可能な現在の解決法に対して上手く働かない。

典型的なタッチ制御回路は、異なるモードの自己又は相互容量を測定するための、あるいは、外部信号のみを受信する方法として電極の駆動されていない状態のみを測定するための能力を有している。しかし、少数のシールド電極又は駆動／検知対を駆動することに加えて、サンプリングモードは一度に１つのモードしか存在することができない。モードごとに特定を行うための時間の長さは、測定されるべき電極の数とともに長くなる。これは、モバイルデバイスで使用される、より小さいｐＣａｐに対して、測定すべき多数の電極を通常有している相対的に大きいディスプレイについてのユーザ経験に影響を及ぼし得る。

シグマ−デルタ・アナログ−デジタル・コンバータ（ΣΔＡＤＣ）は、先般来知られているが、非常に優れた変換機能が可能である程度までプログラム可能論理クロック速度が改善したことで、近年非常に一般的になりつつある。そのようなコンバータ速度及び機能性を改善することに重点を置いた多くの新しい考え及び研究は、この更なるデジタル変換法がより標準的なアナログ技術に取って代わることを可能にしようとしてきた。タッチ分野において、多くの改良特許は、既知の容量サンプリング技術及びアナログからデジタルへのデルタ−シグマ変換の結合の周囲で、特許されてきた。

米国特許第８０８９２８９号（特許文献１）は、図２０に示されるように、同じ機能の２つの実施形態の図面において、矩形波駆動及びスイッチドキャパシタ機能を整流とともに使用する相互容量スキームを示す、デルタ−シグマ・コンバータを使用した先行技術のテクノロジの一例を含む。

米国特許第７５２８７７５号（特許文献２）は、図２１に示されるように、ＭＵＸを介して選択可能な信号駆動又は測定技術の能力があるスキームを示す、デルタ−シグマ・コンバータを使用した先行技術のテクノロジの一例を示す。

米国特許第８５４７１１４号（特許文献３）は、図２２に示されるように、デルタ−シグマ・コンバータ及びスイッチドキャパシタ技術を使用した先行技術のテクノロジの一例を示す。

米国特許第８５８７５３５号（特許文献４）は、図２３に示されるように、先行技術の方法の一例を示し、この最先端の相互容量マルチタッチシステムは、同時のデジタル矩形波パターン送信並びに同期復調及びペン機能を伴った同時の受信を有する。このシステムは、マルチモード同時タッチスクリーンサンプリングを可能にせず、受信時のノイズ分布に有効にスクランブルをかける異なるビットパターンを各行が使用することにより真に同時のサンプリングを有さず、自己容量測定の能力を有さず、且つ、矩形波駆動の使用により、パネルにわたってより高い高調波の減衰を阻止するようより低いトレースインピーダンスを必要とする一次周波数及びその高調波を含む受信信号スペクトルを有している。

示されているシステムは、マルチモード同時タッチスクリーンサンプリングを可能とせず、真に同時のサンプリングを有さず、アンチエイリアス・フィルタリングを認めないパルス又は矩形波サンプリングを使用し、且つ、より低いタッチスクリーンインピーダンスを必要とする高周波成分を含み、そして、最後を除く全てが高い寄生容量を伴うＭＵＸアレイを使用する。

従って、例えば、自己、相互、及びペンの異なるモードについて、異なるチャネルの同時のサンプリングにより、同時にデータを取得することができる、より一層高速なサンプリング方法が必要とされる。

また、いくつかの用途において、可能であれば信号対雑音比の改善によりサンプル時間を削減するよう、連続サンプリングスキーム及び高度なフィルタ方法、変調及び復調スキーム、並びにデジタル領域の方法が必要とされる。可能な限り低く費用及び電力使用量を保つよう、回路は、可能な限りデジタル領域に多くあるべきである。

最後に、インピーダンスの変化の測定の間ずっと働く多くの異なるタッチセンサが現在利用可能であり、現在知られているもの及び将来開発されるものを含め、複数のセンサタイプ及び構成を扱うことができるシステムを提供することも、大いに望まれている。

米国特許第８０８９２８９号 米国特許第７５２８７７５号 米国特許第８５４７１１４号 米国特許第８５８７５３５号

例えば、自己、相互、及びペンの異なるモードについて、異なるチャネルの同時のサンプリングにより、同時にデータを取得することができる回路、システム、及び方法が提供される。センサ電極信号を駆動及び受信する駆動／受信回路及び方法であって、外部の受動フィルタコンポーネントを使用してタッチセンサ電極とインターフェイス接続するためにデジタルＩ／Ｏピンが使用されることを可能にするものが提供される。駆動／受信回路は、複数の周波数において同時に駆動及び検知両方のタッチセンサ信号に適応される電圧追従型シグマ−デルタＡ／Ｄコンバータを用いて提供される。この回路は、相互、自己、及びペンタッチ信号の様々な組み合わせを同時に検知するモードにおいて作動し得る。容量性マルチタッチセンサが好まれるが、一方で、本願における回路及び方法は、多くの他のタイプのタッチセンサによっても有用である。

いくつかの実施形態は、タッチスクリーン分野における一般的な課題に対する解決法の中でも特に、ペン及び自己容量信号のためのより長いサンプル窓、全てのデータ読み出しに対して外部ノイズをコモンモードとする同時の自己容量サンプリング、全ての受信データに対して外部ノイズをコモンモードとする相互容量の同時のサンプリング、複数のピンソリューションによる相互、自己、ペンの同時サンプリング、指／手の近接のための低エネルギ自己容量、ペンの近接のための低エネルギ受信能力、信号分離のための標準的な無線周波数処理、並びに低減されたディザロジックを与えるよう、複数のチャネル上で同時に複数の周波数を同時に送信及び受信するために半導体プログラム可能ロジックを利用することができる。

本発明のいくつかの実施形態の目的は、改善されたサンプリング能力及びノイズ低減機能とともに、複数のタッチスクリーンタイプへインターフェイス接続すること、カスタマイズ、及びプログラム可能ロジックハードウェア又は固定シリコンにおける実装が可能なデジタル領域のマルチタッチ及びペンシステムを対象とするシステムを提供することである。

更に、いくつかの実施形態における駆動回路及び方法は、デジタル入力上で実装されるときにデジタル入力１ビットシグマ−デルタＡ／Ｄコンバータの場合により大きなヒステリシスを解消するようディザ及び自己容量キャリア周波数の混合を実装する。

更に、全チャネルによる自己容量モードのいくつかの実施形態における動作は、ほぼ理想的な自己容量脱塩水を同時に可能にする。

更に、いくつかの実施形態におけるシステムは、異なる機能モードを駆動するために使用される周波数で又はその周波数の近くでノイズを低減するよう高度な変調及び復調スキームを使用することができる。

更に、いくつかの実施形態におけるシステムは、複数のセンサ及びセンサタイプを駆動及びサンプリングすることができる。

更に、いくつかの実施形態におけるシステムは、別々の周波数を用いて二元的な又はそれ以上の相互容量軸スキャニングが可能である。

更に、いくつかの実施形態におけるシステムは、設定可能なトランジション基準を有するデジタル入力ピン又はコンパレータタイプ回路を有する差動アナログタイプ入力ピンを使用することができる。

更に、いくつかの実施形態において、同時のサンプリングは、既存のテクノロジでは不可能であった線形又は非線形フィルタリングを用いたノイズの識別及び除去の方法を可能にする。

上記を鑑みて、本発明のいくつかの実施形態は、関数の速度、分解能、感度、イミュニティ、並びに多数のタイプの入力センサ構成及び入力デバイスタイプを扱う能力において大いに向上した性能を示すマルチタッチシステムを提供する。

それらは、以降に明らかになる他の目的及び利点とともに、本願を構成する添付の図面を参照して、より十分に以降で記載及び請求される構成及び動作の詳細に属する。図面において、同じ参照符号は、全体を通して同じ部分を参照する。全ての実施形態が、上述された利点の全てを提供するわけではない。

本発明のいくつかの実施形態は、デジタルチャネルドライバハードウェア及び単極ＲＣフィルタを使用し、ドライバハードウェア及びフィルタは、可変インピーダンスセンサへの複数の周波数を送信及び受信することができ、インピーダンスに対する変化が、インピーダンスの相対変化を特定するためにドライバのデジタル側で分解され得る。

本発明のいくつかの実施形態は、既存のフィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）ハードウェアに対して優れた互換性を有するデジタル−アナログ駆動方法を実装する。更に、駆動方法は、いくつかの実施形態において、接続された検知素子の連続的な並列サンプリングに理想的に適合する。更には、駆動方法は、いくつかの実施形態において、自己容量、相互容量、及び受信／ペンの異なるモードを同時に駆動及びサンプリングすることができる。更には、異なるモードの動作は、相互キャパシタンスのスキャンの間でさえ自己及びペン信号の連続的なサンプリングを可能にする。

本発明の一態様において、タッチセンサドライバ及びレシーバ回路がマルチタッチセンサのために提供される。当該回路は、前記マルチタッチセンサの単一の行又は列電極へ結合されるよう適応された複数の駆動／受信回路を含む。夫々の駆動／受信回路は、夫々の行又は列電極を駆動するシグマ−デルタ出力フィルタを有しているシグマ−デルタＤ／Ａコンバータと組み合わされた電圧追従型シグマ−デルタＡ／Ｄコンバータを有する。該電圧追従型シグマ−デルタＡ／Ｄコンバータは、第２コンパレータ入力部上の仮想信号ノードでフィードバック出力を生成することによって第１リファレンスコンパレータ入力部上のリファレンス信号に従うよう接続されている。前記シグマ−デルタ出力フィルタも、前記仮想信号ノードへ接続されている。駆動信号生成回路は、駆動／受信回路の夫々のリファレンスコンパレータ入力部へ結合され、第１周波数で相互アナログセンサ信号を、第１周波数とは異なる第２周波数で自己アナログセンサ信号を生成するよう動作する。前記相互アナログセンサ信号は、相互容量結合又は他のタイプの相互結合によって他の電極へ結合され得る。駆動／受信回路のいくつかは、第１モードにおいて、それらの各々電極へ自己アナログセンサ信号及び相互アナログセンサ信号の両方を同時に駆動するよう、且つ、前記自己アナログセンサ信号を検知するよう動作し、他の駆動／受信回路は、第２モードにおいて、前記自己アナログセンサ信号を駆動し、それらの各々の電極から自己アナログセンサ信号及び相互アナログセンサ信号の両方を同時に検知するよう動作する。いくつかの実施において、当該回路は、同時に検知された相互アナログセンサ信号及び自己アナログセンサ信号を分離し且つフィルタ処理するよう動作するデジタルフィルタ及び復調回路を含む。駆動及び受信回路は、それらの他の機能に加えて、第１周波数及び第２周波数とは異なる第３周波数で第３のペンアナログセンサ信号を同時に検知するモードにおいて更に動作してよく、デジタルフィルタ回路は、同時に検知されたペンアナログセンサ信号を分離し且つフィルタ処理するよう更に動作する。

いくつかの実施において、夫々の駆動／受信回路は、ＦＰＧＡデバイスの１つ以上のデジタル入力ピン及び前記ＦＰＧＡデバイスの１つ以上のデジタル出力ピンを含み、該１つ以上の出力ピンのうちの１つにはエンドアナログフィルタが接続され、高周波成分を除去し、その各々の行又は列電極へアナログ電圧信号を駆動する。駆動／受信回路のデジタル部分は、デジタル入力部で利用可能な入力リファレンスに出力を従わせる出力駆動信号を変化させる場合に駆動回路のデジタル部分で内部変化を測定することを通じて行又は列電極インピーダンスの変化によって引き起こされた検知駆動信号の変化を測定するよう適応される。いくつかの異なるバージョンは、チャネルごとに異なる数のＦＰＧＡピンを使用して可能である。それらは、ＡＳＩＣ出も行われ得るが、ＡＳＩＣは、通常、１ピンソリューションを用いる。夫々の駆動／受信回路の４ピンＦＰＧＡバージョンは、アナログリファレンス信号を供給するよう適応されたシグマ−デルタＤ／Ａコンバータを一緒に形成する第１アナログフィルタへ接続されたリファレンス信号を搬送するＦＰＧＡ出力ピンと、仮想信号ノードへ接続されたシグマ−デルタＡ／Ｄフィードバックピンとして動作するよう構成されるＦＰＧＡ出力ピンと、一方が第１アナログフィルタへ接続され、他方が仮想信号ノードへ接続されている２つの差動ＦＰＧＡ入力ピンとを含んでよい。夫々の駆動／受信回路の３ピンＦＰＧＡバージョンは、シグマ−デルタＡ／Ｄフィードバックピンとして動作するよう構成されるＦＰＧＡ出力ピンと、一方が共通アナログリファレンス信号へ接続され、他方が仮想信号ノードへ接続されている２つの差動ＦＰＧＡ入力ピンとを含んでよい。夫々の駆動／受信回路の２ピンＦＰＧＡバージョンは、シグマ−デルタＡ／Ｄフィードバックピンとして動作するよう構成されるＦＰＧＡ出力ピンと、仮想信号ノードへ接続され、共通アナログリファレンス信号へ接続されたピンレシーバの内部リファレンス電圧を有しているＦＰＧＡ入力ピンとを含んでよい。また、設計の１ピンバージョンは、夫々の駆動／受信回路が、各々の行又は列電極へ結合された単一のピンへ接続されたＦＰＧＡ又はＡＳＩＣ回路と、前記単一のピンへ結合された外部アナログフィルタコンポーネントとを有するように構成され得る。

いくつかの実施において、当該回路は、第１周波数で連続的な干渉信号を拒絶するために自己アナログセンサ信号を変調するよう構成されたデジタル変調回路を更に含む。当該回路は、同時に検知された自己アナログセンサ信号及び相互アナログセンサ信号に基づきコモンモード比例ノイズを減じるよう適応されることによって、コモンモードノイズを拒絶し得る。

当該回路のいくつかの実施において、電圧追従型シグマ−デルタＡ／Ｄコンバータは、２つの集積回路ピンへ接続された差動デジタル入力回路を有するコンパレータ入力部により構成される。

本発明の他の態様において、マルチタッチセンサへ信号を駆動し且つ該マルチタッチセンサから信号を受信する方法が提供される。当該方法は、（ａ）前記マルチタッチセンサの行又は列電極を有する第１グループの電極の夫々について、夫々の行又は列電極へ接続される夫々のシグマ−デルタＤ／Ａコンバータへ第１周波数を有する相互アナログセンサ信号を供給することによって、前記第１グループの電極を通じて順次に前記相互アナログセンサ信号をスキャンすることと、（ｂ）（ａ）を実施中に、前記マルチタッチセンサの行又は列電極を有する第２グループの電極の夫々について、第２周波数で変調されたデータパターン又は第２周波数を有する自己アナログセンサ信号を、前記第２グループの夫々の行又は列電極へ結合されるピン上でシグマ−デルタＤ／Ａコンバータを通じて同時に駆動することと、（ｃ）（ｂ）で使用される前記第２グループの電極の夫々について、行又は列電極のインピーダンスによって変更される、前記第１周波数及び前記第２周波数での検知された変更されたセンサ信号を有するタッチセンサデータを、自己及び相互の少なくとも２つの異なるモードについて同時にサンプリングすることとを含む。

この方法のいくつかの実施において、同時のサンプリングは、夫々の行又は列電極を駆動する各シグマ−デルタＤ／Ａコンバータと集積された電圧追従型シグマ−デルタＡ／Ｄコンバータによって実施され、該電圧追従型シグマ−デルタＡ／Ｄコンバータは、第１リファレンスコンパレータ入力部及び第２コンパレータ入力部を有するコンパレータを備え、前記第１リファレンスコンパレータ入力部は自己アナログセンサ信号を受信し、前記第２コンパレータ入力部は前記シグマーデルタＤ／Ａコンバータの出力部へ接続される。

この方法のいくつかの実施において、ペンは、ステップ（ｃ）の部分として、前記第１グループの電極及び前記第２グループの電極の夫々について、第１周波数及び第２周波数とは異なる第３周波数でペンから送信された第３のペンアナログセンサ信号を同時にサンプリングすることを実施することで、検知される。

いくつかの実施において、当該方法は、（ｄ）前記相互アナログセンサ信号により（ｂ）で駆動されない行又は列電極の夫々について、夫々の行及び列電極へ結合されるピン上で夫々のシグマ−デルタＤ／Ａコンバータを通じて順次に第２相互アナログセンサ信号をスキャンし、該第２相互アナログセンサ信号は、ペン周波数が当該方法で用いられる場合に前記第１周波数及び前記第２周波数とは異なり且つ第３ペン周波数とは異なる第４周波数を有する、ことと、（ｅ）（ｂ）で駆動される行又は列電極の夫々について、自己及び相互の少なくとも２つの異なるモードについてタッチセンサデータを同時にサンプリングし、該タッチセンサデータは、前記第２周波数及び前記第４周波数での受信された変更されたセンサ信号を有する、こととを更に含む。いくつかの実施において、自己アナログセンサ信号は、第１周波数で連続的な干渉信号を拒絶するよう５０％デューティサイクルデジタル信号で変調されたキャリア波を有する。当該方法は、同時にサンプリングされた前記自己及び相互の少なくとも２つの異なるモードについてのタッチセンサデータに基づきコモンモード比例ノイズを減じることを更に含んでよい。

いくつかの実施において、当該方法は、デジタル周波数生成器を制御することによって前記自己アナログセンサ信号又は前記相互アナログセンサ信号の周波数を調整することを更に含んでよい。自己アナログセンサ信号、相互アナログセンサ信号、及びペンアナログセンサ信号は、複数の周波数を含んでよく、周波数は、通常、復調の簡単のために夫々の信号についてグループ化される。ペンの場合に、複数の周波数は、複数のペン電極からセンサ内に送信され、本願で記載される方法において受信され得る。

本発明の他の態様において、マルチタッチセンサへ信号を駆動し且つ該マルチタッチセンサから信号を受信する方法が提供される。当該方法は、（ａ）前記マルチタッチセンサの行又は列電極を有する第１グループの電極の夫々について、夫々の行又は列電極へ結合される夫々のシグマ−デルタＤ／Ａコンバータへ１つ以上の第１周波数を含む相互アナログセンサ信号を供給することによって、前記第１グループの電極を通じて順次に前記相互アナログセンサ信号をスキャンすることと、（ｂ）前記マルチタッチセンサの行又は列電極を有する第２グループの電極の夫々について、行及び列電極の間を結合することによって変更される、前記１つ以上の第１周波数での検知された変更されたセンサ信号を有するタッチセンサ相互データを検知することと、（ｃ）前記第２グループの電極の夫々について（ｂ）の検知と同時に、（ｂ）の検知を実施する同じＡ／Ｄコンバータを用いて、前記第１周波数とは異なる１つ以上のペン周波数でペンから送信されるペンアナログセンサ信号を同時にサンプリングすることとを含む。ペンシグナリングは、単一のペン周波数が使用されるか又は多くのペン周波数が使用されるかを識別するよう、１つ以上のペン周波数と呼ばれる異なる周波数で複数の電極がペンから複数の信号を送信することを含んでよい。

この方法のいくつかの実施において、同時のサンプリングは、夫々の行又は列電極を駆動する夫々のシグマ−デルタＤ／Ａコンバータと一体化された電圧追従型シグマ−デルタＡ／Ｄコンバータによって実施され、該電圧追従型シグマ−デルタＡ／Ｄコンバータは、第１リファレンスコンパレータ入力部と、前記シグマ−デルタＤ／Ａコンバータの出力部へ接続される第２コンパレータ入力部とを有するコンパレータを備える。

本発明の他の態様において、マルチタッチセンサの単一の行又は列電極へ結合されるよう適応される駆動／受信回路が提供される。当該回路は、行又は列電極を駆動するシグマ−デルタ出力フィルタを有するシグマ−デルタＤ／Ａコンバータと結合された電圧追従型シグマ−デルタＡ／Ｄコンバータを含み、該電圧追従型シグマ−デルタＡ／Ｄコンバータは、第２コンパレータ入力部上の仮想信号ノードでフィードバック出力を生成することによって第１リファレンスコンパレータ入力部上のリファレンス信号を従うよう接続され、前記シグマ−デルタ出力フィルタも、前記仮想信号ノードへ接続される。当該駆動／受信回路のリファレンスコンパレータ入力部へ結合され、第１周波数で相互アナログセンサ信号を、第１周波数とは異なる第２周波数で自己アナログセンサ信号を生成するよう動作する駆動信号生成回路も含まれる。当該駆動／受信回路は、第１モードで、相互アナログセンサ信号を電極へ駆動するよう動作し、第２モードで、電極から相互アナログセンサ信号を検知するよう動作する。

いくつかの実施において、前記駆動信号生成回路は、前記第１モードにおいて、前記第１周波数とは異なる第２周波数で自己アナログセンサ信号を同時に生成するよう、且つ、該自己アナログセンサ信号を同時に検知するよう更に動作する。前記駆動信号生成回路はまた、両方のモードにおいて、前記第１周波数及び前記第２周波数とは異なる第３周波数で第３のペンアナログセンサ信号を同時に検知するよう更に動作し得る。いくつかの実施において、当該回路は、前記同時に検知されたペンアナログセンサ信号を分離し且つフィルタ処理するよう更に動作可能なデジタルフィルタ回路及び復調回路を更に含んでよい。本発明の様々な態様において、以下の特徴が提供され、それらは、改善されたタッチセンサ回路、システム、及び方法を実現するために単独で又は組み合わせて用いられ得る。

マルチタッチセンサ及び静電気式ペンデジタル化システムであって、大いに改善された性能をもたらすよう同時に複数の周波数で同時に複数のチャネル上での同時の送信及び受信の方法を利用する、半導体に埋め込まれたフレキシブルなプログラム可能ロジックブロック及びドライバ回路を有するものが提供される。

マルチタッチシステムは、これまで独立して作動されたタッチスクリーンモードがこれより同時に作動されることを可能にするよう、複数の周波数での複数のチャネルの同時の且つ連続したサンプリングの使用を通じて、速度、効率、トランシーバチャネル分離、及びノイズ除去のうちの１つ以上を改善するために提供される。

マルチタッチシステムの駆動チャネルが提供され、自己容量、相互容量送信又は受信、及びデジタル入力使用した、あるいは、アナログ対応リファレンス、又は内部ロジック、アナログフィルタコンポーネント、パルス幅変調ロジック、デジタルフィルタコンポーネント、変調及び復調ロジック、及びディザロジックを伴ったアナログコンパレータタイプとともにデジタル入力を使用した受信のような同時の複数のモードが可能であり、電圧追従型シグマ−デルタＡ／Ｄコンバータ駆動を有する。

マルチタッチシステムが提供され、単一の周波数又はチャネルに制限されず、従って、投影型容量タッチスクリーン、静電気式ペン、抵抗式タッチスクリーン、圧力検知式タッチスクリーン、ひずみゲージ式タッチスクリーン、あるいは、センサに対するインピーダンスの変化がセンサ動作を決定するために測定する場合に駆動信号を必要とするあらゆるセンサのような、種々のタイプのハードウェアの特性に適合するよう構成され得る駆動変調及び復調スキームの構成を通じて、複数のセンサ及びセンサタイプが可能である。

マルチタッチシステムが提供され、独立した読出専用モードの間に又は他のサンプリング及び駆動モードと同時に、外部で生成された信号をある周波数で受信し、位相シフトキーイング（ＰＳＫ）、周波数シフトキーイング（ＦＳＫ）、直交振幅変調（ＱＡＭ）又は他の復調スキームによりその入来周波数で信号を復調することができる。

マルチタッチシステムが提供され、独立した相互容量モードの間に又は他のサンプリング及び駆動モードと同時に単軸又は２軸相互容量スキャニングモード動作が可能である。

マルチタッチシステムは、全てのタッチスクリーンチャネルの同時の駆動及び測定を通じて、改善された導電性汚濁（脱塩水）識別及び拒絶、並びに改善された空間投影距離のための改善された自己容量モード取得を提供されて、タッチ結合による信号の変化に、タッチスクリーンのインピーダンス変化を導くようチャネルの変化によらずにユーザ接地経路を経由させる。

マルチタッチシステムは、自己容量モード信号に対するヒステリシス及び量子化を解消するための、且つ、相互容量受信及び／又は辺受信信号のようなその時点で同時に動作している関心のある他の信号のための、リファレンスとして又はリファレンスの部分として使用される連続的な低周波及び低振幅自己容量信号と組み合わせて、ノイズ成形されたディザの使用により、改善されたサンプル分解能を提供する。

マルチタッチシステムが提供され、ディザノイズのランダム化及びチャネルにわたるエネルギの平滑化を強化するようシステムチャネルにわたるディザノイズをランダム化するために、あるいは、システムチャネルにわたるディザノイズを同期させて、全てのチャネルを可能な限り同じにすることで同時のノイズ除去を強化するために、共有ビット丸めディザ（shared bit rolled dither）、すなわち、チャネル間の遅延差があろうかなかろうが全てのチャネル間で共有される単一のディザ信号を生成及び使用する。

マルチタッチシステムは、高周波成分を除去して、アナログ電圧信号がセンサを駆動することを可能にするよう、出力ピン上にあるエンドアナログフィルタとともに１つ以上のデジタル出力ピン及び１つ以上のデジタル入力ピンを利用する全てのデジタル処理及び駆動チャネルを用いて提供される。センサは、位相、振幅、周波数、又はオフセット電圧のような信号の特性に作用する何らかのインピーダンス変化を有しており、変化は、出力を、静止した又は変化する信号から構成され得る、デジタル入力部で利用可能な入力リファレンスに従わせるよう出力駆動信号を変化させる場合に、駆動回路のデジタル部分における内部変化を通じて測定され得る。

マルチタッチシステムは、高周波成分を除去して、アナログ電圧信号がセンサを駆動することを可能にするよう、出力ピン上にあるエンドアナログフィルタとともに１つ以上のデジタル出力ピン及び／又は１つ以上のアナログコンパレータ入力ピンを利用する全てのデジタル処理及び駆動チャネルを用いて提供される。センサは、位相、振幅、周波数、又はオフセット電圧のような信号の特性に作用する何らかのインピーダンス変化を有しており、変化は、出力を、静止した又は変化する信号から構成され得る、デジタル入力部で利用可能な入力リファレンスに従わせるよう出力駆動信号を変化させる場合に、駆動回路のデジタル部分における内部変化を通じて測定され得る。

マルチタッチシステムが提供され、デジタル及びアナログ回路の大部分又は全ては、センサチャネルへ接続するために単一のピンを使用するシリコンの内部にある。

マルチタッチ・マルチセンサシステムは、今日のフィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）ハードウェアにおいて実装され動作可能にされ得る実質上並列な、同時にアクティブな駆動回路及びシステムロジックを用いて提供される。

方法は、ＰＳＫ、ＦＳＫ、又は他の高度な変調スキームを用いるタッチスクリーンシステムでの同期変調復調のために提供され、位相又は周波数の変化は出力信号の変調に、次いで入力ストリームの復調にも組み込まれて、改善された同じ周波数拒絶により最終的な復調されたコヒーレント同期信号を実現する。

方法は、出力信号の変調に、次いで入力ストリームの復調にも組み込まれて、改善された同じ周波数拒絶により最終的な復調されたコヒーレント同期信号を実現するスイーピング、ホッピング、チャープ、又は何らかの変化する信号パターンを用いるタッチスクリーンシステムでの同時変調復調のために提供される。

方法は、並列チャネルドライバの同時サンプリング特性及びシステムの同時モード特性を用いたノイズの識別及び除去のために提供される。

いくつかのバージョンにおいて、タッチセンサ自体が本発明により含まれ、一方で、他では、駆動及び受信回路並びに方法は、スマートフォン、タブレット、ノートブックＰＣ、販売促進キオスク、タッチ検知繊維、タッチ検知面、ドローイングパッド又はペン入力パッド、及び他の何らかのタッチセンサアレイ製品におけるタッチスクリーンとともに使用されるもののようなタッチセンサとインターフェイス接続するタッチセンサコントローラチップ又は他の集積チップ（ＩＣ）において具現化され得る。更には、本願で開示される駆動／受信回路は、タッチ検知ボタン又は他のセンサのような非アレイセンサとともに使用され得るが、タッチセンサアレイは、最も有益なアプリケーションである。いくつかのバージョンにおいて、回路及び方法は、ＶＨＤＬ又は他のＦＰＧＡ若しくはＡＳＩＣライセンス供与ＩＰコア（intellectual property cores）のようなＩＣ設計コアにおいて具現化され得る。そのような場合に、本発明は、本願で記載される集積回路設計を具現化するように、あるいは、本願における方法を実施する集積回路設計を具現化するために、ハードウェアデバイスをプログラムするよう実行可能なコンピュータ可読命令において具現化される。すなわち、本特許の適用範囲は、単に、本願における設計及び方法を具現化するＩＰ設計コアを準備及び構成し、使用し、販売し、又は輸入することによっては、回避され得ない。以下の設計及びプロセスの夫々は、回路設計情報又は実行可能コードの組み合わせにおいて、そのような回路と組み合わせてコントローラによって実行可能であるよう具現化され得る。

複数のモードを同時に送信又は受信するよう構成されたデジタルで構築されたタッチスクリーン駆動及び受信回路を含むタッチスクリーン制御システムの実施形態のブロック図である。 図２〜６及び図１５〜１６のサポート凡例である。 マルチモード状態（自己＋受信）を示し且つそれを実現可能な種々のピン構成を注釈において示す同時駆動方法の実施形態の図である。 マルチモード状態（自己＋受信＋相互スキャン）を示し且つそれを実現可能な種々のピン構成を注釈において示す同時駆動方法の実施形態の図である。 マルチモード状態（受信＋相互スキャン）を示し且つそれを実現可能な種々のピン構成を注釈において示す同時駆動方法の実施形態の図である。 マルチモード状態（自己＋受信＋相互スキャン）を示し且つそれを実現可能な種々のピン構成を示す同時駆動方法の実施形態の図である。 本発明のいくつかの実施形態に従うチャネルドライバ及びレシーバ回路のブロック図である。 ２ピン構成駆動／受信回路の実施形態を示す概略図である。 ３ピン構成駆動／受信回路の実施形態を示す概略図である。 ４ピン構成駆動／受信回路の実施形態を示す概略図である。 現世代のプログラム可能ロジックで利用可能でない特別な要件を有するプログラム可能ロジックの２ピン構成における駆動／受信回路の実施形態を示す概略図である。 特別な要件を有するプログラム可能ロジックの１ピン構成における駆動／受信回路の実施形態を示す概略図である。 タッチスクリーン機能の３つの別々のモードに相当する３つの異なった同時の周波数の分解能を示すＣＩＣ（Cascaded Integrator-Comb）フィルタ／デシメーション／復調／アンプ／位相サンプルチェーンの実施形態を示すブロック図である。 同じ５ｍｓフレームで全てサンプリングされるペンデジタイザ及び人間接触の両方からの結果として現れる信号エネルギを示す図である。 図１３のための同時の自己、ペン、及び相互スキャンによる単一キャプチャフレームを示すタイミング図である。 マルチモード状態（自己＋受信＋デュアル相互スキャン）を示す且つそれを実現可能な種々のピン構成を示す同時駆動方法の実施形態を示す図である。 シールド要素による先行技術の自己容量測定と、全ての要素が同時に駆動される本発明のシステムで行われる同じ測定とを示す図である。 目標周波数で連続的な干渉信号を拒絶する位相変調スキームを示す図である。 ３次、４００ＭＨｚ、１００デシメーションＣＩＣフィルタである。 駆動信号、ディザ信号、及び電圧追従（検知）信号を示す駆動チャネル信号の簡単なシミュレーション例である。 背景技術で説明された先行技術の回路を示す。 背景技術で説明された先行技術の回路を示す。 背景技術で説明された先行技術の回路を示す。 背景技術で説明された先行技術の回路を示す。 背景技術で説明された先行技術の回路を示す。

様々な発明の特徴であると信じられる新規の特徴は、それらの更なる利点とともに、本発明の好適な実施形態が一例として表されている添付の図面に関連して検討される以下の記載から、より良く理解されるだろう。なお、図面は、もっぱら例示及び記載を目的とし、本発明の制限を定義するよう意図されないことが明示的に理解されるべきである。

図１は、半導体デバイスに埋め込まれるフレキシブルなプログラム可能ロジックにより構成されるタッチスクリーン駆動及び受信回路を含むタッチスクリーン制御システムの実施形態のブロックである。それは、タッチスクリーンコントローラチップであってよく、あるいは、他のシステム機能とともに、より大きいシステム・オン・チップ配置に組み込まれてよい。回路１０は、アナログセンサ信号をマルチタッチセンサ１４へチャネルドライバ３０を通じて駆動するよう複数のチャネル１２において同時に送信及び受信する。電極は、通常、格子状に配置された行及び列電極を含むが、電極の他の非対称配置、複数のグリッド、又はタッチ若しくは近接に応答して信号を交差結合することができる電極の他の適切な配置を含んでよい。アナログセンサ信号は、本発明のいくつかの実施形態に従って複数の同時の周波数１６で駆動される。４つのチャネルドライバが図面には示されているが、これは複数個を表すべきであり、好適なバージョンは、タッチスクリーン電極（行及び列）と同数のチャネルを有し、チャネルごとに駆動回路及び受信フィルタを含む駆動モジュールの反復的なインスタンス化が存在する。図は、概して、デジタルクロック領域を示し、駆動モジュールアレイ（Drive Module Array）、システムロジックブロック（System Logic Blocks）、復調ロジックブロック（Demod Logic Blocks）、並びにプロセッサ及びメモリロジックブロックといった機能が存在する。プロセッサはまた、本願で記載される様々なデジタルロジック及びデジタル信号処理機能を制御し且つ方向付ける実行可能なプログラムコードを記憶するプログラムメモリを含む。

図１の線図から明らかなように、システムタッチスクリーンドライバ及びセンサ回路は、ＦＰＧＡ又はＡＳＩＣにおいて具現化され得る。いくつかの実施形態は、フレキシブルな構成を図１のマルチタッチシステムに提供する。いくつかの実施形態は、以下で記載されるように、ほぼデジタル領域でのみ動作可能なマルチタッチシステムを提供し、これは、ＦＰＧＡ又は他の再構成可能な若しくはプログラム可能なロジックデバイス（ＰＬＤ）が、ＦＰＧＡ又はＰＬＤに含まれるドライバ回路を越えて、オペアンプ又は他のアクティブな外部アナログコンポーネントの必要性なしに、ほぼ回路全体を構成するために用いられ得ることを意味する。外部抵抗及びキャパシタ１８は全てが、好適な実施形態においてチャネル駆動／受信回路を実現するようにＦＰＧＡのデジタルＩ／Ｏ回路を補うために必要とされる。これは、デジタルＩ／Ｏピンがアナログセンサドライバと同様に動作することを可能にするシグマ−デルタ・コンバータ結合の独特の使用のためである。いくつかの実施形態は、プログラム可能ロジック又はカスタムシリコンにおけるシステムの実装及び動作を提供する。

図１のシステムブロック図の他の部分は、概して、入来する検知信号にフィルタをかけるローパスフィルタ／デシメータブロック１８と、システムロジックブロック２０と、復調ロジックブロック２２と、プロセッサ及びメモリロジックブロック２４とを含む。これらについては以下で更に記載される。改善されたタッチセンサ駆動回路及び制御スキームの利点のほとんどは、駆動／受信回路自体の設計と、フレキシブル且つ再構成可能な様態で種々のタイプの信号を駆動及び受信するためのその使用とに由来する。望ましくは、様々なタッチセンサ電極チャネルを駆動する駆動／受信回路は、デジタルデバイスにおいて具現化され、デジタルＩ／Ｏドライバ及びレシーバを用いて信号を駆動及び受信するが、いくつかのバージョンにおいて、アナログフィルタ又は他のアナログコンポーネントが、本願で記載されるシグナリングスキームとともに用いられ得る。この設計は、本願では、“デジタルチャネルドライバ３０”、“チャネルドライバ３０”、及び“駆動／受信回路３０”と呼ばれ得る。チャネルドライバのいくつかの変形例は以下で記載され、その後に、多くのタイプのタッチセンサで正確にタッチを測定する能力を向上させるいくつかの独自の且つ有利なシグナリング及び測定スキームの記載が続く。

デジタルチャネルドライバ：
本発明のいくつかの実施形態は、可変インピーダンスセンサへの複数の周波数を送信及び受信することができるデジタルチャネルドライバハードウェア及び単極ＲＣフィルタを使用し、インピーダンスに対する変化が、各センサ電極からのインピーダンスの相対変化を特定するためにドライバのデジタル側で分解され得る。

そのようなインピーダンス変化は、いくつかの方法において現れ得る。正弦波によって駆動されるときに、フローティングセンサシステムにおける容量の変化は、位相変化として現れ得る。フローティングセンサシステムにおける抵抗の変化は、やはり位相変化を引き起こし、最終的に、抵抗センサシステムにおける抵抗負荷変化がＤＣオフセット変化を引き起こす。それらの変化は、生成されたリファレンス信号（ＡＣ及び／又はＤＣ）と、１ビットＡＤＣからの“より高い／より低い”信号のデータストリームの平均化された表現である、生成されたアナログフィードバック信号との間の変化である。

いくつかの実施形態は、例えば、投影型容量式タッチスクリーン、抵抗式タッチスクリーン、圧力検知式タッチスクリーン、ひずみゲージアレイ式タッチスクリーン、などのような、多数のタイプのセンサへインターフェイス接続するためにチャネルドライバを用いる。

本発明のいくつかの実施形態は、多重モード同時タッチスクリーンサンプリング（自己、相互、及び受信）を可能にする信号結合によりタッチスクリーン１４又は他のタッチセンサアレイを駆動するよう、並行してチャネルドライバを使用する。そのような能力は、最低限として、同時に全て単一のデルタ−シグマ・ドライバを通じて、単一の連続周波数を送信し（自己）、断続的な周波数を送信し（相互ＴＸ）、周波数を受信し（相互ＲＸ）、ペン周波数を受信すること、更には、フィルタ、デシメーション、及び復調を扱うことが可能であることをチャネルドライバに求める。通常、それらの信号は、生成され混合され、あるいは、直接に生成され、あるいは、生成され運ばれ、次いで、シグマ−デルタ１ビットＡＤＣのリファレンスに送られる。

本発明のいくつかの実施形態は、駆動／受信回路３０で用いられるデジタルＩ／Ｏピンの入力ヒステリシスを解消し、例えば、図１９に関連して記載されるように、連続した自己容量モード信号サンプリング及び関連する信号処理の改善を可能にするために、低振幅自己容量モード信号と結合されたディザ信号とともに並列チャネルドライバを使用する。そのヒステリシス帯域の上下で１ビットデジタルＡＤＣを駆動する低周波の連続作動信号（自己容量信号）を使用することによって、より低い振幅の高周波ノイズディザリングのための要件は、チャネル上で受信される信号（相互ＲＸ及びペン生成アナログセンサ信号）について緩和される。

本発明のいくつかの実施形態は、ユーザのタッチ及び接地経路によるインピーダンス変化のみを可能にするようにチャネルからチャネルへの不要なインピーダンス経路を取り除くよう同時に全てのチャネルを駆動する自己容量モード方法を通じて、改善された伝導体汚濁（例えば、塩水）除去の能力を提供するために、並列チャネルドライバを用いる。

全てのチャネルが同時に駆動される自己容量モードの動作は、可変インピーダンス経路に対する変化がユーザのタッチを通って接地までしか起こらず、タッチスクリーンへ戻るインピーダンス経路の変化がほぼゼロにされるという事実により、ほぼ理想的な自己容量脱塩水動作を可能にする。これは、可能な限り、関心のある周波数で駆動される連続的な面に近い。

図７は、いくつかの実施形態に従うチャネルドライバの駆動／受信回路の回路ブロック図である。本発明のいくつかの実施形態は、センサに対してアナログセンサ信号を駆動及び受信するよう、３０と番号を付された点線内のコンポーネントによって概して表されている、１つ以上のチャネルドライバ３０のハードウェアアレイを使用する。夫々のチャネルドライバ３０は、一般的に、新規の電圧追従型シグマ−デルタＡ／Ｄコンバータを含む。電圧追従型シグマ−デルタＡ／Ｄコンバータは、デジタル出力を駆動するシグマ−デルタドライバ３６から成るシグマ−デルタＤ／Ａコンバータを含む。シグマ−デルタドライバ３６には、シグマ−デルタ出力フィルタ３８が接続されている。シグマ−デルタ出力フィルタ３８は、通常は、アナログ単極ＲＣフィルタである。回路のＡ／Ｄコンバータ部分は、２つの入力部を備えたシグマ−デルタコンパレータ３４により実施される。コンパレータ３４の１つの入力部は、タッチセンサ電極４０を駆動するシグマーデルタ出力フィルタノードへ接続されている。第２ＥＭＩフィルタ３９も、電極４０での高周波ノイズにフィルタをかけるために使用され得る。

シグマ−デルタコンパレータ３４の他の入力部、すなわち、リファレンス入力部は、アナログセンサ駆動信号３５へ接続されている。アナログセンサ駆動信号３５は、後述されるように様々なモードでタッチセンサを駆動するために用いられる１つ以上のアナログ周波数（変調された信号であってよい。）を含む。センサ駆動信号３５は、集積回路１１と外部コンポーネントとを橋渡しするよう示されており、一方、その信号は、通常は、デジタル形式で集積回路において生成され、いくつかのバージョンにおいてＤ／Ａ出力を通じて外部に駆動され得るか、あるいは、以下で様々なバージョンの回路に関連して更に論じられるように、システム設計が可能にするリファレンス電圧として集積回路に供給され得る。このバージョンにおけるセンサ駆動信号は、駆動信号生成回路４１によって生成される。これは、通常は、以下で更に説明されるように、デジタル周波数の生成と、複数の信号が同時に送信される場合には、デジタル信号の混合とを含む。これより、このようなアナログセンサ駆動信号３５を参照して、この信号は、第１周波数で相互センサ信号（又は“相互信号”）を、第１周波数とは異なる第２周波数で自己センサ信号（又は“自己信号”）を生成するよう動作する駆動／受信回路３０の夫々のリファレンスを供給する駆動信号生成回路４１によって生成される。自己（同じ電極の）インピーダンス変化及び相互（他の電極から交差結合された）インピーダンス変化を検出するために電極を駆動する自己及び相互センサ信号は、最初に、夫々の周波数発生器でデジタルで生成される。周波数発生器は、望ましくは、夫々の周波数ｆ１及びｆ２で正弦波を生成するが、ウェーブレットシーケンス、変調波、又は他のアナログ変化パターンのような、他の連続的に変化する信号を生成し得る。一般的に、様々な信号が特定の周波数であるよう論じられるが、それらはまた、一緒に駆動されるか、又はペン信号の場合には一緒に送信される、周波数の組で搬送されるサブ信号のグループであってもよい。ペン信号は、単一のペン周波数が使用され得るのか、それとも多数であるのかを識別するよう１つ以上のペン周波数と称される異なる周波数でペンから複数の信号を送信する複数の電極を含み得る。ディザも、本願で説明される理由により加えられる。この回路の１つの特別の場合には、自己アナログセンサ信号が使用されない場合であり、回路は、第３周波数でペンアナログセンサ信号を受信し、相互アナログセンサ信号を送信し、他のノードで相互アナログセンサ信号を受信するためにのみ用いられる。そのような場合に、ディザは、依然として、相互アナログセンサ信号に加えられる。図示されるように、アナログセンサ駆動信号３５は、第２コンパレータ入力部へ接続される。コンパレータ３４は、ノード３７での第１コンパレータ入力部へのシグマ−デルタドライバ３６のフィードバック接続により電圧追従器として機能する。この接続は、駆動／受信回路３０が、シグマ−デルタＡ／Ｄトランシーバとなることを可能にする。すなわち、回路３０は、リファレンス３５に存在する信号をシグマ−デルタドライバ部分を通じて送出するとともに、リファレンス３５に従うのに必要とされる駆動信号変化を検知又は受信する。駆動信号変化は、タッチ回路のタッチによって引き起こされるインピーダンス変化、又は電極外部の信号若しくはノイズ、例えば、相互アナログセンサ信号及びペンセンサ信号を示す。ノード３７でのフィードバック接続は、このノードを“仮想信号”ノードとして機能させる。電圧追従型Ａ／Ｄコンバータの全体は、アナログセンサ駆動信号３５に適合しようと試みる。タッチセンサ電極４０のインピーダンスは、キャパシタンス、インダクタンス又は抵抗の変化に基づき、タッチされるときに変化するので、仮想信号ノード３７での信号は、そのような変化を示す変動を含む。このとき、インピーダンス変化に対応するよう、回路のシグマ−デルタＤ／Ａコンバータ部分が多かれ少なかれ電圧をノード３７へ駆動する。それらの変化は、ノード３３でのコンパレータ出力信号において存在する。コンパレータ出力信号は、様々なタッチ及びペン入力を検出及び処理するよう、例えば図１に示されたようなシステム内部ロジックによる処理のために、ブロック１８でフィルタ処理されて、より低いデジタルサンプルレートへデシメーションされる。電圧追従回路はまた、タッチスクリーン・ペンから生成されたアナログ信号、又は他のタッチセンサ電極において駆動され、信号を検出するよう電極に結合される相互結合信号のような、センサ電極４０に結合されている信号を検出するよう動作する。表されている回路は、従って、以下で更に説明されるように、駆動される所望のセンサ信号をセンサ駆動信号３５へと混合することによって、同時に、１つ以上のアナログ信号を駆動し且つ１つ以上のアナログ信号を検知するよう適応される。

シグマ−デルタに基づくチャネル駆動／受信回路が、ここで、デジタルＩ／Ｏピンのみを用い、アナログオペアンプ又はアナログＡ／Ｄ及びＤ／Ａコンバータ又はスイッチを必要としないよう、好適なバージョンにおいて示されているが、これは制限ではなく、他のバージョンは、集積回路上であろうとなかろうと、そのようなアナログコンポーネントを用いてよい。例えば、回路のＡ／Ｄコンバータ部分は、ＡＣ対応生成リファレンス閾値を有するデジタル入力部、又はＡＣ対応生成リファレンスを受け入れる１つの入力部を有するアナログコンパレータから成ってよい。

近年、シグマ−デルタＡ／Ｄコンバータに関する多くの研究は、連続近似、積分、及びウィルキンソン（Wilkinson）ＡＤＣのような、Ａ／Ｄコンバータのより標準的なアナログバージョンを置換することが可能な高周波高分解能ソリューションをもたらすことを目的に行われてきた。多くの研究は、線形性の改善及び精度を対象としてきた。本発明において、分解能、速度、及び繰り返し性は、成功したタッチスクリーン機能に必要とされる重要な特徴である。スタンドアローンの単純なシグマ−デルタＡＤＣは、精度及び線形性がなければ、ほとんど適用されない。タッチシステムの内部較正とともに本発明の同時サンプリング及び同時駆動モードへ合わされると、シグマ−デルタＡＤＣのそれら及び他の制限はシステム動作にとって些細な問題となる。本願におけるシグマ−デルタドライバ及びセンサ設計は、そのようなＡＤＣ設計の典型的な適用と比べて、非線形性、低い入力インピーダンス、及び精度の問題に対してそれほど敏感でない。

本願におけるいくつかの実施形態で用いられるように、タッチスクリーンドライバ及びレシーバ回路は、高周波クロック３２で動作する内部ロジックとともに、図７に示されるようなチャネルドライバ３０のハードウェアアレイを含む。デジタル入力及び出力ロジックは、自由に実行されることが可能である場合に、非常に高い不必要な周波数を生成しうるシリコンハードウェアの機能次第で切り替わって発振する。ループは、シリコンハードウェアに匹敵し且つ外部フィルタリング及び内部分解能にとって有利な値を有する速度に設定される既知の周波数にクロックド・フリップフロップ３１により制御及び制限される。

本願におけるタッチスクリーンドライバ及びレシーバ回路のいくつかのバージョンは、１ビットシグマ−デルタＡ／Ｄコンバータの高周波低分解能領域から更なる信号処理に必要とされる機能の低周波高分解能領域へデータを移動させるためにフィルタ及びデシメーションチェーンを利用するチャネルドライバのハードウェアアレイを更に含む。

図１１は、現世代のプログラム可能なロジックＩ／Ｏ回路のカスタマイズを必要とし得る特別な要件を有して、プログラム可能ロジックデバイスの１つのピンを用いて実装される図７の回路の実施形態を示す概略図である。図１１で表されるチャネルドライバの好適な実施形態は、チャネルごとに、１と標記された単一のピンを使用し、本願で説明されるような相互送信モードに関する如何なる制限もなしで機能するが、内部アナログチャネル、アナログスイッチ、出力及び入力バッファの同時機能、並びにより小さい出力フィルタキャパシタンスＣ１とともに使用することにより一致したより高いデジタルバッファ出力インピーダンス設定の必要性により現時点でカスタムシリコンを必要とし得る。＜１０００オームの範囲に近い電流出力バッファインピーダンス（５ｋ乃至１０ｋオーム）は、よりずっと小さいＣ１値を可能にする。そのような特徴を提供するＦＰＧＡソリューションについて、カスタム回路変更ではなく、カスタム構成のみが、表されている設計を実現するために必要とされる。

表されている回路は、ブロック１１によって識別される（ＩＣ上の）回路３０の内部又はオンボード部分を含むチャネルドライバ及びレシーバ回路３０と、内部抵抗Ｒ１及び外部キャパシタＣ１により実施されるシグマ−デルタ出力フィルタ３８とを含む。“駆動モジュール”と標記されている部分は、チャネルごとに繰り返される駆動チャネル回路の内部部分を表す。ＥＭＩフィルタ３９は、図示されるように外部抵抗及びキャパシタにより実施される。ＥＭＩフィルタ３９は、本例では、約１ＭＨｚのカットオフ周波数を有するローパスＲＣフィルタである。フィルタ３９は、ディザからの発信ノイズ、ＰＷＭ信号ノイズ、及びチャネルドライバ３０から生じうるクロックＥＭＩを低減するよう機能する。それはまた、センサ電極からＥＭＩ（電磁干渉）を低減するよう、且つ、センサ電極から生じるＥＳＤ（静電放電）を低減するよう機能する。シグマ−デルタドライバ回路３６は、ピン１のためのデジタル出力ドライバにより実施される。ピン１は、シグマ−デルタフィルタの外部部分へ接続されるとともに、電圧追従型Ａ／Ｄ回路の入力部へ接続されている。電圧追従型シグマ−デルタＡ／Ｄ回路はコンパレータ３４を含む。コンパレータ３４は、この実施形態では、ＩＣの内蔵駆動受信回路の比較入力レシーバにより実施される。このバージョンにおいて、回路３４のコンパレータはアナログセンサ駆動信号３５を供給される。コンパレータ３４の出力はフリップフロップ３１へ供給される。フリップフロップ３１は、フリップフロップ３１の出力３３を通じて送られる信号のサンプリングレートを制御するよう局所的な高周波クロック信号ＣＬＫによりクロック制御される。この出力３３は高周波デジタル受信信号を搬送する。高周波デジタル受信信号は、ＣＩＣフィルタ及びデシメータ１８へ送られ、更には、フィードバック信号としてシグマ−デルタドライバ３６へフィードバックされる。仮想信号ノード３７でアナログ信号を受信するためにそのようなフィードバックを使用し、一方で、アナログセンサ駆動信号３５によりコンパレータリファレンス入力部を駆動することは、電圧追従型Ａ／Ｄコンバータが、第２入力部において仮想信号ノードでのフィードバック出力を生成することによって第１入力部でリファレンス信号に従うよう接続されることと、シグマ−デルタ出力フィルタ３８がセンサ電極を駆動するよう仮想信号ノード３７へ更に接続されることと提供する。

ノード３３での受信信号は、ＣＩＣ及びデシメータ１８においてローパスフィルタ処理され、より低いサンプリングレートへデシメーションされる。ＣＩＣフィルタがここでは使用されるが、これは制限ではなく、如何なる適切なローパルデジタルフィルタ配置も使用され得る。フィルタ及びデシメータ１８の出力は、復調ロジックブロック（図１）へ供給される。復調ロジックブロックにおいて、出力は、タッチセンサ電極でのタッチ入力を検出するよう処理及び解釈される。

これよりアナログセンサ駆動信号３５を参照すると、この信号は、第１周波数で相互センサ信号（又は“相互信号”）を、第１周波数とは異なる第２周波数で自己センサ信号（又は“自己信号”）を生成するよう動作する駆動／受信回路３０の夫々のリファレンスを供給する駆動信号生成回路４１によって生成される。自己（同じ電極の）インピーダンス変化及び相互（他の電極から交差結合された）インピーダンス変化を検出するために電極を駆動する自己及び相互センサ信号は、最初に、夫々の周波数発生器４２でデジタルで生成される。周波数発生器４２は、望ましくは、夫々の周波数ｆ１及びｆ２で正弦波を生成するが、ウェーブレットシーケンス、変調波、又は他のアナログ変化パターンのような、他の連続的に変化する信号を生成し得る。例えば、ｆ１、ｆ２及びｆ３信号のうちの１つ以上は、受信された大きさが復調後に累算される、例えば３つの正弦波周波数のような、周波数のグループを含み得る。周波数スイーピング、ホッピング、又はチャーピング方法はまた、ｆ２、ｆ１及びｆ３（自己、相互、ペン）測定のアナログ信号とともに使用され得る。センサ信号のために矩形波を用いる先行技術は、センサ電極を通過するときに悪影響を引き起こす高調波を矩形波が含み、センサ測定が矩形波の全期間にわたって利用可能でないで、一般的には、それらの信号のための最良の選択ではない。このバージョンは、ｆ１及びｆ２周波数で正弦波を生成する。それらは、システムの受信ロジック部分内のフィルタによって容易に別々に復調され又は分離され得る十分に異なった周波数である。自己センサ信号はディザ回路へ供給される。ディザ回路は、以下で更に説明されるように、分解能を改善するとともに、回路のＡ／Ｄコンバータ部分におけるヒステリシス問題を解消するよう、信号にディザを加える。共通のディザが全ての自己センサ信号に加えられてよく、あるいは、独立して生成されたディザが使用されてよい。ディザリングされた自己センサ信号は、加算器４４で相互センサ信号に加えられる。ここで使用されるディザは、所望のバンド幅をカバーするよう周波数領域で通常は成形される低振幅ノイズ信号の付加である。ノイズの周波数成分は、最終の使用可能なシステム周波数範囲を上回るよう通常は選択され、従って、ノイズは、最終の読み出しからフィルタ処理されることになる。ディザノイズは、量子化ノイズ（ステップノイズ）を解消することによって分解能を改善するよう、しばしばＡ／Ｄシステムへ加えられる。ここで、それはまた、コンパレータ回路によって示されるヒステリシスバンドに対して入力電圧をランダムに上げ下げすることで、１ビットＡ／Ｄヒステリシスを解消するために使用される。示されるようにディザが信号に加えられた後、２つの枝は、次いで、ＰＷＭ変調器４５で変調された分離したＰＷＭ（パルス幅変調）である。次いで、ＰＷＭ信号は、デジタル出力ドライバ４６（内部抵抗を有する。）及びシグマ−デルタ出力キャパシタ４７により実施されるシグマ−デルタＤ／Ａコンバータを通る。それら２つのＤ／Ａコンバータの出力は、その場合に、ｆ２周波数でのアナログディザリング自己信号と、ｆ１及びｆ２が足し合わされた結合アナログ自己及び相互信号とである。それらの信号は、信号生成回路を複製することを回避するよう、且つ、コモンフェーズで駆動信号を供給するよう、表されているように他のチャネル駆動／受信回路に入力するようにルーティングされ得る。アナログスイッチ又はマルチプレクサ４８は、駆動／受信回路３０が自己及び相互の両方の信号を、又はｆ２での自己信号のみを駆動するかどうかを制御する能力を提供する。特定の設計により用いられる検知スキームがある時点で駆動される相互信号のみを必要とするとして、自己及びディザは、周波数ｆ１での純粋な相互信号を供給するようゼロに設定され得る。表されている回路は、自己及び相互の両方の信号のアナログバージョンを生成し、一方、いくつかのバージョンは、１つのＤ／Ａコンバータにのみ供給し、信号をアナログへ変換する前にｆ１又はｆ１＋ｆ２のモード選択する制御選択スイッチを含み得る（図９のバージョンがそのような設計を有する。）ことが留意されるべきである。夫々の駆動／受信モジュールはまた、それら自身の自己、相互、又は自己及び相互信号を生成し得るが、そのような設計は、信号生成回路を不必要に複製する。別個の相互周波数が行ごとに望まれるバージョンについて、夫々の駆動受信回路３０は、相互結合された信号検出のために使用される、行又は列の数までの、例えばｆ４、ｆ５、ｆ６、・・・、ｆｎのような他の周波数で駆動される別個の相互信号を供給される。よって、図６及び図１５の駆動プロセスを含む、本願で説明される駆動及び受信スキームの全範囲は、この実施形態を適用され得る。

信号生成回路４１の出力はアナログセンサ駆動信号３５である。これは、電圧追従型シグマ−デルタＡ／Ｄコンバータの部分であるコンパレータ３４のリファレンス入力部へ供給される。この回路は、センサ電極を駆動する（これは、直接に又はフィルタ３９を通じて行われ得る。）とともに、上述されたようにセンサ電極インピーダンスの変化を検知するよう動作する。本願で記載される回路及び他のバージョンはまた、センサ電極に結合されている他の信号、例えば、他の電極から結合された相互信号、又はタッチセンサアレイとともに使用されるアクティブなペンによって、接続されている電極に直接に結合されるペン信号を受信することができる。

図１１の回路は、より少ないピン（駆動／受信チャネルごとにただ１つ）を使用するので好ましく、故に、集積回路の約１００個のＩ／Ｏピンを駆動するそのような回路のアレイは、例えば、タッチスクリーン、タッチパッド、又はＰＥＤＯＴ可変抵抗電極を使用するタッチ検知繊維のような、５０行×５０列のタッチセンサを駆動するために用いられ得る。なお、ＦＰＧＡプラットフォームで図１１の回路及びそれの他の１ピン同等物を実装することは、第１に、用いられるＩ／Ｏピンごとの比較入力部及びデジタル出力部、第２に、Ｃ１で必要とされるシグマ−デルタ出力フィルタのために十分に高いドライバ３６でのデジタル出力インピーダンス（出力インピーダンスは、望ましくは、１ｋオームから１０ｋオームの範囲である。）、並びに第３に、アナログ電圧リファレンス（入力コンパレータのＶｒｅｆを供給する。）及び例えばアナログスイッチのような他のアナログ部品に対する制御を必要とする。いくつかの現在のＦＰＧＡ製品は、そのような制御を可能にすることができ、一方、他はそうしない。従って、カスタムＡＳＩＣ又はカスタマイズされたＦＰＧＡ製品が、図１１の回路を実現するためにいくつかの場合に必要とされる。図３、図４、図５、図６及び図１５のモードを含む、本願における種々の送受信モードは、この実施形態とともに適用され得る。

図１０に示されるチャネルドライバの他の実施形態は、チャネルごとに２つのピンを使用し、いくつかの他の実施形態に関して本願で説明されている相互送信モード制限なしで機能する。それは、図１１の実施形態が必要とする内部アナログチャネル及びスイッチを必要としないが、出力及び入力バッファの同時機能並びにより高いデジタルバッファ出力インピーダンスの必要性により、現時点で依然としてカスタムシリコンを必要とし得る。図１０の表されている実施形態は、図１１におけるバージョンと同様に機能するが、２つのピン１及び２を使用し、ドライバ４６及びキャパシタ４７から成るセンサ駆動信号のための単一のシグマ−デルタＤ／Ａコンバータのシグマ−デルタ出力キャパシタ４７のために外部で外部キャパシタＣ２を使用する。駆動信号生成回路４１はまた、ドライバ４６及び外部キャパシタ４７を含む。このキャパシタ４７は、シグマ−デルタＤ／Ａ変換にフィルタをかけるようピンへ接続され、結果として現れる信号３５は、図１１の設計と同様に、ピンからコンパレータ３４のリファレンス入力へ内部でルーティングされる。表されている設計は、オンチップのキャパシタがドライバの近くで利用可能でない場合に使用され得る。この設計は、アナログスイッチよりむしろデジタルスイッチ４８を用いてｆ２又はｆ１＋ｆ２のセンサ信号から選択する。代替的に、駆動される信号は選択スイッチの必要性なしに直接に生成され得るが、このスキームは、２つの駆動信号のデジタルバージョンを他の駆動／受信回路に供給し、駆動信号生成回路４１の大部分を複製することを回避する能力を提供する。ＦＰＧＡ実装によりこの設計を使用する要件は、第１に、用いられるＩ／Ｏピンごとの比較入力部及びデジタル出力部、第２に、Ｃ１での必要とされるシグマ−デルタ出力フィルタのために十分に高いドライバ３６でのデジタル出力インピーダンスである。図３、図４、図５、図６及び図１５のモードを含む、本願における種々の送受信モードは、この実施形態とともに適用され得る。

図９は、前述の２つの例と同じ機能が可能であるが、１〜４と標記されている４つのピンを使用するチャネル駆動／受信回路の他の実施形態を示す。この実施形態は、大部分の今日のプログラム可能ロジックデバイスにおいて作動するが、チャネルごとに動作するよう２つの差動デジタル入力部及び２つデジタル出力ピン並びに２つの抵抗及び２つのキャパシタを必要とする。ピン１及び４でのデジタル出力ドライバは、このバージョンのために特に高い出力インピーダンスを必要としない。概して、駆動信号生成回路４１は、前述のバージョンと同じように構成され、制御スイッチ４８は、ＰＷＭ変調器４５からのＰＷＭ信号が制御スイッチ４８に依然としてデジタル形式で入るので、デジタルスイッチである。センサ信号をアナログに変換するシグマ−デルタＤ／Ａコンバータは、デジタル出力ドライバ４６と、出力キャパシタ４７及び抵抗Ｒ２から成るシグマ−デルタ出力フィルタとにより実施される。このシグマ−デルタ出力フィルタは、望ましくは、約１ＭＨｚのカットオフ周波数を有する、表されているような単極ＲＣフィルタである。このフィルタの出力はアナログセンサ駆動信号３５であり、フィルタ出力キャパシタ４７からピン３へ、そしてコンパレータ３４のリファレンス入力部へ接続される。

駆動／受信回路３０は、先と同じく、シグマ−デルタＡ／Ｄトランシーバを実現するようアナログセンサ信号３５によりそのリファレンス入力部で駆動される電圧追従型シグマ−デルタＡ／Ｄコンバータを使用する。このバージョンにおける電圧追従回路のシグマ−デルタＤ／Ａ部分は、ピン１にあるデジタル出力ドライバ３６と、外部抵抗Ｒ１及びキャパシタＣ１から成るシグマ−デルタ出力フィルタ３８とを含む。このバージョンにおけるフィルタの例は、約１ＭＨｚのカットオフ周波数を有する単極ＲＣフィルタである。本願で記載される様々な単一及び多重周波数駆動及び受信スキームは、図３、図４、図５、図６及び図１５の駆動プロセスを含め、本実施形態とともに全てが使用され得る。

図８Ｂは、使用されるチャネルごとの全部で３つのＩ／Ｏピンのために２つの差動デジタル入力コンパレータピン及び１つのデジタル出力ピンしか必要とせずに、今日のプログラム可能ロジックデバイスにおいてやはり作動することができるチャネルドライバの他の実施形態を示す。これに関するその唯一の制限は、相互容量モード送信チャネル（相互シグナリングは、通常、相互結合されたキャパシタンスを測定するために使用されるが、相互インピーダンス又は抵抗結合された信号を測定するために使用され得る。）が、一度に１つしかアクティブでなく、自己のための受信又はペン受信として機能することができない点である。表されている実施形態では、駆動信号生成回路４１は、全ての送信駆動モジュールに共通であり、別々の場所で回路３０へ接続されており、ｆ１相互センサ信号はデジタルで生成され、図面の左上にあるＰＷＭ ｆ１ブロック４５においてパルス幅変調されるよう供給される。この回路はＩＣ内にある。この変調されたｆ１相互センサ信号はデジタル制御スイッチ５８へ供給されて、ノード３３でシグマ−デルタＡ／Ｃコンバータの出力を通るか、あるいは、ピン１へ接続されているシグマ−デルタ出力フィルタ３８への接続によってシグマ−デルタＤ／Ａコンバータとして構成されるシグマ−デルタドライバ３６へ供給される。フィルタ３８の出力は、前述の実施形態と同様に、ピン２で電圧追従型シグマ−デルタＡ／Ｄコンバータへ接続されている仮想信号ノード３７へ接続される。ノード３７はまたＥＭＩフィルタ３９へ接続されており、このフィルタを通じて、本願における他のバージョンと同様にセンサ信号を送信及び受信するよう行電極へ結合される。このバージョンにおいて、明らかなように、ピン３での、電圧追従型シグマ−デルタＡ／Ｄコンバータのリファレンス入力部は、アナログ自己センサ信号へ接続されている。この信号は、駆動信号生成回路４１の他の部分によって生成される。図示されるように、駆動信号生成回路４１の他の部分は、ｆ２センサ信号のディザリングされたバージョンをとり、この信号をデジタルでパルス幅変調して出力として送出する。そして、信号はシグマ−デルタＤ／Ａ出力フィルタ４７によってフィルタ処理され、次いで、ピン３でコンパレータリファレンスノードへ供給される。フィルタ４７は、通常はＩＣの外にあり、ディザリングされたｆ２自己センサ信号は、出力をフィルタへ送り出す。このピンは、この単一の自己センサ信号が、他の駆動モジュールに向かう矢印によって示されるように、他の駆動チャネルでの残り全ての自己信号送信を駆動するために使用されるので、回路のピン数に数えられない。相互センサ信号は、このバージョンでは、図面の左上にある回路４１で見られるように、デジタルＰＷＭ信号として他のチャネル駆動モジュールへ供給される。ノード３３での受信信号は、本願の他の実施形態と同様に、ブロック１８での内部受信ロジックにより連続的にフィルタ処理及びデシメーションされる。図８Ｂの回路と図８Ａの回路との間の１つの違いは、図８Ａにおけるデジタル入力に対する図８Ｂにおけるコンパレータ入力の使用による約１５０ｍＶ及び約３０ｍＶからの閾ヒステリシスの差である点が留意されるべきである。より高いヒステリシスを有するデジタル入力は、ディザブロック４３でＡ／Ｄフィードバックループにおいて投入される、図８Ａに示されるディザについての更なる要件を有している。

動作において、表されている回路は、ｆ２自己センサ信号をセンサ電極へ駆動し且つセンサ電極から検知し、他の交差センサ電極から結合される場合にはｆ１信号を同時に受信するよう通常は動作することが理解され得る。個々の電極チャネルで相互信号をスキャンする過程で、駆動プロセスがこのチャネルに到達する場合には、ロジックは、ｆ１相互信号を送出するようスイッチ５８を切り替え、駆動モジュールの外から内部ロジックへ送られるデジタル信号は、この時間中に使用されない。

自己容量及び受信信号を図３の図、相互ＴＸチャネルによらない相互容量及び自己容量並びに相互ＴＸチャネルによらないペン受信モードを示す図４の図、並びに相互ＴＸチャネルによらない相互容量及びペン受信モードを示す図５の図において示されている信号駆動及び受信スキームは、図８Ｂの実施形態とともに適用され得る。

図８Ａは、図８Ｂの例と機能において類似しており、送信時に相互容量モードにおいて同様に制限されるチャネルドライバの他の実施形態を示す。なお、この回路は、２つのデジタルピンしか使用せず、故に、高チャネルカウントシステムの使用により適し得る。表されているチャネル駆動回路３０は、この実施形態においてシグマ−デルタコンパレータとして機能するピン２レシーバの電圧リファレンスへ供給されるｆ２自己センサ信号から分かるように、制御可能なＡＣ電圧リファレンスがデジタル入力ピンのために利用可能である状況において用いられ得る。通常、デジタル入力ピンはコンパレータとして機能するが、ＦＰＧＡ又はＰＬＤ設計は、そのようなピンのリファレンス電圧を制御する機能を常には提供しない。その機能が利用可能である場合に、本回路は使用され得、コモン自己信号がＰＷＭ及びドライバ４５、４６でピンから送出され、自己センサ信号３５のＡ／Ｃバージョンを生成するようフィルタ処理され、次いで、全てのデジタル入力レシーバのためのドライバリファレンス電圧への単一のピンに供給される。図示されるように、このスキームは、ＦＰＧＡ又はＰＬＤにおいてＡ／Ｃ電圧がデジタル入力ピンリファレンスへ供給される場合にのみ可能である。そうでない場合には、スキームはカスタムＡＳＩＣにより実施されるべきであり、その場合に、１ピンソリューションが好ましい。多数の今日のプログラム可能ロジックデバイスは、デジタル入力ピンにおいて約１５０ｍＶのヒステリシスを示し、これは、同じハードウェアにおけるアナログコンパレータについての仕様に関して示される約３０ｍＶよりも相当に大きい。アナログコンパレータの使用は、従って、より良い信号対雑音比を得るためには好ましいが、表されている回路は、他の従前のセンサドライバ回路に対してずっと改善された経済状態を有して依然としてマルチタッチ機能を可能にし得る。残りの回路は、図８Ｂのそれと同様に機能し、図８Ｂの回路と同じ自己、相互、及びペン送信及び受信スキームとともに使用され得る。

いくつかの代替の実施形態は、例えば、電圧追従型シグマ−デルタ・コンバータにおけるより高次のＡ／Ｄコンバータ及びより高次のＤ／Ａコンバータのような、ＡＳＩＣにおいて又はＩＣの外部にある回路において具現化され得る更なるアナログ回路を用いる解決法を含む。また、高分解能Ａ／Ｄコンバータに供給する電圧追従型バッファとして構成されるオペアンプの使用は、チャネルドライバとして使用され得る。それらの解決法は、大いに増大したシリコン占有面積要件及び関連するアナログ信号処理要件により理想的でない。

いくつかのバージョンは、駆動信号のための１つ以上の周波数を生成する数値制御型発振器を含み得る。そのような発振器は、当該分野において一般的に知られており、よく理解されている。

これより、本願で記載されている回路又は他の回路により行われ得る、タッチセンサ信号を駆動及び受信するプロセスを参照して、一般的に、様々な駆動及び受信スキームが図２乃至６及び図１３乃至１７に関して記載される。

図２は、図３乃至６、１３及び１５のシグナリング図を解釈するための凡例である。一番上において、標識記号は、様々なアナログセンサ信号周波数ｆ１（相互結合信号に使用される。）、ｆ２（同じ電極での自己検知信号に使用される。）、及びｆ３（ペン投入信号に使用される。）のために与えられる。次に、様々な信号を送信及び受信することについての標識記号が示されている。ｆ２自己信号は、送信又は駆動されるのと同じ電極で受信又は検知されるので、両側矢印により示されている。受信標識記号は、受信についての入来矢印及び何らかの微小な混合周波数シンボルのみにより示されている。ｆ３ペン周波数は、ペンがユーザによってタッチセンサ上で移動される場合に外部ペン電極から送信されるので、受信（Receive）とだけ示されている。一連のライン（行又は列）にわたる相互送信シンボルのスキャンは、幅広の矢印を通された標識記号によって示されている。それより下には、図１に示される実施形態のための好適なクロック周波数範囲がリストアップされている。

図３は、相互モード状態（自己＋受信）を示す同時駆動方法の実施形態を示し、注記において、シグナリングスキームを実現することが可能な本願の種々のピン構成を表示する図である。アレイにおいて表されているセンサ電極は、このバージョンでは、タッチスクリーン又はタッチセンサアレイの行３０２及び列３０４である。本願で論じられるように、他のタイプのタッチセンサアレイが使用されてよく、容量性マルチタッチセンサが好まれる。標識記号は、第２周波数ｆ２の自己センサ信号が夫々の行３０２及び列３０４の電極において送信され、同じ電極において検知されることを示し、検知は、駆動／受信回路構成に関して上述されたように、送信と同時に行われる。第２周波数ｆ２の自己センサ信号を検知及び受信することと同時に、第３周波数ｆ３のペンセンサ信号は、タッチスクリーン又はタッチセンサとともに使用されるペンから当然ながら送信され、全ての行及び列において受信又は検知される。表されている方法において用いられる全ての行及び列が示されているが、最低限、全ての行又は列が方法を実施するために使用されなければ成らないとは限らない。全ての行及び列のグループ又はサブグループが選択されればよい。

図４は、マルチモード状態（自己＋受信＋相互スキャン）による同時駆動方法の実施形態を示し、注記において、そのようなものを実現することが可能な種々のピン構成を表示する図である。標識記号の凡例を参照して示されるように、第１周波数ｆ１の相互アナログセンサ信号は、望ましくは５ｍｓ通算サイクルで、夫々の行３０２にわたって連続してスキャンされ、現在送信している電極を除いて全ての行３０２及び列３０４で受信される。表されるスキャンサイクルがある行に達するとき、その行における駆動受信回路は、ｆ１相互センサ信号を送信するようモードを変更する。このｆ１相互スキャニングプロセスは、その向きが重要でないとして、当然ながら、行ではなく列により行われてよい。スキャニングプロセスは、最後の行が完了するとき、最初の行から再び開始する。第２周波数ｆ２の自己センサ信号は、現在送信している電極を除いて全ての行及び列において同時に送信及び受信／検知される。最後に、第３周波数ｆ３のペンセンサ信号は、現在送信している電極を除いて全てのチャネルにおいて同時に受信される。図１３及び１４も、このシグナリングスキームについて記載する。図１３は、図４の例となるタイミングスキームにおいて使用されたのと同じ５ｍｓフレームで全てサンプリングされる、人の接触及びペンデジタイザの両方からの結果として起こる信号エネルギを示す図である。他の図と同様に、特定の期間は制限ではなく、他の期間が使用されてよい。図１４は、図１３の同時の自己、ペン、及び相互スキャンによる単一の捕捉フレームを示すタイミング図である。図１３から分かるように、ｆ２周波数自己信号の検知は、二次元形式で保持されたデータを供給する。１つの次元は、下に示されているカラムに沿って、データが検知される位置であり、もう１つの次元は、データ点の信号の大きさである。より多くのそのような二次元データは、アレイの右手に自己ｆ２データセットにおいて示されるように行から受信される。夫々のデータ点についてのバーのサイズは、信号強度を表す。検知された自己ｆ２データ点は、アレイ上で大きい長円形で示されている指のタッチによって指示されたタッチスクリーン上のタッチを示す。同様に、二次元データは、ペンｆ３周波数について受信され、受信されたペンデータは、ペンｆ３と表記されたカラムについて示され、ペンがタッチスクリーン上に置かれたことがスパイクにより示されている。行はまた、図の右側に沿ってペンｆ３データにおいて見られるようにデータスパイクを受信する。データスパイクは、表されているペン位置を中心として展開される。上述されたように、ペンｆ３データは、ペンにおいて生成されてセンサアレイに結合される（通常、容量結合される）信号を表す。それにより、ペンに対して最も近い行及び列は、より強い信号を受信し、一方、ほとんどの行及び列は、信号を検出しない。最後に、図１３において、ｆ１相互アナログセンサ信号を検知することを通じて検出されたデータは、三次元アレイとして供給される。これは、夫々の検出された信号の大きさが、それに関連した行及び列の位置を有するからである。位置は、データ点が検出されるときにアクティブな相互ＴＸラインのための行（又は列）、及びデータ点が検出される列（又は行）である。第３の次元は信号の大きさであり、図１３の一番下に表されている相互ｆ１アレイのような三次元データアレイが供給される。本願で提供される駆動／受信回路設計の１つの利点は、それらが、第３周波数ｆ３のペンデータが、自己データ及び相互結合データを検知するために用いられる同じ回路を用いて同時に受信されることを可能にすることである。通常、従前のシステムは、ペンデータを検出するために別個のアレイを必要とし、あるいは、ペンを検出するために、自己又は相互データを検知しないペンモードへ回路を切り替え、次いで、連続的なサイクルにおいて、自己又は相互信号の一方からタッチを検出するよう戻す必要があった。図１４のタイミング図に示されるように、表されているシグナリングプロセスは、５ｍｓの例となるサイクル周期にわたって１００行タッチスクリーン又はタッチセンサについて示されている。一番上のタイミング図に示されるように、全ての行及び列は、第１周波数ｆ１での相互ＴＸ信号が送信されている現在送信中の行“現在のＴＸ行”を除いて、連続してｆ２で自己センサ信号を受信し得る。その次のタイミング図は、現在送信中の相互行“相互ＴＸ”をやはり除いた全ての行及び列がペン信号ｆ３を受信し得ることを示す。ペンのタイミング図は、ペン信号が常に受信されるわけではなく、ペンがタッチスクリーン又はタッチセンサに近いか又はそれにタッチしているときにのみ受信されるので、表されている時間スケールの一部においてしか示されていない。

引き続き図１４のタイミング図を参照すると、更に次の、相互ＴＸ（ｆ１）と表記されたタイミング図は、相互信号が、行１から行１００まで順次に行をスキャンすることによって、各行において送信されることを示す。各行における期間の例は、５０μｓとして与えられる。その下のタイミング図は、相互信号受信（検知）が、タッチセンサでのタッチによっていずれかの列を通じて結合されたいずれかの相互信号を受信するよう、全ての行において行われることを示し、更にその下のタイミング図は、相互受信が、相互信号が送信されている行を除く全ての行で行われることを示す。表されているスキームは、全ての行にわたって相互アナログセンサ信号をスキャンするが、当然ながら、列が代わりにスキャンされてよく、あるいは、行及び列の両方が順にスキャンされてよい。更には、全てではない一部の行又は列が、いずれかの特定の制御スキームにおいて相互信号によりスキャンされてよい。自己信号を送信及び検知するよう、全てではない一部の行及び列のグループも選択されてよい。マルチタッチセンサへ信号を駆動し且つマルチタッチセンサから信号を受信する方法は、一般に、（ａ）マルチタッチセンサの行又は列電極を含む第１グループの電極の夫々について、夫々の電極へ接続されている夫々のシグマ−デルタＤ／Ａコンバータへ供給することによって第１グループの電極を通じて相互アナログセンサ信号を順次にスキャンすることと、（ｂ）（ａ）を実施中に、マルチタッチセンサの行電極又は列電極を有する第２グループの電極の夫々について、第２周波数で変調されたデータパターン又は第２周波数を有する自己容量アナログセンサ信号を、夫々の行又は列電極へ結合されているピン上でシグマ−デルタＤ／Ａコンバータを通じて同時に駆動することと、（ｃ）（ｂ）で使用される第２グループの電極の夫々について、行又は列電極のインピーダンスによって変更される、第１周波数及び第２周波数での検知された変更されたセンサ信号を有するタッチセンサデータを、自己及び相互の少なくとも２つの異なるモードについて同時にサンプリングすることとを含む。

図５は、マルチモード状態（受信＋相互スキャン）を示し、そのようなものを実現可能な種々のピン構成を注記において表示する同時駆動方法の実施形態である。前述のバージョンと同様に、第１周波数ｆ１の相互アナログセンサ信号は、望ましくは５ｍｓの通算サイクルで、夫々の行３０２にわたって連続してスキャンされ、現在送信中の電極を除く全ての行３０２及び列３０４で受信される。スキャンサイクルがある行に達するとき、その行における駆動受信回路は、ｆ１相互センサ信号を送信するようモードを変更する。行及び列は、当然、入れ替えられてよい。スキャニングプロセスは、最後の行が完了するとき、最初の行から再び開始する。第３周波数ｆ３のペンセンサ信号は、現在送信中のチャネルを除いた全てのチャネルにおいて、第１周波数ｆ１のセンサ信号を受信しながら同時に受信される。上述されたように、最小限、方法は、１つよりも多い電極（全ての電極を含んでよい。）のグループを選択することによって実施される。方法は、一般に、マルチタッチセンサの行又は列電極を含む第１グループの電極の夫々について、第１周波数を有する相互アナログセンサ信号を夫々の電極へ接続されている夫々のシグマ−デルタＤ／Ａコンバータへ供給することによって、第１グループの電極を通じて相互アナログセンサ信号を順次にスキャンするステップにより記載される。ｆ１相互センサ信号をスキャンしている間、マルチタッチセンサの行電極又は列電極を有する第２グループの電極の夫々について、方法は、行電極と列電極との間に結合することによって変更された、第１周波数での検知された変更されたセンサ信号を有するタッチセンサ相互データを検知する。方法は、相互データの検知と同時に、第２グループの電極の夫々について、相互検知を実施する同じＡ／Ｄコンバータを用いて、第１周波数とは異なる周波数でペンから送信されるペンアナログセンサ信号を同時にサンプリングすることを更に含んでよい。同時サンプリングは、夫々の行又は列電極を駆動するシグマ−デルタＤ／Ａコンバータと一体化された電圧追従型シグマ−デルタＡ／Ｄコンバータによって実施され得る。電圧追従型Ａ／Ｄコンバータは、第１リファレンスコンパレータ入力部及び第２コンパレータ入力部を備えたコンパレータを有しており、第２コンパレータ入力部はシグマ−デルタＤ／Ａコンバータ出力へ接続されている。一般に、図７の回路が使用されてよく、あるいは、図５で特定された回路実施形態、又は他の適切な回路のいずれかが使用されてよい。自己送信信号は、必ずしもこの特定の方法においてアクティブでない。

図６は、マルチモード状態（自己＋受信＋相互スキャン）を示し、そのようなものを実現することが可能な種々のピン構成を示す同時駆動方法の実施形態の図である。図６は、相互及び自己、並びに受信アクティブの全モードによる全信号機能を示す。標識記号及びそれらの凡例によって示されるように、第１周波数ｆ１の相互アナログセンサ信号は、望ましくは５ｍｓの通算サイクルで、夫々の行３０２にわたって連続してスキャンされ、現在相互信号を送信中である電極を含む全ての行３０２及び列３０４で受信される。このｆ１相互スキャニングプロセスは、それらの向きが重要でないとして、当然ながら、行ではなく列により行われてよい。スキャニングプロセスは、最後の行が完了するとき、最初の行から再び開始する。第２周波数ｆ２の自己センサ信号は、全ての行及び列において同時に送信及び受信／検知される。最後に、第３周波数ｆ３のペンセンサ信号は、全てのチャネルにおいて同時に受信される。他の方法に関連して説明されたように、全てに満たない一部の行又は全てに満たない一部の列のグループは、本願で記載される一般的な方法から逸脱することなしに、用いられてよい。例えば、特定のデバイスが特定の行又は列で検知すべきでなく、一般的に本願の方法を実施する場合に、それは、本願で記載されるように電極のグループを使用することになる。図１３及び１４も、このプロセスのために、自己ｆ２ＲＸ／ＴＸ（全ての列＋行・・・）の図１４の右上にある標識が、図４に関して行われるように現在送信中の行を除くべきでないことを除いて、このシグナリングスキームについて記載する。これは、挙げられている回路構成（図９乃至１１の４ピンの最小限の機能、２ピンの特別な場合、及び１ピンの特別な場合）が、相互信号を現在送信しているものでさえ、全ての行において自己ｆ２及びペンｆ３を受信することを回路モードの制御に可能にするからである。そのようなスキームの全てについて、行及び列は入れ換えられてよく、非従来的に成形されたアレイも、本願で記載される回路構成及びスキームとともに使用されてよいことが理解される。

図１５は、マルチモード状態（自己＋受信＋デュアル相互スキャン）を示す同時駆動方法の実施形態を示し、そのようなものを実現することが可能な種々のピン構成を示す図である。表されている方法は、独立した相互容量モードの間に又は他のサンプリング及び駆動モードと同時に動作が達成され得るデュアル軸スキャンを用いる。スキャンは、ｆ１相互スキャンと同時に行われる独立した相互スキャンのために更なる第４周波数を使用する。例えば、行３０２ではＴＸ（送信ｆ１）及び列３０４ではＲＸ（受信ｆ１）である。列３０４ではＴＸ相互周波数ｆ４及び行３０２ではＲＸ相互周波数ｆ４である。それらの独立した相互スキャンが進行するとき、周波数ｆ２での自己アナログセンサ信号は、全ての行及び列において送信及び検知され、ペン信号は、全ての行及び列において検知される。同じ駆動／受信回路は、その異なるモードにおいて、夫々の特定の行を繰り返すように相互スキャンを実施するよう構成されると理解される。一般に、方法は、いくつかの状況で全てに満たない行又は列を進めることができ、マルチタッチセンサの行又は列電極を有する第１グループの電極の夫々について、夫々の電極へ接続される夫々のシグマ−デルタＤ／Ａコンバータへ第１周波数を有する相互アナログセンサ信号を供給することによって、前記第１グループの電極を通じて順次に前記相互アナログセンサ信号をスキャンすることを含む。そうする間、方法は、マルチタッチセンサの行電極又は列電極を有する第２グループの電極の夫々について、第２周波数で変調されたデータパターン又は第２周波数を有する自己アナログセンサ信号を、前記第２グループの夫々の行又は列電極へ結合されるピン上でシグマ−デルタＤ／Ａコンバータを通じて同時に駆動する。前記第２グループの電極の夫々について、方法は、行又は列電極のインピーダンスによって変更される、前記第１周波数及び前記第２周波数での検知された変更されたセンサ信号を有するタッチセンサデータを、自己及び相互の少なくとも２つの異なるモードについて同時にサンプリングする。第１グループの電極及び第２グループの電極の夫々について、方法は、第１周波数及び第２周波数とは異なる第３周波数でペンから送信された第３のペンアナログセンサ信号を同時にサンプリングする。デュアル相互スキャンを達成するよう、方法は、相互アナログセンサ信号ｆ１により駆動される行又は列（この図では、列）の夫々について、第１周波数及び第２周波数とは異なり、且つ、ペン周波数が当該方法で用いられる場合に第３のペン周波数とは異なる第４周波数にある第２の相互アナログセンサ信号を、夫々のシグマ−デルタＤ／Ａコンバータを通じて、夫々の行又は列電極へ結合されているピンに順次にスキャンすることを行う。次いで、ｆ１相互信号により駆動される行又は列の夫々について、方法は、自己及び相互の少なくとも２つの異なるモードについて、第２周波数及び第４周波数で受信される変更されたセンサ信号を有するタッチセンサデータを同時にサンプリングする。方法は、夫々の行又は列電極を駆動する各シグマ−デルタＤ／Ａコンバータと一体化された電圧追従型シグマ−デルタＡ／Ｄコンバータを用いて同時のサンプリングを実現し得る。電圧追従型Ａ／Ｄコンバータは、第１リファレンスコンパレータ入力部及び第２コンパレータ入力部を備えたコンパレータを有しており、第１リファレンスコンパレータ入力部は自己アナログセンサ信号を受信し、第２コンパレータ入力部はシグマ−デルタＤ／Ａコンバータ出力へ接続されている。２つの相互信号は、様々な駆動／受信回路図で示されているように相互信号においてスイッチング又は結合によって相互モードがサイクルにおいてアクティブにされる場合に足し合わされ得る。ｆ４相互信号は、様々な実施形態で記載されるように、ｆ１相互信号と同様に、デジタルで生成されて、複数のチャネルドライバへ供給され得る。

図１２は、いくつかの実施形態に従って、タッチスクリーン機能の３つの個別のモードを表す３つの異なった同時の周波数の分解を示すＣＩＣフィルタ／デシメーション／復調／増幅／位相サンプルチェーンの実施形態を示すブロック図である。コンパレータ出力からの受信信号は、フィルタ及びデシメーションブロックへ送られる。フィルタ及びデシメーションブロックは、このバージョンでは、少なくとも最初のフィルタリング段で、ＣＩＣ（cascaded-integrator-comb）フィルタリングにより実装される。ブロック１２０２で、フィルタリングプロセスはＣＩＣ積分器から開始し、続いてブロック１２０４で、デシメータはサンプルレートを１〜４ＭＨｚまで低下させる。次に、ブロック１２０６で、ＣＩＣデシメータは、必要ならば、信号のＤＣ成分を除去するよう設けられる。ブロック１２０８で、補償ＦＩＲは、必要ならば、例えば、パスバンド・ドループ（passband droop）及び広帯域遷移領域のような、従前のＣＩＣフィルタリングの影響を補償するよう設けられる。

結果として現れるデータはブロック１２１０へ送られ、そこで、信号は直交ベースバンド復調され、生成されたＩ／Ｑデータはブロック１２１２へ送られる。そこで、振幅、位相、及び大きさが計算され、必要ならば、記憶及び更なるＤＳＰ処理のためにメモリ１２１４へ送られる前に、更にフィルタリング及びデシメーションを受け得る。夫々の信号についての時間にわたる振幅、位相、及び大きさに対する変化は、次いで、例えば、指又はペンのような、センサと相互作用するオブジェクトの存在を決定するために、使用される。通常、自己（ｆ２）信号は、ごく小さい位相シフトによって変化し、相互（ｆ１）及びペン（ｆ３）の受信信号は、振幅において変化する。直交ベースバンド復調がここでは記載されているが、これは制限でなく、多くの他の適切な復調スキームが、タッチを解釈するためにシステムによって使用可能な形態において検知信号を抽出するために使用されてよい。

図１６は、遮へい要素を有する先行技術の自己容量測定及び全ての要素が同時に駆動される本発明を示す図である。本願における回路の１つの重大な利点は、本願の回路及び方法が有効にすることでセンサアレイ内の全ての行及び列が駆動される場合に、タッチセンサに存在する導電性汚濁（conductive contaminant）によって引き起こされるノイズが大いに低減される点で、図から明らかである。

図１のシステムブロック図を参照し直すと、システムは、当業者が本明細書及び以下の構成方向を十分に理解した後に実施することができるいくつかの機能ブロックを含む。

［ディザ生成部］
本発明のいくつかの実施形態は、システム及び外部ノイズのとても似ているサンプリングを達成するか、あるいは、代替的に、各チャネルについて単純な遅延を導入して、制御された同じディザ及びセミランダムなディザ生成を可能にする方法として、全てのチャネルで同じディザを使用する。

単一のディザ信号生成部が、デバイスの全てのドライバチャネルにディザ信号を供給するために使用される。いくつかの場合及びモードにおいて、外部ノイズ認識を同時にサンプリングすることを改善するように、全てのディザ信号を同じ瞬時値に設定することが有益であり得るが、いくつかの場合には、チャネル間でセミランダムなディザを有することが有益になり得る。ディザ混合がチャネルドライバ（非共通のディザ源）で起こる場合に、たった４つのポジションの簡単なレジスタ遅延スキームは、チャネルごとの十分な弁別を可能にする。

本発明のいくつかの実施形態は、自己容量モード信号並びに例えば、相互容量受信及び／又はペン受信信号のような、関心のある他の信号においてヒステリシス及び量子化を克服するために基準として使用される連続的な低周波且つ低振幅の自己容量信号と組み合わせて、成形されたディザの使用を介して、改善された分解能を提供する。

シグマ−デルタＡ／Ｄコンバータにおいて、ディザノイズは、分解能を改善するために、且つ、デジタル１ビットＡＤＣ入力又はコンパレータにおいて固有ヒステリシスを克服するために、使用される。現在のハードウェアでは、これは、３０ｍＶと低いか、又は２００ｍＶと高くてよい。ディザによらないと、ヒステリシスは、ヒステリシス閾値が越えられる点と基準電圧を一致させるのに必要な値を超えてＳＤ ＡＤＣのＤＡＣ部がＲＣフィルタを充電しなければならないことによって引き起こされる量子化に起因して、分解能の低減を引き起こす。このプロセスは、次いで、逆にされる必要があり、ＲＣ電圧は、下限ヒステリシス境界を通るよう放電されなければならない。これは、段々の“量子化”応答を生じさせる。

ディザを加えることは、続くフィルタリングによって容易に除去される既知のノイズをシステムに導入する方法である。ディザリングは、信号をランダムに上限又は下限ヒステリシス境界のより近くに有効に動かすので、実際の信号は、より平均的に上限及び下限閾値をトリップすることができる。低周波且つ低振幅の連続的に変化するアナログ信号を使用することはまた、ある程度この効果を達成する。低振幅（例えば、３０ｍＶから３００ｍＶ）の連続周波数と組み合わせてディザを使用することによって、大きいヒステリシスでさえ、連続的な周波数で全ての自己測定を可能にしながら、関心のある他の低振幅信号のために克服され得る。

［高度な変調スキーム］
本発明のいくつかの実施形態は、例えば、ＰＳＫのような、よく知られている変調スキームを使用するが、駆動周波数と同じ周波数でコヒーレント干渉信号を除去することを新規な方法において対象にする。例えば、図１７は、ＰＳＫコヒーレント同期復調を表す。単周波数信号は、数値制御型発振器（numerically controlled oscillator）（ＮＣＯ）により生成され、５０％デューティサイクルの１８０度位相シフト変調に通され得る。この信号はディザリングされ、次いで、本願における技術に従って、自己アナログセンサ信号としてタッチセンサ電極へ駆動される。回復又は検知された自己信号はフィルタリング及びデシメーションを受け、そして、ベースバンド連続無移相変調信号を生成するよう５０％デューティサイクル１８０度変調に対して復調される。信号周波数は、この場合に同じ周波数にある如何なるコヒーレント干渉信号も低減又は大いに除去されるという利点により、回復される。

他の例として、ＦＳＫコヒーレント同期復調スキームが代わりに使用され得る。デュアル周波数信号は、５０％デューティサイクルにより生成され得る。回復された信号はフィルタリング及びデシメーションを受け、そして、ベースバンド連続単周波数（ＤＣ）信号を生成するよう、５０％デューティサイクルに対して復調される。信号周波数は、この場合に同じ周波数にある如何なるコヒーレント干渉信号も低減又は大いに除去されるという利点により、回復される。

［ＣＩＣデシメータ］
ＣＩＣデシメータフィルタの例となるバージョンにおいて、チャネルドライバからの信号は、ＣＩＣフィルタ（図１８に示される例となる性能及び速度）により、１ビット高周波信号から、よりずっと低い周波数の高分解能信号に変換され、フィルタリングされ、デシメーションされる。４００：１乃至１００：１のデシメーションダウン比範囲は、サンプルごとに１４乃至１６ビットの分解能及び１乃至４ＭＨｚの最終的な信号を生み出す。それらの値は、分解能、サンプル速度、及び電力消費を改善するよう調整され得る。デシメーションされたチャネル信号は、異なるモード信号を含み（例えば、２００ｋＨｚにある自己容量信号、例えば、１００ｋＨｚにある相互容量信号、例えば、１５０ｋＨｚにあるペン受信信号、及び更には、不要なノイズ信号）、それらの信号は、それらの各々の経路に分けられて、更に処理される必要がある。

［位相及び振幅検出部］
多くのよく知られた方法が信号の位相及び振幅を決定し、信号群から特定の信号を取り出すために存在する（ＩＱ復調が最も技術的である。）が、本明細書のために且つ簡単のために、Goertzel法は、フレーム単位で夫々の信号の位相及び振幅を分解するのに十分である。様々な実施において、Goertzel法は、上述された高度なノイズ低減変調スキームを扱うために変更され得るが、例えば、静電気ペンがＦＳＫ、ＰＳＫ、振幅、又は位相変調を用いてデジタル情報を検知しているか、あるいは、信号間のタイミングが憂慮される場合には、制限され得る。このデジタルデータを捕捉することは、ペン信号経路上でより高度なスキームを必要とする。それらのスキームは、業界においてよく理解されている。

［シークエンシング生成部］
異なる構成のタッチスクリーンが駆動され、結果として現れるデータが既知の制御された方法でメモリにマッピングされることを可能にするよう、如何なるドライバチャネルも如何なるドライバ順序にも置かれることを可能にするとともに、結果として得られるデータがメモリの既知の領域にマッピングされることを可能にするコンフィグレーションの方法が必要とされる。それにより、より高度なブロブ（blob）（大きいノイジーなタッチスクリーン接触）追跡に必要とされるプロシージャは、異なるサイズ及び形状のセンサのためのドライバ又はコードのカスタマイズを必要としない最適化された系統だった方法でメモリにアクセスすることができる。これは、通常、コンフィグレーションアレイと、結果として得られるデータが如何にしてメモリにマッピングされるかの定義と、いつどのようにしてセンサアレイが駆動されるかの定義とを必要とする。

［設定可能なメモリマップド領域］
メモリアレイブロックは、コンフィグレーションアレイ、結果として得られる２Ｄ及び３Ｄ信号レベルアレイ、バッファアレイ、フィルタ結果アレイ、並びに較正アレイを記憶するメモリを含む。

［フィルタモジュール］
例えば、ベースライン較正減算、正規化、及びフィルタリングのような、夫々のタスクを自動化するために、フィルタモジュールは、受信データを処理するようフレームデータ受信の間に及び／又はフレーム間で作動する。相互容量の場合に、行駆動の完了直後に列データを処理することは、フィルタ処理が受信データの次のラインのメモリアクセスと干渉しない限りは、理想的である。高度なメモリアクセススキームが、同時アクセスの問題を防ぐために使用され得、あるいは、バッファスキームが、次のバッファフレームが満たされるときに１つのバッファ内のデータを変更するために使用され得る。

［プロセッサシステム］
当該分野においてよく知られている一般常識である。図１に表されるように、ＡＳＩＣ又はＦＰＧＡのための如何なる適切なプロセッサコアも、様々な実施において使用され得る。

［フィルタ方法］
ノイズを含む同時のサンプリングされたデータを使用する、本願におけるノイズ除去のための新規の方法は、サンプリングされたデータにおいてコモンモード比例変化として現れるノイズの識別及び除去を通じて、タッチデータ内のコヒーレントな又はスプリアスの干渉ノイズ信号を除去することを対象とする。

ｐＣａｐ（Projected Capacitive）（投影型容量）センサにおけるタッチデータ内のコモンモード比例ノイズの減算は、本発明の同時サンプリング特性により唯一可能な技術である。システムにタッチするユーザは、アンテナとなり、システム内にノイズを投入することがある。代替的に、ユーザは、事実上、システムにおいてコモンモードノイズに対するドレインとなり得る。ノイズはタッチ位置でしか見られず、ノイズはタッチエネルギに比例するので、違いを見分けることは不可能である。ハードタッチは、通常、指の湾曲及び加えられる圧力に起因してタッチの中心で最も高い容量結合をもたらす。指は、ノイズの低インピーダンスソース又はシンクと見なされ得る。指の側でのタッチ計測は、キャパシタ板の面積及び距離により中心でのタッチ測定の半分のタッチエネルギしか有さない。中心読み込みにおけるノイズは１０のＳＮＲを有し、側面読み込みも１０のＳＮＲを有することになる。

タッチ読み込みが時間又は復調方法においてランダム化され又は分割される場合に、如何なる時点でもノイズエネルギに対するタッチエネルギを知る可能性はなく、時間にわたる平均ノイズのみが知られる。本発明の自己容量信号モードは、同じ変調スキーム及びフィルタリングを用いて同時に全ての行及び列をサンプリングするので、全ての行及び列は、タッチプロファイルエネルギに対して正又は負としてノイズのインパルスを示す。相互容量信号モードは、同時の交互ライン（列）受信を伴うラインスキャン（行）モードであるから、全ての交互ライン（列）は、駆動されるライン（行）の下でのタッチプロファイルエネルギに対して正又は負としてノイズのインパルスを示す。自己及び相互両方のデータを使用すると、フレームごとのノイズ変化は識別され、線形又は非線形な技術により直接に低減され得る。

図１９は、駆動、ディザ、及び追従（検知）信号を示す駆動チャネル信号の簡単なシミュレーション例である。自己駆動信号１９０２と、相互駆動信号１９０４と、低周波ディザ信号１９０６と、ドライバの目標値追従ノードである仮想信号ノードへ駆動されるそれらの信号の和（Ｓ＋Ｍ＋Ｄ）１９０８と、シグマ−デルタ追従回路によってセンサ電極に駆動されるそのままで駆動／受信回路のサンプリングされたセンサ信号を表す、結果として現れるシグマ−デルタ追従信号１９１０とが表されている。

［結論、効果及び適用範囲］
本発明のいくつかの実施形態に従うドライバチャネル回路は、マルチタッチシステムの発展、性能、柔軟性、及びイミュニティを高める装置及び方法を提供する。

本発明のいくつかの実施形態が図示及び記載されているが、本発明はそれらに制限されず、様々に具現化され得ることが、はっきりと理解されるべきである。前述の記載から、明らかなように、様々な変更は、特許請求の範囲によって定義される発明の主旨及び適用範囲から逸脱することなしに行われ得る。然るに、発明の適用範囲は、説明されている実施形態によってのみ決定されるべきではない。

複数の個別的な発明が本願は記載されている。発明は、別々に及び組み合わせて特許される。本願で記載される特徴の結合は、制限であると解釈されるべきではなく、本願における特徴は、発明に従って如何なる実用的な組み合わせ及び部分的組み合わせにおいても使用され得る。本明細書は、従って、本願における特徴の如何なる実用的な組み合わせ又は部分的組み合わせのためのサポートも提供すると解釈されるべきである。上述された様々なシグナリング及び信号処理機能は、ハードウェア又はソフトウェアのいずれかで実装され得る。

当業者は、本発明の開示から、本願で記載される対応する実施形態と実質的に同じ結果を達成するか又は実質的に同じ機能を実施する、現在存在しているか又は将来開発されるプロセス、マシン、製品、組成物、手段、方法、又はステップが、本発明に従って利用されると容易に認識するだろう。然るに、添付の特許請求の範囲は、それらの適用範囲内にそのようなプロセス、マシン、製品、組成物、手段、方法、又はステップを含めるよう意図される。

Claims (30)

1. マルチタッチセンサのためのタッチセンサドライバ及びレシーバ回路であって、
   複数の駆動／受信回路であり、夫々の駆動／受信回路が、
   第１コンパレータ入力部、第２コンパレータ入力部、及びコンパレータ出力部を定義する電圧追従型シグマ−デルタＡ／Ｄコンバータと、
   前記コンパレータ出力部へ結合されるコンバータ入力部、及び前記第１コンパレータ入力部へ結合されるコンバータ出力部を定義するシグマ−デルタＤ／Ａコンバータと、
   前記コンバータ出力部へ結合されるシグマ−デルタ出力フィルタと、
   前記マルチタッチセンサの夫々の行又は列電極と
   を有する、前記複数の駆動／受信回路と、
   前記複数の駆動／受信回路の夫々の前記第１コンパレータ入力部へ結合され、第１周波数で相互アナログセンサ信号を、及び前記第１周波数とは異なる第２周波数で自己アナログセンサ信号を生成するよう構成される駆動信号生成回路と
   を有し、
   前記複数の駆動／受信回路のうちの少なくとも１つの駆動／受信回路は、前記シグマ−デルタＤ／Ａコンバータの前記コンバータ出力部へ前記自己アナログセンサ信号及び前記相互アナログセンサ信号の両方を駆動する第１モードで動作するよう構成され、且つ、前記自己アナログセンサ信号を検知するよう構成され、前記複数の駆動／受信回路のうちの少なくとも１つの駆動／受信回路は、前記シグマ−デルタＤ／Ａコンバータの前記コンバータ出力部へ前記自己アナログセンサ信号を駆動する第２動作モードで動作するよう構成され、且つ、前記自己アナログセンサ信号及び前記相互アナログセンサ信号の両方を同時に検知するよう構成される、
   タッチセンサドライバ及びレシーバ回路。
2. 前記電圧追従型シグマ−デルタＡ／Ｄコンバータの前記コンパレータ出力部へ結合されるデジタルフィルタと、
   前記デジタルフィルタへ結合され、前記同時に検知された相互アナログセンサ信号及び自己アナログセンサ信号を分離するよう構成される復調回路と
   を更に有する請求項１に記載のタッチセンサドライバ及びレシーバ回路。
3. 前記複数の駆動／受信回路のうちの少なくとも１つの駆動／受信回路は、前記第１周波数及び前記第２周波数とは異なる第３周波数でペンアナログセンサ信号を検知するよう構成され、前記デジタルフィルタは、前記同時に検知されたペンアナログセンサ信号を分離し且つフィルタ処理するよう構成される、
   請求項２に記載のタッチセンサドライバ及びレシーバ回路。
4. 前記複数の駆動／受信回路が実装されるフィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）デバイスを更に有し、
   各シグマ−デルタＤ／Ａコンバータの前記コンバータ出力部は、前記ＦＰＧＡデバイスの夫々のセンサ駆動ピンへ結合され、
   各シグマ−デルタ出力フィルタの少なくとも一部は、前記ＦＰＧＡデバイスの外部で前記夫々のセンサ駆動ピンへ結合され、
   前記駆動／受信回路のデジタル部分は、前記電圧追従型シグマ−デルタＡ／Ｄコンバータの前記コンパレータ出力部へ結合され、前記電圧追従型シグマ−デルタＡ／Ｄコンバータが前記第２コンパレータ入力部での入力リファレンスに従っているときに、前記コンパレータ出力部での信号の変化を測定することによって、前記夫々の行又は列電極のインピーダンスによって引き起こされる該夫々の行又は列電極での検知駆動信号の変化を決定するよう構成される、
   請求項１に記載のタッチセンサドライバ及びレシーバ回路。
5. 夫々の駆動／受信回路は、
   リファレンス入力部、及び前記ＦＰＧＡデバイスのリファレンスピンへ結合するリファレンス出力部を定義し、前記第２コンパレータ入力部へ結合されるシグマ−デルタＤ／Ａコンバータと、
   前記ＦＰＧＡデバイスの前記リファレンスピンへ結合され、少なくとも一部が前記ＦＰＧＡデバイスの外部にあるアナログフィルタと、
   前記電圧追従型シグマ−デルタＡ／Ｄコンバータの第１コンパレータ入力部へ結合され、センサ駆動ピンへ外部から結合される前記ＦＰＧＡデバイスのフィードバックピンと、
   前記電圧追従型シグマ−デルタＡ／Ｄコンバータの前記第２コンパレータ入力部へ結合され、前記アナログフィルタへ結合される前記ＦＰＧＡデバイスの制御ピンと
   を有する、
   請求項４に記載のタッチセンサドライバ及びレシーバ回路。
6. 夫々の駆動／受信回路は、
   リファレンス入力部、及び前記第２コンパレータ入力部へ結合するとともに前記ＦＰＧＡデバイスのリファレンスピンへ結合されるリファレンス出力部を定義するシグマ−デルタＤ／Ａコンバータと、
   前記ＦＰＧＡデバイスの前記リファレンスピンへ結合され、少なくとも一部が前記ＦＰＧＡデバイスの外部にあるアナログフィルタと、
   前記電圧追従型シグマ−デルタＡ／Ｄコンバータの第１コンパレータ入力部へ結合され、センサ駆動ピンへ外部から結合される前記ＦＰＧＡデバイスのフィードバックピンと、
   前記電圧追従型シグマ−デルタＡ／Ｄコンバータの前記第２コンパレータ入力部へ結合され、前記アナログフィルタへ結合される前記ＦＰＧＡデバイスの制御ピンと
   を更に有する、
   請求項４に記載のタッチセンサドライバ及びレシーバ回路。
7. 夫々の駆動／受信回路は、
   前記ＦＰＧＡデバイスの内部での前記第１コンパレータ入力部と前記コンバータ出力部との間の結合と、
   前記ＦＰＧＡデバイスの内部での前記第２コンパレータ入力部への結合と
   を更に有し、
   前記駆動信号生成回路は、
   前記自己アナログセンサ信号のソースへ結合される第１リファレンス入力部、及び第１マルチプレクサ入力部へ結合される第１リファレンス出力部を定義する第１シグマ−デルタＤ／Ａコンバータと、
   前記相互アナログセンサ信号のソースへ結合される第２リファレンス入力部、及び第２マルチプレクサ入力部へ結合される第２リファレンス出力部を定義する第２シグマ−デルタＤ／Ａコンバータと
   を更に有する、
   請求項４に記載のタッチセンサドライバ及びレシーバ回路。
8. 夫々の駆動／受信回路は、前記夫々の行又は列電極へ結合される信号ピンへ接続されるフィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）又は特定用途向け集積回路（ＡＳＩＣ）回路と、前記信号ピンへ結合される外部アナログフィルタコンポーネントとを有する、
   請求項１に記載のタッチセンサドライバ及びレシーバ回路。
9. 前記相互アナログセンサ信号は、少なくとも前記第１周波数を含む複数の周波数を有する、
   請求項１に記載のタッチセンサドライバ及びレシーバ回路。
10. 前記相互アナログセンサ信号は、相互結合された容量センサ信号である、
    請求項１に記載のタッチセンサドライバ及びレシーバ回路。
11. 前記自己アナログセンサ信号は、少なくとも前記第２周波数を含む複数の周波数を有する、
    請求項１に記載のタッチセンサドライバ及びレシーバ回路。
12. 前記自己アナログセンサ信号をディザするよう構成される回路
    を更に有する請求項１に記載のタッチセンサドライバ及びレシーバ回路。
13. 前記駆動／受信回路は、前記同時に検知された自己アナログセンサ信号及び相互アナログセンサ信号に基づきコモンモード比例ノイズを減じるよう構成される、
    請求項１に記載のタッチセンサドライバ及びレシーバ回路。
14. 前記電圧追従型シグマ−デルタＡ／Ｄコンバータは、２つの集積回路ピンへ接続される差動デジタル入力回路を有する前記コンパレータ入力部により構成される、
    請求項１に記載のタッチセンサドライバ及びレシーバ回路。
15. マルチタッチセンサへ信号を駆動し且つ該マルチタッチセンサから信号を受信する方法であって、
    （ａ）前記マルチタッチセンサの行又は列電極を有する第１グループの電極の夫々について、夫々の行又は列電極へ結合される夫々のシグマ−デルタＤ／Ａコンバータへ第１周波数を有する相互アナログセンサ信号を供給することによって、前記第１グループの電極を通じて順次に前記相互アナログセンサ信号を駆動することと、
    （ｂ）（ａ）を実施中に、前記マルチタッチセンサの行又は列電極を有する第２グループの電極の夫々について、第２周波数で変調されたデータパターン又は第２周波数を有する自己アナログセンサ信号を、前記第２グループの夫々の行又は列電極へ結合される夫々のシグマ−デルタＤ／Ａコンバータを通じて同時に駆動することと、
    （ｃ）（ｂ）で使用される前記第２グループの電極の夫々について、前記第２グループの電極のインピーダンスによって変更され、且つ、夫々の行又は列電極に結合される信号による検知信号の変化により変更される、前記第１周波数及び前記第２周波数での検知された変更されたセンサ信号を有するタッチセンサデータを、自己及び相互の少なくとも２つの異なるモードについて同時にサンプリングすることと
    を有する方法。
16. 前記同時にサンプリングすることは、夫々の行又は列電極に結合を駆動する各シグマ−デルタＤ／Ａコンバータと一体化した電圧追従型シグマ−デルタＡ／Ｄコンバータによって実施され、該電圧追従型シグマ−デルタＡ／Ｄコンバータは、前記自己アナログセンサ信号を受信する第１リファレンスコンパレータ入力部と、前記シグマ−デルタＤ／Ａコンバータの出力部へ接続される第２コンパレータ入力部とを備えたコンパレータを有する、
    請求項１５に記載の方法。
17. （ｃ）は、前記第１グループの電極及び前記第２グループの電極の夫々について、前記第１周波数及び前記第２周波数とは異なる第３周波数でペンから送信される第３ペンアナログセンサ信号を同時にサンプリングすることを更に有する、
    請求項１５に記載の方法。
18. （ｄ）前記相互アナログセンサ信号により（ｂ）で駆動されない行又は列電極の夫々について、前記第２グループの夫々の行及び列電極へ結合されるピン上に夫々のシグマ−デルタＤ／Ａコンバータを通じて順次に第２相互アナログセンサ信号を駆動し、該第２相互アナログセンサ信号は、ペン周波数が当該方法で用いられる場合に前記第１周波数及び前記第２周波数とは異なり且つ第３ペン周波数とは異なる第４周波数を有する、ことと、
    （ｅ）（ｂ）で駆動される行又は列電極の夫々について、自己及び相互の少なくとも２つの異なるモードについてタッチセンサデータを同時にサンプリングし、該タッチセンサデータは、前記第２周波数及び前記第４周波数での受信された変更されたセンサ信号を有する、ことと
    を更に有する請求項１５に記載の方法。
19. 前記相互アナログセンサ信号は、相互結合された容量センサ信号である、
    請求項１５に記載の方法。
20. 前記自己アナログセンサ信号は、前記第１周波数での連続的な干渉信号を拒絶するよう５０％デューティサイクルデジタル信号により変調されたキャリア波を有する、
    請求項１５に記載の方法。
21. 同時にサンプリングされた前記自己及び相互の少なくとも２つの異なるモードについてのタッチセンサデータに基づきコモンモード比例ノイズを減じること
    を更に有する請求項１５に記載の方法。
22. デジタル周波数生成器を制御することによって前記自己アナログセンサ信号又は前記相互アナログセンサ信号の周波数を調整すること
    を更に有する請求項１５に記載の方法。
23. マルチタッチセンサへ信号を駆動し且つ該マルチタッチセンサから信号を受信する方法であって、
    （ａ）前記マルチタッチセンサの行又は列電極を有する第１グループの電極の夫々について、夫々の行又は列電極へ結合される夫々のシグマ−デルタＤ／Ａコンバータへ第１周波数を有する相互アナログセンサ信号を供給することによって、前記第１グループの電極を通じて順次に前記相互アナログセンサ信号を駆動することと、
    （ｂ）前記マルチタッチセンサの行又は列電極を有する第２グループの電極の夫々について、前記第１グループの電極の中の行又は列電極と前記第２グループの電極の中の行又は列電極との間を結合することによって変更される、前記第１周波数での検知された変更されたセンサ信号を有するタッチセンサ相互データを夫々のＡ／Ｄコンバータによって検知することと、
    （ｃ）前記第２グループの電極の夫々について（ｂ）の検知と同時に、（ｂ）の検知を実施する同じ前記夫々のＡ／Ｄコンバータを用いて、前記第１周波数とは異なる周波数でペンから送信されるペンアナログセンサ信号を同時にサンプリングすることと
    を有する方法。
24. 前記同時にサンプリングすることは、夫々の行又は列電極を駆動する夫々のシグマ−デルタＤ／Ａコンバータと一体化された夫々の電圧追従型シグマ−デルタＡ／Ｄコンバータである前記夫々のＡ／Ｄコンバータによって実施され、前記電圧追従型シグマ−デルタＡ／Ｄコンバータは、第１リファレンスコンパレータ入力部と、前記シグマ−デルタＤ／Ａコンバータの出力部へ接続される第２コンパレータ入力部とを有する、
    請求項２３に記載の方法。
25. 第１コンパレータ入力部、第２コンパレータ入力部、及びコンパレータ出力部を定義する電圧追従型シグマ−デルタＡ／Ｄコンバータと、
    前記コンパレータ出力部へ結合されるコンバータ入力部、及び前記第２コンパレータ入力部へ結合され、センサへ結合するよう構成されるコンバータ出力部を定義するシグマ−デルタＤ／Ａコンバータと、
    前記コンバータ出力部へ結合されるシグマ−デルタ出力フィルタと
    を有し、
    前記電圧追従型シグマ−デルタＡ／Ｄコンバータは、前記シグマ−デルタＤ／Ａコンバータを通じて前記第２コンパレータ入力部へ結合される前記コンバータ出力部でフィードバック信号を生成することによって、前記第１コンパレータ入力部でのリファレンス信号に従うよう構成される、
    駆動／受信回路。
26. 前記第１コンパレータ入力部へ結合され、１つ以上の第１周波数で相互アナログセンサ信号を生成するよう構成される駆動信号生成回路を更に有し、
    当該駆動／受信回路は、第１モードにおいて、前記相互アナログセンサ信号を単一の行又は列電極へ駆動するよう構成され、当該駆動／受信回路は、第２モードで、前記単一の行又は列電極から前記相互アナログセンサ信号を検知するよう構成され、当該駆動／受信回路は、両方のモードにおいて、前記第１周波数とは異なる１つ以上のペン周波数でペンアナログセンサ信号を同時に検知するよう構成される、
    請求項２５に記載の駆動／受信回路。
27. 前記駆動信号生成回路は、前記第１モードにおいて、前記第１周波数とは異なる１つ以上の第２周波数で自己アナログセンサ信号を同時に生成するよう、且つ、該自己アナログセンサ信号を同時に検知するよう構成される、
    請求項２６に記載の駆動／受信回路。
28. 前記駆動信号生成回路は、前記第２モードにおいて、前記第１周波数とは異なる第２周波数で自己アナログセンサ信号を同時に生成するよう、且つ、該自己アナログセンサ信号を同時に検知するよう構成される、
    請求項２６に記載の駆動／受信回路。
29. 前記コンパレータ出力部へ結合されるデジタルフィルタ回路及び復調回路を更に有し、該デジタルフィルタ回路及び復調回路は、前記同時に検知されたペンアナログセンサ信号を分離し且つフィルタ処理するよう構成される、
    請求項２６に記載の駆動／受信回路。
30. 前記相互アナログセンサ信号は、相互結合された容量センサ信号である、
    請求項２６に記載の駆動／受信回路。