JP6738690B2 - Ceramic wiring board manufacturing method - Google Patents
Ceramic wiring board manufacturing method Download PDFInfo
- Publication number
- JP6738690B2 JP6738690B2 JP2016166932A JP2016166932A JP6738690B2 JP 6738690 B2 JP6738690 B2 JP 6738690B2 JP 2016166932 A JP2016166932 A JP 2016166932A JP 2016166932 A JP2016166932 A JP 2016166932A JP 6738690 B2 JP6738690 B2 JP 6738690B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- plating
- main surface
- forming step
- ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000919 ceramic Substances 0.000 title claims description 76
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000010410 layer Substances 0.000 claims description 123
- 239000002344 surface layer Substances 0.000 claims description 60
- 239000000758 substrate Substances 0.000 claims description 44
- 238000007747 plating Methods 0.000 claims description 40
- 239000004020 conductor Substances 0.000 claims description 39
- 238000000034 method Methods 0.000 claims description 30
- 238000009713 electroplating Methods 0.000 claims description 25
- 229910052751 metal Inorganic materials 0.000 claims description 19
- 239000002184 metal Substances 0.000 claims description 19
- 150000001875 compounds Chemical class 0.000 claims description 12
- 239000010953 base metal Substances 0.000 claims description 10
- 229910052802 copper Inorganic materials 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 10
- 229910001020 Au alloy Inorganic materials 0.000 claims description 9
- 238000004544 sputter deposition Methods 0.000 claims description 9
- 229910052721 tungsten Inorganic materials 0.000 claims description 9
- 229910000990 Ni alloy Inorganic materials 0.000 claims description 8
- 229910052797 bismuth Inorganic materials 0.000 claims description 8
- 229910052718 tin Inorganic materials 0.000 claims description 8
- 238000007772 electroless plating Methods 0.000 claims description 7
- 229910052745 lead Inorganic materials 0.000 claims description 7
- 229910052725 zinc Inorganic materials 0.000 claims description 7
- 238000007751 thermal spraying Methods 0.000 claims description 3
- 238000007740 vapor deposition Methods 0.000 claims description 3
- 239000010931 gold Substances 0.000 description 71
- 229910017709 Ni Co Inorganic materials 0.000 description 18
- 229910003267 Ni-Co Inorganic materials 0.000 description 18
- 229910003262 Ni‐Co Inorganic materials 0.000 description 18
- 239000010949 copper Substances 0.000 description 15
- 238000001465 metallisation Methods 0.000 description 14
- 229910045601 alloy Inorganic materials 0.000 description 10
- 239000000956 alloy Substances 0.000 description 10
- 239000011248 coating agent Substances 0.000 description 10
- 238000000576 coating method Methods 0.000 description 10
- 239000011133 lead Substances 0.000 description 8
- 239000011135 tin Substances 0.000 description 8
- 239000011701 zinc Substances 0.000 description 6
- 239000003054 catalyst Substances 0.000 description 5
- 238000010304 firing Methods 0.000 description 5
- 239000002574 poison Substances 0.000 description 5
- 231100000614 poison Toxicity 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 5
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 229910002708 Au–Cu Inorganic materials 0.000 description 3
- 229910017392 Au—Co Inorganic materials 0.000 description 3
- 229910017398 Au—Ni Inorganic materials 0.000 description 3
- 229910017770 Cu—Ag Inorganic materials 0.000 description 3
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 3
- 229910052793 cadmium Inorganic materials 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000002241 glass-ceramic Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 150000007522 mineralic acids Chemical class 0.000 description 2
- 150000007524 organic acids Chemical class 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910017309 Mo—Mn Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 229910000416 bismuth oxide Inorganic materials 0.000 description 1
- 238000010344 co-firing Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- TYIXMATWDRGMPF-UHFFFAOYSA-N dibismuth;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Bi+3].[Bi+3] TYIXMATWDRGMPF-UHFFFAOYSA-N 0.000 description 1
- 238000007606 doctor blade method Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- -1 for example Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000000696 magnetic material Substances 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000010944 silver (metal) Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Description
本発明は、例えば高周波帯域の信号伝達を効率良く行うことができるセラミックス配線基板の製造方法に関する。 The present invention relates to a method of manufacturing a ceramic wiring board that can efficiently perform signal transmission in a high frequency band, for example.
従来、高周波帯域の信号伝達を効率よく行うことができるセラミックス配線基板の導体には、低抵抗である、Au、Ag、Cuが、目的に応じて用いられる。
ここで、Agは、湿度の高い状態で電界が加わった場合には、マイグレーションが発生して電気的不具合(ショート等)が発生するおそれがあり、高信頼性を考えた場合、Agの使用には、検討の余地がある。
Conventionally, low resistance Au, Ag, and Cu are used for the conductor of the ceramics wiring board capable of efficiently transmitting a signal in a high frequency band according to the purpose.
Here, Ag may cause migration and electrical failure (such as a short circuit) when an electric field is applied in a high humidity state. Considering high reliability, Ag is suitable for use. Has room for consideration.
また、Cuについては、応用性の観点から、例えば焼成雰囲気において、大気雰囲気中で焼成することができる抵抗体を設ける場合、酸化による特性損失が生じるため、その使用には検討の余地がある。 Further, from the viewpoint of applicability, with respect to Cu, when a resistor that can be fired in the air is provided, for example, in a firing atmosphere, characteristic loss occurs due to oxidation, and therefore there is room for consideration for its use.
従って、高信頼性及び応用性(例えば大気雰囲気焼成)の要求に対しては、Au導体の使用が適切であると考えられる。なお、このAu導体は、例えばAuからなる又はAuを主成分とするAuメタライズによって形成される。 Therefore, it is considered that the use of the Au conductor is suitable for the requirements of high reliability and applicability (for example, firing in the atmosphere). The Au conductor is formed by Au metallization made of Au or containing Au as a main component, for example.
また、セラミックス配線基板の組み付け工程の一例として、半田実装方法があるが、Auメタライズを使用したセラミックス配線基板に従来の半田実装方法を用いると、半田によりAuメタライズが合金化されて吸収される現象(いわゆるAuメタライズの半田食われ)が発生し、Au導体のパターンが消失することがある。 Further, there is a solder mounting method as an example of the assembly process of the ceramic wiring board. When the conventional solder mounting method is used for the ceramic wiring board using Au metallization, the Au metallization is alloyed and absorbed by the solder. (So-called solder metallization of Au metallization) may occur, and the Au conductor pattern may disappear.
この対策として、図6に示すように、セラミックス基板(P1)上のAuメタライズ(P2)の表面に、Ni又はNi系合金からなる第1被膜(P3)を設けるとともに、第1被膜(P3)の表面に、Au又はAu系合金からなる第2被膜(P4)を設ける技術が知られている。 As a countermeasure against this, as shown in FIG. 6, a first coating (P3) made of Ni or a Ni-based alloy is provided on the surface of the Au metallization (P2) on the ceramic substrate (P1), and the first coating (P3) is provided. There is known a technique of providing a second coating (P4) made of Au or an Au-based alloy on the surface of the.
なお、前記Auメタライズ中には、用途により、Bi等の成分が含まれる事例がある。
また、下記特許文献1には、上述した技術に関連した内容として、Auメタライズ上に、無電解メッキによって、Ni系合金被膜を形成する技術が開示されている。
Note that there are cases where components such as Bi are contained in the Au metallization depending on the application.
Further, Patent Document 1 below discloses a technique related to the above-described technique, in which a Ni-based alloy coating film is formed on Au metallization by electroless plating.
しかしながら、上述した従来技術により、Auメタライズ上に、無電解メッキによって、Ni系合金の被膜を形成する場合には、Bi等の成分がNiメッキの際の触媒毒として機能するので、Auメタライズ上にNi系合金の被膜を形成することは容易ではない。 However, when the Ni-based alloy coating film is formed on the Au metallization by electroless plating according to the above-described conventional technique, components such as Bi function as catalyst poisons during Ni plating. It is not easy to form a Ni-based alloy coating on the substrate.
また、これとは別のセラミックス配線基板の製造方法として、スパッタリング法によって形成した金属層の表面にメッキを施す方法がある。しかし、スパッタリングにより形成される金属層として一般的に使用されるTiは磁性体であり、高周波帯域での渦電流損失が大きいといった問題が考えられるため、必ずしも好ましくはない。 Another method of manufacturing a ceramic wiring board, which is different from this, is a method of plating the surface of a metal layer formed by a sputtering method. However, Ti, which is generally used as a metal layer formed by sputtering, is a magnetic material and may cause a problem of large eddy current loss in a high frequency band, and is not always preferable.
本発明は、かかる背景に鑑みてなされたものであり、Auメタライズである導体層の表面に、Ni又はNi系合金により好適に被膜を形成できるセラミックス配線基板の製造方法を提供するものである。 The present invention has been made in view of such a background, and provides a method for manufacturing a ceramics wiring board capable of suitably forming a coating film of Ni or a Ni-based alloy on the surface of a conductor layer made of Au metallization.
(1)本発明の第1局面は、セラミックス基板上に配線を形成したセラミックス配線基板の製造方法において、前記配線を形成する工程として、Bi、Pb、Cu、Sn、Zn、Wのうちの少なくとも1種、又はその化合物を含み、Auを主成分とする導体層を、前記セラミックス基板上に形成する導体層形成工程と、前記導体層の表面を覆うように、電解メッキによって、Ni又はNi合金からなる第1表面層を形成する第1表面層形成工程と、前記第1表面層の表面を覆うように、Au又はAu合金からなる第2表面層を形成する第2表面層形成工程と、を有する。 (1) According to a first aspect of the present invention, in the method for manufacturing a ceramic wiring substrate in which wiring is formed on a ceramic substrate, at least one of Bi, Pb, Cu, Sn, Zn, and W is used as the step of forming the wiring. Conductor layer forming step of forming a conductor layer containing one kind or a compound thereof and having Au as a main component on the ceramic substrate, and Ni or Ni alloy by electrolytic plating so as to cover the surface of the conductor layer. A first surface layer forming step of forming a first surface layer made of, and a second surface layer forming step of forming a second surface layer made of Au or Au alloy so as to cover the surface of the first surface layer. Have.
本第1局面では、導体層形成工程にて、Bi、Pb、Cu、Sn、Zn、Wのうちの少なくとも1種、又はその化合物を含み、Auを主成分とする導体層(即ち、Auメタライズ)を、セラミックス基板上に形成する。 In the first aspect, in the conductor layer forming step, a conductor layer containing at least one of Bi, Pb, Cu, Sn, Zn, and W or a compound thereof and containing Au as a main component (that is, Au metallization). ) Is formed on the ceramic substrate.
また、第1表面層形成工程にて、導体層の表面を覆うように、電解メッキによって、Ni又はNi合金からなる第1表面層(例えば被膜)を形成する。
さらに、第2表面層形成工程にて、第1表面層の表面を覆うように、Au又はAu合金からなる第2表面層を形成する。
In addition, in the first surface layer forming step, a first surface layer (for example, a coating) made of Ni or a Ni alloy is formed by electrolytic plating so as to cover the surface of the conductor layer.
Further, in the second surface layer forming step, a second surface layer made of Au or an Au alloy is formed so as to cover the surface of the first surface layer.
つまり、従来のように、無電解メッキによって第1表面層を形成する場合には、導体層に含まれるBi、Pb、Cu、Sn、Zn、Wやその化合物が無電解Niメッキの触媒毒等となるので、第1表面層を形成することが容易ではない。それに対して、本第1局面では、電解メッキによって第1表面層を形成するので、導体層にBi、Pb、Cu、Sn、Zn、Wやその化合物が含まれている場合でも、好適に第1表面層を形成することができる。 That is, when the first surface layer is formed by electroless plating as in the prior art, Bi, Pb, Cu, Sn, Zn, W and the compounds contained in the conductor layer and their compounds are catalyst poisons for electroless Ni plating. Therefore, it is not easy to form the first surface layer. On the other hand, in the present first aspect, since the first surface layer is formed by electrolytic plating, even when the conductor layer contains Bi, Pb, Cu, Sn, Zn, W or a compound thereof, the first surface layer is preferably formed. One surface layer can be formed.
また、導体層中に、Bi、Pb、Cu、Sn、Zn、Wやその化合物を添加しても、第1表面層の形成に悪影響を及ぼしにくいので、それらの物質を添加することによる各種の効果を発揮することができる。例えばBiを添加することにより、導体層とセラミックス基板との接合性を向上させることができる。 Further, even if Bi, Pb, Cu, Sn, Zn, W or a compound thereof is added to the conductor layer, it is unlikely to adversely affect the formation of the first surface layer. It can be effective. For example, by adding Bi, the bondability between the conductor layer and the ceramic substrate can be improved.
さらに、本第1局面では、スパッタリング法によってTiからなる金属層を形成するのではなく、Auを主成分とする導体層に電解メッキによって第1表面層を形成するので、Tiを用いた場合の問題(即ち、高周波帯域での渦電流損失が大きいといった問題)が生じにくいという利点がある。 Furthermore, in the first aspect, the metal layer made of Ti is not formed by the sputtering method, but the first surface layer is formed by electrolytic plating on the conductor layer containing Au as a main component. There is an advantage that a problem (that is, a problem of large eddy current loss in a high frequency band) is unlikely to occur.
なお、Auを主成分とする場合には、Au単体の場合も含まれる。
(2)本発明の第2局面は、前記第2表面層形成工程では、電解メッキ、無電解メッキ、スパッタリング、蒸着、溶射のいずれか1種の方法により、前記第2表面層を形成する。
In addition, when Au is used as a main component, a case of Au alone is also included.
(2) In the second aspect of the present invention, in the step of forming the second surface layer, the second surface layer is formed by any one method of electrolytic plating, electroless plating, sputtering, vapor deposition, and thermal spraying.
本第2局面は、第2表面層の好適な形成方法を例示している。
(3)本発明の第3局面は、前記導体層形成工程と前記第1表面層形成工程との間に、前記導体層を形成した前記セラミックス基板の第1主面側の表面と該第1主面と反対側の第2主面側の表面とを覆うように、導電性を有する下地金属層を形成する下地金属層形成工程と、前記第1主面及び前記第2主面の前記下地金属層の表面を覆うように、メッキレジストを形成するレジスト形成工程と、前記第1主面側の前記メッキレジストを除去するレジスト除去工程と、前記第1主面側の前記下地金属層をエッチングにより除去するエッチング工程と、を有する。
The second aspect exemplifies a preferred method of forming the second surface layer.
(3) According to a third aspect of the present invention, between the conductor layer forming step and the first surface layer forming step, the first main surface side surface of the ceramic substrate on which the conductor layer is formed and the first surface are formed. A base metal layer forming step of forming a conductive base metal layer so as to cover the main surface and a surface of the second main surface opposite to the main surface; and the base of the first main surface and the second main surface. A resist forming step of forming a plating resist so as to cover the surface of the metal layer, a resist removing step of removing the plating resist on the first main surface side, and an etching of the underlying metal layer on the first main surface side And an etching step of removing by.
本第3局面は、導体層形成工程と第1表面層形成工程との間に実施される好適な処理を例示している。
これにより、導体層を形成した後に、好適に第1表面層を形成できる。
The third aspect exemplifies a suitable treatment performed between the conductor layer forming step and the first surface layer forming step.
Thereby, the first surface layer can be preferably formed after forming the conductor layer.
なお、本発明においては、以下のような構成を採用できる。
セラミックス基板は、セラミックスを主成分とする基板であり、導体層は、Auを主成分とする導電層である。なお、ここで主成分とは、その成分が質量%で最も多く含有されることを示している。
Note that the following configurations can be adopted in the present invention.
The ceramics substrate is a substrate whose main component is ceramics, and the conductor layer is a conductive layer whose main component is Au. Here, the main component means that the component is contained in the largest amount in mass %.
配線、導体層、第1表面層、第2表面層は、導電性を有している。
導体層の表面を第1表面層で覆う場合には、その表面が露出しないように、表面全体が第1表面層により覆われる。また、第1表面層の表面を第2表面層で覆う場合には、その表面が露出しないように、表面全体が第2表面層により覆われる。
The wiring, the conductor layer, the first surface layer, and the second surface layer have conductivity.
When the surface of the conductor layer is covered with the first surface layer, the entire surface is covered with the first surface layer so that the surface is not exposed. When the surface of the first surface layer is covered with the second surface layer, the entire surface is covered with the second surface layer so that the surface is not exposed.
セラミックス基板を構成する材料としては、例えば、アルミナ等の各種のセラミックスや、各種のガラスセラミックスを採用できる。
Bi、Pb、Cu、Sn、Zn、Wの化合物としては、例えば、各種の酸化物(例えば、酸化ビスマス、酸化亜鉛等)を採用できる。
As a material for forming the ceramic substrate, for example, various ceramics such as alumina and various glass ceramics can be adopted.
As the compound of Bi, Pb, Cu, Sn, Zn and W, for example, various oxides (for example, bismuth oxide, zinc oxide, etc.) can be adopted.
第1表面層のNi合金としては、例えば、Ni−Co、Fe−Ni、Fe−Cr−Ni、等を採用できる。前記第2表面層のAu合金としては、例えば、Au−Cu、Au−Ag、Au−Co、Au−Ni、Au−Cu−Ag、Au−Cu−Cd、Au−Cu−Cd−Ag等を採用できる。 As the Ni alloy of the first surface layer, for example, Ni-Co, Fe-Ni, Fe-Cr-Ni, or the like can be adopted. Examples of the Au alloy of the second surface layer include Au-Cu, Au-Ag, Au-Co, Au-Ni, Au-Cu-Ag, Au-Cu-Cd, Au-Cu-Cd-Ag, and the like. Can be adopted.
メッキレジストは、メッキによって被膜が形成されることを防ぐマスキングの構成(いわゆるレジストマスク)である。このメッキレジストとしては、例えば、感光性樹脂等を採用できる。 The plating resist has a masking structure (so-called resist mask) that prevents a coating film from being formed by plating. As the plating resist, for example, a photosensitive resin or the like can be adopted.
下地金属層としては、例えば、Ti、Cu、Mo、W、Mo−Mn等を採用できる。 As the base metal layer, for example, Ti, Cu, Mo, W, Mo-Mn, or the like can be adopted.
[1.実施形態]
[1−1.構成]
まず、本実施形態におけるセラミックス配線基板の構成について説明する。
[1. Embodiment]
[1-1. Constitution]
First, the structure of the ceramic wiring board in the present embodiment will be described.
図1に示すように、セラミックス配線基板1は、ガラスセラミックスからなる基板本体であるセラミックス基板3と例えば電極パッド等の配線5とを備えている。なお、ガラスセラミックスの組成は、例えばガラス成分とセラミック成分との質量比が1:1である。また、セラミックス基板3としては、例えばアルミナが96質量%のアルミナ焼結体を採用してもよい。
As shown in FIG. 1, the ceramic wiring substrate 1 includes a
セラミックス基板3は、板状に形成されており、表面である第1主面7と裏面である第2主面9とを有している。ここで、セラミックス基板3の第1主面7とは、セラミックス基板3の厚み方向の一方側の面(図1では上方の面)のことであり、第2主面9とは、セラミックス基板3の厚み方向の他方側の面のことである。
The
セラミックス基板3の厚みは、例えば1mmである。セラミックス基板3の第1主面7には、配線5が設けられている。
なお、セラミックス基板3の内部には、図示しないが、導電性を有するビアや内部配線層が設けられており、配線5は、ビアや内部配線層と電気的に接続されている。なお、後述する電解メッキを行うために、Auメタライズ層11は、図示しないが、ビアや内部配線層を介して、第2主面9上の導電性を有する導体層と電気的に接続されている。
The thickness of the
Although not shown, conductive ceramic vias and internal wiring layers are provided inside the
配線5は、導体層であるAuメタライズ層11、第1表面層であるNi−Coメッキ層13、第2表面層であるAuメッキ層15を有する。以下、各層11〜15について説明する。
The
Auメタライズ層11は、セラミックス基板3の第1主面7に設けられている。このAuメタライズ層11は、金(Au)を主成分とするメタライズ層であり、Au以外に例えばビスマス(Bi)を含んでいる。詳しくは、Auメタライズ層11は、質量比でAu:Bi=85:1の合金層である。なお、Biはセラミックス基板3との接合性を向上させるために、添加されている。
The Au metallized
Auメタライズ層11は、セラミックス基板3と共に同時焼成により形成されている。Auメタライズ層11の厚みは、例えば5〜20μmである。
なお、ここでは、Auメタライズ層11にBiを含む例を挙げるが、Biではなく、例えばBiの化合物、或いは、鉛(Pb)、銅(Cu)、スズ(Sn)、亜鉛(Zn)、タングステン(W)のうちの少なくとも1種、又はその化合物を含んでいてもよい。
The Au metallized
Although the Au metallized
Auメタライズ層11の表面には、後述する電解メッキによって、Ni−Coメッキ層13が設けられている。Ni−Coメッキ層13は、Auメタライズ層11の全表面を覆うように設けられており、その厚みは、例えば0.5〜6μmである。なお、NiとCoの質量比として、Co含有量が例えば40質量%未満(但しCoを含む)を採用できる。
On the surface of the Au metallized
また、Ni−Coメッキ層13に代えて、Ni又は他のNi合金からなるメッキ層を採用できる。なお、Ni合金としては、Fe−Ni、Fe−Cr−Ni等の合金を採用できる。
Further, instead of the Ni—Co plated
Ni−Coメッキ層13の表面には、後述する電解メッキによって、Auメッキ層15が設けられている。Auメッキ層15は、Ni−Coメッキ層13の全表面を覆うように設けられており、その厚みは、例えば0.05〜5.0μmである。
An
また、Auメッキ層15に代えて、Au合金からなるメッキ層を採用できる。なお、Au合金としては、Au−Cu、Au−Ag、Au−Co、Au−Ni、Au−Cu−Ag、Au−Cu−Cd、Au−Cu−Cd−Ag等の合金を採用できる。また、Auメッキ層15を形成する方法としては、電解メッキ以外に、例えば無電解メッキ等のような周知の方法を採用できる。
Further, instead of the
なお、上述したセラミックス配線基板1には、半田実装方法やワイヤボンディング法等により、半導体チップ等の電子部品や、金具や、別の基板等(図示略)が実装される。
[1−2.製造方法]
次に、セラミックス配線基板1の製造方法について説明する。
It should be noted that electronic parts such as semiconductor chips, metal fittings, another substrate, etc. (not shown) are mounted on the above-described ceramic wiring board 1 by a solder mounting method, a wire bonding method, or the like.
[1-2. Production method]
Next, a method of manufacturing the ceramic wiring board 1 will be described.
<導体層形成工程>
まず、図2(a)に示すように、セラミックス基板3及びAuメタライズ層11を同時焼成により形成する。
<Conductor layer forming step>
First, as shown in FIG. 2A, the
具体的には、ガラスとアルミナの混合物を材料とするセラミックグリーンシートを、周知の方法(例えばドクターブレード法)によって作製する。
なお、セラミックグリーンシートの表面には、Auを材料とする金属ペーストを、スクリーン印刷等の方法で塗布する。また、このセラミックグリーンシートには、前記Auを材料とする金属のビア導体(図示せず)も形成する。
Specifically, a ceramic green sheet made of a mixture of glass and alumina is manufactured by a known method (for example, doctor blade method).
A metal paste made of Au is applied to the surface of the ceramic green sheet by screen printing or the like. A metal via conductor (not shown) made of Au is also formed on the ceramic green sheet.
そして、これら複数のセラミックグリーンシートを積層した積層体を作製する。
そして、前記積層体(即ち複数のセラミックグリーンシート)と金属ペーストとビア導体とを、焼成温度900〜1400℃で同時焼成する。
And the laminated body which laminated|stacked these ceramic green sheets is produced.
Then, the laminated body (that is, a plurality of ceramic green sheets), the metal paste, and the via conductor are simultaneously fired at a firing temperature of 900 to 1400°C.
これにより、セラミックス基板3及びAuメタライズ層11を形成する。つまり、セラミックス基板3の第1主面7上に、導体層であるAuメタライズ層11を形成する。
なお、Auメタライズ層11と第2主面9上の導体層とは、ビア(即ち、各セラミックグリーンシートに形成されたビア導体が焼成されたビア)等を介して電気的に接続されている。
Thereby, the
Note that the Au metallized
<下地金属層形成工程>
次に、図2(b)に示すように、Auメタライズ層11を形成したセラミックス基板3の第1主面7側の表面全体と第2主面9側の表面全体とを覆うように、それぞれ導電性を有する下地金属層21、23を形成する。
<Base metal layer forming step>
Next, as shown in FIG. 2B, the entire surface of the
具体的には、まず、スパッタリングによって、第1主面7側と第2主面9側との両側に、それぞれTiからなるTi層21a、23aを全面にわたり形成する。Ti層21a、23aの厚みは、それぞれ例えば0.2μmである。
Specifically, first, Ti layers 21a and 23a made of Ti are formed over the entire surface on both sides of the first
次に、各Ti層21a、23aの表面に、スパッタリングによって、それぞれCuからなるCu層21b、23bを全面にわたり形成する。Cu層21b、23bの厚みは、それぞれ例えば0.5μmである。 Next, Cu layers 21b and 23b made of Cu are formed on the entire surfaces of the Ti layers 21a and 23a by sputtering. The thickness of each of the Cu layers 21b and 23b is, for example, 0.5 μm.
なお、この下地金属層21、23は、Auメタライズ層11と電源との間で導通を確保し、電解メッキを行うために形成されるものである。
<レジスト形成工程>
次に、図4に示すように、下地金属層21、23等が形成されたセラミックス基板3の第1主面7側と第2主面9側とに対して、それぞれ感光性レジスト液33を全面にわたり塗布する。
The base metal layers 21 and 23 are formed to ensure electrical continuity between the
<Resist forming process>
Next, as shown in FIG. 4, a photosensitive resist solution 33 is applied to each of the first
具体的には、液供給装置31から感光性レジスト液33をロールコーター39に垂らし、ロールコーター39を矢印A方向に回転させて、ロールコーター39の表面に感光性レジスト液33を付着させる。
Specifically, the photosensitive resist liquid 33 is dripped from the
また、金属からなる板37の所定位置に前記セラミックス基板3を配置し、その板37をベルトコンベアー35に乗せ、ロールコーター39を板37に接触する状態として、ベルトコンベアー35を駆動して板37を進行方向に移動させる。
Further, the
この過程を経て、ロールコーター39によって、セラミックス基板3上に感光性レジスト液33を塗布する。なお、この塗布の工程は、第1主面7側と第2主面9側とに対して同様に実施する。
Through this process, the
その後、図2(c)に示すように、感光性レジスト液33を乾燥させて、下地金属層21、23(詳しくはCu層21b、23b)を覆うように、それぞれメッキレジスト(レジストマスク)25、27を形成する。
After that, as shown in FIG. 2C, the photosensitive resist solution 33 is dried, and the plating resist (resist mask) 25 is formed so as to cover the
<レジスト除去工程>
次に、図2(d)に示すように、セラミックス基板3の第1主面7側の露光を行う。なお、露光はレジストマスク25を除去したい箇所に行うが、ここでは、第1主面7側に全面に対して露光を行う。
<Resist removal process>
Next, as shown in FIG. 2D, the first
そして、第1主面7側のレジストマスク25を現像液に浸して、第1主面7上のレジストマスク25を除去する。
<エッチング工程>
次に、図3(a)に示すように、第1主面7側の下地金属層21をエッチングにより除去する。
Then, the resist
<Etching process>
Next, as shown in FIG. 3A, the
つまり、周知のエッチング液(例えば無機酸や有機酸)を用いてエッチング処理を行って、下地金属層21を除去する。
<第1表面層形成工程>
次に、図3(b)に示すように、Auメタライズ層11の表面を覆うように、電解メッキによって、Ni−Coメッキ層13を形成する。
That is, the
<First surface layer forming step>
Next, as shown in FIG. 3B, a Ni—Co plated
電解メッキは、図5に示す装置を用いて行う。
詳しくは、直流電源41の陽極43にNi電極45を接続するとともに、陰極47に被メッキ物(ここでは、前記エッチング工程までによって得られたセラミックス基板3)HMを接続する。なお、被メッキ物HMについては、陰極47とAuメタライズ層11とが電気的に接続されるように、電気的な導通部分(例えばビア、内部配線層、下地金属層23)が構成されている。
Electrolytic plating is performed using the apparatus shown in FIG.
Specifically, the
そして、Ni電極45と被メッキ物HMを、メッキ液49中に入れ、直流電源41により電圧を印加することによって、周知の電解メッキを行う。なお、メッキ液49としては、NiイオンとCoイオンを含むメッキ液、例えば、NiとCoとの質量比として、Co含有量が例えば40質量%未満(但しCoを含む)のメッキ液を用いる。
Then, the
なお、メッキ条件としては、例えば、印加電圧0.20〜1.00A/dm2、メッキ時間60min、メッキ液の温度40〜50℃等を採用できる。
<第2表面層形成工程>
次に、図3(c)に示すように、Ni−Coメッキ層13の表面を覆うように、電解メッキによって、Auメッキ層15を形成する。
As the plating conditions, for example, an applied voltage of 0.20 to 1.00 A/dm 2 , a plating time of 60 min, a plating solution temperature of 40 to 50° C., and the like can be adopted.
<Second surface layer forming step>
Next, as shown in FIG. 3C, an
電解メッキは、前記図5と同様な装置を用いて行うので、図5を用いて説明する。
詳しくは、直流電源41の陽極43にPt電極46を接続するとともに、陰極47に被メッキ物(ここでは、前記第1表面層形成工程までによって得られたセラミックス基板3)HMを接続する。
Electrolytic plating is performed using the same apparatus as that shown in FIG. 5, and will be described with reference to FIG.
Specifically, the
そして、Pt電極45と被メッキ物HMを、メッキ液49中に入れ、直流電源41により電圧を印加することによって、周知の電解メッキを行う。なお、メッキ液49としては、Auイオンを含むメッキ液を用いる。
Then, the
なお、メッキ条件としては、例えば、印加電圧0.10〜0.50A/dm2、メッキ時間90sec、メッキ液の温度60〜70℃等を採用できる。
これによって、セラミックス基板3の第1主面7上に、配線5が形成される。
As the plating conditions, for example, an applied voltage of 0.10 to 0.50 A/dm 2 , a plating time of 90 sec, a plating solution temperature of 60 to 70° C., and the like can be adopted.
As a result, the
<後工程>
次に、図3(d)に示すように、配線5が形成されたセラミックス基板3を、アセトンに浸して、第2主面9側のレジストマスク27を除去する。
<Post process>
Next, as shown in FIG. 3D, the
その後、図3(e)に示すように、例えば無機酸や有機酸のようなエッチング液を用いて、下地金属層23を除去し、セラミックス配線基板1を完成する。
[1−3.効果]
次に、本実施形態のセラミックス配線基板1の製造方法による効果を説明する。
After that, as shown in FIG. 3E, the
[1-3. effect]
Next, effects of the method for manufacturing the ceramic wiring board 1 of the present embodiment will be described.
本実施形態のセラミックス配線基板1の製造方法によれば、導体層形成工程にて、Biを含み、Auを主成分とする導体層であるAuメタライズ層11を、セラミックス基板3上に形成する。
According to the method for manufacturing the ceramic wiring board 1 of the present embodiment, the Au metallized
また、第1表面層形成工程にて、電解メッキによって、Auメタライズ層11の表面全体を覆うように、第1表面層であるNi−Coメッキ層13を形成する。
さらに、第2表面層形成工程にて、電解メッキによって、Ni−Coメッキ層13の表面全体を覆うように、第2表面層であるAuメッキ層15を形成する。
Further, in the first surface layer forming step, the Ni—Co plated
Further, in the second surface layer forming step, the
つまり、本実施形態では、電解メッキによって、Auメタライズ層11上にNi−Coメッキ層13を形成するので、Auメタライズ層11中に触媒毒(即ち無電解Niメッキの際の触媒毒)であるBiが含まれていても、好適にNi−Coメッキ層13を形成することができる。
That is, in this embodiment, since the Ni—
また、本実施形態では、Auメタライズ層11の材料中に、Biやその化合物(例えば触媒毒となる成分等)を添加しても、Ni−Coメッキ層13の形成に悪影響を及ぼしにくいので、それらの物質を添加することによる効果を発揮することができる。例えば、Biやその化合物を添加することにより、Auメタライズ層11とセラミックス基板3との接合性を向上させることができる。
Further, in the present embodiment, even if Bi or a compound thereof (for example, a component that becomes a catalyst poison) is added to the material of the Au metallized
さらに、本実施形態では、Auメタライズ層11上に電解メッキによってNi−Coメッキ層13を形成するので、従来のスパッタリングの際にTiを用いた場合の問題(即ち、高周波帯域での渦電流損失が大きいといった問題)が生じにくいという利点がある。
Further, in the present embodiment, since the Ni—Co plated
[2.他の実施形態]
尚、本発明は前記実施形態になんら限定されるものではなく、本発明を逸脱しない範囲において種々の態様で実施しうることはいうまでもない。
[2. Other Embodiments]
Needless to say, the present invention is not limited to the above-described embodiment, and can be implemented in various modes without departing from the present invention.
(1)例えば、第1表面層形成工程では、電解メッキによって、Ni−Coメッキ層のような合金からなる第1表面層を形成したが、それ以外に、Ni単体を電解メッキすることによって、第1表面層を形成してもよい。 (1) For example, in the first surface layer forming step, the first surface layer made of an alloy such as a Ni—Co plated layer is formed by electrolytic plating. The first surface layer may be formed.
(2)また、第1表面層をNi合金によって形成する場合には、Ni合金として、例えばNi−Co、Fe−Ni、Fe−Cr−Ni等を採用できる。
(3)第2表面層形成工程では、電解メッキ以外に、例えば、無電解メッキ、スパッタリング、蒸着、溶射のいずれか1種の方法により、Auメッキ層等の第2表面層を形成してもよい。
(2) When the first surface layer is formed of a Ni alloy, Ni-Co, Fe-Ni, Fe-Cr-Ni or the like can be used as the Ni alloy.
(3) In the second surface layer forming step, the second surface layer such as the Au plating layer may be formed by any one of electroless plating, sputtering, vapor deposition, and thermal spraying, in addition to electrolytic plating. Good.
(4)また、第2表面層を形成する場合には、Au単体ではなく、Au合金により第2表面層を形成してもよい。
この第2表面層のAu合金としては、例えば、Au−Cu、Au−Ag、Au−Co、Au−Ni、Au−Cu−Ag、Au−Cu−Cd、Au−Cu−Cd−Ag等を採用できる。また、各Au合金の組成(質量比)としては、それぞれ、Au以外の成分含有量が10質量%以下の範囲を採用できる。
(4) When the second surface layer is formed, the second surface layer may be formed of Au alloy instead of Au alone.
Examples of the Au alloy of the second surface layer include Au-Cu, Au-Ag, Au-Co, Au-Ni, Au-Cu-Ag, Au-Cu-Cd, Au-Cu-Cd-Ag, and the like. Can be adopted. Further, as the composition (mass ratio) of each Au alloy, it is possible to adopt a range in which the content of components other than Au is 10% by mass or less.
(5)前記実施形態の後工程において、第1主面側の配線を保護するために、第1主面側にレジストマスクを形成し、その後、第2主面側の下地金属層を除去してもよい。その場合には、第2主面側の下地金属層を除去した後に、第1主面側のレジストマスクを備えたセラミックス基板をアセトンに浸けて、そのレジストマスクを除去する。 (5) In the subsequent step of the embodiment, a resist mask is formed on the first main surface side in order to protect the wiring on the first main surface side, and then the underlying metal layer on the second main surface side is removed. May be. In this case, after removing the base metal layer on the second main surface side, the ceramic substrate provided with the resist mask on the first main surface side is immersed in acetone to remove the resist mask.
(6)なお、上述した各実施形態の構成要素を適宜組み合わせることも可能である。 (6) It is also possible to appropriately combine the constituent elements of the above-described embodiments.
1…セラミックス配線基板
3…セラミックス基板
5…配線
7…第1主面
9…第2主面
11…Auメタライズ層(導体層)
13…Ni−Coメッキ層(第1表面層)
15…Auメッキ層(第2表面層)
21、23…下地金属層
25、27…メッキレジスト(レジストマスク)
DESCRIPTION OF SYMBOLS 1...
13... Ni-Co plating layer (first surface layer)
15...Au plating layer (second surface layer)
21, 23...
Claims (3)
前記配線を形成する工程として、
Bi、Pb、Cu、Sn、Zn、Wのうちの少なくとも1種、又はその化合物を含み、Auを主成分とする導体層を、前記セラミックス基板上に形成する導体層形成工程と、
前記導体層の表面を覆うように、電解メッキによって、Ni又はNi合金からなる第1表面層を形成する第1表面層形成工程と、
前記第1表面層の表面を覆うように、Au又はAu合金からなる第2表面層を形成する第2表面層形成工程と、
を有することを特徴とするセラミックス配線基板の製造方法。 In a method for manufacturing a ceramic wiring board in which wiring is formed on the ceramics board,
As the step of forming the wiring,
A conductor layer forming step of forming, on the ceramic substrate, a conductor layer containing at least one of Bi, Pb, Cu, Sn, Zn and W, or a compound thereof, and containing Au as a main component;
A first surface layer forming step of forming a first surface layer made of Ni or a Ni alloy by electrolytic plating so as to cover the surface of the conductor layer;
A second surface layer forming step of forming a second surface layer made of Au or an Au alloy so as to cover the surface of the first surface layer;
A method for manufacturing a ceramics wiring board, comprising:
前記導体層を形成した前記セラミックス基板の第1主面側の表面と該第1主面と反対側の第2主面側の表面とを覆うように、導電性を有する下地金属層を形成する下地金属層形成工程と、
前記第1主面及び前記第2主面の前記下地金属層の表面を覆うように、メッキレジストを形成するレジスト形成工程と、
前記第1主面側の前記メッキレジストを除去するレジスト除去工程と、
前記第1主面側の前記下地金属層をエッチングにより除去するエッチング工程と、
を有することを特徴とする請求項1又は2に記載のセラミックス配線基板の製造方法。
Between the conductor layer forming step and the first surface layer forming step,
An underlying metal layer having conductivity is formed so as to cover the surface of the ceramic substrate on which the conductor layer is formed on the first main surface side and the surface of the second main surface opposite to the first main surface. A base metal layer forming step,
A resist forming step of forming a plating resist so as to cover the surface of the underlying metal layer on the first main surface and the second main surface;
A resist removing step of removing the plating resist on the first main surface side,
An etching step of removing the underlying metal layer on the first main surface side by etching;
The method for manufacturing a ceramic wiring board according to claim 1 or 2, further comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016166932A JP6738690B2 (en) | 2016-08-29 | 2016-08-29 | Ceramic wiring board manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016166932A JP6738690B2 (en) | 2016-08-29 | 2016-08-29 | Ceramic wiring board manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018037447A JP2018037447A (en) | 2018-03-08 |
JP6738690B2 true JP6738690B2 (en) | 2020-08-12 |
Family
ID=61567628
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016166932A Expired - Fee Related JP6738690B2 (en) | 2016-08-29 | 2016-08-29 | Ceramic wiring board manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6738690B2 (en) |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5694072U (en) * | 1979-12-19 | 1981-07-25 | ||
JPH01238132A (en) * | 1988-03-18 | 1989-09-22 | Oki Electric Ind Co Ltd | Electrode for solder join and manufacture of the same |
JPH0812953B2 (en) * | 1988-11-07 | 1996-02-07 | 株式会社日立製作所 | Glass-ceramic multilayer circuit board sintered body |
JP3347578B2 (en) * | 1996-04-26 | 2002-11-20 | 京セラ株式会社 | Wiring board |
JP2002069699A (en) * | 2000-09-04 | 2002-03-08 | Hitachi Ltd | Electroplating method for electronic component |
JP4599132B2 (en) * | 2004-10-19 | 2010-12-15 | 富士通株式会社 | Printed circuit board manufacturing method and printed circuit board |
JP4705448B2 (en) * | 2005-09-29 | 2011-06-22 | 日本シイエムケイ株式会社 | Method for manufacturing printed wiring board |
JP5286600B2 (en) * | 2010-08-30 | 2013-09-11 | 株式会社フジクラ | Differential signal transmission circuit and manufacturing method thereof |
-
2016
- 2016-08-29 JP JP2016166932A patent/JP6738690B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2018037447A (en) | 2018-03-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6297082B2 (en) | Ceramic substrate and manufacturing method thereof | |
JP5566383B2 (en) | Circuit board manufacturing method, circuit board manufactured thereby, and mother board for circuit board used therefor | |
CN110010587B (en) | Method for manufacturing semiconductor device and semiconductor device | |
KR19980081191A (en) | Conductive paste, manufacturing method thereof and printed wiring board using the same | |
JP6305472B2 (en) | Metal connection structure and manufacturing method thereof | |
JP6738690B2 (en) | Ceramic wiring board manufacturing method | |
US20050229388A1 (en) | Multi-layer ceramic chip varistor device surface insulation method | |
JP2007173586A (en) | Wiring mother board provided with a plurality of wiring patterns, and inspecting method therefor | |
JP2004200644A (en) | Wiring board | |
JP2006100422A (en) | Multilayer capacitor and manufacturing method thereof | |
JP2013175578A (en) | Wiring board and semiconductor device | |
JPH05183017A (en) | Tab tape carrier | |
KR102400749B1 (en) | Wiring board | |
JP4683768B2 (en) | Wiring board | |
US20230119498A1 (en) | Electronic component | |
JP2002252124A (en) | Chip-type electronic component and its manufacturing method | |
JP2004165294A (en) | Electronic part and its manufacturing method | |
JP3740407B2 (en) | Wiring board | |
JP6075606B2 (en) | Wiring board and electronic device | |
JP3512554B2 (en) | Wiring board | |
JP3854177B2 (en) | Wiring board for mounting semiconductor element and method for manufacturing the same | |
JPH0823158A (en) | Electronic circuit board and its manufacture | |
JP2008109076A (en) | Wiring board | |
JP2004127953A (en) | Wiring board | |
JP2001230364A (en) | Wiring board on which semiconductor element is mounted |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190709 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200317 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200623 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200720 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6738690 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |