JP6729982B2 - Semiconductor optical integrated device - Google Patents

Semiconductor optical integrated device Download PDF

Info

Publication number
JP6729982B2
JP6729982B2 JP2019098215A JP2019098215A JP6729982B2 JP 6729982 B2 JP6729982 B2 JP 6729982B2 JP 2019098215 A JP2019098215 A JP 2019098215A JP 2019098215 A JP2019098215 A JP 2019098215A JP 6729982 B2 JP6729982 B2 JP 6729982B2
Authority
JP
Japan
Prior art keywords
semiconductor
layer
semiconductor optical
integrated device
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019098215A
Other languages
Japanese (ja)
Other versions
JP2019192918A (en
Inventor
啓資 松本
啓資 松本
石村 栄太郎
栄太郎 石村
哲 加治屋
哲 加治屋
智志 西川
智志 西川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2019098215A priority Critical patent/JP6729982B2/en
Publication of JP2019192918A publication Critical patent/JP2019192918A/en
Application granted granted Critical
Publication of JP6729982B2 publication Critical patent/JP6729982B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本願は、半導体光素子を集積した半導体光集積素子に関する。 The present application relates to a semiconductor optical integrated device in which semiconductor optical devices are integrated.

中継局とユーザ間の光通信システムであるアクセス系では、従来は低速変調に適した直接変調型半導体レーザ送信器(DML:Directly Modulated Laser)が用いられることが多かったが、10Gb/sあるいはそれ以上の高速通信を行う場合には、高速変調に適した電界吸収型半導体光変調器(EAM:Electro-absorption Modulator)と分布帰還形半導体レーザ(DFB-LD:Distributed Feedback Laser Diode、簡単のため、LDと記載することもある)を集積した半導体光集積素子であるEML(Electro-absorption Modulator integrated Laser)が適している。アクセス系では、複数のユーザに対して光信号を分岐させるため信号光強度が減衰する。そのため、分岐前において、半導体レーザ送信器の高出力化が課題となっている。 In an access system, which is an optical communication system between a relay station and a user, a direct modulation semiconductor laser transmitter (DML: Directly Modulated Laser) suitable for low-speed modulation has been often used in the past. When performing the above high-speed communication, an electro-absorption semiconductor optical modulator (EAM: Electro-absorption Modulator) suitable for high-speed modulation and a distributed feedback semiconductor laser (DFB-LD: Distributed Feedback Laser Diode, for simplicity, An EML (Electro-absorption Modulator integrated Laser), which is a semiconductor optical integrated device in which an LD (also referred to as LD) is integrated, is suitable. In the access system, the signal light intensity is attenuated because the optical signal is branched to a plurality of users. Therefore, there is a problem to increase the output of the semiconductor laser transmitter before branching.

外部変調器であるEAMには挿入損失が伴うため、EMLを高出力化するには、LDの駆動電流を大きくして光出力を増加させることが必要である。しかし、LDの光出力増には限度があること、LDおよび温調素子の消費電力が増大すること、EAMの消光特性がEAMへの光入力の増大に伴い劣化すること、などの問題があるため、高出力化は容易でない。この問題に対し、特許文献1では、LDとEAMを集積した素子のEAM出射側に半導体光増幅器(SOA:Semiconductor Optical Amplifier)を同一基板にモノリシック集積した半導体光集積素子とすることにより、高出力化が図られている。また、LDとSOAを1端子で給電する構造とすることにより、SOAを集積しない構造の素子に対すると同等の給電方法が維持されるため、素子変更に伴う半導体レーザ送信器の駆動回路への影響を小さくできる。 Since the external modulator EAM is accompanied by insertion loss, it is necessary to increase the drive current of the LD and increase the optical output in order to increase the output of the EML. However, there are problems that there is a limit to increase the light output of the LD, that the power consumption of the LD and the temperature control element increases, and that the extinction characteristic of the EAM deteriorates as the light input to the EAM increases. Therefore, it is not easy to increase the output. In order to solve this problem, in Patent Document 1, a semiconductor optical integrated device in which a semiconductor optical amplifier (SOA: Semiconductor Optical Amplifier) is monolithically integrated on the same substrate on the EAM emission side of the device in which LD and EAM are integrated is used to achieve high output. Is being promoted. Further, since the LD and the SOA are configured to be fed by one terminal, the same feeding method as that for the element having the structure in which the SOA is not integrated is maintained. Therefore, the influence on the driving circuit of the semiconductor laser transmitter due to the element change is maintained. Can be made smaller.

定電流で駆動されるSOAでは、入力光を増倍する際に、活性層内のキャリア密度が再結合により消費されて減少し、利得が変動する。キャリア密度変動は、光強度が大きくなるSOA出射側ほど、またSOAが長尺化するほど顕著となる。このように、SOAに入射する変調信号光強度とその波形パターンに応じてキャリア密度変動が生じ、利得の変動を通して波形の劣化、すなわちパターン効果が生じる。パターン効果は、信号光の変調速度が大きくなるほど顕著になり、SOAを集積した半導体レーザ送信器の場合、変調速度が10Gb/s以上の場合に影響がある。SOAの応答速度は、活性層のキャリア密度回復速度であり、SOAの駆動電流により影響を受ける。 In the SOA driven by a constant current, when the input light is multiplied, the carrier density in the active layer is consumed by the recombination and reduced, and the gain fluctuates. The carrier density fluctuation becomes more significant on the SOA emission side where the light intensity increases and as the SOA becomes longer. In this way, carrier density fluctuations occur according to the intensity of the modulated signal light incident on the SOA and its waveform pattern, and waveform fluctuations, that is, pattern effects, occur through gain fluctuations. The pattern effect becomes more remarkable as the modulation speed of the signal light increases, and in the case of the semiconductor laser transmitter in which the SOA is integrated, it has an influence when the modulation speed is 10 Gb/s or more. The response speed of the SOA is the carrier density recovery speed of the active layer and is influenced by the drive current of the SOA.

特開2013−258336号公報JP, 2013-258336, A 米国特許出願公開第2004/0042069号明細書US Patent Application Publication No. 2004/0042069

特許文献1に記載されているように、LDとEAMとSOAをこの順で集積した半導体光集積素子において、LDとSOAを同一端子で接続して駆動する場合、LDとSOAは共通の駆動電圧が印加され、全駆動電流がLDとSOAの長さの比に比例した内部抵抗比で分割され給電される。このとき必要な電流値はLDとSOAに供給された電流値の和となる。例えばLDとSOAの長さを同じとした場合の一般的な素子の場合で十分な光出力を得るためには、印過電圧が約1.5Vの時、LD、SOAとも約100mAの電流が流れ、合計約200mAの電流が必要になる。しかし、一般的に半導体光集積素子内で素子を駆動する小型のドライバICにおいては、電圧は3V以上供給することは可能であるが、供給電流には限界がある。 As described in Patent Document 1, in a semiconductor optical integrated device in which LD, EAM, and SOA are integrated in this order, when LD and SOA are connected and driven at the same terminal, LD and SOA have a common drive voltage. Is applied, and the total drive current is divided by an internal resistance ratio proportional to the ratio of the lengths of LD and SOA to be supplied. The current value required at this time is the sum of the current values supplied to the LD and the SOA. For example, in order to obtain a sufficient light output in the case of a general element where the LD and SOA have the same length, a current of about 100 mA flows to both LD and SOA when the printing voltage is about 1.5V. A total current of about 200mA is required. However, generally, in a small driver IC for driving an element in a semiconductor optical integrated element, a voltage of 3 V or more can be supplied, but the supply current is limited.

供給電流の低減には直列接続が有効であり、特許文献2には、LDとSOAを直列に接続して駆動する技術が開示されている。しかし、特許文献2の構成は、LDとSOAがサブマウント基板上に搭載された構成となっており、半導体基板上にLDとSOAがモノリシック集積された構成には直接適用できない構成となっている。 Series connection is effective for reducing the supply current, and Patent Document 2 discloses a technique of connecting an LD and an SOA in series to drive them. However, the configuration of Patent Document 2 is a configuration in which the LD and the SOA are mounted on the submount substrate, and cannot be directly applied to the configuration in which the LD and the SOA are monolithically integrated on the semiconductor substrate. ..

本願は、上記の問題点を解決するための技術を開示するものであり、半導体基板に光素子が集積された半導体光集積素子において、光素子の直列接続が実現でき、電源からの駆動電流が少ない、高出力の半導体光集積素子を提供することを目的とする。 The present application discloses a technique for solving the above problems, and in a semiconductor optical integrated device in which optical devices are integrated on a semiconductor substrate, series connection of optical devices can be realized, and drive current from a power supply It is an object to provide a small number of high-power semiconductor optical integrated devices.

本願に開示される半導体光集積素子は、いずれも、p側クラッド層から正孔が、n側クラッド層から電子が活性層に注入されるよう構成された、半導体増幅器と複数の半導体レーザとが、同一の半導体基板の一方の面にモノリシック集積された半導体光集積素子において、半導体基板は導電性の半導体基板であり、半導体増幅器のn側クラッド層と複数の半導体レーザのそれぞれのn側クラッド層とは、半導体基板と複数の半導体レーザのそれぞれのn側クラッド層との間に形成された電気絶縁層、および半導体増幅器のn側クラッド層と複数の半導体レーザのそれぞれのn側クラッド層との間に形成された電気絶縁層により電気的に絶縁されているとともに、複数の半導体レーザのそれぞれのn側クラッド層に電気接続するためのn側コンタクト層が、複数の半導体レーザのそれぞれのn側クラッド層と電気絶縁層との間に設けられ、n側コンタクト層と、半導体増幅器のp側クラッド層とが電気的に接続されるよう構成され、半導体増幅器と複数の半導体レーザのそれぞれの半導体レーザとが電気的に直列に接続されているものである。 In all of the semiconductor optical integrated devices disclosed in the present application, there are provided a semiconductor amplifier and a plurality of semiconductor lasers configured such that holes are injected from the p-side cladding layer and electrons are injected into the active layer from the n-side cladding layer. In the semiconductor optical integrated device monolithically integrated on one surface of the same semiconductor substrate, the semiconductor substrate is a conductive semiconductor substrate, and the n-side cladding layer of the semiconductor amplifier and each of the n-side cladding layers of the plurality of semiconductor lasers. Is an electrical insulating layer formed between the semiconductor substrate and the respective n-side cladding layers of the plurality of semiconductor lasers, and the n-side cladding layer of the semiconductor amplifier and the respective n-side cladding layers of the plurality of semiconductor lasers. An n-side contact layer electrically insulated by an electrically insulating layer formed between the n-side clad layers of the plurality of semiconductor lasers is provided on each n-side of the plurality of semiconductor lasers. The semiconductor laser is provided between the clad layer and the electrical insulating layer, and is configured to electrically connect the n-side contact layer and the p-side clad layer of the semiconductor amplifier. And are electrically connected in series.

本願に開示される半導体基板に光素子が集積された半導体光集積素子によれば、光素子の直列接続が実現でき、電源からの駆動電流が少ない、高出力の半導体光集積素子を提供することができる効果がある。 According to a semiconductor optical integrated device in which optical devices are integrated on a semiconductor substrate disclosed in the present application, it is possible to realize a series connection of optical devices and to provide a high output semiconductor optical integrated device with a small drive current from a power supply. There is an effect that can be.

実施の形態1による半導体光集積素子の要部の構成を示す概念図である。FIG. 3 is a conceptual diagram showing a configuration of a main part of the semiconductor optical integrated device according to the first embodiment. 実施の形態1による半導体光集積素子の電気的な接続を説明するための等価回路図である。FIG. 3 is an equivalent circuit diagram for explaining electrical connection of the semiconductor optical integrated device according to the first embodiment. 図3Aおよび図3Bは、実施の形態1による半導体光集積素子の製造工程の、それぞれステップ1およびステップ2を説明する図である。3A and 3B are views for explaining step 1 and step 2 of the manufacturing process of the semiconductor optical integrated device according to the first embodiment, respectively. 図4Aおよび図4Bは、実施の形態1による半導体光集積素子の製造工程の、それぞれステップ3およびステップ4を説明する図である。4A and 4B are views for explaining step 3 and step 4 of the manufacturing process of the semiconductor optical integrated device according to the first embodiment, respectively. 図5Aおよび図5Bは、実施の形態1による半導体光集積素子の製造工程の、それぞれステップ5およびステップ6を説明する図である。5A and 5B are views for explaining step 5 and step 6 of the manufacturing process of the semiconductor optical integrated device according to the first embodiment, respectively. 図6Aおよび図6Bは、実施の形態1による半導体光集積素子の製造工程の、それぞれステップ7およびステップ8を説明する図である。6A and 6B are views for explaining step 7 and step 8 of the manufacturing process of the semiconductor optical integrated device according to the first embodiment, respectively. 図7Aおよび図7Bは、実施の形態1による半導体光集積素子の製造工程の、それぞれステップ9およびステップ10を説明する図である。7A and 7B are views for explaining step 9 and step 10 of the manufacturing process of the semiconductor optical integrated device according to the first embodiment, respectively. 図8Aおよび図8Bは、実施の形態1による半導体光集積素子の製造工程の、それぞれステップ11およびステップ12を説明する図である。8A and 8B are views for explaining step 11 and step 12 of the manufacturing process of the semiconductor optical integrated device according to the first embodiment, respectively. 図9Aおよび図9Bは、実施の形態1による半導体光集積素子の製造工程の、それぞれステップ13およびステップ14を説明する図である。9A and 9B are views for explaining step 13 and step 14 of the manufacturing process of the semiconductor optical integrated device according to the first embodiment, respectively. 図10Aおよび図10Bは、実施の形態1による半導体光集積素子の製造工程の、それぞれステップ15およびステップ16を説明する図である。10A and 10B are diagrams for explaining step 15 and step 16 of the manufacturing process of the semiconductor optical integrated device according to the first embodiment, respectively. 図11Aおよび図11Bは、実施の形態1による半導体光集積素子の製造工程の、それぞれステップ17およびステップ18を説明する図である。11A and 11B are views for explaining step 17 and step 18 of the manufacturing process of the semiconductor optical integrated device according to the first embodiment, respectively. 実施の形態2による半導体光集積素子の要部の構成を示す概念図である。FIG. 9 is a conceptual diagram showing a configuration of a main part of a semiconductor optical integrated device according to a second embodiment. 図13Aおよび図13Bは、実施の形態2による半導体光集積素子の製造工程の、それぞれステップ21およびステップ22を説明する図である。13A and 13B are diagrams for explaining step 21 and step 22 of the manufacturing process of the semiconductor optical integrated device according to the second embodiment, respectively. 図14Aおよび図14Bは、実施の形態2による半導体光集積素子の製造工程の、それぞれステップ23およびステップ24を説明する図である。14A and 14B are views for explaining step 23 and step 24 of the manufacturing process of the semiconductor optical integrated device according to the second embodiment, respectively. 図15Aおよび図15Bは、実施の形態2による半導体光集積素子の製造工程の、それぞれステップ25およびステップ26を説明する図である。15A and 15B are views for explaining step 25 and step 26 of the manufacturing process of the semiconductor optical integrated device according to the second embodiment, respectively. 図16Aおよび図16Bは、実施の形態2による半導体光集積素子の製造工程の、それぞれステップ27およびステップ28を説明する図である。16A and 16B are diagrams for explaining step 27 and step 28 of the manufacturing process of the semiconductor optical integrated device according to the second embodiment, respectively. 実施の形態3による半導体光集積素子の要部の構成を示す概念図である。FIG. 9 is a conceptual diagram showing a configuration of a main part of a semiconductor optical integrated device according to a third embodiment. 図18Aおよび図18Bは、実施の形態3による半導体光集積素子の製造工程の、それぞれステップ31およびステップ32を説明する図である。18A and 18B are views for explaining step 31 and step 32 of the manufacturing process of the semiconductor optical integrated device according to the third embodiment, respectively. 図19Aおよび図19Bは、実施の形態3による半導体光集積素子の製造工程の、それぞれステップ33およびステップ34を説明する図である。19A and 19B are diagrams for explaining step 33 and step 34 of the manufacturing process of the semiconductor optical integrated device according to the third embodiment, respectively. 実施の形態3による半導体光集積素子の要部の別の構成を示す概念図である。FIG. 16 is a conceptual diagram showing another configuration of the main parts of the semiconductor optical integrated device according to the third embodiment. 実施の形態4による半導体光集積素子の要部の構成を示す概念図である。FIG. 16 is a conceptual diagram showing a configuration of a main part of a semiconductor optical integrated device according to a fourth embodiment. 実施の形態4による半導体光集積素子の要部の別の構成を示す概念図である。FIG. 16 is a conceptual diagram showing another configuration of the main part of the semiconductor optical integrated device according to the fourth embodiment. 実施の形態5による半導体光集積素子の概略構成を示すブロック図である。FIG. 16 is a block diagram showing a schematic configuration of a semiconductor optical integrated device according to a fifth embodiment. 実施の形態5による半導体光集積素子の図23の構成の電気的な接続を説明するための等価回路図である。FIG. 24 is an equivalent circuit diagram for explaining electrical connection of the configuration of FIG. 23 of the semiconductor optical integrated device according to the fifth embodiment. 実施の形態5による半導体光集積素子の別の概略構成を示すブロック図である。23 is a block diagram showing another schematic configuration of the semiconductor optical integrated device according to the fifth embodiment. FIG. 実施の形態5による半導体光集積素子の図25の構成の電気的な接続を説明するための等価回路図である。FIG. 27 is an equivalent circuit diagram for explaining electrical connection of the configuration of FIG. 25 of the semiconductor optical integrated device according to the fifth embodiment. 実施の形態5による半導体光集積素子の図25の構成の別の電気的な接続を説明するための等価回路図である。FIG. 27 is an equivalent circuit diagram for explaining another electrical connection of the configuration of FIG. 25 of the semiconductor optical integrated device according to the fifth embodiment.

図1は実施の形態1による半導体光集積素子の要部の構成を示す概念図である。この半導体光集積素子は、半導体レーザ(LD)101、電界吸収型半導体光変調器(単に変調器、あるいはEAMとも称する)102、および半導体光増幅器(SOA)103が同一の半導体基板(n-InP基板)1上に集積されたものである。各素子の寸法としては、例えば、半導体レーザ長が300μm、半導体光増幅器長が150μm、変調器長が200μmである。 FIG. 1 is a conceptual diagram showing a configuration of a main part of a semiconductor optical integrated device according to the first embodiment. In this semiconductor optical integrated device, a semiconductor laser (LD) 101, an electroabsorption type semiconductor optical modulator (also simply referred to as a modulator or EAM) 102, and a semiconductor optical amplifier (SOA) 103 are the same semiconductor substrate (n-InP). It is integrated on the substrate 1. As the dimensions of each element, for example, the semiconductor laser length is 300 μm, the semiconductor optical amplifier length is 150 μm, and the modulator length is 200 μm.

半導体レーザ101は、主要部材として、導電性の半導体基板であるn-InP基板1上に順に形成された、n側クラッド層としてのn-InPクラッド層51、活性層8、p側クラッド層としてのp-InPクラッド層9により構成されている。変調器102は、n-InP基板1上に順に形成された、n-InPクラッド層51、変調器吸収層10、p-InPクラッド層9により構成されている。半導体光増幅器103は、基本的には半導体レーザ101と同様、n-InP基板1上に順に形成された、n側クラッド層としてのn-InPクラッド層53、活性層8、p側クラッド層としてのp-InPクラッド層9により構成されている。また、実施の形態1による半導体光集積素子においては、半導体光増幅器103部分のn-InP基板1とn-InPクラッド層53との間に、電気的な絶縁をするため、電気絶縁層としてのFeドープ半絶縁性InP層3が設けられ、さらにFeドープ半絶縁性InP層3とn-InPクラッド層53との間にn側コンタクト層として導電性のn-InGaAsPコンタクト層43が設けられている。さらに、半導体レーザ101部分および変調器102部分のn-InPクラッド層51と半導体光増幅器103部分のn-InPクラッド層53との間には電気絶縁層としてのFeドープ半絶縁性InP層19が設けられており、半導体レーザ101のn側クラッド層51と半導体光増幅器103のn側クラッド層53とが電気的に絶縁されている。なお、本願が開示する半導体光集積素子に適用できる絶縁性の材料は、例えば石英、セラミックなどの絶縁材料ではなく、半導体材料であり、素子を構成する材料のうちの電流を流す材料に対して、電流を流さないとみなされるだけ十分に抵抗率が高い材料であるため、「半絶縁性」と称されている。なお、p側クラッド層9は素子間の分離部分をエッチングで掘り込むだけでn側に比べ約3桁高い分離抵抗が得られるため、特に半絶縁性の材料で、変調器102と半導体光増幅器103との間、および半導体レーザ101と変調器102との間を埋め込む必要はない。 The semiconductor laser 101 has, as main components, an n-InP clad layer 51 as an n-side clad layer, an active layer 8, and a p-side clad layer, which are sequentially formed on an n-InP substrate 1 which is a conductive semiconductor substrate. The p-InP clad layer 9 of FIG. The modulator 102 is composed of an n-InP clad layer 51, a modulator absorption layer 10, and a p-InP clad layer 9 which are sequentially formed on the n-InP substrate 1. The semiconductor optical amplifier 103 is basically similar to the semiconductor laser 101 in that it is formed on the n-InP substrate 1 in order, and has an n-InP cladding layer 53 as an n-side cladding layer, an active layer 8, and a p-side cladding layer. The p-InP clad layer 9 of FIG. In addition, in the semiconductor optical integrated device according to the first embodiment, the n-InP substrate 1 in the semiconductor optical amplifier 103 portion and the n-InP clad layer 53 are electrically insulated from each other by an electrical insulating layer. An Fe-doped semi-insulating InP layer 3 is provided, and a conductive n-InGaAsP contact layer 43 is provided as an n-side contact layer between the Fe-doped semi-insulating InP layer 3 and the n-InP cladding layer 53. There is. Further, between the n-InP clad layer 51 in the semiconductor laser 101 part and the modulator 102 part and the n-InP clad layer 53 in the semiconductor optical amplifier 103 part, an Fe-doped semi-insulating InP layer 19 as an electric insulating layer is provided. The n-side cladding layer 51 of the semiconductor laser 101 and the n-side cladding layer 53 of the semiconductor optical amplifier 103 are electrically insulated from each other. Note that the insulating material applicable to the semiconductor optical integrated device disclosed in the present application is not an insulating material such as quartz or ceramic but a semiconductor material, and is a material for flowing an electric current among the materials constituting the element. It is called "semi-insulating" because it is a material having a sufficiently high resistivity so that it can be considered that no current flows. Since the p-side clad layer 9 can obtain a separation resistance that is about three orders of magnitude higher than that on the n-side simply by engraving the isolation portion between the elements by etching, it is particularly a semi-insulating material and is used as the modulator 102 and the semiconductor optical amplifier. It is not necessary to embed between 103 and between the semiconductor laser 101 and the modulator 102.

さらに、外部との、あるいは各素子間の電気接続が可能なように、半導体レーザ101部分のp側クラッド層9上にはp側コンタクト電極261、変調器102部分のp側クラッド層9上にはp側コンタクト電極262、半導体光増幅器103部分のp側クラッド層9上にはp側コンタクト電極263がそれぞれ形成されている。またn-InP基板1の下面にはn側コンタクト電極25が形成されている。半導体光増幅器103のn側クラッド層53の下に設けられたn側コンタクト層であるn-InGaAsPコンタクト層43はn側クラッド層53から側方(レーザの光軸に対して垂直な横方向)に張り出しており、この張り出したn側コンタクト層43の上面にn側コンタクト電極253が設けられている。 Further, on the p-side clad layer 9 in the semiconductor laser 101 portion, on the p-side contact electrode 261 and on the p-side clad layer 9 in the modulator 102 portion so that electrical connection with the outside or between elements can be made. A p-side contact electrode 262 is formed on the p-side clad layer 9 in the semiconductor optical amplifier 103. An n-side contact electrode 25 is formed on the lower surface of the n-InP substrate 1. The n-InGaAsP contact layer 43, which is an n-side contact layer provided below the n-side clad layer 53 of the semiconductor optical amplifier 103, is lateral to the n-side clad layer 53 (lateral direction perpendicular to the optical axis of the laser). The n-side contact electrode 253 is provided on the upper surface of the projected n-side contact layer 43.

半導体レーザ101および半導体光増幅器103においては、p側クラッド層からn側クラッド層に向けて電流を流すことにより、p側クラッド層から正孔が、n側クラッド層から電子が、活性層に注入され、活性層内において正孔と電子が再結合するときに光が発生する。この半導体光集積素子においては、半導体レーザ101から出射される光が、変調器102に入力される。変調器102においては変調器吸収層10であるMQW(Multi Quantum Well)に逆方向に印加される電界により光の吸収量が変化する。変調器102に無印加時に光が透過し、電界印加時に光が吸収されて透過しないようにしておくと、光出力を変調することが出来る。変調器102を透過した光は、半導体光増幅器103に入力される。半導体光増幅器103では、半導体光増幅器103に注入される電流値に応じて光が増幅されて出力される。 In the semiconductor laser 101 and the semiconductor optical amplifier 103, holes are injected from the p-side clad layer and electrons are injected into the active layer from the n-side clad layer by passing a current from the p-side clad layer to the n-side clad layer. As a result, light is generated when holes and electrons recombine in the active layer. In this semiconductor optical integrated device, the light emitted from the semiconductor laser 101 is input to the modulator 102. In the modulator 102, the absorption amount of light changes due to an electric field applied in the opposite direction to an MQW (Multi Quantum Well) that is the modulator absorption layer 10. If light is transmitted to the modulator 102 when no voltage is applied, and light is absorbed and does not transmit when an electric field is applied, the light output can be modulated. The light transmitted through the modulator 102 is input to the semiconductor optical amplifier 103. In the semiconductor optical amplifier 103, light is amplified and output according to the current value injected into the semiconductor optical amplifier 103.

図1の半導体光集積素子の電気接続について説明する。半導体光増幅器103のp側コンタクト電極263と、n-InP基板1の下面に設けられているn側コンタクト電極25との間に、外部に設けられている図示しない直流電源から直流電圧が印加される。半導体光増幅器103のn側コンタクト電極253と半導体レーザ101のp側コンタクト電極261は、ワイヤ27などの導電体で接続されている。この接続により、図2の等価回路に示すように、半導体レーザ101と半導体光増幅器103は直列に接続され、半導体レーザ101と半導体光増幅器103には同じ電流値の電流が流れる。なお、変調器102のp側コンタクト電極262には、変調用の信号電圧が印加される。 The electrical connection of the semiconductor optical integrated device of FIG. 1 will be described. Between the p-side contact electrode 263 of the semiconductor optical amplifier 103 and the n-side contact electrode 25 provided on the lower surface of the n-InP substrate 1, a DC voltage is applied from an external DC power supply (not shown). It The n-side contact electrode 253 of the semiconductor optical amplifier 103 and the p-side contact electrode 261 of the semiconductor laser 101 are connected by a conductor such as a wire 27. With this connection, as shown in the equivalent circuit of FIG. 2, the semiconductor laser 101 and the semiconductor optical amplifier 103 are connected in series, and currents of the same current value flow in the semiconductor laser 101 and the semiconductor optical amplifier 103. A signal voltage for modulation is applied to the p-side contact electrode 262 of the modulator 102.

半導体レーザと半導体光増幅器が半導体基板上に集積された、従来の半導体光集積素子においては、特許文献1に示されているように、n側の電極は共通となっているため、半導体レーザと半導体光増幅器を直列で電気接続することができなかった。これに対し、本実施の形態1による半導体光集積素子においては、n側クラッド層に関し、半導体レーザ101部のn側クラッド層51と半導体光増幅器103部のn側クラッド層53とを電気的に絶縁し、また、半導体光増幅器103部のn側クラッド層53とn側コンタクト電極25とを電気的に絶縁する構成とした。さらに、半導体光増幅器103部のn側クラッド層53に電気接続するためのn側コンタクト層43を設けて、n側コンタクト層43を側方に張り出してその上面にn側コンタクト電極253を設けた。この構成により、半導体レーザ101のp側クラッド層と半導体光増幅器103のn側クラッド層53を電気的に接続することを可能とし、半導体レーザ101と半導体光増幅器103とが電気的に直列になる接続を可能とした。 In a conventional semiconductor optical integrated device in which a semiconductor laser and a semiconductor optical amplifier are integrated on a semiconductor substrate, the electrode on the n side is common as shown in Patent Document 1, and therefore, the semiconductor laser and the semiconductor laser are integrated. The semiconductor optical amplifiers could not be electrically connected in series. On the other hand, in the semiconductor optical integrated device according to the first embodiment, regarding the n-side cladding layer, the n-side cladding layer 51 of the semiconductor laser 101 part and the n-side cladding layer 53 of the semiconductor optical amplifier 103 part are electrically connected. The n-side clad layer 53 and the n-side contact electrode 25 of the semiconductor optical amplifier 103 are electrically insulated. Further, an n-side contact layer 43 for electrically connecting to the n-side clad layer 53 of the semiconductor optical amplifier 103 part is provided, the n-side contact layer 43 is laterally extended, and an n-side contact electrode 253 is provided on the upper surface thereof. .. With this configuration, the p-side clad layer of the semiconductor laser 101 and the n-side clad layer 53 of the semiconductor optical amplifier 103 can be electrically connected, and the semiconductor laser 101 and the semiconductor optical amplifier 103 are electrically connected in series. It was possible to connect.

次に、実施の形態1による半導体光集積素子の製造方法を説明する。図3A、Bから図11A、Bに製造工程を説明する図を示す。ただし、本願に適用される半導体光集積素子の詳細構造、および製造工程は、以下に限定されるものではない。 Next, a method of manufacturing the semiconductor optical integrated device according to the first embodiment will be described. 3A and 3B to FIGS. 11A and 11B are views for explaining the manufacturing process. However, the detailed structure and manufacturing process of the semiconductor optical integrated device applied to the present application are not limited to the following.

図3Aに示すように、導電性の半導体基板であるn-InP基板1に半導体レーザ101、変調器102部分を幅数十μmの絶縁膜2で覆い、n-InP基板1を数μmエッチングする(ステップ1)。その後、図3Bに示すように、Feドープ半絶縁性InP層3、n-InGaAsPコンタクト層4を選択成長する(ステップ2)。絶縁膜2を除去し、図4Aに示すように、n-InPクラッド層5、n-InGaAsP回折格子層6、n-InPクラッド層5を全面に成長する(ステップ3)。次に図4Bに示すように、絶縁膜2を変調器102と半導体光増幅器103の間に数十μmの開口を空けて、幅数十μmで形成し、n-InGaAsPコンタクト層4が露出するまでエッチング除去する(ステップ4)。なお、エッチング後は、半導体光増幅器103部分の、n-InPクラッド層5、n-InGaAsP回折格子層6、n-InPクラッド層5がこの段階でn側クラッド層53として完成する。また、半導体レーザ101部分のn-InPクラッド層5、n-InGaAsP回折格子層6、n-InPクラッド層5は、後述のステップ7のn-InGaAsP回折格子層6が回折格子となった段階でn側クラッド層51として完成する。 As shown in FIG. 3A, a semiconductor laser 101 and a modulator 102 are covered with an insulating film 2 having a width of several tens of μm on an n-InP substrate 1 which is a conductive semiconductor substrate, and the n-InP substrate 1 is etched by several μm. (Step 1). Thereafter, as shown in FIG. 3B, the Fe-doped semi-insulating InP layer 3 and the n-InGaAsP contact layer 4 are selectively grown (step 2). The insulating film 2 is removed, and as shown in FIG. 4A, the n-InP clad layer 5, the n-InGaAsP diffraction grating layer 6, and the n-InP clad layer 5 are grown on the entire surface (step 3). Next, as shown in FIG. 4B, an insulating film 2 is formed between the modulator 102 and the semiconductor optical amplifier 103 with an opening of several tens of μm and a width of several tens of μm, and the n-InGaAsP contact layer 4 is exposed. Are removed by etching (step 4). After the etching, the n-InP clad layer 5, the n-InGaAsP diffraction grating layer 6, and the n-InP clad layer 5 in the semiconductor optical amplifier 103 portion are completed as the n-side clad layer 53 at this stage. Further, the n-InP clad layer 5, the n-InGaAsP diffraction grating layer 6, and the n-InP clad layer 5 in the semiconductor laser 101 portion are formed at a stage where the n-InGaAsP diffraction grating layer 6 becomes a diffraction grating in step 7 described later. The n-side clad layer 51 is completed.

さらに、図5Aに示すように、n-InGaAsPコンタクト層4を半導体光増幅器103の部分のみ残して他の部分を全てエッチング除去し、n-InGaAsPコンタクト層4をn側コンタクト層43として形成する(ステップ5)。その後、図5Bに示すように、絶縁膜2をマスクにしてFeドープ半絶縁性InP層20を成長する(ステップ6)。その後、絶縁膜2を除去し、図6Aに示すように半導体レーザ101の回折格子部7のn-InGaAsP回折格子層6を200nmの周期でエッチングして、半導体レーザの回折格子を形成する(ステップ7)。その後、図6Bに示すように活性層8、p-InPクラッド層9を形成する(ステップ8)。 Further, as shown in FIG. 5A, the n-InGaAsP contact layer 4 is removed by etching except the semiconductor optical amplifier 103, and the other portions are all removed by etching to form the n-InGaAsP contact layer 4 as an n-side contact layer 43 ( Step 5). Thereafter, as shown in FIG. 5B, the Fe-doped semi-insulating InP layer 20 is grown using the insulating film 2 as a mask (step 6). Thereafter, the insulating film 2 is removed, and the n-InGaAsP diffraction grating layer 6 of the diffraction grating portion 7 of the semiconductor laser 101 is etched at a cycle of 200 nm to form a diffraction grating of the semiconductor laser as shown in FIG. 6A (step 7). Thereafter, as shown in FIG. 6B, the active layer 8 and the p-InP clad layer 9 are formed (step 8).

次に、図7Aに示すように、絶縁膜2を変調器102の部分に開口を空けるようにして幅数十μmで形成し、p-InPクラッド層9、活性層8をエッチングする(ステップ9)。その後、図7Bに示すように変調器吸収層10、p-InPクラッド層9を全面に選択成長する(ステップ10)。その後、絶縁膜2を除去し、図8Aに示すように再度絶縁膜2を形成して、導波路を加工するパターンを形成する(ステップ11)。この段階の絶縁膜2は、導波路の両側を半導体で埋め込む埋め込み導波路を形成する半導体レーザ101、および半導体光増幅器103の部分は幅を1μm程度とし、導波路の両側を半導体で覆わない形状の導波路を形成する変調器102の部分は数十μm程度の幅として形成する。その後、エッチングによりFeドープ半絶縁性InP層20の途中で止まるようにエッチングを行う。その後、絶縁膜2をマスクとして図8Bに示すようにp-InP埋め込み層11、n-InP埋め込み層12、p-InP埋め込み層11で埋め込み成長を行う(ステップ12)。 Next, as shown in FIG. 7A, the insulating film 2 is formed with a width of several tens of μm so as to open an opening in the modulator 102, and the p-InP clad layer 9 and the active layer 8 are etched (step 9). ). Thereafter, as shown in FIG. 7B, the modulator absorption layer 10 and the p-InP cladding layer 9 are selectively grown on the entire surface (step 10). Then, the insulating film 2 is removed, the insulating film 2 is formed again as shown in FIG. 8A, and a pattern for processing the waveguide is formed (step 11). The insulating film 2 at this stage has a width of about 1 μm in the semiconductor laser 101 and the semiconductor optical amplifier 103, which form a buried waveguide in which both sides of the waveguide are embedded with a semiconductor, and the both sides of the waveguide are not covered with the semiconductor. The portion of the modulator 102 that forms the waveguide is formed with a width of about several tens of μm. After that, etching is performed so as to stop in the middle of the Fe-doped semi-insulating InP layer 20. Thereafter, using the insulating film 2 as a mask, buried growth is performed with the p-InP buried layer 11, the n-InP buried layer 12, and the p-InP buried layer 11 as shown in FIG. 8B (step 12).

その後、絶縁膜2を除去し、図9Aに示すようにp-InPクラッド層9、p-InGaAsコンタクト層13を全面に成長する(ステップ13)。図9Bに示すように、導波路の両側を半導体で埋め込む埋め込み導波路を形成する半導体レーザ101、および半導体光増幅器103の部分は幅数十μm程度、導波路の両側を半導体で覆わない形状の導波路を形成する変調器102の部分は1μm程度の幅でメサを形成する。メサの深さがFeドープ半絶縁性InP層20の途中で止まるようにエッチングを行う(ステップ14)。 After that, the insulating film 2 is removed, and the p-InP cladding layer 9 and the p-InGaAs contact layer 13 are grown on the entire surface as shown in FIG. 9A (step 13). As shown in FIG. 9B, the semiconductor laser 101 and the semiconductor optical amplifier 103 that form a buried waveguide in which both sides of the waveguide are embedded with a semiconductor have a width of several tens of μm, and both sides of the waveguide are not covered with the semiconductor. The portion of the modulator 102 forming the waveguide forms a mesa with a width of about 1 μm. Etching is performed so that the depth of the mesa stops in the middle of the Fe-doped semi-insulating InP layer 20 (step 14).

図10Aに示すように、半導体光増幅器103の部分のn側コンタクト電極253を形成する部分において、n-InGaAsPコンタクト層43が露出するまでエッチングを行う(ステップ15)。その後、図10Bに示すように、半導体レーザ101と変調器102の間、及び変調器102と半導体光増幅器103の間のp-InGaAsコンタクト層13をエッチングしてそれぞれの間の電気的な絶縁を確保する(ステップ16)。次に、図11Aに示すように、全面に絶縁膜15を形成し、半導体レーザ101、変調器102、および半導体光増幅器103のp-InGaAsコンタクト層13、および半導体光増幅器103のn-InGaAsPコンタクト層43上に開口を形成する(ステップ17)。最後に、図11Bに示すように、電極17と金メッキ18を形成する(ステップ18)ことにより、各開口部の電極17、金メッキ18が、各コンタクト電極として形成されるとともに、半導体レーザ101のp側コンタクト電極261と半導体光増幅器103のn側コンタクト電極253の電気接続が完成する。この例では半導体レーザ101のアノード、すなわち半導体レーザのp-InGaAsコンタクト層13上のp側コンタクト電極261と、半導体光増幅器103のカソード、すなわちn-InGaAsPコンタクト層43上のn側コンタクト電極253とが電極17と金メッキ18で接続されている。これに限らず、図1の概念図で示すように、半導体レーザ101のp側コンタクト電極261と半導体光増幅器のn側コンタクト電極253とがワイヤ27で接続されても良い。最後にウエハ全体を100μm厚程度に研磨し、ウエハ裏面、すなわち半導体基板1の素子が形成されているのとは反対側の面にn側コンタクト電極25を形成する。 As shown in FIG. 10A, etching is performed until the n-InGaAsP contact layer 43 is exposed in the portion of the semiconductor optical amplifier 103 where the n-side contact electrode 253 is formed (step 15). Thereafter, as shown in FIG. 10B, the p-InGaAs contact layer 13 between the semiconductor laser 101 and the modulator 102 and between the modulator 102 and the semiconductor optical amplifier 103 is etched to electrically insulate them. Secure (step 16). Next, as shown in FIG. 11A, an insulating film 15 is formed on the entire surface, and the p-InGaAs contact layer 13 of the semiconductor laser 101, the modulator 102, and the semiconductor optical amplifier 103, and the n-InGaAsP contact of the semiconductor optical amplifier 103 are formed. An opening is formed on layer 43 (step 17). Finally, as shown in FIG. 11B, the electrode 17 and the gold plating 18 are formed (step 18 ), whereby the electrode 17 and the gold plating 18 in each opening are formed as each contact electrode and the p of the semiconductor laser 101 is formed. The electrical connection between the side contact electrode 261 and the n-side contact electrode 253 of the semiconductor optical amplifier 103 is completed. In this example, the anode of the semiconductor laser 101, that is, the p-side contact electrode 261 on the p-InGaAs contact layer 13 of the semiconductor laser, and the cathode of the semiconductor optical amplifier 103, that is, the n-side contact electrode 253 on the n-InGaAsP contact layer 43. Are connected to the electrode 17 by gold plating 18. Not limited to this, as shown in the conceptual diagram of FIG. 1, the p-side contact electrode 261 of the semiconductor laser 101 and the n-side contact electrode 253 of the semiconductor optical amplifier may be connected by the wire 27. Finally, the entire wafer is polished to a thickness of about 100 μm, and the n-side contact electrode 25 is formed on the back surface of the wafer, that is, the surface of the semiconductor substrate 1 opposite to the surface on which the elements are formed.

以上のように、本実施の形態1による半導体光集積素子は、導電性の半導体基板1を用い、半導体光増幅器103のn側クラッド層53と半導体基板1の間に電気絶縁層としてFeドープ半絶縁性InP層3を設け、半導体光増幅器103と変調器102の間のn側のクラッド層も電気絶縁層であるFeドープ半絶縁性InP層19に置き換えた。この構成により、半導体光増幅器103を導電性の半導体基板1および半導体レーザ101から電気的に絶縁した。さらに、半導体光増幅器103のn側クラッド層53とFeドープ半絶縁性InP層3との間にn側コンタクト層43を設け、導電性の半導体基板1からn側クラッド層53に給電するのではなく、n側コンタクト電極253およびn側コンタクト層43を介してn側クラッド層53に給電することを可能とした。この構成により、同一の半導体基板1上に形成した半導体レーザ101と半導体光増幅器103との直列接続を実現し、直流電源からの電流の低減が可能となった。この構成によれば、従来と比べて駆動端子数が増えること無く直列接続を実現できる。 As described above, in the semiconductor optical integrated device according to the first embodiment, the conductive semiconductor substrate 1 is used, and the Fe-doped semi-conductive layer is used as the electrical insulating layer between the n-side cladding layer 53 of the semiconductor optical amplifier 103 and the semiconductor substrate 1. The insulating InP layer 3 was provided, and the n-side clad layer between the semiconductor optical amplifier 103 and the modulator 102 was also replaced with the Fe-doped semi-insulating InP layer 19 which was an electrical insulating layer. With this configuration, the semiconductor optical amplifier 103 is electrically insulated from the conductive semiconductor substrate 1 and the semiconductor laser 101. Furthermore, the n-side contact layer 43 is provided between the n-side clad layer 53 of the semiconductor optical amplifier 103 and the Fe-doped semi-insulating InP layer 3 to supply power from the conductive semiconductor substrate 1 to the n-side clad layer 53. Instead, it is possible to supply power to the n-side cladding layer 53 through the n-side contact electrode 253 and the n-side contact layer 43. With this configuration, the semiconductor laser 101 and the semiconductor optical amplifier 103 formed on the same semiconductor substrate 1 can be connected in series, and the current from the DC power supply can be reduced. According to this configuration, serial connection can be realized without increasing the number of drive terminals as compared with the conventional case.

本実施の形態1による半導体光集積素子によれば、半導体レーザ101と半導体光増幅器103とを直列に接続する構成としたので、直流電源からの電流を低減出来る。また、集積化している半導体レーザおよび変調器の電極構造が従来構造と変更がないため、従来と同様、マイナス側を半導体基板1の裏面のn側コンタクト電極25に接続でき、従来と同様の駆動方法が可能である。 According to the semiconductor optical integrated device of the first embodiment, since the semiconductor laser 101 and the semiconductor optical amplifier 103 are connected in series, the current from the DC power supply can be reduced. Moreover, since the electrode structure of the integrated semiconductor laser and modulator is the same as the conventional structure, the negative side can be connected to the n-side contact electrode 25 on the back surface of the semiconductor substrate 1 as in the conventional case, and the same driving as in the conventional case can be performed. Method is possible.

実施の形態2.
図12は実施の形態2による半導体光集積素子の要部の構成を示す概念図である。図1の構成と異なるのは、変調器102と半導体光増幅器103の間のn側のクラッド層がFeドープ半絶縁性InP層19ではなく、不純物拡散によりp型化したZn拡散領域24となっていることである。このように、変調器102と半導体光増幅器103の間は、電気的に絶縁できる材料で構成すれば良く、種々の半絶縁性の半導体材料を使用することができる。
Embodiment 2.
FIG. 12 is a conceptual diagram showing a configuration of a main part of the semiconductor optical integrated device according to the second embodiment. The difference from the configuration of FIG. 1 is that the n-side clad layer between the modulator 102 and the semiconductor optical amplifier 103 is not the Fe-doped semi-insulating InP layer 19 but a Zn diffusion region 24 made p-type by impurity diffusion. Is that Thus, the modulator 102 and the semiconductor optical amplifier 103 may be made of a material that can be electrically insulated, and various semi-insulating semiconductor materials can be used.

図12の半導体光集積素子の製造方法について、実施の形態1で説明した製造方法と異なる部分を中心に図13A、Bから図16A、Bを参照して説明する。まず図13Aに示すように、導電性の半導体基板であるn-InP基板1にFeドープ半絶縁性InP層3、n-InGaAsPコンタクト層4、n-InPクラッド層5を形成する(ステップ21)。次に、図13Bに示すように、変調器102と半導体光増幅器103の間にp型ドーパントであるZnを含んだ酸化膜(ZnO)23を形成し、熱アニールしてZnをFeドープ半絶縁性InP層3に達するまで熱拡散させる(ステップ22)。Znが拡散した領域が電気絶縁層24である。その後、Znを含んだ酸化膜(ZnO)23を除去し、図14Aに示すように、n-InPクラッド層5、n-InGaAsP回折格子層6、n-InPクラッド層5を全面に成長する(ステップ23)。次に、図14Bに示すように半導体レーザ101の回折格子部7の部分のn-InGaAsP回折格子層6を200nmの周期でエッチングして、半導体レーザの回折格子を形成する(ステップ24)。その後、図15Aに示すように活性層8、p-InPクラッド層9を形成して(ステップ25)、図15Bに示すように、絶縁膜2を変調器102の部分に開口を空けるようにして幅数十μmで形成し、p-InPクラッド層9、活性層8をエッチングする(ステップ26)。その後、図16Aに示すように変調器吸収層10、p-InPクラッド層9を全面に選択成長する(ステップ27)。その後、絶縁膜2を除去し、図16Bに示すように再度絶縁膜2を形成して、導波路を加工するパターンを形成する。導波路の両側を半導体で埋め込む埋め込み導波路を形成する半導体レーザ101、半導体光増幅器103の部分は絶縁膜の幅を1μm程度、導波路の両側を半導体で覆わない形状の導波路を形成する変調器102の部分は数十μm程度の幅で絶縁膜2を形成する(ステップ28)。その後、エッチングにより電気絶縁層であるZn拡散領域24に達するが、n-InGaAsPコンタクト層4には達しないところまでエッチングを行う。その後の、実施の形態1で説明したステップ12の、リッジの両脇に埋め込み成長を行う以降の工程は、実施の形態1で説明した工程と同じ工程である。 A method of manufacturing the semiconductor optical integrated device of FIG. 12 will be described with reference to FIGS. 13A and 13B to FIGS. 16A and 16B, focusing on parts different from the manufacturing method described in the first embodiment. First, as shown in FIG. 13A, an Fe-doped semi-insulating InP layer 3, an n-InGaAsP contact layer 4, and an n-InP clad layer 5 are formed on an n-InP substrate 1 which is a conductive semiconductor substrate (step 21). .. Next, as shown in FIG. 13B, an oxide film (ZnO) 23 containing Zn, which is a p-type dopant, is formed between the modulator 102 and the semiconductor optical amplifier 103, and thermally annealed so that Zn is Fe-doped semi-insulating. Thermal diffusion is performed until the conductive InP layer 3 is reached (step 22). The region where Zn is diffused is the electrically insulating layer 24. Then, the oxide film (ZnO) 23 containing Zn is removed, and the n-InP cladding layer 5, the n-InGaAsP diffraction grating layer 6, and the n-InP cladding layer 5 are grown on the entire surface as shown in FIG. 14A ( Step 23). Next, as shown in FIG. 14B, the n-InGaAsP diffraction grating layer 6 in the diffraction grating portion 7 of the semiconductor laser 101 is etched at a cycle of 200 nm to form a semiconductor laser diffraction grating (step 24). After that, the active layer 8 and the p-InP clad layer 9 are formed as shown in FIG. 15A (step 25), and the insulating film 2 is opened at the modulator 102 as shown in FIG. 15B. The p-InP clad layer 9 and the active layer 8 are formed with a width of several tens of μm (step 26). Thereafter, as shown in FIG. 16A, the modulator absorption layer 10 and the p-InP cladding layer 9 are selectively grown on the entire surface (step 27). After that, the insulating film 2 is removed, the insulating film 2 is formed again as shown in FIG. 16B, and a pattern for processing the waveguide is formed. Modulation for forming a waveguide having a shape in which a semiconductor laser 101 and a semiconductor optical amplifier 103, both sides of which are buried with a semiconductor, have an insulating film width of about 1 μm so that both sides of the waveguide are not covered with a semiconductor. The insulating film 2 is formed in the portion of the container 102 with a width of about several tens of μm (step 28). After that, etching is performed to reach the Zn diffusion region 24, which is an electrically insulating layer, but does not reach the n-InGaAsP contact layer 4. Subsequent steps of the step 12 described in the first embodiment after the step of performing buried growth on both sides of the ridge are the same as the steps described in the first embodiment.

実施の形態1のステップ11の工程後の状態との大きな違いは、変調器102と半導体光増幅器103の間のn側のクラッド層が、Feドープ半絶縁性InP層19ではなく、不純物拡散によりp型化した電気絶縁層であるZn拡散領域24となっていることである。 The major difference from the state after the process of step 11 of the first embodiment is that the n-side cladding layer between the modulator 102 and the semiconductor optical amplifier 103 is not the Fe-doped semi-insulating InP layer 19 but the impurity diffusion. That is, it is a Zn diffusion region 24 which is a p-type electric insulating layer.

以上のように、本実施の形態2による半導体光集積素子は、導電性の半導体基板1を用い、半導体光増幅器103のn側クラッド層53と半導体基板1の間に電気絶縁層であるFeドープ半絶縁性InP層3を設け、半導体光増幅器103と変調器102の間のn側のクラッド層を不純物拡散によりp型化した電気絶縁層であるZn拡散領域24に置き換えた。この構成により、半導体光増幅器103を導電性の半導体基板1および半導体レーザ101から電気的に絶縁した。さらに、半導体光増幅器103のn側クラッド層53とFeドープ半絶縁性InP層3との間にn側コンタクト層43を設け、導電性の半導体基板1からn側クラッド層53に給電するのではなく、n側コンタクト電極253およびn側コンタクト層43を介してn側クラッド層53に給電することを可能とした。この構成により、同一の半導体基板1上に形成した半導体レーザ101と半導体光増幅器103との直列続を実現し、直流電源からの電流の低減が可能となった。この構成によれば、従来と比べて駆動端子数が増えること無く直列接続を実現できる。 As described above, in the semiconductor optical integrated device according to the second embodiment, the conductive semiconductor substrate 1 is used, and the Fe-doped electrically insulating layer, which is an electrically insulating layer, is provided between the n-side cladding layer 53 of the semiconductor optical amplifier 103 and the semiconductor substrate 1. The semi-insulating InP layer 3 was provided, and the n-side clad layer between the semiconductor optical amplifier 103 and the modulator 102 was replaced with a Zn diffusion region 24 which was an electric insulating layer made p-type by impurity diffusion. With this configuration, the semiconductor optical amplifier 103 is electrically insulated from the conductive semiconductor substrate 1 and the semiconductor laser 101. Furthermore, the n-side contact layer 43 is provided between the n-side clad layer 53 of the semiconductor optical amplifier 103 and the Fe-doped semi-insulating InP layer 3 to supply power from the conductive semiconductor substrate 1 to the n-side clad layer 53. Instead, it is possible to supply power to the n-side cladding layer 53 through the n-side contact electrode 253 and the n-side contact layer 43. With this configuration, the semiconductor laser 101 and the semiconductor optical amplifier 103 formed on the same semiconductor substrate 1 can be connected in series, and the current from the DC power supply can be reduced. According to this configuration, serial connection can be realized without increasing the number of drive terminals as compared with the conventional case.

本実施の形態2による半導体光集積素子によれば、実施の形態1と同様、半導体レーザ101と半導体光増幅器103とを直列に接続する構成としたので、直流電源からの電流を低減出来る。また、集積化している半導体レーザおよび変調器の電極構造が従来構造と変更がないため、従来と同様、マイナス側を半導体基板1の裏面のn側コンタクト電極25に接続でき、従来と同様の駆動方法が可能である。 According to the semiconductor optical integrated device of the second embodiment, as in the first embodiment, the semiconductor laser 101 and the semiconductor optical amplifier 103 are connected in series, so that the current from the DC power supply can be reduced. Moreover, since the electrode structure of the integrated semiconductor laser and modulator is the same as the conventional structure, the negative side can be connected to the n-side contact electrode 25 on the back surface of the semiconductor substrate 1 as in the conventional case, and the same driving as in the conventional case can be performed. Method is possible.

なお、実施の形態1においても、実施の形態2においても、後述の実施の形態4の図21で示すように、半導体レーザ101のn側クラッド層51と導電性の半導体基板1との間に電気絶縁層としてFeドープ半絶縁性InP層3を設けて、半導体レーザ101側を半導体基板1と電気的に分離し、半導体光増幅器103側のn側クラッド層51と導電性の半導体基板1との間にはFeドープ半絶縁性InP層3などの絶縁層を設けず電気的に導通状態にする構成としても良い。この場合、n側クラッド層51とFeドープ半絶縁性InP層3との間にn側コンタクト層を設ける構成とすることにより、半導体レーザ101と半導体光増幅器103とを直列接続にできるのは良いのは言うまでもない。 It should be noted that in both the first and second embodiments, as shown in FIG. 21 of the fourth embodiment, which will be described later, between the n-side cladding layer 51 of the semiconductor laser 101 and the conductive semiconductor substrate 1. An Fe-doped semi-insulating InP layer 3 is provided as an electrical insulating layer to electrically separate the semiconductor laser 101 side from the semiconductor substrate 1, and the n-side cladding layer 51 on the semiconductor optical amplifier 103 side and the conductive semiconductor substrate 1. An insulating layer such as the Fe-doped semi-insulating InP layer 3 may not be provided between them, and the electrically conductive state may be established. In this case, the semiconductor laser 101 and the semiconductor optical amplifier 103 can be connected in series by providing the n-side contact layer between the n-side cladding layer 51 and the Fe-doped semi-insulating InP layer 3. Needless to say.

実施の形態3.
図17は、実施の形態3による半導体光集積素子の要部の構成を示す概念図である。この構成は、素子の基本構造を半絶縁性の半導体基板104上に実現したものである。半絶縁性の半導体基板104上に設けたn側コンタクト層であるn-InGaAsPコンタクト層を、変調器102と半導体光増幅器103の間で、n側コンタクト層41とn側コンタクト層43に分離した構成としている。さらに、変調器102と半導体光増幅器103の間のn側のクラッド層をFeドープ半絶縁性InP層19に置き換えることにより半導体光増幅器103のカソード部を半導体レーザ101、および変調器102から電気的に絶縁している。その他の構成は図1と同じである。カソードは、半導体レーザ101および変調器102のn側コンタクト層41上のn側コンタクト電極251、および半導体光増幅器103のn側コンタクト層43上のn側コンタクト電極253から取られるため、給電端子数が図1の導電性の半導体基板1上に作製したものより一つ増える。
Embodiment 3.
FIG. 17 is a conceptual diagram showing the configuration of the main part of the semiconductor optical integrated device according to the third embodiment. In this structure, the basic structure of the device is realized on a semi-insulating semiconductor substrate 104. The n-InGaAsP contact layer, which is the n-side contact layer provided on the semi-insulating semiconductor substrate 104, is separated into the n-side contact layer 41 and the n-side contact layer 43 between the modulator 102 and the semiconductor optical amplifier 103. It is configured. Further, by replacing the n-side clad layer between the modulator 102 and the semiconductor optical amplifier 103 with the Fe-doped semi-insulating InP layer 19, the cathode portion of the semiconductor optical amplifier 103 is electrically connected to the semiconductor laser 101 and the modulator 102. Insulated. Other configurations are the same as those in FIG. Since the cathode is taken from the n-side contact electrode 251 on the n-side contact layer 41 of the semiconductor laser 101 and the modulator 102 and the n-side contact electrode 253 on the n-side contact layer 43 of the semiconductor optical amplifier 103, the number of power supply terminals is increased. Is one more than that formed on the conductive semiconductor substrate 1 of FIG.

図17の半導体光集積素子の電気接続について説明する。半導体光増幅器103のp側コンタクト電極263と半導体レーザ101のn側コンタクト電極251との間に、外部に設けられている図示しない直流電源から直流電圧が印加される。半導体光増幅器103のn側コンタクト電極253と半導体レーザ101のp側コンタクト電極261は、ワイヤ27などの導電体で接続されている。この接続により、図1の実施の形態1による半導体光集積素子と同様、図2の等価回路に示すように、半導体レーザ101と半導体光増幅器103は直列に接続され、半導体レーザ101と半導体光増幅器103には同じ電流値の電流が流れる。 The electrical connection of the semiconductor optical integrated device of FIG. 17 will be described. A DC voltage is applied between a p-side contact electrode 263 of the semiconductor optical amplifier 103 and an n-side contact electrode 251 of the semiconductor laser 101 from a DC power supply (not shown) provided outside. The n-side contact electrode 253 of the semiconductor optical amplifier 103 and the p-side contact electrode 261 of the semiconductor laser 101 are connected by a conductor such as a wire 27. With this connection, as in the semiconductor optical integrated device according to the first embodiment of FIG. 1, the semiconductor laser 101 and the semiconductor optical amplifier 103 are connected in series as shown in the equivalent circuit of FIG. 2, and the semiconductor laser 101 and the semiconductor optical amplifier are connected. A current having the same current value flows through 103.

図17の構成の半導体光集積素子の製造方法のうち、実施の形態1で説明した製造方法と違う部分のみ説明する。図18Aに示すように、半絶縁性の半導体基板104にn-InGaAsPコンタクト層4、n-InPクラッド層5 、n-InGaAsP回折格子層6、n-InPクラッド層5を全面に成長する(ステップ31)。次に、図18Bに示すように、絶縁膜2を変調器102と半導体光増幅器103の間に数十μmの開口を空けて、幅数十μmで形成し、n-InGaAsPコンタクト層4までエッチング除去する(ステップ32)。その後、図19Aに示すように、変調器102と半導体光増幅器103の間のn-InGaAsPコンタクト層4をエッチングしてn側コンタクト層41とn側コンタクト層43とに分離して(ステップ33)、半導体レーザ101および変調器102と、半導体光増幅器103との間でn側を電気的に絶縁する。次に、図19Bに示すように、絶縁膜2をマスクにしてFeドープ半絶縁性InP層20を成長する。その後の工程は、実施の形態1で説明した図6Aの回折格子形成を行うステップ7以降とほぼ同じ工程である。但し、半絶縁性の半導体基板104を用いているので、半導体レーザのn側コンタクト電極251をn側コンタクト層41上に設けなければならない点は異なる。 Of the method of manufacturing the semiconductor optical integrated device having the configuration of FIG. 17, only the part different from the manufacturing method described in the first embodiment will be described. As shown in FIG. 18A, the n-InGaAsP contact layer 4, the n-InP cladding layer 5, the n-InGaAsP diffraction grating layer 6, and the n-InP cladding layer 5 are grown on the entire surface of the semi-insulating semiconductor substrate 104 (step 31). Next, as shown in FIG. 18B, the insulating film 2 is formed to have a width of several tens of μm by forming an opening of several tens of μm between the modulator 102 and the semiconductor optical amplifier 103, and the n-InGaAsP contact layer 4 is etched. Remove (step 32). Thereafter, as shown in FIG. 19A, the n-InGaAsP contact layer 4 between the modulator 102 and the semiconductor optical amplifier 103 is etched to be separated into an n-side contact layer 41 and an n-side contact layer 43 (step 33). The semiconductor laser 101 and the modulator 102 are electrically insulated from the semiconductor optical amplifier 103 on the n side. Next, as shown in FIG. 19B, the Fe-doped semi-insulating InP layer 20 is grown using the insulating film 2 as a mask. Subsequent processes are almost the same as the processes after step 7 for forming the diffraction grating in FIG. 6A described in the first embodiment. However, since the semi-insulating semiconductor substrate 104 is used, the difference is that the n-side contact electrode 251 of the semiconductor laser must be provided on the n-side contact layer 41.

図20は実施の形態3による半導体光集積素子の要部の別の構成を示す概念図である。図20の半導体光集積素子の構成は、図17の構成と同様に、素子の基本構造を半絶縁性の半導体基板104上に実現したものである。図17に示した半導体光集積素子との違いは、変調器102と半導体光増幅器103と間のn側クラッド層の一部をp型InP層24に置き換え、あるいは不純物拡散によりp型化して電気的に絶縁する構造とした点である。 FIG. 20 is a conceptual diagram showing another structure of the main part of the semiconductor optical integrated device according to the third embodiment. The configuration of the semiconductor optical integrated device in FIG. 20 is similar to the configuration in FIG. 17 in that the basic structure of the device is realized on a semi-insulating semiconductor substrate 104. 17 is different from the semiconductor optical integrated device shown in FIG. 17 in that a part of the n-side cladding layer between the modulator 102 and the semiconductor optical amplifier 103 is replaced with a p-type InP layer 24, or a p-type InP layer 24 is formed by impurity diffusion to produce an electric property. This is the point that the structure is electrically insulated.

このように、変調器102と半導体光増幅器103の間のn側のクラッド層を、Feドープ半絶縁性InP層19に置き換えるか、不純物拡散によりp型化したZn拡散領域24とするかのどちらでも可能である。Feドープ半絶縁性InP層19とする場合は、実施の形態1で説明した工程を、不純物拡散によりp型化したZn拡散領域24とする場合は、実施の形態2で説明した工程を参照すれば作成することができる。 Thus, either the n-side clad layer between the modulator 102 and the semiconductor optical amplifier 103 is replaced with the Fe-doped semi-insulating InP layer 19 or the p-type Zn diffusion region 24 is formed by impurity diffusion. But it is possible. For the Fe-doped semi-insulating InP layer 19, refer to the process described in the first embodiment, and for the Zn-diffused region 24 that is p-typed by impurity diffusion, refer to the process described in the second embodiment. Can be created.

以上のように、本実施の形態3による半導体光集積素子は、半絶縁性の半導体基板104を用い、半導体レーザ101のn側クラッド層51と半導体光増幅器103のn側クラッド層53との間を、Feドープ半絶縁性InP層3あるいは不純物拡散によりp型化したZn拡散領域24などの半絶縁性の半導体材料の電気絶縁層により絶縁することにより、半導体レーザ101のn側クラッド層51と半導体光増幅器103のn側クラッド層53とを電気的に絶縁する構成とした。さらに、半導体レーザ101のn側クラッド層51と半絶縁性の半導体基板104の間にn側コンタクト層41、半導体光増幅器103のn側クラッド層53と半絶縁性の半導体基板104の間にn側コンタクト層43を設け、それぞれのn側コンタクト層を側方に張り出して、それぞれのn側クラッド層に電気的な接続を可能なようにした。この構成により、同一の半導体基板104上に形成した半導体レーザ101と半導体光増幅器103を直列に接続することが可能となった。 As described above, in the semiconductor optical integrated device according to the third embodiment, the semi-insulating semiconductor substrate 104 is used, and between the n-side cladding layer 51 of the semiconductor laser 101 and the n-side cladding layer 53 of the semiconductor optical amplifier 103. Is insulated from the n-side cladding layer 51 of the semiconductor laser 101 by insulating the Fe-doped semi-insulating InP layer 3 or an electrically insulating layer of a semi-insulating semiconductor material such as a Zn diffused region 24 made p-type by impurity diffusion. The semiconductor optical amplifier 103 is electrically insulated from the n-side cladding layer 53. Further, an n-side contact layer 41 is provided between the n-side cladding layer 51 of the semiconductor laser 101 and the semi-insulating semiconductor substrate 104, and an n-side contact layer 41 is provided between the n-side cladding layer 53 of the semiconductor optical amplifier 103 and the semi-insulating semiconductor substrate 104. The side contact layers 43 were provided, and the respective n-side contact layers were laterally bulged out to enable electrical connection to the respective n-side cladding layers. With this configuration, the semiconductor laser 101 and the semiconductor optical amplifier 103 formed on the same semiconductor substrate 104 can be connected in series.

実施の形態1および実施の形態2と同様、半導体レーザ101と半導体光増幅器103を直列に接続したので、直流電源からの電流を低減出来る。 Similar to the first and second embodiments, the semiconductor laser 101 and the semiconductor optical amplifier 103 are connected in series, so that the current from the DC power supply can be reduced.

実施の形態4.
図21は実施の形態4による半導体光集積素子の要部の構成を示す概念図である。本実施の形態4は、複数の半導体レーザ101と、少なくとも一つの半導体光増幅器103が同一の半導体基板上にモノリシック集積された半導体光集積素子である。図21は簡単のため2個の半導体レーザ101を並列に集積化し、2個の半導体レーザ101の出力を光合波器105で合波し、半導体光増幅器103に入力する構成例を示している。図21の構成例は、実施の形態1あるいは実施の形態2と同様、半導体基板として導電性の半導体基板であるn型InP基板1を用いている。
Fourth Embodiment
FIG. 21 is a conceptual diagram showing the configuration of the main part of the semiconductor optical integrated device according to the fourth embodiment. The fourth embodiment is a semiconductor optical integrated device in which a plurality of semiconductor lasers 101 and at least one semiconductor optical amplifier 103 are monolithically integrated on the same semiconductor substrate. For simplicity, FIG. 21 shows a configuration example in which two semiconductor lasers 101 are integrated in parallel, the outputs of the two semiconductor lasers 101 are multiplexed by the optical multiplexer 105, and the combined outputs are input to the semiconductor optical amplifier 103. In the configuration example of FIG. 21, the n-type InP substrate 1, which is a conductive semiconductor substrate, is used as the semiconductor substrate, as in the first or second embodiment.

図1と同様に半導体レーザ 101と光合波器105の間のn側のクラッド層がFeドープ半絶縁性InP層19に置き換えられており、半導体レーザ101のn側クラッド層51と半導体基板1との間をFeドープ半絶縁性InP層3により絶縁した構成としている。これにより、半導体レーザ 101と半導体光増幅器103がn側クラッド層の部分で電気的に分離されている。2個の半導体レーザ101のn側クラッド層53に電気接続するためのn側コンタクト層41は、両方の半導体レーザ101に共通のn側コンタクト層41として設けられている。このn側コンタクト層41にn側コンタクト電極251を設けている。半導体レーザ101のp側コンタクト電極261を素子のアノードとし、半導体レーザ101のn側コンタクト電極251と半導体光増幅器103のp側コンタクト電極263とをワイヤ27で電気的に接続する構造としでいる。接続する構造としては、ワイヤ27を設ける構造に限らず、チップ上のメタルで接続する構造とすることもできる。 As in FIG. 1, the n-side clad layer between the semiconductor laser 101 and the optical multiplexer 105 is replaced with the Fe-doped semi-insulating InP layer 19, and the n-side clad layer 51 of the semiconductor laser 101 and the semiconductor substrate 1 are The space between them is insulated by the Fe-doped semi-insulating InP layer 3. As a result, the semiconductor laser 101 and the semiconductor optical amplifier 103 are electrically separated at the n-side cladding layer. The n-side contact layer 41 for electrically connecting to the n-side cladding layers 53 of the two semiconductor lasers 101 is provided as the n-side contact layer 41 common to both semiconductor lasers 101. An n-side contact electrode 251 is provided on the n-side contact layer 41. The p-side contact electrode 261 of the semiconductor laser 101 is used as an element anode, and the n-side contact electrode 251 of the semiconductor laser 101 and the p-side contact electrode 263 of the semiconductor optical amplifier 103 are electrically connected by the wire 27. The structure for connection is not limited to the structure in which the wire 27 is provided, but a structure for connection with metal on the chip can be used.

実施の形態2、すなわち図12に示した半導体光集積素子と同様に半導体レーザ 101と光合波器105の間のn側コンタクト層の一部をp型InP層に置き換え、あるいは不純物拡散によりp型化して電気的に絶縁する構造としても良い。 As in the second embodiment, that is, the semiconductor optical integrated device shown in FIG. 12, a part of the n-side contact layer between the semiconductor laser 101 and the optical multiplexer 105 is replaced with a p-type InP layer, or p-type is formed by impurity diffusion. It is also possible to use a structure in which it is electrically insulated.

導電性の半導体基板1を用い、半導体レーザ101のn側クラッド層53と半導体基板1の間に電気絶縁層としてFeドープ半絶縁性InP層3を設け、半導体レーザ101と光合成器105の間のn側クラッド層もFeドープ半絶縁性InP層19、あるいはp型InP層24など電気絶縁層に置き換えることにより、半導体レーザ101を導電性の半導体基板1から電気的に絶縁する構成とした。この構成により、半導体光増幅器103のp側クラッド層9と、半導体レーザ101のn側クラッド層51とを電気的に接続することにより、同一の半導体基板1上に形成した半導体レーザ101と半導体光増幅器103を直列に接続でき、直流電源からの駆動電流を低減することができる。半絶縁性の基板を使用しないため、従来と比べて駆動端子数が増えることがない。 The conductive semiconductor substrate 1 is used, and the Fe-doped semi-insulating InP layer 3 is provided as an electrical insulating layer between the n-side clad layer 53 of the semiconductor laser 101 and the semiconductor substrate 1 so that the semiconductor laser 101 and the photosynthesizer 105 are connected to each other. The n-side cladding layer is also replaced with an electrically insulating layer such as the Fe-doped semi-insulating InP layer 19 or the p-type InP layer 24 so that the semiconductor laser 101 is electrically insulated from the conductive semiconductor substrate 1. With this configuration, by electrically connecting the p-side clad layer 9 of the semiconductor optical amplifier 103 and the n-side clad layer 51 of the semiconductor laser 101, the semiconductor laser 101 and the semiconductor laser 101 formed on the same semiconductor substrate 1 are connected. The amplifier 103 can be connected in series, and the drive current from the DC power supply can be reduced. Since a semi-insulating substrate is not used, the number of drive terminals does not increase compared to the conventional case.

図21の構成の半導体光集積素子によれば、駆動電流を低減出来る。また、半導体レーザ101と半導体光増幅器103を直列に接続しているため、基板上面の駆動端子数は一つで済む。 According to the semiconductor optical integrated device having the configuration of FIG. 21, the drive current can be reduced. Further, since the semiconductor laser 101 and the semiconductor optical amplifier 103 are connected in series, only one drive terminal is required on the upper surface of the substrate.

図22は実施の形態4による半導体光集積素子の要部の別の構成を示す概念図である。図22に示す半導体光集積素子は、その基本構造は図21に示した半導体光集積素子とほぼ同じで、複数の半導体レーザ101と、少なくとも一つの半導体光増幅器103が、実施の形態3で説明したのと同様、同一の半絶縁性の半導体基板104上にモノリシック集積された半導体光集積素子である。実施の形態3と同様、半導体レーザ101のn側クラッド層51と半絶縁性の半導体基板104の間にn側コンタクト層41、半導体光増幅器103のn側クラッド層53と半絶縁性の半導体基板104の間にn側コンタクト層43を設け、それぞれのn側コンタクト層を側方に張り出して、それぞれのn側クラッド層に電気的な接続を可能なようにした。なお、n側コンタクト層41は、複数の半導体レーザ101に共通に設けている。この構成によっても、半導体光増幅器103のp側クラッド層9と、半導体レーザ101のn側クラッド層51とを電気的に接続することにより、同一の半絶縁性の半導体基板104上に形成した半導体レーザ101と半導体光増幅器103を直列に接続でき、駆動電流を低減することができる。ただし、半絶縁性の基板を用いるため、図21の構成に比較して端子数が増加する。 FIG. 22 is a conceptual diagram showing another structure of the main part of the semiconductor optical integrated device according to the fourth embodiment. The semiconductor optical integrated device shown in FIG. 22 has almost the same basic structure as the semiconductor optical integrated device shown in FIG. 21, and a plurality of semiconductor lasers 101 and at least one semiconductor optical amplifier 103 are described in the third embodiment. Similarly to the above, the semiconductor optical integrated device is monolithically integrated on the same semi-insulating semiconductor substrate 104. Similar to the third embodiment, the n-side contact layer 41 is provided between the n-side cladding layer 51 of the semiconductor laser 101 and the semi-insulating semiconductor substrate 104, the n-side cladding layer 53 of the semiconductor optical amplifier 103 and the semi-insulating semiconductor substrate. An n-side contact layer 43 was provided between the n-side contact layers 104, and each n-side contact layer was laterally overhanged so that each n-side clad layer could be electrically connected. The n-side contact layer 41 is provided commonly to the plurality of semiconductor lasers 101. With this configuration as well, a semiconductor formed on the same semi-insulating semiconductor substrate 104 by electrically connecting the p-side cladding layer 9 of the semiconductor optical amplifier 103 and the n-side cladding layer 51 of the semiconductor laser 101. The laser 101 and the semiconductor optical amplifier 103 can be connected in series, and the drive current can be reduced. However, since the semi-insulating substrate is used, the number of terminals is increased as compared with the configuration of FIG.

実施の形態5.
図23は、実施の形態5による半導体光集積素子の概略構成を示すブロック図である。実施の形態4による半導体光集積素子、すなわち図21および図22に示す構成では、半導体レーザ101が2個の構成を説明したが、半導体レーザの個数は2に限られない。図23は、半導体基板上において複数の半導体レーザ101を光合波器105で合波し、半導体光増幅器103に入力している半導体光集積素子のブロック図である。図24は、図23の構成において、複数の半導体レーザ101と半導体光増幅器103を直列に接続した場合の電気的な等価回路である。異なる複数の半導体レーザ101、例えば出力されるレーザの波長がそれぞれ異なる複数の半導体レーザ101から、どれか一つを選択的に選んで駆動できるよう、半導体レーザ101のカソード側と半導体光増幅器103のカソード側とが電気的に絶縁され、半導体レーザ101のカソードと半導体光増幅器103のアノードとが電気的に接続される構造とする。
Embodiment 5.
FIG. 23 is a block diagram showing a schematic configuration of the semiconductor optical integrated device according to the fifth embodiment. In the semiconductor optical integrated device according to the fourth embodiment, that is, in the configuration shown in FIGS. 21 and 22, two semiconductor lasers 101 are described, but the number of semiconductor lasers is not limited to two. FIG. 23 is a block diagram of a semiconductor optical integrated device in which a plurality of semiconductor lasers 101 are multiplexed by an optical multiplexer 105 on a semiconductor substrate and input to a semiconductor optical amplifier 103. FIG. 24 is an electrically equivalent circuit when a plurality of semiconductor lasers 101 and semiconductor optical amplifiers 103 are connected in series in the configuration of FIG. In order to selectively drive any one of the plurality of different semiconductor lasers 101, for example, the plurality of semiconductor lasers 101 having different wavelengths of lasers to be output, the cathode side of the semiconductor laser 101 and the semiconductor optical amplifier 103 can be driven. The cathode side is electrically insulated, and the cathode of the semiconductor laser 101 and the anode of the semiconductor optical amplifier 103 are electrically connected.

図25に、同一の半導体基板上において複数の半導体レーザ101を光合波器105Aおよび光合成器105Bで合波し、それぞれを半導体光増幅器103A、半導体光増幅器103Bに入力した集積素子のブロック図を示す。図26は、二つの半導体光増幅器103Aと半導体光増幅器103Bを直列に接続し、これら半導体光増幅器103A、103Bの直列体と半導体レーザ101を直列に接続した場合の等価回路である。また、図27は、二つの半導体光増幅器103Aと半導体光増幅器103Bを並列に接続し、これら半導体光増幅器103A、103Bの並列体と半導体レーザ101を直列に接続した場合の等価回路である。図24、図26、図27の場合とも、実施の形態1から実施の形態4で説明した、いずれかの絶縁構造により、半導体レーザ101のカソード側と半導体光増幅器103Aおよび半導体光増幅器103Bのカソード側とが電気的に絶縁され、図26の場合は半導体光増幅器103Aのカソード側と半導体光増幅器103Bのカソード側も電気的に絶縁される構成とする。 FIG. 25 is a block diagram of an integrated device in which a plurality of semiconductor lasers 101 are combined on the same semiconductor substrate by an optical multiplexer 105A and an optical combiner 105B, and are input to the semiconductor optical amplifier 103A and the semiconductor optical amplifier 103B. .. FIG. 26 is an equivalent circuit when two semiconductor optical amplifiers 103A and 103B are connected in series, and a serial body of these semiconductor optical amplifiers 103A and 103B and the semiconductor laser 101 are connected in series. 27 is an equivalent circuit when two semiconductor optical amplifiers 103A and 103B are connected in parallel, and a parallel body of these semiconductor optical amplifiers 103A and 103B and the semiconductor laser 101 are connected in series. 24, 26 and 27, the cathode side of the semiconductor laser 101 and the cathodes of the semiconductor optical amplifier 103A and the semiconductor optical amplifier 103B are formed by any of the insulating structures described in the first to fourth embodiments. 26 is electrically insulated, and in the case of FIG. 26, the cathode side of the semiconductor optical amplifier 103A and the cathode side of the semiconductor optical amplifier 103B are also electrically insulated.

実施の形態1から実施の形態4の絶縁構造を参照すれば、図26に示されるように、複数の半導体光増幅器を直列に接続する構成とすることも可能であることがわかる。同様に、複数の半導体レーザを直列に接続する構成とすることが可能であることがわかる。 By referring to the insulating structures of the first to fourth embodiments, it is understood that a configuration in which a plurality of semiconductor optical amplifiers are connected in series can be used as shown in FIG. Similarly, it is understood that it is possible to adopt a configuration in which a plurality of semiconductor lasers are connected in series.

以上をまとめると、本願に開示する半導体光集積素子は、p側クラッド層から正孔が、n側クラッド層から電子が活性層に注入されるよう構成された、第一半導体光素子と第二半導体光素子とが、同一の半導体基板上にモノリシック集積された半導体光集積素子において、前記第一半導体光素子のn側クラッド層と前記第二半導体光素子のn側クラッド層とは電気的に絶縁されているとともに、前記第一半導体光素子および前記第二半導体光素子の少なくとも一方の前記n側クラッド層に電気接続するためのn側コンタクト層が、当該n側クラッド層と前記半導体基板の間に設けられ、前記n側コンタクト層と、当該n側コンタクト層が設けられた半導体光素子とは異なる半導体光素子のp側クラッド層とが電気的に接続されるよう構成され、第一半導体光素子と第二半導体光素子とが電気的に直列に接続されているので、直流電源の電流容量を低減できる。なお、第一半導体光素子および第二半導体光素子のそれぞれは、p側クラッド層から正孔が、n側クラッド層から電子が活性層に注入されるよう構成されていれば、半導体レーザであっても半導体光増幅器であっても良い。 In summary, the semiconductor optical integrated device disclosed in the present application is configured such that holes are injected from the p-side cladding layer and electrons are injected into the active layer from the n-side cladding layer. In a semiconductor optical integrated device in which a semiconductor optical device is monolithically integrated on the same semiconductor substrate, the n-side clad layer of the first semiconductor optical device and the n-side clad layer of the second semiconductor optical device are electrically An n-side contact layer that is insulated and is electrically connected to the n-side clad layer of at least one of the first semiconductor optical device and the second semiconductor optical device is provided between the n-side clad layer and the semiconductor substrate. And a p-side clad layer of a semiconductor optical device different from the semiconductor optical device provided with the n-side contact layer and electrically connected to each other. Since the optical element and the second semiconductor optical element are electrically connected in series, the current capacity of the DC power supply can be reduced. Each of the first semiconductor optical device and the second semiconductor optical device is a semiconductor laser as long as holes are injected from the p-side cladding layer and electrons are injected into the active layer from the n-side cladding layer. Alternatively, it may be a semiconductor optical amplifier.

本願には、様々な例示的な実施の形態及び実施例が記載されているが、1つ、または複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。従って、例示されていない無数の変形例が、本願明細書に開示される技術の範囲内において想定される。例えば、少なくとも1つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも1つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。 Although various exemplary embodiments and examples are described in this application, various features, aspects, and functions described in one or more embodiments may be The present invention is not limited to the application, and can be applied to the embodiments alone or in various combinations. Therefore, innumerable variations not illustrated are envisioned within the scope of the technology disclosed herein. For example, it is assumed that at least one component is modified, added or omitted, and at least one component is extracted and combined with the components of other embodiments.

1 半導体基板(n-InP基板)、3 電気絶縁層(Feドープ半絶縁性InP層)、51、53 n側クラッド層(n-InPクラッド層)、8 活性層、9 p側クラッド層(p-InPクラッド層)、19 電気絶縁層(Feドープ半絶縁性InP層)、24 電気絶縁層(Zn拡散領域)、25 n側コンタクト電極、261、262、263 p側コンタクト電極、101 半導体レーザ、103 半導体光増幅器 1 semiconductor substrate (n-InP substrate), 3 electrical insulating layer (Fe-doped semi-insulating InP layer), 51, 53 n-side clad layer (n-InP clad layer), 8 active layer, 9 p-side clad layer (p -InP clad layer), 19 electric insulating layer (Fe-doped semi-insulating InP layer), 24 electric insulating layer (Zn diffusion region), 25 n-side contact electrode, 261, 262, 263 p-side contact electrode, 101 semiconductor laser, 103 Semiconductor optical amplifier

Claims (5)

いずれも、p側クラッド層から正孔が、n側クラッド層から電子が活性層に注入されるよう構成された、半導体増幅器と複数の半導体レーザとが、同一の半導体基板の一方の面にモノリシック集積された半導体光集積素子において、
前記半導体基板は導電性の半導体基板であり、前記半導体増幅器のn側クラッド層と前記複数の半導体レーザのそれぞれのn側クラッド層とは、前記半導体基板と前記複数の半導体レーザのそれぞれのn側クラッド層との間に形成された電気絶縁層、および前記半導体増幅器のn側クラッド層と前記複数の半導体レーザのそれぞれのn側クラッド層との間に形成された電気絶縁層により電気的に絶縁されているとともに、前記複数の半導体レーザのそれぞれのn側クラッド層に電気接続するためのn側コンタクト層が、前記複数の半導体レーザのそれぞれのn側クラッド層と前記電気絶縁層との間に設けられ、
前記n側コンタクト層と、前記半導体増幅器のp側クラッド層とが電気的に接続されるよう構成され、前記半導体増幅器と前記複数の半導体レーザのそれぞれの半導体レーザとが電気的に直列に接続されていることを特徴とする半導体光集積素子。
In both cases, a semiconductor amplifier and a plurality of semiconductor lasers configured to inject holes from the p-side cladding layer and electrons from the n-side cladding layer into the active layer are monolithically formed on one surface of the same semiconductor substrate. In the integrated semiconductor optical integrated device,
The semiconductor substrate is a conductive semiconductor substrate, and the n-side cladding layer of the semiconductor amplifier and the n-side cladding layers of the plurality of semiconductor lasers are the n-sides of the semiconductor substrate and the plurality of semiconductor lasers. Electrical insulation by an electrical insulation layer formed between the cladding layer and the n-side cladding layer of the semiconductor amplifier and each of the plurality of semiconductor lasers And an n-side contact layer for electrically connecting to each of the n-side cladding layers of the plurality of semiconductor lasers is provided between each of the n-side cladding layers of the plurality of semiconductor lasers and the electrical insulating layer. Is provided,
The n-side contact layer and the p-side clad layer of the semiconductor amplifier are electrically connected to each other, and the semiconductor amplifier and each semiconductor laser of the plurality of semiconductor lasers are electrically connected in series. A semiconductor optical integrated device characterized in that
前記半導体基板の他方の面に直流のマイナス側が接続されるn側コンタクト電極が備えられ、前記複数の半導体レーザのそれぞれのp側クラッド層に直流のプラス側が接続されるp側コンタクト電極がそれぞれ備えられたことを特徴とする請求項1に記載の半導体光集積素子。 The other surface of the semiconductor substrate is provided with an n-side contact electrode connected to the negative side of DC, and the p-side contact electrode connected to the positive side of DC is provided in each of the p-side cladding layers of the plurality of semiconductor lasers. The semiconductor optical integrated device according to claim 1, wherein the semiconductor optical integrated device is provided. いずれも、p側クラッド層から正孔が、n側クラッド層から電子が活性層に注入されるよう構成された、半導体増幅器と複数の半導体レーザとが、同一の半導体基板の一方の面にモノリシック集積された半導体光集積素子において、
前記半導体増幅器のn側クラッド層と前記複数の半導体レーザのそれぞれのn側クラッド層とは、前記半導体増幅器のn側クラッド層と前記複数の半導体レーザのそれぞれのn側クラッド層との間に電気絶縁層が形成されるとともに、前記半導体基板が半絶縁性の半導体基板であることにより、電気的に絶縁され、前記複数の半導体レーザのそれぞれのn側クラッド層に電気接続するためのn側コンタクト層が、前記複数の半導体レーザのそれぞれのn側クラッド層と前記半導体基板との間に設けられ、
前記n側コンタクト層と、前記半導体増幅器のp側クラッド層とが電気的に接続されるよう構成され、前記半導体増幅器と前記複数の半導体レーザのそれぞれの半導体レーザとが電気的に直列に接続されていることを特徴とする半導体光集積素子。
In both cases, a semiconductor amplifier and a plurality of semiconductor lasers configured to inject holes from the p-side cladding layer and electrons from the n-side cladding layer into the active layer are monolithically formed on one surface of the same semiconductor substrate. In the integrated semiconductor optical integrated device,
The n-side cladding layer of the semiconductor amplifier and the n-side cladding layers of the plurality of semiconductor lasers are electrically connected between the n-side cladding layer of the semiconductor amplifier and the n-side cladding layers of the plurality of semiconductor lasers. An n-side contact for forming an insulating layer and being electrically insulated by the semiconductor substrate being a semi-insulating semiconductor substrate and electrically connecting to each n-side cladding layer of the plurality of semiconductor lasers. A layer is provided between each of the n-side cladding layers of the plurality of semiconductor lasers and the semiconductor substrate,
The n-side contact layer and the p-side clad layer of the semiconductor amplifier are electrically connected to each other, and the semiconductor amplifier and each semiconductor laser of the plurality of semiconductor lasers are electrically connected in series. A semiconductor optical integrated device characterized in that
前記n側コンタクト層が、前記複数の半導体レーザのうち一の半導体レーザのn側クラッド層から側方に張り出していることを特徴とする請求項1から3のいずれか1項に記載の半導体光集積素子。 4. The semiconductor light according to claim 1, wherein the n-side contact layer extends laterally from an n-side cladding layer of one of the plurality of semiconductor lasers. Integrated device. 前記半導体増幅器と前記複数の半導体レーザとの間に、前記複数の半導体レーザの出力を合成して前記半導体増幅器に入力する光合波器が設けられていることを特徴とする請求項1から4のいずれか1項に記載の半導体光集積素子。 5. An optical multiplexer, which combines the outputs of the plurality of semiconductor lasers and inputs the combined outputs to the semiconductor amplifier, is provided between the semiconductor amplifier and the plurality of semiconductor lasers. The semiconductor optical integrated device according to any one of items.
JP2019098215A 2019-05-27 2019-05-27 Semiconductor optical integrated device Active JP6729982B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019098215A JP6729982B2 (en) 2019-05-27 2019-05-27 Semiconductor optical integrated device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019098215A JP6729982B2 (en) 2019-05-27 2019-05-27 Semiconductor optical integrated device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2018546721A Division JPWO2019207624A1 (en) 2018-04-23 2018-04-23 Semiconductor optical integrated device

Publications (2)

Publication Number Publication Date
JP2019192918A JP2019192918A (en) 2019-10-31
JP6729982B2 true JP6729982B2 (en) 2020-07-29

Family

ID=68390935

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019098215A Active JP6729982B2 (en) 2019-05-27 2019-05-27 Semiconductor optical integrated device

Country Status (1)

Country Link
JP (1) JP6729982B2 (en)

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60145690A (en) * 1984-01-10 1985-08-01 Nec Corp Photo bi-stable light emitting and receiving integration element
JPS60219786A (en) * 1984-04-16 1985-11-02 Matsushita Electric Ind Co Ltd Semiconductor laser device
AU636792B2 (en) * 1991-02-13 1993-05-06 University Of Melbourne, The Semiconductor laser
SE501721C2 (en) * 1993-09-10 1995-05-02 Ellemtel Utvecklings Ab Laser device with an optical cavity connected in series laser structures
SE501723C2 (en) * 1993-09-10 1995-05-02 Ellemtel Utvecklings Ab Optical amplification device and use of the device
JPH07231132A (en) * 1994-02-18 1995-08-29 Nippon Telegr & Teleph Corp <Ntt> Semiconductor optical device
JPH0846279A (en) * 1994-07-26 1996-02-16 Mitsubishi Electric Corp Array type semiconductor laser device
JPH08255891A (en) * 1995-03-17 1996-10-01 Mitsubishi Electric Corp Optical integrated circuit device and drive method thereof
JPH0951142A (en) * 1995-08-04 1997-02-18 Fujitsu Ltd Semiconductor light emitting element
US6853761B2 (en) * 2002-01-09 2005-02-08 Infineon Technologies Ag Optoelectronic module
US7106774B2 (en) * 2002-08-28 2006-09-12 T-Networks, Inc. Placing a semiconductor laser electrically in series with a semiconductor optical amplifier
KR100532260B1 (en) * 2003-07-08 2005-11-29 삼성전자주식회사 Semiconductor monolithic integrated optical transmitter
GB0424253D0 (en) * 2004-05-20 2004-12-01 Bookham Technology Plc Laterally implanted electro-absorption modulated laser
JP4934271B2 (en) * 2004-06-11 2012-05-16 日本オプネクスト株式会社 Single power supply optical integrated device
GB2436397A (en) * 2006-03-23 2007-09-26 Bookham Technology Plc Monolithically integrated optoelectronic components
JP4938709B2 (en) * 2008-03-13 2012-05-23 日本電信電話株式会社 Method for manufacturing optical semiconductor device
JP5451332B2 (en) * 2008-12-02 2014-03-26 日本オクラロ株式会社 Optical semiconductor device
JP2010263153A (en) * 2009-05-11 2010-11-18 Sumitomo Electric Ind Ltd Semiconductor integrated optical device, and method of making the same
JP5924138B2 (en) * 2012-06-04 2016-05-25 富士通株式会社 Optical semiconductor integrated circuit device and manufacturing method thereof
JP5823920B2 (en) * 2012-06-13 2015-11-25 日本電信電話株式会社 Semiconductor optical integrated device
CN103956652B (en) * 2014-04-25 2018-08-31 南京威宁锐克信息技术有限公司 The tunable DFB semiconductor laser of low cost and preparation method of integrated modulator
US10128632B2 (en) * 2015-02-23 2018-11-13 Nippon Telegraph And Telephone Corporation Electroabsorption modulator integrated distributed feedback laser with integrated semiconductor optical amplifier, and driving method for same
DE112016002585T5 (en) * 2015-06-10 2018-05-24 Furukawa Electric Co., Ltd. Pulse laser device
WO2017135381A1 (en) * 2016-02-04 2017-08-10 日本電信電話株式会社 Optical transmitter and light intensity monitoring method
CN111989832B (en) * 2018-04-23 2022-10-28 三菱电机株式会社 Semiconductor optical integrated element

Also Published As

Publication number Publication date
JP2019192918A (en) 2019-10-31

Similar Documents

Publication Publication Date Title
US7693361B2 (en) Hybrid laser diode
CN110168824B (en) Semiconductor optical amplifier, method for manufacturing the same, and optical phase modulator
US8063408B2 (en) Integrated semiconductor optical device and optical apparatus using the same
US7274720B2 (en) Semiconductor laser element having InGaAs compressive-strained quantum-well active layer
JP2016092155A (en) Semiconductor laser and semiconductor laser manufacturing method
CN111989832B (en) Semiconductor optical integrated element
WO2019069359A1 (en) Semiconductor optical integrated element
JP5243901B2 (en) Coaxial type semiconductor optical module
JP2009141188A (en) Integrated semiconductor optical device
JP6729982B2 (en) Semiconductor optical integrated device
JP2005116644A (en) Semiconductor opto-electronic waveguide
JP2010267801A (en) Integrated semiconductor optical element and semiconductor optical device
JPH1022579A (en) Light waveguide path structure, and semiconductor laser, modulator, and integrated semiconductor laser device using this light waveguide structure
SE511719C2 (en) Buried heterostructure laser with stream-containing layers
JP3869106B2 (en) Surface emitting laser device
WO2021152686A1 (en) Optical semiconductor device and method for manufacturing same
CN111712979B (en) Optical semiconductor device
CN110431720B (en) Optical semiconductor element
US20220397802A1 (en) Optical modulator and method of manufacturing optical modulator
JP3295932B2 (en) Semiconductor laser device
JP2006173465A (en) Modulator integrated laser and optical module
JP2006066724A (en) Semiconductor optical element
JPWO2019102604A1 (en) Semiconductor optical transmitter
JP3239996B2 (en) Semiconductor laser device
JP2011044753A (en) Modulator integrated laser

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190527

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200423

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200602

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200630

R151 Written notification of patent or utility model registration

Ref document number: 6729982

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250