JP6719508B2 - メモリ制御装置 - Google Patents
メモリ制御装置 Download PDFInfo
- Publication number
- JP6719508B2 JP6719508B2 JP2018126354A JP2018126354A JP6719508B2 JP 6719508 B2 JP6719508 B2 JP 6719508B2 JP 2018126354 A JP2018126354 A JP 2018126354A JP 2018126354 A JP2018126354 A JP 2018126354A JP 6719508 B2 JP6719508 B2 JP 6719508B2
- Authority
- JP
- Japan
- Prior art keywords
- area
- flash memory
- block
- data
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Storage Device Security (AREA)
- Memory System (AREA)
Description
以下、本実施形態1に係るリンクテーブル220のメインエリア410に、完全消去エリア1300と通常エリア1310を設けた例について説明する。
このように実施形態1では、完全消去エリアに該当しないブロックに対応するフラッシュメモリ30のブロックのデータを消去するときは、そのブロックのデータを残したままでデータのリンクを解除する。
また、本発明は、以下の処理を実行することによっても実現される。即ち、上述した実施形態の機能を実現するソフトウェア(プログラム)を、ネットワーク又は各種記憶媒体を介してシステム或いは装置に供給し、そのシステム或いは装置のコンピュータ(又はCPUやMPU等)がプログラムを読み出して実行する処理である。
Claims (6)
- 不揮発性記憶装置へのアクセスを制御するメモリ制御装置であって、
論理アドレスと前記不揮発性記憶装置の記憶部に対応する物理アドレスとを対応付けるアドレス手段と、
システム制御装置から消去コマンドを受け付ける受付手段と、
前記記憶部に記憶されているデータを消去する消去処理を、前記受付手段によって受け付けた消去コマンドに従って前記不揮発性記憶装置に実行させるか否かの設定を確認する確認手段と、
前記消去処理を実行させることが設定されている場合に、前記記憶部を、少なくとも、前記消去処理の対象とする、少なくとも1つの論理アドレスに対応する第1エリアと、前記消去処理の対象としない、少なくとも1つの論理アドレスに対応する第2エリアとに分割して管理する管理手段と、
前記第1エリアの開始アドレスと終了アドレスを、前記不揮発性記憶装置に記憶させる制御手段と、
を有することを特徴とするメモリ制御装置。 - 前記受付手段により前記消去コマンドを受け付けることに従って、前記制御手段は、データの消去を制御し、
前記消去処理を実行させることが設定されている場合に、前記制御手段は、前記消去コマンドによって指示された消去対象の論理アドレスが前記第1エリアに含まれる場合には、前記消去対象の論理アドレスに対応付けられた物理アドレスの記憶部に記憶されたデータを消去させ、前記消去対象の論理アドレスが前記第2エリアに含まれる場合には、前記消去対象の論理アドレスに対応付けられた物理アドレスのデータリンクを解除するように制御することを特徴とする請求項1に記載のメモリ制御装置。 - 前記消去処理を実行させることが設定されていない場合に、前記制御手段は、前記消去対象の論理アドレスに対応付けられた物理アドレスのデータリンクを解除するように制御することを特徴とする請求項2に記載のメモリ制御装置。
- 前記消去処理を実行させることが設定されていない場合に、前記管理手段は、前記第1エリアと前記第2エリアの分割に用いる情報をマスクすることを特徴とする請求項1乃至3のいずれか1項に記載のメモリ制御装置。
- 前記制御手段は、前記受付手段が前記システム制御装置から前記第1エリアの指定コマンドを受け付けることにより、前記第1エリアの前記開始アドレスと前記終了アドレスを前記不揮発性記憶装置に記憶させることを特徴とする請求項1乃至4のいずれか1項に記載のメモリ制御装置。
- 前記不揮発性記憶装置は、NAND型フラッシュメモリであることを特徴とする請求項1乃至5のいずれか1項に記載のメモリ制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018126354A JP6719508B2 (ja) | 2018-07-02 | 2018-07-02 | メモリ制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018126354A JP6719508B2 (ja) | 2018-07-02 | 2018-07-02 | メモリ制御装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014066810A Division JP2015191336A (ja) | 2014-03-27 | 2014-03-27 | メモリ制御装置、情報処理装置とその制御方法、及びプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018185842A JP2018185842A (ja) | 2018-11-22 |
JP6719508B2 true JP6719508B2 (ja) | 2020-07-08 |
Family
ID=64356109
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018126354A Active JP6719508B2 (ja) | 2018-07-02 | 2018-07-02 | メモリ制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6719508B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112770903B (zh) | 2018-09-28 | 2023-03-10 | 日本制铁株式会社 | 粘接接合结构体及汽车用部件 |
WO2021024374A1 (ja) * | 2019-08-06 | 2021-02-11 | 三菱電機株式会社 | 情報処理装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008225672A (ja) * | 2007-03-09 | 2008-09-25 | Toshiba Corp | 半導体メモリ装置 |
KR20080097766A (ko) * | 2007-05-03 | 2008-11-06 | 삼성전자주식회사 | 기록매체의 저장영역을 분리하는 방법과 이를 이용한기록매체 및 기록매체에 접근하는 방법 및 이를 이용한기록장치 |
JP5267052B2 (ja) * | 2008-10-30 | 2013-08-21 | 富士通株式会社 | 不揮発性メモリ・ドライバ |
JP2015191336A (ja) * | 2014-03-27 | 2015-11-02 | キヤノン株式会社 | メモリ制御装置、情報処理装置とその制御方法、及びプログラム |
-
2018
- 2018-07-02 JP JP2018126354A patent/JP6719508B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2018185842A (ja) | 2018-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8312203B2 (en) | Semiconductor storage device and method of controlling a semiconductor storage device by allocating a physical block composed of plural pages to a group of logical addresses | |
KR100877448B1 (ko) | 비휘발성 기억 시스템 | |
JP4192129B2 (ja) | メモリ管理装置 | |
JP2015191336A (ja) | メモリ制御装置、情報処理装置とその制御方法、及びプログラム | |
US20150186224A1 (en) | Data storage device and flash memory control method | |
KR101409095B1 (ko) | 메모리 장치 및 그 제어 방법 | |
JP7010667B2 (ja) | メモリシステムおよび制御方法 | |
US8225050B2 (en) | Memory storage device and a control method thereof | |
US20140181378A1 (en) | Control device, control method, and program | |
JP2008009527A (ja) | メモリシステム | |
US8185686B2 (en) | Memory system and a control method thereof | |
JP6719508B2 (ja) | メモリ制御装置 | |
CN102508782B (zh) | 数据读写方法、装置、存储体及网络设备 | |
US20100180072A1 (en) | Memory controller, nonvolatile memory device, file system, nonvolatile memory system, data writing method and data writing program | |
JP2010237907A (ja) | ストレージ装置および記録方法 | |
JP4737223B2 (ja) | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
JP6271939B2 (ja) | 情報処理装置及びその制御方法、並びにプログラム | |
KR100932801B1 (ko) | 메모리 관리 방법, 메모리 장치 및 컴퓨터 판독 가능 저장매체 | |
JP4840415B2 (ja) | メモリコントローラ、メモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
WO2020039927A1 (ja) | 不揮発性記憶装置、ホスト装置、及びデータ記憶システム | |
JP5520880B2 (ja) | フラッシュメモリ装置 | |
JP4952742B2 (ja) | メモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びにフラッシュメモリの制御方法 | |
JP4410271B2 (ja) | メモリ制御装置 | |
JP4985108B2 (ja) | データ記憶装置およびその制御方法 | |
JP4661086B2 (ja) | 不揮発性記憶装置および不揮発性メモリの消去方法と書込み方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180730 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180730 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190531 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190628 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190827 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200114 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200316 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200518 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200616 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6719508 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |