JP6708960B2 - Nitride semiconductor device and method for manufacturing nitride semiconductor device - Google Patents

Nitride semiconductor device and method for manufacturing nitride semiconductor device Download PDF

Info

Publication number
JP6708960B2
JP6708960B2 JP2016123540A JP2016123540A JP6708960B2 JP 6708960 B2 JP6708960 B2 JP 6708960B2 JP 2016123540 A JP2016123540 A JP 2016123540A JP 2016123540 A JP2016123540 A JP 2016123540A JP 6708960 B2 JP6708960 B2 JP 6708960B2
Authority
JP
Japan
Prior art keywords
layer
algan layer
algan
lattice constant
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016123540A
Other languages
Japanese (ja)
Other versions
JP2017228642A (en
Inventor
健 中田
健 中田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2016123540A priority Critical patent/JP6708960B2/en
Publication of JP2017228642A publication Critical patent/JP2017228642A/en
Application granted granted Critical
Publication of JP6708960B2 publication Critical patent/JP6708960B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Junction Field-Effect Transistors (AREA)

Description

本発明は、窒化物半導体装置及び窒化物半導体装置の製造方法に関する。 The present invention relates to a nitride semiconductor device and a method for manufacturing a nitride semiconductor device.

近年、窒化ガリウム（ＧａＮ）系材料を用いた窒化物半導体装置として、高電子移動度トランジスタ（ＨＥＭＴ）が知られている。このＨＥＭＴは、例えば結晶成長用基板上に順にエピタキシャル成長した、バッファ層、電子走行層及び障壁層を有している。例えば、下記特許文献１には、ＳｉＣ基板上に順番に積層されるＡｌＮ層、厚さ方向に沿ってＡｌの組成が変化するグレーテッドＡｌＧａＮ層、及びＧａＮ層を備えるＨＥＭＴが記載されている。このようなＨＥＭＴでは、ＧａＮ層内の二次元電子ガス（２ＤＥＧ）を利用することによって、高電子移動度を達成している。 In recent years, a high electron mobility transistor (HEMT) is known as a nitride semiconductor device using a gallium nitride (GaN)-based material. This HEMT has, for example, a buffer layer, an electron transit layer, and a barrier layer that are epitaxially grown in order on a crystal growth substrate. For example, Patent Document 1 below describes an HEMT including an AlN layer sequentially stacked on a SiC substrate, a graded AlGaN layer in which the Al composition changes along the thickness direction, and a GaN layer. In such a HEMT, high electron mobility is achieved by utilizing a two-dimensional electron gas (2DEG) in the GaN layer.

特開２００９−１０１４２号公報JP, 2009-10142, A 特開２００８−２５８４１９号公報JP, 2008-258419, A 特開２００８−２０５１４６号公報JP, 2008-205146, A

上記特許文献１に記載されるようなＨＥＭＴにおいては、ＧａＮ層の結晶欠陥に起因した高周波特性の低下を抑制するために、ＡｌＮ層とＧａＮ層との間にＡｌＧａＮ層が設けられている。しかしながら、ＡｌＧａＮ層が設けられることによって、当該ＡｌＧａＮ層とＧａＮ層との界面に格子不連続が生じにくいことがある。この場合、ＧａＮ層は、ＡｌＧａＮ層の格子定数を維持したまま成長し、ＡｌＧａＮ層とＧａＮ層との格子定数との差に起因した圧縮応力歪を内在した状態となる。これにより例えばＨＥＭＴにおいては、ＧａＮ層内の電荷分布が変化して、二次元電子の濃度が低下してしまうことがあった。 In the HEMT as described in Patent Document 1, an AlGaN layer is provided between the AlN layer and the GaN layer in order to suppress deterioration of high frequency characteristics due to crystal defects in the GaN layer. However, the provision of the AlGaN layer may make it difficult for the lattice discontinuity to occur at the interface between the AlGaN layer and the GaN layer. In this case, the GaN layer grows while maintaining the lattice constant of the AlGaN layer, and is in a state in which the compressive stress strain due to the difference between the lattice constants of the AlGaN layer and the GaN layer is inherent. As a result, for example, in the HEMT, the charge distribution in the GaN layer may change and the concentration of two-dimensional electrons may decrease.

本発明は、高周波特性の低下と、内在する圧縮応力歪との両方を抑制可能である窒化物半導体装置及び窒化物半導体装置の製造方法を提供することを目的とする。 An object of the present invention is to provide a nitride semiconductor device and a method for manufacturing a nitride semiconductor device capable of suppressing both deterioration of high frequency characteristics and inherent compressive stress strain.

本発明の一形態に係る窒化物半導体装置は、ＳｉＣ基板と、ＳｉＣ基板上に設けられたＡｌＮ層と、ＡｌＮ層上に設けられ、不純物を含む第１のＡｌＧａＮ層と、第１のＡｌＧａＮ層上に設けられたＧａＮ層と、ＧａＮ層上に設けられた第２のＡｌＧａＮ層と、を備え、不純物の濃度は、第１のＡｌＧａＮ層の格子定数をバルクＡｌＧａＮ結晶の格子定数と異なるものとする大きさであり、第１のＡｌＧａＮ層は、バルクＡｌＧａＮ結晶よりもバルクＧａＮ結晶に近い格子定数を有する。 A nitride semiconductor device according to an aspect of the present invention includes a SiC substrate, an AlN layer provided on the SiC substrate, a first AlGaN layer provided on the AlN layer and containing impurities, and a first AlGaN layer. An GaN layer provided above and a second AlGaN layer provided on the GaN layer are provided, and the impurity concentration is such that the lattice constant of the first AlGaN layer is different from the lattice constant of the bulk AlGaN crystal. The first AlGaN layer has a lattice constant closer to that of the bulk GaN crystal than that of the bulk AlGaN crystal.

本発明によれば、高周波特性の低下と、内在する圧縮応力歪との両方を抑制可能である窒化物半導体装置及び窒化物半導体装置の製造方法を提供できる。 According to the present invention, it is possible to provide a nitride semiconductor device and a method for manufacturing a nitride semiconductor device capable of suppressing both deterioration of high-frequency characteristics and inherent compressive stress strain.

図１は、実施形態に係る窒化物半導体装置を示す断面図である。FIG. 1 is a sectional view showing a nitride semiconductor device according to an embodiment. 図２（ａ）〜（ｃ）は、実施形態に係る窒化物半導体装置の製造方法を説明するための図である。2A to 2C are views for explaining the method for manufacturing the nitride semiconductor device according to the embodiment. 図３（ａ）〜（ｃ）は、実施形態に係る窒化物半導体装置の製造方法を説明するための図である。3A to 3C are views for explaining the method for manufacturing the nitride semiconductor device according to the embodiment. 図４は、理想的なＨＥＭＴを構成する半導体層の電子状態及びバンド図を示す図である。FIG. 4 is a diagram showing an electronic state and a band diagram of a semiconductor layer forming an ideal HEMT. 図５は、比較例に係るＨＥＭＴを構成する半導体層の電子状態及びバンド図を示す図である。FIG. 5 is a diagram showing an electronic state and a band diagram of a semiconductor layer forming a HEMT according to a comparative example. 図６は、ゲートリーク電流の測定結果を示す図である。FIG. 6 is a diagram showing the measurement results of the gate leakage current. 図７は、過入力試験のために用いられる逆Ｆ級増幅器の等価回路を示す図である。FIG. 7 is a diagram showing an equivalent circuit of an inverse class F amplifier used for an over-input test. 図８は、逆Ｆ級増幅器において、理想的なトランジスタ特性と、逆Ｆ級増幅器の最大出力電力が実現される場合のドレイン電流Ｉｄ及びドレイン電圧Ｖｄの波形とを示す図である。FIG. 8 is a diagram showing ideal transistor characteristics and waveforms of the drain current I d and the drain voltage V d when the maximum output power of the inverse F class amplifier is realized in the inverse F class amplifier. 図９は、過入力試験にて逆Ｆ級増幅器を動作させたときのドレイン電圧波形を示す図である。FIG. 9 is a diagram showing a drain voltage waveform when the inverse class F amplifier is operated in the overinput test. 図１０は、過入力試験におけるドレイン電流の変化率を示す図である。FIG. 10 is a diagram showing the change rate of the drain current in the over-input test.

以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、以下の説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。 Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the following description, the same elements or elements having the same function will be denoted by the same reference symbols, without redundant description.

図１は、本実施形態に係る窒化物半導体装置の一例である高電子移動度トランジスタ（以下、「ＨＥＭＴ」とする）を示す断面図である。図１に示すように、ＨＥＭＴ１は、ＳｉＣ基板２、ＡｌＮ層３、第１のＡｌＧａＮ層４、ＧａＮ層５、第２のＡｌＧａＮ層６、ソース７、ドレイン８、ゲート９、及び保護膜１０を備えている。ＨＥＭＴ１は、ＳｉＣ基板２上にＡｌＮ層３、第１のＡｌＧａＮ層４、ＧａＮ層５、及び第２のＡｌＧａＮ層６をこの順に有している。 FIG. 1 is a cross-sectional view showing a high electron mobility transistor (hereinafter referred to as “HEMT”) which is an example of the nitride semiconductor device according to the present embodiment. As shown in FIG. 1, the HEMT 1 includes a SiC substrate 2, an AlN layer 3, a first AlGaN layer 4, a GaN layer 5, a second AlGaN layer 6, a source 7, a drain 8, a gate 9, and a protective film 10. I have it. The HEMT 1 has an AlN layer 3, a first AlGaN layer 4, a GaN layer 5, and a second AlGaN layer 6 on a SiC substrate 2 in this order.

ＳｉＣ基板２は、半絶縁性である。ＡｌＮ層３は、ＧａＮ層５に対するバッファ層及びシード層として機能し、ＳｉＣ基板２の表面２ａからエピタキシャル成長した層である。ＡｌＮ層３の厚さは、例えば１０ｎｍ以上２０ｎｍ以下である。本実施形態におけるＡｌＮ層３の厚さは２０ｎｍ以下に設定されているので、ＳｉＣ基板２上に設けるＡｌＮ層３は、連続した層ではなく、複数の島状になる場合がある。ここで「連続した層」とはその厚さ方向に一様に分布した状態を言う。 The SiC substrate 2 is semi-insulating. The AlN layer 3 functions as a buffer layer and a seed layer for the GaN layer 5, and is a layer epitaxially grown from the surface 2 a of the SiC substrate 2. The thickness of the AlN layer 3 is, for example, 10 nm or more and 20 nm or less. Since the thickness of the AlN layer 3 in this embodiment is set to 20 nm or less, the AlN layer 3 provided on the SiC substrate 2 may not be a continuous layer but may have a plurality of island shapes. Here, the “continuous layer” means a state in which the layer is uniformly distributed in the thickness direction.

第１のＡｌＧａＮ層４は、ＧａＮ層５に対するバッファ層及びシード層として機能する層である。第１のＡｌＧａＮ層４は、ＡｌＮ層３上にエピタキシャル成長した層である。第１のＡｌＧａＮ層４の厚さは、例えば２５ｎｍ以上１００ｎｍ以下であり、ＡｌＮ層３を埋め込み連続した層を有している。また、第１のＡｌＧａＮ層４のＡｌ（アルミニウム）の組成（原子％）は、例えば０％より大きく１０％以下である。第１のＡｌＧａＮ層４のＡｌ組成は、５％以下でもよい。これらの場合、第１のＡｌＧａＮ層４とＡｌＮ層３との界面で格子不連続（格子不整合）が生じ、第１のＡｌＧａＮ層４の格子定数は、ＡｌＮ層３の格子定数と異なる。 The first AlGaN layer 4 is a layer that functions as a buffer layer and a seed layer for the GaN layer 5. The first AlGaN layer 4 is a layer epitaxially grown on the AlN layer 3. The thickness of the first AlGaN layer 4 is, for example, 25 nm or more and 100 nm or less, and the AlN layer 3 has a continuous layer embedded therein. The Al (aluminum) composition (atomic %) of the first AlGaN layer 4 is, for example, more than 0% and 10% or less. The Al composition of the first AlGaN layer 4 may be 5% or less. In these cases, lattice discontinuity (lattice mismatch) occurs at the interface between the first AlGaN layer 4 and the AlN layer 3, and the lattice constant of the first AlGaN layer 4 is different from the lattice constant of the AlN layer 3.

第１のＡｌＧａＮ層４は、高抵抗層であるが、不純物を含んでいる。具体的には、第１のＡｌＧａＮ層４には、ｎ型不純物（ドナー）と、ｐ型不純物（アクセプタ）との両方が含まれている。この場合、ｎ型不純物とｐ型不純物とが互いにキャリアを相殺することによって、第１のＡｌＧａＮ層４は、高抵抗層となる。これにより、ＨＥＭＴ１のピンチオフ特性の低下、及び高周波特性の低下を抑制できる。ｎ型不純物は、例えばＳｉ（シリコン）、Ｇｅ（ゲルマニウム）、Ｂ（ホウ素）、又はＯ（酸素）等である。ｐ型不純物は、例えばＣ（炭素）、Ｓ（硫黄）、Ｐ（リン）、Ｍｇ（マグネシウム）、又はＺｎ（亜鉛）である。 The first AlGaN layer 4 is a high resistance layer, but contains impurities. Specifically, the first AlGaN layer 4 contains both an n-type impurity (donor) and a p-type impurity (acceptor). In this case, the n-type impurities and the p-type impurities cancel out carriers from each other, whereby the first AlGaN layer 4 becomes a high resistance layer. As a result, deterioration of the pinch-off characteristic of the HEMT 1 and deterioration of the high frequency characteristic can be suppressed. The n-type impurity is, for example, Si (silicon), Ge (germanium), B (boron), O (oxygen), or the like. The p-type impurity is, for example, C (carbon), S (sulfur), P (phosphorus), Mg (magnesium), or Zn (zinc).

上記不純物の濃度は、第１のＡｌＧａＮ層４の格子定数をバルクＡｌＧａＮ結晶の格子定数と異なるものとする量である。第１のＡｌＧａＮ層４内の不純物の濃度は、例えば５×１０１７ｃｍ−３以上である。上述したように、第１のＡｌＧａＮ層４とＡｌＮ層３の界面で格子不連続が生じ、且つ、第１のＡｌＧａＮ層４に上記不純物が添加されている。これにより、第１のＡｌＧａＮ層４の格子定数は、バルクＡｌＧａＮ結晶の格子定数よりも当該第１のＡｌＧａＮ層４上に設けるＧａＮ層５の格子定数に近いものとなる。特に、第１のＡｌＧａＮ層４のａ軸の格子定数が、バルクＡｌＧａＮ結晶のａ軸の格子定数よりもバルクＧａＮ結晶のａ軸の格子定数（０．３１８９ｎｍ）に近い値となる。なお、本明細書において、バルクＡｌＧａＮ結晶は、本質的にＡｌ、Ｇａ、及びＮのみからなる結晶と規定する。 The impurity concentration is an amount that makes the lattice constant of the first AlGaN layer 4 different from the lattice constant of the bulk AlGaN crystal. The impurity concentration in the first AlGaN layer 4 is, for example, 5×10 17 cm −3 or more. As described above, the lattice discontinuity occurs at the interface between the first AlGaN layer 4 and the AlN layer 3, and the impurities are added to the first AlGaN layer 4. As a result, the lattice constant of the first AlGaN layer 4 becomes closer to the lattice constant of the GaN layer 5 provided on the first AlGaN layer 4 than the lattice constant of the bulk AlGaN crystal. In particular, the a-axis lattice constant of the first AlGaN layer 4 is closer to the a-axis lattice constant of the bulk GaN crystal (0.3189 nm) than the a-axis lattice constant of the bulk AlGaN crystal. In the present specification, a bulk AlGaN crystal is defined as a crystal consisting essentially of Al, Ga, and N.

第１のＡｌＧａＮ層４にｎ型不純物とｐ型不純物との両方が含まれる場合、第１のＡｌＧａＮ層４内において、ｎ型不純物の濃度とｐ型不純物の濃度とのそれぞれは、少なくとも２×１０１７ｃｍ−３以上である。加えて、ｎ型不純物の濃度とｐ型不純物の濃度との総和は、第１のＡｌＧａＮ層４の格子定数をＡｌＧａＮ結晶の格子定数と異なるものとする大きさ（５×１０１７ｃｍ−３以上）である。 When the first AlGaN layer 4 contains both n-type impurities and p-type impurities, each of the n-type impurity concentration and the p-type impurity concentration in the first AlGaN layer 4 is at least 2×. It is 10 17 cm −3 or more. In addition, the sum of the concentration of the n-type impurity and the concentration of the p-type impurity has a size (5×10 17 cm −3 or more) that makes the lattice constant of the first AlGaN layer 4 different from the lattice constant of the AlGaN crystal. ).

ＧａＮ層５は、チャネル層として機能し、第１のＡｌＧａＮ層４上にエピタキシャル成長した層である。ＧａＮ層５は、濡れ性の問題があり、ＳｉＣ基板２上に直接成長できない。このため、ＧａＮ層５は、ＡｌＮ層３および第１のＡｌＧａＮ層４を介して成長している。ＧａＮ層５の厚さは、例えば５００ｎｍ以上１０００ｎｍ以下である。この場合、ＧａＮ層５の成長表面の平坦性が良好になる。ＧａＮ層５と第１のＡｌＧａＮ層４との界面では、格子不連続が生じていない。ＧａＮ層５の第１のＡｌＧａＮ層４の界面における格子定数は、バルクＧａＮ結晶の格子定数と実質的に等しい。通常、異種半導体層同士の界面（ヘテロ接合）では、接合にあずかる二つの層それぞれで格子定数の相違に起因する格子不整合が生じ、圧縮応力あるいは引っ張り応力が誘起され、厚い層を形成することが不可能である。しかしながら、本実施形態に係る接合では、下地となる第１のＡｌＧａＮ層４に不純物が添加されており、かつその総量が、第１のＡｌＧａＮ層４の格子定数をバルクＡｌＧａＮ結晶の格子定数と異なるものとする量に及んでいる。このため、第１のＡｌＧａＮ層４とＧａＮ層５との異種接合界面（特に第１のＡｌＧａＮ層４の界面近傍）は、ＧａＮ層５を成長する時点において、その格子定数をＧａＮ層５の格子定数に近い値となる程度に歪んでいる。その結果、ＧａＮ層５の成長表面の格子定数は、第１のＡｌＧａＮ層４との界面における格子定数と実質的に等しい。換言すると、ＧａＮ層５全体の格子定数は、バルクＧａＮ結晶の格子定数と実質的に等しい。第１のＡｌＧａＮ層４は、ＡｌＮ層３の界面側でＡｌＮ層３の格子定数に近い値を有し、ＧａＮ層５の界面側でバルクＧａＮ結晶の格子定数に近い値となっている。なお、本明細書において、ＡとＢとが実質的に等しいことは、ＡとＢとの差が５％以下であることと定義する。 The GaN layer 5 functions as a channel layer and is a layer epitaxially grown on the first AlGaN layer 4. The GaN layer 5 has a problem of wettability and cannot be directly grown on the SiC substrate 2. Therefore, the GaN layer 5 is grown via the AlN layer 3 and the first AlGaN layer 4. The GaN layer 5 has a thickness of, for example, 500 nm or more and 1000 nm or less. In this case, the flatness of the growth surface of the GaN layer 5 becomes good. No lattice discontinuity occurs at the interface between the GaN layer 5 and the first AlGaN layer 4. The lattice constant of the GaN layer 5 at the interface with the first AlGaN layer 4 is substantially equal to the lattice constant of the bulk GaN crystal. Usually, at the interface between heterogeneous semiconductor layers (heterojunction), lattice mismatch occurs due to the difference in lattice constant between the two layers participating in the junction, and compressive stress or tensile stress is induced, forming a thick layer. Is impossible. However, in the junction according to the present embodiment, impurities are added to the first AlGaN layer 4 serving as a base, and the total amount of the impurities is different from that of the bulk AlGaN crystal in the lattice constant of the first AlGaN layer 4. It reaches the amount to be supposed. Therefore, the heterojunction interface between the first AlGaN layer 4 and the GaN layer 5 (particularly in the vicinity of the interface of the first AlGaN layer 4) has the lattice constant of the GaN layer 5 at the time of growing the GaN layer 5. It is distorted to a value close to a constant. As a result, the lattice constant of the growth surface of the GaN layer 5 is substantially equal to the lattice constant at the interface with the first AlGaN layer 4. In other words, the lattice constant of the entire GaN layer 5 is substantially equal to the lattice constant of the bulk GaN crystal. The first AlGaN layer 4 has a value close to the lattice constant of the AlN layer 3 on the interface side of the AlN layer 3, and a value close to the lattice constant of the bulk GaN crystal on the interface side of the GaN layer 5. In the present specification, the fact that A and B are substantially equal is defined as the difference between A and B being 5% or less.

第２のＡｌＧａＮ層６は、バリア層として機能し、ＧａＮ層５上にエピタキシャル成長した層である。ＧａＮ層５と第２のＡｌＧａＮ層６との間にその格子定数の相違から歪が生じ、この歪が両者の界面にピエゾ電荷を誘起する。第２のＡｌＧａＮ層６の厚さは、例えば１０ｎｍ以上３０ｎｍ以下である。第２のＡｌＧａＮ層６は、ｎ型化していてもよい。この場合、第２のＡｌＧａＮ層６に含まれるドナーに起因する電子が、上記ピエゾ電荷に重畳されて両者の界面に生じ、チャネルが形成される。第２のＡｌＧａＮ層６は、インジウム（Ｉｎ）を含んでもよい。 The second AlGaN layer 6 functions as a barrier layer and is a layer epitaxially grown on the GaN layer 5. Strain occurs between the GaN layer 5 and the second AlGaN layer 6 due to the difference in the lattice constant, and this strain induces a piezoelectric charge at the interface between the two. The thickness of the second AlGaN layer 6 is, for example, 10 nm or more and 30 nm or less. The second AlGaN layer 6 may be made n-type. In this case, electrons generated by the donor contained in the second AlGaN layer 6 are superposed on the piezo electric charges and are generated at the interface between the two, forming a channel. The second AlGaN layer 6 may include indium (In).

ソース７及びドレイン８のそれぞれは、第２のＡｌＧａＮ層６上に接している。ソース７及びドレイン８のそれぞれは、オーミック電極であり、例えばチタン（Ｔｉ）層とアルミニウム（Ａｌ）層との積層構造を有する。この場合、チタン層が、第２のＡｌＧａＮ層６に接触する。 Each of the source 7 and the drain 8 is in contact with the second AlGaN layer 6. Each of the source 7 and the drain 8 is an ohmic electrode and has a laminated structure of, for example, a titanium (Ti) layer and an aluminum (Al) layer. In this case, the titanium layer contacts the second AlGaN layer 6.

ゲート９は、第２のＡｌＧａＮ層６に接しており、ソース７とドレイン８との間に設けられている。ゲート９は、例えばニッケル（Ｎｉ）層と金（Ａｕ）層との積層構造を有する。 The gate 9 is in contact with the second AlGaN layer 6 and is provided between the source 7 and the drain 8. The gate 9 has, for example, a laminated structure of a nickel (Ni) layer and a gold (Au) layer.

保護膜１０は、第２のＡｌＧａＮ層６等を保護する膜であり、第２のＡｌＧａＮ層６を覆っている。保護膜１０は、例えば窒化ケイ素（ＳｉＮ）膜である。 The protective film 10 is a film that protects the second AlGaN layer 6 and the like, and covers the second AlGaN layer 6. The protective film 10 is, for example, a silicon nitride (SiN) film.

このようなＨＥＭＴ１においては、ＧａＮ層５と第２のＡｌＧａＮ層６との界面であってＧａＮ層５側に２次元電子ガス（２ＤＥＧ）が生じ、チャネル領域１１が形成される。 In such a HEMT 1, a two-dimensional electron gas (2DEG) is generated on the GaN layer 5 side at the interface between the GaN layer 5 and the second AlGaN layer 6, and the channel region 11 is formed.

次に、図２（ａ）〜（ｃ）及び図３（ａ）〜（ｃ）を用いながら、本実施形態に係る窒化半導体装置の一例であるＨＥＭＴ１の製造方法について説明する。図２（ａ）〜（ｃ）及び図３（ａ）〜（ｃ）は、本実施形態に係るＨＥＭＴ１の製造方法を説明する図である。 Next, a method of manufacturing the HEMT 1 which is an example of the nitride semiconductor device according to the present embodiment will be described with reference to FIGS. 2A to 2C and FIGS. 3A to 3C. 2A to 2C and FIGS. 3A to 3C are views for explaining the method for manufacturing the HEMT 1 according to this embodiment.

まず、図２（ａ）に示すように、第１ステップとして、ＳｉＣ基板２上に、例えば有機金属気相成長法（以下、ＯＭＶＰＥ（Organo-Metallic Vapor Phase Epitaxy）法とする）によってＡｌＮ層３を成長する。ＡｌＮ層３の原料は、例えばトリメチルアルミニウム（ＴＭＡ）及びアンモニア（ＮＨ３）である。ＡｌＮ層３の成長温度は例えば１０８０℃に設定され、成長圧力は例えば１５．０ｋＰａである。なお、成長温度及び成長圧力は、ＳｉＣ基板２が収容されているチャンバ内の温度及び圧力である。 First, as shown in FIG. 2A, as a first step, the AlN layer 3 is formed on the SiC substrate 2 by, for example, a metal organic chemical vapor deposition method (hereinafter, referred to as OMVPE (Organo-Metallic Vapor Phase Epitaxy) method). To grow. The raw materials of the AlN layer 3 are, for example, trimethyl aluminum (TMA) and ammonia (NH 3 ). The growth temperature of the AlN layer 3 is set to, for example, 1080° C., and the growth pressure is, for example, 15.0 kPa. The growth temperature and the growth pressure are the temperature and pressure in the chamber in which the SiC substrate 2 is housed.

次に、図２（ｂ）に示すように、第２ステップとして、例えばＯＭＶＰＥ法によって、ＡｌＮ層３上に第１のＡｌＧａＮ層４を成長する。Ａｌ組成、厚さはそれぞれ５％、５０ｎｍである。第１のＡｌＧａＮ層４の原料は、例えばＴＭＡ、ＮＨ３、及びトリメチルガリウム（ＴＭＧ）である。第１のＡｌＧａＮ層４の成長温度は、ＡｌＮ層３の成長温度と同一である。一方、第１のＡｌＧａＮ層４の成長圧力は、ＡｌＮ層３の成長圧力よりも低く設定され、例えば１０．０ｋＰａである。これにより、第１のＡｌＧａＮ層４の成長時にＴＭＧの取り込みを加速させ、ＡｌＧａＮ中でｐ型ドーパントとして機能する炭素（Ｃ）を第１のＡｌＧａＮ層４に添加する。第２ステップでは、第１のＡｌＧａＮ層４中のＣ濃度［Ｃ］を、例えば３×１０１７ｃｍ−３以上とする条件で第１のＡｌＧａＮ層４を成長する。 Next, as shown in FIG. 2B, as a second step, the first AlGaN layer 4 is grown on the AlN layer 3 by, for example, the OMVPE method. The Al composition and thickness are 5% and 50 nm, respectively. The raw material of the first AlGaN layer 4 is, for example, TMA, NH 3 , and trimethylgallium (TMG). The growth temperature of the first AlGaN layer 4 is the same as the growth temperature of the AlN layer 3. On the other hand, the growth pressure of the first AlGaN layer 4 is set lower than the growth pressure of the AlN layer 3, and is 10.0 kPa, for example. This accelerates the incorporation of TMG during the growth of the first AlGaN layer 4, and carbon (C) that functions as a p-type dopant in AlGaN is added to the first AlGaN layer 4. In the second step, the first AlGaN layer 4 is grown under the condition that the C concentration [C] in the first AlGaN layer 4 is, for example, 3×10 17 cm −3 or more.

第２ステップにおいては、第１のＡｌＧａＮ層４の原料に加えて、ｎ型ドーパントであるシラン（ＳｉＨ４）を用いる。これにより、ｎ型ドーパントのシリコン（Ｓｉ）を第１のＡｌＧａＮ層４に添加する。Ｓｉ濃度［Ｓｉ］を、例えば２×１０１７ｃｍ−３以上とする条件で第１のＡｌＧａＮ層４を成長する。これにより、第１のＡｌＧａＮ層４には、当該第１のＡｌＧａＮ層４の格子定数を、バルクＡｌＧａＮ結晶の格子定数とは異なるものとする５×１０１７ｃｍ−３以上の不純物（Ｃ及びＳｉ）が含まれる。なお、Ｓｉをドーピングした第１のＡｌＧａＮ層４は、高抵抗層になっている。 In the second step, silane (SiH 4 ) which is an n-type dopant is used in addition to the raw material of the first AlGaN layer 4. As a result, n-type dopant silicon (Si) is added to the first AlGaN layer 4. The first AlGaN layer 4 is grown under the condition that the Si concentration [Si] is, for example, 2×10 17 cm −3 or more. Accordingly, the first AlGaN layer 4 has impurities (C and Si) of 5×10 17 cm −3 or more that make the lattice constant of the first AlGaN layer 4 different from the lattice constant of the bulk AlGaN crystal. ) Is included. The first AlGaN layer 4 doped with Si is a high resistance layer.

次に、図２（ｃ）に示すように、第３ステップとして、例えばＯＭＶＰＥ法によって、第１のＡｌＧａＮ層４上にＧａＮ層５を成長する。第３ステップにおいては、厚さ５００ｎｍのＧａＮ層５を形成する。ＧａＮ層５の原料は、例えばＴＭＧ及びＮＨ３である。ＧａＮ層５の成長温度及び成長圧力は、ＡｌＮ層３の成長温度及び成長圧力と同一である。ＧａＮ層５の成長速度は、例えば０．４ｎｍ／ｓｅｃであり、ＧａＮ層５と第１のＡｌＧａＮ層４との間に格子不連続が生じない速度である。したがって、ＧａＮ層５の格子定数は第１のＡｌＧａＮ層４の格子定数と実質的に等しくなる。 Next, as shown in FIG. 2C, as a third step, a GaN layer 5 is grown on the first AlGaN layer 4 by, for example, the OMVPE method. In the third step, the GaN layer 5 having a thickness of 500 nm is formed. The raw material of the GaN layer 5 is, for example, TMG and NH 3 . The growth temperature and the growth pressure of the GaN layer 5 are the same as the growth temperature and the growth pressure of the AlN layer 3. The growth rate of the GaN layer 5 is 0.4 nm/sec, for example, and is a rate at which no lattice discontinuity occurs between the GaN layer 5 and the first AlGaN layer 4. Therefore, the lattice constant of the GaN layer 5 becomes substantially equal to the lattice constant of the first AlGaN layer 4.

次に、図３（ａ）に示すように、第４ステップとして、ＯＭＶＰＥ法によって、ＧａＮ層５上に第２のＡｌＧａＮ層６を成長する。Ａｌ組成２５％、厚さ２０ｎｍの第２のＡｌＧａＮ層６を形成する。第２のＡｌＧａＮ層６の原料は、例えばＴＭＡ、ＴＭＧ、及びＮＨ３である。第２のＡｌＧａＮ層６の成長温度は、１０５０℃に、第２のＡｌＧａＮ層６の成長圧力は、１３．３ｋＰａに、それぞれ設定する。したがって、第２のＡｌＧａＮ層６の成長圧力（１３．３ｋＰａ）は、第１のＡｌＧａＮ層４の成長圧力（１０．０ｋＰａ）よりも高い。第２のＡｌＧａＮ層６を成長することにより、ＧａＮ層との界面に２次元電子ガス（２ＤＥＧ）が生じ、チャネル領域１１が形成される。 Next, as shown in FIG. 3A, as the fourth step, the second AlGaN layer 6 is grown on the GaN layer 5 by the OMVPE method. A second AlGaN layer 6 having an Al composition of 25% and a thickness of 20 nm is formed. The raw materials for the second AlGaN layer 6 are, for example, TMA, TMG, and NH 3 . The growth temperature of the second AlGaN layer 6 is set to 1050° C., and the growth pressure of the second AlGaN layer 6 is set to 13.3 kPa. Therefore, the growth pressure of the second AlGaN layer 6 (13.3 kPa) is higher than the growth pressure of the first AlGaN layer 4 (10.0 kPa). By growing the second AlGaN layer 6, a two-dimensional electron gas (2DEG) is generated at the interface with the GaN layer, and the channel region 11 is formed.

次に、図３（ｂ）に示すように、第５ステップとして、第２のＡｌＧａＮ層６上に、ソース７及びドレイン８をレジストパターニング、金属成膜、及びリフトオフ等により形成する。本実施形態では、ソース７及びドレイン８として、Ｔｉ層／Ａｌ層からなるオーミック電極を形成する。 Next, as shown in FIG. 3B, as a fifth step, the source 7 and the drain 8 are formed on the second AlGaN layer 6 by resist patterning, metal film formation, lift-off and the like. In this embodiment, an ohmic electrode composed of a Ti layer/Al layer is formed as the source 7 and the drain 8.

そして、図３（ｃ）に示すように、第６ステップとして、第２のＡｌＧａＮ層６上にゲート９を形成する。その後、保護膜１０を形成することによって、図１に示すＨＥＭＴ１を製造する。なお、本実施形態では、ゲート９としてＮｉ層／Ａｕ層の多層金属を採用し、保護膜１０として窒化ケイ素膜（ＳｉＮ膜）を採用する。 Then, as shown in FIG. 3C, as a sixth step, the gate 9 is formed on the second AlGaN layer 6. After that, the HEMT 1 shown in FIG. 1 is manufactured by forming the protective film 10. In this embodiment, a multilayer metal of Ni layer/Au layer is adopted as the gate 9, and a silicon nitride film (SiN film) is adopted as the protective film 10.

以下では、図４に示す理想的なＨＥＭＴを構成する半導体層の電子状態及びバンド図と、図５に示す比較例に係るＨＥＭＴを構成する半導体層の電子状態及びバンド図を参照して、本実施形態に係るＨＥＭＴ１の作用効果を説明する。図４は、理想的なＨＥＭＴを構成する半導体層の電子状態及びバンド図を示す。図５は、比較例に係るＨＥＭＴを構成する半導体層の電子状態及びバンド図を示す。 Hereinafter, the electronic state and band diagram of the semiconductor layer forming the ideal HEMT shown in FIG. 4 and the electronic state and band diagram of the semiconductor layer forming the HEMT according to the comparative example shown in FIG. The operation and effect of the HEMT 1 according to the embodiment will be described. FIG. 4 shows an electronic state and a band diagram of a semiconductor layer forming an ideal HEMT. FIG. 5 shows an electronic state and a band diagram of a semiconductor layer forming a HEMT according to a comparative example.

図４に示す各層は、第１のＡｌＧａＮ層２１、ＧａＮ層２２、第２のＡｌＧａＮ層２３である。第１のＡｌＧａＮ層２１、ＧａＮ層２２、及び第２のＡｌＧａＮ層２３のそれぞれは、不純物を含まずかつそれぞれバルクの格子定数を有する半導体層である。一般に、ＧａＮ層２２と第２のＡｌＧａＮ層２３とによって形成される２ＤＥＧを利用したＨＥＭＴは、大きなピエゾ電荷を有するため、ＧａＡｓを用いたＨＥＭＴよりも大電流を流すことができる。ピエゾ電荷の量は、ＧａＮ系半導体層に誘起される応力に依存している。 The layers shown in FIG. 4 are a first AlGaN layer 21, a GaN layer 22, and a second AlGaN layer 23. Each of the first AlGaN layer 21, the GaN layer 22, and the second AlGaN layer 23 is a semiconductor layer containing no impurities and having a bulk lattice constant. Generally, a HEMT using 2DEG formed by the GaN layer 22 and the second AlGaN layer 23 has a large piezo electric charge, so that a larger current can flow than a HEMT using GaAs. The amount of piezoelectric charge depends on the stress induced in the GaN-based semiconductor layer.

通常、ＧａＮ系半導体を気相成長すると、その成長表面はＧａ原子（ＩＩＩ族原子）が析出する。Ｎ原子（Ｖ族原子）は一般に蒸気圧が高く容易に活性化し、成長表面では安定化されないためである。また、バルクＧａＮ結晶とバルクＡｌＧａＮ結晶とでは前者の格子定数が大きく、したがって、ＧａＮ層２２と第２のＡｌＧａＮ層２３との界面近傍では、ＧａＮ層２２の格子定数がバルクＧａＮ結晶のそれよりも小さく、第２のＡｌＧａＮ層２３側ではバルクＡｌＧａＮ結晶の格子定数よりも大きくなる。その結果、上記界面近傍の第２のＡｌＧａＮ層２３側、ＧａＮ層２２側には大きな内部応力が誘起する。また、ピエゾ分極係数はＡｌＧａＮの方が大きいため、ＧａＮ層２２よりも多くのピエゾ電荷が第２のＡｌＧａＮ層２３に生じている。ＧａＮ層２２及び第２のＡｌＧａＮ層２３のそれぞれにおいて、図４に示すように電荷が誘起する。ＧａＮ層２２に発生する電荷の数と、第２のＡｌＧａＮ層２３に発生する電荷の数との違いに起因して、ＧａＮ層２２と第２のＡｌＧａＮ層２３との界面には強い正の電荷が生じ、その結果、ＧａＮ層２２の当該界面近傍に高濃度の二次元電子が発生する。このような理想的なＨＥＭＴを構成する半導体層のバンド図は、図４に示すものとなる。 Normally, when a GaN-based semiconductor is vapor-phase grown, Ga atoms (group III atoms) are deposited on the growth surface. This is because the N atom (group V atom) generally has a high vapor pressure and is easily activated, and is not stabilized on the growth surface. Further, the former lattice constant is larger between the bulk GaN crystal and the bulk AlGaN crystal. Therefore, in the vicinity of the interface between the GaN layer 22 and the second AlGaN layer 23, the lattice constant of the GaN layer 22 is larger than that of the bulk GaN crystal. It is small and is larger than the lattice constant of the bulk AlGaN crystal on the second AlGaN layer 23 side. As a result, large internal stress is induced on the second AlGaN layer 23 side and the GaN layer 22 side near the interface. Further, since the piezoelectric polarization coefficient of AlGaN is larger than that of AlGaN, more piezoelectric charges are generated in the second AlGaN layer 23 than in the GaN layer 22. Electric charges are induced in each of the GaN layer 22 and the second AlGaN layer 23, as shown in FIG. Due to the difference between the number of charges generated in the GaN layer 22 and the number of charges generated in the second AlGaN layer 23, a strong positive charge is generated at the interface between the GaN layer 22 and the second AlGaN layer 23. As a result, high-concentration two-dimensional electrons are generated near the interface of the GaN layer 22. A band diagram of a semiconductor layer forming such an ideal HEMT is shown in FIG.

図５に示す比較例も、第１のＡｌＧａＮ層３１、ＧａＮ層３２、第２のＡｌＧａＮ層３３を含む。第１のＡｌＧａＮ層３１、ＧａＮ層３２、及び第２のＡｌＧａＮ層３３のそれぞれは、不純物を含んでいない。また、第１のＡｌＧａＮ層３１の格子定数は、バルクＡｌＧａＮ結晶の格子定数と略同一であり、ＧａＮ層３２は、第１のＡｌＧａＮ層３１に対して実質的に格子不連続を生じることなく成長している。このため、ＧａＮ層３２の格子定数は、バルクＡｌＧａＮ結晶の格子定数と略同一である。 The comparative example shown in FIG. 5 also includes a first AlGaN layer 31, a GaN layer 32, and a second AlGaN layer 33. Each of the first AlGaN layer 31, the GaN layer 32, and the second AlGaN layer 33 does not contain impurities. The lattice constant of the first AlGaN layer 31 is substantially the same as the lattice constant of the bulk AlGaN crystal, and the GaN layer 32 grows without causing lattice discontinuity with respect to the first AlGaN layer 31. is doing. Therefore, the lattice constant of the GaN layer 32 is substantially the same as the lattice constant of the bulk AlGaN crystal.

ＧａＮ層３２の格子定数がバルクＡｌＧａＮ結晶の格子定数と略同一ということは、すなわち、ＧａＮ層３２の格子定数は、バルクＧａＮ結晶の格子定数とは異なることを意味する。バルクＧａＮ結晶の格子定数はａ軸に平行（ｃ軸に垂直）な方向で０．３１８９（ｎｍ）であり、バルクＡｌｘＧａ１−ｘＮ結晶のそれは０．３１８９−０．００７９×ｘ（ｎｍ）である。すなわち、バルクＧａＮ結晶とバルクＡｌＮ結晶を比較してもその差は２．５％程度しかない。バルクＧａＮ結晶とバルクＡｌＧａＮ結晶との差はさらに小さくなる。その様な格子定数の差しかない材料は、格子定数の偏差を維持したまま容易に異種物質上にエピタキシャル成長可能である。すなわち、第１のＡｌＧａＮ層３１の格子定数に実質整合した状態で、第１のＡｌＧａＮ層３１上にＧａＮ層３２を成長することは可能である。このＧａＮ層３２上に第２のＡｌＧａＮ層３３を成長し、ＧａＮ層３２と第２のＡｌＧａＮ層３３との界面にピエゾ電荷を誘起する場合、ＧａＮ層３２の格子定数が第１のＡｌＧａＮ層３１のそれに近いため、ＧａＮ層３２と第２のＡｌＧａＮ層３３との間の格子不整合が緩和されてしまう。すなわち、ＧａＮ層３２と第２のＡｌＧａＮ層３３との界面に誘起されるピエゾ電荷の数は、図５に示すように、図４に示すものより少なくなる。このため、比較例における半導体層のバンド図３４と、破線で示されるバンド図２４との違いからも推察されるように、二次元電子濃度が低下してしまう。 The fact that the lattice constant of the GaN layer 32 is substantially the same as the lattice constant of the bulk AlGaN crystal means that the lattice constant of the GaN layer 32 is different from the lattice constant of the bulk GaN crystal. The lattice constant of the bulk GaN crystal is 0.3189 (nm) in the direction parallel to the a-axis (perpendicular to the c-axis), and that of the bulk Al x Ga 1-xN crystal is 0.3189-0.0079×x( nm). That is, the difference between the bulk GaN crystal and the bulk AlN crystal is only about 2.5%. The difference between the bulk GaN crystal and the bulk AlGaN crystal is further reduced. Such a material having no lattice constant difference can be easily epitaxially grown on a different substance while maintaining the deviation of the lattice constant. That is, it is possible to grow the GaN layer 32 on the first AlGaN layer 31 in a state where the lattice constant of the first AlGaN layer 31 is substantially matched. When the second AlGaN layer 33 is grown on the GaN layer 32 and the piezoelectric charge is induced at the interface between the GaN layer 32 and the second AlGaN layer 33, the lattice constant of the GaN layer 32 is the first AlGaN layer 31. Since it is close to that, the lattice mismatch between the GaN layer 32 and the second AlGaN layer 33 is relaxed. That is, the number of piezoelectric charges induced at the interface between the GaN layer 32 and the second AlGaN layer 33 is smaller than that shown in FIG. 4, as shown in FIG. Therefore, as can be inferred from the difference between the band diagram 34 of the semiconductor layer and the band diagram 24 shown by the broken line in the comparative example, the two-dimensional electron concentration is reduced.

これに対して、本実施形態に係る製造方法によるＨＥＭＴ１では、第１のＡｌＧａＮ層４は、当該第１のＡｌＧａＮ層４の格子定数をバルクＡｌＧａＮ結晶の格子定数とは異なるものとする量の不純物を含んでおり、第１のＡｌＧａＮ層４の格子定数は、バルクＡｌＧａＮ結晶よりもバルクＧａＮ結晶に近い値とされている。これにより、ＧａＮ層５と第１のＡｌＧａＮ層４との界面に格子不連続が実質的に生じず、ＧａＮ層５の格子定数とバルクＧａＮ結晶の格子定数との差が小さくなっている。このため、ＧａＮ層５と第２のＡｌＧａＮ層６との間の格子不整合が大きくなり、比較例よりもピエゾ電荷の誘起量が多く、十分な二次元電子濃度を得ることができる。 On the other hand, in the HEMT 1 manufactured by the manufacturing method according to the present embodiment, the first AlGaN layer 4 has an amount of impurities that makes the lattice constant of the first AlGaN layer 4 different from the lattice constant of the bulk AlGaN crystal. And the lattice constant of the first AlGaN layer 4 is a value closer to the bulk GaN crystal than the bulk AlGaN crystal. As a result, the lattice discontinuity does not substantially occur at the interface between the GaN layer 5 and the first AlGaN layer 4, and the difference between the lattice constant of the GaN layer 5 and the lattice constant of the bulk GaN crystal is small. For this reason, the lattice mismatch between the GaN layer 5 and the second AlGaN layer 6 becomes large, the amount of induced piezoelectric charges is larger than in the comparative example, and a sufficient two-dimensional electron concentration can be obtained.

第１のＡｌＧａＮ層４に上記量の不純物が含まれていることにより、第１のＡｌＧａＮ層４が歪みやすくなっている。このため、ＧａＮ層５には不純物が殆ど含まれない場合、ＧａＮ層５の格子定数は、バルクＧａＮ結晶の格子定数を保つ一方で、第１のＡｌＧａＮ層４の格子定数は、バルクＡｌＧａＮ結晶よりもＧａＮ層５に近くなるように歪む。これにより、第１のＡｌＧａＮ層４とＧａＮ層５との格子定数差に起因する応力が緩和される。ＧａＮ層５の厚さが第１のＡｌＧａＮ層４の厚さよりも十分に大きい場合（例えば、ＧａＮ層５の厚さが第１のＡｌＧａＮ層４の厚さの１０倍以上である場合）、ＧａＮ層５の格子定数が変化しにくく、第１のＡｌＧａＮ層４の上記歪みが発生しやすくなる。 Since the first AlGaN layer 4 contains the above-mentioned amount of impurities, the first AlGaN layer 4 is easily distorted. Therefore, when the GaN layer 5 contains almost no impurities, the lattice constant of the GaN layer 5 maintains the lattice constant of the bulk GaN crystal, while the lattice constant of the first AlGaN layer 4 is larger than that of the bulk AlGaN crystal. Also distorts so as to be closer to the GaN layer 5. Thereby, the stress caused by the difference in lattice constant between the first AlGaN layer 4 and the GaN layer 5 is relaxed. When the thickness of the GaN layer 5 is sufficiently larger than the thickness of the first AlGaN layer 4 (for example, when the thickness of the GaN layer 5 is 10 times or more the thickness of the first AlGaN layer 4), GaN The lattice constant of the layer 5 is unlikely to change, and the strain of the first AlGaN layer 4 is likely to occur.

加えて、ＡｌＮ層３とＧａＮ層５との間には、第１のＡｌＧａＮ層４が設けられている。第１のＡｌＧａＮ層４は連続した層形状を有しているので、ＳｉＣとＡｌＧａＮとの格子定数の差に起因したＧａＮ層５の結晶欠陥の発生が低減する。このため、当該結晶欠陥に起因した電子トラップが減少するので、ＨＥＭＴ１の高周波特性の低下を抑制できる。 In addition, the first AlGaN layer 4 is provided between the AlN layer 3 and the GaN layer 5. Since the first AlGaN layer 4 has a continuous layer shape, occurrence of crystal defects in the GaN layer 5 due to the difference in lattice constant between SiC and AlGaN is reduced. For this reason, electron traps due to the crystal defects are reduced, so that the deterioration of the high frequency characteristics of the HEMT 1 can be suppressed.

なお、ＨＥＭＴにおいてＡｌＮ層とＧａＮ層との間にＡｌＧａＮ層が設けられる場合、このＡｌＧａＮ層を介するゲートリーク電流が増加する傾向にある。これに対して、本実施形態の第１のＡｌＧａＮ層４は、不純物が添加されていたとしても高抵抗化されている。このため、第１のＡｌＧａＮ層４は、ｎ型又はｐ型のＡｌＧａＮ層と比較して導電性が低く、ｎ型又はｐ型のＡｌＧａＮ層が用いられる場合と比較して、ＨＥＭＴ１のゲートリーク電流を抑制できる。 In the HEMT, when the AlGaN layer is provided between the AlN layer and the GaN layer, the gate leak current through the AlGaN layer tends to increase. On the other hand, the first AlGaN layer 4 of the present embodiment has high resistance even if impurities are added. Therefore, the first AlGaN layer 4 has a lower conductivity than the n-type or p-type AlGaN layer, and the gate leakage current of the HEMT 1 is higher than that when the n-type or p-type AlGaN layer is used. Can be suppressed.

また、第１のＡｌＧａＮ層４は、ｎ型不純物及びｐ型不純物を含み、ｎ型不純物の濃度とｐ型不純物の濃度との総和が、第１のＡｌＧａＮ層４の格子定数をバルクＡｌＧａＮ結晶の格子定数と異なるものとする大きさである。この場合、第１のＡｌＧａＮ層４の格子定数をバルクＡｌＧａＮ結晶の格子定数と異なるものとし、第１のＡｌＧａＮ層４を高抵抗にすることができる。これにより、第１のＡｌＧａＮ層４を介するゲートリーク電流の増加をより良好に抑制できる。 The first AlGaN layer 4 contains an n-type impurity and a p-type impurity, and the sum of the concentration of the n-type impurity and the concentration of the p-type impurity is the lattice constant of the first AlGaN layer 4 of the bulk AlGaN crystal. The size should be different from the lattice constant. In this case, the lattice constant of the first AlGaN layer 4 can be made different from that of the bulk AlGaN crystal, and the first AlGaN layer 4 can have a high resistance. This makes it possible to better suppress an increase in gate leak current through the first AlGaN layer 4.

また、ｎ型不純物はＳｉであり、ｐ型不純物はＣであってもよい。この場合、第１のＡｌＧａＮ層４に容易に不純物を添加（ドープ）することができる。 Further, the n-type impurity may be Si and the p-type impurity may be C. In this case, impurities can be easily added (doped) to the first AlGaN layer 4.

また、ＧａＮ層５と第１のＡｌＧａＮ層４との界面におけるＧａＮ層５の格子定数と、ＧａＮ層５と第２のＡｌＧａＮ層６との界面におけるＧａＮ層５の格子定数とは、実質的に等しくてもよい。ＧａＮ層が十分な厚さを有する場合、第１のＡｌＧａＮ層から離間するにつれてＧａＮ層の格子定数がバルクＧａＮ結晶の格子定数に近づく傾向にある。この場合、ＧａＮ層に内在する残留歪が低減する。これに対して、ＧａＮ層が十分な厚さを有さない場合、換言すると上記のＧａＮ層５を備えるＨＥＭＴ１においては、ＧａＮ層５の格子定数はバルクＧａＮ結晶の格子定数に実質等しいため、残留歪は本来的に存在せず、第１のＡｌＧａＮ層４を適用することによる上記作用効果を期待することができる。 The lattice constant of the GaN layer 5 at the interface between the GaN layer 5 and the first AlGaN layer 4 and the lattice constant of the GaN layer 5 at the interface between the GaN layer 5 and the second AlGaN layer 6 are substantially the same. May be equal. When the GaN layer has a sufficient thickness, the lattice constant of the GaN layer tends to approach the lattice constant of the bulk GaN crystal as it is separated from the first AlGaN layer. In this case, the residual strain inherent in the GaN layer is reduced. On the other hand, when the GaN layer does not have a sufficient thickness, in other words, in the HEMT 1 including the GaN layer 5 described above, the lattice constant of the GaN layer 5 is substantially equal to the lattice constant of the bulk GaN crystal. Strain does not inherently exist, and the above-described operational effect obtained by applying the first AlGaN layer 4 can be expected.

また、第１のＡｌＧａＮ層４のＡｌ組成は、１０％以下であってよい。この場合、第１のＡｌＧａＮ層４とＡｌＮ層３との間に格子不連続が生じやすくなり、且つ、第１のＡｌＧａＮ層４とＧａＮ層５との間に格子不連続が生じにくくなる。 The Al composition of the first AlGaN layer 4 may be 10% or less. In this case, a lattice discontinuity is likely to occur between the first AlGaN layer 4 and the AlN layer 3, and a lattice discontinuity is less likely to occur between the first AlGaN layer 4 and the GaN layer 5.

また、ＨＥＭＴ１の製造方法において、第１のＡｌＧａＮ層４を成長する工程では、第２のＡｌＧａＮ層６を成長する工程よりも低い成長圧力に設定し、ｎ型不純物の原料を供給することによって、不純物が含まれる高抵抗の第１のＡｌＧａＮ層４を成長してもよい。この場合、不純物の原料に含まれるｎ型ドーパントと、ｐ型ドーパントとして機能する炭素（Ｃ）との両方を不純物として第１のＡｌＧａＮ層４に添加することができ、高抵抗の第１のＡｌＧａＮ層４を容易に成長できる。 In the method of manufacturing the HEMT 1, in the step of growing the first AlGaN layer 4, the growth pressure is set lower than that in the step of growing the second AlGaN layer 6, and the raw material of the n-type impurity is supplied, The high-resistance first AlGaN layer 4 containing impurities may be grown. In this case, both the n-type dopant contained in the raw material of the impurity and the carbon (C) functioning as the p-type dopant can be added to the first AlGaN layer 4 as impurities, and the high-resistance first AlGaN can be added. The layer 4 can be grown easily.

また、ｎ型不純物の原料は、ＳｉＨ４であってもよい。この場合、ｎ型不純物となるＳｉを第１のＡｌＧａＮ層４に添加することができる。 The raw material of the n-type impurities may be SiH 4 . In this case, Si serving as an n-type impurity can be added to the first AlGaN layer 4.

本発明による窒化物半導体装置及びその製造方法は、上述した実施形態に限られるものではなく、他に様々な変形が可能である。例えば上記実施形態においては、第１のＡｌＧａＮ層４には、ｎ型ドーパントとｐ型ドーパントとの両方が含まれているが、本発明はこれに限定されない。例えば、不純物は、ｎ型ドーパント及びｐ型ドーパントのいずれでもなく、第１のＡｌＧａＮ層４を半絶縁性に維持する物質でもよい。この場合、第１のＡｌＧａＮ層４の導電率増加が好適に抑えられる。 The nitride semiconductor device and the method for manufacturing the same according to the present invention are not limited to the above-described embodiments, and various modifications can be made. For example, in the above embodiment, the first AlGaN layer 4 contains both the n-type dopant and the p-type dopant, but the present invention is not limited to this. For example, the impurity may be a substance that maintains the first AlGaN layer 4 in a semi-insulating property, instead of the n-type dopant and the p-type dopant. In this case, the increase in conductivity of the first AlGaN layer 4 is preferably suppressed.

上記実施形態において、ＨＥＭＴ１は、キャップ層を有してもよい。キャップ層は、例えば、第２のＡｌＧａＮ層６の表面上にエピタキシャル成長する。キャップ層の厚さは、例えば３ｎｍ以上１０ｎｍ以下である。キャップ層は、例えばＧａＮ層である。このＧａＮ層は、ｎ型化していてもよい。 In the above embodiment, the HEMT 1 may have a cap layer. The cap layer is epitaxially grown on the surface of the second AlGaN layer 6, for example. The thickness of the cap layer is, for example, 3 nm or more and 10 nm or less. The cap layer is, for example, a GaN layer. This GaN layer may be made n-type.

また、上記実施形態において、第１のＡｌＧａＮ層４のＡｌの含有量は一定でなくてもよい。例えば、第１のＡｌＧａＮ層４は、ＡｌＮ層３側でのＡｌの含有量は、ＧａＮ層５側の含有量よりも大きくてもよい。また、第１のＡｌＧａＮ層４は、インジウム（Ｉｎ）を含んでもよい。また、ｐ型不純物の原料を供給することによって、第１のＡｌＧａＮ層４にｐ型ドーパントを含ませてもよい。 Further, in the above-described embodiment, the Al content of the first AlGaN layer 4 may not be constant. For example, in the first AlGaN layer 4, the Al content on the AlN layer 3 side may be larger than the content on the GaN layer 5 side. The first AlGaN layer 4 may also contain indium (In). Further, the p-type dopant may be contained in the first AlGaN layer 4 by supplying a p-type impurity material.

また、上記実施形態では窒化物半導体装置としてＨＥＭＴが説明されているが、本発明はＨＥＭＴ以外の窒化物半導体装置にも適用できる。 Further, although the HEMT is described as the nitride semiconductor device in the above embodiment, the present invention can be applied to a nitride semiconductor device other than the HEMT.

本発明を以下の実施例によりさらに詳細に説明するが、本発明はこれらの例に限定されるものではない。なお、下記実施例の説明においては、上記実施形態と重複する記載は省略する。 The present invention will be described in more detail by the following examples, but the present invention is not limited to these examples. It should be noted that in the following description of the examples, a description overlapping with the above-described embodiment will be omitted.

（実施例１）
実施例１として、図１に示されるＨＥＭＴ１を、上記実施形態にて説明した製造方法に沿って形成した。すなわち、実施例１では、ＳｉＣ基板上に、厚さ２０ｎｍのＡｌＮ層と、Ａｌ組成５％、厚さ５０ｎｍの第１のＡｌＧａＮ層と、厚さ５００ｎｍのＧａＮ層と、Ａｌ組成２５％、厚さ２０ｎｍの第２のＡｌＧａＮ層と、Ｔｉ層／Ａｌ層からなるオーミック電極であるソース及びドレインと、Ｎｉ層／Ａｕ層からなるゲート電極と、表面保護膜であるＳｉＮ膜とを有するＨＥＭＴを形成した。第１のＡｌＧａＮ層には、５×１０１６ｃｍ−３の不純物（Ｓｉ及びＣ）が含まれており、ＧａＮ層の格子定数は、第１のＡｌＧａＮ層の格子定数と実質的に同一であり、バルクＡｌＧａＮ結晶の格子定数よりも、バルクＧａＮ結晶の格子定数に近いものとなっている。また、第１のＡｌＧａＮ層の成長圧力を、第２のＡｌＧａＮ層の成長圧力よりも低く設定した。なお、ＨＥＭＴにおけるゲート長を０．３μｍに設定し、ソースとドレインとの間隔を３．０μｍに設定した。 (Example 1)
As Example 1, the HEMT 1 shown in FIG. 1 was formed according to the manufacturing method described in the above embodiment. That is, in Example 1, an AlN layer having a thickness of 20 nm, a first AlGaN layer having an Al composition of 5% and a thickness of 50 nm, a GaN layer having a thickness of 500 nm, an Al composition of 25%, and a thickness of 25% were formed on a SiC substrate. A HEMT having a second AlGaN layer having a thickness of 20 nm, a source and a drain which are ohmic electrodes composed of a Ti layer/Al layer, a gate electrode composed of a Ni layer/Au layer, and a SiN film which is a surface protective film is formed. did. The first AlGaN layer contains impurities (Si and C) of 5×10 16 cm −3 , and the lattice constant of the GaN layer is substantially the same as the lattice constant of the first AlGaN layer. The lattice constant of the bulk GaN crystal is closer to that of the bulk GaN crystal. Further, the growth pressure of the first AlGaN layer was set lower than the growth pressure of the second AlGaN layer. The gate length in the HEMT was set to 0.3 μm, and the distance between the source and the drain was set to 3.0 μm.

（実施例２）
第１のＡｌＧａＮ層に含まれる不純物の濃度の総量を１×１０１７ｃｍ−３と設定したこと以外は、実施例１と同様にして実施例２のＨＥＭＴを形成した。 (Example 2)
A HEMT of Example 2 was formed in the same manner as in Example 1 except that the total concentration of impurities contained in the first AlGaN layer was set to 1×10 17 cm −3 .

（実施例３）
第１のＡｌＧａＮ層に含まれる不純物の濃度の総量を５×１０１７ｃｍ−３と設定したこと以外は、実施例１と同様にして実施例３のＨＥＭＴを形成した。 (Example 3)
A HEMT of Example 3 was formed in the same manner as in Example 1 except that the total concentration of impurities contained in the first AlGaN layer was set to 5×10 17 cm −3 .

（実施例４）
第１のＡｌＧａＮ層に含まれる不純物の濃度の総量を１×１０１８ｃｍ−３と設定したこと以外は、実施例１と同様にして実施例４のＨＥＭＴを形成した。 (Example 4)
A HEMT of Example 4 was formed in the same manner as in Example 1 except that the total concentration of impurities contained in the first AlGaN layer was set to 1×10 18 cm −3 .

（実施例５）
第１のＡｌＧａＮ層に含まれる不純物の濃度の総量を５×１０１８ｃｍ−３と設定したこと以外は、実施例１と同様にして実施例５のＨＥＭＴを形成した。 (Example 5)
A HEMT of Example 5 was formed in the same manner as in Example 1 except that the total concentration of impurities contained in the first AlGaN layer was set to 5×10 18 cm −3 .

（実施例６）
第１のＡｌＧａＮ層に含まれる不純物の濃度の総量を１×１０１９ｃｍ−３と設定したこと以外は、実施例１と同様にして実施例６のＨＥＭＴを形成した。 (Example 6)
A HEMT of Example 6 was formed in the same manner as in Example 1 except that the total concentration of impurities contained in the first AlGaN layer was set to 1×10 19 cm −3 .

（比較例１）
比較例１では、実施例１と異なり、第１のＡｌＧａＮ層が設けられていないＨＥＭＴを形成した。比較例１では、まず、実施例１と同様の成長条件にてＳｉＣ基板上に、厚さ２０ｎｍのＡｌＮ層を成長した。次に、ＯＭＶＰＥ法によって、ＡｌＮ層上に厚さ５００ｎｍのＧａＮ層を成長した。ＧａＮ層の成長温度及び成長圧力は、ＡｌＮ層の成長温度及び成長圧力と同一とした。次に、ＯＭＶＰＥ法によって、ＧａＮ層上に、Ａｌ組成２５％、厚さ２０ｎｍのＡｌＧａＮ層を成長した。ＡｌＧａＮ層の成長温度は１０５０℃に設定し、ＡｌＧａＮ層の成長圧力は１３．３ｋＰａに設定した。次に、レジストパターニング、金属成膜、及びリフトオフ技術を用いて、ＡｌＧａＮ層上にＴｉ層／Ａｌ層からなるオーミック電極であるソース及びドレインを形成すると共に、Ｎｉ層／Ａｕ層からなるゲート電極を形成した。そして、表面保護膜としてＳｉＮ膜を形成することによって、比較例１のＨＥＭＴを形成した。 (Comparative Example 1)
In Comparative Example 1, unlike in Example 1, a HEMT in which the first AlGaN layer was not provided was formed. In Comparative Example 1, first, an AlN layer having a thickness of 20 nm was grown on a SiC substrate under the same growth conditions as in Example 1. Next, a GaN layer having a thickness of 500 nm was grown on the AlN layer by the OMVPE method. The growth temperature and the growth pressure of the GaN layer were the same as the growth temperature and the growth pressure of the AlN layer. Next, an AlGaN layer having an Al composition of 25% and a thickness of 20 nm was grown on the GaN layer by the OMVPE method. The growth temperature of the AlGaN layer was set to 1050° C., and the growth pressure of the AlGaN layer was set to 13.3 kPa. Next, by using resist patterning, metal film formation, and lift-off technique, a source and a drain, which are ohmic electrodes composed of Ti layer/Al layer, are formed on the AlGaN layer, and a gate electrode composed of Ni layer/Au layer is formed. Formed. Then, the HEMT of Comparative Example 1 was formed by forming a SiN film as the surface protection film.

（比較例２）
比較例２では、実施例１と異なり、不純物が含まれていない第１のＡｌＧａＮ層を有するＨＥＭＴを形成した。比較例２では、まず、実施例１と同様の成長条件にてＳｉＣ基板上に、厚さ２０ｎｍのＡｌＮ層を成長した。次に、ＯＭＶＰＥ法によって、ＡｌＮ層上にＡｌ組成５％、厚さ２０ｎｍの第１のＡｌＧａＮ層を成長した。第１のＡｌＧａＮ層の成長温度及び成長圧力は、ＡｌＮ層の成長温度及び成長圧力と同一とした。すなわち、第１のＡｌＧａＮ層の成長温度は、１５．０ｋＰａとした。次に、実施例１と同様の条件にて、第１のＡｌＧａＮ層上に厚さ５００ｎｍのＧａＮ層を成長し、このＧａＮ層上に、Ａｌ組成２５％、厚さ２０ｎｍの第２のＡｌＧａＮ層を成長した。次に、レジストパターニング、金属成膜、及びリフトオフ技術を用いて、ＡｌＧａＮ層上にＴｉ層／Ａｌ層からなるオーミック電極であるソース及びドレインを形成し、さらに、Ｎｉ層／Ａｕ層からなるゲート電極を形成した。そして、表面保護膜としてＳｉＮ膜を形成することによって、比較例２のＨＥＭＴを形成した。なお、比較例２におけるＧａＮ層の成長速度は０．４ｎｍ／ｓｅｃであり、ＧａＮ層と第１のＡｌＧａＮ層との間に格子不連続が生じない速度とした。したがって、比較例２においては、ＧａＮ層の格子定数が第１のＡｌＧａＮ層の格子定数と実質的に等しい。 (Comparative example 2)
In Comparative Example 2, unlike in Example 1, a HEMT having a first AlGaN layer containing no impurities was formed. In Comparative Example 2, first, an AlN layer having a thickness of 20 nm was grown on a SiC substrate under the same growth conditions as in Example 1. Next, a first AlGaN layer having an Al composition of 5% and a thickness of 20 nm was grown on the AlN layer by the OMVPE method. The growth temperature and the growth pressure of the first AlGaN layer were the same as the growth temperature and the growth pressure of the AlN layer. That is, the growth temperature of the first AlGaN layer was set to 15.0 kPa. Next, a GaN layer having a thickness of 500 nm was grown on the first AlGaN layer under the same conditions as in Example 1, and a second AlGaN layer having an Al composition of 25% and a thickness of 20 nm was formed on the GaN layer. Grew up. Next, resist patterning, metal film formation, and lift-off technology are used to form a source and a drain, which are ohmic electrodes made of a Ti layer/Al layer, on the AlGaN layer, and further, a gate electrode made of a Ni layer/Au layer. Formed. Then, the HEMT of Comparative Example 2 was formed by forming a SiN film as the surface protection film. The growth rate of the GaN layer in Comparative Example 2 was 0.4 nm/sec, and was set to a rate at which lattice discontinuity did not occur between the GaN layer and the first AlGaN layer. Therefore, in Comparative Example 2, the lattice constant of the GaN layer is substantially equal to the lattice constant of the first AlGaN layer.

（ゲートリーク電流測定）
実施例１〜６と、比較例１，２とのそれぞれのＨＥＭＴにおけるゲート・ドレイン間に５０Ｖの電圧を印加し、ゲートリーク電流を測定した。図６は、ゲートリーク電流の測定結果を示す。図６において、縦軸はゲートリーク電流値を示し、横軸は第１のＡｌＧａＮ層に含まれる不純物の濃度の総量を示している。また、図６において、丸で表記されるプロット４１〜４６は実施例１〜６の測定結果をそれぞれ示し、菱形で表記されるプロット４７は比較例１の測定結果を示し、四角で表記されるプロット４８は比較例２の測定結果を示している。 (Gate leak current measurement)
A voltage of 50 V was applied between the gate and drain of the HEMTs of Examples 1 to 6 and Comparative Examples 1 and 2, and the gate leak current was measured. FIG. 6 shows the measurement result of the gate leakage current. In FIG. 6, the vertical axis represents the gate leakage current value, and the horizontal axis represents the total concentration of impurities contained in the first AlGaN layer. Further, in FIG. 6, plots 41 to 46 represented by circles show the measurement results of Examples 1 to 6, respectively, and plot 47 represented by a diamond shows the measurement results of Comparative Example 1 and represented by a square. Plot 48 shows the measurement result of Comparative Example 2.

図６に示すように、第１のＡｌＧａＮ層を備えない比較例１のゲートリーク電流は、１×１０−６Ａ／ｍｍ（１μＡ／ｍｍ）であった。また、不純物を含んでいない第１のＡｌＧａＮ層を備える比較例２のゲートリーク電流は、５×１０−５Ａ／ｍｍ（５０μＡ／ｍｍ）であった。これらの結果より、第１のＡｌＧａＮ層を有する比較例２のゲートリーク電流は、第１のＡｌＧａＮ層を有しない比較例１のゲートリーク電流よりも大きい傾向にあることが示された。 As shown in FIG. 6, the gate leakage current of Comparative Example 1 not including the first AlGaN layer was 1×10 −6 A/mm (1 μA/mm). In addition, the gate leakage current of Comparative Example 2 including the first AlGaN layer containing no impurities was 5×10 −5 A/mm (50 μA/mm). From these results, it is shown that the gate leakage current of Comparative Example 2 having the first AlGaN layer tends to be larger than the gate leakage current of Comparative Example 1 not having the first AlGaN layer.

また、実施例１〜６においては、第１のＡｌＧａＮ層の不純物濃度の増加に伴って、ゲートリーク電流が減少している。実施例３のゲートリーク電流は、２×１０−６Ａ／ｍｍ（２μＡ／ｍｍ）であり、比較例１のゲートリーク電流とほぼ変わらなかった。また、実施例４〜６のゲートリーク電流は、実施例３とほぼ変わらなかった。これらの結果より、第１のＡｌＧａＮ層に対して、高抵抗特性が維持されるように不純物を添加することによって、ＨＥＭＴのゲートリーク電流が低減する傾向にあることが示された。 Further, in Examples 1 to 6, the gate leakage current decreased as the impurity concentration of the first AlGaN layer increased. The gate leakage current of Example 3 was 2×10 −6 A/mm (2 μA/mm), which was almost the same as that of Comparative Example 1. The gate leakage currents of Examples 4 to 6 were almost the same as those of Example 3. From these results, it was shown that the gate leak current of the HEMT tends to be reduced by adding an impurity to the first AlGaN layer so as to maintain the high resistance characteristic.

（過入力試験）
図７は、過入力試験のために用いられる逆Ｆ級増幅器の等価回路を示す図である。図７に示される逆Ｆ級増幅器５０の等価回路において、破線で示された部分は、増幅用トランジスタであるＨＥＭＴ５１に相当する。ＨＥＭＴ５１は、電流源５２と、容量値Ｃｏを有する出力容量５３とが並列に接続された等価回路で示される。ＨＥＭＴ５１は、基本波整合回路５４に電気的に接続されている。基本波整合回路５４は、基本波周波数ｆ０及びその近傍において、ＨＥＭＴ５１と５０Ωの負荷５５とのインピーダンス整合を実施する回路である。 (Over-input test)
FIG. 7 is a diagram showing an equivalent circuit of an inverse class F amplifier used for an over-input test. In the equivalent circuit of the inverse class F amplifier 50 shown in FIG. 7, the portion indicated by the broken line corresponds to the HEMT 51 which is a transistor for amplification. The HEMT 51 is shown by an equivalent circuit in which a current source 52 and an output capacitance 53 having a capacitance value C o are connected in parallel. The HEMT 51 is electrically connected to the fundamental wave matching circuit 54. The fundamental wave matching circuit 54 is a circuit that performs impedance matching between the HEMT 51 and the load 55 of 50Ω at and around the fundamental wave frequency f 0 .

ＨＥＭＴ５１のドレインには、伝送線路５６〜５８が接続されている。伝送線路５６は、ＨＥＭＴ５１のドレインと基本波整合回路５４との間に位置しており、長さｌ、特性インピーダンスＺ０を有している。伝送線路５６の長さｌは、下記数１に示される数式によって算出される。伝送線路５７は、ＨＥＭＴ５１のドレインと伝送線路５６との間に接続されており、基本波の波長λの１／１２の長さを有している。伝送線路５８の一端は、基本波整合回路５４と伝送線路５６との間に接続されており、波長λの１／４の長さを有している。伝送線路５８の他端は、電圧源５９に接続されている。電圧源５９の出力電圧は、ＶＤＤである。ω０は、角周波数である。 Transmission lines 56 to 58 are connected to the drain of the HEMT 51. The transmission line 56 is located between the drain of the HEMT 51 and the fundamental wave matching circuit 54, and has a length 1 and a characteristic impedance Z 0 . The length 1 of the transmission line 56 is calculated by the mathematical formula shown in the following Expression 1. The transmission line 57 is connected between the drain of the HEMT 51 and the transmission line 56, and has a length of 1/12 of the wavelength λ of the fundamental wave. One end of the transmission line 58 is connected between the fundamental wave matching circuit 54 and the transmission line 56 and has a length of ¼ of the wavelength λ. The other end of the transmission line 58 is connected to the voltage source 59. The output voltage of the voltage source 59 is V DD . ω 0 is the angular frequency.

Figure 0006708960
Figure 0006708960

図８は、逆Ｆ級増幅器において、理想的なトランジスタ特性と、逆Ｆ級増幅器の最大出力電力が実現される場合のドレイン電流Ｉｄ及びドレイン電圧Ｖｄの波形とを示す図である。図８において、Ｉｍａｘは最大ドレイン電流であり、ＶＤＳはドレインバイアス電圧であり、Ｖｍａｘは最大ドレイン電圧であり、Ｖｍｉｎは最小ドレイン電圧である。ドレイン電流Ｉｄは、Ｉｍａｘと０とに交互に変化するデューティ比５０％の矩形波である。ドレイン電圧Ｖｄは、ドレイン電流Ｉｄに対してπ／２遅れ、π／２〜３π／２の間にて正弦的に変化する正弦波である。ドレインバイアス電流ＶＤＳは、Ｖｍｉｎ＋｛（Ｖｍａｘ−Ｖｍｉｎ）／π｝に相当する。 FIG. 8 is a diagram showing ideal transistor characteristics and waveforms of the drain current I d and the drain voltage V d when the maximum output power of the inverse F class amplifier is realized in the inverse F class amplifier. In FIG. 8, I max is the maximum drain current, V DS is the drain bias voltage, V max is the maximum drain voltage, and V min is the minimum drain voltage. The drain current I d is a rectangular wave with a duty ratio of 50%, which alternates between I max and 0. The drain voltage V d is a sine wave that is delayed by π/2 with respect to the drain current I d and changes sinusoidally between π/2 and 3π/2. The drain bias current V DS corresponds to V min +{(V max −V min )/π}.

本過入力試験では、ＨＥＭＴ５１として、実施例１〜６及び比較例１，２のそれぞれのＨＥＭＴを用いた。そして、周波数２．１ＧＨｚ、出力電圧ＶＤＤ５０Ｖ、出力電力Ｐ５ｄＢと設定し、逆Ｆ級増幅器５０を動作させた。図９は、過入力試験にて逆Ｆ級増幅器５０を動作させたときのドレイン電圧波形を示す図である。図９に示されるように、ＨＥＭＴ５１には過剰なドレイン電圧（最大約１６０Ｖ）が印加されるので、当該ＨＥＭＴ５１は電流コラプスの影響を受ける。したがって、上記過入力試験では、逆Ｆ級増幅器５０の動作における各ＨＥＭＴのドレイン電流の漸減量を測定した。 In this over-input test, HEMTs of Examples 1 to 6 and Comparative Examples 1 and 2 were used as HEMTs 51. Then, the frequency was set to 2.1 GHz, the output voltage V DD was 50 V, and the output power was P5 dB, and the inverse class F amplifier 50 was operated. FIG. 9 is a diagram showing a drain voltage waveform when the inverse class F amplifier 50 is operated in the over-input test. As shown in FIG. 9, since an excessive drain voltage (up to about 160 V) is applied to the HEMT 51, the HEMT 51 is affected by the current collapse. Therefore, in the above-mentioned over-input test, the gradual decrease amount of the drain current of each HEMT in the operation of the inverse class F amplifier 50 was measured.

図１０は、過入力試験におけるドレイン電流の変化率を示す図である。図１０において、縦軸は、過入力試験におけるドレイン電流の変化率を示し、横軸は第１のＡｌＧａＮ層に含まれる不純物の濃度を示している。また、図１０において、丸で表記されるプロット６１〜６６は実施例１〜６の測定結果をそれぞれ示し、黒い四角で表記されるプロット６７は比較例１の測定結果を示し、白い四角で表記されるプロット６８は比較例２の測定結果を示している。 FIG. 10 is a diagram showing the change rate of the drain current in the over-input test. In FIG. 10, the vertical axis represents the rate of change of drain current in the over-input test, and the horizontal axis represents the concentration of impurities contained in the first AlGaN layer. In FIG. 10, the plots 61 to 66 represented by circles represent the measurement results of Examples 1 to 6, respectively, and the plot 67 represented by the black squares represents the measurement results of Comparative Example 1, represented by the white squares. The plotted plot 68 shows the measurement result of Comparative Example 2.

図１０に示すように、第１のＡｌＧａＮ層を備えない比較例１のＨＥＭＴのドレイン電流の変化率は、７０％であった。これに対して、不純物が含まれていない第１のＡｌＧａＮ層を備える比較例２のＨＥＭＴのドレイン電流の変化率は、２０％であった。これらの結果より、比較例１のドレイン電流の変化率は、比較例２のドレイン電流の変化率よりも大きい傾向にあることが示された。換言すると、比較例１は、比較例２よりも、高周波動作において安定性に欠けること（ドレイン電流コラプスが大きいこと、高周波特性が低下しやすいこと）が示された。 As shown in FIG. 10, the change rate of the drain current of the HEMT of Comparative Example 1 not including the first AlGaN layer was 70%. On the other hand, the change rate of the drain current of the HEMT of Comparative Example 2 including the first AlGaN layer containing no impurities was 20%. From these results, it was shown that the drain current change rate of Comparative Example 1 tends to be higher than the drain current change rate of Comparative Example 2. In other words, it was shown that Comparative Example 1 was less stable in high frequency operation than Comparative Example 2 (the drain current collapse was large and the high frequency characteristics were likely to deteriorate).

また、実施例１〜６におけるドレイン電流の変化率は、いずれも約２０％であり、比較例１のドレイン電流の変化率よりも小さいことが示された。これにより、実施例１〜６においては、比較例１よりも高周波動作安定性が改善されていること、及び比較例２と同等の高周波動作安定性を有することが示された。また、第１のＡｌＧａＮ層の不純物の濃度と、ドレイン電流の変化率との関連性は殆どないことが示された。 It was also shown that the rate of change in drain current in each of Examples 1 to 6 was about 20%, which was smaller than the rate of change in drain current in Comparative Example 1. As a result, it was shown that in Examples 1 to 6, the high frequency operation stability was improved as compared with Comparative Example 1 and that the high frequency operation stability was equivalent to that of Comparative Example 2. It was also shown that there is almost no relation between the impurity concentration of the first AlGaN layer and the change rate of the drain current.

以上より、不純物を含み、且つ、高抵抗の第１のＡｌＧａＮ層を備える実施例１〜６においては、高周波特性が低下しにくく、且つ、ゲートリーク電流が小さくなる傾向にあることが示された。 From the above, it was shown that in Examples 1 to 6 including the first AlGaN layer containing impurities and having a high resistance, the high frequency characteristics were less likely to deteriorate and the gate leak current tended to be smaller. ..

１…ＨＥＭＴ、２…ＳｉＣ基板、３…ＡｌＮ層、４…第１のＡｌＧａＮ層、５…ＧａＮ層、６…第２のＡｌＧａＮ層、７…ソース、８…ドレイン、９…ゲート、１０…保護膜、１１…チャネル領域。 1... HEMT, 2... SiC substrate, 3... AlN layer, 4... First AlGaN layer, 5... GaN layer, 6... Second AlGaN layer, 7... Source, 8... Drain, 9... Gate, 10... Protection Membrane, 11... Channel region.

Claims (11)

ＳｉＣ基板と、
前記ＳｉＣ基板上に設けられたＡｌＮ層と、
前記ＡｌＮ層上に設けられ、不純物を含む第１のＡｌＧａＮ層と、
前記第１のＡｌＧａＮ層上に直接設けられたＧａＮ層と、
前記ＧａＮ層上に設けられた第２のＡｌＧａＮ層と、
を備え、
前記ＧａＮ層の厚さは、前記第１のＡｌＧａＮ層の厚さの１０倍以上であり、
前記不純物の濃度は、前記第１のＡｌＧａＮ層の格子定数を、前記第１のＡｌＧａＮ層と同じＡｌ組成であるバルクＡｌＧａＮ結晶の格子定数と異なるものとする大きさであり、
前記第１のＡｌＧａＮ層は、前記バルクＡｌＧａＮ結晶の格子定数よりもバルクＧａＮ結晶に近い格子定数を有する、
窒化物半導体装置。 A SiC substrate,
An AlN layer provided on the SiC substrate,
A first AlGaN layer provided on the AlN layer and containing impurities;
A GaN layer directly provided on the first AlGaN layer,
A second AlGaN layer provided on the GaN layer,
Equipped with
The thickness of the GaN layer is 10 times or more the thickness of the first AlGaN layer,
The concentration of the impurities has a magnitude that makes the lattice constant of the first AlGaN layer different from the lattice constant of a bulk AlGaN crystal having the same Al composition as the first AlGaN layer ,
The first AlGaN layer has a lattice constant close to the bulk GaN crystal than the lattice constant of the bulk AlGaN crystal,
Nitride semiconductor device. 前記不純物は、ｎ型不純物及びｐ型不純物の双方を含み、
前記ｎ型不純物の濃度と前記ｐ型不純物の濃度との総和が、前記第１のＡｌＧａＮ層の格子定数を前記バルクＡｌＧａＮ結晶の格子定数とは異なるものとする大きさである、請求項１に記載の窒化物半導体装置。 The impurities include both n-type impurities and p-type impurities,
The sum of the concentration of the n-type impurities and the concentration of the p-type impurities has a size that makes the lattice constant of the first AlGaN layer different from the lattice constant of the bulk AlGaN crystal. The nitride semiconductor device described. 前記ｎ型不純物はＳｉであり、
前記ｐ型不純物はＣである、請求項２に記載の窒化物半導体装置。 The n-type impurity is Si,
The nitride semiconductor device according to claim 2, wherein the p-type impurity is C. 前記不純物は、前記第１のＡｌＧａＮ層を半絶縁性に維持する物質を含む、請求項１に記載の窒化物半導体装置。 The nitride semiconductor device according to claim 1, wherein the impurities include a substance that maintains the first AlGaN layer to be semi-insulating. 前記ＧａＮ層と前記第１のＡｌＧａＮ層との界面における前記ＧａＮ層の格子定数と、前記ＧａＮ層と前記第２のＡｌＧａＮ層との界面における前記ＧａＮ層の格子定数とは、実質的に等しい、請求項１〜４のいずれか一項に記載の窒化物半導体装置。 A lattice constant of the GaN layer at an interface between the GaN layer and the first AlGaN layer and a lattice constant of the GaN layer at an interface between the GaN layer and the second AlGaN layer are substantially equal to each other; The nitride semiconductor device according to claim 1. 前記第１のＡｌＧａＮ層のＡｌ組成は、１０％以下である、請求項１〜５のいずれか一項に記載の窒化物半導体装置。 The nitride semiconductor device according to claim 1, wherein an Al composition of the first AlGaN layer is 10% or less. 前記不純物の濃度は、５×１０１７ｃｍ−３以上である、請求項１〜６のいずれか一項に記載の窒化物半導体装置。 The nitride semiconductor device according to claim 1, wherein a concentration of the impurities is 5×10 17 cm −3 or more. 前記格子定数はａ軸についてのものである、請求項１〜７のいずれか一項に記載の半導体装置。 The semiconductor device according to claim 1, wherein the lattice constant is for the a-axis. ＳｉＣ基板上にＡｌＮ層を成長する工程と、
前記ＡｌＮ層上に第１のＡｌＧａＮ層を成長する工程と、
前記第１のＡｌＧａＮ層の直上に、前記第１のＡｌＧａＮ層の厚さの１０倍以上の厚さを有するＧａＮ層を成長する工程と、
前記ＧａＮ層上に第２のＡｌＧａＮ層を成長する工程と、
を備え、
前記第１のＡｌＧａＮ層を成長する工程は、前記第２のＡｌＧａＮ層を成長する工程よりも低圧力に設定されており、前記第１のＡｌＧａＮ層をｎ型にするｎ型不純物を供給し、不純物を含む前記第１のＡｌＧａＮ層を成長し、
前記第１のＡｌＧａＮ層には、前記第１のＡｌＧａＮ層の格子定数を前記第１のＡｌＧａＮ層と同じＡｌ組成であるバルクＡｌＧａＮ結晶の格子定数と異なるものとする濃度の前記不純物が含まれ、
前記第１のＡｌＧａＮ層は、前記バルクＡｌＧａＮ結晶の格子定数よりもバルクＧａＮ結晶に近い格子定数を有する、
窒化物半導体装置の製造方法。 A step of growing an AlN layer on a SiC substrate,
Growing a first AlGaN layer on the AlN layer;
Immediately above the first AlGaN layer, a step of growing a GaN layer having a thickness of more than 10 times the thickness of the first AlGaN layer,
Growing a second AlGaN layer on the GaN layer,
Equipped with
The step of growing the first AlGaN layer is set at a lower pressure than the step of growing the second AlGaN layer, and an n-type impurity that makes the first AlGaN layer n-type is supplied, Growing the first AlGaN layer containing impurities,
The first AlGaN layer contains the impurity in a concentration that makes the lattice constant of the first AlGaN layer different from the lattice constant of a bulk AlGaN crystal having the same Al composition as that of the first AlGaN layer ,
The first AlGaN layer has a lattice constant closer to that of a bulk GaN crystal than that of the bulk AlGaN crystal,
Method for manufacturing nitride semiconductor device. 前記ｎ型不純物の原料は、ＳｉＨ４である、請求項９に記載の窒化物半導体装置の製造方法。 The method for manufacturing a nitride semiconductor device according to claim 9, wherein the raw material of the n-type impurities is SiH 4 . 前記格子定数は、ａ軸についてのものである、請求項９又は１０に記載の半導体装置の製造方法。 The method of manufacturing a semiconductor device according to claim 9, wherein the lattice constant is for the a-axis.
JP2016123540A 2016-06-22 2016-06-22 Nitride semiconductor device and method for manufacturing nitride semiconductor device Active JP6708960B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016123540A JP6708960B2 (en) 2016-06-22 2016-06-22 Nitride semiconductor device and method for manufacturing nitride semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016123540A JP6708960B2 (en) 2016-06-22 2016-06-22 Nitride semiconductor device and method for manufacturing nitride semiconductor device

Publications (2)

Publication Number Publication Date
JP2017228642A JP2017228642A (en) 2017-12-28
JP6708960B2 true JP6708960B2 (en) 2020-06-10

Family

ID=60891799

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016123540A Active JP6708960B2 (en) 2016-06-22 2016-06-22 Nitride semiconductor device and method for manufacturing nitride semiconductor device

Country Status (1)

Country Link
JP (1) JP6708960B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117882195A (en) * 2021-08-24 2024-04-12 三菱电机株式会社 Semiconductor device with a semiconductor device having a plurality of semiconductor chips

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012033575A (en) * 2010-07-28 2012-02-16 Sumitomo Electric Ind Ltd Semiconductor device
JP5746927B2 (en) * 2010-08-11 2015-07-08 住友化学株式会社 Semiconductor substrate, semiconductor device, and method of manufacturing semiconductor substrate
WO2014108946A1 (en) * 2013-01-10 2014-07-17 パナソニック株式会社 Field-effect transistor
JP6392498B2 (en) * 2013-03-29 2018-09-19 富士通株式会社 Compound semiconductor device and manufacturing method thereof
JP6244769B2 (en) * 2013-09-19 2017-12-13 富士通株式会社 Semiconductor device and manufacturing method of semiconductor device

Also Published As

Publication number Publication date
JP2017228642A (en) 2017-12-28

Similar Documents

Publication Publication Date Title
US8896022B2 (en) Method of manufacturing compound semiconductor device
JP5810293B2 (en) Nitride semiconductor device
KR101365302B1 (en) Compound semiconductor device and method for fabricating the same
JP7013710B2 (en) Manufacturing method of nitride semiconductor transistor
US20100038680A1 (en) Iii-nitride semiconductor field effect transistor
US20090212324A1 (en) Heterojunction field effect transistor
TW201303967A (en) Compound semiconductor device and method of manufacturing the same
US20130256681A1 (en) Group iii nitride-based high electron mobility transistor
KR20160141756A (en) Semiconductor substrate and semiconductor element
JP6604036B2 (en) Compound semiconductor device and manufacturing method thereof
JP2010199597A (en) Method of manufacturing compound semiconductor device
US9401402B2 (en) Nitride semiconductor device and nitride semiconductor substrate
JP6696244B2 (en) High electron mobility transistor and method of manufacturing high electron mobility transistor
US10332975B2 (en) Epitaxial substrate for semiconductor device and method for manufacturing same
JP2017041543A (en) High electron mobility transistor
JP6870304B2 (en) Manufacturing method of semiconductor devices
JP6668597B2 (en) High electron mobility transistor and method of manufacturing high electron mobility transistor
US8975641B1 (en) Transistor having an ohmic contact by gradient layer and method of making the same
JP6708960B2 (en) Nitride semiconductor device and method for manufacturing nitride semiconductor device
US8524550B2 (en) Method of manufacturing semiconductor device and semiconductor device
US9437725B2 (en) Semiconductor device and semiconductor substrate
US20180366572A1 (en) Nitride semiconductor epitaxial substrate and semiconductor device
JP5776344B2 (en) Semiconductor device
US10629717B2 (en) High power device
JP7074282B2 (en) High electron mobility transistor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190322

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191121

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200309

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200422

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200505

R150 Certificate of patent or registration of utility model

Ref document number: 6708960

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250