JP6697788B1 - Power conversion device, generator motor control device, and electric power steering device - Google Patents

Power conversion device, generator motor control device, and electric power steering device Download PDF

Info

Publication number
JP6697788B1
JP6697788B1 JP2018230570A JP2018230570A JP6697788B1 JP 6697788 B1 JP6697788 B1 JP 6697788B1 JP 2018230570 A JP2018230570 A JP 2018230570A JP 2018230570 A JP2018230570 A JP 2018230570A JP 6697788 B1 JP6697788 B1 JP 6697788B1
Authority
JP
Japan
Prior art keywords
phase
voltage
modulation
power converter
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018230570A
Other languages
Japanese (ja)
Other versions
JP2020096399A (en
Inventor
古川 晃
晃 古川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2018230570A priority Critical patent/JP6697788B1/en
Application granted granted Critical
Publication of JP6697788B1 publication Critical patent/JP6697788B1/en
Publication of JP2020096399A publication Critical patent/JP2020096399A/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Control Of Ac Motors In General (AREA)
  • Inverter Devices (AREA)

Abstract

【課題】騒音および振動の発生を抑え、コンデンサ3のリップル電流の低減を図る。【解決手段】電力変換装置は、第1および第2の電力変換器4aおよび4bと、交流回転機1の制御指令に基づいて90degの位相差を有する2つの搬送波信号を用いて第1および第2の電力変換器4aおよび4bの高電位側スイッチング素子及び低電位側スイッチング素子に対するオン/オフ信号を生成する制御部5とを備え、制御部5は、交流回転機1の3相巻線が飽和状態か不飽和状態かの判定を行う第1および第2の電圧飽和判定器7aおよび7bを有し、第1の電圧飽和判定器7aが不飽和状態と判定した場合に、第1のオフセット演算器8aのオフセット電圧を零として正弦波変調し、第2の電圧飽和判定器8bが不飽和状態と判定した場合に、第2のオフセット演算器8bの第2のオフセット電圧を零として正弦波変調する。【選択図】図1PROBLEM TO BE SOLVED: To suppress the generation of noise and vibration and reduce the ripple current of a capacitor 3. A power conversion device uses first and second power converters (4a and 4b) and two carrier signals having a phase difference of 90 deg based on a control command of an AC rotating machine (1). And a control unit 5 for generating ON/OFF signals for the high-potential side switching elements and the low-potential side switching elements of the power converters 4a and 4b of FIG. It has first and second voltage saturation determiners 7a and 7b for determining whether it is a saturated state or an unsaturated state, and when the first voltage saturation determiner 7a determines that it is in the unsaturated state, the first offset When the offset voltage of the computing unit 8a is set to zero and sine wave modulation is performed, and when the second voltage saturation determination unit 8b determines that it is in an unsaturated state, the second offset voltage of the second offset computing unit 8b is set to zero and the sine wave is set. Modulate. [Selection diagram] Figure 1

Description

この発明は、複数の電力変換器を有する電力変換装置、および、それを備えた発電電動機の制御装置および電動パワーステアリング装置に関するものである。   The present invention relates to a power conversion device having a plurality of power converters, and a control device for a generator/motor and an electric power steering device including the same.

従来、多相回転電機の駆動に係る電流をパルス幅変調によって制御する技術が用いられている。以下では、パルス幅変調を、PWM(Pulse Width Modulation)と呼ぶこととする。   Conventionally, a technique of controlling a current related to driving of a multi-phase rotating electric machine by pulse width modulation has been used. Hereinafter, pulse width modulation will be referred to as PWM (Pulse Width Modulation).

特許文献1に記載の多軸電動機制御装置は、複数軸の多相PWMアンプと、多相電圧指令に基づいてバイアス信号を生成するバイアス生成器と、多相電圧指令のそれぞれの相電圧指令にバイアス信号を加算するバイアス回路とを備えている。このとき、多相PWMアンプの軸を2軸とした場合、バイアス生成器は、1軸目のPWMアンプに対するバイアス信号を、Vcc/2−多相電圧指令の最大値とし、2軸目のPWMアンプに対するバイアス信号を、−Vcc/2+多相電圧指令の最小値として、バイアス信号を生成する。これにより、2軸の有効電圧ベクトル発生区間の重複を回避し、平滑用コンデンサのリップル電流を低減している。   The multi-axis motor control device described in Patent Document 1 uses a multi-axis multi-phase PWM amplifier, a bias generator that generates a bias signal based on a multi-phase voltage command, and a phase voltage command for each of the multi-phase voltage commands. And a bias circuit for adding a bias signal. At this time, when the axes of the multi-phase PWM amplifier are two axes, the bias generator sets the bias signal for the PWM amplifier of the first axis to the maximum value of Vcc/2-multi-phase voltage command and the PWM of the second axis. The bias signal for the amplifier is set to the minimum value of −Vcc/2+multiphase voltage command, and the bias signal is generated. As a result, overlapping of the effective voltage vector generation sections of the two axes is avoided, and the ripple current of the smoothing capacitor is reduced.

また、特許文献2に記載の電力変換装置は、2つの巻線組を有する多相回転電機の電力変換装置である。出力可能なデューティ範囲の中心値を出力中心値としたとき、電力変換装置は、2つの巻線組ごとに、電圧指令信号の中心値を出力中心値からシフトさせるためのシフト量を算出するシフト量算出手段を有している。シフト量算出手段は、多相回転電機の2つの巻線組のうち、一方の巻線組に対する電圧指令信号の中心値については、当該中心値が、出力中心値よりも下側となるように、第1シフト量を算出する。一方、シフト量算出手段は、他方の巻線組に対する電圧指令信号の中心値については、当該中心値が出力中心値よりも上側となるように、第2シフト量を算出する。これにより、最小限のシフト量で、2つの巻線組の有効電圧ベクトル発生区間の重複を回避し、コンデンサのリップル電流を低減している。   Further, the power conversion device described in Patent Document 2 is a power conversion device for a polyphase rotating electric machine having two winding sets. When the center value of the duty range that can be output is set as the output center value, the power conversion device calculates a shift amount for shifting the center value of the voltage command signal from the output center value for each two winding groups. It has a quantity calculation means. The shift amount calculating means sets the center value of the voltage command signal for one of the two winding sets of the multi-phase rotating electric machine to be lower than the output center value. , The first shift amount is calculated. On the other hand, the shift amount calculating means calculates the second shift amount so that the center value of the voltage command signal for the other winding set is higher than the output center value. As a result, overlapping of the effective voltage vector generation sections of the two winding sets is avoided with a minimum shift amount, and the ripple current of the capacitor is reduced.

特許第5124979号公報Japanese Patent No. 5124979 特許第4941686号公報Japanese Patent No. 4914686

特許文献1では、2軸に対して逆向きのバイアスを加えることによって、有効電圧ベクトル発生区間が重複しない変調率の範囲を広げることを可能にしている。しかしながら、中性点電位を変動させることによる騒音および振動が発生する懸念がある。特に、モータの回転速度が小さい低回転領域では、電圧変動が挙動に出やすく、モータの回転音も小さいため、ユーザに不快な音として伝わる可能性がある。   In Patent Document 1, by applying biases in opposite directions with respect to the two axes, it is possible to widen the range of the modulation rate in which the effective voltage vector generation sections do not overlap. However, there is a concern that noise and vibration may occur due to the fluctuation of the neutral point potential. In particular, in a low rotation region where the rotation speed of the motor is low, a voltage fluctuation is likely to appear in the behavior and the rotation noise of the motor is low, which may be transmitted as an unpleasant sound to the user.

また、特許文献2では、振幅に応じたシフト量を算出している。しかしながら、高変調率においては振幅が大きいため、高電位側スイッチング素子と低電位側スイッチング素子の熱的アンバランスが出やすい。ただし、このことは、電流積算値に応じてシフト方向を入れ替える処置により回避することができる。   Further, in Patent Document 2, the shift amount according to the amplitude is calculated. However, since the amplitude is large at a high modulation rate, thermal imbalance between the high potential side switching element and the low potential side switching element is likely to occur. However, this can be avoided by changing the shift direction according to the integrated current value.

しかしながら、例えば2つのマイコンで2つのインバータ部をそれぞれ制御する場合には、2つのマイコン間で通信にて情報を伝達する必要がある。ところが、昨今、自動運転などの要求によってマイコン毎での制御の独立性を求められてきており、可能であれば2つのインバータ部はそれぞれ独立して制御したいという需要がある。   However, for example, when two inverters are respectively controlled by two microcomputers, it is necessary to communicate information between the two microcomputers. However, recently, independence of control for each microcomputer has been demanded due to demands such as automatic operation, and there is a demand to independently control two inverter units if possible.

また、特許文献2では、低変調率においては、有効電圧ベクトル発生区間の重複を回避することで母線電流の振幅を低減して、母線電流と直流電源の出力電流との偏差を抑制している。しかしながら、高変調率においては、直流電源の出力電流が大きいため、母線電流の振幅が小さいほど、母線電流と直流電源の出力電流との偏差が大きくなり、コンデンサのリップル電流が増大する。   Further, in Patent Document 2, at a low modulation rate, the amplitude of the bus current is reduced by avoiding the overlap of the active voltage vector generation sections, and the deviation between the bus current and the output current of the DC power supply is suppressed. .. However, at a high modulation rate, since the output current of the DC power supply is large, the smaller the amplitude of the bus current, the larger the deviation between the bus current and the output current of the DC power supply, and the larger the ripple current of the capacitor.

本発明は、かかる課題を解決するためになされたものであり、騒音および振動の発生を抑え、コンデンサのリップル電流の低減を図ることが可能な、電力変換装置、および、それを備えた発電電動機の制御装置および電動パワーステアリング装置を得ることを目的としている。   The present invention has been made to solve the above problems, and is capable of suppressing the generation of noise and vibration and reducing the ripple current of a capacitor, and a generator motor including the same. The purpose of the invention is to obtain a control device and an electric power steering device.

本発明は、直流電源からの直流電圧に基づいて、交流回転機の2つの3相巻線のうちの第1の3相巻線に電圧を印加する第1の電力変換器と、前記直流電圧に基づいて、前記交流回転機の2つの3相巻線のうちの第2の3相巻線に電圧を印加する第2の電力変換器と、前記交流回転機の制御指令に基づいて演算された第1の3相電圧指令の全ての電圧から第1のオフセット電圧を減算することで求めた第1の3相印加電圧を、第1の搬送波信号と比較することにより、前記第1の電力変換器の高電位側スイッチング素子及び低電位側スイッチング素子にオン/オフ信号を出力すると共に、前記制御指令に基づいて演算された第2の3相電圧指令の全ての電圧から第2のオフセット電圧を減算することで求めた第2の3相印加電圧を、前記第1の搬送波信号に対して90degの位相差を有する第2の搬送波信号と比較することにより、前記第2の電力変換器の高電位側スイッチング素子及び低電位側スイッチング素子にオン/オフ信号を出力する制御部とを備え、前記制御部は、前記第1の3相電圧指令から求めた変調率の大きさに基づいて、前記第1の3相巻線が飽和状態か不飽和状態かの判定を行う第1の電圧飽和判定器と、前記第2の3相電圧指令から求めた変調率の大きさに基づいて、前記第2の3相巻線が飽和状態か不飽和状態かの判定を行う第2の電圧飽和判定器とを有し、前記第1の電圧飽和判定器が前記不飽和状態と判定した場合に、前記第1のオフセット電圧を零として正弦波変調すると共に、前記第2の電圧飽和判定器が前記不飽和状態と判定した場合に、前記第2のオフセット電圧を零として正弦波変調する、電力変換装置である。 The present invention relates to a first power converter that applies a voltage to a first three-phase winding of two three-phase windings of an AC rotating machine based on a DC voltage from a DC power supply, and the DC voltage. And a second power converter for applying a voltage to a second three-phase winding of the two three-phase windings of the AC rotating machine, and a control command for the AC rotating machine. By comparing the first three-phase applied voltage obtained by subtracting the first offset voltage from all the voltages of the first three-phase voltage command with the first carrier signal, the first power The ON/OFF signal is output to the high potential side switching element and the low potential side switching element of the converter, and the second offset voltage is output from all the voltages of the second three-phase voltage instruction calculated based on the control instruction. By comparing the second three-phase applied voltage obtained by subtracting with the second carrier signal having a phase difference of 90 deg with respect to the first carrier signal, A control unit that outputs an ON/OFF signal to the high-potential side switching element and the low-potential side switching element, wherein the control unit is based on the magnitude of the modulation factor obtained from the first three-phase voltage command, Based on a first voltage saturation determination device that determines whether the first three-phase winding is in a saturated state or an unsaturated state, and the magnitude of the modulation factor obtained from the second three-phase voltage command, A second voltage saturation determiner for determining whether the second three-phase winding is in a saturated state or an unsaturated state, and when the first voltage saturation determiner determines the unsaturated state, Power conversion that performs sine wave modulation with the first offset voltage set to zero and performs sine wave modulation with the second offset voltage set to zero when the second voltage saturation determiner determines the unsaturated state. It is a device.

本発明の電力変換装置によれば、騒音および振動の発生を抑え、コンデンサのリップル電流の低減を図ることができる。   According to the power conversion device of the present invention, generation of noise and vibration can be suppressed, and the ripple current of the capacitor can be reduced.

本発明の実施の形態1に係る電力変換装置の構成を示すブロック図である。It is a block diagram which shows the structure of the power converter device which concerns on Embodiment 1 of this invention. 本発明の実施の形態1に係る電力変換装置における第1および第2の3相電圧指令の波形を示す図である。It is a figure which shows the waveform of the 1st and 2nd three-phase voltage command in the power converter device which concerns on Embodiment 1 of this invention. 本発明の実施の形態1に係る電力変換装置におけるオン/オフ信号発生器の動作を説明する動作説明図である。It is an operation|movement explanatory drawing explaining operation|movement of the ON/OFF signal generator in the power converter device which concerns on Embodiment 1 of this invention. 本発明の実施の形態1に係る電力変換装置におけるオン/オフ信号発生器の動作を説明する動作説明図である。It is an operation|movement explanatory drawing explaining operation|movement of the ON/OFF signal generator in the power converter device which concerns on Embodiment 1 of this invention. 本発明の実施の形態1に係る電力変換装置におけるスイッチング信号に基づく第1の電圧ベクトルおよび第1の母線電流と第1の3相巻線を流れる電流との関係を示す図である。It is a figure which shows the 1st voltage vector based on the switching signal in the power converter device which concerns on Embodiment 1 of this invention, and the relationship of the 1st bus-bar current and the current which flows through the 1st 3-phase winding. 本発明の実施の形態1に係る電力変換装置におけるスイッチング信号に基づく第2の電圧ベクトルおよび第2の母線電流と第2の3相巻線を流れる電流との関係を示す図である。It is a figure which shows the 2nd voltage vector based on the switching signal in the power converter device which concerns on Embodiment 1 of this invention, and the relationship of the 2nd bus-bar current and the electric current which flows into a 2nd 3-phase winding. 本発明の実施の形態1に係る電力変換装置における第1および第2の搬送波信号、第1および第2の3相印加電圧、第1および第2の母線電流、および、第1の母線電流と第2の母線電流との和の関係を示した図である。First and second carrier signals, first and second three-phase applied voltages, first and second bus currents, and first bus currents in the power converter according to the first embodiment of the present invention. It is a figure showing the relation of the sum with the 2nd bus bar current. 本発明の実施の形態1に係る電力変換装置における変調率が√3/4のときの第1および第2の電力変換器の各相のスイッチング状態を示す図である。It is a figure which shows the switching state of each phase of the 1st and 2nd power converter when the modulation rate in the power converter device which concerns on Embodiment 1 of this invention is √3/4. 図8の2つのグラフを重ねた図である。FIG. 9 is a diagram in which the two graphs of FIG. 8 are superimposed. 本発明の実施の形態1に係る電力変換装置における各状態における第1および第2の母線電流の波形を示した図である。It is the figure which showed the waveform of the 1st and 2nd bus-bar current in each state in the power converter device which concerns on Embodiment 1 of this invention. 本発明の実施の形態1に係る電力変換装置における第1および第2の母線電流が共に0となる領域を示す図である。It is a figure which shows the area|region where both 1st and 2nd bus-bar current becomes 0 in the power converter device which concerns on Embodiment 1 of this invention. 本発明の実施の形態1に係る電力変換装置における変調率が0.5のときの第1および第2の電力変換器の各相のスイッチング状態を示す図である。It is a figure which shows the switching state of each phase of a 1st and 2nd power converter when the modulation factor in the power converter device which concerns on Embodiment 1 of this invention is 0.5. 本発明の実施の形態1に係る電力変換装置における正弦波変調の場合の各相のスイッチングタイミングと母線電流の波形とを示す図である。FIG. 3 is a diagram showing switching timings of respective phases and waveforms of bus currents in the case of sinusoidal modulation in the power conversion device according to the first embodiment of the present invention. 本発明の実施の形態1に係る電力変換装置において同位相の第1および第2の搬送波信号を用いた状態で、第1の電力変換器と第2の電力変換器で逆のバイアスをかけた場合の各相のスイッチングタイミングと母線電流の波形とを示す図である。In the power converter according to the first embodiment of the present invention, the first and second power converters are reverse-biased while using the first and second carrier signals having the same phase. It is a figure which shows the switching timing of each phase in a case, and the waveform of a bus current. 図13において、一方の電力変換器で零ベクトルの状態となる時刻に流れる母線電流を示した図である。FIG. 14 is a diagram showing a bus current flowing at a time when one of the power converters is in a zero vector state in FIG. 13. 図14において、一方の電力変換器で零ベクトルの状態となる時刻に流れる母線電流を示した図である。It is the figure which showed the bus-bar current which flows at the time in which it becomes a state of a zero vector in one power converter in FIG. 本発明の実施の形態1に係る電力変換装置において変調率が1の場合の各相のスイッチングタイミングと母線電流の波形を示した図である。FIG. 5 is a diagram showing waveforms of switching timings and bus currents of respective phases when the modulation factor is 1 in the power conversion device according to the first embodiment of the present invention. 本発明の実施の形態1に係る電力変換装置において変調率が1の場合の各相のスイッチングタイミングと母線電流の波形を示した図である。FIG. 5 is a diagram showing waveforms of switching timings and bus currents of respective phases when the modulation factor is 1 in the power conversion device according to the first embodiment of the present invention. 本発明の実施の形態1に係る電力変換装置において変調率が1の場合の各相のスイッチングタイミングと母線電流の波形を示した図である。FIG. 5 is a diagram showing waveforms of switching timings and bus currents of respective phases when the modulation factor is 1 in the power conversion device according to the first embodiment of the present invention. 本発明の実施の形態1に係る電力変換装置において変調率が1の場合の各相のスイッチングタイミングと母線電流の波形を示した図である。FIG. 5 is a diagram showing waveforms of switching timings and bus currents of respective phases when the modulation factor is 1 in the power conversion device according to the first embodiment of the present invention. 変調率が0.9で二相変調をした場合の、一方の電力変換器で零ベクトルの状態となる時刻に流れる母線電流を示した図である。It is the figure which showed the bus-bar current which flows in the time which becomes a state of a zero vector in one power converter at the time of performing two-phase modulation with a modulation rate of 0.9. 本発明の実施の形態1に係る電力変換装置において変調率が0.9の場合の各相のスイッチングタイミングと母線電流の波形を示した図である。FIG. 5 is a diagram showing waveforms of switching timings and bus currents of respective phases when the modulation factor is 0.9 in the power conversion device according to the first embodiment of the present invention. 本発明の実施の形態1に係る電力変換装置における変調率とコンデンサのリップル電流との関係を示す図である。It is a figure which shows the relationship between the modulation factor and the ripple current of a capacitor in the power converter device which concerns on Embodiment 1 of this invention. 本発明の実施の形態1に係る電力変換装置の変形例の構成を示すブロック図である。It is a block diagram which shows the structure of the modification of the power converter device which concerns on Embodiment 1 of this invention. 本発明の実施の形態1に係る電力変換装置のさらなる変形例の構成を示すブロック図である。It is a block diagram which shows the structure of the further modification of the power converter device which concerns on Embodiment 1 of this invention. 本発明の実施の形態1に係る電力変換装置における変調率とコンデンサのリップル電流との関係を示す図である。It is a figure which shows the relationship between the modulation factor and the ripple current of a capacitor in the power converter device which concerns on Embodiment 1 of this invention. 本発明の実施の形態1に係る電力変換装置における変調率とコンデンサのリップル電流との関係を示す図である。It is a figure which shows the relationship between the modulation factor and the ripple current of a capacitor in the power converter device which concerns on Embodiment 1 of this invention. 本発明の実施の形態2に係る電力変換装置の構成を示すブロック図である。It is a block diagram which shows the structure of the power converter device which concerns on Embodiment 2 of this invention. 本発明の実施の形態2に係る電力変換装置における変調率とコンデンサのリップル電流との関係を示す図である。It is a figure which shows the relationship between the modulation rate and the ripple current of a capacitor|condenser in the power converter device which concerns on Embodiment 2 of this invention. 本発明の実施の形態2に係る電力変換装置における変調率とコンデンサのリップル電流との関係を示す図である。It is a figure which shows the relationship between the modulation rate and the ripple current of a capacitor|condenser in the power converter device which concerns on Embodiment 2 of this invention. 本発明の実施の形態2に係る電力変換装置における変調率とコンデンサのリップル電流との関係を示す図である。It is a figure which shows the relationship between the modulation rate and the ripple current of a capacitor|condenser in the power converter device which concerns on Embodiment 2 of this invention. 本発明の実施の形態2に係る電力変換装置における変調率とコンデンサのリップル電流との関係を示す図である。It is a figure which shows the relationship between the modulation rate and the ripple current of a capacitor|condenser in the power converter device which concerns on Embodiment 2 of this invention.

以下、この発明に係る電力変換装置の各実施の形態について図に基づいて説明する。各図において、同一または相当する部材および部位については、同一符号を付して示す。   Hereinafter, each embodiment of the power converter according to the present invention will be described with reference to the drawings. In each drawing, the same or corresponding members and parts are designated by the same reference numerals.

実施の形態1.
図1は、本発明の実施の形態1に係る電力変換装置の全体の構成を示す図である。図1に示すように、電力変換装置は、平滑コンデンサ3、第1の電力変換器4a、第2の電力変換器4b、および、制御部5を備えている。電力変換装置は、電源としての直流電源2に接続されている。また、電力変換装置には、負荷として、交流回転機1が接続されている。電力変換装置は、直流電源2からの直流電圧を交流電圧に変換して交流回転機1に供給する。
Embodiment 1.
1 is a diagram showing an overall configuration of a power conversion device according to a first embodiment of the present invention. As shown in FIG. 1, the power conversion device includes a smoothing capacitor 3, a first power converter 4a, a second power converter 4b, and a control unit 5. The power converter is connected to a DC power source 2 as a power source. Further, the AC rotating machine 1 is connected to the power conversion device as a load. The power converter converts a DC voltage from the DC power supply 2 into an AC voltage and supplies the AC voltage to the AC rotating machine 1.

交流回転機1は、第1の3相巻線U1、V1、W1と第2の3相巻線U2、V2、W2とを有する3相交流回転機である。第1の3相巻線U1、V1、W1と第2の3相巻線U2、V2、W2とは、互いに電気的に接続されることなく、交流回転機1の固定子に納められている。3相交流回転機としては、例えば、永久磁石同期回転機、誘導回転機、同期リラクタンス回転機等が挙げられる。本実施の形態1においては、2つの3相巻線を有する交流回転機であれば、いずれの回転機を交流回転機1として用いてもよい。ここでは、第1の3相巻線と第2の3相巻線との位相差が無い場合を例として説明するが、位相差を付けた場合でも同様の効果が得られることは言うまでもない。   The AC rotating machine 1 is a three-phase AC rotating machine having first three-phase windings U1, V1, W1 and second three-phase windings U2, V2, W2. The first three-phase windings U1, V1, W1 and the second three-phase windings U2, V2, W2 are housed in the stator of the AC rotating machine 1 without being electrically connected to each other. .. Examples of the three-phase AC rotating machine include a permanent magnet synchronous rotating machine, an induction rotating machine, and a synchronous reluctance rotating machine. In Embodiment 1, any rotating machine may be used as AC rotating machine 1 as long as it is an AC rotating machine having two three-phase windings. Here, the case where there is no phase difference between the first three-phase winding and the second three-phase winding will be described as an example, but it goes without saying that the same effect can be obtained even when a phase difference is provided.

直流電源2は、第1の電力変換器4aおよび第2の電力変換器4bに直流電圧Vdcを出力する。直流電源2は、バッテリー、DC−DCコンバータ、ダイオード整流器、PWM整流器等、直流電圧を出力する全ての機器を含む。   The DC power supply 2 outputs a DC voltage Vdc to the first power converter 4a and the second power converter 4b. The DC power supply 2 includes all devices that output a DC voltage, such as a battery, a DC-DC converter, a diode rectifier, and a PWM rectifier.

平滑コンデンサ3は、直流電源2に並列に接続され、母線電流の変動を抑制して安定した直流電流を実現する。なお、図1では細かく図示していないが、真のコンデンサ容量C以外に等価直列抵抗RcおよびリードインダクタンスLcが存在する。   The smoothing capacitor 3 is connected in parallel to the DC power supply 2 and suppresses the fluctuation of the bus current to realize a stable DC current. Although not shown in detail in FIG. 1, an equivalent series resistance Rc and a lead inductance Lc exist in addition to the true capacitor capacity C.

第1の電力変換器4aは、上アームの高電位側スイッチング素子Sup1、Svp1、Swp1、および、下アームの低電位側スイッチング素子Sun1、Svn1、Swn1を有している。これらのスイッチング素子をまとめて呼ぶ場合には、スイッチング素子Sup1〜Swn1と呼ぶこととする。   The first power converter 4a has high-potential side switching elements Sup1, Svp1, Swp1 of the upper arm and low-potential side switching elements Sun1, Swn1, Swn1 of the lower arm. When these switching elements are collectively called, they will be called switching elements Sup1 to Swn1.

第1の電力変換器4aには、制御部5から、スイッチング信号Qup1、Qun1、Qvp1、Qvn1、Qwp1、および、Qwn1が入力される。以下、スイッチング信号Qup1、Qun1、Qvp1、Qvn1、Qwp1、および、Qwn1をまとめて呼ぶ場合には、スイッチング信号Qup1〜Qwn1と呼ぶこととする。第1の電力変換器4aは、インバータである逆変換回路を用いて、スイッチング信号Qup1〜Qwn1に基づいて、スイッチング素子Sup1〜Swn1をオンオフする。第1の電力変換器4aは、これらのオンオフ動作により、直流電源2から入力される直流電圧Vdcを電力変換して、交流電圧を得る。第1の電力変換器4aは、当該交流電圧を、交流回転機1の第1の3相巻線U1、V1、W1に印加し、電流Iu1、Iv1、Iw1を通電させる。   The switching signals Qup1, Qun1, Qvp1, Qvn1, Qwp1, and Qwn1 are input from the control unit 5 to the first power converter 4a. Hereinafter, when the switching signals Qup1, Qun1, Qvp1, Qvn1, Qwp1, and Qwn1 are collectively referred to, they will be referred to as switching signals Qup1 to Qwn1. The first power converter 4a turns on/off the switching elements Sup1 to Swn1 based on the switching signals Qup1 to Qwn1 using an inverse conversion circuit which is an inverter. The first power converter 4a performs power conversion of the DC voltage Vdc input from the DC power supply 2 by these on/off operations to obtain an AC voltage. The first power converter 4a applies the AC voltage to the first three-phase windings U1, V1, W1 of the AC rotary machine 1 to energize the currents Iu1, Iv1, Iw1.

ここで、スイッチング信号Qup1、Qun1、Qvp1、Qvn1、Qwp1、および、Qwn1は、第1の電力変換器4aにおいて、それぞれ、スイッチング素子Sup1、Sun1、Svp1、Svn1、Swp1、および、Swn1をオンオフするためのスイッチング信号である。以後、スイッチング信号Qup1〜Qwn1の値が1ならば、対応するスイッチング素子がオンされ、一方、スイッチング信号Qup1〜Qwn1の値が0ならば、対応するスイッチング素子がオフされるものとする。半導体スイッチング素子Sup1〜Swn1として、半導体スイッチとダイオードとを逆並列に接続したものを用いる。半導体スイッチとしては、例えば、IGBT(Insulated Gate Bipolar Transistor)、バイポーラトランジスタ、MOS(Metal-Oxide-Semiconductor)パワートランジスタ等の半導体スイッチを用いる。   Here, the switching signals Qup1, Qun1, Qvp1, Qvn1, Qwp1, and Qwn1 turn on/off the switching elements Sup1, Sun1, Svp1, Svn1, Swp1, and Swn1 in the first power converter 4a, respectively. Of the switching signal. Hereinafter, if the value of the switching signals Qup1 to Qwn1 is 1, the corresponding switching element is turned on, while if the value of the switching signals Qup1 to Qwn1 is 0, the corresponding switching element is turned off. As the semiconductor switching elements Sup1 to Swn1, those in which a semiconductor switch and a diode are connected in antiparallel are used. As the semiconductor switch, for example, a semiconductor switch such as an IGBT (Insulated Gate Bipolar Transistor), a bipolar transistor, and a MOS (Metal-Oxide-Semiconductor) power transistor is used.

第2の電力変換器4bは、高電位側スイッチング素子Sup2、Svp2、Swp2および低電位側スイッチング素子Sun2、Svn2、Swn2を有している。これらのスイッチング素子をまとめて呼ぶ場合には、スイッチング素子Sup2〜Swn2と呼ぶこととする。第2の電力変換器4bには、制御部5から、スイッチング信号Qup2、Qun2、Qvp2、Qvn2、Qwp2、および、Qwn2が入力される。以下、スイッチング信号Qup2、Qun2、Qvp2、Qvn2、Qwp2、および、Qwn2を、まとめて呼ぶ場合には、スイッチング信号Qup2〜Qwn2と呼ぶこととする。第2の電力変換器4bは、インバータである逆変換回路を用いて、スイッチング信号Qup2〜Qwn2に基づいて、スイッチング素子Sup2〜Swn2をオンオフする。第2の電力変換器4bは、これらのオンオフ動作により、直流電源2から入力される直流電圧Vdcを電力変換して、交流電圧を得る。第2の電力変換器4bは、当該交流電圧を、交流回転機1の第2の3相巻線U2、V2、W2に印加し、電流Iu2、Iv2、Iw2を通電させる。   The second power converter 4b includes high potential side switching elements Sup2, Svp2, Swp2 and low potential side switching elements Sun2, Svn2, Swn2. When these switching elements are collectively called, they will be called switching elements Sup2 to Swn2. The switching signals Qup2, Qun2, Qvp2, Qvn2, Qwp2, and Qwn2 are input from the control unit 5 to the second power converter 4b. Hereinafter, the switching signals Qup2, Qun2, Qvp2, Qvn2, Qwp2, and Qwn2 will be collectively referred to as switching signals Qup2 to Qwn2. The second power converter 4b turns on/off the switching elements Sup2 to Swn2 based on the switching signals Qup2 to Qwn2 using an inverse conversion circuit which is an inverter. The second power converter 4b performs power conversion of the DC voltage Vdc input from the DC power supply 2 by these on/off operations to obtain an AC voltage. The second power converter 4b applies the AC voltage to the second three-phase windings U2, V2, W2 of the AC rotating machine 1 to energize the currents Iu2, Iv2, Iw2.

ここで、スイッチング信号Qup2、Qun2、Qvp2、Qvn2、Qwp2、および、Qwn2は、第2の電力変換器4bにおいて、それぞれ、スイッチング素子Sup2、Sun2、Svp2、Svn2、Swp2、および、Swn2をオンオフするためのスイッチング信号である。以後、スイッチング信号Qup2〜Qwn2の値が1ならば、対応するスイッチング素子がオンされ、一方、スイッチング信号Qup2〜Qwn2の値が0ならば、対応するスイッチング素子がオフされるものとする。半導体スイッチング素子Sup2〜Swn2として、半導体スイッチとダイオードとを逆並列に接続したものを用いる。半導体スイッチとしては、例えば、IGBT、バイポーラトランジスタ、MOSパワートランジスタ等の半導体スイッチを用いる。   Here, the switching signals Qup2, Qun2, Qvp2, Qvn2, Qwp2, and Qwn2 turn on/off the switching elements Sup2, Sun2, Svp2, Svn2, Swp2, and Swn2 in the second power converter 4b, respectively. Is a switching signal. Hereinafter, if the value of the switching signals Qup2 to Qwn2 is 1, the corresponding switching element is turned on, while if the value of the switching signals Qup2 to Qwn2 is 0, the corresponding switching element is turned off. As the semiconductor switching elements Sup2 to Swn2, those in which a semiconductor switch and a diode are connected in antiparallel are used. As the semiconductor switch, for example, a semiconductor switch such as an IGBT, a bipolar transistor, or a MOS power transistor is used.

次に、制御部5について説明する。制御部5は、電圧指令演算器6と、第1および第2の電圧飽和判定器7aおよび7bと、第1および第2のオフセット演算器8aおよび8bと、オン/オフ信号発生器9とを備えている。   Next, the control unit 5 will be described. The controller 5 includes a voltage command calculator 6, first and second voltage saturation determiners 7a and 7b, first and second offset calculators 8a and 8b, and an on/off signal generator 9. I have it.

電圧指令演算器6は、外部から入力される制御指令に基づいて、交流回転機1を駆動するための第1の3相巻線U1、V1およびW1に印加する電圧に係る第1の3相電圧指令Vu1、Vv1、Vw1を演算して、第1のオフセット演算器8aに出力する。電圧指令演算器6は、外部から入力される制御指令に基づいて、交流回転機1を駆動するための第2の3相巻線U2、V2およびW2に印加する電圧に係る第2の3相電圧指令Vu2、Vv2、Vw2を演算して、第2のオフセット演算器8bに出力する。   The voltage command calculator 6 is based on a control command input from the outside, and the first three-phase relating to the voltage applied to the first three-phase windings U1, V1 and W1 for driving the AC rotating machine 1. The voltage commands Vu1, Vv1, Vw1 are calculated and output to the first offset calculator 8a. The voltage command calculator 6 is based on a control command input from the outside, and the second three-phase relating to the voltage applied to the second three-phase windings U2, V2 and W2 for driving the AC rotary machine 1. The voltage commands Vu2, Vv2, Vw2 are calculated and output to the second offset calculator 8b.

電圧指令演算器6における、第1の3相電圧指令Vu1、Vv1およびVw1、および、第2の3相電圧指令Vu2、Vv2およびVw2の演算方法としては、例えば、V/F(Voltage/Frequency)制御、電流フィードバック制御などを使用する。   An example of a method for calculating the first three-phase voltage commands Vu1, Vv1 and Vw1 and the second three-phase voltage commands Vu2, Vv2 and Vw2 in the voltage command calculator 6 is V/F (Voltage/Frequency). Control, current feedback control, etc. are used.

V/F制御では、電圧指令演算器6は、図1における制御指令として、交流回転機1の速度指令または周波数指令fを設定して、電圧指令の振幅を決定する。   In the V/F control, the voltage command calculator 6 sets the speed command or the frequency command f of the AC rotating machine 1 as the control command in FIG. 1 and determines the amplitude of the voltage command.

一方、電流フィードバック制御では、電圧指令演算器6は、図1における制御指令として、交流回転機1の電流指令を設定する。電圧指令演算器6は、交流回転機1の電流指令と第1の3相巻線U1、V1およびW1を流れる電流Iu1、Iv1およびIw1との偏差を零とすべく、比例積分制御によって、第1の3相電圧指令Vu1、Vv1、Vw1を演算する。また、電圧指令演算器6は、交流回転機1の電流指令と第2の3相巻線U2、V2およびW2を流れる電流Iu2、Iv2およびIw2との偏差を零とすべく、比例積分制御によって、第2の3相電圧指令Vu2、Vv2およびVw2を演算する。なお、電流Iu1、Iv1およびIw1と、電流Iu2、Iv2およびIw2とは、後述する電流検出器により検出される。   On the other hand, in the current feedback control, the voltage command calculator 6 sets the current command of the AC rotating machine 1 as the control command in FIG. The voltage command calculator 6 uses the proportional-plus-integral control to set the deviation between the current command of the AC rotating machine 1 and the currents Iu1, Iv1 and Iw1 flowing through the first three-phase windings U1, V1 and W1 to zero, The three-phase voltage commands Vu1, Vv1, and Vw1 of 1 are calculated. Further, the voltage command calculator 6 uses proportional-plus-integral control in order to make the deviation between the current command of the AC rotating machine 1 and the currents Iu2, Iv2 and Iw2 flowing through the second three-phase windings U2, V2 and W2 zero. , And the second three-phase voltage commands Vu2, Vv2, and Vw2 are calculated. The currents Iu1, Iv1 and Iw1 and the currents Iu2, Iv2 and Iw2 are detected by a current detector described later.

ただし、V/F制御はフィードフォワード制御であるため、第1の3相巻線を流れる電流Iu1、Iv1およびIw1、および、第2の3相巻線を流れる電流Iu2、Iv2、Iw2の情報は必要としない。よって、V/F制御の場合、第1の3相巻線U1、V1およびW1を流れる電流Iu1、Iv1およびIw1、および、第2の3相巻線U2、V2およびW2を流れる電流Iu2、Iv2およびIw2の情報を電圧指令演算器6に入力することは必須ではない。   However, since the V/F control is feedforward control, the information of the currents Iu1, Iv1 and Iw1 flowing through the first three-phase winding and the currents Iu2, Iv2 and Iw2 flowing through the second three-phase winding are do not need. Therefore, in the case of V/F control, the currents Iu1, Iv1 and Iw1 flowing through the first three-phase windings U1, V1 and W1 and the currents Iu2 and Iv2 flowing through the second three-phase windings U2, V2 and W2. It is not essential to input the information of Iw2 and Iw2 to the voltage command calculator 6.

図2の上段のグラフは、電圧指令演算器6が演算した第1の3相電圧指令Vu1、Vv1およびVw1の波形を示す。図2の下段のグラフは、電圧指令演算器6が演算した第2の3相電圧指令Vu2、Vv2およびVw2の波形を示す。図2において、横軸は電圧位相θv[deg]を示し、縦軸は直流電圧Vdcの倍数を示す。ここでの第1の3相電圧指令Vu1、Vv1およびVw1、および、第2の3相電圧指令Vu2、Vv2およびVw2の波形は、すべて、0を基準とした正弦波波形である。また、第1の3相電圧指令Vu1、Vv1およびVw1の電圧平均Vave1(=(Vu1+Vv1+Vw1)/3)は0である。同様に、第2の3相電圧指令Vu2、Vv2およびVw2の電圧平均Vave2(=(Vu2+Vv2+Vw2)/3)は0である。   The upper graph of FIG. 2 shows the waveforms of the first three-phase voltage commands Vu1, Vv1, and Vw1 calculated by the voltage command calculator 6. The lower graph of FIG. 2 shows the waveforms of the second three-phase voltage commands Vu2, Vv2, and Vw2 calculated by the voltage command calculator 6. In FIG. 2, the horizontal axis represents the voltage phase θv [deg], and the vertical axis represents the multiple of the DC voltage Vdc. The waveforms of the first three-phase voltage commands Vu1, Vv1 and Vw1 and the second three-phase voltage commands Vu2, Vv2 and Vw2 are all sinusoidal waveforms with 0 as a reference. The voltage average Vave1 (=(Vu1+Vv1+Vw1)/3) of the first three-phase voltage commands Vu1, Vv1, and Vw1 is 0. Similarly, the voltage average Vave2 (=(Vu2+Vv2+Vw2)/3) of the second three-phase voltage commands Vu2, Vv2, and Vw2 is 0.

図1の説明に戻る。第1の電圧飽和判定器7aは、電圧指令演算器6から、第1の3相電圧指令Vu1、Vv1およびVw1が入力される。第1の電圧飽和判定器7aは、第1の3相電圧指令Vu1、Vv1およびVw1に基づいて、第1の3相巻線U1,V1およびW1が飽和状態か否かを判定する。ここでは、第1の電圧飽和判定器7aは、下式(1)に示す、第1の3相電圧指令Vu1、Vv1およびVw1から演算される変調率K1を飽和判定の閾値として用いる。   Returning to the explanation of FIG. The first voltage saturation calculator 7a receives the first three-phase voltage commands Vu1, Vv1, and Vw1 from the voltage command calculator 6. The first voltage saturation determiner 7a determines whether or not the first three-phase windings U1, V1 and W1 are in a saturated state based on the first three-phase voltage commands Vu1, Vv1 and Vw1. Here, the first voltage saturation determiner 7a uses the modulation factor K1 calculated from the first three-phase voltage commands Vu1, Vv1, and Vw1 shown in the following equation (1) as the saturation determination threshold value.

Figure 0006697788
Figure 0006697788

変調率K1が√3/2以下の範囲であれば、第1の3相電圧指令Vu1、Vv1およびVw1の振幅はVdc/2以下となる。そのため、第1の3相電圧指令Vu1、Vv1およびVw1を、第1の3相印加電圧として出力しても所望の線間電圧を確保できる。従って、第1の電圧飽和判定器7aは、変調率K1が√3/2以下の場合には、第1の3相巻線U1,V1およびW1が不飽和状態と判定し、変調率K1が√3/2を超えている場合には、第1の3相巻線U1,V1およびW1が飽和状態と判定する。   When the modulation factor K1 is in the range of √3/2 or less, the amplitudes of the first three-phase voltage commands Vu1, Vv1, and Vw1 are Vdc/2 or less. Therefore, even if the first three-phase voltage commands Vu1, Vv1, and Vw1 are output as the first three-phase applied voltage, the desired line voltage can be secured. Therefore, when the modulation factor K1 is √3/2 or less, the first voltage saturation determiner 7a determines that the first three-phase windings U1, V1 and W1 are in the unsaturated state, and the modulation factor K1 is When it exceeds √3/2, it is determined that the first three-phase windings U1, V1 and W1 are in the saturated state.

第2の電圧飽和判定器7bは、電圧指令演算器6から、第2の3相電圧指令Vu2、Vv2およびVw2が入力される。第2の電圧飽和判定器7bは、第2の3相電圧指令Vu2、Vv2およびVw2に基づいて、第2の3相巻線U2,V2およびW2が飽和状態か否かを判定する。ここでは、第2の電圧飽和判定器7bは、下式(2)に示す、第2の3相電圧指令Vu2、Vv2およびVw2から演算される変調率K2を飽和判定の閾値として用いる。   The second three-phase voltage commands Vu2, Vv2 and Vw2 are input from the voltage command calculator 6 to the second voltage saturation determination device 7b. The second voltage saturation determiner 7b determines whether or not the second three-phase windings U2, V2 and W2 are in a saturated state based on the second three-phase voltage commands Vu2, Vv2 and Vw2. Here, the second voltage saturation determiner 7b uses the modulation factor K2 calculated from the second three-phase voltage commands Vu2, Vv2, and Vw2 shown in the following formula (2) as the saturation determination threshold value.

Figure 0006697788
Figure 0006697788

変調率K2が√3/2以下の範囲であれば、第2の3相電圧指令Vu2、Vv2およびVw2の振幅はVdc/2以下となる。そのため、第2の3相電圧指令Vu2、Vv2およびVw2を、第2の3相印加電圧として出力しても所望の線間電圧を確保できる。従って、第2の電圧飽和判定器7bは、変調率K2が√3/2以下の場合には、第2の3相巻線U2,V2およびW2が不飽和状態と判定し、変調率K1が√3/2を超えている場合には、第2の3相巻線U2,V2およびW2が飽和状態と判定する。   When the modulation factor K2 is in the range of √3/2 or less, the amplitudes of the second three-phase voltage commands Vu2, Vv2, and Vw2 are Vdc/2 or less. Therefore, the desired line voltage can be secured even if the second three-phase voltage commands Vu2, Vv2, and Vw2 are output as the second three-phase applied voltage. Therefore, the second voltage saturation determiner 7b determines that the second three-phase windings U2, V2 and W2 are in the unsaturated state when the modulation rate K2 is √3/2 or less, and the modulation rate K1 is When it exceeds √3/2, it is determined that the second three-phase windings U2, V2 and W2 are in the saturated state.

なお、ここでは、第1の電圧飽和判定器7aおよび第2の電圧飽和判定器7bの判定方法として、変調率K1および変調率K2を用いる飽和状態の判定方法について述べたが、回転数または電流など他のデータに基づいて判定しても同様のことがいえる。また、電圧指令演算器6において2軸の電圧指令を生成している場合には、第1の電圧飽和判定器7aおよび第2の電圧飽和判定器7bが、2軸の電圧指令を用いて判定してもよい。   Here, as the determination method of the first voltage saturation determination device 7a and the second voltage saturation determination device 7b, the determination method of the saturation state using the modulation rate K1 and the modulation rate K2 is described, but the rotation speed or the current The same can be said even if the determination is made based on other data. In addition, when the voltage command calculator 6 generates a biaxial voltage command, the first voltage saturation determination device 7a and the second voltage saturation determination device 7b make a determination using the biaxial voltage command. You may.

第1のオフセット演算器8aには、電圧指令演算器6から、第1の3相電圧指令Vu1、Vv1およびVw1が入力される。第1のオフセット演算器8aは、第1の3相電圧指令Vu1、Vv1およびVw1のそれぞれから、第1のオフセット電圧Voffset1を減算することで、第1の3相印加電圧Vu1’、Vv1’およびVw1’を求める。第1のオフセット電圧Voffset1は、第1の電圧飽和判定器7aから出力される。第1の電圧飽和判定器7aは、第1の3相巻線U1,V1およびW1が不飽和状態と判定した場合には、第1のオフセット電圧Voffset1の値として0を出力する。一方、第1の電圧飽和判定器7aは、第1の3相巻線U1,V1およびW1が飽和状態と判定した場合には、所望の線間電圧を確保できるように、第1のオフセット電圧Voffset1の値として、公知の変調方法に基づく値を出力する。   The first three-phase voltage commands Vu1, Vv1, and Vw1 are input from the voltage command calculator 6 to the first offset calculator 8a. The first offset calculator 8a subtracts the first offset voltage Voffset1 from each of the first three-phase voltage commands Vu1, Vv1 and Vw1 to obtain the first three-phase applied voltages Vu1′, Vv1′ and Vw1' is calculated. The first offset voltage Voffset1 is output from the first voltage saturation determiner 7a. When determining that the first three-phase windings U1, V1 and W1 are in the unsaturated state, the first voltage saturation determiner 7a outputs 0 as the value of the first offset voltage Voffset1. On the other hand, when the first voltage saturation determiner 7a determines that the first three-phase windings U1, V1 and W1 are in the saturated state, the first voltage saturation determiner 7a can ensure the desired line voltage by using the first offset voltage. A value based on a known modulation method is output as the value of Voffset1.

第2のオフセット演算器8bには、電圧指令演算器6から、第2の3相電圧指令Vu2、Vv2およびVw2が入力される。第2のオフセット演算器8bは、第2の3相電圧指令Vu2、Vv2およびVw2のそれぞれから、第2のオフセット電圧Voffset2を減算することで、第2の3相印加電圧Vu2’、Vv2’およびVw2’を求める。第2のオフセット電圧Voffset2は、第2の電圧飽和判定器7bから出力される。第2の電圧飽和判定器7bは、第2の3相巻線U2,V2およびW2が不飽和状態と判定した場合には、第2のオフセット電圧Voffset2の値として0を出力する。一方、第2の電圧飽和判定器7bは、第2の3相巻線U2,V2およびW2が飽和状態と判定した場合には、所望の線間電圧を確保できるように、第2のオフセット電圧Voffset2の値として、公知の変調方法に基づく値を出力する。   The second three-phase voltage commands Vu2, Vv2, and Vw2 are input from the voltage command calculator 6 to the second offset calculator 8b. The second offset calculator 8b subtracts the second offset voltage Voffset2 from each of the second three-phase voltage commands Vu2, Vv2, and Vw2 to obtain the second three-phase applied voltages Vu2′, Vv2′, and Calculate Vw2'. The second offset voltage Voffset2 is output from the second voltage saturation determination unit 7b. The second voltage saturation determiner 7b outputs 0 as the value of the second offset voltage Voffset2 when it is determined that the second three-phase windings U2, V2 and W2 are in the unsaturated state. On the other hand, when the second voltage saturation determiner 7b determines that the second three-phase windings U2, V2, and W2 are in the saturated state, the second voltage saturation determiner 7b ensures that the desired line voltage can be secured by the second offset voltage. A value based on a known modulation method is output as the value of Voffset2.

オン/オフ信号発生器9は、第1のオフセット演算器8aからの第1の3相印加電圧Vu1’、Vv1’およびVw1’に基づいて、スイッチング信号Qup1、Qun1、Qvp1、Qvn1、Qwp1およびQwn1を出力する。また、オン/オフ信号発生器9は、第2のオフセット演算器8bからの第2の3相印加電圧Vu2’、Vv2’、Vw2’に基づいて、スイッチング信号Qup2、Qun2、Qvp2、Qvn2、Qwp2およびQwn2を出力する。   The on/off signal generator 9 switches the switching signals Qup1, Qun1, Qvp1, Qvn1, Qwp1, and Qwn1 based on the first three-phase applied voltages Vu1′, Vv1′, and Vw1′ from the first offset calculator 8a. Is output. Further, the on/off signal generator 9 uses the switching signals Qup2, Qun2, Qvp2, Qvn2, Qwp2 based on the second three-phase applied voltages Vu2′, Vv2′, Vw2′ from the second offset calculator 8b. And Qwn2 are output.

図3および図4は、オン/オフ信号発生器9の動作説明図である。図3および図4においては、横軸は時間である。   3 and 4 are operation explanatory diagrams of the on/off signal generator 9. In FIGS. 3 and 4, the horizontal axis represents time.

図3において、信号C1は、第1の搬送波信号である。以下では、信号C1を、第1の搬送波信号C1、または、信号C1と呼ぶこととする。信号C1は、キャリア周期Tcの三角波である。信号C1は、時刻t1および時刻t5で最小値−Vdc/2となり、時刻t3で最大値Vdc/2となる。オン/オフ信号発生器9は、信号C1と印加電圧Vu1’とを比較し、印加電圧Vu1’が信号C1より大きければ、「Qup1=1かつQun1=0」を出力する。一方、印加電圧Vu1’が信号C1以下の場合は、オン/オフ信号発生器9は、「Qup1=0かつQun1=1」を出力する。同様に、オン/オフ信号発生器9は、信号C1と印加電圧Vv1’とを比較し、印加電圧Vv1’が信号C1よりも大きければ「Qvp1=1かつQvn1=0」を出力し、印加電圧Vv1’が信号C1以下の場合は「Qvp1=0かつQvn1=1」を出力する。同様に、オン/オフ信号発生器9は、信号C1と印加電圧Vw1’とを比較し、印加電圧Vw1’が信号C1よりも大きければ「Qwp1=1かつQwn1=0」を出力し、印加電圧Vw1’が信号C1以下の場合は「Qwp1=0かつQwn1=1」を出力する。   In FIG. 3, the signal C1 is the first carrier signal. In the following, the signal C1 will be referred to as the first carrier signal C1 or the signal C1. The signal C1 is a triangular wave with a carrier period Tc. The signal C1 has the minimum value −Vdc/2 at the times t1 and t5, and has the maximum value Vdc/2 at the time t3. The on/off signal generator 9 compares the signal C1 with the applied voltage Vu1', and outputs "Qup1=1 and Qun1=0" if the applied voltage Vu1' is larger than the signal C1. On the other hand, when the applied voltage Vu1' is less than or equal to the signal C1, the on/off signal generator 9 outputs "Qup1=0 and Qun1=1". Similarly, the on/off signal generator 9 compares the signal C1 with the applied voltage Vv1′, and outputs “Qvp1=1 and Qvn1=0” if the applied voltage Vv1′ is larger than the signal C1 and outputs the applied voltage. When Vv1′ is equal to or lower than the signal C1, “Qvp1=0 and Qvn1=1” is output. Similarly, the on/off signal generator 9 compares the signal C1 with the applied voltage Vw1′, and outputs “Qwp1=1 and Qwn1=0” if the applied voltage Vw1′ is larger than the signal C1 and outputs the applied voltage. When Vw1′ is equal to or lower than the signal C1, “Qwp1=0 and Qwn1=1” is output.

図4において、信号C2は、第2の搬送波信号である。以下では、信号C2を、第2の搬送波信号C2、または、信号C2と呼ぶこととする。信号C2は、キャリア周期Tcの三角波である。信号C2は、時刻t2で最小値−Vdc/2となり、時刻t4で最大値Vdc/2となる。キャリア周期Tcを360degで表わした場合、信号C2は、信号C1に対して、90degの位相差を有する。オン/オフ信号発生器9は、信号C2と印加電圧Vu2’とを比較し、印加電圧Vu2’が信号C2より大きければ、「Qup2=1かつQun2=0」を出力する。一方、印加電圧Vu2’が信号C2以下の場合は、オン/オフ信号発生器9は、「Qup2=0かつQun2=1」を出力する。同様に、オン/オフ信号発生器9は、信号C2と印加電圧Vv2’とを比較し、印加電圧Vv2’が信号C2よりも大きければ「Qvp2=1かつQvn2=0」を出力し、印加電圧Vv2’が信号C2以下の場合は「Qvp2=0かつQvn2=1」を出力する。同様に、オン/オフ信号発生器9は、信号C2と印加電圧Vw2’とを比較し、印加電圧Vw2’が信号C2よりも大きければ「Qwp2=1かつQwn2=0」を出力し、印加電圧Vw2’が信号C2以下の場合は「Qwp2=0かつQwn2=1」を出力する。なお、ここでは、信号C1に対して90degの位相差を有する信号C2を用いているが、そのとき、高変調率で正弦波変調とすることで母線電流リップルのピーク値を三次高調波重畳時よりも抑制することができる。   In FIG. 4, the signal C2 is the second carrier signal. Hereinafter, the signal C2 will be referred to as the second carrier signal C2 or the signal C2. The signal C2 is a triangular wave having a carrier period Tc. The signal C2 has the minimum value −Vdc/2 at the time t2 and has the maximum value Vdc/2 at the time t4. When the carrier cycle Tc is represented by 360 deg, the signal C2 has a phase difference of 90 deg with respect to the signal C1. The on/off signal generator 9 compares the signal C2 with the applied voltage Vu2', and outputs "Qup2=1 and Qun2=0" if the applied voltage Vu2' is larger than the signal C2. On the other hand, when the applied voltage Vu2' is less than or equal to the signal C2, the on/off signal generator 9 outputs "Qup2=0 and Qun2=1". Similarly, the ON/OFF signal generator 9 compares the signal C2 with the applied voltage Vv2′, and outputs “Qvp2=1 and Qvn2=0” if the applied voltage Vv2′ is larger than the signal C2, and the applied voltage When Vv2′ is equal to or lower than the signal C2, “Qvp2=0 and Qvn2=1” is output. Similarly, the on/off signal generator 9 compares the signal C2 with the applied voltage Vw2′, and outputs “Qwp2=1 and Qwn2=0” if the applied voltage Vw2′ is larger than the signal C2, and the applied voltage When Vw2′ is less than or equal to the signal C2, “Qwp2=0 and Qwn2=1” is output. In addition, here, the signal C2 having a phase difference of 90 deg with respect to the signal C1 is used. At that time, however, the peak value of the bus current ripple is superposed by the sine wave modulation at a high modulation rate when the third harmonic is superimposed. Can be more suppressed.

次に、図5に、スイッチング信号Qup1〜Qwn1に基づく第1の電圧ベクトル、および、第1の電力変換器4aに流入する第1の母線電流Iinv1と第1の3相巻線U1、V1およびW1を流れる電流Iu1、Iv1およびIw1との関係を示す。なお、図5に示した関係は公知の技術なので、ここでは詳細な説明については省略する。図5において、第1の電圧ベクトルにおける添え字(1)は、第1の電圧ベクトルを示すために設けたものであり、後述する第2の電圧ベクトルと区別するために設けている。図5において、V0(1)とV7(1)は零ベクトルであり、第1の電圧ベクトルがこれらに等しい時、第1の母線電流Iinv1は0となる。一方、第1の電圧ベクトルが零ベクトル以外、すなわち、第1の電圧ベクトルがV1(1)〜V6(1)の場合には、第1の電圧ベクトルは有効ベクトルとなる。第1の電圧ベクトルが有効ベクトルの場合、第1の母線電流Iinv1は、第1の3相巻線を流れる電流Iu1、Iv1およびIw1のうちの1つと等しいか、あるいは、電流Iu1、Iv1およびIw1の符号反転値のうちの1つとなる。従って、第1の3相巻線U1、V1およびW1を流れる電流Iu1、Iv1およびIw1が0でない限り、第1の母線電流Iinv1は0と一致しない。   Next, in FIG. 5, the first voltage vector based on the switching signals Qup1 to Qwn1, the first bus current Iinv1 flowing into the first power converter 4a, and the first three-phase windings U1, V1 and The relationship between the currents Iu1, Iv1 and Iw1 flowing through W1 is shown. Since the relationship shown in FIG. 5 is a known technique, a detailed description thereof will be omitted here. In FIG. 5, the subscript (1) in the first voltage vector is provided to indicate the first voltage vector, and is provided to distinguish it from the second voltage vector described later. In FIG. 5, V0(1) and V7(1) are zero vectors, and when the first voltage vector is equal to these, the first bus current Iinv1 becomes zero. On the other hand, when the first voltage vector is other than the zero vector, that is, when the first voltage vector is V1(1) to V6(1), the first voltage vector becomes the effective vector. When the first voltage vector is an effective vector, the first bus current Iinv1 is equal to one of the currents Iu1, Iv1 and Iw1 flowing through the first three-phase winding, or the currents Iu1, Iv1 and Iw1. It is one of the sign inversion values of Therefore, unless the currents Iu1, Iv1 and Iw1 flowing through the first three-phase windings U1, V1 and W1 are 0, the first bus current Iinv1 does not match 0.

次に、図6に、スイッチング信号Qup2〜Qwn2に基づく第2の電圧ベクトル、および、第2の電力変換器4bに流入する第2の母線電流Iinv2と第2の3相巻線U2、V2およびW2を流れる電流Iu2、Iv2およびIw2との関係を示す。なお、図6に示した関係は公知の技術なので、ここでは詳細な説明については省略する。図6において、第2の電圧ベクトルにおける添え字(2)は、第1の電圧ベクトルを示すために設けたものである。図6において、V0(2)とV7(2)は零ベクトルであり、第2の電圧ベクトルがこれらに等しい時、第2の母線電流Iinv2は0となる。一方、第2の電圧ベクトルが零ベクトル以外、すなわち、第2の電圧ベクトルがV1(2)〜V6(2)の場合には、第2の電圧ベクトルは有効ベクトルとなる。第2の電圧ベクトルが有効ベクトルの場合、第2の母線電流Iinv2は、第2の3相巻線を流れる電流Iu2、Iv2およびIw2のうちの1つと等しいか、あるいは、電流Iu2、Iv2およびIw2の符号反転値のうちの1つとなる。従って、第2の3相巻線U2、V2およびW2を流れる電流Iu2、Iv2およびIw2が0でない限り、第2の母線電流Iinv2は0と一致しない。   Next, in FIG. 6, the second voltage vector based on the switching signals Qup2 to Qwn2, the second bus current Iinv2 flowing into the second power converter 4b, and the second three-phase windings U2, V2 and The relationship between the currents Iu2, Iv2 and Iw2 flowing through W2 is shown. Since the relationship shown in FIG. 6 is a known technique, a detailed description thereof will be omitted here. In FIG. 6, the subscript (2) in the second voltage vector is provided to indicate the first voltage vector. In FIG. 6, V0(2) and V7(2) are zero vectors, and when the second voltage vector is equal to these, the second bus current Iinv2 becomes zero. On the other hand, when the second voltage vector is other than the zero vector, that is, when the second voltage vector is V1(2) to V6(2), the second voltage vector becomes the effective vector. If the second voltage vector is an effective vector, the second bus current Iinv2 is equal to one of the currents Iu2, Iv2 and Iw2 flowing in the second three-phase winding, or the currents Iu2, Iv2 and Iw2. It is one of the sign inversion values of Therefore, the second bus current Iinv2 does not match 0 unless the currents Iu2, Iv2 and Iw2 flowing through the second three-phase windings U2, V2 and W2 are 0.

図7は、図2における時刻☆で示す瞬間における、第1の搬送波信号C1、第2の搬送波信号C2、第1の3相印加電圧Vu1’、Vv1’およびVw1’、第2の3相印加電圧Vu2’、Vv2’およびVw2’、第1の母線電流Iinv1、第2の母線電流Iinv2、および、第1の母線電流と第2の母線電流との和Iinv_sumの関係を示している。図7における、電圧ベクトルに関する(a)〜(d)の各モードの定義を以下に示す。ここでは、説明を簡単にするため、力率角を0degとして説明する。
(a):第1の電力変換器4aと第2の電力変換器4bとが共に零ベクトルを出力。
(b):第1の電力変換器4aが有効ベクトル、第2の電力変換器4bが零ベクトルを出力。
(c):第1の電力変換器4aが零ベクトル、第2の電力変換器4bが有効ベクトルを出力。
(d):第1の電力変換器4aと第2の電力変換器4bが共に有効ベクトルを出力。
FIG. 7 shows the first carrier signal C1, the second carrier signal C2, the first three-phase applied voltages Vu1′, Vv1′ and Vw1′, and the second three-phase applied at the instant indicated by time star in FIG. The relationship between the voltages Vu2′, Vv2′ and Vw2′, the first bus current Iinv1, the second bus current Iinv2, and the sum Iinv_sum of the first bus current and the second bus current is shown. The definitions of the modes (a) to (d) relating to the voltage vector in FIG. 7 are shown below. Here, in order to simplify the description, the power factor angle will be described as 0 deg.
(A): Both the first power converter 4a and the second power converter 4b output a zero vector.
(B): The first power converter 4a outputs an effective vector, and the second power converter 4b outputs a zero vector.
(C): The first power converter 4a outputs a zero vector, and the second power converter 4b outputs an effective vector.
(D): Both the first power converter 4a and the second power converter 4b output effective vectors.

第2の搬送波信号C2を第1の搬送波信号C1に対して90degずらしたことによって、第2の電力変換器4bが有効ベクトルを出力する期間、すなわち、モード(c)となる期間が、時刻t1の後、時刻t3の前後、および、時刻t5の前へシフトしている。これにより、第1の搬送波信号C1の周期Tcの間に、モード(b)とモード(c)とが、それぞれ、2回ずつ生じている。このように、図7の例では、4つのモードのうち、モード(a)、(b)および(c)が発生している。第1の電力変換器4aと第2の電力変換器4bの有効ベクトル発生区間が重複しなければ、モード(d)は発生しない。   By shifting the second carrier signal C2 by 90 degrees with respect to the first carrier signal C1, the period during which the second power converter 4b outputs the effective vector, that is, the period in which the mode (c) is set, is the time t1. After, the shift is made before and after time t3 and before time t5. As a result, the mode (b) and the mode (c) are generated twice each during the period Tc of the first carrier signal C1. As described above, in the example of FIG. 7, modes (a), (b), and (c) among the four modes occur. Mode (d) does not occur unless the effective vector generation sections of the first power converter 4a and the second power converter 4b overlap.

次に、直流電源2の出力電流Ib、平滑コンデンサ3の出力電流Ic、および、第1の母線電流Iinv1と第2の母線電流Iinv2との和Iinv_sumの関係について説明する。図1から分かるように、これらの電流には、Iinv1+Iinv2=Ib+Icの関係が成り立つ。また、直流電源2の出力電流Ibは一定値Idcを出力するため、コンデンサ電流Icは、出力電流Ibに対して、Ic=Iinv1+Iinv2−Idcの関係が成り立つ。一定値Idcは、変調率k、力率角θivおよび電流実効値Irmsを用いて下式(3)で与えられる。   Next, the relationship between the output current Ib of the DC power supply 2, the output current Ic of the smoothing capacitor 3, and the sum Iinv_sum of the first bus current Iinv1 and the second bus current Iinv2 will be described. As can be seen from FIG. 1, the relationship of Iinv1+Iinv2=Ib+Ic holds for these currents. Further, since the output current Ib of the DC power supply 2 outputs a constant value Idc, the capacitor current Ic has a relationship of Ic=Iinv1+Iinv2-Idc with respect to the output current Ib. The constant value Idc is given by the following equation (3) using the modulation factor k, the power factor angle θiv and the effective current value Irms.

Figure 0006697788
Figure 0006697788

図7では、コンデンサ電流Icと一定値Idcとの偏差が大きくなるモード(d)の区間を無くすことによって、Iv1+Iv2―Idcで表されるコンデンサ電流Icのピーク値を出力する期間を低減できる。つまり、式(3)に示すように、一定値Idcは変調率kと力率角θivとに応じて決まる電流値であり、図7のIinv_sumの平均値である。そのため、モード(d)の区間が低減するように操作した図7の場合には、モード(a)の区間も低減する。その結果、モード(b)とモード(c)との区間が増加となって現れ、平滑コンデンサ3のリップル電流が低減する。   In FIG. 7, the period in which the peak value of the capacitor current Ic represented by Iv1+Iv2-Idc is output can be reduced by eliminating the section of the mode (d) in which the deviation between the capacitor current Ic and the constant value Idc is large. That is, as shown in Expression (3), the constant value Idc is a current value determined according to the modulation factor k and the power factor angle θiv, and is the average value of Iinv_sum in FIG. 7. Therefore, in the case of FIG. 7 in which the section of mode (d) is operated to be reduced, the section of mode (a) is also reduced. As a result, the interval between the mode (b) and the mode (c) appears to increase, and the ripple current of the smoothing capacitor 3 decreases.

また、モード(d)の無い状態において、母線電流Iinv1およびIinv2の値は、最小値0から最大値√2Irmsまでの範囲になる。変調率kが1/(2√3)未満では、最大値√2Irmと一定値Idcとの偏差が大きく、変調率kが1/(2√3)以上では、最小値0と一定値Idcとの偏差が大きくなる。そのため、変調率kが1/(2√3)前後で、平滑コンデンサ3のリップル電流は極大になる。   Further, in the state without the mode (d), the values of the bus currents Iinv1 and Iinv2 are in the range from the minimum value 0 to the maximum value √2Irms. When the modulation factor k is less than 1/(2√3), the deviation between the maximum value √2Irm and the constant value Idc is large, and when the modulation factor k is 1/(2√3) or more, the minimum value is 0 and the constant value Idc. The deviation of becomes large. Therefore, the ripple current of the smoothing capacitor 3 becomes maximum when the modulation factor k is around 1/(2√3).

電圧位相に応じて有効ベクトル発生区間は変化する。変調率kが√3/4のときの、時刻t1から時刻t5までの期間における各相のスイッチング状態を図8に示す。図8の上段は第1の電力変換器4aの場合を示し、図8の下段は第2の電力変換器4bの場合を示す。第1のオフセット電圧Voffset1を0とした場合、図8の上段に示されるように、U1_OFF、V1_OFF、および、W1_OFFの信号の波形は、時刻t2を中心とした正弦波になり、U1_ON、V1_ON、および、W1_ONの信号の波形は、時刻t4を中心とした正弦波になる。一方、第2のオフセット電圧Voffset2を0とした場合、図8の下段に示されるように、U2_OFF、V2_OFF、および、W2_OFFの信号の波形は、時刻t3を中心とした正弦波になり、U2_ON、V2_ON、および、W2_ONの信号の波形は、時刻t1または時刻t5を中心とした正弦波になる。   The effective vector generation section changes according to the voltage phase. FIG. 8 shows the switching state of each phase during the period from time t1 to time t5 when the modulation factor k is √3/4. The upper part of FIG. 8 shows the case of the first power converter 4a, and the lower part of FIG. 8 shows the case of the second power converter 4b. When the first offset voltage Voffset1 is 0, as shown in the upper part of FIG. 8, the waveforms of the U1_OFF, V1_OFF, and W1_OFF signals are sine waves centered at time t2, and U1_ON, V1_ON, Also, the waveform of the signal W1_ON becomes a sine wave centered at time t4. On the other hand, when the second offset voltage Voffset2 is 0, as shown in the lower part of FIG. 8, the waveforms of the U2_OFF, V2_OFF, and W2_OFF signals are sine waves centered at time t3, and U2_ON, The waveforms of the V2_ON and W2_ON signals are sine waves centered at time t1 or time t5.

図8の2つの図を重ねたものが図9である。図9においては、時刻(t1+t2)/2で、U1_OFF、V1_OFF、および、W1_OFFの信号の波形と、U2_ON、V2_ON、および、W2_ONの信号の波形とが接しており、また、時刻(t3+t4)/2で、U1_ON、V1_ON、および、W1_ONの信号の波形と、U2_OFF、V2_OFF、および、W2_OFFの信号の波形とが接している。しかしながら、変調率kが√3/4を超えると、第1の電力変換器4aと第2の電力変換器4bの有効ベクトル発生区間が重複する。   FIG. 9 is a superposition of the two views of FIG. In FIG. 9, at time (t1+t2)/2, the waveforms of the U1_OFF, V1_OFF, and W1_OFF signals are in contact with the waveforms of the U2_ON, V2_ON, and W2_ON signals, and at the time (t3+t4)/ At 2, the waveforms of the U1_ON, V1_ON, and W1_ON signals are in contact with the waveforms of the U2_OFF, V2_OFF, and W2_OFF signals. However, when the modulation factor k exceeds √3/4, the effective vector generation sections of the first power converter 4a and the second power converter 4b overlap.

図10に、各状態における母線電流Iinv1およびIinv2について示す。図10の上段は母線電流Iinvを示し、図10の下段は母線電流Iinv2を示す。例えば、電圧位相が0degのとき、母線電流Iinv1およびIinv2は、時刻t1から時刻(3t1+t2)/4までの区間ではIinv1=0、Iinv2=Iu2となり、時刻(t1+3t2)/4から時刻(t2+t3)/2までの区間では、Iinv1=Iu1、Iinv2=0となり、時刻(t2+3t3)/4から時刻(t3+t4)/2までの区間では、Iinv1=0、Iinv2=Iu2となり、時刻(t3+t4)/2から時刻(3t4+t5)/4までの区間では、Iinv1=Iu1、Iinv2=0となり、時刻(t4+t5)/2から時刻t5までの区間では、Iinv1=0、Iinv2=Iu2となり、それ以外の区間ではIinv1=Iinv2=0となる。つまり、第1の母線電流Iinv1および第2の母線電流Iinv2が共に0となるのは、図11のハッチングの領域である。   FIG. 10 shows the bus currents Iinv1 and Iinv2 in each state. The upper part of FIG. 10 shows the bus current Iinv, and the lower part of FIG. 10 shows the bus current Iinv2. For example, when the voltage phase is 0 deg, the bus currents Iinv1 and Iinv2 are Iinv1=0 and Iinv2=Iu2 in the section from time t1 to time (3t1+t2)/4, and from time (t1+3t2)/4 to time (t2+t3)/. In the section up to 2, Iinv1=Iu1 and Iinv2=0, and in the section from time (t2+3t3)/4 to time (t3+t4)/2, Iinv1=0 and Iinv2=Iu2, and from time (t3+t4)/2 to time Iinv1=Iu1 and Iinv2=0 in the section up to (3t4+t5)/4, Iinv1=0, Iinv2=Iu2 in the section from time (t4+t5)/2 to time t5, and Iinv1=Iinv2 in other sections. =0. In other words, the first busbar current Iinv1 and the second busbar current Iinv2 are both 0 in the hatched area in FIG.

図12は、変調率kが0.5のときの、時刻t1〜時刻t5の期間における各相のスイッチング状態を示す。図11の変調率kは、k=√3/4≒0.43であるため、図12の変調率kは、図11の変調率よりも高い。変調率kの値が高くなると、図12に示すように、図11の場合に比べて、U1_OFF、V1_OFF、および、W1_OFFの信号が、時刻(t1+t2)/2より左側に突出してくる。また、同様に、U2_ON、V2_ON、W2_ONの信号が、時刻(t1+t2)/2より右側に突出し、U1_ON、V1_ON、W1_ONの信号が、時刻(t3+t4)/2より左側に突出し、U2_OFF、V2_OFF、W2_OFFの信号が、時刻(t3+t4)/2より右側に突出してくる。その結果、第1の電力変換器4aと第2の電力変換器4bの有効ベクトル発生区間が重複し、時刻(t1+t2)/2前後および時刻(t3+t4)/2前後で、モード(d)が発生する。モード(d)の発生箇所は、図12のハッチングの領域である。   FIG. 12 shows the switching state of each phase during the period from time t1 to time t5 when the modulation factor k is 0.5. Since the modulation rate k in FIG. 11 is k=√3/4≈0.43, the modulation rate k in FIG. 12 is higher than the modulation rate in FIG. 11. When the value of the modulation factor k becomes higher, as shown in FIG. 12, the signals U1_OFF, V1_OFF, and W1_OFF are projected to the left of time (t1+t2)/2 as compared with the case of FIG. Similarly, the U2_ON, V2_ON, and W2_ON signals project to the right from time (t1+t2)/2, and the U1_ON, V1_ON, and W1_ON signals project to the left from time (t3+t4)/2, U2_OFF, V2_OFF, and W2_OFF. Signal comes out to the right from time (t3+t4)/2. As a result, the effective vector generation sections of the first power converter 4a and the second power converter 4b overlap, and the mode (d) occurs around time (t1+t2)/2 and around time (t3+t4)/2. To do. The location where the mode (d) occurs is the hatched area in FIG.

ここでは図示は省略するが、図12の場合よりも更に変調率kの値が大きくなると、時刻(t2+t3)/2前後および時刻(t4+t5)/2前後でも、第1の電力変換器4aと第2の電力変換器4bの有効ベクトル発生区間が重複し、モード(d)が発生する。つまり、平滑コンデンサ3のリップル電流は、変調率0.5前後を極小として、変調率kが上がるにつれて大きくなる。   Although illustration is omitted here, when the value of the modulation rate k becomes larger than that in the case of FIG. 12, the first power converter 4a and the first power converter 4a and The effective vector generation sections of the second power converter 4b overlap and the mode (d) is generated. That is, the ripple current of the smoothing capacitor 3 has a minimum at a modulation rate of around 0.5 and increases as the modulation rate k increases.

特許文献1では、2軸に逆向きのバイアスを加えることで、有効ベクトル発生区間が重複しない変調率の範囲を広げ、それにより、変調率0.5前後に存在する極小値を下げているが、変調率1/(2√3)前後に存在する極大値は、本実施の形態1の電力変換装置と差異は無い。コンデンサの発熱量Qは、リップル電流Icとコンデンサの抵抗成分ESRとを用いて、下式(4)で与えられる。式(4)から分かるように、コンデンサの発熱量Qの変化量は、電流の2乗で効いてくるため、交流回転機の動作範囲においてリップル電流の振幅が小さいところを更に低減するよりも、振幅が大きいところを低減する方が、コンデンサの発熱量Qの積算値を抑制できる。   In Patent Document 1, by applying a reverse bias to the two axes, the range of the modulation rate in which the effective vector generation sections do not overlap is widened, thereby lowering the minimum value existing around the modulation rate of 0.5. The maximum values existing around the modulation factor 1/(2√3) are not different from those of the power conversion device according to the first embodiment. The heat generation amount Q of the capacitor is given by the following equation (4) using the ripple current Ic and the resistance component ESR of the capacitor. As can be seen from the equation (4), the amount of change in the heat generation amount Q of the capacitor is effective as the square of the current. Therefore, rather than further reducing where the amplitude of the ripple current is small in the operating range of the AC rotary machine, It is possible to suppress the integrated value of the calorific value Q of the capacitor by reducing the part where the amplitude is large.

Figure 0006697788
Figure 0006697788

つまり、本実施の形態1の電力変換装置を用いることで、中性点の電圧変動を抑制して振動および騒音を抑制できると共に、バイアスを加えて発生する熱的アンバランスを追加の処理無く解消できる。   That is, by using the power conversion device according to the first embodiment, it is possible to suppress the voltage fluctuation at the neutral point and suppress the vibration and noise, and eliminate the thermal imbalance generated by applying the bias without additional processing. it can.

ここまでは、低変調率の場合において、式(3)で表される一定値Idcが小さいために、有効ベクトル発生区間の重複を回避して母線電流Iinv1およびIinv2の絶対値を抑制することで、コンデンサのリップル電流の実効値を下げる場合について説明してきた。しかしながら、高変調率の場合には、式(3)で表される一定値Idcが大きいため、有効ベクトル発生区間の重複したときの母線電流Iinv1と母線電流Iinv2との和Iinv_sumと一定値Idcとの偏差が小さいため、第1の電力変換器4aまたは第2の電力変換器4bのいずれか一方の電力変換器において零ベクトルとなっているときの他方の電力変換器の母線電流の絶対値を大きくすることが重要となる。   Up to this point, in the case of a low modulation rate, since the constant value Idc represented by the equation (3) is small, it is possible to avoid overlapping of effective vector generation sections and suppress the absolute values of the bus currents Iinv1 and Iinv2. , The case of reducing the effective value of the ripple current of the capacitor has been described. However, in the case of a high modulation rate, the constant value Idc represented by the equation (3) is large, and therefore the sum Iinv_sum of the bus current Iinv1 and the bus current Iinv2 when the effective vector generation sections overlap and the constant value Idc are obtained. Is small, the absolute value of the bus current of the other power converter when the zero vector in either one of the first power converter 4a or the second power converter 4b is It is important to make it large.

以下では、高変調率の場合の一例として、変調率kが0.866(=√3/2)のときを例として本実施の形態1の効果について説明する。   The effect of the first embodiment will be described below by taking the case where the modulation rate k is 0.866 (=√3/2) as an example in the case of a high modulation rate.

図13は、本実施の形態1における、第1のオフセット電圧Voffset1および第2のオフセット電圧Voffset2を0とした正弦波変調の場合の時刻t1〜時刻t5の期間における各相のスイッチングタイミングと母線電流とを示している。零ベクトルは、第1の電力変換器において、時刻t1、時刻t3、および、時刻t5で発生し、第2の電力変換器においてt2、t4で発生する。   FIG. 13 shows switching timings and bus currents of each phase in the period from time t1 to time t5 in the case of sinusoidal modulation in which the first offset voltage Voffset1 and the second offset voltage Voffset2 are set to 0 in the first embodiment. Is shown. The zero vector occurs at time t1, time t3, and time t5 in the first power converter and at t2, t4 in the second power converter.

図14は、特許文献1のように、同位相の第1の搬送波信号C1と第2の搬送波信号C2とを用いた状態で、第1の電力変換器4aと第2の電力変換器4bとで逆のバイアスをかけた場合の時刻t1〜時刻t5の期間における各相のスイッチングタイミングと母線電流Iinv1およびIinv2とを示している。図14の上段は、第1の電力変換器4aの場合を示し、図14の下段は、第2の電力変換器4bの場合を示す。零ベクトルは、図14の上段に示すように、第1の電力変換器4aにおいて、時刻t1および時刻t5で発生し、図14の下段に示すように、第2の電力変換器4bにおいて時刻t3で発生する。   FIG. 14 shows the first power converter 4a and the second power converter 4b in the state where the first carrier signal C1 and the second carrier signal C2 having the same phase are used as in Patent Document 1. Shows the switching timing of each phase and the bus currents Iinv1 and Iinv2 during the period from time t1 to time t5 when the reverse bias is applied. The upper part of FIG. 14 shows the case of the first power converter 4a, and the lower part of FIG. 14 shows the case of the second power converter 4b. The zero vector occurs at the time t1 and the time t5 in the first power converter 4a as shown in the upper stage of FIG. 14, and at the time t3 in the second power converter 4b as shown in the lower stage of FIG. Occurs in.

平滑コンデンサ3のリップル電流を低減するには、一方の電力変換器で零ベクトルとなる際に、他方の電力変換器で流れる母線電流の大きさが重要になる。図15は、図13において、一方の電力変換器で零ベクトルの状態となる時刻t1〜時刻t5の期間に流れる母線電流を示している。一方の電力変換器で零ベクトルとなるときに、他方の電力変換器では、電圧位相1周期で6回切り替わる電流絶対値最大相の電流を母線に流しているため、母線電流Iinv2の絶対値が大きい。一方、図16は、図14において、一方の電力変換器で零ベクトルの状態となる時刻t1、t3およびt5で流れる母線電流を示している。一方の電力変換器で零ベクトルを流しているときに、他方の電力変換器では電圧位相1周期で3回切り替わる電流最大相の電流または電流最小相の電流の反転値を母線に流している。そのため、図16においては、図15の場合に比べて、母線電流の絶対値が小さい。つまり、図15において、図16の場合に比べて、平滑コンデンサ3のリップル電流を低減できる。   In order to reduce the ripple current of the smoothing capacitor 3, the magnitude of the bus current flowing in the other power converter when the one vector becomes a zero vector becomes important. FIG. 15 shows a bus current that flows in a period from time t1 to time t5 when one of the power converters is in a zero vector state in FIG. When one of the power converters has a zero vector, the other power converter sends a current of the maximum current absolute value phase that is switched six times in one cycle of the voltage phase to the busbar, so that the absolute value of the busbar current Iinv2 is large. On the other hand, FIG. 16 shows bus currents flowing at times t1, t3, and t5 in FIG. 14 in which one of the power converters is in the zero vector state. While the zero vector is flowing in one of the power converters, the other power converter is flowing the inversion value of the current of the maximum current phase or the current of the minimum current phase that is switched three times in one cycle of the voltage phase. Therefore, in FIG. 16, the absolute value of the bus bar current is smaller than that in the case of FIG. That is, in FIG. 15, the ripple current of the smoothing capacitor 3 can be reduced as compared with the case of FIG.

以上のように、本実施の形態1に係る電力変換装置においては、中性点の電圧変動を抑制して振動または騒音を抑制しつつ、一方の電力変換器において零ベクトルを発生するタイミングに、他方の電力変換器で母線に電流絶対値最大相の電流を流すことで、高変調率における母線電流の振幅を確保して平滑コンデンサ3のリップル電流を低減することができる。   As described above, in the power conversion device according to the first embodiment, the voltage fluctuation at the neutral point is suppressed to suppress vibration or noise, and at the timing of generating the zero vector in one power converter, By supplying the current of the maximum absolute current value phase to the bus in the other power converter, the amplitude of the bus current at a high modulation rate can be secured and the ripple current of the smoothing capacitor 3 can be reduced.

変調率kが0.866において相電圧の振幅はVdc/2となる。変調率kが0.866を超えると、第1のオフセット電圧Voffset1および第2のオフセット電圧Voffset2を0とした正弦波変調では、直流電圧の正極の電位Vdc/2、および、負極の電位−Vdc/2に出力が制限されて、所望の線間電圧を確保できない。この領域では第1のオフセット電圧Voffset1および第2のオフセット電圧Voffset2を操作して変調することで所望の線間電圧を確保して交流回転機の出力を確保する。   When the modulation factor k is 0.866, the amplitude of the phase voltage is Vdc/2. When the modulation factor k exceeds 0.866, in the sinusoidal modulation in which the first offset voltage Voffset1 and the second offset voltage Voffset2 are 0, the positive electrode potential Vdc/2 and the negative electrode potential −Vdc of the DC voltage are obtained. The output is limited to /2, and the desired line voltage cannot be secured. In this region, the first offset voltage Voffset1 and the second offset voltage Voffset2 are manipulated and modulated to secure a desired line voltage to secure the output of the AC rotating machine.

例えば、第1の3相電圧指令を大きい順に、Vmax1、Vmid1およびVmin1としたとき、第1のオフセット電圧Voffset1をVmax1−Vdc/2に設定する。また、第2の3相電圧指令を大きい順に、Vmax2、Vmid2およびVmin2としたとき、第2のオフセット電圧Voffset2をVmax2−Vdc/2に設定する。図17に、変調率が1の場合の時刻t1〜時刻t5の期間における各相のスイッチングタイミングと母線電流Iinv1およびIinv2とを示す。零ベクトルは、第1の電力変換器4aではt1およびt5で発生し、第2の電力変換器4bではt2で発生している。第1の搬送波信号C1と第2の搬送波信号C2との位相差90degの効果によって2つの電力変換器のうち、一方の電力変換器において零ベクトルを発生するときに、他方の電力変換器では母線に電流絶対値最大相の電流を流すことができるため、高変調率においてスイッチングの回数を減らしてスイッチング損失を抑制しつつ平滑コンデンサ3のリップル電流を低減できる。更に、電流検出器を、低電位側スイッチング素子に対して直列に配置し、時刻t1および時刻t5において第1の電力変換器4aの各相の電流を検出するとともに、時刻t2にて第2の電力変換器4bの各相の電流を検出することによって、全ての電圧位相で3相または2相の電流を検出することができる。このように、正弦波変調で出しきれない領域において二相変調とすることで、母線電流リップルを抑制しつつ出力を確保できる。   For example, when the first three-phase voltage command is set to Vmax1, Vmid1, and Vmin1 in descending order, the first offset voltage Voffset1 is set to Vmax1-Vdc/2. When the second three-phase voltage command is set to Vmax2, Vmid2, and Vmin2 in descending order, the second offset voltage Voffset2 is set to Vmax2-Vdc/2. FIG. 17 shows the switching timing of each phase and the bus currents Iinv1 and Iinv2 during the period from time t1 to time t5 when the modulation rate is 1. The zero vector occurs at t1 and t5 in the first power converter 4a and at t2 in the second power converter 4b. When a zero vector is generated in one of the two power converters due to the effect of the phase difference of 90 deg between the first carrier signal C1 and the second carrier signal C2, the busbar is generated in the other power converter. Since the current of the maximum absolute current value phase can be passed through, the ripple current of the smoothing capacitor 3 can be reduced while suppressing the switching loss by reducing the number of times of switching at a high modulation rate. Further, the current detector is arranged in series with the low-potential side switching element to detect the current of each phase of the first power converter 4a at time t1 and time t5, and to detect the second current at time t2. By detecting the current of each phase of the power converter 4b, the current of three phases or two phases can be detected in all the voltage phases. In this way, the output can be secured while suppressing the bus current ripple by performing the two-phase modulation in the region where the sine wave modulation cannot fully output.

また、変調率kが1で、第1のオフセット電圧Voffset1をVmin1+Vdc/2に設定し、第2のオフセット電圧Voffset2をVmin2+Vdc/2に設定した場合を考える。その場合の時刻t1〜時刻t5の期間における各相のスイッチングタイミングと母線電流とを図18に示す。図18の上段は、第1の電力変換器4aの場合を示し、図18の下段は、第2の電力変換器4bの場合を示す。零ベクトルは、第1の電力変換器4aでは、時刻t3で発生し、第2の電力変換器4bでは、時刻t4で発生している。第1の搬送波信号C1と第2の搬送波信号C2との位相差90degの効果によって、一方の電力変換器において零ベクトルを発生するときに、他方の電力変換器では母線に電流絶対値最大相の電流を流すことができる。そのため、高変調率において、スイッチングの回数を減らしてスイッチング損失を抑制しつつ、平滑コンデンサ3のリップル電流を低減できる。更に、低電位側スイッチング素子に直列に配置された電流検出器を用いて、時刻t3において、第1の電力変換器4aの各相の電流を検出し、時刻t4において、第2の電力変換器4bの各相の電流を検出するようにしてもよい。その場合には、全ての電圧位相で3相または2相の電流を検出できる。このように、正弦波変調で出しきれない領域において二相変調とすることで、母線電流リップルを抑制しつつ出力を確保できる。   Also, consider a case where the modulation factor k is 1, the first offset voltage Voffset1 is set to Vmin1+Vdc/2, and the second offset voltage Voffset2 is set to Vmin2+Vdc/2. FIG. 18 shows the switching timing and bus current of each phase in the period from time t1 to time t5 in that case. The upper stage of FIG. 18 shows the case of the first power converter 4a, and the lower stage of FIG. 18 shows the case of the second power converter 4b. The zero vector occurs at time t3 in the first power converter 4a and at time t4 in the second power converter 4b. Due to the effect of the phase difference of 90 deg between the first carrier signal C1 and the second carrier signal C2, when a zero vector is generated in one power converter, the other power converter has An electric current can be passed. Therefore, at a high modulation rate, the ripple current of the smoothing capacitor 3 can be reduced while suppressing the switching loss by reducing the number of times of switching. Furthermore, the current of each phase of the first power converter 4a is detected at time t3 by using the current detector arranged in series with the low potential side switching element, and the second power converter is detected at time t4. The current of each phase 4b may be detected. In that case, three-phase or two-phase currents can be detected at all voltage phases. In this way, the output can be secured while suppressing the bus current ripple by performing the two-phase modulation in the region where the sine wave modulation cannot fully output.

また、変調率kが1で、第1のオフセット電圧Voffset1をVmax1−Vdc/2に設定し、第2のオフセット電圧Voffset2をVmin2+Vdc/2に設定した場合を考える。その場合の時刻t1〜時刻t5の期間における各相のスイッチングタイミングと母線電流とを図19に示す。図19の上段は、第1の電力変換器4aの場合を示し、図19の下段は、第2の電力変換器4bの場合を示す。零ベクトルは、第1の電力変換器4aでは、時刻t1および時刻t5で発生し、第2の電力変換器では、時刻t4で発生している。第1の搬送波信号C1と第2の搬送波信号C2との位相差90degの効果によって、一方の電力変換器において零ベクトルを発生するときに、他方の電力変換器では母線に電流絶対値最大相の電流を流すことができる。そのため、高変調率において、スイッチングの回数を減らしてスイッチング損失を抑制しつつ、平滑コンデンサ3のリップル電流を低減できる。更に、低電位側スイッチング素子に直列に配置された電流検出器を用いて、時刻t1および時刻t5において、第1の電力変換器4aの各相の電流を検出し、時刻t4において、第2の電力変換器4bの各相の電流を検出するようにしてもよい。その場合には、全ての電圧位相で3相または2相の電流を検出できる。   Also, consider a case where the modulation rate k is 1, the first offset voltage Voffset1 is set to Vmax1−Vdc/2, and the second offset voltage Voffset2 is set to Vmin2+Vdc/2. FIG. 19 shows the switching timing and bus current of each phase in the period from time t1 to time t5 in that case. The upper part of FIG. 19 shows the case of the first power converter 4a, and the lower part of FIG. 19 shows the case of the second power converter 4b. The zero vector is generated at time t1 and time t5 in the first power converter 4a and at time t4 in the second power converter. Due to the effect of the phase difference of 90 deg between the first carrier signal C1 and the second carrier signal C2, when a zero vector is generated in one power converter, the other power converter has An electric current can be passed. Therefore, at a high modulation rate, the ripple current of the smoothing capacitor 3 can be reduced while suppressing the switching loss by reducing the number of times of switching. Further, using a current detector arranged in series with the low-potential-side switching element, the current of each phase of the first power converter 4a is detected at time t1 and time t5, and the second current is detected at time t4. You may make it detect the electric current of each phase of the power converter 4b. In that case, three-phase or two-phase currents can be detected at all voltage phases.

また、変調率kが1で、第1のオフセット電圧Voffset1を、Vmax1+Vmin1>0のときVmax1−Vdc/2に設定し、Vmax1+Vmin1≦0のときVmin1+Vdc/2に設定し、第2のオフセット電圧Voffset2をVmax2+Vmin2>0のときVmax2−Vdc/2に設定し、Vmax2+Vmin2≦0のときVmin2+Vdc/2に設定した場合を考える。その場合の時刻t1〜時刻t5の期間における各相のスイッチングタイミングと母線電流とを図20に示す。図20の上段は、第1の電力変換器4aの場合を示し、図19の下段は、第2の電力変換器4bの場合を示す。零ベクトルは、第1の電力変換器4aでは、時刻t1、時刻t3および時刻t5で発生し、第2の電力変換器4bでは、時刻t2および時刻t4で発生している。第1の搬送波信号C1と第2の搬送波信号C2との位相差90degの効果によって、一方の電力変換器において零ベクトルを発生するときに、他方の電力変換器では母線に電流絶対値最大相の電流を流すことができる。そのため、高変調率において、高電位側スイッチング素子と低電位側スイッチング素子の発熱の均等化を実現すると共に、スイッチングの回数を減らしてスイッチング損失を抑制しつつ、平滑コンデンサ3のリップル電流を低減できる。   When the modulation factor k is 1 and the first offset voltage Voffset1 is Vmax1+Vmin1>0, it is set to Vmax1-Vdc/2, and when Vmax1+Vmin1≦0, it is set to Vmin1+Vdc/2, and the second offset voltage Voffset2 is set. Consider a case where Vmax2+Vmin2>0 is set to Vmax2-Vdc/2, and Vmax2+Vmin2≦0 is set to Vmin2+Vdc/2. FIG. 20 shows the switching timing and bus current of each phase in the period from time t1 to time t5 in that case. The upper part of FIG. 20 shows the case of the first power converter 4a, and the lower part of FIG. 19 shows the case of the second power converter 4b. The zero vector is generated at time t1, time t3, and time t5 in the first power converter 4a, and is generated at time t2 and time t4 in the second power converter 4b. Due to the effect of the phase difference of 90 deg between the first carrier signal C1 and the second carrier signal C2, when a zero vector is generated in one power converter, the other power converter has An electric current can be passed. Therefore, at a high modulation rate, the heat generation of the high potential side switching element and the low potential side switching element can be equalized, and the ripple current of the smoothing capacitor 3 can be reduced while suppressing the switching loss by reducing the number of times of switching. ..

なお、高変調率では、どのような変調をしたとしても、第1の電力変換器4aでは、時刻t1、時刻t3または時刻t5のいずれかに零ベクトルが発生し、第2の電力変換器4bでは、時刻t2または時刻t4のいずれかに零ベクトルが発生する。つまり、第1の搬送波信号C1と第2の搬送波信号C2との位相差が90degであれば、その零ベクトル発生期間に母線に流す電流の相を6回切り替えて電流絶対値最大相の電流を母線に流すことができるため、高変調率での平滑コンデンサ3のリップル電流を低減できる。   At the high modulation rate, no matter what modulation is performed, the first power converter 4a generates a zero vector at any one of the time t1, the time t3, and the time t5, and the second power converter 4b. Then, a zero vector occurs at either time t2 or time t4. That is, if the phase difference between the first carrier signal C1 and the second carrier signal C2 is 90 deg, the phase of the current flowing through the bus during the zero vector generation period is switched six times to change the current of the maximum absolute current value phase. Since it can be passed through the bus bar, the ripple current of the smoothing capacitor 3 at a high modulation rate can be reduced.

ただし、図17〜図20で示した、いずれかの相がVdc/2または−Vdc/2に張り付けた変調方式、すなわち、二相変調では、変調率kが1の場合に、一方の電力変換器で零ベクトルを発生するときに、他方の電力変換器では母線に電流絶対値最大相の電流を流すことができる。しかしながら、変調率kが1未満のときには、一部領域において電流絶対値最大相の電流ではなく、電流絶対値が2番目に大きい相の電流を流す。変調率kが0.9で、図17で示した変調方式を用いた場合において、一方の電力変換器で零ベクトルの状態となる時刻t1、t3およびt5で流れる母線電流を図21に示す。一方の電力変換器で零ベクトルを発生する時刻t1、時刻t2および時刻t5において、他方の電力変換器が母線に流す電流の相が60deg毎に切り替わっていないため、図15に比べてリップル電流が大きくなっている。   However, in the modulation system shown in FIGS. 17 to 20 in which any phase is attached to Vdc/2 or −Vdc/2, that is, in the two-phase modulation, when the modulation rate k is 1, one power conversion is performed. When a zero vector is generated in a power converter, the other power converter can allow a current of the maximum absolute current value phase to flow through the bus. However, when the modulation factor k is less than 1, the current of the phase having the second largest current absolute value is supplied instead of the current of the phase having the largest current absolute value in a partial region. When the modulation factor k is 0.9 and the modulation method shown in FIG. 17 is used, the bus currents flowing at times t1, t3, and t5 at which one power converter is in the zero vector state are shown in FIG. At time t1, time t2, and time t5 when the zero vector is generated in one power converter, the phase of the current passed through the bus line by the other power converter is not switched every 60 deg. It's getting bigger.

この課題に対処するため、第1のオフセット電圧Voffset1を(Vmax1+Vmin1)/2に設定し、第2のオフセット電圧Voffset2を(Vmax2+Vmin2)/2に設定する方式、すなわち、三次高調波重畳を考える。このとき、変調率kが0.9の場合の時刻t1〜時刻t5の期間における各相のスイッチングタイミングと母線電流とを図22に示す。図22の上段は、第1の電力変換器4aの場合を示し、図22の下段は、第2の電力変換器4bの場合を示す。第1の電力変換器4aで零ベクトルを発生する時刻t1、時刻t3および時刻t5において、第2の電力変換器4bにおいて、電圧位相60deg毎に、母線に流す電流の相を切り替えて、電流絶対値最大相の電流を流す。また、第2の電力変換器4bで零ベクトルを発生する時刻t2および時刻t4において、第1の電力変換器4aにおいて、電圧位相60deg毎に、母線に流す電流の相を切り替えて、電流絶対値最大相の電流を流す。これにより、高変調率において、平滑コンデンサ3のリップル電流を低減できる。このように、正弦波変調で出しきれない領域において三次高調波重畳することで、一方の電力変換器が零ベクトルのときに、他方の電力変換器が母線に流す電流を絶対値最大相の電流とすることでコンデンサ3のリップル電流を抑制することができる。   In order to cope with this problem, a method in which the first offset voltage Voffset1 is set to (Vmax1+Vmin1)/2 and the second offset voltage Voffset2 is set to (Vmax2+Vmin2)/2, that is, the third harmonic superposition is considered. At this time, FIG. 22 shows the switching timing and bus current of each phase in the period from time t1 to time t5 when the modulation factor k is 0.9. The upper part of FIG. 22 shows the case of the first power converter 4a, and the lower part of FIG. 22 shows the case of the second power converter 4b. At time t1, time t3, and time t5 when the zero vector is generated in the first power converter 4a, in the second power converter 4b, the phase of the current flowing in the bus bar is switched every 60 deg of the voltage phase, and the current absolute value is changed. The maximum phase current is applied. Further, at time t2 and time t4 when the zero vector is generated in the second power converter 4b, in the first power converter 4a, the phase of the current flowing through the bus bar is switched every 60 deg of the voltage phase, and the absolute current value is changed. Apply maximum phase current. Thereby, the ripple current of the smoothing capacitor 3 can be reduced at a high modulation rate. In this way, by superimposing the third harmonic in the area that cannot be output by sine wave modulation, when one power converter has a zero vector, the current flowing through the bus bar by the other power converter is the current of the absolute maximum phase. Thus, the ripple current of the capacitor 3 can be suppressed.

図23に、本実施の形態1の方式と特許文献1の方式でのコンデンサのリップル電流を比較した結果を示す。ここでは、変調方式として、変調率kが0.866以下の場合では正弦波変調を用い、変調率kが0.866を超えた場合では二相変調を用いている。図23において、実線は本実施の形態1の方式、点線は特許文献1の方式を示している。また、図23において、横軸は変調率kを示し、縦軸は平滑コンデンサ3のリップル電流を示す。上記の説明のとおり、極小値は特許文献1の方式に比べて大きいものの、変調率kが0〜1の領域全体において、平滑コンデンサ3のリップル電流ピーク値は、本実施の形態1の方式の方が、特許文献1よりも抑制できていることがわかる。従って、騒音および振動の抑制を確保しつつ、連続運転状態での平滑コンデンサ3のリップル電流を低減したい場合に、本実施の形態1の方式が特許文献1の方式よりも有効であることがわかる。   FIG. 23 shows the result of comparing the ripple currents of the capacitors in the method of the first embodiment and the method of Patent Document 1. Here, as the modulation method, sine wave modulation is used when the modulation rate k is 0.866 or less, and two-phase modulation is used when the modulation rate k exceeds 0.866. In FIG. 23, the solid line shows the method of the first embodiment, and the dotted line shows the method of Patent Document 1. In addition, in FIG. 23, the horizontal axis represents the modulation factor k, and the vertical axis represents the ripple current of the smoothing capacitor 3. As described above, although the minimum value is larger than that of the method of Patent Document 1, the ripple current peak value of the smoothing capacitor 3 in the entire range of the modulation factor k of 0 to 1 is the same as that of the method of the first embodiment. It can be seen that this is suppressed more than in Patent Document 1. Therefore, it can be seen that the method of the first embodiment is more effective than the method of Patent Document 1 when it is desired to reduce the ripple current of the smoothing capacitor 3 in the continuous operation state while ensuring the suppression of noise and vibration. ..

図24は、図1の変形例を示す。図24においては、図1の構成に対して、第1の電流検出器10aと第2の電流検出器10bとが追加されている。第1の電流検出器10aは、第1の電力変換器4aと交流回転機1の第1の3相巻線との間に設けられ、第1の3相巻線を流れる電流を検出する。第2の電流検出器10bは、第2の電力変換器4bと交流回転機1の第2の3相巻線との間に設けられ、第2の3相巻線を流れる電流を検出する。このように、第1の電流検出器10aと第2の電流検出器10bとを設けたことで、第1の電力変換器4aのスイッチング素子の状態および第2の電力変換器4bのスイッチング素子の状態に関係無く、第1および第2の3相巻線を流れる電流を検出できる。つまり、第1の電圧飽和判定器7aおよび第2の電圧飽和判定器7bによる飽和判定を電流検出可否に関係の無い判定とすることで、不飽和の期間を最大化することが可能となる。これにより、振動および騒音性能を確保しつつ、高変調率でのコンデンサのリップル電流を低減できるという従来に無い効果を得ることができる。このように、常時、3相電流が検出できる構成とすることで、正弦波変調領域を最大化することができる。   FIG. 24 shows a modification of FIG. In FIG. 24, a first current detector 10a and a second current detector 10b are added to the configuration of FIG. The first current detector 10a is provided between the first power converter 4a and the first three-phase winding of the AC rotating machine 1, and detects the current flowing through the first three-phase winding. The second current detector 10b is provided between the second power converter 4b and the second three-phase winding of the AC rotating machine 1, and detects the current flowing through the second three-phase winding. As described above, by providing the first current detector 10a and the second current detector 10b, the states of the switching elements of the first power converter 4a and the switching elements of the second power converter 4b are changed. The current flowing through the first and second three-phase windings can be detected regardless of the state. That is, by setting the saturation determination by the first voltage saturation determiner 7a and the second voltage saturation determiner 7b to be a determination that has nothing to do with whether or not the current can be detected, the unsaturated period can be maximized. As a result, it is possible to obtain an unprecedented effect that the ripple current of the capacitor at a high modulation rate can be reduced while ensuring the vibration and noise performance. As described above, the configuration in which the three-phase current can be detected at all times can maximize the sine wave modulation region.

また、図25は、図1の別の変形例を示す。図25においては、図1の構成に対して、第1の電流検出器10cと第2の電流検出器10dとが追加されている。第1の電流検出器10cは、第1の電力変換器4aの低電位側スイッチング素子に直列に接続され、第1の3相巻線を流れる電流を検出する。第2の電流検出器10dは、第2の電力変換器4bの低電位側スイッチング素子に直列に接続され、第2の3相巻線を流れる電流を検出する。第1の電力変換器4aのスイッチング素子の状態および第2の電力変換器4bのスイッチング素子の状態によっては電流を検出できない場合がある。また、第1および第2の電流検出器10cおよび10dで電流を検出できるのは、低電位側スイッチング素子を電流が流れる場合に限られる。小型化が進んだ電力変換器では、他相のスイッチングによって発生したノイズの影響で電流検出値が乱れる。例えば、スイッチングノイズの影響が収まる時間が搬送波信号1周期の1/10であれば、変調率0.693(=√3/2×0.8)を第1の電圧飽和判定器7aおよび第2の電圧飽和判定器7bによる飽和判定の閾値として用いればよい。なお、ここでは、第1の電流検出器10cを第1の電力変換器4aの低電位側スイッチング素子に直列に接続し、第2の電流検出器10dを第2の電力変換器4bの低電位側スイッチング素子に直列に接続する場合について説明した。しかしながら、この場合に限らず、第1の電流検出器10cを第1の電力変換器4aの高電位側スイッチング素子に直列に接続し、第2の電流検出器10dを第2の電力変換器4bの高電位側スイッチング素子に直列に接続するようにしてもよい。このように、図25において、高電位側または低電位側で電流を検出する場合には、電圧飽和を切替閾値とせず、電流検出が可能な変調率を飽和判定の閾値として用いることで、電流検出を確保しつつ、正弦波変調領域を拡大することができる。   Further, FIG. 25 shows another modification of FIG. In FIG. 25, a first current detector 10c and a second current detector 10d are added to the configuration of FIG. The first current detector 10c is connected in series to the low potential side switching element of the first power converter 4a, and detects the current flowing through the first three-phase winding. The second current detector 10d is connected in series to the low potential side switching element of the second power converter 4b and detects the current flowing through the second three-phase winding. The current may not be detected depending on the state of the switching element of the first power converter 4a and the state of the switching element of the second power converter 4b. Further, the current can be detected by the first and second current detectors 10c and 10d only when the current flows through the low potential side switching element. In a downsized power converter, the current detection value is disturbed by the influence of noise generated by switching of other phases. For example, if the time when the influence of the switching noise subsides is 1/10 of one cycle of the carrier signal, the modulation rate of 0.693 (=√3/2×0.8) is set to the first voltage saturation determination unit 7a and It may be used as the threshold value of the saturation judgment by the voltage saturation judgment device 7b. Note that here, the first current detector 10c is connected in series to the low-potential side switching element of the first power converter 4a, and the second current detector 10d is connected to the low potential of the second power converter 4b. The case of connecting in series with the side switching element has been described. However, not limited to this case, the first current detector 10c is connected in series to the high potential side switching element of the first power converter 4a, and the second current detector 10d is connected to the second power converter 4b. It may be connected in series to the high potential side switching element of. As described above, in FIG. 25, when the current is detected on the high potential side or the low potential side, the voltage saturation is not used as the switching threshold value, and the modulation rate capable of detecting the current is used as the saturation determination threshold value. The sine wave modulation region can be expanded while ensuring detection.

電動パワーステアリングに本実施の形態1の電力変換装置が使用される場合、低車速では、路面反力が大きいため、高トルクが必要とされ、高車速では、路面反力が小さいため、低トルク領域での使用となる。電動パワーステアリングに使用される交流回転機で発生する騒音および振動は、ハンドルおよび車体を通して運転者に伝達される。車庫入れなど低車速での運転時にはハンドルを回す機会が多く、静穏性と共に切り返し回数が求められる。切り返し回数は、発熱性能によって決まってくるため、各部品での発熱を抑制することが求められる。また、緊急回避では、運転者が要求するアシストトルクを高速応答で出力する必要があるため、高変調率時の出力トルクの確保が重要となる。つまり、本実施の形態1の電力変換装置を電動パワーステアリング装置に適用することで、低変調率では騒音および振動を抑制し、高変調率では出力特性を確保しつつ、連続運転状態でのコンデンサのリップル電流を総合的に抑制するという従来に無い効果を得ることができる。力行運転状態で主に使用される電動パワーステアリングでは、力率角が小さいため、正弦波変調領域の拡大効果を得やすい。   When the power conversion device of the first embodiment is used for the electric power steering, a high torque is required at a low vehicle speed because the road surface reaction force is large, and a low torque is required at a high vehicle speed because the road surface reaction force is small. It will be used in the area. Noise and vibration generated in an AC rotating machine used for electric power steering is transmitted to a driver through a steering wheel and a vehicle body. When driving at low vehicle speeds such as entering a garage, there are many opportunities to turn the steering wheel, which requires quietness and the number of turns. Since the number of times of switching back is determined by the heat generation performance, it is required to suppress heat generation in each component. Further, in emergency avoidance, it is necessary to output the assist torque requested by the driver with a high-speed response, so it is important to secure the output torque at a high modulation rate. That is, by applying the power converter of the first embodiment to an electric power steering device, noise and vibration are suppressed at a low modulation rate, and output characteristics are secured at a high modulation rate, while a capacitor in a continuous operation state is maintained. It is possible to obtain an unprecedented effect of totally suppressing the ripple current of. The electric power steering that is mainly used in the power running mode has a small power factor angle, so that it is easy to obtain the effect of expanding the sine wave modulation region.

これまでの説明では力率角が0degの力行運転で使用する場合を例として説明してきたが、力率角が180degの回生運転の場合も同様の効果を得られる。力率角が30degおよび60degでの変調率0〜1の領域におけるコンデンサのリップル電流を図26および図27にそれぞれ示す。図26および図27において、実線は本実施の形態1の方式、点線は特許文献1の方式を示している。図26および図27から分かるように、電圧と電流の位相がずれていくにつれて、2つの電力変換器4aおよび4bのうちの、一方の電力変換器で零ベクトルとなるときに、他方の電力変換器で母線に流す電流が電流絶対値最大相の電流とはならなくなるため、平滑コンデンサ3のリップル電流は力率角0degのときよりも大きくなる。つまり、平滑コンデンサ3のリップル電流のピーク値が抑えられている、力率角0deg±30degおよび力率角180deg±30degで使用する場合に、低減効果の大きい、この領域での使用が効果的である。このように、力率角が、0deg前後、および、180deg前後の領域で使用することで効果を最大限発揮することができる。   In the above description, the case where the power factor operation is used in the power running operation with the power factor angle of 0 deg has been described as an example, but the same effect can be obtained in the regenerative operation with the power factor angle of 180 deg. 26 and 27 show the ripple currents of the capacitors in the regions of the modulation factors 0 to 1 at the power factor angles of 30 deg and 60 deg, respectively. 26 and 27, the solid line shows the system of the first embodiment and the dotted line shows the system of Patent Document 1. As can be seen from FIG. 26 and FIG. 27, when the phase of the voltage and the current shifts, when one of the two power converters 4a and 4b has a zero vector, the other power converter Since the current flowing through the bus in the power supply device does not become the current of the maximum absolute current value phase, the ripple current of the smoothing capacitor 3 becomes larger than when the power factor angle is 0 deg. That is, when used at a power factor angle of 0 deg±30 deg and a power factor angle of 180 deg±30 deg in which the peak value of the ripple current of the smoothing capacitor 3 is suppressed, the reduction effect is large, and use in this region is effective. is there. As described above, the effect can be maximized by using the power factor angle in the region of around 0 deg and around 180 deg.

以上のように、本実施の形態1に係る電力変換装置によれば、第1の搬送波信号C1と第2の搬送波信号C2とが互いに90degの位相差を有する状態で、第1のオフセット電圧Voffset1および第2のオフセット電圧Voffset2を零とすることでオフセット電圧の変動による振動・騒音を抑制できると共に、低変調率から高変調率までの全体におけるコンデンサ3のリップル電流のピーク値を低減できる。   As described above, according to the power conversion device of the first embodiment, the first offset voltage Voffset1 is obtained in the state where the first carrier signal C1 and the second carrier signal C2 have a phase difference of 90 deg with each other. Also, by setting the second offset voltage Voffset2 to zero, it is possible to suppress vibration and noise due to fluctuations in the offset voltage, and reduce the peak value of the ripple current of the capacitor 3 in the entire range from the low modulation rate to the high modulation rate.

実施の形態2.
以下、本発明の実施の形態2に係る電力変換装置について説明する。本実施の形態2においては、上記の式(1)および式(2)で示した変調率K1および変調率K2を振幅状態変数K1およびK2として用いて、振幅状態変数K1およびK2に応じて母線電流リップルが小さくなるように変調方式を切り替えることにより、コンデンサ3のリップル電流のピーク値を抑制する。
Embodiment 2.
Hereinafter, the power conversion device according to the second embodiment of the present invention will be described. In the second embodiment, the modulation rate K1 and the modulation rate K2 shown in the above equations (1) and (2) are used as the amplitude state variables K1 and K2, and the bus bars are generated according to the amplitude state variables K1 and K2. The peak value of the ripple current of the capacitor 3 is suppressed by switching the modulation method so that the current ripple becomes small.

図28は、本発明の実施の形態2に係る電力変換装置の全体の構成を示す図である。図28に示すように、電力変換装置は、平滑コンデンサ3、第1の電力変換器4a、第2の電力変換器4b、および制御部5Aを備えている。電力変換装置は、電源としての直流電源2に接続される。また、電力変換装置には、負荷として、交流回転機1が接続されている。電力変換装置は、直流電源2からの直流電圧を交流電圧に変換して交流回転機1に供給する。   FIG. 28: is a figure which shows the whole structure of the power converter device which concerns on Embodiment 2 of this invention. As shown in FIG. 28, the power conversion device includes a smoothing capacitor 3, a first power converter 4a, a second power converter 4b, and a controller 5A. The power converter is connected to a DC power source 2 as a power source. Further, the AC rotating machine 1 is connected to the power conversion device as a load. The power converter converts a DC voltage from the DC power supply 2 into an AC voltage and supplies the AC voltage to the AC rotating machine 1.

上記の実施の形態1では、図1において、制御部5が、第1の電圧飽和判定器7aと第2の電圧飽和判定器7bを備えて、その判定結果に基づいて、第1のオフセット演算器8aおよび第2のオフセット演算器8bにてオフセット処理を実施している。本実施の形態2においては、図28に示すように、制御部5Aにおいて、図1の第1の電圧飽和判定器7aの代わりに第1の変調方式判定器11aが設けられ、第2の電圧飽和判定器7bの代わりに第2の変調方式判定器11bが設けられている。また、第1のオフセット演算器8aの代わりに第1のオフセット演算器8cが設けられ、第2のオフセット演算器8bの代わりに第2のオフセット演算器8dが設けられている。上記の実施の形態1では、主に、力率角0degの力行運転で使用する場合の平滑コンデンサ3のリップル電流について説明したが、回生運転では電流ベクトルの方向と電圧ベクトルの方向が大きくずれる。本実施の形態2では、力率角120degの回生運転で使用する場合について説明する。   In the first embodiment, in FIG. 1, the control unit 5 includes the first voltage saturation determination device 7a and the second voltage saturation determination device 7b, and the first offset calculation is performed based on the determination result. The offset processing is performed by the device 8a and the second offset calculator 8b. In the second embodiment, as shown in FIG. 28, the control unit 5A is provided with a first modulation method determiner 11a instead of the first voltage saturation determiner 7a of FIG. A second modulation method determiner 11b is provided instead of the saturation determiner 7b. A first offset calculator 8c is provided instead of the first offset calculator 8a, and a second offset calculator 8d is provided instead of the second offset calculator 8b. In the above-described first embodiment, the ripple current of the smoothing capacitor 3 when mainly used in the power running operation with the power factor angle of 0 deg has been described, but in the regenerative operation, the direction of the current vector and the direction of the voltage vector are largely deviated. In the second embodiment, a case will be described in which the power factor angle is used in regenerative operation of 120 deg.

なお、他の構成および動作については、上記の実施の形態1と同じであるため、ここでは、その説明を省略する。   Since the other configurations and operations are the same as those in the above-described first embodiment, description thereof will be omitted here.

図29は、本実施の形態2に係る電力変換装置において、力率角が120degでの変調率0〜1の領域における平滑コンデンサ3のリップル電流を示す。図29において、実線は本実施の形態2の方式の場合を示し、点線は特許文献1の方式の場合を示している。なお、電圧と電流の位相がずれていくと、2つの電力変換器4aおよび4bのうち、一方の電力変換器で零ベクトルとなるときに、他方の電力変換器で母線に流す電流が電流絶対値最大相の電流にならなくなるため、高変調率における平滑コンデンサ3のリップル電流は力率角0degのときよりも大きくなる。   FIG. 29 shows the ripple current of the smoothing capacitor 3 in the region where the power factor angle is 120 deg and the modulation factor is 0 to 1 in the power conversion device according to the second embodiment. In FIG. 29, the solid line shows the case of the method of the second embodiment, and the dotted line shows the case of the method of Patent Document 1. In addition, when the phase of the voltage and the current shifts, when one of the two power converters 4a and 4b has a zero vector, the current flowing through the bus bar in the other power converter has a current absolute value. Since the current of the maximum phase does not occur, the ripple current of the smoothing capacitor 3 at a high modulation factor becomes larger than that at the power factor angle of 0 deg.

図30に、正弦波変調、二相変調、および、三次高調波重畳の3種類の方式での平滑コンデンサ3のリップル電流を比較した結果を示す。正弦波変調、二相変調、および、三次高調波重畳については、上記の実施の形態1で説明したため、ここでは、説明を省略する。図30において、実線は正弦波変調の場合を示すが、変調率kが0.866以上では、二相変調を用いている。また、図30において、破線は二相変調の場合を示し、点線は三次高調波重畳の場合を示す。変調率kに応じて平滑コンデンサ3のリップル電流が最小となる方式は異なる。本実施の形態2に係る電力変換器では、振幅状態変数によってこれらの方式を切り替えて使用することにより、変調率0〜1の領域における平滑コンデンサ3のリップル電流のピークを抑制するという従来に無い効果を得ることができる。ここでは、振幅状態変数として変調率kを用いるが、検出電流、回転数、電圧指令あるいは印加電圧などとの組み合わせで、同様の意味合いを持つものであれば、同様の効果を得られることは言うまでもない。   FIG. 30 shows the results of comparison of the ripple currents of the smoothing capacitor 3 in the three types of systems, that is, sine wave modulation, two-phase modulation, and third harmonic superposition. Since the sine wave modulation, the two-phase modulation, and the third-order harmonic superposition have been described in the first embodiment, the description thereof will be omitted here. In FIG. 30, the solid line shows the case of sinusoidal modulation, but when the modulation rate k is 0.866 or more, two-phase modulation is used. Further, in FIG. 30, the broken line shows the case of two-phase modulation, and the dotted line shows the case of superposition of the third harmonic. The method of minimizing the ripple current of the smoothing capacitor 3 differs depending on the modulation factor k. In the power converter according to the second embodiment, by switching and using these methods depending on the amplitude state variable, the peak of the ripple current of the smoothing capacitor 3 in the region of the modulation rate 0 to 1 is suppressed, which is not in the past. The effect can be obtained. Here, the modulation factor k is used as the amplitude state variable, but it goes without saying that the same effect can be obtained as long as it has the same meaning in combination with the detected current, the rotation speed, the voltage command, or the applied voltage. Yes.

本実施の形態2においては、図30において、第1の変調率閾値Kth1を超える変調率では二相変調に切り替え、第2の変調率閾値Kth2を超える変調率では三次高調波重畳に切り替えることで、変調率0〜1の領域における平滑コンデンサ3のリップル電流のピークを抑制することができる。なお、第1の変調率閾値Kth1は、第2の変調率閾値Kth2よりも小さい。   In the second embodiment, in FIG. 30, by switching to the two-phase modulation at the modulation rate exceeding the first modulation rate threshold value Kth1, and switching to the third harmonic superposition at the modulation rate exceeding the second modulation rate threshold value Kth2. It is possible to suppress the peak of the ripple current of the smoothing capacitor 3 in the region where the modulation rate is 0 to 1. The first modulation rate threshold value Kth1 is smaller than the second modulation rate threshold value Kth2.

第1の変調方式判定器11aは、電圧指令演算器6からの第1の3相電圧指令Vu1、Vv1、Vw1に基づいて得られる振幅状態変数K1に基づいて、K1≦Kth1のときに正弦波変調、Kht1<K1≦Kth2のときに二相変調、Kth2<K1のときに三次高調波重畳を選択する。なお、電圧指令演算器6において2軸の電圧指令を生成している場合には、2軸の電圧指令を用いて判定してもよい。第1のオフセット演算器8cは、第1の変調方式判定器11aによって得られた変調方式に基づいて、第1のオフセット電圧を決定し、第1の3相印加電圧を算出する。   The first modulation method determiner 11a uses a sine wave when K1≦Kth1 based on the amplitude state variable K1 obtained based on the first three-phase voltage commands Vu1, Vv1, and Vw1 from the voltage command calculator 6. Modulation, two-phase modulation when Kht1<K1≦Kth2, and third harmonic superposition when Kth2<K1. When the voltage command calculator 6 generates a biaxial voltage command, the biaxial voltage command may be used for the determination. The first offset calculator 8c determines the first offset voltage based on the modulation scheme obtained by the first modulation scheme determiner 11a, and calculates the first three-phase applied voltage.

第2の変調方式判定器11bは、電圧指令演算器6からの第2の3相電圧指令Vu2、Vv2、Vw2に基づいて得られる振幅状態変数K2に基づいて、K2≦Kth1のときに正弦波変調、Kht1<K2≦Kth2のときに二相変調、Kth2<K2のときに三次高調波重畳を選択する。第2のオフセット演算器8dは、第2の変調方式判定器11bによって得られた変調方式に基づいて、第2のオフセット電圧を決定し、第2の3相印加電圧を算出する。   The second modulation method determiner 11b outputs a sine wave when K2≦Kth1 based on the amplitude state variable K2 obtained based on the second three-phase voltage commands Vu2, Vv2, and Vw2 from the voltage command calculator 6. Modulation, two-phase modulation when Kht1<K2≦Kth2, and third harmonic superposition when Kth2<K2. The second offset calculator 8d determines the second offset voltage based on the modulation scheme obtained by the second modulation scheme determiner 11b, and calculates the second three-phase applied voltage.

振幅状態変数閾値Kth1は、正弦波変調から二相変調に切り替える振幅状態変数を表すので、振幅状態変数K1またはK2を単調増加させたとき、例えば変調率を0から1まで単調増加させたときに、正弦波変調時の母線電流リップルが二相変調時の母線電流リップルを超えるときの振幅状態変数とすればよい。このようにして、正弦波変調時の母線電流リップルが二相変調時の母線電流リップルより大きくなるときの値を振幅状態変数閾値Kth1とすることで、正弦波変調領域を最大化することができる。   Since the amplitude state variable threshold value Kth1 represents an amplitude state variable for switching from sine wave modulation to two-phase modulation, when the amplitude state variable K1 or K2 is monotonically increased, for example, when the modulation rate is monotonically increased from 0 to 1. The amplitude state variable may be used when the bus current ripple during sine wave modulation exceeds the bus current ripple during two-phase modulation. In this way, by setting the value when the bus current ripple during sine wave modulation is larger than the bus current ripple during two-phase modulation as the amplitude state variable threshold value Kth1, the sine wave modulation region can be maximized. ..

振幅状態変数閾値Kth2は、二相変調から三次高調波重畳に切り替える振幅状態変数を表すので、振幅状態変数K1またはK2をKth1から単調増加させたときに、二相変調時の母線電流リップルが三次高調波重畳時の母線電流リップルを超えるときの振幅状態変数とすればよい。このようにして、二相変調時の母線電流リップルが三次高調波重畳時の母線電流リップルより大きくなるときの値を振幅状態変数閾値Kth2とすることで、二相変調領域を最大化することができる。   Since the amplitude state variable threshold value Kth2 represents the amplitude state variable for switching from the two-phase modulation to the third harmonic superposition, when the amplitude state variable K1 or K2 is monotonically increased from Kth1, the bus current ripple at the time of the two-phase modulation is the third order. It may be used as an amplitude state variable when it exceeds the bus current ripple at the time of superposition of harmonics. In this way, the value when the bus current ripple at the time of two-phase modulation becomes larger than the bus current ripple at the time of superposition of the third harmonic is set as the amplitude state variable threshold value Kth2, so that the two-phase modulation region can be maximized. it can.

図31は、力率角が180degのときの正弦波変調、二相変調、三次高調波重畳の3種類の方式での平滑コンデンサ3のリップル電流を比較した結果である。図31において、実線は正弦波変調の場合を示すが、変調率kが0.866以上では、二相変調を用いている。また、図31において、破線は二相変調の場合を示し、点線は三次高調波重畳の場合を示す。このとき、変調率kが0.4以上の領域では、平滑コンデンサ3のリップル電流の大きい順は、二相変調、正弦波変調、三次高調波重畳である。ただし、図31における正弦波変調は、変調率0.866以上で二相変調としたものである。実施の形態1にて電圧飽和と判定したときの振幅状態変数を超える領域では、二相変調あるいは三次高調波重畳とすればよいので、二相変調としたいときには実施の形態1にて電圧飽和と判定したときの振幅状態変数をKth1に設定し、Kth2を動作領域外の振幅状態変数値とすればよく、三次高調波重畳としたいときには実施の形態1にて電圧飽和と判定したときの振幅状態変数をKth1およびKth2に設定すればよい。また、平滑コンデンサ3のリップル電流に余裕があってスイッチング損失を低減したい場合には、それらを考慮してKth1を0.866より小さい値に設定すればよい。   FIG. 31 shows the results of comparison of the ripple currents of the smoothing capacitor 3 in the three types of methods of sine wave modulation, two-phase modulation, and third harmonic superposition when the power factor angle is 180 deg. In FIG. 31, the solid line shows the case of sinusoidal modulation, but when the modulation rate k is 0.866 or more, two-phase modulation is used. Further, in FIG. 31, the broken line shows the case of two-phase modulation, and the dotted line shows the case of superposition of the third harmonic. At this time, in the region where the modulation factor k is 0.4 or more, the order in which the ripple current of the smoothing capacitor 3 is large is the two-phase modulation, the sine wave modulation, and the third harmonic superposition. However, the sine wave modulation in FIG. 31 is a two-phase modulation with a modulation rate of 0.866 or more. In the region exceeding the amplitude state variable when the voltage saturation is determined in the first embodiment, two-phase modulation or third harmonic superposition may be performed. Therefore, when the two-phase modulation is desired, the voltage saturation in the first embodiment is performed. The amplitude state variable at the time of determination may be set to Kth1, and Kth2 may be set as the amplitude state variable value outside the operation region. When it is desired to superimpose the third harmonic, the amplitude state at the time of determining voltage saturation in the first embodiment is set. The variables may be set to Kth1 and Kth2. If there is a margin in the ripple current of the smoothing capacitor 3 and it is desired to reduce the switching loss, Kth1 may be set to a value smaller than 0.866 in consideration of them.

さらに、図32のように振幅状態変数閾値Kth3およびKth4によって正弦波変調と三次高調波重畳の切り替えることにより、コンデンサのリップル電流のピーク値だけでなく極小値も抑制することができる。図32において、実線は正弦波変調の場合を示すが、変調率kが0.866以上では、二相変調を用いている。また、図32において、破線は二相変調の場合を示し、点線は三次高調波重畳の場合を示す。振幅状態変数閾値Kth3は、振幅状態変数K1またはK2を単調増加させた場合に、三次高調波重畳時の母線電流リップルが正弦波変調時の母線電流リップルを下回るときの振幅状態変数とすればよく、振幅状態変数閾値Kth4は、振幅状態変数K1またはK2を更に単調増加させた場合に、三次高調波重畳時の母線電流リップルが正弦波変調時の母線電流リップルを上回るときの振幅状態変数とすればよい。このようにして、三次高調波重畳時の母線電流リップルが正弦波変調時の母線電流リップルより小さくなるときの値を閾値とすることで、母線電流リップルを極小とすることができる。さらに、力率角が180degの場合には、Kth1、Kth2、Kth3、および、Kth4を動作領域外の振幅状態変数値とすることで、平滑コンデンサ3のリップル電流のピーク値だけでなく極小値も抑制することができる。   Further, as shown in FIG. 32, by switching between the sine wave modulation and the third harmonic superposition by the amplitude state variable thresholds Kth3 and Kth4, not only the peak value of the ripple current of the capacitor but also the minimum value can be suppressed. In FIG. 32, the solid line shows the case of sinusoidal modulation, but when the modulation factor k is 0.866 or more, two-phase modulation is used. Further, in FIG. 32, the broken line shows the case of two-phase modulation, and the dotted line shows the case of superposition of the third harmonic. The amplitude state variable threshold value Kth3 may be an amplitude state variable when the amplitude current variable K1 or K2 is monotonically increased and the bus current ripple at the time of superposition of the third harmonic is lower than the bus current ripple at the time of sinusoidal modulation. , The amplitude state variable threshold value Kth4 should be an amplitude state variable when the bus current ripple at the time of superimposing the third harmonic exceeds the bus current ripple at the time of sinusoidal modulation when the amplitude state variable K1 or K2 is further monotonically increased. Good. In this way, by setting the value when the bus current ripple at the time of superimposing the third harmonic is smaller than the bus current ripple at the time of sine wave modulation as the threshold value, the bus current ripple can be minimized. Further, when the power factor angle is 180 deg, Kth1, Kth2, Kth3, and Kth4 are set as the amplitude state variable values outside the operation region, so that not only the peak value of the ripple current of the smoothing capacitor 3 but also the minimum value thereof can be obtained. Can be suppressed.

具体的には、図32のように、4つの振幅状態変数閾値Kth1、Kth2、Kth3、および、Kth4を用いる場合は、下記のようにする。   Specifically, when four amplitude state variable thresholds Kth1, Kth2, Kth3, and Kth4 are used as shown in FIG. 32, the following is performed.

制御部5は、第1の3相電圧指令の振幅状態変数K1、および、予め設定された振幅状態変数閾値Kth1、Kth2、Kth3およびKth4に基づいて、K1≦Kth3およびKth4≦K1<Kth1のときに正弦波変調、Kth1<K1≦Kth2のときに二相変調、Kth3≦K1<Kth4およびKth2<K1のときに三次高調波重畳する。また、制御部5は、第2の3相電圧指令の振幅状態変数K2、および、予め設定された振幅状態変数閾値Kth1、Kth2、Kth3およびKth4に基づいて、K1≦Kth3およびKth4≦K1<Kth1のときに正弦波変調、Kth1<K2≦Kth2のときに二相変調、Kth3≦K1<Kth4およびKth2<K1のときに三次高調波重畳する。このようにして、振幅状態変数K1およびK2に応じて、すなわち、変調率に応じて、母線電流リップルが小さくなるように変調方式を切り替えることにより、ピーク値および極小値を抑制することができる。   Based on the amplitude state variable K1 of the first three-phase voltage command and the preset amplitude state variable thresholds Kth1, Kth2, Kth3, and Kth4, the control unit 5 determines that K1≦Kth3 and Kth4≦K1<Kth1. , Sine wave modulation, two-phase modulation when Kth1<K1≦Kth2, and third harmonic superposition when Kth3≦K1<Kth4 and Kth2<K1. The control unit 5 also sets K1≦Kth3 and Kth4≦K1<Kth1 based on the amplitude state variable K2 of the second three-phase voltage command and the preset amplitude state variable thresholds Kth1, Kth2, Kth3, and Kth4. In the case of, sinusoidal modulation is performed, in the case of Kth1<K2≦Kth2, two-phase modulation is performed, and in the case of Kth3≦K1<Kth4 and Kth2<K1, third harmonics are superimposed. In this way, the peak value and the minimum value can be suppressed by switching the modulation method so that the bus current ripple becomes smaller according to the amplitude state variables K1 and K2, that is, according to the modulation rate.

なお、振幅状態変数閾値Kth1、Kth2、Kth3、および、Kth4は、交流回転機1の力率に基づいて設定するようにしてもよい。   The amplitude state variable thresholds Kth1, Kth2, Kth3, and Kth4 may be set based on the power factor of the AC rotating machine 1.

車両用発電電動機またはその制御装置に本実施の形態の電力変換装置が使用される場合、電気自動車の主機あるいはエンジンの補機として駆動系部品を経由して車両の駆動力となる。電気自動車の主機として用いられる場合には、車両の駆動力を発生させる力行運転状態と制動力を発生させる回生運転状態の両方が求められるため、動作中の力率角の範囲が極めて広い。車両用発電電動機が、エンジンの補機として、エンジンが回転している際の発電機能が求められる場合にも、回転数による力率角の変化が大きいため、180±90degの範囲を動作範囲として考える必要がある。このような動作範囲が広い車両用発電電動機の場合、力率角0deg付近の平滑コンデンサ3のリップル電流だけで無く、動作範囲として考えられる力率角全てにおける平滑コンデンサ3のリップル電流のピーク値を抑制することが重要である。このような動作範囲が広い車両用発電電動機に、力率角に応じて定めた振幅状態変数閾値によって変調方法を決定する本実施の形態の電力変換器を適用することで、動作範囲として考えられる力率角全てにおける平滑コンデンサ3のリップル電流のピーク値を抑制するという従来に無い効果を得ることができる。このように、連続発電性能が要求され、力率角の動作範囲が広い車両用発電電動機では、母線電流リップルのピーク値を抑制することで、コンデンサの個数を低減することができる。   When the power converter of the present embodiment is used for a vehicle generator-motor or its control device, it serves as a driving force for the vehicle via a drive system component as a main machine of an electric vehicle or an auxiliary machine of an engine. When used as a main engine of an electric vehicle, both a power running operation state in which a driving force of the vehicle is generated and a regenerative operation state in which a braking force is generated are required, so that the range of the power factor angle during operation is extremely wide. Even when the vehicular generator-motor is required to generate power when the engine is rotating as an auxiliary machine of the engine, the change in the power factor angle due to the number of revolutions is large, so the range of 180±90 deg is set as the operating range. I need to think. In the case of such a vehicular generator-motor with a wide operating range, not only the ripple current of the smoothing capacitor 3 near the power factor angle of 0 deg but also the peak value of the ripple current of the smoothing capacitor 3 in all of the power factor angles considered as the operating range is determined. It is important to control. By applying the power converter of the present embodiment in which the modulation method is determined by the amplitude state variable threshold value determined according to the power factor angle to such a vehicular generator-motor having a wide operating range, the operating range can be considered. An unprecedented effect of suppressing the peak value of the ripple current of the smoothing capacitor 3 in all the power factor angles can be obtained. As described above, in a vehicular generator-motor that requires continuous power generation performance and has a wide power factor angle operation range, the number of capacitors can be reduced by suppressing the peak value of the bus current ripple.

なお、ここで、上記の実施の形態1および実施の形態2に係る制御部5および制御部5Aのハードウェア構成について簡単に説明する。実施の形態1および実施の形態2に係る制御部5および制御部5Aにおける各機能は、処理回路によって実現される。各機能を実現する処理回路は、専用のハードウェアであってもよく、メモリに格納されるプログラムを実行するプロセッサであってもよい。   Here, the hardware configurations of the control unit 5 and the control unit 5A according to the above-described first and second embodiments will be briefly described. Each function in the control unit 5 and the control unit 5A according to the first and second embodiments is realized by a processing circuit. The processing circuit that realizes each function may be dedicated hardware or a processor that executes a program stored in the memory.

処理回路が専用のハードウェアである場合、処理回路は、例えば、単一回路、複合回路、プログラム化したプロセッサ、並列プログラム化したプロセッサ、ASIC(Application Specific Integrated Circuit)、FPGA(Field Programmable Gate Array)、またはこれらを組み合わせたものが該当する。電圧指令演算器6、電圧飽和判定器7aおよび7b、オフセット演算器8aおよび8b、オン/オフ信号発生器9、および、変調方式判定部11aおよび11bの各部の機能それぞれを個別の処理回路で実現してもよいし、各部の機能をまとめて1つの処理回路で実現してもよい。   When the processing circuit is dedicated hardware, the processing circuit is, for example, a single circuit, a composite circuit, a programmed processor, a parallel programmed processor, an ASIC (Application Specific Integrated Circuit), or an FPGA (Field Programmable Gate Array). , Or a combination of these. Functions of the voltage command calculator 6, the voltage saturation determiners 7a and 7b, the offset calculators 8a and 8b, the on/off signal generator 9, and the modulation method determiners 11a and 11b are realized by individual processing circuits. Alternatively, the functions of the respective units may be integrated and realized by one processing circuit.

一方、処理回路がプロセッサの場合、電圧指令演算器6、電圧飽和判定器7aおよび7b、オフセット演算器8aおよび8b、オン/オフ信号発生器9、および、変調方式判定部11aおよび11bの各部の機能は、ソフトウェア、ファームウェア、またはソフトウェアとファームウェアとの組み合わせにより実現される。ソフトウェアおよびファームウェアは、プログラムとして記述され、メモリに格納される。プロセッサは、メモリに記憶されたプログラムを読み出して実行することにより、各部の機能を実現する。すなわち、電力変換装置は、処理回路により実行されるときに、電圧指令演算ステップ、電圧飽和判定ステップ、オフセット演算ステップ、オン/オフ信号発生ステップ、および、変調方式判定ステップが結果的に実行されることになるプログラムを格納するためのメモリを備える。   On the other hand, when the processing circuit is a processor, the voltage command calculator 6, the voltage saturation determiners 7a and 7b, the offset calculators 8a and 8b, the ON/OFF signal generator 9, and the modulation method determiners 11a and 11b are included. The function is implemented by software, firmware, or a combination of software and firmware. Software and firmware are described as programs and stored in memory. The processor realizes the function of each unit by reading and executing the program stored in the memory. That is, in the power conversion device, when executed by the processing circuit, the voltage command calculation step, the voltage saturation judgment step, the offset calculation step, the ON/OFF signal generation step, and the modulation method judgment step are executed as a result. It has a memory for storing different programs.

これらのプログラムは、上述した各部の手順あるいは方法をコンピュータに実行させるものであるともいえる。ここで、メモリとは、例えば、RAM(Random Access Memory)、ROM(Read Only Memory)、フラッシュメモリ、EPROM(Erasable Programmable Read Only Memory)、EEPROM(Electrically Erasable and Programmable Read Only Memory)等の、不揮発性または揮発性の半導体メモリが該当する。また、磁気ディスク、フレキシブルディスク、光ディスク、コンパクトディスク、ミニディスク、DVD等も、メモリに該当する。   It can be said that these programs cause a computer to execute the procedure or method of each unit described above. Here, the memory is, for example, a RAM (Random Access Memory), a ROM (Read Only Memory), a flash memory, an EPROM (Erasable Programmable Read Only Memory), or an EEPROM (Electrically erasable memory). Alternatively, a volatile semiconductor memory is applicable. Further, a magnetic disk, a flexible disk, an optical disk, a compact disk, a mini disk, a DVD, etc. also correspond to the memory.

なお、上述した各部の機能について、一部を専用のハードウェアで実現し、一部をソフトウェアまたはファームウェアで実現するようにしてもよい。   Regarding the functions of the respective units described above, a part may be realized by dedicated hardware and a part may be realized by software or firmware.

このように、処理回路は、ハードウェア、ソフトウェア、ファームウェア、またはこれらの組み合わせによって、上述した各部の機能を実現することができる。   As described above, the processing circuit can realize the functions of the above-described units by hardware, software, firmware, or a combination thereof.

1 交流回転機、2 直流電源、3 平滑コンデンサ、4a 第1の電力変換器、4b 第2の電力変換器、5,5A 制御部、6 電圧指令演算器、7a 第1の電圧飽和判定器、7b 第2の電圧飽和判定器、8a,8c 第1のオフセット演算器、8b,8d 第2のオフセット演算器、9 オン/オフ信号発生器、10a,10c 第1の電流検出器、10b,10d 第2の電流検出器、11a 第1の変調方式判定器、11b 第2の変調方式判定器。   DESCRIPTION OF SYMBOLS 1 AC rotary machine, 2 DC power supply, 3 smoothing capacitor, 4a 1st power converter, 4b 2nd power converter, 5, 5A control part, 6 voltage command calculator, 7a 1st voltage saturation determination device, 7b 2nd voltage saturation determination device, 8a, 8c 1st offset calculator, 8b, 8d 2nd offset calculator, 9 ON/OFF signal generator, 10a, 10c 1st current detector, 10b, 10d 2nd electric current detector, 11a 1st modulation system determination device, 11b 2nd modulation system determination device.

Claims (16)

直流電源からの直流電圧に基づいて、交流回転機の2つの3相巻線のうちの第1の3相巻線に電圧を印加する第1の電力変換器と、
前記直流電圧に基づいて、前記交流回転機の2つの3相巻線のうちの第2の3相巻線に電圧を印加する第2の電力変換器と、
前記交流回転機の制御指令に基づいて演算された第1の3相電圧指令の全ての電圧から第1のオフセット電圧を減算することで求めた第1の3相印加電圧を、第1の搬送波信号と比較することにより、前記第1の電力変換器の高電位側スイッチング素子及び低電位側スイッチング素子にオン/オフ信号を出力すると共に、
前記制御指令に基づいて演算された第2の3相電圧指令の全ての電圧から第2のオフセット電圧を減算することで求めた第2の3相印加電圧を、前記第1の搬送波信号に対して90degの位相差を有する第2の搬送波信号と比較することにより、前記第2の電力変換器の高電位側スイッチング素子及び低電位側スイッチング素子にオン/オフ信号を出力する制御部と
を備え、
前記制御部は、
前記第1の3相電圧指令から求めた変調率の大きさに基づいて、前記第1の3相巻線が飽和状態か不飽和状態かの判定を行う第1の電圧飽和判定器と、
前記第2の3相電圧指令から求めた変調率の大きさに基づいて、前記第2の3相巻線が飽和状態か不飽和状態かの判定を行う第2の電圧飽和判定器と
を有し、
前記第1の電圧飽和判定器が前記不飽和状態と判定した場合に、前記第1のオフセット電圧を零として正弦波変調すると共に、
前記第2の電圧飽和判定器が前記不飽和状態と判定した場合に、前記第2のオフセット電圧を零として正弦波変調する、
電力変換装置。
A first power converter that applies a voltage to a first three-phase winding of the two three-phase windings of the AC rotating machine based on the DC voltage from the DC power supply;
A second power converter that applies a voltage to a second three-phase winding of the two three-phase windings of the AC rotating machine based on the DC voltage;
The first carrier wave is the first three-phase applied voltage obtained by subtracting the first offset voltage from all the voltages of the first three-phase voltage command calculated based on the control command of the AC rotating machine. An ON/OFF signal is output to the high potential side switching element and the low potential side switching element of the first power converter by comparing with a signal, and
The second three-phase applied voltage obtained by subtracting the second offset voltage from all the voltages of the second three-phase voltage command calculated based on the control command is applied to the first carrier signal. And a control unit that outputs an ON/OFF signal to the high potential side switching element and the low potential side switching element of the second power converter by comparing the second carrier wave signal having a phase difference of 90 deg. ,
The control unit is
A first voltage saturation determiner for determining whether the first three-phase winding is in a saturated state or an unsaturated state based on the magnitude of the modulation factor obtained from the first three-phase voltage command;
A second voltage saturation determiner for determining whether the second three-phase winding is in a saturated state or an unsaturated state based on the magnitude of the modulation factor obtained from the second three-phase voltage command. Then
When the first voltage saturation determiner determines the unsaturated state, the first offset voltage is set to zero to perform sine wave modulation, and
When the second voltage saturation determiner determines the unsaturated state, the second offset voltage is set to zero and sine wave modulation is performed.
Power converter.
前記直流電圧の正極の電位をVdc/2とし、負極の電位を−Vdc/2とし、
前記第1の3相電圧指令を大きい順にVmax1、Vmid1およびVmin1とし、
前記第2の3相電圧指令を大きい順にVmax2、Vmid2およびVmin2としたとき、
前記第1の電圧飽和判定器が前記飽和状態と判定した場合に、
前記第1のオフセット電圧をVmax1−Vdc/2またはVmin1+Vdc/2として二相変調すると共に、
前記第2の電圧飽和判定器が前記飽和状態と判定した場合に、
前記第2のオフセット電圧をVmax2−Vdc/2またはVmin2+Vdc/2として二相変調する、
請求項1に記載の電力変換装置。
The positive electrode potential of the DC voltage is Vdc/2, and the negative electrode potential is -Vdc/2,
The first three-phase voltage command is Vmax1, Vmid1 and Vmin1 in descending order,
When the second three-phase voltage command is set to Vmax2, Vmid2, and Vmin2 in descending order,
When the first voltage saturation determiner determines that the saturation state,
The first offset voltage is two-phase modulated with Vmax1−Vdc/2 or Vmin1+Vdc/2, and
When the second voltage saturation determiner determines the saturation state,
Two-phase modulation is performed with the second offset voltage as Vmax2-Vdc/2 or Vmin2+Vdc/2.
The power conversion device according to claim 1.
前記直流電圧の正極の電位をVdc/2、負極を−Vdc/2、
前記第1の3相電圧指令を大きい順にVmax1、Vmid1、Vmin1、
前記第2の3相電圧指令を大きい順にVmax2、Vmid2、Vmin2
としたとき、
前記第1の電圧飽和判定器が前記飽和状態と判定した場合に、
前記第1のオフセット電圧を(Vmax1+Vmin1)/2として三次高調波重畳すると共に、
前記第2の電圧飽和判定器が前記飽和状態と判定した場合に、
前記第2のオフセット電圧を(Vmax2+Vmin2)/2として三次高調波重畳する、
請求項1に記載の電力変換装置。
The positive electrode potential of the DC voltage is Vdc/2, the negative electrode potential is -Vdc/2,
The first three-phase voltage commands are arranged in descending order of Vmax1, Vmid1, Vmin1,
Vmax2, Vmid2, and Vmin2 are set in descending order of the second three-phase voltage command.
And when
When the first voltage saturation determiner determines that the saturation state,
The first offset voltage is (Vmax1+Vmin1)/2 and the third harmonic is superposed, and
When the second voltage saturation determiner determines the saturation state,
Third harmonic superposition is performed with the second offset voltage being (Vmax2+Vmin2)/2.
The power conversion device according to claim 1.
前記第1の3相電圧指令および前記第1の3相巻線を流れる3相電流の力率角は、0deg±30degまたは180deg±30degであると共に、
前記第2の3相電圧指令および前記第2の3相巻線を流れる3相電流の力率角は、0deg±30degまたは180deg±30degである、
請求項1から3までのいずれか1項に記載の電力変換装置。
The power factor angle of the first three-phase voltage command and the three-phase current flowing through the first three-phase winding is 0 deg±30 deg or 180 deg±30 deg, and
The power factor angle of the second three-phase voltage command and the three-phase current flowing through the second three-phase winding is 0 deg±30 deg or 180 deg±30 deg.
The power converter device according to any one of claims 1 to 3.
直流電源からの直流電圧に基づいて、交流回転機の2つの3相巻線のうちの第1の3相巻線に電圧を印加する第1の電力変換器と、
前記直流電圧に基づいて、前記交流回転機の2つの3相巻線のうちの第2の3相巻線に電圧を印加する第2の電力変換器と、
前記交流回転機の制御指令に基づいて演算された第1の3相電圧指令の全ての電圧から第1のオフセット電圧を減算することで求めた第1の3相印加電圧を、第1の搬送波信号と比較することにより、前記第1の電力変換器の高電位側スイッチング素子及び低電位側スイッチング素子にオン/オフ信号を出力すると共に、
前記制御指令に基づいて演算された第2の3相電圧指令の全ての電圧から第2のオフセット電圧を減算することで求めた第2の3相印加電圧を、前記第1の搬送波信号に対して90degの位相差を有する第2の搬送波信号と比較することにより、前記第2の電力変換器の高電位側スイッチング素子及び低電位側スイッチング素子にオン/オフ信号を出力する制御部と
を備え、
前記制御部は、
前記直流電圧の正極の電位をVdc/2、負極を−Vdc/2、
前記第1の3相電圧指令を大きい順にVmax1、Vmid1、Vmin1、
前記第2の3相電圧指令を大きい順にVmax2、Vmid2、Vmin2
としたとき、
前記第1の3相電圧指令の振幅状態変数K1に基づいて、
前記第1のオフセット電圧を零とする正弦波変調と、
前記第1のオフセット電圧をVmax1−Vdc/2またはVmin1+Vdc/2とする二相変調と、
前記第1のオフセット電圧を(Vmax1+Vmin1)/2とする三次高調波重畳とのうちのいずれか1つの変調方式を選択する第1の変調方式判定器と、
前記第2の3相電圧指令の振幅状態変数K2に基づいて、
前記第2のオフセット電圧を零とする正弦波変調と、
前記第2のオフセット電圧をVmax2−Vdc/2またはVmin2+Vdc/2とする二相変調と、
前記第2のオフセット電圧を(Vmax2+Vmin2)/2とする三次高調波重畳とのうちのいずれか1つの変調方式を選択する第2の変調方式判定器と
を有し、
前記第1の変調方式判定器によって選択された変調方式に基づいて前記第1のオフセット電圧を決定し、
前記第2の変調方式判定器によって選択された変調方式に基づいて前記第2のオフセット電圧を決定する、
電力変換装置。
A first power converter that applies a voltage to a first three-phase winding of the two three-phase windings of the AC rotating machine based on the DC voltage from the DC power supply;
A second power converter that applies a voltage to a second three-phase winding of the two three-phase windings of the AC rotating machine based on the DC voltage;
The first carrier wave is the first three-phase applied voltage obtained by subtracting the first offset voltage from all the voltages of the first three-phase voltage command calculated based on the control command of the AC rotating machine. An ON/OFF signal is output to the high potential side switching element and the low potential side switching element of the first power converter by comparing with a signal, and
The second three-phase applied voltage obtained by subtracting the second offset voltage from all the voltages of the second three-phase voltage command calculated based on the control command is applied to the first carrier signal. And a control unit that outputs an ON/OFF signal to the high potential side switching element and the low potential side switching element of the second power converter by comparing the second carrier wave signal having a phase difference of 90 deg. ,
The control unit is
The positive electrode potential of the DC voltage is Vdc/2, the negative electrode potential is -Vdc/2,
The first three-phase voltage commands are arranged in descending order of Vmax1, Vmid1, Vmin1,
Vmax2, Vmid2, and Vmin2 are set in descending order of the second three-phase voltage command.
And when
Based on the amplitude state variable K1 of the first three-phase voltage command,
A sine wave modulation in which the first offset voltage is zero;
Two-phase modulation in which the first offset voltage is Vmax1-Vdc/2 or Vmin1+Vdc/2,
A first modulation scheme determiner for selecting one of the modulation schemes of the third harmonic superposition in which the first offset voltage is (Vmax1+Vmin1)/2;
Based on the amplitude state variable K2 of the second three-phase voltage command,
A sine wave modulation in which the second offset voltage is zero;
Two-phase modulation in which the second offset voltage is Vmax2-Vdc/2 or Vmin2+Vdc/2,
A second modulation method determiner that selects any one modulation method of the third harmonic superposition in which the second offset voltage is (Vmax2+Vmin2)/2.
Determining the first offset voltage based on the modulation scheme selected by the first modulation scheme determiner;
Determining the second offset voltage based on the modulation scheme selected by the second modulation scheme determiner;
Power converter.
前記第1の変調方式判定器は、
前記第1の3相電圧指令の振幅状態変数K1、および、予め設定された振幅状態変数閾値Kth1およびKth2に基づいて、
K1≦Kth1のときに正弦波変調、
Kth1<K1≦Kth2のときに二相変調、
Kth2<K1のときに三次高調波重畳を選択し、
前記第2の変調方式判定器は、
前記第2の3相電圧指令の振幅状態変数K2、および、予め設定された振幅状態変数閾値Kth1およびKth2に基づいて、
K2≦Kth1のときに正弦波変調、
Kth1<K2≦Kth2のときに二相変調、
Kth2<K2のときに三次高調波重畳を選択する、
請求項5に記載の電力変換装置。
The first modulation scheme determiner is
Based on the amplitude state variable K1 of the first three-phase voltage command and the amplitude state variable thresholds Kth1 and Kth2 set in advance,
Sine wave modulation when K1≦Kth1,
Two-phase modulation when Kth1<K1≦Kth2,
When Kth2<K1, select the third harmonic superimposition,
The second modulation method determiner is
Based on the amplitude state variable K2 of the second three-phase voltage command and preset amplitude state variable thresholds Kth1 and Kth2,
Sine wave modulation when K2≦Kth1,
Two-phase modulation when Kth1<K2≦Kth2,
Selects third harmonic superposition when Kth2<K2,
The power conversion device according to claim 5.
前記第1の変調方式判定器は、
前記第1の3相電圧指令の振幅状態変数K1、および、予め設定された振幅状態変数閾値Kth1、Kth2、Kth3およびKth4に基づいて、
K1≦Kth3およびKth4≦K1<Kth1のときに正弦波変調、
Kth1<K1≦Kth2のときに二相変調、
Kth3≦K1<Kth4およびKth2<K1のときに三次高調波重畳を選択し、
前記第2の変調方式判定器は、
前記第2の3相電圧指令の振幅状態変数K2、および、予め設定された振幅状態変数閾値Kth1、Kth2、Kth3およびKth4に基づいて、
K2≦Kth3およびKth4≦K2<Kth1のときに正弦波変調、
Kth1<K2≦Kth2のときに二相変調、
Kth3≦K2<Kth4およびKth2<K2のときに三次高調波重畳を選択する、
請求項5に記載の電力変換装置。
The first modulation scheme determiner is
Based on the amplitude state variable K1 of the first three-phase voltage command and preset amplitude state variable thresholds Kth1, Kth2, Kth3 and Kth4,
Sine wave modulation when K1≦Kth3 and Kth4≦K1<Kth1
Two-phase modulation when Kth1<K1≦Kth2,
When Kth3≦K1<Kth4 and Kth2<K1, the third harmonic superimposition is selected,
The second modulation method determiner is
Based on the amplitude state variable K2 of the second three-phase voltage command and the preset amplitude state variable thresholds Kth1, Kth2, Kth3 and Kth4,
Sine wave modulation when K2≦Kth3 and Kth4≦K2<Kth1
Two-phase modulation when Kth1<K2≦Kth2,
When Kth3≦K2<Kth4 and Kth2<K2, the third harmonic superposition is selected,
The power conversion device according to claim 5.
前記振幅状態変数閾値Kth3は、
前記振幅状態変数K1またはK2を単調増加させた場合に、三次高調波重畳時の母線電流リップルが正弦波変調時の母線電流リップルを下回るときの振幅状態変数に設定され、
前記振幅状態変数閾値Kth4は、
前記振幅状態変数K1またはK2を更に単調増加させた場合に、三次高調波重畳時の母線電流リップルが正弦波変調時の母線電流リップルを上回るときの振幅状態変数に設定される、
請求項7に記載の電力変換装置。
The amplitude state variable threshold value Kth3 is
When the amplitude state variable K1 or K2 is monotonically increased, it is set to the amplitude state variable when the bus current ripple at the time of superposition of the third harmonic is lower than the bus current ripple at the time of sine wave modulation,
The amplitude state variable threshold Kth4 is
When the amplitude state variable K1 or K2 is further monotonically increased, the amplitude state variable is set when the bus current ripple at the time of superposition of the third harmonic exceeds the bus current ripple at the time of sinusoidal modulation.
The power conversion device according to claim 7.
前記振幅状態変数閾値Kth1は、
前記振幅状態変数K1またはK2を単調増加させた場合に、正弦波変調時の母線電流リップルが二相変調時の母線電流リップルを超えるときの振幅状態変数に設定される、
請求項6から8までのいずれか1項に記載の電力変換装置。
The amplitude state variable threshold value Kth1 is
When the amplitude state variable K1 or K2 is monotonically increased, the amplitude state variable is set when the bus current ripple during sine wave modulation exceeds the bus current ripple during two-phase modulation.
The power converter device according to any one of claims 6 to 8.
前記振幅状態変数閾値Kth2は、
前記振幅状態変数K1またはK2を単調増加させた場合に、二相変調時の母線電流リップルが三次高調波重畳時の母線電流リップルを超えるときの振幅状態変数に設定される、
請求項6から9までのいずれか1項に記載の電力変換装置。
The amplitude state variable threshold value Kth2 is
When the amplitude state variable K1 or K2 is monotonically increased, the amplitude state variable is set when the bus current ripple during two-phase modulation exceeds the bus current ripple during superposition of the third harmonic.
The power conversion device according to any one of claims 6 to 9.
前記振幅状態変数閾値Kth1およびKth2は、
前記交流回転機の力率に基づいて設定される、
請求項6から10までのいずれか1項に記載の電力変換装置。
The amplitude state variable thresholds Kth1 and Kth2 are
Set based on the power factor of the AC rotating machine,
The power converter device according to any one of claims 6 to 10.
前記振幅状態変数閾値Kth3およびKth4は、
前記交流回転機の力率に基づいて設定される、
請求項7または8に記載の電力変換装置。
The amplitude state variable thresholds Kth3 and Kth4 are
Set based on the power factor of the AC rotating machine,
The power conversion device according to claim 7.
前記第1の電力変換器と前記第1の3相巻線の間に設けられ、前記第1の3相巻線を流れる電流を検出する第1の電流検出器と、
前記第2の電力変換器と前記第2の3相巻線の間に設けられ、前記第2の3相巻線を流れる電流を検出する第2の電流検出器と
をさらに備えた、
請求項1から12までのいずれか1項に記載の電力変換装置。
A first current detector provided between the first power converter and the first three-phase winding for detecting a current flowing through the first three-phase winding;
A second current detector that is provided between the second power converter and the second three-phase winding and that detects a current flowing through the second three-phase winding.
The power conversion device according to any one of claims 1 to 12.
前記第1の電力変換器の高電位側スイッチング素子または低電位側スイッチング素子に直列に接続され、前記第1の3相巻線を流れる電流を検出する第1の電流検出器と、
前記第2の電力変換器の高電位側スイッチング素子または低電位側スイッチング素子に直列に接続された、前記第2の3相巻線を流れる電流を検出する第2の電流検出器を
さらに備え、
前記第1の電圧飽和判定器および前記第2の電圧飽和判定器は、
前記第1の電流検出器および前記第2の電流検出器における電流検出が可能な変調率の大きさに基づいて前記判定を行う、
請求項1から4までのいずれか1つに記載の電力変換装置。
A first current detector that is connected in series to a high-potential side switching element or a low-potential side switching element of the first power converter and that detects a current flowing through the first three-phase winding;
A second current detector connected to the high-potential side switching element or the low-potential side switching element of the second power converter in series, for detecting a current flowing through the second three-phase winding,
The first voltage saturation determiner and the second voltage saturation determiner are
The determination is performed based on the magnitude of the modulation rate at which the current can be detected by the first current detector and the second current detector.
The power conversion device according to any one of claims 1 to 4.
請求項1から14までのいずれか1項に記載の電力変換装置を備えた発電電動機の制御装置。   A control device for a generator-motor, comprising the power converter according to any one of claims 1 to 14. 請求項1から14までのいずれか1項に記載の電力変換装置を備えた電動パワーステアリング装置。   An electric power steering device comprising the power conversion device according to any one of claims 1 to 14.
JP2018230570A 2018-12-10 2018-12-10 Power conversion device, generator motor control device, and electric power steering device Active JP6697788B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018230570A JP6697788B1 (en) 2018-12-10 2018-12-10 Power conversion device, generator motor control device, and electric power steering device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018230570A JP6697788B1 (en) 2018-12-10 2018-12-10 Power conversion device, generator motor control device, and electric power steering device

Publications (2)

Publication Number Publication Date
JP6697788B1 true JP6697788B1 (en) 2020-05-27
JP2020096399A JP2020096399A (en) 2020-06-18

Family

ID=70776006

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018230570A Active JP6697788B1 (en) 2018-12-10 2018-12-10 Power conversion device, generator motor control device, and electric power steering device

Country Status (1)

Country Link
JP (1) JP6697788B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112003502A (en) * 2020-09-14 2020-11-27 苏州汇川技术有限公司 Carrier phase-shifting control method and system and automobile motor controller

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4266567A4 (en) * 2020-12-15 2024-01-24 Mitsubishi Electric Corporation Power conversion device
JP7191176B1 (en) 2021-10-12 2022-12-16 三菱電機株式会社 Power conversion device, generator motor control device, and electric power steering device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4345015B2 (en) * 2005-02-16 2009-10-14 株式会社デンソー Inverter control system
JP5354369B2 (en) * 2009-09-09 2013-11-27 株式会社デンソー Power converter
JP4941686B2 (en) * 2010-03-10 2012-05-30 株式会社デンソー Power converter
JP5574182B2 (en) * 2010-11-30 2014-08-20 アイシン・エィ・ダブリュ株式会社 Drive control device
JP5333422B2 (en) * 2010-12-07 2013-11-06 株式会社デンソー Power converter

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112003502A (en) * 2020-09-14 2020-11-27 苏州汇川技术有限公司 Carrier phase-shifting control method and system and automobile motor controller
CN112003502B (en) * 2020-09-14 2022-07-26 苏州汇川技术有限公司 Carrier phase-shifting control method and system and automobile motor controller

Also Published As

Publication number Publication date
JP2020096399A (en) 2020-06-18

Similar Documents

Publication Publication Date Title
JP5471259B2 (en) Control device
JP6699348B2 (en) Power converter control device
JP5689557B2 (en) Power converter
JP6250221B2 (en) Power converter
JP6372497B2 (en) Inverter control device
JP6390489B2 (en) Inverter control device
JP6697788B1 (en) Power conversion device, generator motor control device, and electric power steering device
JP6893946B2 (en) Power converter, generator motor control device, and electric power steering device
JPWO2019008676A1 (en) Inverter device and electric power steering device
US20200036316A1 (en) Control device for power converter
JP6742393B2 (en) Electric power conversion device, generator motor control device, and electric power steering device
JP2021112072A (en) Rotary electric machine control apparatus
JP6712096B2 (en) Electric power converter and electric power steering device
JP7269576B2 (en) Rotating electric machine controller
JP6732063B1 (en) Electric power conversion device, generator motor control device, and electric power steering device
CN111034001B (en) Power conversion device and electric power steering device
JP7144903B1 (en) Power conversion device, generator motor control device, and electric power steering device
JP7191176B1 (en) Power conversion device, generator motor control device, and electric power steering device
JP6923041B2 (en) Power converter control device
WO2023073823A1 (en) Control device of rotating machine, and electric power steering device
WO2024157363A1 (en) Electric motor control device and electric motor control method
JP5558057B2 (en) Power converter
Saeidabadi et al. Simplified Model Predictive Control for a Five-Phase PMSM Using Four-Leg Inverter
Brueske et al. PWM modulation for a three-level inverter with neutral-point balancing for a permanent magnet synchronous machine

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181210

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200303

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200324

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200421

R150 Certificate of patent or registration of utility model

Ref document number: 6697788

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111