JP6692646B2 - Semiconductor light emitting device and quality control method for wafer including the device structure - Google Patents
Semiconductor light emitting device and quality control method for wafer including the device structure Download PDFInfo
- Publication number
- JP6692646B2 JP6692646B2 JP2016007705A JP2016007705A JP6692646B2 JP 6692646 B2 JP6692646 B2 JP 6692646B2 JP 2016007705 A JP2016007705 A JP 2016007705A JP 2016007705 A JP2016007705 A JP 2016007705A JP 6692646 B2 JP6692646 B2 JP 6692646B2
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- wafer
- semiconductor light
- emitting device
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 109
- 238000003908 quality control method Methods 0.000 title claims description 14
- 230000002950 deficient Effects 0.000 claims description 38
- 238000000034 method Methods 0.000 claims description 37
- 239000000758 substrate Substances 0.000 claims description 19
- 239000000523 sample Substances 0.000 claims description 18
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 150000004767 nitrides Chemical class 0.000 claims description 6
- 238000007726 management method Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 71
- 230000006866 deterioration Effects 0.000 description 17
- 230000000052 comparative effect Effects 0.000 description 6
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 230000003287 optical effect Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000011156 evaluation Methods 0.000 description 3
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000005253 cladding Methods 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Led Devices (AREA)
Description
本発明は、紫外線の発光ピーク波長を有する半導体発光素子および該発光素子構成を含むウェハにおける、発光素子の不良品を除去するウェハの品質管理方法に関する。 The present invention relates to a semiconductor light emitting element having an emission peak wavelength of ultraviolet rays and a wafer quality control method for removing defective light emitting elements in a wafer including the light emitting element structure.
図１に、一般的な半導体発光素子の構成を複数含むウェハの模式図（ウェハを上面から見た際の上面図）を示した。また、図２に、ウェハの一構成要素である半導体発光素子８の典型的模式構造を示した。図２は、半導体発光素子の上面図であり、図３は図２のＡ−Ａ線断面図を示した。
FIG. 1 shows a schematic view of a wafer including a plurality of general semiconductor light emitting device configurations (a top view when the wafer is viewed from above). Further, FIG. 2 shows a typical schematic structure of the semiconductor
半導体発光素子８は、基板１の一表面側にｎ型層２、活性層３およびｐ型層４を含む積層体が形成された積層半導体層からなり、その積層半導体層の一部にメサ構造５を形成したものが知られている。メサ構造５は、基板１の一表面側にｎ型層２、活性層３およびｐ型層４を含む積層半導体層を形成した後に、エッチング等により積層構造の一部を除去し、ｎ型層２の一部を露出させて形成される。つまり、活性層３およびｐ型層４を含む台地状の部分（メサ）を残存させることによりメサ構造５が形成される。露出したｎ型層２の表面にはｎ電極６が形成され、ｐ型層４の表面にはｐ電極７が形成される。
The semiconductor
上記半導体発光素子は、n電極−p電極間へ通電することで発光する。しかしながら、製造した素子全てが正常に発光するわけではない。また、製造直後は正常に発光するものでも、連続通電時に故障するものもある。さらに、同一ウェハ内において、正常な発光素子と比べて電圧が異常に高いものや出力が異常に低い不良品が存在する事もある。そのため、このような不良品を効率的に除去する必要があった。 The semiconductor light emitting element emits light by energizing between the n electrode and the p electrode. However, not all manufactured devices emit light normally. In addition, there are some that emit light normally immediately after manufacturing and one that fails during continuous energization. Further, in the same wafer, there may be a defective product having an abnormally high voltage or an abnormally low output as compared with a normal light emitting element. Therefore, it is necessary to efficiently remove such defective products.
例えば、安定した半導体（装置）を製造するため、様々な方法が検討されている。具体的には、半導体装置をバーンイン（光出力の初期変動を除去する手法）するための装置が知られている（例えば、特許文献１参照）。特許文献１のように、複数の半導体装置を同時に連続通電することで、バーンインを行うとともに前述した不良品を除去する事が可能である。しかし、半導体素子がウェハ状の場合は連続通電が困難であるため、バーンインを行うためには半導体素子をパッケージ化する必要がある。この場合、パッケージ化による工程数およびコストの増加が懸念される。 For example, various methods have been studied in order to manufacture a stable semiconductor (device). Specifically, there is known a device for burn-in (a method of removing an initial fluctuation of light output) of a semiconductor device (see, for example, Patent Document 1). As described in Patent Document 1, it is possible to carry out burn-in and remove the defective product described above by continuously and simultaneously energizing a plurality of semiconductor devices. However, since continuous energization is difficult when the semiconductor element is in the form of a wafer, it is necessary to package the semiconductor element in order to perform burn-in. In this case, there is concern that the number of steps and the cost may increase due to packaging.
また、半導体素子に対して正極性および負極性のパルス電圧を印加する事でバーンインを行う方法も知られている（例えば、特許文献２参照）。本手法は、プローブを用いているため、パッケージ化の必要なく、ウェハ状の半導体素子へ直接通電することが可能である。しかし、負極性の電圧印加は劣化を引き起こすため、半導体発光素子へは適用できない。 Further, a method of performing burn-in by applying positive and negative pulse voltages to a semiconductor element is also known (for example, see Patent Document 2). Since this method uses a probe, it is possible to directly energize a semiconductor element on a wafer without packaging. However, application of a negative voltage causes deterioration and cannot be applied to semiconductor light emitting devices.
半導体発光素子では、短波の発光ピーク波長を実現するためには、発光素子の構成要素である半導体層に抵抗の高い材料を用いる必要がある。特に、波長が２００〜３５０ｎｍである深紫外の発光素子は、半導体層の抵抗が高く、それによって半導体層と電極間の接触抵抗も高くなる。また、より短波ほど内部量子効率（注入電力に対する発光に寄与する電力の割合）は低い。このため、深紫外の発光素子は、高い抵抗成分および低い内部量子効率によって発熱しやすい。このような理由から、発光素子では、バーンイン条件によって素子の破損や電極の劣化などの発熱を起因とした様々な不具合が生じる。よって、特許文献２は発光素子へそのまま適用できるものではなく、上記の発光素子の性質を勘案したバーンイン条件を見出す必要があった。
In a semiconductor light emitting device, in order to realize a short-wave emission peak wavelength, it is necessary to use a material having high resistance for a semiconductor layer that is a constituent element of the light emitting device. In particular, a deep-ultraviolet light emitting device having a wavelength of 200 to 350 nm has a high resistance of the semiconductor layer, which also increases the contact resistance between the semiconductor layer and the electrode. In addition, the shorter the wavelength, the lower the internal quantum efficiency (the ratio of the power contributing to light emission to the injected power). Therefore, the deep ultraviolet light emitting element is likely to generate heat due to its high resistance component and low internal quantum efficiency. For these reasons, the light-emitting device has various problems due to heat generation such as damage to the device and deterioration of electrodes depending on burn-in conditions. Therefore,
したがって、本発明の目的は、工程数やコストが増加することなく、発光素子における不良品を除去できる方法を提供することにある。特に、印加電流および印加時間の制御により発熱を制御することで、発光素子の特性低下を起こすことなく不良品を効果的に除去できる方法を提供することにある。 Therefore, an object of the present invention is to provide a method capable of removing a defective product in a light emitting element without increasing the number of steps or the cost. In particular, it is an object of the present invention to provide a method capable of effectively removing defective products by controlling heat generation by controlling applied current and applied time without deteriorating the characteristics of the light emitting element.
本発明者等は、上記課題を解決するため、鋭意検討を行った。そして、ウェハの段階で品質を管理するテスト、例えば、プローブテスト（プローブ（針）をウェハに接触させ、該プローブからウェハに電流を流し、ウェハの品質を管理する方法）において、パルス電圧の印加条件（電流を流す条件）を調整することにより、ウェハの状態で不良品を省くことができるのではないかと考えた。そこで、プローブテスタを用いてパルス電圧の印加条件について、様々な検討を行った結果、特定の条件下で処理をすることにより、半導体発光素子の不良品を効率良く除去できることを見出し、本発明を完成するに至った。特に、抵抗が高い半導体発光素子に対して適した方法であることも見出し、本発明を完成するに至った。 The present inventors diligently studied to solve the above problems. Then, in a test for controlling the quality at the wafer stage, for example, a probe test (a method in which a probe (needle) is brought into contact with the wafer and a current is passed from the probe to the wafer to control the quality of the wafer), pulse voltage is applied. We wondered if defective products could be omitted in the wafer state by adjusting the conditions (conditions for passing current). Therefore, as a result of various studies on the application condition of the pulse voltage using the probe tester, it was found that defective products of the semiconductor light emitting device can be efficiently removed by performing the treatment under specific conditions, and the present invention It came to completion. In particular, they have found that the method is suitable for a semiconductor light emitting device having high resistance, and completed the present invention.
すなわち、第１の発明は、半導体発光素子の構成を複数含むウェハのプローブテストを行い、該ウェハの品質を管理する方法において、該半導体発光素子を駆動する際の電流値よりも高い正極性の電流値を該ウェハに印加する印加工程、及び該ウェハへの印加を停止し、そのまま保持する停止工程を含み、前記印加工程と前記停止工程とを繰り返し行い、停止工程を行った後の該半導体発光素子の通電状態を確認することにより、該ウェハ中の不良な半導体発光素子を検出するウェハの品質管理方法である。 That is, a first aspect of the present invention is a method of performing a probe test on a wafer including a plurality of semiconductor light emitting device configurations to control the quality of the wafer, which has a positive polarity higher than a current value when the semiconductor light emitting device is driven. The semiconductor device after applying a current value to the wafer and a stopping step of stopping the application of the current to the wafer and holding the current value as it is, repeating the applying step and the stopping step, and performing the stopping step. This is a wafer quality control method for detecting defective semiconductor light emitting elements in the wafer by confirming the energization state of the light emitting elements.
第１の発明においては、より確実に不良品を除去するためには、半導体発光素子を駆動する際の電流値の２倍以上６倍以下であることが好ましい。 In the first invention, in order to more reliably remove defective products, it is preferable that the current value is 2 times or more and 6 times or less of the current value when driving the semiconductor light emitting element.
さらには、ウェハから製造される半導体発光素子の生産性を考慮すると、前記印加工程において、各印加工程における印加時間が１００ミリ秒（以下「ｍｓ」と表記する場合もある）以下であることが好ましい。また、かつ前記停止工程において、各停止工程における保持時間が１００マイクロ秒（以下「μｓ」と表記する場合もある）以上であることが好ましい。 Further, in consideration of the productivity of the semiconductor light emitting device manufactured from the wafer, in the applying step, the applying time in each applying step is 100 milliseconds (hereinafter sometimes referred to as “ms”) or less. preferable. In addition, in the stopping step, the holding time in each stopping step is preferably 100 microseconds (hereinafter sometimes referred to as “μs”) or more.
また、過剰に不良品を発生させず、半導体発光素子の生産性をより向上するためには、全印加工程における印加時間の総時間（全印加工程において印加した時間の合計時間（総印加時間））と、全停止工程における保持時間の総時間（全停止工程において保持した時間の合計時間（総保持時間））との和を１０秒以下とすることが好ましい。 Further, in order to further improve the productivity of the semiconductor light emitting device without excessively generating defective products, the total time of application times in all application steps (total time of application times in all application steps (total application time)) ) And the total holding time in all the stopping steps (total holding time in all stopping steps (total holding time)) is preferably 10 seconds or less.
以上のような方法は、半導体発光素子の発光ピーク波長が２００〜３５０ｎｍの範囲にある、比較的、抵抗の高い半導体発光素子に好適である。 The method as described above is suitable for a semiconductor light emitting device having a relatively high resistance in which the emission peak wavelength of the semiconductor light emitting device is in the range of 200 to 350 nm.
第２の発明は、上記方法でウェハの品質管理方法を行った後、該ウェハ中の不良な半導体発光素子を選別し、良品の半導体発光素子を取出すことを特徴とする半導体発光素子の製造方法である。 A second invention is a method for manufacturing a semiconductor light emitting device, which comprises performing a wafer quality control method by the above method, selecting defective semiconductor light emitting devices in the wafer, and taking out a good semiconductor light emitting device. Is.
本発明では、ウェハの品質管理方法にプローブテスタを用いている。これにより、半導体発光素子をパッケージ化する前に不良品を省くことができるため、工程数の抑制およびコストの低下が可能となる。条件を最適化すれば、バーイン装置による品質管理を行わなくとも、不良品を省くことが可能となる。 In the present invention, the probe tester is used for the wafer quality control method. As a result, defective products can be omitted before packaging the semiconductor light emitting device, so that the number of steps can be suppressed and the cost can be reduced. If the conditions are optimized, defective products can be omitted without quality control by the burn-in device.
また、パルス印加において、１回の印加工程（各印加工程）における印加時間を１００ｍｓ以下、１回の停止工程（各停止工程）における停止時間を１００μｓ以上、総印加時間と総保持時間との合計時間を１０ｓ以下、印加電流値を２〜６倍とすることにより、半導体発光素子の不良品をより効率よく除去することができ、使用可能な半導体発光素子を想定以上に劣化させることもない。 Further, in pulse application, the application time in one application step (each application step) is 100 ms or less, the stop time in one stop step (each stop step) is 100 μs or more, and the total application time and total holding time are total. By setting the time to 10 seconds or less and the applied current value to 2 to 6 times, defective semiconductor light emitting devices can be removed more efficiently, and usable semiconductor light emitting devices are not deteriorated more than expected.
そして、この方法は、比較的抵抗が高い２００〜３５０ｎｍに発光ピーク波長を有する紫外発光素子に適している。 This method is suitable for an ultraviolet light emitting device having a relatively high resistance and an emission peak wavelength in the range of 200 to 350 nm.
以下、本発明の実施の形態について適宜図面を参照して説明する。ただし、以下に説明する発光素子は、本発明の技術思想を具体化した一例であって、本発明を限定しない。たとえば、以下に記載されている構成要素の寸法、材質、形状、その相対的配置等は特定的な記載がない限りは、本発明の範囲をそれのみに限定する趣旨ではなく、単なる説明例にすぎない。なお、各図面が示す部材の大きさや位置関係等は、説明を明確にするため誇張していることがある。先ず、本発明の方法が適用できる半導体発光素子の構造について説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings as appropriate. However, the light emitting element described below is an example embodying the technical idea of the present invention and does not limit the present invention. For example, unless otherwise specified, the dimensions, materials, shapes, relative arrangements, and the like of the components described below are not intended to limit the scope of the present invention thereto, but are merely examples of explanation. Only. The sizes and positional relationships of members shown in the drawings may be exaggerated for clarity of explanation. First, the structure of a semiconductor light emitting device to which the method of the present invention can be applied will be described.
＜半導体発光素子＞
典型的な半導体発光素子８は、図３に示したように、基板２と、ｎ型層３、活性層４およびｐ型層５を含むメサ構造６（積層半導体層）と、ｎ電極７およびｐ電極８とを有する。以下に、これらについて非限定的な典型例（発光ピーク波長が２００〜３５０ｎｍの範囲にある半導体発光素子）を説明する。
<Semiconductor light emitting device>
As shown in FIG. 3, a typical semiconductor
＜基板＞
基板１は、公知のものを使用できる。具体的には、III族窒化物半導体結晶をその表面にエピタキシャル成長でき、紫外線を透過する基板であることが好ましい。基板１に用いられる材料としては、例えば、サファイア、ＳｉＣ（炭化ケイ素）、ＡｌＮ（窒化アルミニウム）、Ｓｉ（シリコン）などが挙げられる。中でもｃ面を主面とするＡｌＮ単結晶基板が好ましい。
<Substrate>
A known substrate can be used as the substrate 1. Specifically, the substrate is preferably a substrate on which a group III nitride semiconductor crystal can be epitaxially grown and which transmits ultraviolet rays. Examples of the material used for the substrate 1 include sapphire, SiC (silicon carbide), AlN (aluminum nitride), Si (silicon), and the like. Of these, an AlN single crystal substrate having the c-plane as the main surface is preferable.
＜積層半導体層＞
積層半導体層（メサ構造５を含む素子の主要部）は、図３に示すように基板２上に形成され、ｎ型層３、活性層４ならびにｐ型層５（ｐ型クラッド層およびｐ型コンタクト層からなる層）がこの順で積層されてなる。
<Laminated semiconductor layer>
The laminated semiconductor layer (the main part of the device including the mesa structure 5) is formed on the
積層半導体層を構成する各層は、ＡｌｘIｎｙＧａｚＮ（ｘ、ｙ、ｚは、０＜ｘ≦１．０、０≦ｙ≦０．１、０≦ｚ＜１．０を満たす有理数とし、ｘ＋ｙ＋ｚ＝１．０である）で構成されるIII族窒化物半導体であることが好ましい。また、好ましくは不純物を含む層であってもよい。不純物は、ｎ型層ではＳｉ、Ｇｅなどが挙げられ、ｐ型層ではMgなどが挙げられる。活性層４は、井戸層と、前記井戸層よりもバンドギャップエネルギーの大きい障壁層との積層構造からなる。ｐ型層５は、ｐ型クラッド層およびｐ型コンタクト層で構成される。各層は、ＭＯＣＶＤ法により製造できる。
Each layer forming the laminated semiconductor layer is an AlxInyGazN (x, y, z are rational numbers satisfying 0 <x ≦ 1.0, 0 ≦ y ≦ 0.1, 0 ≦ z <1.0, and x + y + z = 1. It is preferably a group III nitride semiconductor composed of 0). Further, it may be preferably a layer containing impurities. The impurities include Si and Ge in the n-type layer, and Mg in the p-type layer. The active layer 4 has a laminated structure of a well layer and a barrier layer having a bandgap energy larger than that of the well layer. The p-
＜n電極およびｐ電極＞
図３に示すように、ｎ電極７はｎ型層２の露出面に、ｐ電極８はメサ構造６のｐ型層５上に形成される。両電極のパターンニングは、リフトオフ法を用いて実施することができる。両電極金属を堆積する手法としては、例えば、真空蒸着、スパッタリング、化学気相成長法等が挙げられる。両電極に用いられる材料は、公知の材料から選択することができる。例えば、n電極ではＴｉ、Ａｌ、Ｒｈ、Ｃｒ、Ｉｎ、Ｎｉ、ＰｔおよびＡｕなどが、p電極ではＮｉ、Ｃｒ、Ａｕ、Ｍｇ、Ｚｎ、ＰｄおよびＰｔなどが挙げられる。ｎ電極は、これらの金属の合金または酸化物を含む単層、または多層構造であってもよい。
<N electrode and p electrode>
As shown in FIG. 3, the n-
本発明の方法は、以上のような層構成であって、発光ピーク波長が２００〜３５０ｎｍの範囲にあるIII族窒化物半導体発光素子に対して、好適に採用できる。すなわち、上記III族窒化物半導体素子は、３５０ｎｍを超える発光ピーク波長の発光素子、例えば、可視光領域の発光素子よりも、各層の組成の影響により抵抗が高く、内部量子効率も低い傾向にあり、発熱しやすい。そして、印加電流値や印加時間を適切に設定しないと、過度な負荷によって発光素子の特性低下や劣化を招く。そのため、下記に詳述する本発明の方法が好適に採用できる。 The method of the present invention can be suitably applied to a group III nitride semiconductor light emitting device having the above-mentioned layer structure and an emission peak wavelength in the range of 200 to 350 nm. That is, the group III nitride semiconductor device tends to have a higher resistance due to the composition of each layer and a lower internal quantum efficiency than a light emitting device having an emission peak wavelength of more than 350 nm, for example, a light emitting device in the visible light region. , Easy to heat up. If the applied current value and the applied time are not properly set, the characteristics of the light emitting element are deteriorated or deteriorated due to an excessive load. Therefore, the method of the present invention described in detail below can be preferably adopted.
＜半導体発光素子の構成を複数含むウェハの製造＞
以上のような半導体発光素子の構成を複数含むのがウェハである。そのため、ウェハを製造するためには、先ず、面積の大きい基板上の一面にMOCVD法により積層半導体層（n型層、活性層、p型層）を形成する。この積層半導体層上に、同一の形状を有する複数のマスクパターンを等間隔に形成する。この単一のマスクパターンが、後の工程で単一の半導体発光素子の構成となる。その後エッチングにより、マスクが形成されていない領域のｐ型層および活性層がエッチングされる。これにより、同一の形状を有する複数の積層半導体層（ｐ型層および活性層から成る）がウェハ一面に台地状に形成される。次に、エッチングマスクを取り除いた後、ｎ型層上にｎ電極をｐ型層の上にｐ電極をそれぞれ形成する。以上の工程により、ｎ電極からｐ電極までを１つの半導体発光素子とした、半導体発光素子の構成が基板上に複数形成される。ウェハ製造用に用いた基板の面積にもよるが、通常、ウェハの面積が４．２ｃｍ２であれば、１のウェハに１００〜１０００個単位の半導体発光素子が形成される。
図１に半導体発光素子の構成を複数含むウェハを上からみた際の図面を示す。
<Manufacture of a wafer including a plurality of semiconductor light emitting device configurations>
A wafer includes a plurality of semiconductor light emitting device configurations as described above. Therefore, in order to manufacture a wafer, first, a laminated semiconductor layer (n-type layer, active layer, p-type layer) is formed on one surface of a substrate having a large area by the MOCVD method. On this laminated semiconductor layer, a plurality of mask patterns having the same shape are formed at equal intervals. This single mask pattern constitutes a single semiconductor light emitting device in a later step. Then, by etching, the p-type layer and the active layer in the region where the mask is not formed are etched. As a result, a plurality of laminated semiconductor layers (consisting of the p-type layer and the active layer) having the same shape are formed like a plateau on the entire surface of the wafer. Next, after removing the etching mask, an n electrode is formed on the n-type layer and a p-electrode is formed on the p-type layer. Through the above steps, a plurality of semiconductor light emitting element structures, each including the n electrode to the p electrode as one semiconductor light emitting element, are formed on the substrate. Although it depends on the area of the substrate used for manufacturing the wafer, usually, if the area of the wafer is 4.2 cm 2 , 100 to 1000 units of semiconductor light emitting elements are formed on one wafer.
FIG. 1 shows a view of a wafer including a plurality of semiconductor light emitting device configurations as viewed from above.
＜ウェハの品質管理方法＞
本発明の特徴は、上記のように製造したウェハにおいて、プローブ（針）をウェハ内の半導体発光素子に接触させて、プローブから該発光素子に電流を流す条件（パルス電圧の印加条件）を調整することにより、ウェハの状態で発光素子の不良品を見極めることにある。本発明の方法は、印加を行う印加工程、及び電流の印加を停止して一定時間保持する停止工程（すなわち、電流を印加した後、印加をやめる、いわゆるパルス電圧（電流）のウェハへの印加を停止する工程）を含む。
<Wafer quality control method>
The feature of the present invention is that, in the wafer manufactured as described above, the probe (needle) is brought into contact with the semiconductor light emitting element in the wafer, and the condition for applying a current from the probe to the light emitting element (pulse voltage application condition) is adjusted. By doing so, the defective product of the light emitting element can be identified in the wafer state. The method of the present invention includes an applying step of applying an electric current, and a stopping step of stopping the application of an electric current and holding it for a certain period of time (that is, applying an electric current, then stopping the application, that is, applying a so-called pulse voltage (current) to a wafer). The process of stopping) is included.
通常、ウェハの各半導体発光素子に対して行うプローブテストは、プローブテスタといわれる装置を用いて行う。プローブテスタは、半導体発光素子の光出力や波長などを計測する光学的特性評価装置、半導体発光素子の電圧や電流などを計測する電気的特性評価装置、および計測結果を処理する制御装置（パソコン；ＰＣ）を備える。プローブテスタと半導体発光素子との間は、金属製のプローブにより接続されており、プローブを通して電圧を印加することで半導体発光素子の電気的および光学的特性の評価を行う。この時、得られた電気的あるいは光学的特性について、ＰＣを用いてウェハ内の半導体発光素子の良品・不良品の判断を行う。以下、各工程について説明する。 Usually, a probe test performed on each semiconductor light emitting element on a wafer is performed using an apparatus called a probe tester. The probe tester is an optical characteristic evaluation device that measures the optical output and wavelength of the semiconductor light emitting device, an electrical characteristic evaluation device that measures the voltage and current of the semiconductor light emitting device, and a control device (personal computer; PC). A probe made of metal is connected between the probe tester and the semiconductor light emitting element, and electric and optical characteristics of the semiconductor light emitting element are evaluated by applying a voltage through the probe. At this time, with respect to the obtained electrical or optical characteristics, a PC is used to judge whether the semiconductor light emitting element in the wafer is a good product or a defective product. Hereinafter, each step will be described.
＜印加工程＞
本発明においては、ウェハ内の各半導体発光素子に、実際に駆動する際の電流値よりも高い正極性の電流値を該ウェハに印加する印加工程を含む。半導体発光素子は、その用途に応じて、駆動する電流値（以下、実電流値とする場合もある）が決まっている。本発明においては、印加工程において、この実電流値よりも高い正極性の電流値を印加する。負極性の電流を印加すると、半導体発光素子が容易に劣化してしまうため好ましくない。
<Applying process>
The present invention includes an applying step of applying to each semiconductor light emitting element in the wafer a positive current value higher than the current value at the time of actual driving. The semiconductor light emitting element has a predetermined current value (hereinafter, may be referred to as an actual current value) to be driven according to its application. In the present invention, in the applying step, a positive current value higher than the actual current value is applied. Applying a negative current is not preferable because the semiconductor light emitting device is easily deteriorated.
また、この印加工程においては実電流値よりも高い電流値を印加する必要がある。高い電流値を印加することにより、不良品（連続通電試験により劣化する発光素子）を効率よく除去することができる。実電流値以下の電流値で印加すると、不良品の除去効果が低減する。発光素子の歩留り、および不良品の除去効果を考慮すると、印加する電流値は、実電流値の２倍以上６倍以下とすることが好ましい。さらに、印加する電流値を実電流値の２倍以上６倍以下にすることで、出力が低いものや電圧が高い異常な素子を意図的に劣化させて、除去効率を高くすることができる。同様に、発光素子の歩留りと不良品除去効果を考慮すると、各印加工程における印加時間（１回の印加工程における印加時間）は１００ナノ秒（以下「ｎｓ」とする場合もある）以上とすることが好ましい。また、各印加工程における印加時間の上限値は、特に制限されるものではないが、品質管理の時間を短くし、半導体発光素子の生産性、歩留まりを効率よく高めるためには、１００ｍｓ以下であることが好ましい。つまり、該印加時間を１００ｎｓ以上１００ｍｓ以下とすることにより、不良品をより効果的に除去することができ、熱的負荷の増大に伴い、不用意に歩留まりを低下させないことができる。なお、ウェハに印加する電流値は、実際に駆動する際の電流値よりも高い正極性の電流値であれば特に制限されるものではないが、品質管理の制御を容易にするためには、各印加工程において同じ電流値であることが好ましい。 Moreover, in this applying step, it is necessary to apply a current value higher than the actual current value. By applying a high current value, it is possible to efficiently remove defective products (light emitting elements that deteriorate due to the continuous current test). When applied at a current value less than the actual current value, the effect of removing defective products is reduced. Considering the yield of the light emitting element and the effect of removing defective products, the applied current value is preferably 2 times or more and 6 times or less the actual current value. Further, by setting the applied current value to 2 times or more and 6 times or less of the actual current value, an abnormal element having a low output or a high voltage can be intentionally deteriorated and the removal efficiency can be increased. Similarly, considering the yield of the light emitting element and the effect of removing defective products, the application time in each application step (application time in one application step) is 100 nanoseconds (hereinafter sometimes referred to as “ns”) or more. Preferably. The upper limit of the application time in each application step is not particularly limited, but is 100 ms or less in order to shorten the quality control time and efficiently improve the productivity and yield of the semiconductor light emitting device. Preferably. That is, by setting the application time to 100 ns or more and 100 ms or less, defective products can be more effectively removed, and the yield can be prevented from being carelessly decreased with an increase in thermal load. The current value applied to the wafer is not particularly limited as long as it is a positive current value higher than the current value when actually driven, but in order to facilitate the quality control, It is preferable that the same current value is applied in each application step.
＜停止工程＞
本発明において、該ウェハへの印加を停止し、そのまま保持する停止工程を含む。この停止工程における保持時間（各停止工程における保持時間；１回の停止工程における保持時間）は、前記印加工程の条件であれば、１００μｓ以上であることが好ましい。すなわち、１００μｓ未満では熱的負荷の増大により歩留りが低下するおそれがある。そのため、歩留まりのことを考慮すると、停止時間は１ｍｓ以上とすることがより好ましい。ただし、半導体発光素子の生産性を考慮すると、該保持時間の上限値は、１秒（１ｓ）とすることが好ましい。
<Stop process>
The present invention includes a stopping step of stopping the application to the wafer and keeping it as it is. The holding time in this stopping step (holding time in each stopping step; holding time in one stopping step) is preferably 100 μs or more under the conditions of the applying step. That is, if it is less than 100 μs, the yield may decrease due to an increase in thermal load. Therefore, considering the yield, the stop time is more preferably 1 ms or more. However, considering the productivity of the semiconductor light emitting device, the upper limit value of the holding time is preferably 1 second (1 s).
＜印加工程と停止工程の繰り返し＞
本発明においては、印加工程と停止工程とを繰り返し実施する。１回の印加工程と１回の停止工程とはセットである。つまり、初めに印加工程を行い、必ず最後は停止工程を実施する。
<Repeating the applying step and the stopping step>
In the present invention, the applying step and the stopping step are repeatedly performed. One application process and one stop process are a set. That is, the applying step is performed first, and the stopping step is always performed last.
繰り返しの回数は、半導体発光素子が使用される条件や用途等に応じて適宜決定すればよいが、上記の印加工程、停止工程を複数回繰り返すことが好ましい。複数回繰り返すことで不良品の除去効果を高めることができる。中でも、総印加時間と総保持時間との合計時間が１０秒以下（１０ｓ以下）となることが好ましい（以下、総印加時間と総保持時間との合計時間を、単に「総繰り返し時間」とする場合もある）。総繰り返し時間を１０秒以下とすることにより、熱的負荷を増大させることなく、不良品を効率よく除去することができる。また、総繰り返し時間の下限値は、特に制限されるものではないが、不良品を効率よく除去するためには１０ミリ秒（１０ｍｓ）とすることが好ましい。 The number of repetitions may be appropriately determined according to the conditions under which the semiconductor light emitting device is used, the application, etc., but it is preferable to repeat the application step and the stopping step a plurality of times. The effect of removing defective products can be enhanced by repeating the process a plurality of times. Above all, the total time of the total application time and the total holding time is preferably 10 seconds or less (10 seconds or less) (hereinafter, the total time of the total application time and the total holding time is simply referred to as “total repeating time”). In some cases). By setting the total repetition time to 10 seconds or less, defective products can be efficiently removed without increasing the thermal load. Although the lower limit of the total repetition time is not particularly limited, it is preferably 10 milliseconds (10 ms) in order to efficiently remove defective products.
＜通電状態の確認＞
本発明の方法では、繰り返し工程後のウェハにおける各半導体発光素子の通電状態を確認して不良品を見つける。通電方法、および良品・不良品の判定方法は、半導体発光素子を使用する用途に応じて適宜決定すればよく、特に制限されるものではない。例えば、−５Ｖ印加時の電流値が−１μＡ以下であり、３Ｖ印加時の電流値が１０μＡ以下のものを良品として判断することができる。
<Checking the energized state>
According to the method of the present invention, the defective state is found by checking the energization state of each semiconductor light emitting element in the wafer after the repeated steps. The energization method and the non-defective / defective determination method may be appropriately determined according to the use of the semiconductor light emitting element, and are not particularly limited. For example, it is possible to determine that the current value when -5 V is applied is -1 μA or less and the current value when 3 V is applied is 10 μA or less is a good product.
このようにすれば、ウェハ状態のままで半導体発光素子の不良品を見つけることができる。本発明においては、上記方法でウェハ中の不良品部分の半導体発光素子を見つけておき、該ウェハを切断して各構成単位の半導体発光素子とした際に、不良品の半導体発光素子を除去することにより、生産性を向上できる。 In this way, defective semiconductor light emitting devices can be found in the wafer state. In the present invention, the defective semiconductor light emitting element is found in advance in the wafer by the above method, and the defective semiconductor light emitting element is removed when the wafer is cut into semiconductor light emitting elements of each structural unit. As a result, productivity can be improved.
＜半導体発光素子の製造＞
上記半導体発光素子の構成を含むウェハを製造し、上記印加工程・停止工程を行い、通電状態を確認して品質管理を行った後、スクライビング、ダイシング、レーザ溶断など、公知の発光素子製造方法を適宜用いて、ウェハから半導体発光素子を製造する。この際、基板の下面を研削または研磨することにより、透光性基板の厚みを薄くして透過率を向上させることもできる。
<Manufacture of semiconductor light emitting device>
After manufacturing a wafer including the configuration of the semiconductor light emitting device, performing the applying step and the stopping step, confirming the energization state and performing quality control, scribing, dicing, laser fusing, and other known light emitting element manufacturing methods. A semiconductor light emitting device is manufactured from a wafer by using it appropriately. At this time, by grinding or polishing the lower surface of the substrate, it is possible to reduce the thickness of the translucent substrate and improve the transmittance.
以下、実施例を挙げて本発明を詳細に説明するが、本発明は以下の実施例に限定されるものではない。 Hereinafter, the present invention will be described in detail with reference to examples, but the present invention is not limited to the following examples.
実施例１
＜ウェハの製造＞
ＭＯＣＶＤ法を用いて、ＡｌＮ基板上に、ｎ型層（Ａｌ０．７Ｇａ０．３Ｎ）、活性層（井戸層：Ａｌ０．５Ｇａ０．５Ｎ、障壁層：Ａｌ０．７Ｇａ０．３Ｎ）、ＡｌＮ層、ｐクラッド層（Ａｌ０．８Ｇａ０．２Ｎ）およびｐ−ＧａＮ層を形成した。
Example 1
<Wafer manufacturing>
An n-type layer (Al 0.7 Ga 0.3 N), an active layer (well layer: Al 0.5 Ga 0.5 N), a barrier layer: Al 0.7 Ga are formed on an AlN substrate by MOCVD. 0.3 N), an AlN layer, a p-clad layer (Al 0.8 Ga 0.2 N) and a p-GaN layer were formed.
次に、得られた半導体ウェハを活性化アニールした。次に、ｐ−ＧａＮ層上にメタルマスクを形成した後、ドライエッチングを行うことで、図３に示すようなメサ構造を形成した。その後、ｎ型層上にｎ電極（Ｔｉ２０ｎｍ/Ａｌ２００ｎｍ/Ａｕ５ｎｍ）を、ｐ型層上にｐ電極（Ｎｉ２０ｎｍ/Ａｕ５０ｎｍ）を形成した。上記の操作により、図１に示すような半導体発光素子（発光ピーク波長２６５ｎｍ）の構成を複数含むウェハを製造した。この半導体発光素子の実電流値は１５０ｍＡとした。 Next, the obtained semiconductor wafer was activated and annealed. Next, after forming a metal mask on the p-GaN layer, dry etching was performed to form a mesa structure as shown in FIG. Then, an n electrode (Ti20nm / Al200nm / Au5nm) was formed on the n-type layer, and a p-electrode (Ni20nm / Au50nm) was formed on the p-type layer. By the above operation, a wafer including a plurality of semiconductor light emitting device (emission peak wavelength 265 nm) configurations as shown in FIG. 1 was manufactured. The actual current value of this semiconductor light emitting device was 150 mA.
＜印加工程＞
このようにして製造した半導体ウェハ中の発光素子に対して、プローブテスタを用いてパルス印加を行った。プローブの片方を発光素子のn電極へ、もう片方をp電極へ接触させ、各発光素子に対して正極性パルスを印加した。印加電流は３００ｍＡとし、１回の印加時間は１ｍｓとした。
<Applying process>
Pulses were applied to the light emitting elements in the semiconductor wafer manufactured in this way using a probe tester. One of the probes was brought into contact with the n electrode of the light emitting element and the other was brought into contact with the p electrode, and a positive pulse was applied to each light emitting element. The applied current was 300 mA, and the application time for one application was 1 ms.
＜停止工程＞
上記印加工程の後、電流印加を停止する停止工程を行った。この停止工程における保持時間は、９０００μｓとした。
<Stop process>
After the applying step, a stopping step of stopping the current application was performed. The holding time in this stopping step was 9000 μs.
＜繰り返し＞
印加工程および停止工程を繰り返し行った。この時、総繰り返し時間は５ｓとした（印加工程を５００回、停止工程を５００回行った。）。
<Repeat>
The applying step and the stopping step were repeated. At this time, the total repetition time was 5 s (the applying step was performed 500 times and the stopping step was performed 500 times).
＜通電状態の確認；歩留り（％）の算出＞
繰り返し工程後のウェハに対して、３Ｖ印加した際の電流値が１０μＡ以下であり、かつ−５Ｖ印加した際の電流値が−１μＡ以下のものを良品として、良品・不良品の判別を行い、歩留り（パルス印加を行っても劣化しなかった発光素子の割合）を算出した。
<Confirmation of energization state; calculation of yield (%)>
With respect to the wafer after the repeating process, the current value when 3 V is applied is 10 μA or less, and the current value when -5 V is applied is −1 μA or less is determined as a good product, and the good product and the defective product are determined. The yield (proportion of light emitting elements that did not deteriorate even when pulse application was performed) was calculated.
＜実使用の評価：半導体発光素子の耐久性試験（劣化率の算出）＞
上記方法で通電状態を確認し、良品・不良品の目星をつけたウェハをレーザースクライブにより切断することで半導体発光素子を得た。上記通電状態の確認で良品と判断した半導体発光素子を、温度２５℃において１５０ｍＡの電流を５００時間連続して印加した際の光出力値の経時変化を測定した。本試験によって発光素子の連続通電試験における劣化率（連続通電中に光出力が急激に低下したものの割合；良品と判断したものの内、本試験で光出力が低下したものの割合）を算出した。つまり、劣化率が低ければ低いほど良品の半導体発光素子を選択できたことを示す。
<Evaluation of actual use: durability test of semiconductor light emitting device (calculation of deterioration rate)>
The energization state was confirmed by the above method, and a semiconductor light-emitting device was obtained by cutting a starred wafer of good product / defective product by laser scribing. The change over time of the optical output value was measured when a current of 150 mA was continuously applied at a temperature of 25 ° C. for 500 hours to the semiconductor light emitting device which was determined to be non-defective by checking the energized state. By this test, the deterioration rate of the light emitting device in the continuous energization test (the ratio of those whose light output drastically decreased during continuous energization; the ratio of those whose light output decreased in this test among those judged to be non-defective) was calculated. That is, the lower the deterioration rate is, the better the semiconductor light emitting element can be selected.
以上の印加工程、停止工程の条件、通電状態の確認における歩留り、耐久試験の劣化率を表１にまとめた。 Table 1 summarizes the conditions of the applying step and the stopping step, the yield in confirming the energized state, and the deterioration rate of the durability test.
実施例２〜４、比較例１
実施例１において、印加工程の印加電流を６００ｍＡ（実施例２）、９００ｍＡ（実施例３）、１０００ｍＡ（実施例４）、１５０ｍＡ（比較例１）とした以外は、実施例１と同様の方法でウェハを作製、評価し、得られた半導体発光素子の劣化率を求めた。結果を表１に示した。
Examples 2 to 4, Comparative Example 1
The same method as in Example 1 except that the applied current in Example 1 was 600 mA (Example 2), 900 mA (Example 3), 1000 mA (Example 4), and 150 mA (Comparative Example 1). A wafer was prepared and evaluated in step (1) to determine the deterioration rate of the obtained semiconductor light emitting device. The results are shown in Table 1.
印加電流値を実電流値より高くした実施例１〜４では、劣化率（良品と判断したものが劣化する割合）が比較例１（印加電流値と実電流値とが等しい）よりも低いことが明らかであった。印加電流値が高い実施例４においては、歩留り自体は低い値となったが、劣化率を０とすることができた。印加電流値と実電流値との比を２〜６倍としたものは、歩留りも高く、歩留りと劣化率とを乗じた真の不良品の割合が低いことが分かった。 In Examples 1 to 4 in which the applied current value is higher than the actual current value, the deterioration rate (the rate of deterioration of what is judged as a good product) is lower than that in Comparative Example 1 (the applied current value and the actual current value are equal). Was clear. In Example 4 in which the applied current value was high, the yield itself was low, but the deterioration rate could be zero. It was found that when the ratio of the applied current value to the actual current value was set to 2 to 6 times, the yield was high, and the ratio of true defective products obtained by multiplying the yield and the deterioration rate was low.
実施例５、６
実施例２において、各印加工程の印加時間を１００ｍｓ（実施例５）、１０００ｍｓ（実施例６）とした以外は、実施例２と同様の方法でウェハを作製、評価し、得られた半導体発光素子の劣化率を求めた。結果を表２に示した。
Examples 5 and 6
In Example 2, a wafer was prepared and evaluated in the same manner as in Example 2 except that the application time of each application step was 100 ms (Example 5) and 1000 ms (Example 6), and the obtained semiconductor light emission was performed. The deterioration rate of the device was obtained. The results are shown in Table 2.
実施例５、６のいずれの場合でも、比較例１と比較して劣化率を抑制することができた。また、印加時間を１００ｍｓ以下とすることで発光素子の歩留まりを高く保つことができた。 In any of Examples 5 and 6, the deterioration rate could be suppressed as compared with Comparative Example 1. Further, by setting the application time to 100 ms or less, the yield of the light emitting element could be kept high.
実施例７〜９
実施例２において、停止工程の保持時間を１μｓ（実施例７）、１００μｓ（実施例８）、５０００μｓ（実施例９）とした以外は、実施例２と同様の方法でウェハを作製、評価し、得られた半導体発光素子の劣化率を求めた。結果を表３に示した。
Examples 7-9
A wafer was prepared and evaluated in the same manner as in Example 2 except that the holding time in the stopping step was changed to 1 μs (Example 7), 100 μs (Example 8) and 5000 μs (Example 9) in Example 2. The deterioration rate of the obtained semiconductor light emitting device was determined. The results are shown in Table 3.
実施例７〜９のいずれの場合でも、比較例１と比較して劣化率を抑制することができた。また、保持時間を１００μｓ以上とすることで歩留まりを高く保つことができた。 In any of Examples 7 to 9, the deterioration rate could be suppressed as compared with Comparative Example 1. Further, by setting the holding time to 100 μs or more, the yield could be kept high.
実施例１０〜１２
実施例２において、総印加時間を１ｓ（実施例１０）、１０ｓ（実施例１１）、２０ｓ（実施例１２）とした以外は、実施例２と同様の方法でウェハを作製、評価し、得られた半導体発光素子の劣化率を求めた。結果を表４に示した。
Examples 10-12
In Example 2, a wafer was prepared, evaluated, and obtained in the same manner as in Example 2 except that the total application time was 1 s (Example 10), 10 s (Example 11), and 20 s (Example 12). The deterioration rate of the obtained semiconductor light emitting device was determined. The results are shown in Table 4.
実施例１０〜１２のいずれの場合でも、比較例１と比較して劣化率を抑制することができた。また、総繰り返し時間を１０ｓ以下とすることで歩留まりを高く保つことができた。 In any of Examples 10 to 12, the deterioration rate could be suppressed as compared with Comparative Example 1. Moreover, the yield could be kept high by setting the total repetition time to 10 s or less.
１ ウェハ
２ 基板
３ ｎ型層
４ 活性層
５ ｐ型層
６ メサ構造
７ ｎ電極
８ ｐ電極
９ III族窒化物半導体発光素子
1
Claims (5)
該半導体発光素子を駆動する際の電流値の２倍以上６倍以下の正極性の電流値を１００ミリ秒以下の印加時間で該ウェハに印加する印加工程と、
前記ウェハへの印加を停止し、そのまま１００マイクロ秒以上保持する停止工程と、を含み、
前記印加工程と前記停止工程とを繰り返し行い、停止工程を行った後の半導体発光素子の通電状態を確認することにより、ウェハ中の不良な半導体発光素子を検出することを特徴とするウェハの品質管理方法。 In a method of performing a probe test on a wafer including a plurality of semiconductor light emitting device configurations each having an emission peak wavelength in the range of 200 to 350 nm and controlling the quality of the wafer,
And applying step of applying to the wafer at 100 milliseconds or less application time the current value of the positive polarity 6 times or less than 2 times the current value at the time of driving the semiconductor light emitting element,
Stopping the application to the wafer and holding it for 100 microseconds or more as it is,
A wafer quality characterized by detecting a defective semiconductor light emitting element in a wafer by repeating the applying step and the stopping step and confirming the energization state of the semiconductor light emitting element after the stopping step. Management method.
前記ｎ電極が前記ｎ型層の露出面に形成され、前記ｐ電極が前記ｐ型層上に形成されていることを特徴とする請求項３に記載のウェハの品質管理方法。 The wafer quality control method according to claim 3, wherein the n-electrode is formed on an exposed surface of the n-type layer, and the p-electrode is formed on the p-type layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016007705A JP6692646B2 (en) | 2016-01-19 | 2016-01-19 | Semiconductor light emitting device and quality control method for wafer including the device structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016007705A JP6692646B2 (en) | 2016-01-19 | 2016-01-19 | Semiconductor light emitting device and quality control method for wafer including the device structure |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017130509A JP2017130509A (en) | 2017-07-27 |
| JP6692646B2 true JP6692646B2 (en) | 2020-05-13 |
Family
ID=59394992
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016007705A Active JP6692646B2 (en) | 2016-01-19 | 2016-01-19 | Semiconductor light emitting device and quality control method for wafer including the device structure |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6692646B2 (en) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5381103A (en) * | 1992-10-13 | 1995-01-10 | Cree Research, Inc. | System and method for accelerated degradation testing of semiconductor devices |
| JP2003318446A (en) * | 2002-04-25 | 2003-11-07 | Sharp Corp | Semiconductor light emitting element and its fabricating method |
| JP4528489B2 (en) * | 2003-01-27 | 2010-08-18 | 独立行政法人理化学研究所 | Ultraviolet light emitting device using p-type semiconductor |
| JP5428485B2 (en) * | 2009-04-22 | 2014-02-26 | 富士ゼロックス株式会社 | Burn-in method for surface emitting semiconductor laser device and program thereof |
| JP6183762B2 (en) * | 2014-03-06 | 2017-08-23 | パナソニックＩｐマネジメント株式会社 | Method for manufacturing ultraviolet light emitting device |
-
2016
- 2016-01-19 JP JP2016007705A patent/JP6692646B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2017130509A (en) | 2017-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8809981B2 (en) | Method for manufacturing semiconductor device and apparatus for manufacturing same | |
| KR20080087175A (en) | Semiconductor light emitting element | |
| JP2015088532A (en) | Method for manufacturing nitride semiconductor device | |
| KR102549581B1 (en) | Method for manufacturing light emitting element | |
| TW201603313A (en) | Light-emitting device and method of forming the same | |
| JP5143214B2 (en) | Semiconductor light emitting device | |
| TWI721841B (en) | Infrared LED components | |
| US11855238B2 (en) | Light emitting element | |
| JP2013239471A (en) | Method of manufacturing light-emitting diode element | |
| JP6692646B2 (en) | Semiconductor light emitting device and quality control method for wafer including the device structure | |
| JP6504194B2 (en) | Method of manufacturing light emitting device | |
| JP2009200382A (en) | Method of manufacturing semiconductor light emitting device | |
| JP5379843B2 (en) | Semiconductor light emitting device | |
| JP2011040667A (en) | N-side electrode, and nitride semiconductor light emitting element and method of manufacturing the same | |
| JP2005044954A (en) | Method of forming electrode on semiconductor substrate | |
| JP2002353570A (en) | Iii nitride-based compound semiconductor device and manufacturing method therefor | |
| JP4935591B2 (en) | Method for fabricating group III nitride semiconductor optical device and method for measuring photoluminescence spectrum | |
| JP2021170637A (en) | Method for manufacturing uv laser diode and uv laser diode | |
| JP2005229021A (en) | Semiconductor light emitting device, and manufacturing method thereof | |
| JP2011035314A (en) | Method of manufacturing gan-based led element | |
| JP2013055299A (en) | Resist removal method, restoration method and element | |
| KR20180089174A (en) | Apparatus and method for detecting surface defect of light emitting diode | |
| JP2006114824A (en) | Light-emitting diode | |
| JPH08227864A (en) | Semiconductor device provided with ohmic electrode and manufacture thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20170418 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170518 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181213 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190807 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190903 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191030 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200331 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200415 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6692646 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |