JP6686562B2 - 電力変換器の制御装置 - Google Patents

電力変換器の制御装置 Download PDF

Info

Publication number
JP6686562B2
JP6686562B2 JP2016047751A JP2016047751A JP6686562B2 JP 6686562 B2 JP6686562 B2 JP 6686562B2 JP 2016047751 A JP2016047751 A JP 2016047751A JP 2016047751 A JP2016047751 A JP 2016047751A JP 6686562 B2 JP6686562 B2 JP 6686562B2
Authority
JP
Japan
Prior art keywords
phase
command value
voltage
axis correction
current command
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016047751A
Other languages
English (en)
Other versions
JP2017163765A (ja
Inventor
マハルジャン ラクスマン
マハルジャン ラクスマン
稔久 田重田
稔久 田重田
博 篠原
博 篠原
鈴木 明夫
明夫 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2016047751A priority Critical patent/JP6686562B2/ja
Publication of JP2017163765A publication Critical patent/JP2017163765A/ja
Application granted granted Critical
Publication of JP6686562B2 publication Critical patent/JP6686562B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E40/00Technologies for an efficient electrical power generation, transmission or distribution
    • Y02E40/40Arrangements for reducing harmonics

Landscapes

  • Supply And Distribution Of Alternating Current (AREA)
  • Inverter Devices (AREA)

Description

本発明は、電力変換器の制御装置に関し、特にデルタ結線モジュラー・マルチレベル変換器(MMC:Modular Multilevel Converter)における直流電圧の制御技術に関するものである。
MMCは、近年、高圧・大容量の次世代電力変換器として注目されており、その一例であるデルタ結線MMCは、半導体スイッチのフルブリッジ回路とコンデンサとからなるコンバータセルを1個または複数段直列に接続してクラスタとし、このクラスタのデルタ結線部を三相電力系統の各相に接続して構成されている。
このデルタ結線MMCでは、各クラスタ電圧をマルチレベル波形に制御することで電力系統の高調波成分を低減可能であり、例えば、電力系統に接続されたアーク炉との間で正相無効電流及び逆相電流を制御する電圧フリッカ補償装置として利用されている。
図5は、デルタ結線MMC(以下では、単にMMCともいう)の主回路構成図である。
三相電力系統101の各相(u,v,w相)にデルタ結線部10を介して接続されるMMC100は、直列接続された3個のコンバータセル11u−j,11v−j,11w−j(ただし、j=1〜3。以下、同じ。)からなるクラスタをそれぞれ備えている。なお、Lは、各相のデルタ結線部10とコンバータセルとの間のリアクトル成分である。
コンバータセル11u−j,11v−j,11w−jは、直流コンデンサCと、この直流コンデンサCに対して並列に接続された2個の半導体スイッチ群からなるフルブリッジ回路とを備え、半導体スイッチ群は、直列接続されたIGBT等の2個の半導体スイッチにより構成されている。
図5に示すように、電力系統101の相電圧をvSu,vSv,vSwとする。なお、0点は、vSu+vSv+vSw=0となる仮想中性点である。また、電力系統101の線間電圧をvSuv,vSvw,vSwuとし、MMC100の各クラスタの出力電圧をvuv,vvw,vwuとする。
更に、電力系統101からデルタ結線部10に流入する電流をi,i,iとし、デルタ結線部10から各クラスタにそれぞれ流入する電流をiuv,ivw,iwuとする。また、各コンバータセル内の直流コンデンサCの電圧をvCju,vCjv,vCjw、各コンバータセルの出力電圧をvju,vjv,vjwとする。
MMC100の各クラスタの出力電圧vuv,vvw,vwuは、それぞれ3個のコンバータセルの出力電圧の和であるため、数式1〜数式3が成り立つ。
Figure 0006686562
Figure 0006686562
Figure 0006686562
このため、各コンバータセルの半導体スイッチをPWM(Pulse-Width Modulation)制御することで、各クラスタの出力電圧vuv,vvw,vwuを制御することができる。
ここで、電流i,i,iと電流iuv,ivw,iwuとの間には、数式4〜数式6が成り立つ。
[数4]
=iuv−iwu
[数5]
=ivw−iuv
[数6]
=iwu−ivw
このとき、3つのデルタ結線部10の間を循環する零相電流iは、数式7により表される。
Figure 0006686562
さて、図5に示したMMC100では、三相全てのコンバータセルの直流コンデンサ電圧を安定に維持する必要がある。この場合、直流コンデンサCの電圧制御は、一般的に次の3種類に分けて行われている。
(a)直流電圧一括制御
(b)直流電圧相間バランス制御
(c)直流電圧段間バランス制御
(a)の直流電圧一括制御は、全ての直流コンデンサCの電圧平均値が電圧指令値に追従するように、電力系統101の相電圧と同相成分の電流を電力系統101に流して有効電力を調整するものである。
(b)の直流電圧相間バランス制御は、各相の直流コンデンサCの電圧平均値を相間でバランスさせるものである。MMC100において、逆相電流の補償時には、定常的に零でない有効電流が各相に流入して直流コンデンサ電圧を変動させるため、このような場合に相間バランス制御は効果的である。MMC100では、デルタ結線部10間を循環する零相電流iを流すことにより、逆相電流の補償時にも、各相の交流電圧と交流電流との直交関係を保ちながら相間で直流コンデンサCの電圧をバランスさせることができる。
(c)の直流電圧段間バランス制御は、同一相のコンバータセル間の直流コンデンサ電圧をバランスさせるものである。
次に、図6はMMC100の制御ブロック図であり、特許文献1に記載されているものである。また、図7は、図6における電力制御部24のブロック図である。
以下、図6,図7を参照しつつ、従来の直流電圧一括制御、直流電圧相間バランス制御及び直流電圧段間バランス制御について説明する。
図6において、平均値制御部21及び循環電流制御部22の組み合わせにより、直流電圧相間バランス制御が行われる。平均値制御部21は、全ての直流コンデンサCの電圧平均値vCaveにu相、v相、w相の直流コンデンサCの電圧平均値vCuave,vCvave,vCwaveがそれぞれ追従するように零相電流指令値i を生成し、循環電流制御部22は、零相電流iが零相電流指令値i に追従するように第1の電圧指令値v を生成する。
また、u相バランス制御部23−u、v相バランス制御部23−v、及びw相バランス制御部23−wは、直流電圧段間バランス制御を行う。この直流電圧段間バランス制御は、各相について当該相内のコンバータセルごとに実行され、各コンバータセルの直流コンデンサCの電圧vCju,vCjv,vCjwが当該相の直流コンデンサ電圧平均値vCjaveに追従するように第2の電圧指令値vBju ,vBjv ,vBjw を生成する。
電力制御部24は、正相無効電力制御、逆相無効電力制御、有効電力制御の何れかを実行するものであり、電源側瞬時有効電力指令値p、電源側瞬時無効電力指令値q、直流コンデンサCの電圧指令値v 、電力系統101の各相電流i(i,i,i)、及び各相電圧v(vSu,vSv,vSw)に基づいて、第3の電圧指令値としての各相の出力電圧指令値vuv ,vvw ,vwu を生成する。
電力制御部24の具体的な構成は、図7に示す通りである。
この電力制御部24は、無効電力補償装置において無効電力制御、有効電力制御を行う場合に一般的なものである。特に、図7の減算手段26及びPI(比例積分)制御手段27の動作により全ての直流コンデンサCの電圧平均値vCaveを電圧指令値v に追従させるためのフィードバックループは、前述した直流電圧一括制御を行うためのものである。
また、図6の電圧指令値生成部25は、循環電流制御部22、各相のバランス制御部23−u,23−v,23−w、及び電力制御部24からそれぞれ出力される第1〜第3の電圧指令値に基づいて、u,v,w相の各コンバータセルに対する電圧指令値vju ,vjv ,vjw を生成する。
特許第5800154号公報(図1,図2,図6等)
特許文献1を含む従来の制御方法では、直流コンデンサの電圧制御として、前述したように、直流電圧一括制御、直流電圧相間バランス制御、及び直流電圧段間バランス制御をそれぞれ個別に実行している。この場合、3つの制御動作がお互いに干渉しないように、各制御部の応答の速さを適切に調整する必要がある。
ここで、直流電圧相間バランス制御に用いるフィードバック指令値は、直流電圧一括制御によって得られる全ての直流コンデンサCの電圧平均値vCaveであり、直流電圧段間バランス制御に用いるフィードバック指令値は、直流電圧相間バランス制御によって得られる各相の直流コンデンサCの電圧平均値vCjaveである。
すなわち、直流電圧一括制御によって得られる電圧平均値vCaveは、直流電圧相間バランス制御及び直流電圧段間バランス制御におけるフィードバック制御に不可欠であるため、3つの制御動作の中では、直流電圧一括制御の応答が最も速くなるように制御系を設計することが求められる。従って、図6の電力制御部24における直流電圧一括制御の応答が遅れる場合には、逆相電流の補償時に最も重要となる直流電圧相間バランス制御の応答が遅くなり、補償性能が低下するという問題があった。
そこで、本発明の解決課題は、直流電圧一括制御及び直流電圧相間バランス制御の応答を速めて補償性能を向上させた電力変換器の制御装置を提供することにある。
上記課題を解決するために、請求項1に係る発明は、
複数の半導体スイッチからなるブリッジ回路が直流コンデンサの両端に接続されたコンバータセルを1個または複数段直列に接続して一相分のクラスタを構成し、前記クラスタ同士のデルタ結線部が三相の電力系統にそれぞれ接続された電力変換器としてのモジュラー・マルチレベル変換器の制御装置であって、
各相の直流コンデンサの電圧平均値と前記各相の直流コンデンサの電圧平均値を追従させるための電圧指令値とを用いて、零相電流指令値、d軸補正電流指令値及びq軸補正電流指令値を演算する直流電圧相間バランス制御部と、
瞬時有効電力指令値、瞬時無効電力指令値、各相のクラスタに流れる電流、電力系統の線間電圧、前記零相電流指令値、前記d軸補正電流指令値及び前記q軸補正電流指令値を用いて各相のクラスタの出力電圧指令値を演算する電力制御部と、
各相のクラスタの出力電圧指令値に基づいて各相のコンバータセルの出力電圧指令値を演算する電圧指令値生成部と、
を備えたものである。
請求項2に係る発明は、
請求項1に記載した電力変換器の制御装置において、
前記直流電圧相間バランス制御部は、
各相の直流コンデンサの電圧平均値を前記電圧指令値に追従させるためのPI制御手段と、
前記PI制御手段の出力に、各相のクラスタの出力電圧と同相の位相成分を乗算する乗算手段と、
前記乗算手段の出力を座標変換して前記電力変換器に対する前記零相電流指令値、第1d軸補正電流指令値及び第1q軸補正電流指令値を演算する手段と、
前記第1d軸補正電流指令値及び前記第1q軸補正電流指令値に所定のゲインを乗算して前記d軸補正電流指令値及び前記q軸補正電流指令値を演算する手段と、
を備えたものである。
本発明によれば、直流電圧相間バランス制御部に直流電圧一括制御手段を備えることにより、逆相電流補償時に最も重要となる直流電圧相間バランス制御部の応答が従来よりも速くなるような設計を可能として補償性能を向上させることができる。
すなわち、本発明においては、直流電圧相間バランス制御部におけるフィードバック指令値として直流コンデンサの電圧指令値を用い、そのPI制御結果に基づいて生成した補正量(補正電流)を用いて電力制御部におけるd軸電流指令値を補正することにより、MMCと電力系統との間で授受する有効電力を制御する。これにより、全ての直流コンデンサの電圧平均値を一括して電圧指令値に追従させることができる。
本発明の実施形態に係る制御装置のブロック図である。 図1における直流電圧相間バランス制御部の構成を示すブロック図である。 図1における電力制御部の構成を示すブロック図である。 図1における電圧指令値生成部の構成を示すブロック図である。 デルタ結線MMCの主回路構成図である 特許文献1に記載されているデルタ結線MMCの制御ブロック図である。 図6における電力制御部のブロック図である。
以下、図に沿って本発明の実施形態を説明する。
なお、この実施形態に係る制御装置は、前述した図5のデルタ結線MMC100を制御するためのものである。
図1は、本実施形態に係る制御装置のブロック図である。
この制御装置は、直流電圧相間バランス制御部201と、直流電圧段間バランス制御部202と、電力制御部203と、電圧指令値生成部204とを有する。本実施形態では、後述するように、直流電圧相間バランス制御部201内に、全ての直流コンデンサCの電圧平均値vCuave,vCvave,vCwaveを一括して電圧指令値v に制御するための直流電圧一括制御手段を備えている。
図2は、直流電圧相間バランス制御部201の構成を示すブロック図である。
直流電圧相間バランス制御部201は、直流コンデンサCの電圧指令値v と各相の直流コンデンサCの電圧平均値vCuave,vCvave,vCwaveとに基づいて、デルタ結線部10間を循環する零相電流の指令値i と、d軸補正電流i ***、q軸補正電流i ***を生成する。
この直流電圧相間バランス制御部201の構成及び機能を、以下に詳述する。
まず、電圧のu相分については、直流コンデンサCの電圧指令値v とu相の直流コンデンサCの電圧平均値vCuaveとの偏差を減算手段201aにより求め、この偏差に、PI制御手段としてのゲイン乗算手段201bのゲイン「K+K/s」(sはラプラス演算子)を乗算し、更に乗算手段201cによってu相の位相成分「sin(ωt+π/6)」を乗算する。
ここで、u相の位相成分は、電力系統101のu相電圧vSuの位相成分「sinωt」を基準としており、「sin(ωt+π/6)」は、図5におけるu相のクラスタの出力電圧vuvと同相成分を表している。
同様に、電圧のv相分については、電圧指令値v と電圧平均値vCvaveとの偏差を求め、この偏差にゲイン「K+K/s」を乗算し、更にv相の位相成分「sin(ωt−π/6)」を乗算する。また、電圧のw相分については、電圧指令値v と電圧平均値vCwaveとの偏差を求め、この偏差にゲイン「K+K/s」を乗算し、更にw相の位相成分「sin(ωt−7π/6)」を乗算する。
次に、乗算手段201cから出力された各相の信号を座標変換手段201dに入力して正相成分をd−q−0座標成分に変換し、d軸電流指令値i **、q軸電流指令値i **、及び零相電流指令値i を得る。
これらの指令値のうち、d軸電流指令値i **及びq軸電流指令値i **は電流指令値補正手段201eに入力され、それぞれゲインKを乗算してd軸補正電流i ***及びq軸補正電流i ***を生成する。ここで、上記のゲインKは、零相電流iによる直流相間バランス制御に干渉しないように、低い値に設定される。
上記のようにして直流電圧相間バランス制御部201により生成されたd軸補正電流i ***、q軸補正電流i ***及び零相電流指令値i は、図1における電力制御部203に入力され、正相無効電流及び逆相電流を補償するための各相の出力電圧指令値vuv ,vvw ,vwu の演算に用いられる。
図3は、電力制御部203の構成を示すブロック図である。
この電力制御部203は、前述した特許文献1や、例えば特許第5593253号公報に開示されている周知の制御系を基本として、直流電圧相間バランス制御部201から出力された前記d軸補正電流i ***、q軸補正電流i ***及び零相電流指令値i による補正処理を付加したものである。なお、電力制御部203の基本的な動作としては、d軸電流i及びq軸電流iのフィードバックループを備え、正相無効電流制御及び逆相無効電流制御を実行するための各相の出力電圧指令値vuv ,vvw ,vwu を生成する。
図3において、203aは、瞬時有効電力指令値p及び瞬時無効電力指令値qからd軸電流指令値i 及びq軸電流指令値i を演算する電流指令値演算手段、203bは、d軸電流指令値i 、q軸電流指令値i とd軸電流i、q軸電流iとの偏差をそれぞれ求める減算手段、203cは、上記偏差にd軸補正電流i ***、q軸補正電流i ***をそれぞれ加算する加算手段、203dは加算手段203cの出力に比例積分演算を施すPI制御手段、203eは、各相のクラスタに流れる電流iuv,ivw,iwuをd−q−0座標成分に変換してd軸電流i、q軸電流i、零相電流iを得る座標変換手段、203fは、図5におけるリアクトル成分Lによる電圧降下を求める電圧降下演算手段(ωは電源電圧の角周波数)、203gは加減算手段、203hは零相電流指令値i と零相電流iとの偏差を求める減算手段、203iは、減算手段203hから出力される偏差にゲインKを掛けて零相電圧指令値v を演算するゲイン乗算手段、203jは、図5における電力系統101の線間電圧vSuv,vSvw,vSwuをd−q座標成分に変換してd軸系統電圧vSd、q軸系統電圧vSqを得る座標変換手段、203kは、d−q−0座標上のd軸電圧指令値v 、q軸電圧指令値v 及び零相電圧指令値v を三相量に変換して各相の出力電圧指令値vuv ,vvw ,vwu を得る座標変換手段である。
図3から明らかなように、この実施形態では、直流電圧相間バランス制御部201が生成したd軸補正電流i ***及びq軸補正電流i ***を用いてd軸電流iの偏差及びq軸電流iの偏差を補正した結果をd軸電圧指令値v 及びq軸電圧指令値v の演算、ひいては各クラスタの出力電圧指令値vuv ,vvw ,vwu の演算に用いる。これにより、三相電力系統101の各相電圧vSu,vSv,vSwとそれぞれ同相成分の電流i,i,iを電力系統101に流している。
すなわち、図2の直流電圧相間バランス制御部201では、全ての直流コンデンサCに対する電圧指令値v をフィードバック制御(PI制御)の指令値として用いている。これに対し、従来技術として説明した図6では、直流電圧相間バランス制御部に相当する平均値制御部21におけるフィードバック制御の指令値として、三相全ての直流コンデンサCの電圧平均値vCave(=(vCuave+vCvave+vCwave)/3)を用いており、この電圧平均値vCaveは、図7の直流電圧一括制御におけるフィードバック制御にも使用されている。
いま、図6において、各相の直流コンデンサCの電圧平均値がバランスしているとすると(vCuave=vCvave,=vCwave)、平均値制御部21から出力される零相電流指令値i は、i =0である。
また、本実施形態の図2において、各相の直流コンデンサCの電圧平均値がバランスしており(vCuave=vCvave,=vCwave)、これらが電圧指令値v に一致している場合には、直流電圧相間バランス制御部201から出力される零相電流指令値i は0となり、d軸補正電流i ***、q軸補正電流i ***も0となる。
しかしながら、例えばMMC100の起動時などにおいて、仮に各相の直流コンデンサCの電圧平均値がバランスしていても、これらの電圧平均値が電圧指令値v に一致しない場合が考えられる。この場合、図2の直流電圧相間バランス制御部201によれば、d軸補正電流がi ***≠0となって有意な値を持ち、図3の電力制御部203に入力されてd軸電流指令値i の補正に用いられる。
このため、MMC100は補正後のd軸電流指令値i に従って電力系統101との間で有効電力をやりとりし、その結果、各相の直流コンデンサCの電圧平均値vCuave,vCvave,vCwaveは電圧指令値v に一致するように上昇または低下するので、各相の直流コンデンサCの電圧を一括して制御することができる。なお、仮に、図2における電圧指令値v の代わりに、図6のように電圧平均値vCaveを用いたとすると、前述したMMC100の起動時などにd軸補正電流i ***=0となってしまい、直流電圧を一括して制御することはできない。
上記のように、この実施形態では、実質的に直流電圧相間バランス制御部201における制御動作によって直流電圧一括制御を行うことができるため、逆相電流補償時に最も重要となる直流電圧相間バランス制御の応答を従来技術より速めるように制御系を設計可能として電圧フリッカ等の補償性能を向上させることができる。
なお、図4は、図1における電圧指令値生成部204のブロック図である。この電圧指令値生成部204は、下記の数式8〜数式10に示すように、線間電圧指令値vuv ,vvw ,vwu を除算手段204aにより各相のコンバータセルの直列数「3」により除算した値と、直流電圧段間バランス制御部202(図6に示した各相のバランス制御部23−u,23−v,23−wを一体化したものに相当)により生成された電圧指令値vBju ,vBjv ,vBjw とを加算手段204bにより加算して、全てのコンバータセルの電圧指令値vju ,vjv ,vjw を生成する。
[数8]
ju=vuv /3+vBju
[数9]
jv=vvw /3+vBjv
[数10]
jw=vwu /3+vBjw
10 デルタ結線部
11u−j,11v−j,11w−j コンバータセル
100 デルタ結線MMC
101 電力系統
201 直流電圧相間バランス制御部
201a 減算手段
201b ゲイン乗算手段
201c 乗算手段
201d 座標変換手段
201e 電流指令値補正手段
202 直流電圧段間バランス制御部
203 電力制御部
203a 電流指令値演算手段
203b,203h 減算手段
203c 加算手段
203d PI制御手段
203e,203j,203k 座標変換手段
203f 電圧降下演算手段
203g 加減算手段
203i ゲイン乗算手段
204 電圧指令値生成部
204a 除算手段
204b 加算手段

Claims (2)

  1. 複数の半導体スイッチからなるブリッジ回路が直流コンデンサの両端に接続されたコンバータセルを1個または複数段直列に接続して一相分のクラスタを構成し、前記クラスタ同士のデルタ結線部が三相の電力系統にそれぞれ接続された電力変換器としてのモジュラー・マルチレベル変換器の制御装置であって、
    各相の直流コンデンサの電圧平均値と前記各相の直流コンデンサの電圧平均値を追従させるための電圧指令値とを用いて、零相電流指令値、d軸補正電流指令値及びq軸補正電流指令値を演算する直流電圧相間バランス制御部と、
    瞬時有効電力指令値、瞬時無効電力指令値、各相のクラスタに流れる電流、電力系統の線間電圧、前記零相電流指令値、前記d軸補正電流指令値及び前記q軸補正電流指令値を用いて各相のクラスタの出力電圧指令値を演算する電力制御部と、
    各相のクラスタの出力電圧指令値に基づいて各相のコンバータセルの出力電圧指令値を演算する電圧指令値生成部と、
    を備えたことを特徴とする電力変換器の制御装置。
  2. 請求項1に記載した電力変換器の制御装置において、
    前記直流電圧相間バランス制御部は、
    各相の直流コンデンサの電圧平均値を前記電圧指令値に追従させるためのPI制御手段と、
    前記PI制御手段の出力に、各相のクラスタの出力電圧と同相の位相成分を乗算する乗算手段と、
    前記乗算手段の出力を座標変換して前記電力変換器に対する前記零相電流指令値、第1d軸補正電流指令値及び第1q軸補正電流指令値を演算する手段と、
    前記第1d軸補正電流指令値及び前記第1q軸補正電流指令値に所定のゲインを乗算して前記d軸補正電流指令値及び前記q軸補正電流指令値を演算する手段と、
    を備えたことを特徴とする電力変換器の制御装置。
JP2016047751A 2016-03-11 2016-03-11 電力変換器の制御装置 Active JP6686562B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016047751A JP6686562B2 (ja) 2016-03-11 2016-03-11 電力変換器の制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016047751A JP6686562B2 (ja) 2016-03-11 2016-03-11 電力変換器の制御装置

Publications (2)

Publication Number Publication Date
JP2017163765A JP2017163765A (ja) 2017-09-14
JP6686562B2 true JP6686562B2 (ja) 2020-04-22

Family

ID=59854224

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016047751A Active JP6686562B2 (ja) 2016-03-11 2016-03-11 電力変換器の制御装置

Country Status (1)

Country Link
JP (1) JP6686562B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7395822B2 (ja) * 2018-11-21 2023-12-12 富士電機株式会社 電力変換装置および電力変換装置の制御方法
JP7275899B2 (ja) 2019-06-24 2023-05-18 富士電機株式会社 電力変換装置
CN111130331B (zh) * 2020-01-17 2021-03-30 荣信汇科电气股份有限公司 一种柔性直流输电风电并网换流器过压抑制控制方法
CN111509741B (zh) * 2020-04-20 2023-01-03 兰州理工大学 一种mmc半桥串联结构微电网的相间功率平衡控制方法
JP7249471B1 (ja) * 2022-08-23 2023-03-30 三菱電機株式会社 電力変換装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5002812B2 (ja) * 2006-03-14 2012-08-15 国立大学法人東京工業大学 自励式無効電力補償装置および自励式無効電力補償装置におけるコンデンサ電圧制御方法ならびに電力蓄積装置および電力蓄積装置制御方法
JP5537235B2 (ja) * 2010-04-13 2014-07-02 株式会社日立製作所 電力変換装置
WO2012099176A1 (ja) * 2011-01-18 2012-07-26 国立大学法人東京工業大学 電力変換器およびその制御方法

Also Published As

Publication number Publication date
JP2017163765A (ja) 2017-09-14

Similar Documents

Publication Publication Date Title
JP6686562B2 (ja) 電力変換器の制御装置
EP3148067B1 (en) Direct-current power transmission power conversion device and direct-current power transmission power conversion method
JP5800154B2 (ja) 電力変換器およびその制御方法
US10826378B2 (en) Power conversion apparatus for interconnection with a three-phrase ac power supply
CN101248576B (zh) 功率变换装置
JP6509352B2 (ja) 電力変換装置
US9048754B2 (en) System and method for offsetting the input voltage unbalance in multilevel inverters or the like
US10511220B2 (en) Control device for active filter
JP6730946B2 (ja) 電力変換器の制御装置
JP5192258B2 (ja) クランプ式電力変換装置
EP2876793A1 (en) Method and arrangement for reducing current stress in intermediate circuit of three-level inverter
JP5375715B2 (ja) 中性点昇圧方式の直流−三相変換装置
JP2017118643A (ja) 自励式無効電力補償装置
JP6984399B2 (ja) 電力変換器制御装置
Jin et al. Low complexity model predictive flux control based on discrete space vector modulation and optimal switching sequence for induction motors
WO2023238386A1 (ja) 電力変換装置、および制御装置
JP2017225214A (ja) 三相インバータの並列運転制御方法及び並列運転制御装置
CN113078837B (zh) 一种基于辅助桥臂结构的钳位型三电平变换器及控制方法
JP7040077B2 (ja) 電力変換装置
JP7275899B2 (ja) 電力変換装置
KR20190012265A (ko) 모터의 제어 장치 및 제어 방법
JP6502870B2 (ja) 電力変換装置
JP7249471B1 (ja) 電力変換装置
EP3879688B1 (en) Output frequency and power based gain correction for three level inverter midpoint control
WO2023214462A1 (ja) 電力変換装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200303

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200316

R150 Certificate of patent or registration of utility model

Ref document number: 6686562

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250